JP3395734B2

JP3395734B2 - 再生装置

Info

Publication number: JP3395734B2
Application number: JP29163499A
Authority: JP
Inventors: 淳一郎戸波
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1998-12-24
Filing date: 1999-10-13
Publication date: 2003-04-14
Anticipated expiration: 2019-10-13
Also published as: JP2001110146A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は再生装置に係り、特
に光ディスク等の記録媒体から再生された、ランレング
ス制限符号を波形等化する波形等化回路を備えた再生装
置に関する。

【０００２】

【従来の技術】ランレングス制限符号が高密度記録され
た光ディスク等の記録媒体から当該ランレングス制限符
号を再生する再生装置では、再生信号の波形歪を除去す
るために、パーシャルレスポンス（以下、ＰＲともい
う）等化特性を持つ波形等化回路を使用するものが従来
より知られている（特開平１０−１０６１６１号公
報）。図３０はこの従来の再生装置の一例のブロック図
を示す。同図において、光ディスク１より記録／再生系
２により再生されたランレングス制限符号は、トランス
バーサルフィルタ３に供給され、ここでパラメータ設定
器５内のタップ係数決定器６より入力されるタップ係数
に基づいて、ＰＲ等化される。

【０００３】Ｘ値選定器１０は、トランスバーサルフィ
ルタ３での例えばＰＲ（１，Ｘ，Ｘ，１）等化における
符号間干渉値であるＸの値を再生波形の特性に基づいて
選定するもので、誤り率判定器９の判定結果から順次Ｘ
ｉを求め、最終的に誤り率が許容値を満たすＸの値を選
定する。等化目標波形作成器８は、パラメータ設定用二
値データ用メモリ７から与えられる二値データと、Ｘ値
選定器１０で選定された、ＰＲ等化における符号間干渉
付与値のＸの値とから等化後目標波形を作成し、タップ
係数決定器６に与えられる。

【０００４】光ディスク１には予めパラメータ設定用二
値データ用メモリ７に対応するビットが記録されてい
る。タップ係数決定器６はこのビットに対応する再生波
形と等化後目標波形とから、再生波形が等化後目標波形
に一致するようなタップ係数を求めてトランスバーサル
フィルタ３に入力する。識別点信号レベル決定器１１
は、Ｘ値選定器１０から与えられるＸの値に基づいて識
別点信号レベルを求め、これをＭＬ復号器４に供給す
る。ＭＬ復号器４はトランスバーサルフィルタ３から取
り出された等化後再生波形を、上記の識別点信号レベル
を基準にして二値データに復号して出力する。

【０００５】ＭＬ復号器４から取り出された復号データ
は、誤り率判定器９に供給され、ここでパラメータ設定
用二値データ用メモリ７からのパラメータ設定用二値デ
ータと比較されて誤り率が求められ、その誤り率が許容
値を満たしているか否かの判定結果がＸ値選定器１０に
供給される。誤り率判定器９で誤り率が許容値を満たし
ていると判定された段階で、その時のタップ係数及び識
別点信号レベルを用いたＰＲ（１，Ｘ，Ｘ，１）ＭＬ方
式により、ＰＲ等化及び最尤復号が行われる。また、従
来、最小符号反転間隔が２以上の定数に制限されたラン
レングス制限符号による再生信号を等化した上で、符号
反転間隔を拘束条件としてもつような最尤検出を行う光
ディスク信号再生方式で、符号の反転位置の直前又は直
後の点のうちで最小符号反転間隔をもつデータ列に対応
する点を除く振幅と、符号の反転位置の振幅のみを対象
として、三値等化する再生装置も知られている（特開平
７−１９２２７０号公報）。

【０００６】

【発明が解決しようとする課題】しかるに、上記の従来
の再生装置のうち前者の再生装置は、光ディスク１には
予めパラメータ設定用二値データ用メモリ７に対応する
ビットが記録されていることが前提となっており、光デ
ィスク１の記録信号がパラメータ設定用二値データ用メ
モリ７に記憶されている二値データに対応しているもの
であるかどうか不明な場合、適応的に波形等化ができな
い。

【０００７】そのため、パラメータ設定用二値データ用
メモリ７の記憶二値データに対応した既知のパターンの
データを再生して、正常に波形等化されるようにトラン
スバーサルフィルタ３のタップ係数を決定してしなけれ
ばならない。このため、タップ係数を決定したときと異
なる再生特性で再生信号が入力されたときには対応でき
ない。

【０００８】また、上記の従来の再生装置のうち後者の
ものは、再生装置が行うＰＲ等化が、目標値が多値とな
るため、細かいスレッショルド比較が誤り率判定器９で
必要となり、ノイズや歪によって判定が難しくなるとい
う問題がある。従って、複数種類の信号が入力される機
器（例えばＣＤ、ＤＶＤなどの再生装置）では、再生す
る信号の性質によってランレングスや等化したいＰＲ特
性等が異なるため、スレッショルドを合わせるための制
御が煩雑となり、波形等化を安定に行うまでの収束時間
が長くかかる可能性がある。

【０００９】本発明は以上の点に鑑みなされたもので、
ノイズや歪の影響なくより高品質なＰＲ等化による波形
等化を行い得る再生装置を提供することを目的とする。

【００１０】また、本発明の他の目的は、収束範囲の拡
大及び収束時間の短縮を実現し得る再生装置を提供する
ことにある。

【００１１】更に、本発明の他の目的は、ＩＣデバイス
による速度制限を緩和し、かつ、消費電力を低減し得る
再生装置を提供することにある。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は記録媒体に記録されているランレングス制
限符号を再生し、その再生信号をトランスバーサルフィ
ルタを用いてパーシャルレスポンス等化した後復号する
再生装置において、トランスバーサルフィルタに入力さ
れる再生信号のゼロクロスポイントか否かを検出して０
ポイント情報を出力する検出手段と、検出手段よりクロ
ックに同期して取り出される０ポイント情報を、少なく
とも連続する３つ出力する遅延回路と、パーシャルレス
ポンス等化の種類を示すＰＲモード信号と、再生信号の
ランレングス制限符号の種類を示すＲＬＬモード信号
と、遅延回路からの複数の０ポイント情報と、トランス
バーサルフィルタから出力される波形等化後再生信号と
を入力として受け、ＰＲモード信号とＲＬＬモード信号
で定まる状態遷移と、複数の０ポイント情報のパターン
とに基づき、波形等化信号の仮判別値を算出し、その仮
判別値と波形等化後再生信号との差分値をエラー信号と
して出力する仮判別回路と、仮判別回路の出力エラー信
号に基づき、トランスバーサルフィルタのタップ係数を
エラー信号が最小になるように可変制御する係数生成手
段とを有する構成としたものである。

【００１３】また、本発明は上記の目的を達成するた
め、トランスバーサルフィルタから出力された波形等化
後再生信号からゼロクロスポイントか否かを示す０ポイ
ント情報を出力するゼロ検出手段と、検出手段よりクロ
ックに同期して取り出される０ポイント情報を、少なく
とも連続する３つ出力する遅延回路と、パーシャルレス
ポンス等化の種類を示すＰＲモード信号と、再生信号の
ランレングス制限符号の種類を示すＲＬＬモード信号
と、遅延回路からの複数の０ポイント情報と、トランス
バーサルフィルタから出力される波形等化後再生信号と
を入力として受け、ＰＲモード信号とＲＬＬモード信号
で定まる状態遷移と、複数の０ポイント情報のパターン
とに基づき、波形等化信号の仮判別値を算出し、その仮
判別値と波形等化後再生信号との差分値をエラー信号と
して出力する仮判別回路と、仮判別回路の出力エラー信
号に基づき、トランスバーサルフィルタのタップ係数を
エラー信号が最小になるように可変制御する係数生成手
段とを有する構成としたものである。

【００１４】本発明では、仮判別回路によりＰＲモード
信号とＲＬＬモード信号で定まる状態遷移と、複数の０
ポイント情報のパターンとに基づき、波形等化信号の仮
判別値を算出し、その仮判別値と波形等化後再生信号と
の差分値をエラー信号として出力するようにしたため、
現在のサンプル点のレベルに依存することなく、収束目
標値との誤差であるエラー信号を生成して出力し、この
エラー信号に基づいてトランスバーサルフィルタのタッ
プ係数を可変制御することで、トランスバーサルフィル
タによるパーシャルレスポンス波形等化特性をエラー信
号を０にするような制御ができる。

【００１５】また、本発明は上記の目的を達成するた
め、記録媒体に記録されているランレングス制限符号を
再生し、その再生信号をトランスバーサルフィルタを用
いてパーシャルレスポンス等化した後復号する再生装置
において、上記発明における仮判別回路から出力される
エラー信号が第１の入力端子に入力され、仮判別回路か
ら出力される仮判別値が第２の入力端子に入力され、仮
判別値に応じてエラー信号のうちの有効な成分だけを選
択して出力するエラー選択回路を更に設け、このエラー
選択回路から出力される信号に基づき、係数生成手段に
よりトランスバーサルフィルタのタップ係数をエラー信
号が最小になるように可変制御する構成としたものであ
る。

【００１６】この発明では、エラー選択回路により、仮
判別回路から出力されるエラー信号のうち確からしくな
いエラー値を示す信号を無効化し、確からしいエラー信
号だけを有効成分として取り出すことができる。

【００１７】また、上記の目的を達成するため、本発明
は、上記発明における仮判別回路から出力されるエラー
信号が第１の入力端子に入力され、リサンプリング・Ｄ
ＰＬＬがロックすべきゼロクロス点に相当する、リサン
プリングによって形成されたサンプルポイントが存在す
るタイミングを示す０ポイント情報が第２の入力端子に
入力され、０ポイント情報が示すサンプルポイントとそ
の直前直後のサンプルポイントでエラー信号を選択し、
それ以外のサンプルポイントではエラー信号を無効化す
るエラー選択回路を更に設け、エラー選択回路から出力
される信号に基づき、係数生成手段によりトランスバー
サルフィルタのタップ係数をエラー信号が最小になるよ
うに可変制御する構成としたものである。

【００１８】この発明では、エラー選択回路により０ポ
イント情報が示すサンプルポイントとその直前直後のサ
ンプルポイントでエラー信号を選択するようにしている
ので、確からしくないエラー値を示す信号を無効化し、
確からしいエラー信号だけを有効成分として取り出すこ
とができる。

【００１９】また、上記の目的を達成するため、本発明
は、リサンプリング・ＤＰＬＬによりリサンプリングし
たディジタルデータがシステムクロックに同期してビッ
トクロックのタイミングで書き込まれ、システムクロッ
クよりも低い周波数の新たに作成したクロックのタイミ
ングで格納ディジタルデータが読み出されてトランスバ
ーサルフィルタに供給する第１のメモリ素子と、０ポイ
ント情報がシステムクロックに同期してビットクロック
のタイミングで書き込まれ、新たに作成したクロックの
タイミングで格納０ポイント情報が読み出されて遅延回
路に供給する第２のメモリ素子とを設けたことを特徴と
する。

【００２０】この発明では、リサンプリング・ＤＰＬＬ
から取り出されるリサンプリングデータ及び０ポイント
情報を、ＦＩＦＯのような第１及び第２のメモリ素子に
システムクロックに同期してビットクロックのタイミン
グで一旦書き込んでから、ビットクロックの発生する周
波数の平均値などの低い周波数の新しいクロックのタイ
ミングで読み出して自動等化回路を構成するトランスバ
ーサルフィルタや遅延回路に入力するようにしたため、
自動等化回路は上記の新しいクロックに基づいて、演算
動作を行うことができる。

【００２１】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる再生装置の
一実施の形態のブロック図を示す。同図において、ラン
レングス制限符号が高密度記録された光ディスク１５か
らＰＤヘッドアンプ１６で光電変換及び増幅されたラン
レングス制限符号（ディジタル信号）は、直流阻止回路
１６で直流成分が阻止され、続いて図示しないＡ／Ｄ変
換器を通してＡＧＣ回路１７で振幅が一定になるように
自動利得制御（ＡＧＣ）された後、リサンプリング・Ｄ
ＰＬＬ１９に供給される。なお、Ａ／Ｄ変換器を設ける
位置は、リサンプリング・ＤＰＬＬ１９の前であればど
こであってもよい。

【００２２】リサンプリング・ＤＰＬＬ１９は、自分自
身のブロックの中でループが完結しているディジタルＰ
ＬＬ回路で、Ａ／Ｄ変換器により固定のシステムクロッ
クでサンプリングされている入力信号に対し所望のビッ
トレートでリサンプリングしたディジタルデータ（すな
わち、ディジタルデータの位相０°、１８０°のうち、
１８０°のリサンプリングデータ）を生成し、本実施の
形態の要部を構成する後述の自動等化回路２０に供給す
る。なお、ここでリサンプリングとは、ビットクロック
のタイミングにおけるサンプリングデータを、システム
クロックのタイミングでＡ／Ｄ変換したデータより間引
き補間演算をして求めることをいう。また、リサンプリ
ング・ＤＰＬＬ１９は、位相０°のリサンプリングデー
タのゼロクロスを検出しており、それにより得られる０
ポイント情報を自動等化回路２０に供給する。

【００２３】なお、上記０ポイント情報は、ビットサン
プリングのデータが、ゼロレベルとクロスするポイント
をビットクロック単位で示している。更に、リサンプリ
ング・ＤＰＬＬ１９は、この０ポイント情報が示すゼロ
クロスポイントに相当する位相１８０°のリサンプリン
グデータの値に基づいて、それが０になるように、リサ
ンプリングのタイミング、つまり周波数及び位相をロッ
クさせる。

【００２４】自動等化回路２０によりＰＲ特性が付与さ
れた等化後再生波形は、復号回路３８に供給されて、例
えばビタビ復号される。このビタビ復号の回路構成は公
知であり、例えば等化後再生波形のサンプル値からブラ
ンチメトリックを計算するブランチメトリック演算回路
と、そのブランチメトリックを１クロック毎に累積加算
してパスメトリックを計算するするパスメトリック演算
回路と、パスメトリックが最小となる、最も確からしい
データ系列を選択する信号を記憶するパスメモリとより
なる。このパスメモリは、複数の候補系列を格納してお
り、パスメトリック演算回路からの選択信号に従って選
択した候補系列を復号データ系列として出力する。

【００２５】ＥＣＣ回路３９は、上記の復号回路３８か
らの復号データ系列中の誤り訂正符号を用いて、その誤
り訂正符号の生成要素の符号誤りを訂正し、誤りの大幅
に低減された復号データを出力する。以上の構成におい
て、本実施の形態は自動等化回路２０の構成に特徴を有
するものであり、以下、この自動等化回路２０について
更に詳細に説明する。

【００２６】図２は本発明装置の要部の自動等化回路の
第１の実施の形態のブロック図を示す。同図中、図１と
同一構成部分には同一符号を付してある。図２に示すよ
うに、図１の自動等化回路２０に相当する図２の第１の
実施の形態の自動等化回路２０ａは、リサンプリング・
ＤＰＬＬ１９からのリサンプリング・データに対してＰ
Ｒ等化特性を付与するトランスバーサルフィルタ２１
と、このトランスバーサルフィルタ２１の係数をエラー
信号に応じて可変する乗算器・低域フィルタ（ＬＰＦ）
２２と、リサンプリング・ＤＰＬＬ１９からの０ポイン
ト情報を遅延するタップ遅延回路２３と、トランスバー
サルフィルタ２１の出力信号とタップ遅延回路２３から
の遅延信号とに基づいて前記エラー信号を生成する仮判
別回路２４と、前記エラー信号を極性反転して乗算器・
ＬＰＦ２２に供給するインバータ（ＩＮＶ）２５とから
なる。

【００２７】上記のタップ遅延回路２３及び仮判別回路
２４は、この実施の形態の要部をなす回路部で、例えば
図３に示す如き回路構成とされている。同図において、
端子４１を介してトランスバーサルフィルタ２１からの
波形等化再生信号が仮判別器５１に入力される。また、
仮判別器５１、減算器５２及びＤ型フリップフロップ５
３により上記の仮判別回路２４が構成されている。仮判
別器５１には、端子４１を介して入力されるトランスバ
ーサルフィルタ２１からのデータと、タップ遅延回路２
３の出力データと、端子４３を介して入力される後述の
ＰＲモード信号と、端子４４を介して入力される後述の
ＲＬＬモード信号とが入力される。

【００２８】仮判別器５１は論理回路により構成されて
おり、入力された信号に基づいて、後述のアルゴリズム
に従ってパーシャルレスポンス特性の性質を巧みに利用
した仮判別動作を行う。減算器５２は端子４１からの入
力データＤ３から、仮判別器５１からの仮判別結果を差
し引いてエラー信号を生成する。Ｄ型フリップフロップ
５３は、データ入力端子に入力される減算器５２からの
エラー信号を、クロック端子に入力される端子４５から
のマスタクロックに同期して、かつ、ビットクロックが
ハイレベルのときにラッチし、これをＱ出力端子から端
子５４及び図２のＩＮＶ２５を介して図２の乗算器・Ｌ
ＰＦ２２へ出力する。

【００２９】なお、Ｄ型フリップフロップ４７やタップ
遅延回路２３内のＤ型フリップフロップの各イネーブル
端子（図示省略）には端子４０を介してビットクロック
がそれぞれ入力されており、また、各クロック端子には
端子４５を介してシステムクロックがそれぞれ入力さ
れ、更に各クリア端子には端子４６を介してリセット信
号がそれぞれ入力される。このように、タップ遅延回路
２３及び仮判別回路２４は、いずれもディジタル回路で
構成されるため、アナログ特有の経時変化・パラメータ
ばらつきの影響を受けることがなく、信頼性が高く、し
かも回路規模も殆ど増えることのない構成である。

【００３０】ここで、パーシャルレスポンス（ＰＲ）特
性について説明するに、例えばＰＲ（ａ，ｂ，ｂ，ａ）
の特性を図４（Ａ）に示す孤立波に付与して等化する
と、その等化波形はよく知られているように図４（Ｂ）
に示すようになる。更に、連続波では、この等化波形
は、０，ａ，ａ＋ｂ，２ａ，２ｂ，ａ＋２ｂ，２ａ＋２
ｂの７値をとる。この７値をビタビ復号器に入力する
と、元のデータ（入力値）とＰＲ等化後の再生信号（出
力値）は、過去の信号の拘束を受け、これと（１，７）
ＲＬＬによって入力信号の”１”は２回以上続かないこ
とを利用すると、図４（Ｃ）に示すような状態遷移図で
表わすことができることが知られている。

【００３１】図４（Ｃ）において、Ｓ０〜Ｓ５は直前の
出力値により定まる状態を示す。この状態遷移図から例
えば状態Ｓ２にあるときは、入力値がａ＋２ｂのとき出
力値が１となって状態Ｓ３へ遷移し、入力値が２ｂのと
き出力値が１となって状態Ｓ４へ遷移するが、それ以外
の入力値は入力されないことが分かり、また、もし入力
されればそれはエラーであることが分かる。

【００３２】図５は上記のＰＲ（ａ，ｂ，ｂ，ａ）の特
性とランレングス制限規則ＲＬＬモードと仮判別器５１
の出力する仮判定値との関係を示す図である。同図にお
いて、一番上の行のＰＲモードは、端子４３を介して仮
判別回路２４に入力される信号の値を示しており、一番
左の列のＲＬＬモードは、端子４４を介して仮判別回路
２４の仮判別器５１に入力される信号を示しており、こ
こではＲＬＬ（１，Ｘ）とＲＬＬ（２，Ｘ）を示してい
る。

【００３３】ＰＲモードの値はパーシャルレスポンス特
性がＰＲ（１，１）、ＰＲ（１，１，１）、ＰＲ（１，
２，２，１）、ＰＲ（１，３，３，１）、ＰＲ（２，
３，３，２）及びＰＲ（３，４，４，３）のいずれであ
るかを示す。また、ＲＬＬ（１，Ｘ）は最小反転間隔
が”２”で、最大反転間隔が変調方式によって異なる所
定の値Ｘのランレングス制限規則を示し、ＲＬＬ（２，
Ｘ）は最小反転間隔が”３”で、最大反転間隔が変調方
式によって異なる所定の値Ｘのランレングス制限規則を
示している。

【００３４】ＲＬＬ（１，Ｘ）の場合は、図４と共に説
明したように、等化波形は、ＰＲ（ａ，ｂ，ｂ，ａ）で
は０，ａ，ａ＋ｂ，２ａ，２ｂ，ａ＋２ｂ，２ａ＋２ｂ
の７値をとり、これらに対応した各パーシャルレスポン
ス特性における仮判定値が図５に示されている。仮判定
値のうち、矢印の右側の値が上記の７値の中央値である
「ａ＋ｂ」が”０”になるようにオフセットしたときの
値を示す。ＲＬＬ（２，Ｘ）はＲＬＬ（１，Ｘ）と同様
の仮判定値を示すが、ＲＬＬ（１，Ｘ）の２ａ、２ｂで
示す２行の値は存在しない。これは、図４（Ｃ）の状態
遷移図のＳ５→Ｓ１、Ｓ２→Ｓ４の遷移が存在しないか
らである（値２ａ、２ｂをとらないからである）。

【００３５】また、図５において、ＰＲ（１，１）はＰ
Ｒ（ａ，ｂ，ｂ，ａ）のａ＝０、ｂ＝１の場合である。
更に、図５において、ゲインＧはオフセット後の絶対値
の最大値（ａ＋ｂ）^*を正規化するための乗算係数であ
り、Ａ／（ａ＋ｂ）^*で表される（ただし、Ａは任意の
レベル）。

【００３６】次に、再び図３に戻って図３に示す回路の
動作について説明するに、端子４１を介して入力された
トランスバーサルフィルタ２１からの波形等化再生信号
は、現在時刻における信号Ｄ３として取り扱われる。一
方、リサンプリング・ＤＰＬＬ１９からの０ポイント情
報が端子４２を介してタップ遅延回路２３に供給され、
そのタップ遅延出力が仮判別器５１に入力される。仮判
別器５１は後述のアルゴリズムに従って、パーシャルレ
スポンス等化を前提とした仮判別（収束目標設定）を行
う。

【００３７】減算器５２は端子４１よりの現在時刻信号
Ｄ３から仮判別器５１により得られた判別結果を減算し
てエラー信号を演算し、そのエラー信号をＤ型フリップ
フロップ５３でラッチした後出力端子５４を介して図２
のインバータ２５で極性反転させた後、乗算器・ＬＰＦ
２２へ出力する。インバータ２５で極性反転されたエラ
ー信号は、乗算器・ＬＰＦ２２でトランスバーサルフィ
ルタ２１からのタップ出力と乗算された後高域周波数成
分が除去された後、上記のエラー信号を０にするような
タップ係数（フィルタ係数）としてトランスバーサルフ
ィルタ２１へ出力される。

【００３８】次に、仮判別器５１による動作について、
図６のフローチャート等と共に更に詳細に説明する。こ
こで、上記の０ポイント情報の値Ｚが”１”であるとき
はゼロクロスポイントを示しており、これは、図４
（Ｃ）に示したＰＲ（ａ，ｂ，ｂ，ａ）の状態遷移図で
は「ａ＋ｂ」という値で表わされており、状態Ｓ１→Ｓ
２又は状態Ｓ４→Ｓ５へ遷移する過程において発生す
る。

【００３９】この場合、図４（Ｃ）中、右半分の状態Ｓ
２、Ｓ３及びＳ４は正の値の経路（ａ＋ｂ＝０に正規化
した場合、図５と共に説明したように、ａ＋２ｂ、２ａ
＋２ｂ、２ｂのいずれか）を辿り、左半分の状態Ｓ５、
Ｓ０及びＳ１は負の値の経路（ａ＋ｂ＝０に正規化した
場合、図５と共に説明したように、０、ａ、２ａのいず
れか）を辿るため、ゼロクロスポイントの前又は後の値
を参照することにより、正の経路なのか、負の経路なの
かが判別できる。

【００４０】しかも、あるゼロクロスポイントから次の
ゼロクロスポイントまでの間隔が分かれば、つまり状態
Ｓ２から状態Ｓ５に至るまで、又は状態Ｓ５から状態Ｓ
２に至るまでの遷移数がわかれば、経路が確定し、取り
得るべき値が各々のサンプル点に対して明確になる。

【００４１】また、上記の状態遷移図で「ａ＋ｂ」以外
の値、すなわちゼロクロスポイントでないときは、上記
の０ポイント情報の値Ｚは”０”である。この状態遷移
図から、ゼロクロスポイント（Ｚ＝１）は２つ連続して
取り出されることはなく、また、ＲＬＬ（１，Ｘ）の場
合は、隣接するＺ＝１の間には最低１つの”０”が存在
する（０ポイント情報の値Ｚが１→０→１と変化したと
き、すなわち、状態Ｓ２→Ｓ４→Ｓ５、あるいは状態Ｓ
５→Ｓ１→Ｓ２と遷移したとき）。なお、ＲＬＬ（２，
Ｘ）の場合は、隣接するＺ＝１の間には最低２つの”
０”が存在する。２ａ及び２ｂの値は存在しないからで
ある。

【００４２】実際の信号では、ノイズ等の影響により、
ゼロクロスポイント自体の検出を誤ることも十分に予想
されるが、フィードバック制御の場合、正しい判定ので
きる確率が誤る確率を上回っていれば、正しい方向に収
束していくはずであり、また、十分な積分処理のため、
単発のノイズは実用上問題ないと考えられる。

【００４３】以上の点に着目し、仮判別器５１は、ま
ず、端子４２、タップ遅延回路２３を介してビットクロ
ックの周期毎に入力される０ポイント情報の値Ｚを識別
し、連続する５クロック周期の５つの値がオール”０”
であるかどうか（図６のステップ６１）、上記の５つの
値のうちの最後の値のみが”１”かどうか（図６のステ
ップ６２）、上記の５つの値のうちの最初の値のみが”
１”かどうか（図６のステップ６３）、上記の５つの値
のうちの最初と最後の値が”１”で残りの３つの値は”
０”かどうかを判別する（図６のステップ６４）。

【００４４】これらのパターンは、着目する０ポイント
情報の値Ｚの中央の値を”０”としたとき、前後両側の
０ポイント情報の値Ｚがいずれも”０”である場合であ
り、このときは信号波形が正側、又は負側に張り付いて
いる場合であるので、これらのパターンのいずれかを満
たすときは、Ｐ＝（ａ＋ｂ）^*×Ｇ（１）なる式により、大なる値Ｐを算出する（図６のステップ
６５）。ただし、（１）式及び後述の（２）、（３）式
中、Ｇは図５に示したゲイン、ａ^*、ｂ^*はＰＲ（ａ，
ｂ，ｂ，ａ）におけるａとｂの値を、中央値（ａ＋ｂ）
が０になるようにオフセットした後の値であることを示
す。これらａ^*、ｂ^*及びＧの値は、端子４３を介して入
力されるＰＲモード信号、端子４４を介して入力される
ＲＬＬモード信号により求められる既知の値である。

【００４５】上記のパターンのいずれでもないときは、
連続する５クロック周期の５つの０ポイント情報の値Ｚ
が”０１０１０”であるかどうか判別し（図６のステッ
プ６６）、このパターンのときはＲＬＬモード信号に基
づき、ＲＬＬ（１，Ｘ）のパーシャルレスポンス等化で
あるかどうか判定する（図６のステップ６７）。このパ
ターンは、着目する中央値の０ポイント情報の値Ｚを”
０”としたとき、中央値の前後両側に隣接する２つのＺ
の値がいずれも”１”の場合であり、これは前記したよ
うに、ＲＬＬ（１，Ｘ）のときのみ発生する可能性があ
るので、ＲＬＬ（１，Ｘ）であるときはＰ＝（ｂ−ａ）^*×Ｇ（２）なる式により、値Ｐを算出する（図６のステップ６
８）。なお、このときは、極性が２クロック目で瞬時に
変化するので、（２）式により小なる値Ｐが算出され
る。

【００４６】連続する５クロック周期の５つの０ポイン
ト情報の値Ｚが”０１０１０”でないときは、それら５
つの０ポイント情報の値Ｚが”０１００１”、”１００
１０”、”０００１０”及び”０１０００”のうちのい
ずれかのパターンであるかどうか判別する（図６のステ
ップ６９〜７２）。これら４つのパターンは、連続する
５つの０ポイント情報のうち中央値がゼロクロス点を示
しておらず、かつ、中央値の前後に隣接する２つの０ポ
イント情報の一方がゼロクロス点を示しているときであ
る。

【００４７】上記の４つのパターンのどれかであると
き、あるいはステップ６７でＲＬＬモードが（１，Ｘ）
でないと判定されたときは、Ｐ＝ｂ^*×Ｇ（３）なる式により、値Ｐを算出する（図６のステップ７
３）。この場合、信号波形は短期間、同じ極性を保って
いるので、（１）式及び（２）式の中間レベルの値Ｐが
（３）式により算出される。

【００４８】上記のステップ６５、６８及び７３のいず
れかで値Ｐを算出すると、続いてＤ型フリップフロップ
４７から取り出される現在時刻の波形等化信号Ｄ３が０
以上であるかどうか判別する（図６のステップ７４）。
現在時刻の波形等化信号Ｄ３が０以上であるときは最終
仮判定レベルＱをＰの値とし（図６のステップ７５）、
負であるときは最終仮判定レベルＱを−Ｐの値とする
（図６のステップ７６）。

【００４９】なお、ステップ７２で０ポイント情報の値
Ｚが”０１０００”でないと判定されたときは、最終仮
判定レベルＱを”０”とする（図６のステップ７７）。
例えば、連続する５つの０ポイントＺの中央値が”１”
の場合などがこの場合に相当する。

【００５０】以上の仮判別処理により得られた仮判定レ
ベルＱは、図３の減算器５２に供給されて現在時刻の波
形等化信号Ｄ３との差分をとられてエラー信号とされ、
前述したように、Ｄ型フリップフロップ５３でラッチさ
れた後出力端子５４及び図２のＩＮＶ２５を介して図２
の乗算器・ＬＰＦ２２へ出力され、ここで乗算されてか
ら高域周波数成分が除去され、トランスバーサルフィル
タ２１にタップ係数として出力される。このようにし
て、図３の減算器５２から取り出されるエラー信号が０
になるように、トランスバーサルフィルタ２１のタップ
係数が可変制御されることにより、トランスバーサルフ
ィルタ２１による波形等化を収束範囲を拡大させて好適
に行うことができる。

【００５１】次に、上記の仮判別処理による波形等化に
ついて、更に具体的に説明する。例えば、図７（Ａ）に
実線で示す波形の等化後再生信号が、トランスバーサル
フィルタ２１から取り出されて仮判別回路２４に入力さ
れる場合、この仮判別回路２４にはリサンプリング・Ｄ
ＰＬＬ１９からは同図（Ａ）の波形の下部に示すような
値Ｚの０ポイント情報も入力される。ここで、図７
（Ａ）において、○印は記録媒体に記録されたランレン
グス制限符号の本来のデータ点を示す。また、×印はト
ランスバーサルフィルタ２１によりパーシャルレスポン
ス等化するときの等化用のサンプル点を示し、これは本
来のデータ点から１８０°ずれている（他の図７（Ｂ）
〜（Ｄ）、図８、図９も同様）。

【００５２】図７（Ａ）において、連続する５つの０ポ
イント情報の値Ｚがオール”０”のときと”１０００
０”のときと”００００１”のときは前記（１）式に基
づいて等化され（図６のステップ６１〜６３、６５）、
図７（Ｂ）に示すように、再生信号が本来と同様の波形
で得られる。なお、上記の（１）式〜（３）式の演算結
果による波形等化は、連続する５つの０ポイント情報の
値Ｚの３番目のタイミングで、波形等化信号Ｄ３の極性
に応じて行われることは図６に示した通りである。

【００５３】図７（Ｃ）はリサンプリング・ＤＰＬＬ１
９から取り出された連続する５つの０ポイント情報の値
Ｚが”１０００１”であるときの、トランスバーサルフ
ィルタ２１の出力等化後再生信号波形の一例を示す。こ
の場合、連続する５つの０ポイント情報の値Ｚの３番目
のタイミングの、波形等化信号Ｄ３の値は正であるか
ら、このとき（１）式による波形等化が行われ（図６の
ステップ６４、６５、７４、７５）、図７（Ｄ）に示す
等化後再生信号がトランスバーサルフィルタ２１から得
られる。

【００５４】図８（Ａ）はリサンプリング・ＤＰＬＬ１
９から取り出された連続する５つの０ポイント情報の値
Ｚが”０１０１０”で、かつ、ＲＬＬ（１，Ｘ）である
ときと、連続する５つの０ポイント情報の値Ｚが”０１
００１”であるときのトランスバーサルフィルタ２１の
出力等化後再生信号波形の一例を示す。この場合、連続
する５つの０ポイント情報の値Ｚが”０１０１０”のと
きの波形等化信号Ｄ３の値は正であるから、（２）式に
よる正の値の波形等化が行われ（図６のステップ６６〜
６８、７４、７５）、”０１００１”のときの波形等化
信号Ｄ３の値は負であるから、（３）式による負の値の
波形等化が行われ（図６のステップ６９、７３、７４、
７６）、図８（Ｂ）に示す等化後再生信号がトランスバ
ーサルフィルタ２１から得られる。

【００５５】図９（Ａ）はリサンプリング・ＤＰＬＬ１
９から取り出された連続する５つの０ポイント情報の値
Ｚが”０１０００”であるときと、連続する５つの０ポ
イント情報の値Ｚが”０００１０”であるときのトラン
スバーサルフィルタ２１の出力等化後再生信号波形の一
例を示す。この場合、連続する５つの０ポイント情報の
値Ｚが”０１０００”、”０００１０”のときはいずれ
も波形等化信号Ｄ３の値は正であるから、（３）式によ
る正の値の波形等化が行われ（図６のステップ７１、７
３〜７５、又はステップ７２〜７５）、図９（Ｂ）に示
す等化後再生信号がトランスバーサルフィルタ２１から
得られる。

【００５６】更に、図９（Ｃ）はリサンプリング・ＤＰ
ＬＬ１９から取り出された連続する５つの０ポイント情
報の値Ｚが”０１００１”であるときと、連続する５つ
の０ポイント情報の値Ｚが”１００１０”であるときの
トランスバーサルフィルタ２１の出力等化後再生信号波
形の一例を示す。この場合、連続する５つの０ポイント
情報の値Ｚが”０１００１”、”１００１０”のときは
いずれも波形等化信号Ｄ３の値は正であるから、（３）
式による正の値の波形等化が行われ（図６のステップ６
９、７３〜７５、又はステップ７０、７３〜７５）、図
９（Ｄ）に示す等化後再生信号がトランスバーサルフィ
ルタ２１から得られる。

【００５７】このように、この実施の形態では、０ポイ
ント情報の値Ｚを参照し、状態遷移図から自と決定され
る値に等化するようにしたため、現在のサンプル点のレ
ベルに依存しない（他の目標値に近くても影響されな
い）正確な波形等化ができる。また、異なるパーシャル
レスポンス等化に対応でき、更に判定を誤る確率はスレ
ッショルドが固定の従来装置に比べて少ないので、収束
時間を短時間にできる。なお、本実施の形態は、ＲＬＬ
（２，Ｘ）にも同様に適用できる。図５と共に説明した
ように、ＲＬＬ（１，Ｘ）と略同様の状態遷移が行われ
るからである。

【００５８】図１０はこの再生装置の復号回路の出力信
号のアイパターンの一例を示す。同図において、縦軸は
量子化レベル、横軸は時間を示す。図１０（Ａ）に示す
例はＰＲモード信号の値が「６」、すなわちＰＲ（３，
４，４，３）で、かつ、ＲＬＬ（２，Ｘ）の例で、２ａ
＋２ｂ、ａ＋２ｂ、ａ＋ｂ、ａ及び０の値に短時間で収
束していることが分かる。図１０（Ｂ）に示す例はＰＲ
モード信号の値が「１」、すなわちＰＲ（１，１）で、
かつ、ＲＬＬ（２，Ｘ）の例であり、ａ＋２ｂ、ａ＋
ｂ、ａの値に短時間で収束していることが分かる。

【００５９】次に、本発明の他の実施の形態について説
明する。図１１は本発明装置の要部の自動等化回路の第
２の実施の形態のブロック図を示す。同図中、図２と同
一構成部分には同一符号を付し、その説明を省略する。
図１１に示すように、図１の自動等化回路２０に相当す
る第２の実施の形態の自動等化回路２０ｂは、リサンプ
リング・ＤＰＬＬ１９ａからのリサンプリング・データ
に対してＰＲ等化特性を付与するトランスバーサルフィ
ルタ２１と、このトランスバーサルフィルタ２１の係数
をエラー信号に応じて可変する乗算器・低域フィルタ
（ＬＰＦ）２２と、タップ遅延回路２３と、トランスバ
ーサルフィルタ２１の出力信号とタップ遅延回路２３か
らの遅延信号とに基づいて前記エラー信号を生成して乗
算器・ＬＰＦ２２に供給する仮判別回路２４と、トラン
スバーサルフィルタ２１の出力信号のゼロクロスポイン
トを検出してタップ遅延回路２３に供給するゼロ検出器
２６からなる。

【００６０】ゼロ検出器２６は、例えば入力等化後再生
信号の極性が反転したときに、近傍の２つのサンプル点
のうち、より０に近い方を０ポイント情報としてタップ
遅延回路２３に供給する。これにより、この実施の形態
も、図２の実施の形態と同様の動作を行う。

【００６１】ところで、リサンプリング・ＤＰＬＬ１
９、１９ａは、その入力側にはＡＧＣ回路やＡＴＣ回路
が設けられ、その出力側には自動等化回路２０（２０
ａ、２０ｂ）が設けられているが、自分自身でループが
完結しているために、確実な収束が期待でき、また外付
けの回路も不要であるので構成が簡単であり、更に、デ
ィジタル回路であるので信頼性が高いという利点を有す
る。しかし、本発明はこれに限らず、以下の実施の形態
のようにリサンプリング・ＤＰＬＬを使用しない構成に
も適用できる。

【００６２】図１２は本発明装置の要部の自動等化回路
の第３の実施の形態のブロック図を示す。同図中、図２
と同一構成部分には同一符号を付し、その説明を省略す
る。図１２に示すように、図１の自動等化回路２０に相
当する第３の実施の形態の自動等化回路２０ｃは、リサ
ンプリング・ＤＰＬＬ１９からの信号ではなく、再生信
号に対しＡ／Ｄ変換及び自動利得制御をし、更にＤＣ制
御（ＡＴＣ制御）を施した信号を入力信号として受け、
トランスバーサルフィルタ２１の等化後再生信号が入力
されるゼロクロス検出・位相比較器３１により０ポイン
ト情報を検出する点に特徴がある。

【００６３】ゼロクロス検出・位相比較器３１は、トラ
ンスバーサルフィルタ２１の等化後再生信号をゼロクロ
ス検出し、その検出ゼロクロス点の位相と電圧制御発振
器（ＶＣＯ）３３よりのビットクロックの位相とを位相
比較して位相誤差信号を生成する。この位相誤差信号は
ループフィルタ３２を通して電圧制御発振器（ＶＣＯ）
３３に制御電圧として印加され、その出力システムクロ
ック周波数を可変制御する。ＶＣＯ３３のシステムクロ
ックは上記のビットクロックを含み、装置のクロックが
必要な各ブロックに印加される。

【００６４】ループフィルタ３２及びＶＣＯ３３はディ
ジタルでもアナログでも構成可能であり、アナログの場
合はＤ／Ａ変換を行うインターフェースが必要となる。
この実施の形態も上記の各実施の形態と同様の特長を有
する。

【００６５】図１３は本発明装置の要部の自動等化回路
の第４の実施の形態のブロック図を示す。同図中、図２
と同一構成部分には同一符号を付し、その説明を省略す
る。図１３に示すように、図１の自動等化回路２０に相
当する第４の実施の形態の自動等化回路２０ｄは、リサ
ンプリング・ＤＰＬＬ１９からの信号ではなく、必要に
応じてプリイコライズされた再生信号に対しＡ／Ｄ変換
器３４によりＡ／Ｄ変換されたディジタル信号をトラン
スバーサルフィルタ２１と共にゼロ検出器２７に入力し
て０ポイント情報を検出する点に特徴がある。

【００６６】Ａ／Ｄ変換器３４の入力再生信号は、位相
比較器３５に供給されてゼロクロス点の位相と、電圧制
御発振器（ＶＣＯ）３７からのビットクロックの位相と
が位相比較されて位相誤差信号に変換された後、ループ
フィルタ３６を通して電圧制御発振器（ＶＣＯ）３７に
制御電圧として印加され、その出力システムクロック周
波数を可変制御する。ループフィルタ３６及びＶＣＯ３
７はディジタルでもアナログでも構成可能であり、アナ
ログの場合はＤ／Ａ変換を行うインターフェースが必要
となる。ＶＣＯ３７のシステムクロックは上記のビット
クロックを含み、装置のクロックが必要な各ブロックに
印加される。遅延合わせは必要に応じて行う。

【００６７】一方、ゼロ検出器２７は、例えばＡ／Ｄ比
較器３４からの信号の極性が反転したときに、近傍の２
つのサンプル点のうち、より０に近い方を０ポイント情
報としてタップ遅延回路２３に供給する。この実施の形
態も上記の各実施の形態と同様の特長を有する。

【００６８】なお、上記の実施の形態では、仮判別器５
１は、図６のフローチャートと共に説明したように、端
子４２、タップ遅延回路２３を介してビットクロックの
周期毎に入力される、連続する５つの０ポイント情報の
値Ｚに基づいて仮判別結果を得ているが、連続する３つ
の０ポイント情報の値Ｚに基づいて仮判別結果を得るこ
ともできる。図１４はこの場合のフローチャートを示
す。まず、連続する３クロック周期の３つの０ポイント
情報の値Ｚがオール”０”であるかどうか判別し（図１
４のステップ８１）、このときは信号波形が正側、又は
負側に張り付いている場合であるので、このパターンを
満たすときは、前記（１）式により大なる値Ｐを算出す
る（図１４のステップ８２）。

【００６９】上記のパターンでないときは、連続する３
クロック周期の３つの０ポイント情報の値Ｚが”１０
１”であるかどうか判別し（図１４のステップ８３）、
このパターンのときはＲＬＬモード信号に基づき、ＲＬ
Ｌ（１，Ｘ）のパーシャルレスポンス等化であるかどう
か判定する（図１４のステップ８４）。このパターン
は、着目する中央値の０ポイント情報の値Ｚを”０”と
したとき、前後両側に隣接するＺの値がいずれも”１”
の場合であり、これは前記したように、ＲＬＬ（１，
Ｘ）のときのみ発生する可能性があるので、ＲＬＬ
（１，Ｘ）であるときは前記（２）式により値Ｐを算出
する（図１４のステップ８５）。

【００７０】連続する３クロック周期の３つの０ポイン
ト情報の値Ｚが”１０１”でないときは、それら３つの
０ポイント情報の値Ｚが”１００”と”００１”のうち
のいずれかのパターンであるかどうか判別する（図１４
のステップ８７、８８）。これらのパターンは、着目す
る中央値の０ポイント情報の値Ｚの中央の値を”０”と
したとき、前後両側に隣接する２つの０ポイント情報の
値Ｚの一方が”１”である場合である。これらのパター
ンのどれかであるとき、あるいはステップ８４でＲＬＬ
モードが（１，Ｘ）でないと判定されたときは、前記
（３）式により値Ｐを算出する（図１４のステップ８
６）。

【００７１】上記のステップ８２、８５及び８６のいず
れかで値Ｐを算出すると、続いてＤ型フリップフロップ
４７から取り出される現在時刻の波形等化信号Ｄ３が０
以上であるかどうか判別する（図１４のステップ８
９）。現在時刻の波形等化信号Ｄ３が０以上であるとき
は最終仮判定レベルＱをＰの値とし（図１４のステップ
９１）、負であるときは最終仮判定レベルＱを−Ｐの値
とする（図１４のステップ９０）。ステップ８８で０ポ
イント情報の値Ｚが”００１”でないと判定されたとき
は、最終仮判定レベルＱを”０”とする（図１４のステ
ップ９２）。例えば、連続する３つの０ポイントＺの中
央値が”１”の場合がこの場合に相当する。

【００７２】図１５は本発明装置の要部の自動等化回路
の第５の実施の形態のブロック図を示す。同図中、図２
と同一構成部分には同一符号を付し、その説明を省略す
る。図１５に示すように、図１の自動等化回路２０に相
当する第５の実施の形態の自動等化回路２０ｅは、仮判
別回路２４とＩＮＶ２５の間にエラー選択回路５５を設
けた点に特徴がある。

【００７３】エラー選択回路５５は例えば図１６に示す
ように、第１の入力端子５５１に仮判別回路２４から出
力されたエラー信号が入力され、第２の入力端子５５２
に仮判別回路２４の別の出力である仮判別情報が入力さ
れ、選択回路５５３、スイッチ回路５５４及び０発生器
５５５から構成されている。仮判別回路２４から出力さ
れる仮判別情報は、ＰＲ等化の目標値に設定されている
はずであり、その目標値からのずれがエラー信号として
出力されているので、選択回路５５３は仮判別回路２４
が目標値としてゼロクロスポイントに対応した０^*を出
力するときは”１”を出力する。

【００７４】また、選択回路５５３はＲＬＬ（２，Ｘ）
のときは上記の仮判別情報の値が＋ｂ^*、−ｂ^*であると
きも”１”を出力する。このｂ^*は前述したように、Ｐ
Ｒ（ａ，ｂ，ｂ，ａ）におけるｂの値を、ＲＬＬ（１，
Ｘ）又はＲＬＬ（２，Ｘ）の中央値（ａ＋ｂ）で正規化
（いわゆるオフセット）した値であり、＋ｂ^*又は−ｂ^*
のときは、ゼロクロスポイントの直前又は直後の値であ
ると判断して”１”を出力する。仮判別情報の値が上記
の値以外のときは、選択回路５５３は”０”を出力す
る。ＲＬＬ（１，Ｘ）のときは＋（ｂ−ａ）^*、−（ｂ
−ａ）^*のときには、ゼロクロスポイントの直前又は直
後の値であると判断して”１”を、それ以外のときは”
０”を出力する。

【００７５】スイッチ回路５５４は、端子ａに入力され
るエラー信号と、端子ｂに入力される０発生器５５５か
らの固定の値０を入力として受けると共に、選択回路５
５３の出力信号がスイッチング信号として供給され、選
択回路５５３の出力信号が”１”のときは端子ａに入力
されたエラー信号の有効成分を選択し、選択回路５５３
の出力信号が”０”のときは端子ｂに入力された値０を
選択する。選択回路５５３で選択された信号は、出力端
子５５６を介して図１５のＩＮＶ２５を経由して乗算器
・ＬＰＦ２２に供給され、トランスバーサルフィルタ２
１からのタップ出力と乗算された後高域周波数成分が除
去された後、上記のエラー信号を０にするようなタップ
係数（フィルタ係数）とされてトランスバーサルフィル
タ２１に入力される。

【００７６】次に、この実施の形態の作用について、Ｒ
ＬＬ（２，Ｘ）の場合を例にとって説明する。エラー選
択回路５５を有しない自動等化回路２０ａ等では、自動
等化回路２０の出力信号が図１７（Ａ）にＩで示すよう
に正しくＰＲ等化されている信号である場合は、目標値
０（ゼロクロスポイント）のときのサンプル点は丸印
で、目標値が＋ｂ^*又は−ｂ^*のときのサンプル点は×印
で、目標値が（ａ＋ｂ） ^*又は−（ａ＋ｂ）^*のときのサ
ンプル点は三角印でそれぞれ示され、このときの仮判別
回路２４から出力されるエラー信号は図１７（Ｂ）に模
式的に示すように目標値とのずれは僅かであり、正しい
波形等化が得られる。

【００７７】しかし、光ディスクからの再生信号に見ら
れるように、再生信号に歪みが大きいときは、自動等化
回路２０の出力信号は例えば図１８（Ａ）にIIで示すよ
うに歪みにより、丸印で示す目標値０（ゼロクロスポイ
ント）のときのサンプル点と、×印で示す目標値が＋ｂ
^*又は−ｂ^*のときのサンプル点と、三角印で示す目標値
が（ａ＋ｂ）^*又は−（ａ＋ｂ）^*のときのサンプル点の
うち、三角印で示すサンプル点が目標値からずれた波形
部分IIIが生じ、仮判別回路２４から出力されるエラー
信号中には図１８（Ｂ）にIVで模式的に示すように目標
値とのずれが大きなエラーが発生する。つまり、ゼロク
ロス付近でないサンプル点に不正確なデータが現れる。

【００７８】そこで、この実施の形態では、図１６に示
した構成のエラー選択回路５５を図１５に示すように仮
判別回路２４の出力側に設け、目標値０^*、＋ｂ^*又は−
ｂ^*（ＲＬＬ（２，Ｘ）の場合）のときのゼロクロス付
近のサンプル点以外のサンプル点のエラー信号は出力せ
ず、固定値０を出力することでエラー信号を無効化する
ようにしているため、歪みが大きくて図１９（Ａ）にII
（図１８（Ａ）のIIと同じ）で示すような正しくＰＲ等
化されていない信号が自動等化回路２０から出力される
ような場合であっても、自動等化回路２０ｅではエラー
選択回路５５から出力されるエラー信号が図１９（Ｂ）
に示すようにゼロクロス付近でないサンプル点は黒三角
印で示すように固定値０に置き換えられる。

【００７９】このため、エラー選択回路５５が存在しな
いときに目標値とのずれが大きく発生したサンプル位置
でも、この実施の形態では図１９（Ｂ）にＶで示すよう
に、目標値とのずれがないようにされる。このように、
この実施の形態では、エラー信号のうち確からしくない
エラー信号を無効化し、確からしいものだけをエラー信
号の有効成分として用いることにより、正しい目標値に
収束でき、結果としてエラーレートを改善できる。な
お、前記の実施の形態に比べてこの実施の形態ではエラ
ー信号の一部を無効化しているので効率が落ちるが、自
動等化回路２０ｅのループゲインを上げることで効率の
低下を抑えることができる。

【００８０】図２０は本発明装置の要部の自動等化回路
の第６の実施の形態のブロック図を示す。同図中、図２
と同一構成部分には同一符号を付し、その説明を省略す
る。図２０に示すように、図１の自動等化回路２０に相
当する第６の実施の形態の自動等化回路２０ｆは、仮判
別回路２４及びタップ遅延回路２３とＩＮＶ２５の間に
エラー選択回路５７を設けた点に特徴がある。

【００８１】図２１はエラー選択回路５７とタップ遅延
回路２３の一部の回路２３ａを示す。リサンプリング・
ＤＰＬＬ１９からの０ポイント情報は、リサンプリング
・ＤＰＬＬ１９がロックすべきゼロクロス点に相当す
る、リサンプリングによって形成されたサンプルポイン
トが存在するタイミングを示す情報（例えば、そのポイ
ントだけ”１”で、それ以外は”０”）であり、図２１
の縦続接続された２つのラッチ回路２３１及び２３２に
よりそれぞれ１サンプルクロックずつ遅延されてＯＲ回
路２３３に供給されると共に、直接にＯＲ回路２３３に
供給される。従って、ＯＲ回路２３３からは連続する３
つの０ポイント情報の少なくともどれか１つが”１”で
あるときのみ”１”が出力され、スイッチ回路５７１に
スイッチング信号として印加される。

【００８２】このスイッチ回路５７１は、ＯＲ回路２３
３の出力信号が”１”のときは、仮判別回路２４から出
力されたエラー信号を選択して出力端子５７３へ出力
し、ＯＲ回路２３３の出力信号が”０”のときは、０発
生器５７２から出力された固定の値”０”を選択して出
力端子５７３へ出力する。

【００８３】ここで、ＯＲ回路２３３に入力される連続
する３クロック周期の３つの０ポイント情報の少なくと
もどれか一つが”１”であるときには、リサンプリング
・ＤＰＬＬ１９に入力されるディジタル再生信号がゼロ
クロスサンプル値及びその直前のサンプル値と直後のサ
ンプル値の計３つのサンプル値のどれかであることを示
しており、よって、選択回路５７１はこのときの仮判別
回路２４から出力されるエラー信号のみを選択し、それ
以外のサンプル値のタイミングでは、０発生器５７２か
らの固定値０を選択する。これにより、図１６の構成の
エラー選択回路５５と同様にエラー選択回路５７からは
ゼロクロス付近でない確からしくないエラー信号を無効
化し、確からしいエラー信号のみを選択出力するため、
エラー選択回路５５使用時と同様の効果を得ることがで
きる。

【００８４】図２２は仮判別回路２４内の図３に示した
仮判別器５１の他の例の動作説明用フローチャートを示
す。同図中、図６と同一処理ステップには同一符号を付
し、その説明を省略する。図２２において、着目する０
ポイント情報の値Ｚの中央の値を”０”としたとき、前
後両側の０ポイント情報の値Ｚがいずれも”０”である
場合（すなわち、信号波形がゼロクロスポイントから離
れている場合）には、ステップ６５で（１）式の演算に
よりＰを算出した後、仮判定レベルＱを０とし（ステッ
プ９５）、処理を終了する。

【００８５】仮判定レベルＱは、現在時刻の波形等化信
号Ｄ３との差分をとられてエラー信号とされるが、
（１）式によりＰを算出する場合は、サンプル値がゼロ
クロスサンプルより離れているサンプル値を示している
ので、それらのサンプル値は確からしくないと判断し、
仮判定レベルＱを０とすることで、エラー信号を無効化
する。

【００８６】図２３は仮判別回路２４内の図３に示した
仮判別器５１の更に他の例の動作説明用フローチャート
を示す。同図中、図１４と同一処理ステップには同一符
号を付し、その説明を省略する。図２２において、連続
する３クロック周期の３つの０ポイント情報の値Ｚがオ
ール”０”であるときは信号波形がゼロクロスポイント
から離れている場合であるので、ステップ８２で前記
（１）式により大なる値Ｐを算出した後、仮判定レベル
Ｑを０とし（ステップ９７）、処理を終了する。

【００８７】仮判定レベルＱは、現在時刻の波形等化信
号Ｄ３との差分をとられてエラー信号とされるが、
（１）式によりＰを算出する場合は、サンプル値がゼロ
クロスサンプルより離れているサンプル値を示している
ので、それらのサンプル値は確からしくないと判断し、
仮判定レベルＱを０とすることで、エラー信号を無効化
する。

【００８８】ところで、以上の実施の形態では、リサン
プリング・ＤＰＬＬ１９及び自動等化回路２０ａ、２０
ｂ、２０ｅ、２０ｆはフルディジタル処理で、効果も大
きいのであるが、動作周波数はシステムクロックなの
で、すべての演算がシステムクロック周波数の中で行わ
なければならず、システムによっては、ＩＣデバイスに
よる速度制限・消費電力の点で適さない場合が考えられ
る。

【００８９】そこで、以下説明する実施の形態では、自
動等化回路に入力されるリサンプリングデータ及び０ポ
イント情報に対して、それぞれＦＩＦＯのようなメモリ
素子を追加し、システムクロックに同期してリサンプリ
ング・ＤＰＬＬ１９などで生成されたビットクロックの
タイミングで書き込み、例えば、ビットクロックの発生
する周波数の平均値に相当する新しいクロック周波数の
タイミングで読み出し、後段の演算を新しいクロックを
使用して行う。

【００９０】図２４は本発明になる再生装置の他の実施
の形態のブロック図を示す。同図中、図１と同一構成部
分には同一符号を付し、その説明を省略する。図２４に
おいて、リサンプリング・ＤＰＬＬ１９によりビットク
ロックのタイミングにおける入力サンプリングデータ
を、システムクロックのタイミングでＡ／Ｄ変換したデ
ータより間引き補間演算をして求めたリサンプリングデ
ータが、メモリ素子であるＦＩＦＯ（ファースト・イン
・ファースト・アウト）２８に供給されてシステムクロ
ックに同期してビットクロックのタイミングで書き込ま
れる。

【００９１】また、リサンプリング・ＤＰＬＬ１９から
取り出された、リサンプリングデータのゼロクロスを検
出して得られる０ポイント情報も、メモリ素子であるＦ
ＩＦＯ（ファースト・イン・ファースト・アウト）２９
に供給されてシステムクロックに同期してビットクロッ
クのタイミングで書き込まれる。

【００９２】ＦＩＦＯ２８及び２９はそれぞれシステム
クロックよりも低い周波数の新しく作られたクロック
が、例えば図示しない発振器より読み出しクロックとし
て入力され、読み出し動作を行う。ＦＩＦＯ２８から読
み出されたリサンプリングデータと、ＦＩＦＯ２９から
読み出された０ポイント情報は、自動等化回路２０にそ
れぞれ供給される。

【００９３】これにより、自動等化回路２０は上記の新
しいクロック（ＦＩＦＯ２８及び２９の読み出しクロッ
ク）に基づいて、演算動作を行うことが可能となり、回
路の動作周波数が図１よりも低くて済み、演算時間に余
裕ができるので、ラッチ等が少なくなり、回路遅延・回
路規模が小さくて済む。これにより、ＩＣデバイスによ
る速度制限・コスト・消費電力の問題を解決できる。

【００９４】図２５は本発明装置の要部の自動等化回路
の第７の実施の形態のブロック図を示す。同図中、図２
及び図２４と同一構成部分には同一符号を付し、その説
明を省略する。図２５において、リサンプリング・ＤＰ
ＬＬ１９から取り出されたリサンプリングデータはＦＩ
ＦＯ２８に供給されてシステムクロックに同期してビッ
トクロックのタイミングで書き込まれる一方、リサンプ
リング・ＤＰＬＬ１９から取り出された０ポイント情報
が、ＦＩＦＯ２９に供給されてシステムクロックに同期
してビットクロックのタイミングで書き込まれる。

【００９５】ＦＩＦＯ２８及び２９はそれぞれシステム
クロックよりも低い周波数の新しく作られたクロックで
読み出し動作を行い、ＦＩＦＯ２８から読み出されたリ
サンプリングデータと、ＦＩＦＯ２９から読み出された
０ポイント情報は、第７の実施の形態の自動等化回路２
０ｇに供給される。この自動等化回路２０ｇは基本的な
構成は自動等化回路２０ａと同様であるが、自動等化回
路２０ａと異なり、システムクロックよりも低い新しい
クロックで動作する。

【００９６】すなわち、自動等化回路２０ｇ内のタップ
遅延回路２３及び仮判別回路１００は図２６に示す構成
とされている。同図中、図３と同一構成部分には同一符
号を付し、その説明を省略する。図２６において、Ｄ型
フリップフロップ１０２は、イネーブル端子ＥＮがハイ
レベルの電源端子に固定的に接続されて、常時動作状態
とされており、データ入力端子Ｄに入力される減算器５
２からのエラー信号を、クロック端子ＣＬＫに図示しな
い発振器から端子１０１を介して入力される新しいクロ
ックに同期してラッチし、これをＱ出力端子から端子１
０３及び図２５のＩＮＶ２５を介して図２５の乗算器・
ＬＰＦ２２へ出力する。

【００９７】なお、タップ遅延回路２３内のＤ型フリッ
プフロップの各イネーブル端子（図示省略）にはハイレ
ベルが固定的に入力され、また、各クロック端子には端
子１０１を介して前記の新しいクロックがそれぞれ入力
され、更に各クリア端子には端子４６を介してリセット
信号がそれぞれ入力される。

【００９８】図２７は本発明装置の要部の自動等化回路
の第８の実施の形態のブロック図を示す。同図中、図１
１及び図２５と同一構成部分には同一符号を付し、その
説明を省略する。図２７において、リサンプリング・Ｄ
ＰＬＬ１９ａから取り出されたリサンプリングデータは
ＦＩＦＯ２８に供給されてシステムクロックに同期して
ビットクロックのタイミングで書き込まれた後、システ
ムクロックよりも低い周波数の新しく作られた、例えば
発振器からのクロックで読み出され、第８の実施の形態
の自動等化回路２０ｈ内のトランスバーサルフィルタ２
１に供給される。この自動等化回路２０ｈは基本的な構
成は自動等化回路２０ｂと同様であるが、自動等化回路
２０ｂと異なり、システムクロックよりも低い新しいク
ロックで自動等化回路２０ｈ内のタップ遅延回路２３及
び仮判別回路１００などが動作する。

【００９９】図２８は本発明装置の要部の自動等化回路
の第９の実施の形態のブロック図を示す。同図中、図１
５及び図２５と同一構成部分には同一符号を付し、その
説明を省略する。図２８において、リサンプリング・Ｄ
ＰＬＬ１９から取り出されたリサンプリングデータはＦ
ＩＦＯ２８に供給されてシステムクロックに同期してビ
ットクロックのタイミングで書き込まれる一方、リサン
プリング・ＤＰＬＬ１９から取り出された０ポイント情
報が、ＦＩＦＯ２９に供給されてシステムクロックに同
期してビットクロックのタイミングで書き込まれる。

【０１００】ＦＩＦＯ２８からシステムクロックよりも
低い周波数の新しいクロックで読み出されたリサンプリ
ングデータは、第９の実施の形態の自動等化回路２０ｉ
内のトランスバーサルフィルタ２１に供給され、ＦＩＦ
Ｏ２９から上記の新しいクロックで読み出された０ポイ
ント情報は、自動等化回路２０ｉ内のタップ遅延回路２
３に供給される。この自動等化回路２０ｉは基本的な構
成は自動等化回路２０ｅと同様であるが、自動等化回路
２０ｅと異なり、システムクロックよりも低い新しいク
ロックで自動等化回路２０ｉ内のタップ遅延回路２３及
び仮判別回路１００などが動作する。

【０１０１】図２９は本発明装置の要部の自動等化回路
の第１０の実施の形態のブロック図を示す。同図中、図
２０及び図２５と同一構成部分には同一符号を付し、そ
の説明を省略する。図２９において、リサンプリング・
ＤＰＬＬ１９から取り出されたリサンプリングデータは
ＦＩＦＯ２８に供給されてシステムクロックに同期して
ビットクロックのタイミングで書き込まれる一方、リサ
ンプリング・ＤＰＬＬ１９から取り出された０ポイント
情報が、ＦＩＦＯ２９に供給されてシステムクロックに
同期してビットクロックのタイミングで書き込まれる。

【０１０２】ＦＩＦＯ２８からシステムクロックよりも
低い周波数の新しいクロックで読み出されたリサンプリ
ングデータは、第１０の実施の形態の自動等化回路２０
ｊ内のトランスバーサルフィルタ２１に供給され、ＦＩ
ＦＯ２９から上記の新しいクロックで読み出された０ポ
イント情報は、自動等化回路２０ｊ内のタップ遅延回路
２３に供給される。この自動等化回路２０ｊは基本的な
構成は自動等化回路２０ｆと同様であるが、自動等化回
路２０ｆと異なり、システムクロックよりも低い新しい
クロックで自動等化回路２０ｊ内のタップ遅延回路２３
及び仮判別回路１００などが動作する。

【０１０３】なお、本発明は以上の実施の形態に限定さ
れるものではなく、例えば仮判別回路２４、１００はＰ
Ｒモード信号とＲＬＬモード信号の両方を可変としてエ
ラー信号を生成するようにしたが、いずれか一方又は両
方を固定してエラー信号を生成することもできる。

【０１０４】また、前記ＩＮＶ２５はトランスバーサル
フィルタ２１の係数を更新する際に、ネガティブフィー
ドバック（負帰還）にする目的で挿入しているものであ
り、その目的を達成する方法は他にも多く考えられ、代
表的な方法は次の通りである。ＩＮＶでトランスバー
サルフィルタ２１のタップ出力それぞれを反転する。
ＩＮＶで乗算器・ＬＰＦ２２の出力を反転する。トラ
ンスバーサルフイルタ２１内部のメイン信号の極性を変
えてつじつまを合わせる。ルーブ内各ブロックのうち
のいずれかの中で極性反転を行う。このとき、図６、図
１４、図２２、図２３に示したフローチャートで使用さ
れているＤ３の極性及びそのエラー出力の極性について
配慮されなければならないことは勿論である。また、メ
モリ素子としてはＦＩＦＯ以外のＲＡＭその他のメモリ
素子を用いることも可能である。

【０１０５】

【発明の効果】以上説明したように、本発明によれば、
現在のサンプル点のレベルに依存することなく、ゼロク
ロスサンプルを状態遷移から決定される収束目標値との
誤差であるエラー信号を生成して出力し、このエラー信
号に基づいてトランスバーサルフィルタのタップ係数を
可変制御することで、パーシャルレスポンス波形等化特
性から外れたエラー信号を最小にするような制御を行う
ようにしたため、異なるパーシャルレスポンス特性に対
応できると共に、収束範囲を従来のタップ係数固定値の
波形等化回路に比し収束範囲を拡大できる。

【０１０６】また、本発明によれば、従来のタップ係数
固定値の波形等化回路に比べ判定を誤る確率が低いの
で、従来に比べて収束時間を短縮できる。

【０１０７】更に、本発明によれば、最小反転間隔２と
３のいずれのランレングス制限符号に対応でき、また、
ディジタル回路で構成できるため、アナログ回路に比べ
て信頼性が高く、また回路規模も殆ど増大することのな
い構成にできる。

【０１０８】また、更に、本発明によれば、エラー選択
回路により確からしくないエラー値を示す信号を無効化
し、確からしいエラー信号だけを有効成分として取り出
すようにしたため、再生信号の歪みが大きく、パーシャ
ルレスポンス等化しきれない場合でも、目標値とのずれ
が小さく、正しくエラー信号を抽出でき、結果としてエ
ラーレートを向上することができる。

【０１０９】また、本発明によれば、リサンプリング・
ＤＰＬＬから取り出されるリサンプリングデータ及び０
ポイント情報を、ＦＩＦＯのようなメモリ素子にシステ
ムクロックに同期してビットクロックのタイミングで一
旦書き込んでから、ビットクロックの発生する周波数の
平均値などの低い周波数の新しいクロックのタイミング
で読み出して自動等化回路に入力することにより、自動
等化回路が上記の新しいクロックに基づいて演算動作を
行えるようにしたため、回路の動作周波数がメモリ素子
を用いない回路に比べて低くて済み、演算時間に余裕が
でき、このことからラッチ等が少なくなり、回路遅延・
回路規模が小さくて済み、結果として、ＩＣデバイスに
よる速度制限の問題を解決でき、また、コストや消費電
力を低減できる。

【図面の簡単な説明】

【図１】本発明になる再生装置の一実施の形態のブロッ
ク図である。

【図２】本発明装置の要部の自動等化回路の第１の実施
の形態のブロック図である。

【図３】図２中のタップ遅延回路と仮判別回路の一実施
の形態の回路図である。

【図４】パーシャルレスポンス特性の説明図である。

【図５】ＰＲ（ａ，ｂ，ｂ，ａ）の特性とランレングス
制限規則ＲＬＬモードと仮判別器の仮判定値との関係を
示す図である。

【図６】図３中の仮判別器の一例の動作説明用フローチ
ャートである。

【図７】本発明による波形等化前と波形等化後の波形例
を示す図（その１）である。

【図８】本発明による波形等化前と波形等化後の波形例
を示す図（その２）である。

【図９】本発明による波形等化前と波形等化後の波形例
を示す図（その３）である。

【図１０】本発明による再生装置の復号回路の出力信号
のアイパターンの一例を示す図である。

【図１１】本発明装置の要部の自動等化回路の第２の実
施の形態のブロック図である。

【図１２】本発明装置の要部の自動等化回路の第３の実
施の形態のブロック図である。

【図１３】本発明装置の要部の自動等化回路の第４の実
施の形態のブロック図である。

【図１４】図３中の仮判別器の他の例の動作説明用フロ
ーチャートである。

【図１５】本発明装置の要部の自動等化回路の第５の実
施の形態のブロック図である。

【図１６】図１５中のエラー選択回路の一実施の形態の
ブロック図である。

【図１７】正しくＰＲ等化されている場合のサンプル点
の様子と抽出されたエラー成分を示す図である。

【図１８】正しくＰＲ等化されていない場合のサンプル
点の様子とエラー選択回路を有しないで抽出されたエラ
ー成分を示す図である。

【図１９】正しくＰＲ等化されていない場合のサンプル
点の様子と図１６のエラー選択回路により抽出されたエ
ラー成分を示す図である。

【図２０】本発明装置の要部の自動等化回路の第６の実
施の形態のブロック図である。

【図２１】図２０中のエラー選択回路の一実施の形態の
ブロック図である。

【図２２】仮判別回路の要部の他の例の動作説明用フロ
ーチャートである。

【図２３】仮判別回路の要部の更に他の例の動作説明用
フローチャートである。

【図２４】本発明になる再生装置の他の実施の形態のブ
ロック図である。

【図２５】本発明装置の要部の自動等化回路の第７の実
施の形態のブロック図である。

【図２６】図２５中のタップ遅延回路と仮判別回路の一
実施の形態の回路図である。

【図２７】本発明装置の要部の自動等化回路の第８の実
施の形態のブロック図である。

【図２８】本発明装置の要部の自動等化回路の第９の実
施の形態のブロック図である。

【図２９】本発明装置の要部の自動等化回路の第１０の
実施の形態のブロック図である。

【図３０】従来の再生装置の一例のブロック図である。

【符号の説明】

１５光ディスク１９リサンプリング・ＤＰＬＬ２０、２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０
ｆ、２０ｇ、２０ｈ、２０ｉ、２０ｊ自動等化回路２１復号回路２１トランスバーサルフィルタ２２乗算器・低域フィルタ（ＬＰＦ）２３タップ遅延回路２３ａタップ遅延回路の要部２４、１００仮判別回路２６、２７ゼロ検出器２８、２９ＦＩＦＯ３１ゼロクロス検出・位相比較器３３、３７電圧制御発振器（ＶＣＯ）３５位相比較器５１仮判別器５２減算器５５、５７エラー選択回路１０１新しいクロックの入力端子２３１、２３２ラッチ回路２３３ＯＲ回路５５３選択回路５５４、５７１スイッチ回路５５５、５７２０発生器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10

Claims

(57)【特許請求の範囲】

【請求項１】記録媒体に記録されているランレングス
制限符号を再生し、その再生信号をトランスバーサルフ
ィルタを用いてパーシャルレスポンス等化した後復号す
る再生装置において、前記トランスバーサルフィルタに入力される再生信号の
ゼロクロスポイントか否かを検出して０ポイント情報を
出力する検出手段と、前記検出手段よりビットクロックに同期して取り出され
る前記０ポイント情報を、少なくとも連続する３つ出力
する遅延回路と、前記パーシャルレスポンス等化の種類を示すＰＲモード
信号と、前記再生信号のランレングス制限符号の種類を
示すＲＬＬモード信号と、前記遅延回路からの複数の前
記０ポイント情報と、前記トランスバーサルフィルタか
ら出力される波形等化後再生信号とを入力として受け、
前記ＰＲモード信号とＲＬＬモード信号で定まる状態遷
移と、前記複数の０ポイント情報のパターンとに基づ
き、波形等化信号の仮判別値を算出し、その仮判別値と
前記波形等化後再生信号との差分値をエラー信号として
出力する仮判別回路と、前記仮判別回路の出力エラー信号に基づき、前記トラン
スバーサルフィルタのタップ係数を前記エラー信号が最
小になるように可変制御する係数生成手段とを有するこ
とを特徴とする再生装置。
【請求項２】前記仮判別回路は、前記ＰＲモード信号
及びＲＬＬモード信号の少なくとも一方を固定値として
前記波形等化信号の仮判別値を算出し、その仮判別値と
前記波形等化後再生信号との差分値をエラー信号として
出力することを特徴とする請求項１記載の再生装置。
【請求項３】前記検出手段は、前記記録媒体から再生
された前記ランレングス制限符号をＡ／Ｄ変換器により
システムクロックでサンプリングして得たディジタル信
号を入力信号として受け、所望のビットレートでリサン
プリングしたディジタルデータを生成して前記トランス
バーサルフィルタに供給すると共に、入力ディジタル信
号のゼロクロスポイントか否かを検出して前記０ポイン
ト情報を出力するリサンプリング・ＤＰＬＬにより構成
されていることを特徴とする請求項１記載の再生装置。
【請求項４】記録媒体に記録されているランレングス
制限符号を再生し、その再生信号をトランスバーサルフ
ィルタを用いてパーシャルレスポンス等化した後復号す
る再生装置において、前記トランスバーサルフィルタから出力された波形等化
後再生信号からゼロクロスポイントか否かを示す０ポイ
ント情報を出力するゼロ検出手段と、前記検出手段よりビットクロックに同期して取り出され
る前記０ポイント情報を、少なくとも連続する３つ出力
する遅延回路と、前記パーシャルレスポンス等化の種類を示すＰＲモード
信号と、前記再生信号のランレングス制限符号の種類を
示すＲＬＬモード信号と、前記遅延回路からの複数の前
記０ポイント情報と、前記トランスバーサルフィルタか
ら出力される波形等化後再生信号とを入力として受け、
前記ＰＲモード信号とＲＬＬモード信号で定まる状態遷
移と、前記複数の０ポイント情報のパターンとに基づ
き、波形等化信号の仮判別値を算出し、その仮判別値と
前記波形等化後再生信号との差分値をエラー信号として
出力する仮判別回路と、前記仮判別回路の出力エラー信号に基づき、前記トラン
スバーサルフィルタのタップ係数を前記エラー信号が最
小になるように可変制御する係数生成手段とを有するこ
とを特徴とする再生装置。
【請求項５】前記ゼロ検出手段は、前記トランスバー
サルフィルタから出力される波形等化後再生信号の極性
が反転した時に、近傍の２つのサンプル点のうち、より
０に近い方のサンプル点を前記０ポイント情報として出
力するゼロ検出器であることを特徴とする請求項４記載
の再生装置。
【請求項６】前記ゼロ検出手段は、前記トランスバー
サルフィルタから出力される波形等化後再生信号のゼロ
クロス点とビットクロックとの位相誤差信号を出力する
位相比較手段とからなることを特徴とする請求項４記載
の再生装置。
【請求項７】前記ＰＲモード信号により指定される前
記パーシャルレスポンス等化特性をＰＲ（ａ，ｂ，ｂ，
ａ）で表わしたとき、前記仮判別回路は、前記連続する
３つの０ポイント情報における中央値とその前後両方の
０ポイント情報の値とがすべてゼロクロス点を示してい
ないときは（ａ＋ｂ）^*×Ｇ（ただし、Ｇは所定のゲイ
ン、＊は中央値（ａ＋ｂ）が０になるようにオフセット
した後の値であることを示す）なる式により値Ｐを算出
し、前記３つの０ポイント情報における中央値の前後両
方の０ポイント情報の値のみがゼロクロス点を示してお
り、かつ、前記ＲＬＬモード信号が示す記録信号の最小
反転間隔が２であるときは（ｂ−ａ）^*×Ｇなる式によ
り値Ｐを算出し、前記３つの０ポイント情報における中
央値の前後両方の０ポイント情報の値のみがゼロクロス
点を示しており、かつ、前記ＲＬＬモード信号が示す記
録信号の前記最小反転間隔が２でないとき、又は前記３
つの０ポイント情報における中央値の前後のいずれか一
方の０ポイント情報の値のみがゼロクロス点を示してい
るときはｂ^*×Ｇなる式により値Ｐを算出し、前記３つ
の０ポイント情報における中央値がゼロクロス点を示し
ているときは前記仮判別値を０と算出し、算出した前記
値Ｐを、前記連続する３つの０ポイント情報のうちの中
央値の０ポイント情報が得られるときの前記波形等化後
再生信号の極性に応じた極性の前記仮判別値として算出
することを特徴とする請求項１乃至６のうちいずれか一
項記載の再生装置。
【請求項８】前記ＰＲモード信号により指定される前
記パーシャルレスポンス等化特性をＰＲ（ａ，ｂ，ｂ，
ａ）で表わしたとき、前記仮判別回路は、前記連続する
５つの０ポイント情報における中央値とその前後両方の
０ポイント情報の値とが共にゼロクロス点を示していな
いときは（ａ＋ｂ）^*×Ｇ（ただし、Ｇは所定のゲイ
ン、＊は中央値（ａ＋ｂ）が０になるようにオフセット
した後の値であることを示す）なる式により値Ｐを算出
し、前記５つの０ポイント情報における中央値の前後両
方の０ポイント情報の値のみがゼロクロス点を示してお
り、かつ、前記ＲＬＬモード信号が示す記録信号の最小
反転間隔が２であるときは（ｂ−ａ）^*×Ｇなる式によ
り値Ｐを算出し、前記５つの０ポイント情報における中
央値の前後両方の０ポイント情報の値のみがゼロクロス
点を示しており、かつ、前記ＲＬＬモード信号が示す記
録信号の前記最小反転間隔が２でないとき、又は前記５
つの０ポイント情報における中央値の前後のいずれか一
方の０ポイント情報の値のみがゼロクロス点を示してい
るとき、又は前記５つの０ポイント情報における１番目
と４番目の０ポイント情報の値のみがゼロクロス点を示
しているとき、又は前記５つの０ポイント情報における
２番目と５番目の０ポイント情報の値のみがゼロクロス
点を示しているときは、ｂ^*×Ｇなる式により値Ｐを算
出し、前記５つの０ポイント情報の値が上記のいずれに
も当てはまらないときは値Ｐを０と算出し、算出した前
記値Ｐを、前記連続する５つの０ポイント情報のうちの
中央値の０ポイント情報が得られるときの前記波形等化
後再生信号の極性に応じた極性の前記仮判別値として算
出することを特徴とする請求項１乃至６のうちいずれか
一項記載の再生装置。
【請求項９】記録媒体に記録されているランレングス
制限符号を再生し、その再生信号をトランスバーサルフ
ィルタを用いてパーシャルレスポンス等化した後復号す
る再生装置において、前記記録媒体から再生された前記ランレングス制限符号
をＡ／Ｄ変換器によりシステムクロックでサンプリング
して得たディジタル信号を入力信号として受け、所望の
ビットレートでリサンプリングしたディジタルデータを
生成して前記トランスバーサルフィルタに供給すると共
に、前記ディジタルデータのゼロクロスポイントを検出
して０ポイント情報を出力するリサンプリング・ＤＰＬ
Ｌと、前記リサンプリング・ＤＰＬＬよりビットクロックに同
期して取り出される前記０ポイント情報を、少なくとも
連続する３つ出力する遅延回路と、前記パーシャルレスポンス等化の種類を示すＰＲモード
信号と、前記再生信号のランレングス制限符号の種類を
示すＲＬＬモード信号と、前記遅延回路からの複数の前
記０ポイント情報と、前記トランスバーサルフィルタか
ら出力される波形等化後再生信号とを入力として受け、
前記ＰＲモード信号とＲＬＬモード信号で定まる状態遷
移と、前記複数の０ポイント情報のパターンとに基づ
き、波形等化信号の仮判別値を算出し、その仮判別値と
前記波形等化後再生信号との差分値をエラー信号として
出力する仮判別回路と、前記仮判別回路から出力される前記エラー信号が第１の
入力端子に入力され、前記仮判別回路から出力される前
記仮判別値が第２の入力端子に入力され、前記仮判別値
に応じて前記エラー信号のうちの有効な成分だけを選択
して出力するエラー選択回路と、前記エラー選択回路から出力される信号に基づき、前記
トランスバーサルフィルタのタップ係数を前記エラー信
号が最小になるように可変制御する係数生成手段とを有
することを特徴とする再生装置。
【請求項１０】記録媒体に記録されているランレング
ス制限符号を再生し、その再生信号をトランスバーサル
フィルタを用いてパーシャルレスポンス等化した後復号
する再生装置において、前記記録媒体から再生された前記ランレングス制限符号
をＡ／Ｄ変換器によりシステムクロックでサンプリング
して得たディジタル信号を入力信号として受け、所望の
ビットレートでリサンプリングしたディジタルデータを
生成して前記トランスバーサルフィルタに供給すると共
に、前記ディジタルデータのゼロクロスポイントを検出
して０ポイント情報を出力するリサンプリング・ＤＰＬ
Ｌと、前記リサンプリング・ＤＰＬＬよりビットクロックに同
期して取り出される前記０ポイント情報を、少なくとも
連続する３つ出力する遅延回路と、前記パーシャルレスポンス等化の種類を示すＰＲモード
信号と、前記再生信号のランレングス制限符号の種類を
示すＲＬＬモード信号と、前記遅延回路からの複数の前
記０ポイント情報と、前記トランスバーサルフィルタか
ら出力される波形等化後再生信号とを入力として受け、
前記ＰＲモード信号とＲＬＬモード信号で定まる状態遷
移と、前記複数の０ポイント情報のパターンとに基づ
き、波形等化信号の仮判別値を算出し、その仮判別値と
前記波形等化後再生信号との差分値をエラー信号として
出力する仮判別回路と、前記仮判別回路から出力される前記エラー信号が第１の
入力端子に入力され、前記リサンプリング・ＤＰＬＬが
ロックすべきゼロクロス点に相当する、リサンプリング
によって形成されたサンプルポイントが存在するタイミ
ングを示す前記０ポイント情報が第２の入力端子に入力
され、前記０ポイント情報が示すサンプルポイントとそ
の直前直後のサンプルポイントで前記エラー信号を選択
し、それ以外のサンプルポイントでは前記エラー信号を
無効化するエラー選択回路と、前記エラー選択回路から出力される信号に基づき、前記
トランスバーサルフィルタのタップ係数を前記エラー信
号が最小になるように可変制御する係数生成手段とを有
することを特徴とする再生装置。
【請求項１１】前記ＰＲモード信号により指定される
前記パーシャルレスポンス等化特性をＰＲ（ａ，ｂ，
ｂ，ａ）で表わしたとき、前記仮判別回路は、前記連続
する３つの０ポイント情報における中央値とその前後両
方の０ポイント情報の値とがすべてゼロクロス点を示し
ていないときは（ａ＋ｂ）^*×Ｇ（ただし、Ｇは所定の
ゲイン、＊は中央値（ａ＋ｂ）が０になるようにオフセ
ットした後の値であることを示す）なる式により値Ｐを
算出すると共に前記仮判別値を０とし、前記３つの０ポ
イント情報における中央値の前後両方の０ポイント情報
の値のみがゼロクロス点を示しており、かつ、前記ＲＬ
Ｌモード信号が示す記録信号の最小反転間隔が２である
ときは（ｂ−ａ）^*×Ｇなる式により値Ｐを算出し、前
記３つの０ポイント情報における中央値の前後両方の０
ポイント情報の値のみがゼロクロス点を示しており、か
つ、前記ＲＬＬモード信号が示す記録信号の前記最小反
転間隔が２でないとき、又は前記３つの０ポイント情報
における中央値の前後のいずれか一方の０ポイント情報
の値のみがゼロクロス点を示しているときはｂ^*×Ｇな
る式により値Ｐを算出し、前記３つの０ポイント情報に
おける中央値がゼロクロス点を示しているときは仮判別
値を０と算出し、（ｂ−ａ）^*×Ｇなる式又はｂ^*×Ｇな
る式により前記値Ｐを算出したときは、その値Ｐを前記
連続する３つの０ポイント情報のうちの中央値の０ポイ
ント情報が得られるときの前記波形等化後再生信号の極
性に応じた極性の前記仮判別値として算出することを特
徴とする請求項１乃至６、請求項９及び１０のうちいず
れか一項記載の再生装置。
【請求項１２】前記ＰＲモード信号により指定される
前記パーシャルレスポンス等化特性をＰＲ（ａ，ｂ，
ｂ，ａ）で表わしたとき、前記仮判別回路は、前記連続
する５つの０ポイント情報における中央値とその前後両
方の０ポイント情報の値とが共にゼロクロス点を示して
いないときは（ａ＋ｂ）^*×Ｇ（ただし、Ｇは所定のゲ
イン、＊は中央値（ａ＋ｂ）が０になるようにオフセッ
トした後の値であることを示す）なる式により値Ｐを算
出すると共に前記仮判別値を０とし、前記５つの０ポイ
ント情報における中央値の前後両方の０ポイント情報の
値のみがゼロクロス点を示しており、かつ、前記ＲＬＬ
モード信号が示す記録信号の最小反転間隔が２であると
きは（ｂ−ａ）^*×Ｇなる式により値Ｐを算出し、前記
５つの０ポイント情報における中央値の前後両方の０ポ
イント情報の値のみがゼロクロス点を示しており、か
つ、前記ＲＬＬモード信号が示す記録信号の前記最小反
転間隔が２でないとき、又は前記５つの０ポイント情報
における中央値の前後のいずれか一方の０ポイント情報
の値のみがゼロクロス点を示しているとき、又は前記５
つの０ポイント情報における１番目と４番目の０ポイン
ト情報の値のみがゼロクロス点を示しているとき、又は
前記５つの０ポイント情報における２番目と５番目の０
ポイント情報の値のみがゼロクロス点を示しているとき
は、ｂ^*×Ｇなる式により値Ｐを算出し、前記５つの０
ポイント情報の値が上記のいずれにも当てはまらないと
きは前記仮判別値を０と算出し、（ｂ−ａ）^*×Ｇなる
式又はｂ^*×Ｇなる式により前記値Ｐを算出したとき
は、その値Ｐを前記連続する５つの０ポイント情報のう
ちの中央値の０ポイント情報が得られるときの前記波形
等化後再生信号の極性に応じた極性の前記仮判別値とし
て算出することを特徴とする請求項１乃至６、請求項９
及び１０のうちいずれか一項記載の再生装置。
【請求項１３】前記リサンプリング・ＤＰＬＬにより
リサンプリングしたディジタルデータがビットクロック
のタイミングで書き込まれ、新たに作成したクロックの
タイミングで格納ディジタルデータが読み出されて前記
トランスバーサルフィルタに供給する第１のメモリ素子
と、前記０ポイント情報が前記ビットクロックのタイミ
ングで書き込まれ、前記新たに作成したクロックのタイ
ミングで格納０ポイント情報が読み出されて前記遅延回
路に供給する第２のメモリ素子とを設けたことを特徴と
する請求項１、２、３、９、１０、１１又は１２記載の
再生装置。
【請求項１４】前記記録媒体から再生された前記ラン
レングス制限符号をＡ／Ｄ変換器によりシステムクロッ
クでサンプリングして得たディジタル信号をビットレー
トでリサンプリングして出力するリサンプリング・ＤＰ
ＬＬから取り出された前記リサンプリングしたディジタ
ルデータをビットクロックのタイミングで書き込み、新
たに作成したクロックのタイミングで格納ディジタルデ
ータを読み出して前記トランスバーサルフィルタに供給
するメモリ素子を設けたことを特徴とする請求項４記載
の再生装置。