JP3428505B2 - ディジタル信号再生装置 - Google Patents
ディジタル信号再生装置Info
- Publication number
- JP3428505B2 JP3428505B2 JP17597299A JP17597299A JP3428505B2 JP 3428505 B2 JP3428505 B2 JP 3428505B2 JP 17597299 A JP17597299 A JP 17597299A JP 17597299 A JP17597299 A JP 17597299A JP 3428505 B2 JP3428505 B2 JP 3428505B2
- Authority
- JP
- Japan
- Prior art keywords
- resampling
- signal
- output
- data
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明はディジタル信号再生
装置に係り、特に光ディスク等の記録媒体から再生され
た、ランレングス制限符号を所望のビットレートでリサ
ンプリング演算してリサンプリングデータを生成してイ
コライザへ出力するリサンブリング演算位相同期ループ
回路を備えたディジタル信号再生装置に関する。
装置に係り、特に光ディスク等の記録媒体から再生され
た、ランレングス制限符号を所望のビットレートでリサ
ンプリング演算してリサンプリングデータを生成してイ
コライザへ出力するリサンブリング演算位相同期ループ
回路を備えたディジタル信号再生装置に関する。
【０００２】
【従来の技術】図１２は従来のディジタル信号再生装置
の一例のブロック図を示す。同図において、光ディスク
等の記録媒体５１に記録されている、情報信号がディジ
タル変調されてなるディジタル信号は、図示しない再生
手段により再生され、前置増幅器５２で前置増幅され、
ＡＴＣ回路５３で直流成分（ＤＣ成分）が阻止され、図
示しないＡ／Ｄ変換器でサンプリングされた後、ＡＧＣ
回路５４で振幅が一定になるように自動利得制御（ＡＧ
Ｃ）される。ＰＬＬ回路５５はＡＧＣ回路５４から入力
される入力信号を所望のビットレートでリサンプリング
したディジタルデータを生成して適応イコライザ（クロ
ストークキャンセラ（ＣＴＣ））５６に供給する。
の一例のブロック図を示す。同図において、光ディスク
等の記録媒体５１に記録されている、情報信号がディジ
タル変調されてなるディジタル信号は、図示しない再生
手段により再生され、前置増幅器５２で前置増幅され、
ＡＴＣ回路５３で直流成分（ＤＣ成分）が阻止され、図
示しないＡ／Ｄ変換器でサンプリングされた後、ＡＧＣ
回路５４で振幅が一定になるように自動利得制御（ＡＧ
Ｃ）される。ＰＬＬ回路５５はＡＧＣ回路５４から入力
される入力信号を所望のビットレートでリサンプリング
したディジタルデータを生成して適応イコライザ（クロ
ストークキャンセラ（ＣＴＣ））５６に供給する。
【０００３】適応イコライザ５６は、入力信号に対して
例えばパーシャルレスポンス（ＰＲ）特性を付与して、
波形等化を行う。適応イコライザ５６の出力信号は、復
号回路５７に供給され、ここで例えば公知のビタビ復号
された後、ＥＣＣ回路５８に供給され、復号データ列中
の誤り訂正符号を用いて、その誤り訂正符号の生成要素
の符号誤りが訂正され、誤りの低減された復号データが
出力される。
例えばパーシャルレスポンス（ＰＲ）特性を付与して、
波形等化を行う。適応イコライザ５６の出力信号は、復
号回路５７に供給され、ここで例えば公知のビタビ復号
された後、ＥＣＣ回路５８に供給され、復号データ列中
の誤り訂正符号を用いて、その誤り訂正符号の生成要素
の符号誤りが訂正され、誤りの低減された復号データが
出力される。
【０００４】
【発明が解決しようとする課題】しかるに、上記の図１
２に示した従来のディジタル信号再生装置では、記録媒
体５１が光ディスクである場合は、再生信号が図１３に
６１で示すように、最大振幅中心レベル６２と最小反転
間隔の中心レベル６３とが不一致であるような、上下非
対称性を有することがあるため、このような再生信号波
形の場合は、ＡＴＣ回路５３が単純に最大振幅の中央レ
ベルを０レベルとするような制御を行う構成であると、
本来の０レベルであるべき最小反転間隔の信号レベルの
中央に０レベルを設定することができない。この場合
は、エラーレートが悪くなり、高密度記録への障害とな
る。
２に示した従来のディジタル信号再生装置では、記録媒
体５１が光ディスクである場合は、再生信号が図１３に
６１で示すように、最大振幅中心レベル６２と最小反転
間隔の中心レベル６３とが不一致であるような、上下非
対称性を有することがあるため、このような再生信号波
形の場合は、ＡＴＣ回路５３が単純に最大振幅の中央レ
ベルを０レベルとするような制御を行う構成であると、
本来の０レベルであるべき最小反転間隔の信号レベルの
中央に０レベルを設定することができない。この場合
は、エラーレートが悪くなり、高密度記録への障害とな
る。
【０００５】本発明は以上の点に鑑みなされたもので、
収束が速くしかも確実に記録媒体の記録情報を再生し得
るディジタル信号再生装置を提供することを目的とす
る。
収束が速くしかも確実に記録媒体の記録情報を再生し得
るディジタル信号再生装置を提供することを目的とす
る。
【０００６】また、本発明の他の目的は、高密度記録さ
れた記録媒体の記録情報をパーシャルレスポンス等化を
用いて正確に再生し得るディジタル信号再生装置を提供
することにある。
れた記録媒体の記録情報をパーシャルレスポンス等化を
用いて正確に再生し得るディジタル信号再生装置を提供
することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、第１の発明は、再生信号中からランレングス制限符
号を再生し、ランレングス制限符号を再生した再生信号
をパーシャルレスポンス等化した後復号するディジタル
信号再生装置において、ランレングス制限符号をディジ
タル再生信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器
から出力されたディジタル再生信号を所望のビットレー
トでリサンプリング演算してリサンプリングデータを生
成してイコライザへ出力すると共に、ビットクロックを
生成し、更にリサンプリングデータのゼロクロスを検出
して、リサンプリングによって形成されたサンプルポイ
ントと、そのサンプルポイントの前後のサンプルポイン
トが存在するタイミングを示す０ポイント情報を出力す
るリサンプリング演算位相同期ループ回路と、リサンプ
リング演算位相同期ループ回路によりリサンプリングさ
れた信号が第１の入力端子に入力され、０ポイント情報
が第２の入力端子に入力され、０ポイント情報が示すサ
ンプルポイント及びその前後のサンプルポイントのタイ
ミングに応じた、リサンプリング演算位相同期ループ回
路の出力リサンプリングデータの有効成分だけを積分し
て、その積分値をＤＣオフセット情報として出力するエ
ラー演算器と、Ａ／Ｄ変換器から出力されるディジタル
再生信号とエラー演算器から出力されるＤＣオフセット
情報との差分信号を生成して、リサンプリング演算位相
同期ループ回路に入力する減算回路とを有する構成とし
たものである。
め、第１の発明は、再生信号中からランレングス制限符
号を再生し、ランレングス制限符号を再生した再生信号
をパーシャルレスポンス等化した後復号するディジタル
信号再生装置において、ランレングス制限符号をディジ
タル再生信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器
から出力されたディジタル再生信号を所望のビットレー
トでリサンプリング演算してリサンプリングデータを生
成してイコライザへ出力すると共に、ビットクロックを
生成し、更にリサンプリングデータのゼロクロスを検出
して、リサンプリングによって形成されたサンプルポイ
ントと、そのサンプルポイントの前後のサンプルポイン
トが存在するタイミングを示す０ポイント情報を出力す
るリサンプリング演算位相同期ループ回路と、リサンプ
リング演算位相同期ループ回路によりリサンプリングさ
れた信号が第１の入力端子に入力され、０ポイント情報
が第２の入力端子に入力され、０ポイント情報が示すサ
ンプルポイント及びその前後のサンプルポイントのタイ
ミングに応じた、リサンプリング演算位相同期ループ回
路の出力リサンプリングデータの有効成分だけを積分し
て、その積分値をＤＣオフセット情報として出力するエ
ラー演算器と、Ａ／Ｄ変換器から出力されるディジタル
再生信号とエラー演算器から出力されるＤＣオフセット
情報との差分信号を生成して、リサンプリング演算位相
同期ループ回路に入力する減算回路とを有する構成とし
たものである。
【０００８】 この第１の発明では、エラー演算器によ
り、リサンプリング演算位相同期ループ回路がロックす
べきゼロクロス点に相当する、リサンプリングによって
形成されたサンプルポイントだけでなく、そのサンプル
ポイントの前後のサンプルポイントが存在するタイミン
グを示す０ポイント情報のタイミングに応じた、リサン
プリング演算位相同期ループ回路の出力リサンプリング
データの有効成分だけを積分して、その積分値をＤＣオ
フセット情報としてＡ／Ｄ変換器から出力されるディジ
タル再生信号から減算するようにしたため、この減算に
よりＡ／Ｄ変換器から出力されるディジタル再生信号中
のＤＣオフセット成分を取り除いてリサンプリング演算
位相同期ループ回路に入力することができる。
り、リサンプリング演算位相同期ループ回路がロックす
べきゼロクロス点に相当する、リサンプリングによって
形成されたサンプルポイントだけでなく、そのサンプル
ポイントの前後のサンプルポイントが存在するタイミン
グを示す０ポイント情報のタイミングに応じた、リサン
プリング演算位相同期ループ回路の出力リサンプリング
データの有効成分だけを積分して、その積分値をＤＣオ
フセット情報としてＡ／Ｄ変換器から出力されるディジ
タル再生信号から減算するようにしたため、この減算に
よりＡ／Ｄ変換器から出力されるディジタル再生信号中
のＤＣオフセット成分を取り除いてリサンプリング演算
位相同期ループ回路に入力することができる。
【０００９】また、上記の目的を達成するため、第２の
発明は、第１の発明における減算回路に代えて、減算回
路をリサンプリング演算位相同期ループ回路から出力さ
れるリサンプリングデータとエラー演算器から出力され
るＤＣオフセット情報との差分信号を生成して、イコラ
イザに入力する構成としたものである。
発明は、第１の発明における減算回路に代えて、減算回
路をリサンプリング演算位相同期ループ回路から出力さ
れるリサンプリングデータとエラー演算器から出力され
るＤＣオフセット情報との差分信号を生成して、イコラ
イザに入力する構成としたものである。
【００１０】 この第２の発明では、エラー演算器によ
り、リサンプリング演算位相同期ループ回路がロックす
べきゼロクロス点に相当する、リサンプリングによって
形成されたサンプルポイントだけでなく、そのサンプル
ポイントの前後のサンプルポイントが存在するタイミン
グを示す０ポイント情報のタイミングに応じた、リサン
プリング演算位相同期ループ回路の出力リサンプリング
データの有効成分だけを積分して、その積分値をＤＣオ
フセット情報としてリサンプリングデータから減算する
ようにしたため、この減算によりリサンプリング演算位
相同期ループ回路から出力されるリサンプリングデータ
中のＤＣオフセット成分を取り除いてイコライザに入力
することができる。
り、リサンプリング演算位相同期ループ回路がロックす
べきゼロクロス点に相当する、リサンプリングによって
形成されたサンプルポイントだけでなく、そのサンプル
ポイントの前後のサンプルポイントが存在するタイミン
グを示す０ポイント情報のタイミングに応じた、リサン
プリング演算位相同期ループ回路の出力リサンプリング
データの有効成分だけを積分して、その積分値をＤＣオ
フセット情報としてリサンプリングデータから減算する
ようにしたため、この減算によりリサンプリング演算位
相同期ループ回路から出力されるリサンプリングデータ
中のＤＣオフセット成分を取り除いてイコライザに入力
することができる。
【００１１】
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になるディジタル
信号再生装置の第１の実施の形態のブロック図を示す。
同図において、光ディスクから公知の光ヘッドにより再
生された信号は、Ａ／Ｄ変換器１１に供給され、ここで
マスタークロックでサンプリングされてディジタル信号
に変換されて、次段のＡＧＣ・ＡＴＣ回路１２に供給さ
れ、ここで振幅が一定に制御される自動振幅制御（ＡＧ
Ｃ）及び２値コンパレートの閾値を適切に直流（ＤＣ）
制御する自動閾値制御（ＡＴＣ）が行われる。
て図面と共に説明する。図１は本発明になるディジタル
信号再生装置の第１の実施の形態のブロック図を示す。
同図において、光ディスクから公知の光ヘッドにより再
生された信号は、Ａ／Ｄ変換器１１に供給され、ここで
マスタークロックでサンプリングされてディジタル信号
に変換されて、次段のＡＧＣ・ＡＴＣ回路１２に供給さ
れ、ここで振幅が一定に制御される自動振幅制御（ＡＧ
Ｃ）及び２値コンパレートの閾値を適切に直流（ＤＣ）
制御する自動閾値制御（ＡＴＣ）が行われる。
【００１３】ＡＧＣ・ＡＴＣ回路１２の出力信号は、後
述する減算回路１３を通してリサンプリングＤＰＬＬ１
４に供給される。リサンプリングＤＰＬＬ１４は、自分
自身のブロックの中でループが完結しているディジタル
ＰＬＬ（位相同期ループ）回路で、入力信号を所望のビ
ットレートでリサンプリング（間引き補間）演算して生
成したリサンプリングデータ（すなわち、リサンプリン
グデータの位相０°、１８０°のうち、１８０°のリサ
ンプリングデータ）を、イコライザ１６内のトランスバ
ーサルフィルタとエラー演算器１５にそれぞれ供給す
る。
述する減算回路１３を通してリサンプリングＤＰＬＬ１
４に供給される。リサンプリングＤＰＬＬ１４は、自分
自身のブロックの中でループが完結しているディジタル
ＰＬＬ（位相同期ループ）回路で、入力信号を所望のビ
ットレートでリサンプリング（間引き補間）演算して生
成したリサンプリングデータ（すなわち、リサンプリン
グデータの位相０°、１８０°のうち、１８０°のリサ
ンプリングデータ）を、イコライザ１６内のトランスバ
ーサルフィルタとエラー演算器１５にそれぞれ供給す
る。
【００１４】また、リサンプリングＤＰＬＬ１４は、位
相０°のリサンプリングデータのゼロクロスを検出して
おり、それにより得られる０ポイント情報をイコライザ
１６内のタップ遅延回路とエラー演算器１５にそれぞれ
供給する。なお、上記０ポイント情報は、ビットサンプ
リングのデータが、ゼロレベルとクロスするポイントを
ビットクロック単位で示している。更に、リサンプリン
グＤＰＬＬ１４は、この０ポイント情報が示すゼロクロ
スポイントに相当する位相１８０°のリサンプリングデ
ータの値に基づいて、それが０になるように、リサンプ
リングのタイミング、つまり周波数をロックさせる。
相０°のリサンプリングデータのゼロクロスを検出して
おり、それにより得られる０ポイント情報をイコライザ
１６内のタップ遅延回路とエラー演算器１５にそれぞれ
供給する。なお、上記０ポイント情報は、ビットサンプ
リングのデータが、ゼロレベルとクロスするポイントを
ビットクロック単位で示している。更に、リサンプリン
グＤＰＬＬ１４は、この０ポイント情報が示すゼロクロ
スポイントに相当する位相１８０°のリサンプリングデ
ータの値に基づいて、それが０になるように、リサンプ
リングのタイミング、つまり周波数をロックさせる。
【００１５】リサンプリングＤＰＬＬ１４は、例えば図
２のブロック図に示す如き構成とされている。同図にお
いて、補間器１４１は図１の減算回路１３からの入力デ
ィジタル信号と後述のタイミング発生器１４４からの信
号とを入力信号として受け、タイミング発生器１４４か
ら入力されるデータ点位相情報とビットクロックから位
相点データのデータ値を補間により推定して出力する。
この補間器１４１の出力データ値は位相検出器１４２に
供給される。
２のブロック図に示す如き構成とされている。同図にお
いて、補間器１４１は図１の減算回路１３からの入力デ
ィジタル信号と後述のタイミング発生器１４４からの信
号とを入力信号として受け、タイミング発生器１４４か
ら入力されるデータ点位相情報とビットクロックから位
相点データのデータ値を補間により推定して出力する。
この補間器１４１の出力データ値は位相検出器１４２に
供給される。
【００１６】位相検出器１４２は、入力データ値、つま
り、位相０°のリサンプリングデータから位相１８０°
のリサンプリングデータを生成し、出力する。例えば、
１ビット前のデータＤt-1と現時点でのデータＤtに対し
て（Ｄt-1＋Ｄt）／２を演算することにより、位相１８
０°のリサンプリングデータが得られる。
り、位相０°のリサンプリングデータから位相１８０°
のリサンプリングデータを生成し、出力する。例えば、
１ビット前のデータＤt-1と現時点でのデータＤtに対し
て（Ｄt-1＋Ｄt）／２を演算することにより、位相１８
０°のリサンプリングデータが得られる。
【００１７】更に、位相検出器１４２は入力データ値、
つまり位相０°のサンプリングデータからゼロクロス点
を検出し、ゼロクロス点でのデータ値を利用して位相誤
差として出力する。例えば、１ビット前のデータＤt-1
と現時点でのデータＤtとからゼロクロス点を検出し、
Ｄt-1の極性に（Ｄt-1＋Ｄt）／２を乗ずることによ
り、位相誤差が得られる。従来は位相検出器からは位相
誤差のみを出力するようにしているが、この実施の形態
では、位相検出器からゼロクロス点を示す０ポイント情
報も出力するようにしている。この０ポイント情報は、
リサンプリングＤＰＬＬ１４がロックすべきゼロクロス
点に相当する、前述の位相１８０°のサンプルポイント
が存在するタイミングを示す。
つまり位相０°のサンプリングデータからゼロクロス点
を検出し、ゼロクロス点でのデータ値を利用して位相誤
差として出力する。例えば、１ビット前のデータＤt-1
と現時点でのデータＤtとからゼロクロス点を検出し、
Ｄt-1の極性に（Ｄt-1＋Ｄt）／２を乗ずることによ
り、位相誤差が得られる。従来は位相検出器からは位相
誤差のみを出力するようにしているが、この実施の形態
では、位相検出器からゼロクロス点を示す０ポイント情
報も出力するようにしている。この０ポイント情報は、
リサンプリングＤＰＬＬ１４がロックすべきゼロクロス
点に相当する、前述の位相１８０°のサンプルポイント
が存在するタイミングを示す。
【００１８】位相検出器１４２の出力位相誤差信号は、
ループフィルタ１４３で積分された後、タイミング発生
器１４４に供給され、ここでループフィルタ１４３の出
力の次のデータ点位相の推定が行われ、このデータ点位
相情報と、同じく生成されたビットクロックが補間器１
４１に供給される。
ループフィルタ１４３で積分された後、タイミング発生
器１４４に供給され、ここでループフィルタ１４３の出
力の次のデータ点位相の推定が行われ、このデータ点位
相情報と、同じく生成されたビットクロックが補間器１
４１に供給される。
【００１９】再び図１に戻って説明するに、エラー演算
器１５は、リサンプリングＤＰＬＬ１４の出力信号から
０ポイント情報に基づいてＤＣオフセット情報のみを抽
出し、積分処理したものをＤＣずれ成分として、減算回
路１３に供給する。減算回路１３はＡＧＣ・ＡＴＣ回路
１２の出力信号からＤＣ成分を取り除いてリサンプリン
グＤＰＬＬ１４に供給する。リサンプリングＤＰＬＬ１
４は、減算回路１３からの入力信号を所望のビットレー
トでリサンプリング（間引き補間）演算して生成したリ
サンプリングデータを、イコライザ１６に供給する。
器１５は、リサンプリングＤＰＬＬ１４の出力信号から
０ポイント情報に基づいてＤＣオフセット情報のみを抽
出し、積分処理したものをＤＣずれ成分として、減算回
路１３に供給する。減算回路１３はＡＧＣ・ＡＴＣ回路
１２の出力信号からＤＣ成分を取り除いてリサンプリン
グＤＰＬＬ１４に供給する。リサンプリングＤＰＬＬ１
４は、減算回路１３からの入力信号を所望のビットレー
トでリサンプリング（間引き補間）演算して生成したリ
サンプリングデータを、イコライザ１６に供給する。
【００２０】図３はエラー演算器１５の第１の実施の形
態のブロック図を示す。同図において、スイッチ回路３
０は端子３０ａに入力されるリサンプリングＤＰＬＬ１
４の出力信号と、端子３０ｂに入力される０発生器３１
からの固定の０ポイント情報とを入力として受け、リサ
ンプリングＤＰＬＬ１４からの０ポイント情報が”１”
のとき（このときは、ゼロクロスポイントを示してお
り、リサンプリングによって形成されたサンプルポイン
トが存在するタイミングを示す）のみ、端子３０ａに入
力されるリサンプリングＤＰＬＬ１４の出力信号の有効
成分を選択して、加算器３３及びラッチ回路３４からな
るディジタル低域フィルタ（ＬＰＦ）３２に供給し、こ
こで積分させてＤＣずれ成分（ＤＣオフセット成分）と
して出力させる。
態のブロック図を示す。同図において、スイッチ回路３
０は端子３０ａに入力されるリサンプリングＤＰＬＬ１
４の出力信号と、端子３０ｂに入力される０発生器３１
からの固定の０ポイント情報とを入力として受け、リサ
ンプリングＤＰＬＬ１４からの０ポイント情報が”１”
のとき（このときは、ゼロクロスポイントを示してお
り、リサンプリングによって形成されたサンプルポイン
トが存在するタイミングを示す）のみ、端子３０ａに入
力されるリサンプリングＤＰＬＬ１４の出力信号の有効
成分を選択して、加算器３３及びラッチ回路３４からな
るディジタル低域フィルタ（ＬＰＦ）３２に供給し、こ
こで積分させてＤＣずれ成分（ＤＣオフセット成分）と
して出力させる。
【００２１】なお、スイッチ回路３０は０ポイント情報
が”０”のときは、端子３０ｂに入力される０発生器３
１からの固定値０を選択してＬＰＦ３２に入力する。こ
のときには、ＬＰＦ３２の出力は直前の値に保持され
る。
が”０”のときは、端子３０ｂに入力される０発生器３
１からの固定値０を選択してＬＰＦ３２に入力する。こ
のときには、ＬＰＦ３２の出力は直前の値に保持され
る。
【００２２】このように、この実施の形態では、図４に
示すように、リサンプリングＤＰＬＬ１４の出力信号の
うち、リサンプリングＤＰＬＬ１４に入力される再生デ
ィジタル信号Ｉの白丸で示すゼロクロスサンプルに対応
する情報のみをＬＰＦ３２で積分し、それがＤＣずれ成
分とみなせるので、これを減算回路１３に入力してＡＧ
Ｃ・ＡＴＣ回路１２の出力信号と減算させる。これによ
り、減算回路１３からはＡＧＣ・ＡＴＣ回路１２の出力
信号からＤＣ成分を取り除くことができる。
示すように、リサンプリングＤＰＬＬ１４の出力信号の
うち、リサンプリングＤＰＬＬ１４に入力される再生デ
ィジタル信号Ｉの白丸で示すゼロクロスサンプルに対応
する情報のみをＬＰＦ３２で積分し、それがＤＣずれ成
分とみなせるので、これを減算回路１３に入力してＡＧ
Ｃ・ＡＴＣ回路１２の出力信号と減算させる。これによ
り、減算回路１３からはＡＧＣ・ＡＴＣ回路１２の出力
信号からＤＣ成分を取り除くことができる。
【００２３】再び図１に戻って説明するに、リサンプリ
ングＤＰＬＬ１４の出力信号はイコライザ１６に供給さ
れ、ここでパーシャルレスポンス（ＰＲ）特性が付与さ
れて波形等化された後、ビタビ復号回路（図示せず）に
供給されて、ビタビ復号される。このビタビ復号の回路
構成は公知であり、例えば等化後再生波形のサンプル値
からブランチメトリックを計算するブランチメトリック
演算回路と、そのブランチメトリックを１クロック毎に
累積加算してパスメトリックを計算するするパスメトリ
ック演算回路と、パスメトリックが最小となる、最も確
からしいデータ系列を選択する信号を記憶するパスメモ
リとよりなる。このパスメモリは、複数の候補系列を格
納しており、パスメトリック演算回路からの選択信号に
従って選択した候補系列を復号データ系列として出力す
る。
ングＤＰＬＬ１４の出力信号はイコライザ１６に供給さ
れ、ここでパーシャルレスポンス（ＰＲ）特性が付与さ
れて波形等化された後、ビタビ復号回路（図示せず）に
供給されて、ビタビ復号される。このビタビ復号の回路
構成は公知であり、例えば等化後再生波形のサンプル値
からブランチメトリックを計算するブランチメトリック
演算回路と、そのブランチメトリックを１クロック毎に
累積加算してパスメトリックを計算するするパスメトリ
ック演算回路と、パスメトリックが最小となる、最も確
からしいデータ系列を選択する信号を記憶するパスメモ
リとよりなる。このパスメモリは、複数の候補系列を格
納しており、パスメトリック演算回路からの選択信号に
従って選択した候補系列を復号データ系列として出力す
る。
【００２４】図５はエラー演算器１５の第２の実施の形
態のブロック図を示す。同図中、図３と同一構成部分に
は同一符号を付し、その説明を省略する。このエラー演
算器１５はスイッチ回路３０を、リサンプリングＤＰＬ
Ｌ１４からの隣接する３つの０ポイント情報の論理和演
算結果に基づいて切り換える点に特徴がある。すなわ
ち、連続する３クロック周期の３つの０ポイント情報の
少なくともどれか一つが”１”であるときには、それら
は図６に示すように、リサンプリングＤＰＬＬ１４に入
力される再生ディジタル信号IIのゼロクロス及びその付
近の３つのサンプル値であり、白丸で示すゼロクロスサ
ンプルとその前後の白三角で示すサンプルにそれぞれ対
応するサンプルのみをＬＰＦ３２で積分したとき、それ
がＤＣずれ成分とみなせるので、これを出力する。
態のブロック図を示す。同図中、図３と同一構成部分に
は同一符号を付し、その説明を省略する。このエラー演
算器１５はスイッチ回路３０を、リサンプリングＤＰＬ
Ｌ１４からの隣接する３つの０ポイント情報の論理和演
算結果に基づいて切り換える点に特徴がある。すなわ
ち、連続する３クロック周期の３つの０ポイント情報の
少なくともどれか一つが”１”であるときには、それら
は図６に示すように、リサンプリングＤＰＬＬ１４に入
力される再生ディジタル信号IIのゼロクロス及びその付
近の３つのサンプル値であり、白丸で示すゼロクロスサ
ンプルとその前後の白三角で示すサンプルにそれぞれ対
応するサンプルのみをＬＰＦ３２で積分したとき、それ
がＤＣずれ成分とみなせるので、これを出力する。
【００２５】図５において、リサンプリングＤＰＬＬ１
４からの０ポイント情報は、縦続接続された２つのラッ
チ回路３８及び３９によりそれぞれ１サンプルクロック
ずつ遅延されてＯＲ回路４０に供給されると共に、直接
にＯＲ回路４０に供給される。従って、ＯＲ回路４０か
らは連続する３つの０ポイント情報の少なくともどれか
一つが”１”であるときにのみ”１”が出力され、スイ
ッチ回路３０は端子３０ａに入力されるエラー情報の有
効成分を選択してＬＰＦ３２に供給し、ここで積分させ
てＤＣずれ成分（ＤＣオフセット成分）として、図１の
減算回路１３へ出力させる。
４からの０ポイント情報は、縦続接続された２つのラッ
チ回路３８及び３９によりそれぞれ１サンプルクロック
ずつ遅延されてＯＲ回路４０に供給されると共に、直接
にＯＲ回路４０に供給される。従って、ＯＲ回路４０か
らは連続する３つの０ポイント情報の少なくともどれか
一つが”１”であるときにのみ”１”が出力され、スイ
ッチ回路３０は端子３０ａに入力されるエラー情報の有
効成分を選択してＬＰＦ３２に供給し、ここで積分させ
てＤＣずれ成分（ＤＣオフセット成分）として、図１の
減算回路１３へ出力させる。
【００２６】次に、本発明の第２の実施の形態について
説明する。図７は本発明になるディジタル信号再生装置
の第２の実施の形態のブロック図を示す。同図中、図１
と同一構成部分には同一符号を付し、その説明を省略す
る。図１の実施の形態は、エラー演算器１５によりＤＣ
オフセット情報を、リサンプリングＤＰＬＬ１４の入力
側にフィードバックする実施の形態であったが、図７の
実施の形態は、エラー演算器１８の出力ＤＣオフセット
成分を、リサンプリングＤＰＬＬ１４の出力側の信号と
減算回路１９にて差分をとるフィードフォワード制御と
したものである。
説明する。図７は本発明になるディジタル信号再生装置
の第２の実施の形態のブロック図を示す。同図中、図１
と同一構成部分には同一符号を付し、その説明を省略す
る。図１の実施の形態は、エラー演算器１５によりＤＣ
オフセット情報を、リサンプリングＤＰＬＬ１４の入力
側にフィードバックする実施の形態であったが、図７の
実施の形態は、エラー演算器１８の出力ＤＣオフセット
成分を、リサンプリングＤＰＬＬ１４の出力側の信号と
減算回路１９にて差分をとるフィードフォワード制御と
したものである。
【００２７】すなわち、リサンプリングＤＰＬＬ１４の
出力信号と０ポイント情報とは、エラー演算器１８に供
給される。エラー演算器１８は、エラー演算器１５と同
様に、図３又は図５の構成であり、リサンプリングＤＰ
ＬＬ１４の出力信号から必要なＤＣオフセット情報のみ
を、０ポイント情報に基づいて抽出し、積分処理したも
のをＤＣずれ成分として、減算回路１９に供給する。減
算回路１９は、リサンプリングＤＰＬＬ１４の出力信号
からエラー演算器１８の出力ＤＣオフセット情報を差し
引く。これにより、減算回路１９からはＤＣずれやＤＣ
揺れといったＤＣエラー成分が大幅に低減された信号を
得ることができる。
出力信号と０ポイント情報とは、エラー演算器１８に供
給される。エラー演算器１８は、エラー演算器１５と同
様に、図３又は図５の構成であり、リサンプリングＤＰ
ＬＬ１４の出力信号から必要なＤＣオフセット情報のみ
を、０ポイント情報に基づいて抽出し、積分処理したも
のをＤＣずれ成分として、減算回路１９に供給する。減
算回路１９は、リサンプリングＤＰＬＬ１４の出力信号
からエラー演算器１８の出力ＤＣオフセット情報を差し
引く。これにより、減算回路１９からはＤＣずれやＤＣ
揺れといったＤＣエラー成分が大幅に低減された信号を
得ることができる。
【００２８】次に、上記の第１の実施の形態のデータ波
形について説明する。図８及び図９は実際にＤＣオフセ
ット及び揺れを持った信号をリサンプリングＤＰＬＬ１
４に入力し、かつ、エラー演算器１５によるＤＣエラー
成分の低減を行わないときのデータのアイパターンで、
縦軸はレベル、横軸は時間軸であり、また縦軸に付した
矢印は、本来の０レベルを示す。
形について説明する。図８及び図９は実際にＤＣオフセ
ット及び揺れを持った信号をリサンプリングＤＰＬＬ１
４に入力し、かつ、エラー演算器１５によるＤＣエラー
成分の低減を行わないときのデータのアイパターンで、
縦軸はレベル、横軸は時間軸であり、また縦軸に付した
矢印は、本来の０レベルを示す。
【００２９】図８は、リサンプリングＤＰＬＬ１４の出
力信号を、回路の絶対的な０レベルでスライスして”
１”と”０”を判別するための位相０°のリサンプリン
グデータのアイパターン、図９は後段のイコライザ１６
で波形等化するための位相１８０°のリサンプリングデ
ータであるリサンプリングＤＰＬＬ１４の出力信号のア
イパターンをそれぞれ示す。
力信号を、回路の絶対的な０レベルでスライスして”
１”と”０”を判別するための位相０°のリサンプリン
グデータのアイパターン、図９は後段のイコライザ１６
で波形等化するための位相１８０°のリサンプリングデ
ータであるリサンプリングＤＰＬＬ１４の出力信号のア
イパターンをそれぞれ示す。
【００３０】図８及び図９からわかるように、これらの
データは明らかにレベルがオフセットしており、入力信
号に存在するＤＣ揺れもそのまま出てしまっており、そ
の結果、図８のデータの場合、単純に０レベルでスライ
ス判別（＋極性を１、−極性を０）したとすると、多く
のデータが判別誤りを起こしてしまう。このような状態
では、いくら後段にビタビ復号器を用いた場合でも、エ
ラーを無くすことはできない（特にビタビ復号はＤＣず
れに弱い）。
データは明らかにレベルがオフセットしており、入力信
号に存在するＤＣ揺れもそのまま出てしまっており、そ
の結果、図８のデータの場合、単純に０レベルでスライ
ス判別（＋極性を１、−極性を０）したとすると、多く
のデータが判別誤りを起こしてしまう。このような状態
では、いくら後段にビタビ復号器を用いた場合でも、エ
ラーを無くすことはできない（特にビタビ復号はＤＣず
れに弱い）。
【００３１】これに対し、実際にＤＣオフセット及び揺
れを持った信号をリサンプリングＤＰＬＬ１４に入力
し、かつ、エラー演算器１５によるＤＣ成分低減を行っ
たときのデータのアイパターンは、図１０及び図１１に
示される。図１０は、リサンプリングＤＰＬＬ１４の出
力信号を、回路の絶対的な０レベルでスライスして”
１”と”０”を判別するための位相０°のリサンプリン
グデータのアイパターン、図１１はイコライザ１６で波
形等化するための位相１８０°のリサンプリングデータ
であるリサンプリングＤＰＬＬ１４の出力信号のアイパ
ターンをそれぞれ示す。
れを持った信号をリサンプリングＤＰＬＬ１４に入力
し、かつ、エラー演算器１５によるＤＣ成分低減を行っ
たときのデータのアイパターンは、図１０及び図１１に
示される。図１０は、リサンプリングＤＰＬＬ１４の出
力信号を、回路の絶対的な０レベルでスライスして”
１”と”０”を判別するための位相０°のリサンプリン
グデータのアイパターン、図１１はイコライザ１６で波
形等化するための位相１８０°のリサンプリングデータ
であるリサンプリングＤＰＬＬ１４の出力信号のアイパ
ターンをそれぞれ示す。
【００３２】図１０及び図１１からわかるように、これ
らのデータは図８及び図９と比較するとＤＣ揺れ、ＤＣ
ずれ共に大幅に低減されており、よって図１０から分か
るように、単純な０レベルのスライスでも正しい値を判
別できることがわかる。また、図１１からのゼロクロス
点に相当するサンプルが、正しく０レベルに制御されて
いることがわかる。この状態ならば、後段のビタビ復号
回路は、より理論値に近く高いエラーレート低減効果を
発揮できる。
らのデータは図８及び図９と比較するとＤＣ揺れ、ＤＣ
ずれ共に大幅に低減されており、よって図１０から分か
るように、単純な０レベルのスライスでも正しい値を判
別できることがわかる。また、図１１からのゼロクロス
点に相当するサンプルが、正しく０レベルに制御されて
いることがわかる。この状態ならば、後段のビタビ復号
回路は、より理論値に近く高いエラーレート低減効果を
発揮できる。
【００３３】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えば、光ディクなどの記録媒体は
もとより、帯域制限を生ずるＤＣフリーでない信号の伝
送においても本発明を適用し得る。
れるものではなく、例えば、光ディクなどの記録媒体は
もとより、帯域制限を生ずるＤＣフリーでない信号の伝
送においても本発明を適用し得る。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
エラー演算器により、リサンプリング演算位相同期ルー
プ回路がロックすべきゼロクロス点に相当する、リサン
プリングによって形成されたサンプルポイントが存在す
るタイミングを示す０ポイント情報のタイミングに応じ
た、リサンプリング演算位相同期ループ回路の出力リサ
ンプリングデータの有効成分だけを積分して、その積分
値をＤＣオフセット情報として、Ａ／Ｄ変換器から出力
されるディジタル再生信号又はリサンプリング演算位相
同期ループ回路の出力リサンプリングデータから減算す
ることにより、ＤＣオフセット成分を取り除くようにし
たため、入力信号波形が上下非対称のものである場合に
おいても、リサンプリング演算位相同期ループ回路やそ
の後段のイコライザにＤＣ成分を制御する機能がなく、
またＤＣ成分を制御するべき自動しきい値制御（ＡＴ
Ｃ）装置では応答が遅く、正確さにも欠けるために残留
していた、リサンプリング演算位相同期ループ回路の入
力信号、出力信号又はイコライザの出力信号のＤＣ成分
を大幅に取り除くことができ、よって、後段のビタビ復
号回路において、理論値に近い、高エラーレート低減効
果を発揮させることができる。
エラー演算器により、リサンプリング演算位相同期ルー
プ回路がロックすべきゼロクロス点に相当する、リサン
プリングによって形成されたサンプルポイントが存在す
るタイミングを示す０ポイント情報のタイミングに応じ
た、リサンプリング演算位相同期ループ回路の出力リサ
ンプリングデータの有効成分だけを積分して、その積分
値をＤＣオフセット情報として、Ａ／Ｄ変換器から出力
されるディジタル再生信号又はリサンプリング演算位相
同期ループ回路の出力リサンプリングデータから減算す
ることにより、ＤＣオフセット成分を取り除くようにし
たため、入力信号波形が上下非対称のものである場合に
おいても、リサンプリング演算位相同期ループ回路やそ
の後段のイコライザにＤＣ成分を制御する機能がなく、
またＤＣ成分を制御するべき自動しきい値制御（ＡＴ
Ｃ）装置では応答が遅く、正確さにも欠けるために残留
していた、リサンプリング演算位相同期ループ回路の入
力信号、出力信号又はイコライザの出力信号のＤＣ成分
を大幅に取り除くことができ、よって、後段のビタビ復
号回路において、理論値に近い、高エラーレート低減効
果を発揮させることができる。
【図１】本発明装置の第１の実施の形態のブロック図で
ある。
ある。
【図２】リサンプリングＤＰＬＬの一例のブロック図で
ある。
ある。
【図３】エラー演算器の第１の実施の形態のブロック図
である。
である。
【図４】図３の動作説明図である。
【図５】エラー演算器の第２の実施の形態のブロック図
である。
である。
【図６】図５の動作説明図である。
【図７】本発明装置の第２の実施の形態のブロック図で
ある。
ある。
【図８】ＤＣキャンセルを行わないときの図１中のリサ
ンプリングＤＰＬＬ回路の出力信号のアイパターンの一
例を示す図である。
ンプリングＤＰＬＬ回路の出力信号のアイパターンの一
例を示す図である。
【図９】ＤＣキャンセルを行わないときの図１中のリサ
ンプリングＤＰＬＬ回路の出力信号のアイパターンの他
の例を示す図である。
ンプリングＤＰＬＬ回路の出力信号のアイパターンの他
の例を示す図である。
【図１０】エラー演算器を用いたときの図１中のリサン
プリングＤＰＬＬ回路の出力信号のアイパターンの一例
を示す図である。
プリングＤＰＬＬ回路の出力信号のアイパターンの一例
を示す図である。
【図１１】エラー演算器を用いたときの図１中のリサン
プリングＤＰＬＬ回路の出力信号のアイパターンの他の
例を示す図である。
プリングＤＰＬＬ回路の出力信号のアイパターンの他の
例を示す図である。
【図１２】一般的なディジタル信号再生装置の一例のブ
ロック図である。
ロック図である。
【図１３】上下非対称な再生信号波形の一例を示す図で
ある。
ある。
１１ Ａ／Ｄ変換器
１２ ＡＧＣ・ＡＴＣ回路
１３、１９ 減算回路
１４ リサンプリングＤＰＬＬ回路
１５、１８ エラー演算器
１６ イコライザ
３０ スイッチ回路
３２ ディジタル低域フィルタ（ＬＰＦ）
３４、３８、３９ ラッチ回路
４０ ＯＲ回路
１４１ 補間器
１４２ 位相検出器
１４３ ループフィルタ
１４４ タイミング発生器
Claims (2)
- 【請求項１】 再生信号中からランレングス制限符号を
再生し、前記ランレングス制限符号を再生した再生信号
をパーシャルレスポンス等化した後復号するディジタル
信号再生装置において、 前記ランレングス制限符号をディジタル再生信号に変換
するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器から出力された前記ディジタル再生信
号を所望のビットレートでリサンプリング演算してリサ
ンプリングデータを生成してイコライザへ出力すると共
に、ビットクロックを生成し、更に前記リサンプリング
データのゼロクロスを検出して、リサンプリングによっ
て形成されたサンプルポイントと、そのサンプルポイン
トの前後のサンプルポイントが存在するタイミングを示
す０ポイント情報を出力するリサンプリング演算位相同
期ループ回路と、 前記リサンプリング演算位相同期ループ回路によりリサ
ンプリングされた信号が第１の入力端子に入力され、前
記０ポイント情報が第２の入力端子に入力され、前記０
ポイント情報が示す前記サンプルポイント及びその前後
のサンプルポイントのタイミングに応じた、前記リサン
プリング演算位相同期ループ回路の出力リサンプリング
データの有効成分だけを積分して、その積分値をＤＣオ
フセット情報として出力するエラー演算器と、 前記Ａ／Ｄ変換器から出力される前記ディジタル再生信
号と前記エラー演算器から出力される前記ＤＣオフセッ
ト情報との差分信号を生成して、前記リサンプリング演
算位相同期ループ回路に入力する減算回路とを有するこ
とを特徴とするディジタル信号再生装置。 - 【請求項２】 再生信号中からランレングス制限符号を
再生し、前記ランレングス制限符号を再生した再生信号
をパーシャルレスポンス等化した後復号するディジタル
信号再生装置において、 前記ランレングス制限符号をディジタル再生信号に変換
するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器から出力された前記ディジタル再生信
号を所望のビットレートでリサンプリング演算してリサ
ンプリングデータを生成して出力すると共に、ビットク
ロックを生成し、更に前記リサンプリングデータのゼロ
クロスを検出して、リサンプリングによって形成された
サンプルポイントと、そのサンプルポイ ントの前後のサ
ンプルポイントが存在するタイミングを示す０ポイント
情報を出力するリサンプリング演算位相同期ループ回路
と、 前記リサンプリング演算位相同期ループ回路によりリサ
ンプリングされた信号が第１の入力端子に入力され、前
記０ポイント情報が第２の入力端子に入力され、前記０
ポイント情報が示す前記サンプルポイント及びその前後
のサンプルポイントのタイミングに応じた、前記リサン
プリング演算位相同期ループ回路の出力リサンプリング
データの有効成分だけを積分して、その積分値をＤＣオ
フセット情報として出力するエラー演算器と、 前記リサンプリング演算位相同期ループ回路から出力さ
れる前記リサンプリングデータと前記エラー演算器から
出力される前記ＤＣオフセット情報との差分信号を生成
して、前記イコライザに入力する減算回路とを有するこ
とを特徴とするディジタル信号再生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17597299A JP3428505B2 (ja) | 1999-06-22 | 1999-06-22 | ディジタル信号再生装置 |
| US09/468,130 US6445662B1 (en) | 1998-12-24 | 1999-12-21 | Reproducing apparatus |
| EP05020477A EP1605463A3 (en) | 1998-12-24 | 1999-12-23 | Reproducing apparatus |
| EP99125733A EP1014363B1 (en) | 1998-12-24 | 1999-12-23 | Reproducing apparatus |
| DE69929927T DE69929927T2 (de) | 1998-12-24 | 1999-12-23 | Wiedergabegerät |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17597299A JP3428505B2 (ja) | 1999-06-22 | 1999-06-22 | ディジタル信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001006287A JP2001006287A (ja) | 2001-01-12 |
| JP3428505B2 true JP3428505B2 (ja) | 2003-07-22 |
Family
ID=16005474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17597299A Expired - Lifetime JP3428505B2 (ja) | 1998-12-24 | 1999-06-22 | ディジタル信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3428505B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3486145B2 (ja) * | 2000-01-17 | 2004-01-13 | 松下電器産業株式会社 | デジタル記録データ再生装置 |
| JP4603469B2 (ja) * | 2005-11-17 | 2010-12-22 | 株式会社日立製作所 | 位相誤差検出回路、位相同期ループ回路および情報再生装置 |
| JP5182170B2 (ja) * | 2009-03-16 | 2013-04-10 | 株式会社Ｊｖｃケンウッド | 等化器 |
-
1999
- 1999-06-22 JP JP17597299A patent/JP3428505B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001006287A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100453778B1 (ko) | 디지털 재생 신호 처리 장치 | |
| KR20020006683A (ko) | 디지털 기록 데이터 재생 장치 | |
| JP2003036612A (ja) | デジタルデータ再生装置 | |
| US6836456B2 (en) | Information reproducing apparatus | |
| JP2000306340A (ja) | クロック再生装置 | |
| JP4206886B2 (ja) | Ｉｔｒデータ再生装置、記録再生システムおよび補間フィルタ | |
| JP4433438B2 (ja) | 情報再生装置および位相同期制御装置 | |
| JP4172406B2 (ja) | 再生装置 | |
| JP3428505B2 (ja) | ディジタル信号再生装置 | |
| JP4556197B2 (ja) | 再生装置 | |
| JP3395716B2 (ja) | ディジタル信号再生装置 | |
| JP3428525B2 (ja) | 記録情報再生装置 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JP3428499B2 (ja) | ディジタル信号再生装置 | |
| JP3818032B2 (ja) | 記録情報再生装置 | |
| JP3818031B2 (ja) | 記録情報再生装置 | |
| JP4072746B2 (ja) | 再生装置 | |
| JP4433437B2 (ja) | 再生装置 | |
| KR100936031B1 (ko) | 비선형 변환기를 사용한 이진 신호 검출 장치 | |
| JP3994987B2 (ja) | 再生装置 | |
| JP4541816B2 (ja) | 再生装置 | |
| JP3689919B2 (ja) | 信号再生装置 | |
| JP3591295B2 (ja) | 再生クロック抽出装置 | |
| JPH09306105A (ja) | 記録情報再生装置 | |
| JP2002352512A (ja) | ディジタル信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R151 | Written notification of patent or utility model registration |
Ref document number: 3428505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |