JP2000306340A - クロック再生装置 - Google Patents
クロック再生装置Info
- Publication number
- JP2000306340A JP2000306340A JP11110057A JP11005799A JP2000306340A JP 2000306340 A JP2000306340 A JP 2000306340A JP 11110057 A JP11110057 A JP 11110057A JP 11005799 A JP11005799 A JP 11005799A JP 2000306340 A JP2000306340 A JP 2000306340A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- phase
- error
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 92
- 230000010355 oscillation Effects 0.000 claims abstract description 61
- 238000011084 recovery Methods 0.000 claims description 63
- 238000005070 sampling Methods 0.000 claims description 28
- 238000009499 grossing Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 230000008929 regeneration Effects 0.000 claims description 5
- 238000011069 regeneration method Methods 0.000 claims description 5
- 230000000717 retained effect Effects 0.000 claims description 5
- 230000001172 regenerating effect Effects 0.000 claims 15
- 238000012545 processing Methods 0.000 abstract description 41
- 238000010586 diagram Methods 0.000 description 40
- 230000000694 effects Effects 0.000 description 18
- 230000010354 integration Effects 0.000 description 13
- 230000001360 synchronised effect Effects 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 6
- 238000007476 Maximum Likelihood Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 1
- QHGVXILFMXYDRS-UHFFFAOYSA-N pyraclofos Chemical compound C1=C(OP(=O)(OCC)SCCC)C=NN1C1=CC=C(Cl)C=C1 QHGVXILFMXYDRS-UHFFFAOYSA-N 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/206—Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Artificial Intelligence (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 デジタルデータを再生するためのクロック信
号を再生信号から再生する広いプルインレンジを備えた
クロック再生装置を提供する。 【解決手段】 再生信号１０をＡＤ変換器４、イコライ
ザ１６にて処理した結果である復号器入力信号１２か
ら、位相誤差信号２５と品質判別信号２６を検出する。
位相周波数誤差検出回路２２は、品質判別信号２６が信
号品質「良」から「否」に変化する時点の位相誤差信号
２５の符号を保持し、信号品質が「良」のときは位相誤
差信号２５を、信号品質が「否」のときは保持された符
号に応じた所定の値をそれぞれ位相周波数誤差信号２７
として出力する。電圧制御発振器９は、位相周波数誤差
信号２７から生成された発振制御信号１５に応じた周波
数の再生クロック信号１１を生成する。
号を再生信号から再生する広いプルインレンジを備えた
クロック再生装置を提供する。 【解決手段】 再生信号１０をＡＤ変換器４、イコライ
ザ１６にて処理した結果である復号器入力信号１２か
ら、位相誤差信号２５と品質判別信号２６を検出する。
位相周波数誤差検出回路２２は、品質判別信号２６が信
号品質「良」から「否」に変化する時点の位相誤差信号
２５の符号を保持し、信号品質が「良」のときは位相誤
差信号２５を、信号品質が「否」のときは保持された符
号に応じた所定の値をそれぞれ位相周波数誤差信号２７
として出力する。電圧制御発振器９は、位相周波数誤差
信号２７から生成された発振制御信号１５に応じた周波
数の再生クロック信号１１を生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号からデジ
タルデータを再生するためのクロック信号を再生するク
ロック再生装置に関するものである。
タルデータを再生するためのクロック信号を再生するク
ロック再生装置に関するものである。
【０００２】
【従来の技術】入力信号からデジタルデータを再生する
信号再生装置では、再生されたデジタルデータに同期し
たクロック信号を再生するためのクロック再生装置が用
いられる。信号再生装置は、再生されたクロック信号の
タイミングに従って入力信号の標本化などの処理を行
う。以下、デジタルデータを再生するために適したクロ
ック信号、すなわち、クロック再生装置が再生すべき理
想的なクロック信号をデータクロックと呼ぶ。これに対
し、クロック再生装置により実際に再生されるクロック
信号を再生クロック信号と呼ぶ。
信号再生装置では、再生されたデジタルデータに同期し
たクロック信号を再生するためのクロック再生装置が用
いられる。信号再生装置は、再生されたクロック信号の
タイミングに従って入力信号の標本化などの処理を行
う。以下、デジタルデータを再生するために適したクロ
ック信号、すなわち、クロック再生装置が再生すべき理
想的なクロック信号をデータクロックと呼ぶ。これに対
し、クロック再生装置により実際に再生されるクロック
信号を再生クロック信号と呼ぶ。
【０００３】ハードディスク装置や磁気テープ装置など
の信号再生装置においては、記録媒体から再生された再
生信号が入力信号として供給される。これらの装置で
は、デジタルデータを記録再生する方式としてＰＲＭＬ
（Partial Response Maximum Likelihood ）方式が用い
られる。ＰＲＭＬ方式を用いた信号再生装置では、再生
信号がパーシャルレスポンス等化され、その後ビタビ復
号器などにより最尤復号されることにより、記録媒体に
記録されたデジタルデータが再生される。以下、ＰＲＭ
Ｌ方式を用いた信号再生装置の再生信号処理部の従来技
術について、図面を参照して説明する。なお、図１９お
よび図２０において、矢印付きの細い信号線はアナログ
信号または１ビットのデジタル信号を、矢印付きの太い
信号線は２ビット以上のデジタル信号をそれぞれ表すも
のとする。
の信号再生装置においては、記録媒体から再生された再
生信号が入力信号として供給される。これらの装置で
は、デジタルデータを記録再生する方式としてＰＲＭＬ
（Partial Response Maximum Likelihood ）方式が用い
られる。ＰＲＭＬ方式を用いた信号再生装置では、再生
信号がパーシャルレスポンス等化され、その後ビタビ復
号器などにより最尤復号されることにより、記録媒体に
記録されたデジタルデータが再生される。以下、ＰＲＭ
Ｌ方式を用いた信号再生装置の再生信号処理部の従来技
術について、図面を参照して説明する。なお、図１９お
よび図２０において、矢印付きの細い信号線はアナログ
信号または１ビットのデジタル信号を、矢印付きの太い
信号線は２ビット以上のデジタル信号をそれぞれ表すも
のとする。
【０００４】図１９は、第１の従来技術によるクロック
再生装置を用いた信号再生装置の再生信号処理部の構成
を示すブロック図である。この再生信号処理部の構成例
は、例えば、Patrick K.D.Pai 他著、"A 160-MHz analo
g front-end IC for EPR-VIPRML magnetic storage rea
d channels"、IEEE Journal of solid-state circuit
s、Vol.31、No.11 （１９９６年１１月）に記載されて
いる。図１９に示す再生信号処理部において、クロック
再生装置は符号１０１を付した部分である。再生信号１
０は、磁気ディスクあるいは磁気テープなどの記録媒体
から再生された信号である。再生信号１０には、データ
クロックに同期してデジタルデータが記録されているも
のとする。再生信号１０は再生アンプ２において増幅さ
れ、増幅された再生信号はイコライザ３においてパーシ
ャルレスポンス等化される。イコライザ３の出力信号
は、ＡＤ変換器４おいて再生クロック信号１１のタイミ
ングで標本化および量子化され、復号器入力信号１２に
変換される。復号器入力信号１２は、ビタビ復号器５に
おいてビタビアルゴリズムにより最尤復号され、その復
号結果が再生データ１３として出力される。再生データ
１３がこの信号再生装置により再生されたデータとな
る。
再生装置を用いた信号再生装置の再生信号処理部の構成
を示すブロック図である。この再生信号処理部の構成例
は、例えば、Patrick K.D.Pai 他著、"A 160-MHz analo
g front-end IC for EPR-VIPRML magnetic storage rea
d channels"、IEEE Journal of solid-state circuit
s、Vol.31、No.11 （１９９６年１１月）に記載されて
いる。図１９に示す再生信号処理部において、クロック
再生装置は符号１０１を付した部分である。再生信号１
０は、磁気ディスクあるいは磁気テープなどの記録媒体
から再生された信号である。再生信号１０には、データ
クロックに同期してデジタルデータが記録されているも
のとする。再生信号１０は再生アンプ２において増幅さ
れ、増幅された再生信号はイコライザ３においてパーシ
ャルレスポンス等化される。イコライザ３の出力信号
は、ＡＤ変換器４おいて再生クロック信号１１のタイミ
ングで標本化および量子化され、復号器入力信号１２に
変換される。復号器入力信号１２は、ビタビ復号器５に
おいてビタビアルゴリズムにより最尤復号され、その復
号結果が再生データ１３として出力される。再生データ
１３がこの信号再生装置により再生されたデータとな
る。
【０００５】一方、復号器入力信号１２は位相誤差検出
回路６に入力される。位相誤差検出回路６は、復号器入
力信号１２を入力として、データクロックと再生クロッ
ク信号１１の位相誤差信号１４を検出する。位相誤差信
号１４は、ＤＡ変換器７においてアナログ信号に変換さ
れ、ループフィルタ８を経て、発振制御信号１５とな
る。発振制御信号１５は、電圧制御発振器ＶＣＯ（Volt
age Controlled Oscillator ）９に入力される。電圧制
御発振器９は、発振制御信号１５により制御される周波
数で発振し、再生クロック信号１１を生成する。再生ク
ロック信号１１はＡＤ変換器４における標本化クロック
として使用される。第１の従来技術によるクロック再生
装置１０１では、ＡＤ変換器４、位相誤差検出回路６、
ＤＡ変換器７、ループフィルタ８、および電圧制御発振
器９からなる帰還路により構成されるＰＬＬ（Phase Lo
cked Loop ）回路により、データクロックに同期した再
生クロック信号１１が生成される。
回路６に入力される。位相誤差検出回路６は、復号器入
力信号１２を入力として、データクロックと再生クロッ
ク信号１１の位相誤差信号１４を検出する。位相誤差信
号１４は、ＤＡ変換器７においてアナログ信号に変換さ
れ、ループフィルタ８を経て、発振制御信号１５とな
る。発振制御信号１５は、電圧制御発振器ＶＣＯ（Volt
age Controlled Oscillator ）９に入力される。電圧制
御発振器９は、発振制御信号１５により制御される周波
数で発振し、再生クロック信号１１を生成する。再生ク
ロック信号１１はＡＤ変換器４における標本化クロック
として使用される。第１の従来技術によるクロック再生
装置１０１では、ＡＤ変換器４、位相誤差検出回路６、
ＤＡ変換器７、ループフィルタ８、および電圧制御発振
器９からなる帰還路により構成されるＰＬＬ（Phase Lo
cked Loop ）回路により、データクロックに同期した再
生クロック信号１１が生成される。
【０００６】第１の従来技術によるクロック再生装置１
０１では、再生信号に対してパーシャルレスポンス等化
を行うイコライザ３は、アナログ回路により構成されて
いる。しかしながら、等化処理を高精度に無調整で行う
ため、あるいは等化処理をＬＳＩ内部に集積するために
は、イコライザをデジタル回路で構成することが望まれ
る。図２０は、第２の従来技術によるクロック再生装置
を用いた信号再生装置の再生信号処理部の構成を示すブ
ロック図である。図２０に示す再生信号処理部におい
て、クロック再生装置は符号１０２を付した部分であ
る。第１の従来技術によるクロック再生装置１０１で
は、ＡＤ変換の前にアナログ回路で構成されたイコライ
ザ３によりパーシャルレスポンス等化が行われるのに対
し、第２の従来技術によるクロック再生装置１０２で
は、ＡＤ変換の後にデジタル回路で構成されたイコライ
ザ１６によりパーシャルレスポンス等化が行なわれる。
第２の従来技術によるクロック再生装置１０２では、Ａ
Ｄ変換器４、イコライザ１６、位相誤差検出回路６、Ｄ
Ａ変換器７、ループフィルタ８、および電圧制御発振器
９からなる帰還路により構成されるＰＬＬ回路により、
データクロックに同期した再生クロック信号１１が生成
される。
０１では、再生信号に対してパーシャルレスポンス等化
を行うイコライザ３は、アナログ回路により構成されて
いる。しかしながら、等化処理を高精度に無調整で行う
ため、あるいは等化処理をＬＳＩ内部に集積するために
は、イコライザをデジタル回路で構成することが望まれ
る。図２０は、第２の従来技術によるクロック再生装置
を用いた信号再生装置の再生信号処理部の構成を示すブ
ロック図である。図２０に示す再生信号処理部におい
て、クロック再生装置は符号１０２を付した部分であ
る。第１の従来技術によるクロック再生装置１０１で
は、ＡＤ変換の前にアナログ回路で構成されたイコライ
ザ３によりパーシャルレスポンス等化が行われるのに対
し、第２の従来技術によるクロック再生装置１０２で
は、ＡＤ変換の後にデジタル回路で構成されたイコライ
ザ１６によりパーシャルレスポンス等化が行なわれる。
第２の従来技術によるクロック再生装置１０２では、Ａ
Ｄ変換器４、イコライザ１６、位相誤差検出回路６、Ｄ
Ａ変換器７、ループフィルタ８、および電圧制御発振器
９からなる帰還路により構成されるＰＬＬ回路により、
データクロックに同期した再生クロック信号１１が生成
される。
【０００７】
【発明が解決しようとする課題】以上のようなクロック
再生装置におけるＰＬＬ回路では、データクロックと再
生クロック信号１１の同期がはずれた状態から、両クロ
ック信号の同期がとれた状態になるために、両クロック
信号の周波数の差について許容される誤差の範囲（以
下、プルインレンジという）が広いことが望まれる。と
ころが、信号再生装置の再生信号処理部の構成として望
ましい構成である第２の従来技術によるクロック再生装
置１０２においては、プルインレンジが第１の従来技術
によるクロック再生装置に比べて著しく狭くなるという
問題がある。この理由は、イコライザ１６がデジタル回
路で構成されるため、イコライザ１６内部において再生
クロック信号１１の周期を単位とした遅延が発生するこ
とにより、ＰＬＬ回路の帰還ループ内の遅延量が増大
し、このためデータクロックと再生クロック信号１１の
位相の差（以下、位相誤差という）を再生クロック信号
１１の制御に反映するのが遅れるためである。この問題
は、再生信号の周波数変動が大きい磁気テープ装置にお
いて、特に顕著な問題となって現れる。このため、特に
磁気テープ装置では図２０に示す第２の構成を採用でき
ないため、等化処理の高精度化や無調整化、あるいはＬ
ＳＩへの集積化が行えないという問題があった。
再生装置におけるＰＬＬ回路では、データクロックと再
生クロック信号１１の同期がはずれた状態から、両クロ
ック信号の同期がとれた状態になるために、両クロック
信号の周波数の差について許容される誤差の範囲（以
下、プルインレンジという）が広いことが望まれる。と
ころが、信号再生装置の再生信号処理部の構成として望
ましい構成である第２の従来技術によるクロック再生装
置１０２においては、プルインレンジが第１の従来技術
によるクロック再生装置に比べて著しく狭くなるという
問題がある。この理由は、イコライザ１６がデジタル回
路で構成されるため、イコライザ１６内部において再生
クロック信号１１の周期を単位とした遅延が発生するこ
とにより、ＰＬＬ回路の帰還ループ内の遅延量が増大
し、このためデータクロックと再生クロック信号１１の
位相の差（以下、位相誤差という）を再生クロック信号
１１の制御に反映するのが遅れるためである。この問題
は、再生信号の周波数変動が大きい磁気テープ装置にお
いて、特に顕著な問題となって現れる。このため、特に
磁気テープ装置では図２０に示す第２の構成を採用でき
ないため、等化処理の高精度化や無調整化、あるいはＬ
ＳＩへの集積化が行えないという問題があった。
【０００８】本発明は、以上の課題を解決するためにな
されたものであって、ＰＬＬ回路の帰還ループ内の遅延
量が大きい場合であっても、広いプルインレンジを持っ
たクロック再生装置を提供することを目的とする。ま
た、本発明は、広いプルインレンジを持つため、パーシ
ャルレスポンス等化をデジタル処理で行え、等化処理の
高精度化や無調整化、あるいはＬＳＩへの高集積化が可
能なクロック再生装置を提供することを目的とする。
されたものであって、ＰＬＬ回路の帰還ループ内の遅延
量が大きい場合であっても、広いプルインレンジを持っ
たクロック再生装置を提供することを目的とする。ま
た、本発明は、広いプルインレンジを持つため、パーシ
ャルレスポンス等化をデジタル処理で行え、等化処理の
高精度化や無調整化、あるいはＬＳＩへの高集積化が可
能なクロック再生装置を提供することを目的とする。
【０００９】
【課題を解決するための手段および発明の効果】第１の
発明は、入力信号からデジタルデータを再生するための
クロック信号を再生するクロック再生装置であって、制
御信号の供給を受け、前記制御信号に応じた周波数のク
ロック信号を発振クロック信号として生成する発振手段
と、前記発振クロック信号により前記入力信号を標本化
し、前記入力信号の標本値を出力する標本化手段と、前
記標本値に基づき、前記デジタルデータの再生に使用す
べきクロック信号に対する前記発振クロック信号の位相
誤差を検出する位相誤差検出手段と、前記標本値と前記
標本値に対応する前記デジタルデータの推定値である仮
判別結果とから、標本化された前記入力信号の品質の良
否を判別する品質判別手段と、前記位相誤差と前記品質
判別手段による判別結果とに基づく位相周波数誤差信号
を出力する位相周波数誤差検出手段と、前記位相周波数
誤差信号を平滑化して前記制御信号として前記発振手段
に供給するフィルタ手段と、を備え、前記発振クロック
信号を、前記デジタルデータを再生するための前記クロ
ック信号として出力することを特徴とする。このような
第１の発明によれば、位相誤差検出手段による位相誤差
と品質判別手段による判別結果から得られた位相周波数
誤差に基づいて発振クロック信号の周波数が制御される
ので、データクロックと再生クロック信号の周波数が異
なる状態からでも、両クロック信号の周波数と位相がと
もに一致した状態に復帰する、広いプルインレンジを持
ったクロック再生装置を提供することができる。また、
デジタル回路で実現されたイコライザをＰＬＬ回路の帰
還ループ内に設けることができるため、等化処理の高精
度化や無調整化、あるいはＬＳＩへの高集積化の点で望
ましいクロック再生装置を提供することができる。
発明は、入力信号からデジタルデータを再生するための
クロック信号を再生するクロック再生装置であって、制
御信号の供給を受け、前記制御信号に応じた周波数のク
ロック信号を発振クロック信号として生成する発振手段
と、前記発振クロック信号により前記入力信号を標本化
し、前記入力信号の標本値を出力する標本化手段と、前
記標本値に基づき、前記デジタルデータの再生に使用す
べきクロック信号に対する前記発振クロック信号の位相
誤差を検出する位相誤差検出手段と、前記標本値と前記
標本値に対応する前記デジタルデータの推定値である仮
判別結果とから、標本化された前記入力信号の品質の良
否を判別する品質判別手段と、前記位相誤差と前記品質
判別手段による判別結果とに基づく位相周波数誤差信号
を出力する位相周波数誤差検出手段と、前記位相周波数
誤差信号を平滑化して前記制御信号として前記発振手段
に供給するフィルタ手段と、を備え、前記発振クロック
信号を、前記デジタルデータを再生するための前記クロ
ック信号として出力することを特徴とする。このような
第１の発明によれば、位相誤差検出手段による位相誤差
と品質判別手段による判別結果から得られた位相周波数
誤差に基づいて発振クロック信号の周波数が制御される
ので、データクロックと再生クロック信号の周波数が異
なる状態からでも、両クロック信号の周波数と位相がと
もに一致した状態に復帰する、広いプルインレンジを持
ったクロック再生装置を提供することができる。また、
デジタル回路で実現されたイコライザをＰＬＬ回路の帰
還ループ内に設けることができるため、等化処理の高精
度化や無調整化、あるいはＬＳＩへの高集積化の点で望
ましいクロック再生装置を提供することができる。
【００１０】第２の発明は、入力信号からデジタルデー
タを再生するためのクロック信号を再生するクロック再
生装置であって、制御信号の供給を受け、前記制御信号
に応じた周波数のクロック信号を発振クロック信号とし
て生成する発振手段と、前記発振クロック信号により前
記入力信号を標本化し、前記入力信号の標本値を出力す
る標本化手段と、前記標本値に基づき、前記デジタルデ
ータの再生に使用すべきクロック信号に対する前記発振
クロック信号の位相誤差を検出する位相誤差検出手段
と、前記発振クロック信号の周波数と所定の基準周波数
との差を周波数誤差として検出する周波数誤差検出手段
と、前記位相誤差と前記周波数誤差とに基づく位相周波
数誤差信号を出力する位相周波数誤差検出手段と、前記
位相周波数誤差信号を平滑化して前記制御信号として前
記発振手段に供給するフィルタ手段と、を備え、前記発
振クロック信号を、前記デジタルデータを再生するため
の前記クロック信号として出力することを特徴とする。
このような第２の発明によれば、位相誤差検出手段によ
る位相誤差と周波数誤差検出手段による周波数誤差から
得られた位相周波数誤差に基づいて発振クロック信号の
周波数が制御されるので、第１の発明と比較してより広
いプルインレンジを持ったクロック再生装置を提供する
ことができ、第１の発明による効果はより顕著となもの
となる。
タを再生するためのクロック信号を再生するクロック再
生装置であって、制御信号の供給を受け、前記制御信号
に応じた周波数のクロック信号を発振クロック信号とし
て生成する発振手段と、前記発振クロック信号により前
記入力信号を標本化し、前記入力信号の標本値を出力す
る標本化手段と、前記標本値に基づき、前記デジタルデ
ータの再生に使用すべきクロック信号に対する前記発振
クロック信号の位相誤差を検出する位相誤差検出手段
と、前記発振クロック信号の周波数と所定の基準周波数
との差を周波数誤差として検出する周波数誤差検出手段
と、前記位相誤差と前記周波数誤差とに基づく位相周波
数誤差信号を出力する位相周波数誤差検出手段と、前記
位相周波数誤差信号を平滑化して前記制御信号として前
記発振手段に供給するフィルタ手段と、を備え、前記発
振クロック信号を、前記デジタルデータを再生するため
の前記クロック信号として出力することを特徴とする。
このような第２の発明によれば、位相誤差検出手段によ
る位相誤差と周波数誤差検出手段による周波数誤差から
得られた位相周波数誤差に基づいて発振クロック信号の
周波数が制御されるので、第１の発明と比較してより広
いプルインレンジを持ったクロック再生装置を提供する
ことができ、第１の発明による効果はより顕著となもの
となる。
【００１１】第３の発明は、入力信号からデジタルデー
タを再生するためのクロック信号を再生するクロック再
生装置であって、制御信号の供給を受け、前記制御信号
に応じた周波数のクロック信号を発振クロック信号とし
て生成する発振手段と、前記発振クロック信号により前
記入力信号を標本化し、前記入力信号の標本値を出力す
る標本化手段と、前記標本値に基づき、前記デジタルデ
ータの再生に使用すべきクロック信号に対する前記発振
クロック信号の位相誤差を検出する位相誤差検出手段
と、前記標本値と前記標本値に対応する前記デジタルデ
ータの推定値である仮判別結果とから、標本化された前
記入力信号の品質の良否を判別する品質判別手段と、前
記発振クロック信号の周波数と所定の基準周波数との差
を周波数誤差として検出する周波数誤差検出手段と、前
記位相誤差と前記品質判別手段による判別結果と前記周
波数誤差とに基づく位相周波数誤差信号を出力する位相
周波数誤差検出手段と、前記位相周波数誤差信号を平滑
化して前記制御信号として前記発振手段に供給するフィ
ルタ手段と、を備え、前記発振クロック信号を、前記デ
ジタルデータを再生するための前記クロック信号として
出力することを特徴とする。このような第３の発明によ
れば、位相誤差検出手段による位相誤差、品質判別手段
による判別結果、および周波数誤差検出手段による周波
数誤差から求めた位相周波数誤差に基づいて発振クロッ
ク信号の周波数が制御されるので、第１の発明と比較し
てより広いプルインレンジを持ち、かつ周波数誤差検出
手段が容易に実現できるクロック再生装置を提供するこ
とができる。
タを再生するためのクロック信号を再生するクロック再
生装置であって、制御信号の供給を受け、前記制御信号
に応じた周波数のクロック信号を発振クロック信号とし
て生成する発振手段と、前記発振クロック信号により前
記入力信号を標本化し、前記入力信号の標本値を出力す
る標本化手段と、前記標本値に基づき、前記デジタルデ
ータの再生に使用すべきクロック信号に対する前記発振
クロック信号の位相誤差を検出する位相誤差検出手段
と、前記標本値と前記標本値に対応する前記デジタルデ
ータの推定値である仮判別結果とから、標本化された前
記入力信号の品質の良否を判別する品質判別手段と、前
記発振クロック信号の周波数と所定の基準周波数との差
を周波数誤差として検出する周波数誤差検出手段と、前
記位相誤差と前記品質判別手段による判別結果と前記周
波数誤差とに基づく位相周波数誤差信号を出力する位相
周波数誤差検出手段と、前記位相周波数誤差信号を平滑
化して前記制御信号として前記発振手段に供給するフィ
ルタ手段と、を備え、前記発振クロック信号を、前記デ
ジタルデータを再生するための前記クロック信号として
出力することを特徴とする。このような第３の発明によ
れば、位相誤差検出手段による位相誤差、品質判別手段
による判別結果、および周波数誤差検出手段による周波
数誤差から求めた位相周波数誤差に基づいて発振クロッ
ク信号の周波数が制御されるので、第１の発明と比較し
てより広いプルインレンジを持ち、かつ周波数誤差検出
手段が容易に実現できるクロック再生装置を提供するこ
とができる。
【００１２】第４の発明は、入力信号からデジタルデー
タを再生するためのクロック信号を再生するクロック再
生装置であって、制御信号の供給を受け、前記制御信号
に応じた周波数のクロック信号を発振クロック信号とし
て生成する発振手段と、前記発振クロック信号により前
記入力信号を標本化し、前記入力信号の標本値を出力す
る標本化手段と、前記標本値に基づき、前記デジタルデ
ータの再生に使用すべきクロック信号に対する前記発振
クロック信号の位相誤差を検出する位相誤差検出手段
と、前記発振クロック信号の周波数と所定の基準周波数
との差を周波数誤差として検出する周波数誤差検出手段
と、前記周波数誤差の絶対値が所定の閾値より小さいと
きには前記位相誤差を選択し前記周波数誤差の絶対値が
前記閾値より大きいときには前記周波数誤差を選択する
選択手段と、前記選択手段の出力を積分する積分手段
と、前記位相誤差検出手段の出力と前記積分手段の出力
とを混合して前記制御信号として前記発振手段に供給す
る混合手段と、を備え、前記発振クロック信号を、前記
デジタルデータを再生するための前記クロック信号とし
て出力することを特徴とする。このような第４の発明に
よれば、周波数誤差検出手段による周波数誤差の絶対値
が所定の閾値より大きいときには、位相誤差検出手段に
よる位相誤差に代えて、周波数誤差の積分結果と位相誤
差検出手段の出力信号が混合された信号に基づき発振ク
ロック信号の周波数が制御されるので、第１の発明と比
較してより広いプルインレンジを持ち、かつデータクロ
ックと再生クロック信号の周波数と位相が一致するまで
の時間が短いクロック再生装置を提供することができ
る。
タを再生するためのクロック信号を再生するクロック再
生装置であって、制御信号の供給を受け、前記制御信号
に応じた周波数のクロック信号を発振クロック信号とし
て生成する発振手段と、前記発振クロック信号により前
記入力信号を標本化し、前記入力信号の標本値を出力す
る標本化手段と、前記標本値に基づき、前記デジタルデ
ータの再生に使用すべきクロック信号に対する前記発振
クロック信号の位相誤差を検出する位相誤差検出手段
と、前記発振クロック信号の周波数と所定の基準周波数
との差を周波数誤差として検出する周波数誤差検出手段
と、前記周波数誤差の絶対値が所定の閾値より小さいと
きには前記位相誤差を選択し前記周波数誤差の絶対値が
前記閾値より大きいときには前記周波数誤差を選択する
選択手段と、前記選択手段の出力を積分する積分手段
と、前記位相誤差検出手段の出力と前記積分手段の出力
とを混合して前記制御信号として前記発振手段に供給す
る混合手段と、を備え、前記発振クロック信号を、前記
デジタルデータを再生するための前記クロック信号とし
て出力することを特徴とする。このような第４の発明に
よれば、周波数誤差検出手段による周波数誤差の絶対値
が所定の閾値より大きいときには、位相誤差検出手段に
よる位相誤差に代えて、周波数誤差の積分結果と位相誤
差検出手段の出力信号が混合された信号に基づき発振ク
ロック信号の周波数が制御されるので、第１の発明と比
較してより広いプルインレンジを持ち、かつデータクロ
ックと再生クロック信号の周波数と位相が一致するまで
の時間が短いクロック再生装置を提供することができ
る。
【００１３】第５の発明は、入力信号からデジタルデー
タを再生するためのクロック信号を再生するクロック再
生装置であって、制御信号の供給を受け、前記制御信号
に応じた周波数のクロック信号を発振クロック信号とし
て生成する発振手段と、前記発振クロック信号により前
記入力信号を標本化し、前記入力信号の標本値を出力す
る標本化手段と、前記標本値に基づき、前記デジタルデ
ータの再生に使用すべきクロック信号に対する前記発振
クロック信号の位相誤差を検出する位相誤差検出手段
と、前記標本値と前記標本値に対応する前記デジタルデ
ータの推定値である仮判別結果とから、標本化された前
記入力信号の品質の良否を判別する品質判別手段と、前
記位相誤差と前記品質判別手段による判別結果とに基づ
く位相周波数誤差信号を出力する位相周波数誤差検出手
段と、前記発振クロック信号の周波数と所定の基準周波
数との差を周波数誤差として検出する周波数誤差検出手
段と、前記周波数誤差の絶対値が所定の閾値よりも小さ
いときには前記位相周波数誤差信号を選択し前記周波数
誤差の絶対値が前記閾値よりも大きいときには前記周波
数誤差を選択する選択手段と、前記選択手段の出力を積
分する積分手段と、前記位相誤差検出手段の出力と前記
積分手段の出力とを混合して前記制御信号として前記発
振手段に供給する混合手段と、を備え、前記発振クロッ
ク信号を、前記デジタルデータを再生するための前記ク
ロック信号として出力することを特徴とする。このよう
な第５の発明によれば、周波数誤差検出手段による周波
数誤差の絶対値が所定の閾値より大きいときには、位相
誤差検出手段による位相誤差と品質判別手段による判別
結果から得られた位相周波数誤差に代えて、周波数誤差
の積分結果と位相誤差検出手段の出力信号が混合された
信号に基づき発振クロック信号の周波数が制御されるの
で、第１の発明と比較してより広いプルインレンジを持
ち、データクロックと再生クロック信号の周波数と位相
が一致するまでの時間が短く、かつ周波数誤差検出手段
が容易に実現できるクロック再生装置を提供することが
できる。
タを再生するためのクロック信号を再生するクロック再
生装置であって、制御信号の供給を受け、前記制御信号
に応じた周波数のクロック信号を発振クロック信号とし
て生成する発振手段と、前記発振クロック信号により前
記入力信号を標本化し、前記入力信号の標本値を出力す
る標本化手段と、前記標本値に基づき、前記デジタルデ
ータの再生に使用すべきクロック信号に対する前記発振
クロック信号の位相誤差を検出する位相誤差検出手段
と、前記標本値と前記標本値に対応する前記デジタルデ
ータの推定値である仮判別結果とから、標本化された前
記入力信号の品質の良否を判別する品質判別手段と、前
記位相誤差と前記品質判別手段による判別結果とに基づ
く位相周波数誤差信号を出力する位相周波数誤差検出手
段と、前記発振クロック信号の周波数と所定の基準周波
数との差を周波数誤差として検出する周波数誤差検出手
段と、前記周波数誤差の絶対値が所定の閾値よりも小さ
いときには前記位相周波数誤差信号を選択し前記周波数
誤差の絶対値が前記閾値よりも大きいときには前記周波
数誤差を選択する選択手段と、前記選択手段の出力を積
分する積分手段と、前記位相誤差検出手段の出力と前記
積分手段の出力とを混合して前記制御信号として前記発
振手段に供給する混合手段と、を備え、前記発振クロッ
ク信号を、前記デジタルデータを再生するための前記ク
ロック信号として出力することを特徴とする。このよう
な第５の発明によれば、周波数誤差検出手段による周波
数誤差の絶対値が所定の閾値より大きいときには、位相
誤差検出手段による位相誤差と品質判別手段による判別
結果から得られた位相周波数誤差に代えて、周波数誤差
の積分結果と位相誤差検出手段の出力信号が混合された
信号に基づき発振クロック信号の周波数が制御されるの
で、第１の発明と比較してより広いプルインレンジを持
ち、データクロックと再生クロック信号の周波数と位相
が一致するまでの時間が短く、かつ周波数誤差検出手段
が容易に実現できるクロック再生装置を提供することが
できる。
【００１４】第６の発明は、第１、３、または５のいず
れかの発明において、前記品質判別手段は、前記標本値
に基づき前記デジタルデータを推定して前記仮判別結果
として出力する仮判別手段と、前記仮判別結果に基づき
基準値を発生させる基準値発生手段と、前記標本値と前
記基準値との差分を求める演算手段と、を含み、前記差
分に基づき前記品質の良否を判別することを特徴とす
る。
れかの発明において、前記品質判別手段は、前記標本値
に基づき前記デジタルデータを推定して前記仮判別結果
として出力する仮判別手段と、前記仮判別結果に基づき
基準値を発生させる基準値発生手段と、前記標本値と前
記基準値との差分を求める演算手段と、を含み、前記差
分に基づき前記品質の良否を判別することを特徴とす
る。
【００１５】第７の発明は、第６の発明において、前記
基準値発生手段は、標本化された前記入力信号の振幅変
化に追随した基準値を発生させることを特徴とする。こ
のような第７の発明によれば、入力信号の振幅変化に追
随して品質判別手段における基準値が変化するので、入
力信号の振幅が時間の経過に伴い大きく変化する場合で
あっても、データクロックと再生クロック信号の周波数
と位相がともに一致するクロック再生装置を提供するこ
とができる。
基準値発生手段は、標本化された前記入力信号の振幅変
化に追随した基準値を発生させることを特徴とする。こ
のような第７の発明によれば、入力信号の振幅変化に追
随して品質判別手段における基準値が変化するので、入
力信号の振幅が時間の経過に伴い大きく変化する場合で
あっても、データクロックと再生クロック信号の周波数
と位相がともに一致するクロック再生装置を提供するこ
とができる。
【００１６】第８の発明は、第６の発明において、前記
品質判別手段は、前記差分の絶対値に基づく値を所定の
閾値と比較し、前記比較の結果に基づき前記品質の良否
を判別することを特徴とする。
品質判別手段は、前記差分の絶対値に基づく値を所定の
閾値と比較し、前記比較の結果に基づき前記品質の良否
を判別することを特徴とする。
【００１７】第９の発明は、第６の発明において、前記
品質判別手段は、前記差分の自乗値に基づく値を所定の
閾値と比較し、前記比較の結果に基づき前記品質の良否
を判別することを特徴とする。
品質判別手段は、前記差分の自乗値に基づく値を所定の
閾値と比較し、前記比較の結果に基づき前記品質の良否
を判別することを特徴とする。
【００１８】第１０の発明は、第６の発明において、前
記品質判別手段は、ローパスフィルタを含み、前記ロー
パスフィルタ通過後の前記差分を所定の閾値と比較し、
前記比較の結果に基づき前記品質の良否を判別すること
を特徴とする。このような第１０の発明によれば、ロー
パスフィルタ通過後の差分に基づいて入力信号の品質が
判別されるので、入力信号に含まれる雑音の影響を受け
ずに、データクロックと再生クロック信号の周波数と位
相がともに確実に一致するクロック再生装置を提供する
ことができる。
記品質判別手段は、ローパスフィルタを含み、前記ロー
パスフィルタ通過後の前記差分を所定の閾値と比較し、
前記比較の結果に基づき前記品質の良否を判別すること
を特徴とする。このような第１０の発明によれば、ロー
パスフィルタ通過後の差分に基づいて入力信号の品質が
判別されるので、入力信号に含まれる雑音の影響を受け
ずに、データクロックと再生クロック信号の周波数と位
相がともに確実に一致するクロック再生装置を提供する
ことができる。
【００１９】第１１の発明は、第１または５のいずれか
の発明において、前記位相周波数誤差検出手段は、前記
品質判別手段による判別結果に基づき、前記品質が良か
ら否へと変化する毎に前記位相誤差の符号を取り込んで
保持し、前記品質が良であるときには前記位相誤差を出
力し、前記品質が否であるときには前記保持された符号
に応じた所定の誤差値を出力することを特徴とする。こ
のような第１１の発明によれば、品質が否に変化したと
きに保持された符号により定まる所定の値を誤差値とす
るので、データクロックと再生クロック信号の周波数と
位相がともに確実に一致するクロック再生装置を提供す
ることができる。
の発明において、前記位相周波数誤差検出手段は、前記
品質判別手段による判別結果に基づき、前記品質が良か
ら否へと変化する毎に前記位相誤差の符号を取り込んで
保持し、前記品質が良であるときには前記位相誤差を出
力し、前記品質が否であるときには前記保持された符号
に応じた所定の誤差値を出力することを特徴とする。こ
のような第１１の発明によれば、品質が否に変化したと
きに保持された符号により定まる所定の値を誤差値とす
るので、データクロックと再生クロック信号の周波数と
位相がともに確実に一致するクロック再生装置を提供す
ることができる。
【００２０】第１２の発明は、第１または５のいずれか
の発明において、前記位相周波数誤差検出手段は、前記
位相誤差を平滑化する位相誤差フィルタ手段を含み、前
記品質判別手段による判別結果に基づき、前記品質が良
から否へと変化する毎に前記位相誤差フィルタ手段の出
力信号の符号を取り込んで保持し、前記品質が良である
ときには前記位相誤差を出力し、前記品質が否であると
きには前記保持された符号に応じた所定の誤差値を出力
することを特徴とする。このような第１２の発明によれ
ば、位相誤差フィルタ手段通過後の位相誤差により入力
信号の品質が判別されるので、入力信号に含まれる雑音
の影響を受けずに、データクロックと再生クロック信号
の周波数と位相がともに確実に一致するクロック再生装
置を提供することができる。
の発明において、前記位相周波数誤差検出手段は、前記
位相誤差を平滑化する位相誤差フィルタ手段を含み、前
記品質判別手段による判別結果に基づき、前記品質が良
から否へと変化する毎に前記位相誤差フィルタ手段の出
力信号の符号を取り込んで保持し、前記品質が良である
ときには前記位相誤差を出力し、前記品質が否であると
きには前記保持された符号に応じた所定の誤差値を出力
することを特徴とする。このような第１２の発明によれ
ば、位相誤差フィルタ手段通過後の位相誤差により入力
信号の品質が判別されるので、入力信号に含まれる雑音
の影響を受けずに、データクロックと再生クロック信号
の周波数と位相がともに確実に一致するクロック再生装
置を提供することができる。
【００２１】第１３の発明は、第１または５のいずれか
の発明において、前記位相周波数誤差検出手段は、前記
位相誤差を平滑化する位相誤差フィルタ手段を含み、前
記品質判別手段による判別結果に基づき、前記品質が良
から否へと変化する毎に前記位相誤差フィルタ手段の出
力信号の符号を取り込んで保持し、前記品質が良である
ときには前記位相誤差を出力し、前記品質が否であると
きには前記品質が否であると判別された時点から所定の
時間内に限り前記保持された符号に応じた所定の誤差値
を出力することを特徴とする。このような第１３の発明
によれば、位相誤差フィルタ手段通過後の位相誤差によ
り入力信号の品質が判別されるので、入力信号に含まれ
る雑音の影響を受けずに、データクロックとと再生クロ
ック信号の周波数と位相がともに確実に一致し、かつ品
質が否である期間が所定の時間内に制限されているの
で、再生クロック信号の周波数がデータクロックの周波
数から誤って大きくずれることがないクロック再生装置
を提供することができる。
の発明において、前記位相周波数誤差検出手段は、前記
位相誤差を平滑化する位相誤差フィルタ手段を含み、前
記品質判別手段による判別結果に基づき、前記品質が良
から否へと変化する毎に前記位相誤差フィルタ手段の出
力信号の符号を取り込んで保持し、前記品質が良である
ときには前記位相誤差を出力し、前記品質が否であると
きには前記品質が否であると判別された時点から所定の
時間内に限り前記保持された符号に応じた所定の誤差値
を出力することを特徴とする。このような第１３の発明
によれば、位相誤差フィルタ手段通過後の位相誤差によ
り入力信号の品質が判別されるので、入力信号に含まれ
る雑音の影響を受けずに、データクロックとと再生クロ
ック信号の周波数と位相がともに確実に一致し、かつ品
質が否である期間が所定の時間内に制限されているの
で、再生クロック信号の周波数がデータクロックの周波
数から誤って大きくずれることがないクロック再生装置
を提供することができる。
【００２２】第１４の発明は、第２の発明において、前
記位相周波数誤差検出手段は、前記周波数誤差の絶対値
が所定の閾値より大きいときには前記周波数誤差と同じ
符号を持った所定の誤差値を出力し、前記周波数誤差の
絶対値が前記閾値より小さいときには前記位相誤差を出
力することを特徴とする。このような第１４の発明によ
れば、周波数誤差の絶対値が所定の閾値より大きいとき
には周波数誤差と同じ符号を持った所定の誤差値により
発振クロック信号の周波数が制御されるので、データク
ロックと再生クロック信号の周波数と位相がともに確実
に一致するクロック再生装置を提供することができる。
記位相周波数誤差検出手段は、前記周波数誤差の絶対値
が所定の閾値より大きいときには前記周波数誤差と同じ
符号を持った所定の誤差値を出力し、前記周波数誤差の
絶対値が前記閾値より小さいときには前記位相誤差を出
力することを特徴とする。このような第１４の発明によ
れば、周波数誤差の絶対値が所定の閾値より大きいとき
には周波数誤差と同じ符号を持った所定の誤差値により
発振クロック信号の周波数が制御されるので、データク
ロックと再生クロック信号の周波数と位相がともに確実
に一致するクロック再生装置を提供することができる。
【００２３】第１５の発明は、第３の発明において、前
記位相周波数誤差検出手段は、前記品質判別手段による
判別結果に基づき、前記品質が良から否へと変化する毎
に前記位相誤差の符号を取り込んで保持し、前記周波数
誤差の絶対値が所定の閾値より大きいときには、前記周
波数誤差と同じ符号を持った所定の第１誤差値を出力
し、前記周波数誤差の絶対値が前記閾値より小さいとき
には、前記品質が良である期間で前記位相誤差を出力し
前記品質が否である期間で前記保持された符号に応じた
所定の第２誤差値を出力することを特徴とする。このよ
うな第１５の発明によれば、周波数誤差の絶対値が所定
の閾値より大きいときには第１４の発明と同様に動作
し、その後周波数誤差の絶対値が所定の閾値より小さく
なったときには、第１１の発明と同様に動作するので、
データクロックと再生クロック信号の周波数と位相がと
もに確実に一致するクロック再生装置を提供することが
できる。
記位相周波数誤差検出手段は、前記品質判別手段による
判別結果に基づき、前記品質が良から否へと変化する毎
に前記位相誤差の符号を取り込んで保持し、前記周波数
誤差の絶対値が所定の閾値より大きいときには、前記周
波数誤差と同じ符号を持った所定の第１誤差値を出力
し、前記周波数誤差の絶対値が前記閾値より小さいとき
には、前記品質が良である期間で前記位相誤差を出力し
前記品質が否である期間で前記保持された符号に応じた
所定の第２誤差値を出力することを特徴とする。このよ
うな第１５の発明によれば、周波数誤差の絶対値が所定
の閾値より大きいときには第１４の発明と同様に動作
し、その後周波数誤差の絶対値が所定の閾値より小さく
なったときには、第１１の発明と同様に動作するので、
データクロックと再生クロック信号の周波数と位相がと
もに確実に一致するクロック再生装置を提供することが
できる。
【００２４】第１６の発明は、第３の発明において、前
記位相周波数誤差検出手段は、前記位相誤差を平滑化す
る位相誤差フィルタ手段を含み、前記品質判別手段によ
る判別結果に基づき、前記品質が良から否へと変化する
毎に前記位相誤差フィルタ手段の出力信号の符号を取り
込んで保持し、前記周波数誤差の絶対値が所定の閾値よ
り大きいときには、前記周波数誤差と同じ符号を持った
所定の第１誤差値を出力し、前記周波数誤差の絶対値が
前記閾値より小さいときには、前記品質が良である期間
で前記位相誤差を出力し前記品質が否である期間で前記
保持された符号に応じた所定の第２誤差値を出力するこ
とを特徴とする。このような第１６の発明によれば、周
波数誤差の絶対値が所定の閾値より大きいときには第１
４の発明と同様に動作し、その後周波数誤差の絶対値が
所定の閾値より小さくなったときには、第１２の発明と
同様に動作するので、入力信号に含まれる雑音の影響を
受けずに、データクロックと再生クロック信号の周波数
と位相がともに確実に一致するクロック再生装置を提供
することができる。
記位相周波数誤差検出手段は、前記位相誤差を平滑化す
る位相誤差フィルタ手段を含み、前記品質判別手段によ
る判別結果に基づき、前記品質が良から否へと変化する
毎に前記位相誤差フィルタ手段の出力信号の符号を取り
込んで保持し、前記周波数誤差の絶対値が所定の閾値よ
り大きいときには、前記周波数誤差と同じ符号を持った
所定の第１誤差値を出力し、前記周波数誤差の絶対値が
前記閾値より小さいときには、前記品質が良である期間
で前記位相誤差を出力し前記品質が否である期間で前記
保持された符号に応じた所定の第２誤差値を出力するこ
とを特徴とする。このような第１６の発明によれば、周
波数誤差の絶対値が所定の閾値より大きいときには第１
４の発明と同様に動作し、その後周波数誤差の絶対値が
所定の閾値より小さくなったときには、第１２の発明と
同様に動作するので、入力信号に含まれる雑音の影響を
受けずに、データクロックと再生クロック信号の周波数
と位相がともに確実に一致するクロック再生装置を提供
することができる。
【００２５】第１７の発明は、第３の発明において、前
記位相周波数誤差検出手段は、前記位相誤差を平滑化す
る位相誤差フィルタ手段を含み、前記品質判別手段によ
る判別結果に基づき、前記品質が良から否へと変化する
毎に前記位相誤差フィルタ手段の出力信号の符号を取り
込んで保持し、前記周波数誤差の絶対値が所定の閾値よ
り大きいときには、前記周波数誤差と同じ符号を持った
所定の第１誤差値を出力し、前記周波数誤差の絶対値が
前記閾値より小さいときには、前記品質が良である期間
で前記位相誤差を出力し前記品質が否である期間では前
記品質が否であると判別された時点から所定の時間内に
限り前記保持された符号に応じた所定の第２誤差値を出
力することを特徴とする。このような第１７の発明によ
れば、周波数誤差の絶対値が所定の閾値より大きいとき
には第１４の発明と同様に動作し、その後周波数誤差の
絶対値が所定の閾値より小さくなったときには、第１３
の発明と同様に動作するので、入力信号に含まれる雑音
の影響をうけずに、再生クロック信号の周波数がデータ
クロックの周波数から誤って大きくずれることがない、
データクロックと再生クロック信号の周波数と位相がと
もに確実に一致するクロック再生装置を提供することが
できる。
記位相周波数誤差検出手段は、前記位相誤差を平滑化す
る位相誤差フィルタ手段を含み、前記品質判別手段によ
る判別結果に基づき、前記品質が良から否へと変化する
毎に前記位相誤差フィルタ手段の出力信号の符号を取り
込んで保持し、前記周波数誤差の絶対値が所定の閾値よ
り大きいときには、前記周波数誤差と同じ符号を持った
所定の第１誤差値を出力し、前記周波数誤差の絶対値が
前記閾値より小さいときには、前記品質が良である期間
で前記位相誤差を出力し前記品質が否である期間では前
記品質が否であると判別された時点から所定の時間内に
限り前記保持された符号に応じた所定の第２誤差値を出
力することを特徴とする。このような第１７の発明によ
れば、周波数誤差の絶対値が所定の閾値より大きいとき
には第１４の発明と同様に動作し、その後周波数誤差の
絶対値が所定の閾値より小さくなったときには、第１３
の発明と同様に動作するので、入力信号に含まれる雑音
の影響をうけずに、再生クロック信号の周波数がデータ
クロックの周波数から誤って大きくずれることがない、
データクロックと再生クロック信号の周波数と位相がと
もに確実に一致するクロック再生装置を提供することが
できる。
【００２６】第１８の発明は、第２ないし５のいずれか
の発明において、前記周波数誤差検出手段は、所定の期
間内に発生した前記発振クロック信号を数える計数手段
を含み、前記計数手段による計数値と所定の期待値との
差分を前記周波数誤差とすることを特徴とする。このよ
うな第１８の発明によれば、周波数誤差検出が精度よく
行えるため、データクロックと再生クロック信号の周波
数と位相がともに確実に一致するクロック再生装置を提
供することができる。
の発明において、前記周波数誤差検出手段は、所定の期
間内に発生した前記発振クロック信号を数える計数手段
を含み、前記計数手段による計数値と所定の期待値との
差分を前記周波数誤差とすることを特徴とする。このよ
うな第１８の発明によれば、周波数誤差検出が精度よく
行えるため、データクロックと再生クロック信号の周波
数と位相がともに確実に一致するクロック再生装置を提
供することができる。
【００２７】第１９の発明は、第１ないし３のいずれか
の発明において、前記フィルタ手段は、前記位相周波数
誤差検出手段の出力を積分する積分手段を含むことを特
徴とする。このような第１９の発明によれば、検出され
た位相周波数誤差の変化に対して発振手段が生成する再
生クロック信号の周波数がなめらかに変化するクロック
再生装置を提供することができる。
の発明において、前記フィルタ手段は、前記位相周波数
誤差検出手段の出力を積分する積分手段を含むことを特
徴とする。このような第１９の発明によれば、検出され
た位相周波数誤差の変化に対して発振手段が生成する再
生クロック信号の周波数がなめらかに変化するクロック
再生装置を提供することができる。
【００２８】第２０の発明は、第１ないし５のいずれか
の発明において、前記標本化手段は、前記発振クロック
信号により標本化された前記入力信号を等化して前記標
本値として出力する等化手段を含むことを特徴とする。
このような第２０の発明によれば、ＰＲＭＬ方式を採用
した信号再生装置の再生信号処理部に用いられるクロッ
ク再生装置を提供することができる。
の発明において、前記標本化手段は、前記発振クロック
信号により標本化された前記入力信号を等化して前記標
本値として出力する等化手段を含むことを特徴とする。
このような第２０の発明によれば、ＰＲＭＬ方式を採用
した信号再生装置の再生信号処理部に用いられるクロッ
ク再生装置を提供することができる。
【００２９】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。なお、図１から図１８におい
て、同じ機能のブロックには同じ符号を付している。ま
た、回路の構成を示すブロック図においては、矢印付き
の細い信号線はアナログ信号または１ビットのデジタル
信号を、矢印付きの太い信号線は２ビット以上のデジタ
ル信号をそれぞれ表すものとする。
図面を参照して説明する。なお、図１から図１８におい
て、同じ機能のブロックには同じ符号を付している。ま
た、回路の構成を示すブロック図においては、矢印付き
の細い信号線はアナログ信号または１ビットのデジタル
信号を、矢印付きの太い信号線は２ビット以上のデジタ
ル信号をそれぞれ表すものとする。
【００３０】＜第１の実施形態＞図１は、本発明の第１
の実施形態であるクロック再生装置を用いた信号再生装
置の再生信号処理部の構成を示すブロック図である。図
１に示す再生信号処理部において、本発明の第１の実施
形態であるクロック再生装置は符号１１１を付した部分
である。記録媒体から再生された再生信号１０は、再生
アンプ２において増幅され、ＡＤ変換器４において再生
クロック信号１１のタイミングで標本化および量子化さ
れ、デジタル再生信号１７に変換される。デジタル再生
信号１７は、イコライザ１６においてデジタル処理によ
りパーシャルレスポンス等化され、復号器入力信号１２
となる。ここで、イコライザ１６は、データ記録系から
データ再生系までの系のインパルス応答が（１、０、−
１）であるパーシャルレスポンス・クラス４による等化
処理を行う。復号器入力信号１２はビタビ復号器５にお
いてビタビアルゴリズムにより最尤復号され、記録媒体
に記録されていたデジタルデータが再生データ１３とし
て出力される。
の実施形態であるクロック再生装置を用いた信号再生装
置の再生信号処理部の構成を示すブロック図である。図
１に示す再生信号処理部において、本発明の第１の実施
形態であるクロック再生装置は符号１１１を付した部分
である。記録媒体から再生された再生信号１０は、再生
アンプ２において増幅され、ＡＤ変換器４において再生
クロック信号１１のタイミングで標本化および量子化さ
れ、デジタル再生信号１７に変換される。デジタル再生
信号１７は、イコライザ１６においてデジタル処理によ
りパーシャルレスポンス等化され、復号器入力信号１２
となる。ここで、イコライザ１６は、データ記録系から
データ再生系までの系のインパルス応答が（１、０、−
１）であるパーシャルレスポンス・クラス４による等化
処理を行う。復号器入力信号１２はビタビ復号器５にお
いてビタビアルゴリズムにより最尤復号され、記録媒体
に記録されていたデジタルデータが再生データ１３とし
て出力される。
【００３１】一方、復号器入力信号１２は、ビタビ復号
器５とともに、位相誤差検出回路６および信号品質判別
回路２１に入力される。位相誤差検出回路６は、復号器
入力信号１２を入力として、後述する手段によりデータ
クロックと再生クロック信号１１の位相誤差を検出し、
その結果を位相誤差信号２５として出力する。信号品質
判別回路２１は、復号器入力信号１２を入力として、後
述する手段により復号器入力信号１２に係る信号品質を
判別して、その結果を品質判別信号２６として出力す
る。位相誤差信号２５および品質判別信号２６は位相周
波数誤差検出回路２２に入力される。位相周波数誤差検
出回路２２は、後述する手段により位相誤差信号２５お
よび品質判別信号２６から位相周波数誤差信号２７を求
める。位相周波数誤差信号２７はループフィルタ２３に
入力される。ループフィルタ２３は、主として位相誤差
に対する応答特性を決める係数回路２０、主として周波
数誤差に対する応答特性を決める係数回路１９、加算回
路３０、遅延回路２８、および加算回路２９から構成さ
れる。ここで、加算回路３０と遅延回路２８は、係数回
路１９の出力信号である位相周波数誤差乗算結果９１を
クロックごとに積分する積分回路を構成する。ループフ
ィルタ２３の出力信号であるフィルタ出力信号１８は、
ＤＡ変換器２４においてアナログ信号に変換され発振制
御信号１５となる。発振制御信号１５は電圧制御発振器
９に入力される。電圧制御発振器９は発振制御信号１５
に応じた周波数で発振し、再生クロック信号１１を生成
する。電圧制御発振器９は、発振制御信号１５の値が大
きいほど高い周波数で発振するものとする。再生クロッ
ク信号１１はＡＤ変換器４の標本化クロックとして使用
される。
器５とともに、位相誤差検出回路６および信号品質判別
回路２１に入力される。位相誤差検出回路６は、復号器
入力信号１２を入力として、後述する手段によりデータ
クロックと再生クロック信号１１の位相誤差を検出し、
その結果を位相誤差信号２５として出力する。信号品質
判別回路２１は、復号器入力信号１２を入力として、後
述する手段により復号器入力信号１２に係る信号品質を
判別して、その結果を品質判別信号２６として出力す
る。位相誤差信号２５および品質判別信号２６は位相周
波数誤差検出回路２２に入力される。位相周波数誤差検
出回路２２は、後述する手段により位相誤差信号２５お
よび品質判別信号２６から位相周波数誤差信号２７を求
める。位相周波数誤差信号２７はループフィルタ２３に
入力される。ループフィルタ２３は、主として位相誤差
に対する応答特性を決める係数回路２０、主として周波
数誤差に対する応答特性を決める係数回路１９、加算回
路３０、遅延回路２８、および加算回路２９から構成さ
れる。ここで、加算回路３０と遅延回路２８は、係数回
路１９の出力信号である位相周波数誤差乗算結果９１を
クロックごとに積分する積分回路を構成する。ループフ
ィルタ２３の出力信号であるフィルタ出力信号１８は、
ＤＡ変換器２４においてアナログ信号に変換され発振制
御信号１５となる。発振制御信号１５は電圧制御発振器
９に入力される。電圧制御発振器９は発振制御信号１５
に応じた周波数で発振し、再生クロック信号１１を生成
する。電圧制御発振器９は、発振制御信号１５の値が大
きいほど高い周波数で発振するものとする。再生クロッ
ク信号１１はＡＤ変換器４の標本化クロックとして使用
される。
【００３２】クロック再生装置１１１において、ＡＤ変
換器４、イコライザ１６、位相誤差検出回路６、信号品
質判別回路２１、位相周波数誤差検出回路２２、ループ
フィルタ２３、ＤＡ変換器２４、および電圧制御発振器
９からからなる帰還ループはＰＬＬ回路を構成する。こ
のＰＬＬ回路を構成する機能ブロックのうち、本実施形
態を特徴づける要素である位相誤差検出回路６、信号品
質判別回路２１、および位相周波数誤差検出回路２２の
構成と動作について説明する。
換器４、イコライザ１６、位相誤差検出回路６、信号品
質判別回路２１、位相周波数誤差検出回路２２、ループ
フィルタ２３、ＤＡ変換器２４、および電圧制御発振器
９からからなる帰還ループはＰＬＬ回路を構成する。こ
のＰＬＬ回路を構成する機能ブロックのうち、本実施形
態を特徴づける要素である位相誤差検出回路６、信号品
質判別回路２１、および位相周波数誤差検出回路２２の
構成と動作について説明する。
【００３３】図２は、位相誤差検出回路６の構成を示す
ブロック図である。図２に示す位相誤差検出回路は、復
号器入力信号１２を１クロック期間だけ遅延させる遅延
回路３６、復号器入力信号１２を所定の閾値と比較し
て、１、０、あるいは−１の３値のうちいずれかの値を
出力する３値判別回路３１、３値判別回路３１の出力を
１クロック期間だけ遅延させる遅延回路３２、復号器入
力信号１２と遅延回路３２の出力を乗算する乗算回路３
３、遅延回路３６の出力と３値判別回路３１の出力を乗
算する乗算回路３４、および、乗算回路３４の出力と乗
算回路３３の出力の差分を求める減算回路３５から構成
される。この構成により、位相誤差検出回路６は、復号
器入力信号１２を入力として、データクロックと再生ク
ロック信号１１の位相誤差を再生クロック信号１１の１
クロックごとに検出し、その結果を位相誤差信号２５と
して出力する。位相誤差検出回路６の動作の詳細につい
ては、例えば、Roy D. Cideciyan他著、"A PRML system
for digital magnetic recording"、IEEE Journal on
selected areas in communications、Vol.10、No.1（１
９９２年１月）に記載されている。データクロックと再
生クロック信号１１の位相誤差を横軸に、位相誤差信号
２５の値を縦軸にそれぞれとったグラフにより位相誤差
検出回路６の特性を表すと、その位相比較特性は図３に
示すようになる。
ブロック図である。図２に示す位相誤差検出回路は、復
号器入力信号１２を１クロック期間だけ遅延させる遅延
回路３６、復号器入力信号１２を所定の閾値と比較し
て、１、０、あるいは−１の３値のうちいずれかの値を
出力する３値判別回路３１、３値判別回路３１の出力を
１クロック期間だけ遅延させる遅延回路３２、復号器入
力信号１２と遅延回路３２の出力を乗算する乗算回路３
３、遅延回路３６の出力と３値判別回路３１の出力を乗
算する乗算回路３４、および、乗算回路３４の出力と乗
算回路３３の出力の差分を求める減算回路３５から構成
される。この構成により、位相誤差検出回路６は、復号
器入力信号１２を入力として、データクロックと再生ク
ロック信号１１の位相誤差を再生クロック信号１１の１
クロックごとに検出し、その結果を位相誤差信号２５と
して出力する。位相誤差検出回路６の動作の詳細につい
ては、例えば、Roy D. Cideciyan他著、"A PRML system
for digital magnetic recording"、IEEE Journal on
selected areas in communications、Vol.10、No.1（１
９９２年１月）に記載されている。データクロックと再
生クロック信号１１の位相誤差を横軸に、位相誤差信号
２５の値を縦軸にそれぞれとったグラフにより位相誤差
検出回路６の特性を表すと、その位相比較特性は図３に
示すようになる。
【００３４】図４は、信号品質判別回路２１の構成を示
すブロック図である。図４に示す信号品質判別回路にお
いて、復号器入力信号１２は３値判別回路３７および減
算回路３９に入力される。復号器入力信号１２はパーシ
ャルレスポンス・クラス４等化された信号であるため、
雑音や位相誤差が無いときは「Ａ」、「０」あるいは
「−Ａ」（ただし、Ａは所定の振幅を表す定数）のいず
れかの値をとる。しかし実際には、雑音や位相誤差の発
生により、復号器入力信号１２の値は上記の３つの値を
含んだある範囲に分布する。そこで、３値判別回路３７
は、復号器入力信号１２が「Ａ／２」より大きいときは
値「１」を、復号器入力信号１２が「−Ａ／２」以上か
つ「Ａ／２」以下のときは値「０」を、「−Ａ／２」よ
り小さいときは値「−１」をそれぞれ選択して仮判別信
号４３として出力する。選択回路３８は、仮判別信号４
３が「１」、「０」あるいは「−１」である場合に、そ
れぞれ値「Ａ」、値「０」あるいは値「−Ａ」を選択し
て、基準値信号４４として出力する。３値判別回路３７
において正しく仮判別が行われた場合には、基準値信号
４４は復号器入力信号１２から雑音やデータクロックと
再生クロック信号１１の位相誤差を除いた値となる。減
算回路３９は、復号器入力信号１２と基準値信号４４と
の差分４５を求める。差分４５は絶対値回路４０におい
て絶対値に変換され、ローパスフィルタ（Low Pass Fil
ter ：ＬＰＦ）４１において平滑化されて、誤差信号４
６となる。誤差信号４６は、復号器入力信号１２につい
ての理想値と実際値との差の平均的な大きさを表す。比
較回路４２は誤差信号４６を所定の閾値と比較し、復号
器入力信号１２に係る信号品質を以下のように判別す
る。すなわち、比較回路４２は、誤差信号４６が所定の
閾値以下である場合は信号品質「良」を表す値Ｌレベル
（ローレベル）を、誤差信号４６が所定の閾値より大き
い場合は信号品質「否」を表す値をＨレベル（ハイレベ
ル）をそれぞれ品質判別信号２６として出力する。な
お、図４に示す信号品質判別回路では、差分４５に対し
て絶対値回路４０においてその絶対値を取る構成とした
が、これに代えて、差分４５に対して自乗値を取る構成
としても良い。
すブロック図である。図４に示す信号品質判別回路にお
いて、復号器入力信号１２は３値判別回路３７および減
算回路３９に入力される。復号器入力信号１２はパーシ
ャルレスポンス・クラス４等化された信号であるため、
雑音や位相誤差が無いときは「Ａ」、「０」あるいは
「−Ａ」（ただし、Ａは所定の振幅を表す定数）のいず
れかの値をとる。しかし実際には、雑音や位相誤差の発
生により、復号器入力信号１２の値は上記の３つの値を
含んだある範囲に分布する。そこで、３値判別回路３７
は、復号器入力信号１２が「Ａ／２」より大きいときは
値「１」を、復号器入力信号１２が「−Ａ／２」以上か
つ「Ａ／２」以下のときは値「０」を、「−Ａ／２」よ
り小さいときは値「−１」をそれぞれ選択して仮判別信
号４３として出力する。選択回路３８は、仮判別信号４
３が「１」、「０」あるいは「−１」である場合に、そ
れぞれ値「Ａ」、値「０」あるいは値「−Ａ」を選択し
て、基準値信号４４として出力する。３値判別回路３７
において正しく仮判別が行われた場合には、基準値信号
４４は復号器入力信号１２から雑音やデータクロックと
再生クロック信号１１の位相誤差を除いた値となる。減
算回路３９は、復号器入力信号１２と基準値信号４４と
の差分４５を求める。差分４５は絶対値回路４０におい
て絶対値に変換され、ローパスフィルタ（Low Pass Fil
ter ：ＬＰＦ）４１において平滑化されて、誤差信号４
６となる。誤差信号４６は、復号器入力信号１２につい
ての理想値と実際値との差の平均的な大きさを表す。比
較回路４２は誤差信号４６を所定の閾値と比較し、復号
器入力信号１２に係る信号品質を以下のように判別す
る。すなわち、比較回路４２は、誤差信号４６が所定の
閾値以下である場合は信号品質「良」を表す値Ｌレベル
（ローレベル）を、誤差信号４６が所定の閾値より大き
い場合は信号品質「否」を表す値をＨレベル（ハイレベ
ル）をそれぞれ品質判別信号２６として出力する。な
お、図４に示す信号品質判別回路では、差分４５に対し
て絶対値回路４０においてその絶対値を取る構成とした
が、これに代えて、差分４５に対して自乗値を取る構成
としても良い。
【００３５】図５は、位相周波数誤差検出回路２２の構
成を示すブロック図である。図５に示す位相周波数誤差
検出回路おいて、位相誤差信号２５は符号保持回路４８
および選択回路４９に入力される。品質判別信号２６は
立ち上がり検出回路４７および選択回路４９に入力され
る。立ち上がり検出回路４７は、品質判別信号２６の立
ち上がりを検出した時は値「１」を、品質判別信号２６
の立ち上がりを検出しない時は値「０」をそれぞれ品質
変化信号５０として出力する。品質変化信号５０は符号
保持回路４８に入力される。符号保持回路４８は、品質
変化信号５０が「１」である時に位相誤差信号２５の符
号を取り込んで保持し、その値を保持符号信号５１とし
て出力する。保持符号信号５１は選択回路４９に入力さ
れる。選択回路４９には、品質判別信号２６、保持符号
信号５１、位相誤差信号２５、および所定の値「Ｂ」と
「−Ｂ」が入力される。選択回路４９は、品質判別信号
２６がＬレベルの場合は位相誤差信号２５を、品質判別
信号２６がＨレベルでかつ保持符号信号５１が正の場合
は値「Ｂ」を、品質判別信号２６がＨレベルでかつ保持
符号信号５１が負の場合は値「−Ｂ」を、それぞれ選択
して出力する。
成を示すブロック図である。図５に示す位相周波数誤差
検出回路おいて、位相誤差信号２５は符号保持回路４８
および選択回路４９に入力される。品質判別信号２６は
立ち上がり検出回路４７および選択回路４９に入力され
る。立ち上がり検出回路４７は、品質判別信号２６の立
ち上がりを検出した時は値「１」を、品質判別信号２６
の立ち上がりを検出しない時は値「０」をそれぞれ品質
変化信号５０として出力する。品質変化信号５０は符号
保持回路４８に入力される。符号保持回路４８は、品質
変化信号５０が「１」である時に位相誤差信号２５の符
号を取り込んで保持し、その値を保持符号信号５１とし
て出力する。保持符号信号５１は選択回路４９に入力さ
れる。選択回路４９には、品質判別信号２６、保持符号
信号５１、位相誤差信号２５、および所定の値「Ｂ」と
「−Ｂ」が入力される。選択回路４９は、品質判別信号
２６がＬレベルの場合は位相誤差信号２５を、品質判別
信号２６がＨレベルでかつ保持符号信号５１が正の場合
は値「Ｂ」を、品質判別信号２６がＨレベルでかつ保持
符号信号５１が負の場合は値「−Ｂ」を、それぞれ選択
して出力する。
【００３６】次に、データクロックと再生クロック信号
１１の周波数が異なった状態から、両クロック信号の周
波数が一致し、位相同期がとれた状態に至るまでの本実
施形態のクロック再生装置１１１の動作について説明す
る。
１１の周波数が異なった状態から、両クロック信号の周
波数が一致し、位相同期がとれた状態に至るまでの本実
施形態のクロック再生装置１１１の動作について説明す
る。
【００３７】図６は、データクロックの周波数が再生ク
ロック信号１１の周波数よりも高い値に変化した場合に
ついて、本実施形態のクロック再生装置１１１の動作を
説明するための信号波形図である。図６（ａ）は、デー
タクロックと再生クロック信号１１との位相差の変化を
−πからπの範囲で示した図である。図６（ｂ）、図６
（ｃ）および図６（ｄ）は、それぞれ位相誤差信号２
５、品質判別信号２６および位相周波数誤差信号２７の
変化を示す図である。図６（ｅ）は、データクロックお
よび再生クロック信号１１の周波数の変化を示す図であ
る。図６（ｅ）において、破線および実線はそれぞれデ
ータクロックおよび再生クロック信号１１の周波数の変
化を表す。
ロック信号１１の周波数よりも高い値に変化した場合に
ついて、本実施形態のクロック再生装置１１１の動作を
説明するための信号波形図である。図６（ａ）は、デー
タクロックと再生クロック信号１１との位相差の変化を
−πからπの範囲で示した図である。図６（ｂ）、図６
（ｃ）および図６（ｄ）は、それぞれ位相誤差信号２
５、品質判別信号２６および位相周波数誤差信号２７の
変化を示す図である。図６（ｅ）は、データクロックお
よび再生クロック信号１１の周波数の変化を示す図であ
る。図６（ｅ）において、破線および実線はそれぞれデ
ータクロックおよび再生クロック信号１１の周波数の変
化を表す。
【００３８】（期間１） 時刻ｔ１以前 ＰＬＬ回路は同期がとれた状態にあり、データクロック
と再生クロック信号１１の周波数と位相はともに一致し
た状態であるとする。
と再生クロック信号１１の周波数と位相はともに一致し
た状態であるとする。
【００３９】（期間２） 時刻ｔ１から時刻ｔ２まで 時刻ｔ１に、データクロックの周波数がｆ１からより高
い周波数であるｆ２に変化し、その結果ＰＬＬ回路の同
期がはずれた状態になったとする。時刻ｔ１以降、デー
タクロックの周波数に対して再生クロック信号１１の周
波数は相対的に低くなり、再生クロック信号１１の周期
はデータクロックの周期より相対的に長くなる。このた
め、再生クロック信号１１のタイミングで標本化された
復号器入力信号１２の位相は１クロックごとに進む。こ
の結果、図６（ａ）に示す位相差は０から正の方向にず
れ、これに対応して位相誤差信号２５は図６（ｂ）に示
すように変化する。時刻ｔ２までは位相差が小さいた
め、図６（ｃ）に示す品質判別信号２６はＬレベルであ
り、位相周波数誤差検出回路２２は位相周波数誤差信号
２７として位相誤差信号２５を選択する。このため、位
相周波数誤差信号２７は図６（ｄ）に示すように変化す
る。したがって、図６（ｅ）において実線で示すよう
に、位相周波数誤差信号２７の変化に対応して再生クロ
ック信号１１の周波数はわずかに上昇する。
い周波数であるｆ２に変化し、その結果ＰＬＬ回路の同
期がはずれた状態になったとする。時刻ｔ１以降、デー
タクロックの周波数に対して再生クロック信号１１の周
波数は相対的に低くなり、再生クロック信号１１の周期
はデータクロックの周期より相対的に長くなる。このた
め、再生クロック信号１１のタイミングで標本化された
復号器入力信号１２の位相は１クロックごとに進む。こ
の結果、図６（ａ）に示す位相差は０から正の方向にず
れ、これに対応して位相誤差信号２５は図６（ｂ）に示
すように変化する。時刻ｔ２までは位相差が小さいた
め、図６（ｃ）に示す品質判別信号２６はＬレベルであ
り、位相周波数誤差検出回路２２は位相周波数誤差信号
２７として位相誤差信号２５を選択する。このため、位
相周波数誤差信号２７は図６（ｄ）に示すように変化す
る。したがって、図６（ｅ）において実線で示すよう
に、位相周波数誤差信号２７の変化に対応して再生クロ
ック信号１１の周波数はわずかに上昇する。
【００４０】（期間３） 時刻ｔ２から時刻ｔ３まで 位相差が大きくなるに従い位相誤差信号２５も大きくな
り、時刻ｔ２において品質判別信号２６がＨレベルに変
化する。位相周波数誤差検出回路２２は、時刻ｔ２にお
ける位相誤差信号２５の符号である値「正」を符号保持
回路４８に取り込む。このため、時刻ｔ２以降、位相周
波数誤差信号２７として値「Ｂ」が選択される。その
後、位相差が再び小さくなり、時刻ｔ３において品質判
別信号２６がＬレベルに変化するまで、位相周波数誤差
信号２７が値「Ｂ」である状態が維持される。この結
果、フィルタ出力信号１８は、加算回路３０と遅延回路
２８により構成される積分回路により積分されて上昇
し、再生クロック信号１１の周波数は上昇する。
り、時刻ｔ２において品質判別信号２６がＨレベルに変
化する。位相周波数誤差検出回路２２は、時刻ｔ２にお
ける位相誤差信号２５の符号である値「正」を符号保持
回路４８に取り込む。このため、時刻ｔ２以降、位相周
波数誤差信号２７として値「Ｂ」が選択される。その
後、位相差が再び小さくなり、時刻ｔ３において品質判
別信号２６がＬレベルに変化するまで、位相周波数誤差
信号２７が値「Ｂ」である状態が維持される。この結
果、フィルタ出力信号１８は、加算回路３０と遅延回路
２８により構成される積分回路により積分されて上昇
し、再生クロック信号１１の周波数は上昇する。
【００４１】（期間４） 時刻ｔ３から時刻ｔ４まで 位相差が再び小さくなり、時刻ｔ３から時刻ｔ４までは
品質判別信号２６がＬレベルとなる。この期間、位相周
波数誤差検出回路２２は位相周波数誤差信号２７として
位相誤差信号２５を選択する。この期間について位相周
波数誤差信号２７を積分するとほぼ零になるため、フィ
ルタ出力信号１８の直流成分はほとんど変化しない。し
たがって、再生クロック信号１１の周波数はほとんど変
化しない。
品質判別信号２６がＬレベルとなる。この期間、位相周
波数誤差検出回路２２は位相周波数誤差信号２７として
位相誤差信号２５を選択する。この期間について位相周
波数誤差信号２７を積分するとほぼ零になるため、フィ
ルタ出力信号１８の直流成分はほとんど変化しない。し
たがって、再生クロック信号１１の周波数はほとんど変
化しない。
【００４２】（期間５） 時刻ｔ４から時刻ｔ５まで 位相差が再び大きくなり、時刻ｔ４から時刻ｔ５までは
品質判別信号２６がＨレベルとなる。この期間における
回路の動作は時刻ｔ２から時刻ｔ３までの期間における
動作と同様であるため、再生クロック信号１１の周波数
はさらに上昇し、データクロックの周波数であるｆ２に
近づく。ただし、再生クロック信号１１の周波数がｆ２
に近づくため、位相差の変化はゆるやかになる。
品質判別信号２６がＨレベルとなる。この期間における
回路の動作は時刻ｔ２から時刻ｔ３までの期間における
動作と同様であるため、再生クロック信号１１の周波数
はさらに上昇し、データクロックの周波数であるｆ２に
近づく。ただし、再生クロック信号１１の周波数がｆ２
に近づくため、位相差の変化はゆるやかになる。
【００４３】（期間６） 時刻ｔ５から時刻ｔ６まで 回路は時刻ｔ３から時刻ｔ４までの期間と同様の動作を
行う。このため、再生クロック信号１１の周波数はほと
んど変化しない。
行う。このため、再生クロック信号１１の周波数はほと
んど変化しない。
【００４４】（期間７） 時刻ｔ６から時刻ｔ７まで 回路は時刻ｔ２から時刻ｔ３までの期間と同様の動作を
行う。このため、再生クロック信号１１の周波数はさら
に上昇し、ついにはｆ２をやや上回る状態になる。
行う。このため、再生クロック信号１１の周波数はさら
に上昇し、ついにはｆ２をやや上回る状態になる。
【００４５】（期間８） 時刻ｔ７から時刻ｔ８まで 位相差が再び小さくなり、時刻ｔ７において品質判別信
号２６がＬレベルに変化し、かつ、時刻ｔ７における再
生クロック信号１１の周波数はｆ２に十分近くなる。時
刻ｔ７以降、ＰＬＬ回路の通常の引き込み動作により、
再生クロック信号１１の周波数と位相はデータクロック
の周波数と位相にそれぞれ近づく。この結果、時刻ｔ８
においてデータクロックと再生クロック信号１１の周波
数と位相がともに一致した状態となる。
号２６がＬレベルに変化し、かつ、時刻ｔ７における再
生クロック信号１１の周波数はｆ２に十分近くなる。時
刻ｔ７以降、ＰＬＬ回路の通常の引き込み動作により、
再生クロック信号１１の周波数と位相はデータクロック
の周波数と位相にそれぞれ近づく。この結果、時刻ｔ８
においてデータクロックと再生クロック信号１１の周波
数と位相がともに一致した状態となる。
【００４６】（期間９） 時刻ｔ８以降 ＰＬＬ回路は同期がとれた状態に戻り、データクロック
と再生クロック信号１１の周波数と位相がともに一致し
た状態となる。
と再生クロック信号１１の周波数と位相がともに一致し
た状態となる。
【００４７】図７は、データクロックの周波数が再生ク
ロック信号１１の周波数よりも低い値に変化した場合に
ついて、本実施形態のクロック再生装置１１１の動作を
説明するための信号波形図である。図７に示す信号の種
類は図６に示す信号の種類と同じである。
ロック信号１１の周波数よりも低い値に変化した場合に
ついて、本実施形態のクロック再生装置１１１の動作を
説明するための信号波形図である。図７に示す信号の種
類は図６に示す信号の種類と同じである。
【００４８】（期間１） 時刻ｔ１以前 ＰＬＬ回路は同期がとれた状態にあり、データクロック
と再生クロック信号１１の周波数と位相がともに一致し
た状態であるとする。
と再生クロック信号１１の周波数と位相がともに一致し
た状態であるとする。
【００４９】（期間２） 時刻ｔ１から時刻ｔ２まで 時刻ｔ１に、データクロックの周波数がｆ２からより低
い周波数であるｆ１に変化し、その結果ＰＬＬ回路の同
期がはずれた状態になったとする。時刻ｔ１以降、デー
タクロックの周波数に対して再生クロック信号１１の周
波数は相対的に高くなり、再生クロック信号１１の周期
はデータクロックの周期より相対的に短くなる。このた
め、再生クロック信号１１のタイミングで標本化された
復号器入力信号１２の位相は１クロックごとに遅れる。
この結果、図７（ａ）に示す位相差は０から負の方向に
ずれ、これに対応して位相誤差信号２５は図７（ｂ）に
示すように変化する。時刻ｔ２までは位相差が小さく、
図７（ｃ）に示す品質判別信号２６はＬレベルであり、
位相周波数誤差検出回路２２は位相周波数誤差信号２７
として位相誤差信号２５を選択する。このため、位相周
波数誤差信号２７は図７（ｄ）に示すように変化する。
したがって、図７（ｅ）において実線で示すように、位
相周波数誤差信号の変化に対応して再生クロック信号１
１の周波数はわずかに下降する。
い周波数であるｆ１に変化し、その結果ＰＬＬ回路の同
期がはずれた状態になったとする。時刻ｔ１以降、デー
タクロックの周波数に対して再生クロック信号１１の周
波数は相対的に高くなり、再生クロック信号１１の周期
はデータクロックの周期より相対的に短くなる。このた
め、再生クロック信号１１のタイミングで標本化された
復号器入力信号１２の位相は１クロックごとに遅れる。
この結果、図７（ａ）に示す位相差は０から負の方向に
ずれ、これに対応して位相誤差信号２５は図７（ｂ）に
示すように変化する。時刻ｔ２までは位相差が小さく、
図７（ｃ）に示す品質判別信号２６はＬレベルであり、
位相周波数誤差検出回路２２は位相周波数誤差信号２７
として位相誤差信号２５を選択する。このため、位相周
波数誤差信号２７は図７（ｄ）に示すように変化する。
したがって、図７（ｅ）において実線で示すように、位
相周波数誤差信号の変化に対応して再生クロック信号１
１の周波数はわずかに下降する。
【００５０】（期間３） 時刻ｔ２から時刻ｔ３まで 位相差が大きくなるに従い、位相誤差信号２５は小さく
なり、時刻ｔ２において品質判別信号２６がＨレベルに
変化する。位相周波数誤差検出回路２２は、時刻ｔ２に
おける位相誤差信号２５の符号である値「負」を符号保
持回路４８に取り込む。このため、時刻ｔ２以降、位相
周波数誤差信号２７として値「−Ｂ」が選択される。そ
の後、位相差が再び小さくなり、時刻ｔ３において品質
判別信号２６がＬレベルに変化するまで、位相周波数誤
差信号２７が値「−Ｂ」である状態が維持される。この
結果、フィルタ出力信号１８は、加算回路３０と遅延回
路２８により構成される積分回路により積分されて下降
し、再生クロック信号１１の周波数は下降する。
なり、時刻ｔ２において品質判別信号２６がＨレベルに
変化する。位相周波数誤差検出回路２２は、時刻ｔ２に
おける位相誤差信号２５の符号である値「負」を符号保
持回路４８に取り込む。このため、時刻ｔ２以降、位相
周波数誤差信号２７として値「−Ｂ」が選択される。そ
の後、位相差が再び小さくなり、時刻ｔ３において品質
判別信号２６がＬレベルに変化するまで、位相周波数誤
差信号２７が値「−Ｂ」である状態が維持される。この
結果、フィルタ出力信号１８は、加算回路３０と遅延回
路２８により構成される積分回路により積分されて下降
し、再生クロック信号１１の周波数は下降する。
【００５１】（期間４） 時刻ｔ３から時刻ｔ４まで 位相差が再び小さくなり、時刻ｔ３から時刻ｔ４までは
品質判別信号２６がＬレベルとなる。この期間、位相周
波数誤差検出回路２２は位相周波数誤差信号２７として
位相誤差信号２５を選択する。この期間について位相周
波数誤差信号２７を積分するとほぼ零になるため、フィ
ルタ出力信号１８の直流成分はほとんど変化しない。し
たがって、再生クロック信号１１の周波数はほとんど変
化しない。
品質判別信号２６がＬレベルとなる。この期間、位相周
波数誤差検出回路２２は位相周波数誤差信号２７として
位相誤差信号２５を選択する。この期間について位相周
波数誤差信号２７を積分するとほぼ零になるため、フィ
ルタ出力信号１８の直流成分はほとんど変化しない。し
たがって、再生クロック信号１１の周波数はほとんど変
化しない。
【００５２】（期間５） 時刻ｔ４から時刻ｔ５まで 位相差が再び大きくなり、時刻ｔ４から時刻ｔ５までは
品質判別信号２６がＨレベルとなる。この期間における
回路の動作は時刻ｔ２から時刻ｔ３までの期間における
動作と同様であり、再生クロック信号１１の周波数はさ
らに下降し、データクロックの周波数であるｆ１に近づ
く。ただし、再生クロック信号１１の周波数がｆ１に近
づくため、位相差の変化はゆるやかになる。
品質判別信号２６がＨレベルとなる。この期間における
回路の動作は時刻ｔ２から時刻ｔ３までの期間における
動作と同様であり、再生クロック信号１１の周波数はさ
らに下降し、データクロックの周波数であるｆ１に近づ
く。ただし、再生クロック信号１１の周波数がｆ１に近
づくため、位相差の変化はゆるやかになる。
【００５３】（期間６） 時刻ｔ５から時刻ｔ６まで 回路は時刻ｔ３から時刻ｔ４までの期間と同様の動作を
行う。このため、再生クロック信号１１の周波数はほと
んど変化しない。
行う。このため、再生クロック信号１１の周波数はほと
んど変化しない。
【００５４】（期間７） 時刻ｔ６から時刻ｔ７まで 回路は時刻ｔ２から時刻ｔ３までの期間と同様の動作を
行う。このため、再生クロック信号１１の周波数はさら
に下降し、ついにはｆ１をやや下回る状態になる。
行う。このため、再生クロック信号１１の周波数はさら
に下降し、ついにはｆ１をやや下回る状態になる。
【００５５】（期間８） 時刻ｔ７から時刻ｔ８まで 位相差が再び小さくなり、時刻ｔ７において品質判別信
号２６がＬレベルに変化し、かつ、時刻ｔ７における再
生クロック信号１１の周波数はｆ１に近くなる。時刻ｔ
７以降、ＰＬＬ回路の通常の引き込み動作により、再生
クロック信号１１の周波数と位相はデータクロックの周
波数と位相にそれぞれ近づく。この結果、時刻ｔ８にお
いてデータクロックと再生クロック信号１１の周波数と
位相がともに一致した状態となる。
号２６がＬレベルに変化し、かつ、時刻ｔ７における再
生クロック信号１１の周波数はｆ１に近くなる。時刻ｔ
７以降、ＰＬＬ回路の通常の引き込み動作により、再生
クロック信号１１の周波数と位相はデータクロックの周
波数と位相にそれぞれ近づく。この結果、時刻ｔ８にお
いてデータクロックと再生クロック信号１１の周波数と
位相がともに一致した状態となる。
【００５６】（期間９） 時刻ｔ８以降 ＰＬＬ回路は同期がとれた状態に戻り、データクロック
と再生クロック信号１１の周波数と位相はともに一致し
た状態となる。
と再生クロック信号１１の周波数と位相はともに一致し
た状態となる。
【００５７】以上に説明したように、本実施形態によれ
ば、位相周波数誤差検出回路２２において、品質判別信
号２６がＬレベルからＨレベルに変化した際の位相誤差
信号２５の符号が保持符号信号５１として保持されると
もに、品質判別信号２６がＬレベルの場合は位相誤差信
号２５が、品質判別信号２６がＨレベルでかつ保持符号
信号５１が正の場合は値「Ｂ」が、品質判別信号２６が
Ｈレベルでかつ保持符号信号５１が負の場合は値「−
Ｂ」が、それぞれ選択されて位相周波数誤差信号２７と
して出力され、さらに位相周波数誤差信号２７に基づく
信号である発振制御信号１５により、電圧制御発振器９
が生成する再生クロック信号１１の発振周波数が制御さ
れる。このような構成によれば、データクロックの周波
数と再生クロック信号１１の周波数が異なる状態からで
も、両クロック信号の周波数と位相がともに一致した状
態に復帰する、広いプルインレンジを持ったクロック再
生装置を提供できる。また、ＰＬＬ回路の帰還ループ内
の遅延量が大きい回路構成が可能となるため、イコライ
ザをデジタル回路により構成した回路構成が可能とな
る。このため、等化処理の高精度化や無調整化、あるい
はＬＳＩへの集積化が可能となる。さらに、プルインレ
ンジが広いため、再生データの周波数変動が大きい磁気
テープ装置などに対しても、安定した再生クロック信号
を供給するクロック再生装置を提供できる。
ば、位相周波数誤差検出回路２２において、品質判別信
号２６がＬレベルからＨレベルに変化した際の位相誤差
信号２５の符号が保持符号信号５１として保持されると
もに、品質判別信号２６がＬレベルの場合は位相誤差信
号２５が、品質判別信号２６がＨレベルでかつ保持符号
信号５１が正の場合は値「Ｂ」が、品質判別信号２６が
Ｈレベルでかつ保持符号信号５１が負の場合は値「−
Ｂ」が、それぞれ選択されて位相周波数誤差信号２７と
して出力され、さらに位相周波数誤差信号２７に基づく
信号である発振制御信号１５により、電圧制御発振器９
が生成する再生クロック信号１１の発振周波数が制御さ
れる。このような構成によれば、データクロックの周波
数と再生クロック信号１１の周波数が異なる状態からで
も、両クロック信号の周波数と位相がともに一致した状
態に復帰する、広いプルインレンジを持ったクロック再
生装置を提供できる。また、ＰＬＬ回路の帰還ループ内
の遅延量が大きい回路構成が可能となるため、イコライ
ザをデジタル回路により構成した回路構成が可能とな
る。このため、等化処理の高精度化や無調整化、あるい
はＬＳＩへの集積化が可能となる。さらに、プルインレ
ンジが広いため、再生データの周波数変動が大きい磁気
テープ装置などに対しても、安定した再生クロック信号
を供給するクロック再生装置を提供できる。
【００５８】＜第１の実施形態の変形例＞第１の実施形
態では信号品質判別回路２１を図４に示す構成とした
が、これに代えて、図８に示す構成としてもよい。図８
に示す信号品質判別回路は、復号器入力信号１２から基
準値発生回路６４により基準値信号４４を発生させる点
において、復号器入力信号１２から選択回路３８により
基準値信号４４を発生させる図４に示す信号品質判別回
路と異なる。
態では信号品質判別回路２１を図４に示す構成とした
が、これに代えて、図８に示す構成としてもよい。図８
に示す信号品質判別回路は、復号器入力信号１２から基
準値発生回路６４により基準値信号４４を発生させる点
において、復号器入力信号１２から選択回路３８により
基準値信号４４を発生させる図４に示す信号品質判別回
路と異なる。
【００５９】図８に示す信号品質判別回路において、復
号器入力信号１２は減算回路３９、３値判別回路３７、
および基準値発生回路６４に入力される。３値判別回路
３７は、図４における３値判別回路と同様に、復号器入
力信号１２に従って値「１」、値「０」あるいは値「−
１」のいずれかを仮判別信号４３として出力する。基準
値発生回路６４は、復号器入力信号１２および仮判別信
号４３を入力として、以下の動作により基準値信号４４
を求める。まず、絶対値回路５２は復号器入力信号１２
の絶対値を求め、その結果を絶対値信号５３として出力
する。遅延回路５６は、再生クロック信号１１の１サイ
クル分だけ選択回路５４の出力信号である選択出力信号
５５を遅延させ、遅延選択出力信号５８を出力する。選
択回路５４は、仮判別信号４３が「１」または「−１」
のときは絶対値信号５３を、仮判別信号４３が「０」の
ときは遅延選択出力信号５８を選択して出力する。選択
出力信号５５はローパスフィルタ５９において平滑化さ
れ、基準値正信号６０となる。基準値正信号６０は、復
号器入力信号１２が値「１」あるいは値「−１」と判別
された場合の信号振幅の絶対値を平滑化した値に相当す
る。選択回路６３には、基準値正信号６０、値「０」、
および符号反転回路６１において基準値正信号６０の符
号を反転した結果である基準値負信号６２が入力され
る。選択回路６３は、仮判別信号４３が「１」、「０」
あるいは「−１」であるときに、基準値正信号６０、値
「０」あるいは基準値負信号６２をそれぞれ選択して基
準値信号４４として出力する。
号器入力信号１２は減算回路３９、３値判別回路３７、
および基準値発生回路６４に入力される。３値判別回路
３７は、図４における３値判別回路と同様に、復号器入
力信号１２に従って値「１」、値「０」あるいは値「−
１」のいずれかを仮判別信号４３として出力する。基準
値発生回路６４は、復号器入力信号１２および仮判別信
号４３を入力として、以下の動作により基準値信号４４
を求める。まず、絶対値回路５２は復号器入力信号１２
の絶対値を求め、その結果を絶対値信号５３として出力
する。遅延回路５６は、再生クロック信号１１の１サイ
クル分だけ選択回路５４の出力信号である選択出力信号
５５を遅延させ、遅延選択出力信号５８を出力する。選
択回路５４は、仮判別信号４３が「１」または「−１」
のときは絶対値信号５３を、仮判別信号４３が「０」の
ときは遅延選択出力信号５８を選択して出力する。選択
出力信号５５はローパスフィルタ５９において平滑化さ
れ、基準値正信号６０となる。基準値正信号６０は、復
号器入力信号１２が値「１」あるいは値「−１」と判別
された場合の信号振幅の絶対値を平滑化した値に相当す
る。選択回路６３には、基準値正信号６０、値「０」、
および符号反転回路６１において基準値正信号６０の符
号を反転した結果である基準値負信号６２が入力され
る。選択回路６３は、仮判別信号４３が「１」、「０」
あるいは「−１」であるときに、基準値正信号６０、値
「０」あるいは基準値負信号６２をそれぞれ選択して基
準値信号４４として出力する。
【００６０】図８に示す信号品質判別回路によれば、以
下の効果がある。ＶＴＲなどの磁気テープ装置におい
て、サーチ再生、スチル再生などのように再生ヘッドが
記録トラックを横切りながらデータを再生する場合、復
号器入力信号１２の振幅は時間の経過に伴い大きく変化
する。しかし、図８に示す信号品質判別回路では、復号
器入力信号１２の振幅の変化に追随した基準値正信号６
０を求め、基準値正信号６０に基づいて基準値信号４４
を生成するため、復号器入力信号１２の振幅が時間の経
過に伴い大きく変化する場合であっても、その変化に追
随して的確に信号品質を判別することができる。
下の効果がある。ＶＴＲなどの磁気テープ装置におい
て、サーチ再生、スチル再生などのように再生ヘッドが
記録トラックを横切りながらデータを再生する場合、復
号器入力信号１２の振幅は時間の経過に伴い大きく変化
する。しかし、図８に示す信号品質判別回路では、復号
器入力信号１２の振幅の変化に追随した基準値正信号６
０を求め、基準値正信号６０に基づいて基準値信号４４
を生成するため、復号器入力信号１２の振幅が時間の経
過に伴い大きく変化する場合であっても、その変化に追
随して的確に信号品質を判別することができる。
【００６１】次に、第１の実施形態では、位相周波数誤
差検出回路２２を図５に示す構成としたが、これに代え
て、図９に示す構成としてもよい。図９に示す位相周波
数誤差検出回路は、位相誤差信号２５がローパスフィル
タ６５を介して符号保持回路４８に入力される点におい
て、位相誤差信号２５が符号保持回路４８へ直接入力さ
れる図５に示す位相周波数誤差検出回路と異なる。
差検出回路２２を図５に示す構成としたが、これに代え
て、図９に示す構成としてもよい。図９に示す位相周波
数誤差検出回路は、位相誤差信号２５がローパスフィル
タ６５を介して符号保持回路４８に入力される点におい
て、位相誤差信号２５が符号保持回路４８へ直接入力さ
れる図５に示す位相周波数誤差検出回路と異なる。
【００６２】図５に示す位相周波数誤差検出回路では、
符号保持回路４８は、品質変化信号５０が値「１」であ
る時に位相誤差信号２５の符号を取り込み、その符号を
保持符号信号５１として出力する。しかし、位相誤差信
号２５が雑音などの影響を受けた場合、符号保持回路４
８において正しい符号が保持されず、このためＰＬＬ回
路の引き込み動作に時間を要することがある。図９に示
す位相周波数誤差検出回路によれば、位相誤差信号２５
がローパスフィルタ６５を介して符号保持回路４８に入
力されるため、位相誤差信号２５に含まれる雑音などの
影響を受けにくく、周波数の引き込み動作が短時間でよ
り確実に行なわれる。
符号保持回路４８は、品質変化信号５０が値「１」であ
る時に位相誤差信号２５の符号を取り込み、その符号を
保持符号信号５１として出力する。しかし、位相誤差信
号２５が雑音などの影響を受けた場合、符号保持回路４
８において正しい符号が保持されず、このためＰＬＬ回
路の引き込み動作に時間を要することがある。図９に示
す位相周波数誤差検出回路によれば、位相誤差信号２５
がローパスフィルタ６５を介して符号保持回路４８に入
力されるため、位相誤差信号２５に含まれる雑音などの
影響を受けにくく、周波数の引き込み動作が短時間でよ
り確実に行なわれる。
【００６３】また、位相周波数誤差検出回路２２は図１
０に示す構成としてもよい。図１０に示す位相周波数誤
差検出回路は、期間限定回路６６を備え、かつ期間限定
回路６６の出力信号である期間限定信号６７により選択
回路４９が制御される点において、品質判別信号２６に
より選択回路４９が制御される図９に示す位相周波数誤
差検出回路と異なる。期間限定回路６６は、図１１の信
号波形図に示すように、品質判別信号２６がＨレベルの
期間が所定の時間Ｔ以上続くとき、その長さを時間Ｔに
限定した期間限定信号６７を出力する。
０に示す構成としてもよい。図１０に示す位相周波数誤
差検出回路は、期間限定回路６６を備え、かつ期間限定
回路６６の出力信号である期間限定信号６７により選択
回路４９が制御される点において、品質判別信号２６に
より選択回路４９が制御される図９に示す位相周波数誤
差検出回路と異なる。期間限定回路６６は、図１１の信
号波形図に示すように、品質判別信号２６がＨレベルの
期間が所定の時間Ｔ以上続くとき、その長さを時間Ｔに
限定した期間限定信号６７を出力する。
【００６４】図１０に示す位相周波数誤差検出回路によ
れば、以下の効果がある。信号品質判別回路２１におい
て信号品質が「否」と判別され、信号品質判別信号２６
がＨレベルとなるのは、データクロックと再生クロック
信号１１の位相誤差が大きい場合に加えて、トラッキン
グの一時的な乱れにより信号の雑音が大きくなる場合な
どがある。トラッキングの乱れにより信号の雑音が大き
くなった場合、トラッキングが正規の状態に戻るまで、
品質判別信号２６がＨレベルである状態が長く続く。こ
の時、図９に示す位相周波数誤差検出回路では、選択回
路４９において値「＋Ｂ」または値「−Ｂ」が長い時間
連続して選択される。このため、再生クロック信号１１
の周波数がデータクロックの周波数から誤って大きくず
れる場合がある。これに対して、図１０に示す位相周波
数誤差検出回路では、このような場合でも、期間限定信
号６７が連続してＨレベルとなる期間が時間Ｔに限定さ
れているため、再生クロック信号１１の周波数がデータ
クロックの周波数から誤って大きくずれることがない。
れば、以下の効果がある。信号品質判別回路２１におい
て信号品質が「否」と判別され、信号品質判別信号２６
がＨレベルとなるのは、データクロックと再生クロック
信号１１の位相誤差が大きい場合に加えて、トラッキン
グの一時的な乱れにより信号の雑音が大きくなる場合な
どがある。トラッキングの乱れにより信号の雑音が大き
くなった場合、トラッキングが正規の状態に戻るまで、
品質判別信号２６がＨレベルである状態が長く続く。こ
の時、図９に示す位相周波数誤差検出回路では、選択回
路４９において値「＋Ｂ」または値「−Ｂ」が長い時間
連続して選択される。このため、再生クロック信号１１
の周波数がデータクロックの周波数から誤って大きくず
れる場合がある。これに対して、図１０に示す位相周波
数誤差検出回路では、このような場合でも、期間限定信
号６７が連続してＨレベルとなる期間が時間Ｔに限定さ
れているため、再生クロック信号１１の周波数がデータ
クロックの周波数から誤って大きくずれることがない。
【００６５】また、トラッキングの乱れがない状態で再
生クロック信号１１の周波数がデータクロックの周波数
と異なる場合には、図６および図７の信号波形図におい
て示すように、品質判別信号２６が連続してＨレベルと
なる期間は比較的短い。この期間が時間Ｔよりも短くな
るように時間Ｔを設定すれば、期間限定信号６７は品質
判別信号２６と同じタイミングで変化する信号となる。
したがって、期間限定回路６６はＰＬＬ回路の引き込み
動作に影響を与えないため、図１０に示す位相周波数誤
差検出回路を用いた本実施形態のクロック再生装置は、
データクロックに一致した再生クロック信号１１を再生
する。
生クロック信号１１の周波数がデータクロックの周波数
と異なる場合には、図６および図７の信号波形図におい
て示すように、品質判別信号２６が連続してＨレベルと
なる期間は比較的短い。この期間が時間Ｔよりも短くな
るように時間Ｔを設定すれば、期間限定信号６７は品質
判別信号２６と同じタイミングで変化する信号となる。
したがって、期間限定回路６６はＰＬＬ回路の引き込み
動作に影響を与えないため、図１０に示す位相周波数誤
差検出回路を用いた本実施形態のクロック再生装置は、
データクロックに一致した再生クロック信号１１を再生
する。
【００６６】＜第２の実施形態＞図１２は、本発明の第
２の実施形態であるクロック再生装置を用いた信号再生
装置の再生信号処理部の構成を示すブロック図である。
図１２に示す再生信号処理部において、本発明の第２の
実施形態であるクロック再生装置は符号１１２を付した
部分である。図１２に示すクロック再生装置１１２は、
周波数誤差信号７６を検出する周波数誤差検出回路６８
を備え、異なる内部構成を持った位相周波数誤差検出回
路７９により位相周波数誤差信号２７が生成されるとし
た点において、図１に示すクロック再生装置１１１と異
なる。そこで、この相違点と本実施形態の効果について
説明する。
２の実施形態であるクロック再生装置を用いた信号再生
装置の再生信号処理部の構成を示すブロック図である。
図１２に示す再生信号処理部において、本発明の第２の
実施形態であるクロック再生装置は符号１１２を付した
部分である。図１２に示すクロック再生装置１１２は、
周波数誤差信号７６を検出する周波数誤差検出回路６８
を備え、異なる内部構成を持った位相周波数誤差検出回
路７９により位相周波数誤差信号２７が生成されるとし
た点において、図１に示すクロック再生装置１１１と異
なる。そこで、この相違点と本実施形態の効果について
説明する。
【００６７】図１２に示すクロック再生装置１１２にお
いて、周波数誤差検出回路６８はゲート発生回路７０、
カウンタ７２、および減算回路７５から構成される。ゲ
ート発生回路７０には、周波数が既知である基準クロッ
ク信号６９が入力される。ゲート発生回路７０は、基準
クロック信号６９に基づいて所定の時間幅を持ったゲー
ト信号７１を生成する。カウンタ７２にはゲート信号７
１および再生クロック信号１１が入力される。カウンタ
７２は、ゲート信号７１の時間内に発生した再生クロッ
ク信号１１のクロックパルスの個数をカウントし、その
値をカウント値７３として出力する。ゲート信号７１の
時間幅が一定であるため、カウント値７３は再生クロッ
ク信号１１の周波数に比例する。減算回路７５は基準カ
ウント値７４からカウント値７３を減算し、その結果を
周波数誤差信号７６として出力する。なお、基準カウン
ト値７４はデータクロックの周波数とゲート信号７１の
時間幅からあらかじめ求めたカウント値７３の期待値で
ある。周波数誤差信号７６はデータクロックと再生クロ
ック信号１１の周波数の差に比例した値となる。周波数
誤差信号７６は位相周波数誤差検出回路７９に入力され
る。
いて、周波数誤差検出回路６８はゲート発生回路７０、
カウンタ７２、および減算回路７５から構成される。ゲ
ート発生回路７０には、周波数が既知である基準クロッ
ク信号６９が入力される。ゲート発生回路７０は、基準
クロック信号６９に基づいて所定の時間幅を持ったゲー
ト信号７１を生成する。カウンタ７２にはゲート信号７
１および再生クロック信号１１が入力される。カウンタ
７２は、ゲート信号７１の時間内に発生した再生クロッ
ク信号１１のクロックパルスの個数をカウントし、その
値をカウント値７３として出力する。ゲート信号７１の
時間幅が一定であるため、カウント値７３は再生クロッ
ク信号１１の周波数に比例する。減算回路７５は基準カ
ウント値７４からカウント値７３を減算し、その結果を
周波数誤差信号７６として出力する。なお、基準カウン
ト値７４はデータクロックの周波数とゲート信号７１の
時間幅からあらかじめ求めたカウント値７３の期待値で
ある。周波数誤差信号７６はデータクロックと再生クロ
ック信号１１の周波数の差に比例した値となる。周波数
誤差信号７６は位相周波数誤差検出回路７９に入力され
る。
【００６８】図１３は、位相周波数誤差検出回路７９の
構成を示すブロック図である。符号判別回路８０は、位
相周波数誤差検出回路７９に入力された周波数誤差信号
７６の符号を周波数誤差符号信号９８として出力する。
絶対値回路８１は、周波数誤差信号７６の絶対値を絶対
値信号８２として出力する。比較回路８３は、絶対値信
号８２と所定の閾値Δｆを比較し、絶対値信号８２が閾
値Δｆ以下の場合は値「０」を、絶対値信号８２が閾値
Δｆより大きい場合は値「１」をそれぞれ周波数誤差判
別信号９９として出力する。周波数誤差符号信号９８お
よび周波数誤差判別信号９９は、位相誤差信号２５とと
もに選択回路８４に入力される。選択回路８４は、周波
数誤差符号信号９８および周波数誤差判別信号９９に従
って、以下のように位相誤差信号２５、所定の値「＋
Ｃ」、あるいは所定の値「−Ｃ」のいずれかを選択して
位相周波数誤差信号２７として出力する。すなわち、選
択回路８４は、周波数誤差判別信号９９が「０」の場合
は位相誤差信号２５を、周波数誤差判別信号９９が値
「１」でかつ周波数誤差符号信号９８が正の場合は値
「＋Ｃ」を、周波数誤差判別信号９９が値「１」でかつ
周波数誤差符号信号９８が負の場合は値「−Ｃ」を、そ
れぞれ位相周波数誤差信号２７として選択して出力す
る。
構成を示すブロック図である。符号判別回路８０は、位
相周波数誤差検出回路７９に入力された周波数誤差信号
７６の符号を周波数誤差符号信号９８として出力する。
絶対値回路８１は、周波数誤差信号７６の絶対値を絶対
値信号８２として出力する。比較回路８３は、絶対値信
号８２と所定の閾値Δｆを比較し、絶対値信号８２が閾
値Δｆ以下の場合は値「０」を、絶対値信号８２が閾値
Δｆより大きい場合は値「１」をそれぞれ周波数誤差判
別信号９９として出力する。周波数誤差符号信号９８お
よび周波数誤差判別信号９９は、位相誤差信号２５とと
もに選択回路８４に入力される。選択回路８４は、周波
数誤差符号信号９８および周波数誤差判別信号９９に従
って、以下のように位相誤差信号２５、所定の値「＋
Ｃ」、あるいは所定の値「−Ｃ」のいずれかを選択して
位相周波数誤差信号２７として出力する。すなわち、選
択回路８４は、周波数誤差判別信号９９が「０」の場合
は位相誤差信号２５を、周波数誤差判別信号９９が値
「１」でかつ周波数誤差符号信号９８が正の場合は値
「＋Ｃ」を、周波数誤差判別信号９９が値「１」でかつ
周波数誤差符号信号９８が負の場合は値「−Ｃ」を、そ
れぞれ位相周波数誤差信号２７として選択して出力す
る。
【００６９】以上のような回路構成による本実施形態に
おいては、データクロックと再生クロック信号１１の周
波数の差がΔｆより大きいときは、周波数誤差の符号に
応じた所定の値「Ｃ」または「−Ｃ」が位相周波数誤差
信号２７としてループフィルタ２３に入力される。この
ため、ループフィルタの出力信号であるフィルタ出力信
号１８は、ループフィルタ２３内の積分回路の機能によ
り単調に増加又は減少し、発振制御信号１５はこれに伴
い単調に増加または減少する。このような発振制御信号
１５により電圧制御発振器９が制御されるため、再生ク
ロック信号１１の周波数は単調に増加または減少し、や
がてデータクロックと再生クロック信号１１の周波数の
差がΔｆ以下になる。両クロック信号の周波数の差がΔ
ｆ以下になると、位相周波数誤差検出回路７９は、値
「Ｃ」または「−Ｃ」に代わって位相誤差信号２５を選
択して位相周波数誤差信号２７として出力する。Δｆを
あらかじめ適切な値に設定しておけば、ＰＬＬ回路はそ
の後通常の引き込み動作を行うため、データクロックと
再生クロック信号１１が周波数、位相ともに一致した状
態となる。
おいては、データクロックと再生クロック信号１１の周
波数の差がΔｆより大きいときは、周波数誤差の符号に
応じた所定の値「Ｃ」または「−Ｃ」が位相周波数誤差
信号２７としてループフィルタ２３に入力される。この
ため、ループフィルタの出力信号であるフィルタ出力信
号１８は、ループフィルタ２３内の積分回路の機能によ
り単調に増加又は減少し、発振制御信号１５はこれに伴
い単調に増加または減少する。このような発振制御信号
１５により電圧制御発振器９が制御されるため、再生ク
ロック信号１１の周波数は単調に増加または減少し、や
がてデータクロックと再生クロック信号１１の周波数の
差がΔｆ以下になる。両クロック信号の周波数の差がΔ
ｆ以下になると、位相周波数誤差検出回路７９は、値
「Ｃ」または「−Ｃ」に代わって位相誤差信号２５を選
択して位相周波数誤差信号２７として出力する。Δｆを
あらかじめ適切な値に設定しておけば、ＰＬＬ回路はそ
の後通常の引き込み動作を行うため、データクロックと
再生クロック信号１１が周波数、位相ともに一致した状
態となる。
【００７０】以上に説明したように、本実施形態によれ
ば、位相周波数誤差検出回路７９において、周波数誤差
判別信号９９が「０」であるときは位相誤差信号２５
が、周波数誤差判別信号９９が「１」であるときは周波
数誤差符号信号９８に対応した所定の値がそれぞれ位相
周波数誤差信号２７として選択され、選択された位相周
波数誤差信号２７に基づく信号である発振制御信号１５
により、電圧制御発振器９が生成する再生クロック信号
１１の発振周波数が制御される。このような構成によれ
ば、データクロックと再生クロック信号１１の周波数が
大きく異なる状態からでも、両クロック信号の周波数と
位相がともに一致した状態に復帰する、広いプルインレ
ンジを持ったクロック再生装置を提供できる。第１の実
施形態では、データクロックと再生クロック信号１１と
の周波数の差が極端に大きい場合には、ＰＬＬ回路の引
き込み動作が正しく行われない場合がある。これに対
し、本実施形態では、基準クロック信号６９を用いて周
波数誤差が検出されるため、データクロックと再生クロ
ック信号１１との周波数の差が極端に大きい場合でも、
ＰＬＬ回路の引き込み動作が確実に行われる。したがっ
て、第１の実施形態と比較してさらに広いプルインレン
ジを持ったクロック再生装置が提供できる。第１の実施
形態についてすでに説明したように、広いプルインレン
ジを持ったクロック再生装置には、等化処理の高精度
化、無調整化、およびＬＳＩへの集積化ができる効果、
さらに再生データの周波数変動が大きい磁気テープなど
の装置にも適用できる効果などがある。本実施形態によ
れば、これらの効果はさらに顕著なものとなる。
ば、位相周波数誤差検出回路７９において、周波数誤差
判別信号９９が「０」であるときは位相誤差信号２５
が、周波数誤差判別信号９９が「１」であるときは周波
数誤差符号信号９８に対応した所定の値がそれぞれ位相
周波数誤差信号２７として選択され、選択された位相周
波数誤差信号２７に基づく信号である発振制御信号１５
により、電圧制御発振器９が生成する再生クロック信号
１１の発振周波数が制御される。このような構成によれ
ば、データクロックと再生クロック信号１１の周波数が
大きく異なる状態からでも、両クロック信号の周波数と
位相がともに一致した状態に復帰する、広いプルインレ
ンジを持ったクロック再生装置を提供できる。第１の実
施形態では、データクロックと再生クロック信号１１と
の周波数の差が極端に大きい場合には、ＰＬＬ回路の引
き込み動作が正しく行われない場合がある。これに対
し、本実施形態では、基準クロック信号６９を用いて周
波数誤差が検出されるため、データクロックと再生クロ
ック信号１１との周波数の差が極端に大きい場合でも、
ＰＬＬ回路の引き込み動作が確実に行われる。したがっ
て、第１の実施形態と比較してさらに広いプルインレン
ジを持ったクロック再生装置が提供できる。第１の実施
形態についてすでに説明したように、広いプルインレン
ジを持ったクロック再生装置には、等化処理の高精度
化、無調整化、およびＬＳＩへの集積化ができる効果、
さらに再生データの周波数変動が大きい磁気テープなど
の装置にも適用できる効果などがある。本実施形態によ
れば、これらの効果はさらに顕著なものとなる。
【００７１】＜第３の実施形態＞図１４は、本発明の第
３の実施形態であるクロック再生装置を用いた信号再生
装置の再生信号処理部の構成を示すブロック図である。
図１４に示す再生信号処理部において、本発明の第３の
実施形態であるクロック再生装置は符号１１３を付した
部分である。図１４に示すクロック再生装置１１３は、
図１に示す第１の実施形態であるクロック再生装置１１
１、および図１２に示す第２の実施形態であるクロック
再生装置１１２の両者の特徴を備えている。第１の実施
形態では、位相周波数誤差検出回路２２が位相誤差信号
２５および品質判別信号２６を用いて位相周波数誤差信
号２７を生成するのに対し、本実施形態では、位相周波
数誤差検出回路８５が位相誤差信号２５および品質判別
信号２６に加えて、周波数誤差信号７６を用いて位相周
波数誤差信号２７を生成する。そこで、この相違点と本
実施形態の効果について説明する。
３の実施形態であるクロック再生装置を用いた信号再生
装置の再生信号処理部の構成を示すブロック図である。
図１４に示す再生信号処理部において、本発明の第３の
実施形態であるクロック再生装置は符号１１３を付した
部分である。図１４に示すクロック再生装置１１３は、
図１に示す第１の実施形態であるクロック再生装置１１
１、および図１２に示す第２の実施形態であるクロック
再生装置１１２の両者の特徴を備えている。第１の実施
形態では、位相周波数誤差検出回路２２が位相誤差信号
２５および品質判別信号２６を用いて位相周波数誤差信
号２７を生成するのに対し、本実施形態では、位相周波
数誤差検出回路８５が位相誤差信号２５および品質判別
信号２６に加えて、周波数誤差信号７６を用いて位相周
波数誤差信号２７を生成する。そこで、この相違点と本
実施形態の効果について説明する。
【００７２】図１４に示すクロック再生装置１１３にお
いて、ＡＤ変換器４、イコライザ１６、位相誤差検出回
路６、信号品質判別回路２１、ループフィルタ２３、Ｄ
Ａ変換器２４、および電圧制御発振器９は第１の実施形
態と同様に動作し、周波数誤差検出回路６８は第２の実
施形態と同様に動作する。図１５は、本実施形態を特徴
づける位相周波数誤差検出回路８５の構成を示すブロッ
ク図である。図１５に示す位相周波数誤差検出回路は、
第１のブロック８６および第２のブロック８７から構成
される。第１のブロック８６は、図１０に示す第１の実
施形態における位相周波数誤差検出回路２２と同様の構
成により同様の動作を行う。第２のブロック８７は、図
１３に示す第２の実施形態における位相周波数誤差検出
回路７９と同様の構成により同様の動作を行う。
いて、ＡＤ変換器４、イコライザ１６、位相誤差検出回
路６、信号品質判別回路２１、ループフィルタ２３、Ｄ
Ａ変換器２４、および電圧制御発振器９は第１の実施形
態と同様に動作し、周波数誤差検出回路６８は第２の実
施形態と同様に動作する。図１５は、本実施形態を特徴
づける位相周波数誤差検出回路８５の構成を示すブロッ
ク図である。図１５に示す位相周波数誤差検出回路は、
第１のブロック８６および第２のブロック８７から構成
される。第１のブロック８６は、図１０に示す第１の実
施形態における位相周波数誤差検出回路２２と同様の構
成により同様の動作を行う。第２のブロック８７は、図
１３に示す第２の実施形態における位相周波数誤差検出
回路７９と同様の構成により同様の動作を行う。
【００７３】以上のような回路構成による本実施形態に
おいては、データクロックと再生クロック信号１１の周
波数の差がΔｆより大きいときは、図１２に示す第２の
実施形態のクロック再生装置１１２と同じ動作が行わ
れ、周波数の差がΔｆより小さいときは、図１に示す第
１の実施形態のクロック再生装置１１１と同じ動作が行
われる。このため、データクロックと再生クロック信号
１１との周波数の差がΔｆより大きい場合、まず第２の
実施形態のクロック再生装置１１２と同じ動作が行われ
ることにより、両クロック信号の周波数の差がΔｆ以下
になり、その後第１の実施形態のクロック再生装置１１
１と同じ動作が行われることにより、データクロックと
再生クロック信号１１が周波数、位相がともに一致した
状態となる。
おいては、データクロックと再生クロック信号１１の周
波数の差がΔｆより大きいときは、図１２に示す第２の
実施形態のクロック再生装置１１２と同じ動作が行わ
れ、周波数の差がΔｆより小さいときは、図１に示す第
１の実施形態のクロック再生装置１１１と同じ動作が行
われる。このため、データクロックと再生クロック信号
１１との周波数の差がΔｆより大きい場合、まず第２の
実施形態のクロック再生装置１１２と同じ動作が行われ
ることにより、両クロック信号の周波数の差がΔｆ以下
になり、その後第１の実施形態のクロック再生装置１１
１と同じ動作が行われることにより、データクロックと
再生クロック信号１１が周波数、位相がともに一致した
状態となる。
【００７４】本実施形態の効果は以下のとおりである。
第１の実施形態では、データクロックと再生クロック信
号１１の周波数の差が極端に大きい場合には、ＰＬＬ回
路の引き込み動作が正しく行われない場合がある。これ
に対し、本実施形態では、第２の実施形態と同様に基準
クロック信号６９に基づき周波数誤差が検出されるた
め、データクロックと再生クロック信号１１の周波数の
差が極端に大きい場合でも、ＰＬＬ回路の引き込み動作
が確実に行なわれる。また、第２の実施形態では、デー
タクロックと再生クロック信号１１の周波数の差がΔｆ
以下になった後は、ＰＬＬ回路の通常の引き込み動作が
行われる。このため、ＰＬＬ回路の通常の引き込み動作
が正しく行われる程度にΔｆを十分小さな値に設定する
とともに、基準クロック信号６９の周波数や基準カウン
ト値７４の精度を十分高くする必要がある。これに対
し、本実施形態によれば、データクロックと再生クロッ
ク信号１１の周波数の差がΔｆ以下になった後は第１の
実施形態と同様の動作が行われるため、Δｆとして比較
的大きな値でも許容できる。したがって、基準クロック
信号６９の周波数や基準カウント値７４の精度を高くす
る必要がなく、回路の実現が容易であるという効果があ
る。
第１の実施形態では、データクロックと再生クロック信
号１１の周波数の差が極端に大きい場合には、ＰＬＬ回
路の引き込み動作が正しく行われない場合がある。これ
に対し、本実施形態では、第２の実施形態と同様に基準
クロック信号６９に基づき周波数誤差が検出されるた
め、データクロックと再生クロック信号１１の周波数の
差が極端に大きい場合でも、ＰＬＬ回路の引き込み動作
が確実に行なわれる。また、第２の実施形態では、デー
タクロックと再生クロック信号１１の周波数の差がΔｆ
以下になった後は、ＰＬＬ回路の通常の引き込み動作が
行われる。このため、ＰＬＬ回路の通常の引き込み動作
が正しく行われる程度にΔｆを十分小さな値に設定する
とともに、基準クロック信号６９の周波数や基準カウン
ト値７４の精度を十分高くする必要がある。これに対
し、本実施形態によれば、データクロックと再生クロッ
ク信号１１の周波数の差がΔｆ以下になった後は第１の
実施形態と同様の動作が行われるため、Δｆとして比較
的大きな値でも許容できる。したがって、基準クロック
信号６９の周波数や基準カウント値７４の精度を高くす
る必要がなく、回路の実現が容易であるという効果があ
る。
【００７５】なお、以上の説明において、図１５に示す
第１のブロック８６は、図１０に示す位相周波数誤差検
出回路と同様であるとしたが、これに代えて、図５ある
いは図９に示す位相周波数誤差検出回路と同様であると
してもよい。
第１のブロック８６は、図１０に示す位相周波数誤差検
出回路と同様であるとしたが、これに代えて、図５ある
いは図９に示す位相周波数誤差検出回路と同様であると
してもよい。
【００７６】＜第４の実施形態＞図１６は、本発明の第
４の実施形態であるクロック再生装置を用いた信号再生
装置の再生信号処理部の構成を示すブロック図である。
図１６に示す再生信号処理部において、本発明の第４の
実施形態であるクロック再生装置は符号１１４を付した
部分である。本実施形態を図１２に示す第２の実施形態
と比較すると、本実施形態は位相周波数誤差検出回路７
９を備えていない点、絶対値回路８１と比較回路８３に
より生成される周波数誤差判別信号９９および位相誤差
信号２５がループフィルタ８９に入力される点、並び
に、ループフィルタ８９が選択回路９３を含んでいる点
において第２の実施形態と異なる。そこで、この相違点
および本実施形態の効果について説明する。
４の実施形態であるクロック再生装置を用いた信号再生
装置の再生信号処理部の構成を示すブロック図である。
図１６に示す再生信号処理部において、本発明の第４の
実施形態であるクロック再生装置は符号１１４を付した
部分である。本実施形態を図１２に示す第２の実施形態
と比較すると、本実施形態は位相周波数誤差検出回路７
９を備えていない点、絶対値回路８１と比較回路８３に
より生成される周波数誤差判別信号９９および位相誤差
信号２５がループフィルタ８９に入力される点、並び
に、ループフィルタ８９が選択回路９３を含んでいる点
において第２の実施形態と異なる。そこで、この相違点
および本実施形態の効果について説明する。
【００７７】図１６に示すクロック再生装置１１４にお
いて、ＡＤ変換器４、イコライザ１６、位相誤差検出回
路６、ＤＡ変換器２４、電圧制御発振器９、および周波
数誤差検出回路６８は第２の実施形態と同様に動作す
る。係数回路９０は周波数誤差信号７６に対して所定の
係数を乗算し、その結果を周波数誤差乗算結果９２とし
て出力する。絶対値回路８１は、周波数誤差信号７６の
絶対値を絶対値信号８２として出力する。比較回路８３
は、絶対値信号８２と所定の閾値Δｆを比較し、絶対値
信号８２が閾値Δｆ以下のときは値「０」を、絶対値信
号８２が閾値Δｆより大きいときは値「１」をそれぞれ
周波数誤差判別信号９９として出力する。周波数誤差乗
算結果９２と周波数誤差判別信号９９はループフィルタ
８９に入力される。
いて、ＡＤ変換器４、イコライザ１６、位相誤差検出回
路６、ＤＡ変換器２４、電圧制御発振器９、および周波
数誤差検出回路６８は第２の実施形態と同様に動作す
る。係数回路９０は周波数誤差信号７６に対して所定の
係数を乗算し、その結果を周波数誤差乗算結果９２とし
て出力する。絶対値回路８１は、周波数誤差信号７６の
絶対値を絶対値信号８２として出力する。比較回路８３
は、絶対値信号８２と所定の閾値Δｆを比較し、絶対値
信号８２が閾値Δｆ以下のときは値「０」を、絶対値信
号８２が閾値Δｆより大きいときは値「１」をそれぞれ
周波数誤差判別信号９９として出力する。周波数誤差乗
算結果９２と周波数誤差判別信号９９はループフィルタ
８９に入力される。
【００７８】ループフィルタ８９は、主として位相誤差
に対する応答特性を決める係数回路２０、主として周波
数誤差に対する応答特性を決める係数回路１９、選択回
路９３、加算回路３０、遅延回路２８、および加算回路
２９から構成される。ここで、加算回路３０と遅延回路
２８は選択回路９３の出力信号である選択出力信号９４
をクロックごとに積分する積分回路を構成する。選択回
路９３には、係数回路１９において位相誤差信号２５に
所定の係数を乗算した結果である位相周波数誤差乗算結
果９１、および周波数誤差乗算結果９２が入力される。
選択回路９３は、周波数誤差判別信号９９が「０」であ
るときは位相周波数誤差乗算結果９１を、周波数誤差判
別信号９９が「１」であるときは周波数誤差乗算結果９
２をそれぞれ選択して選択出力信号９４として出力す
る。選択出力信号９４は、加算回路３０および遅延回路
２８からなる積分回路により積分される。加算回路３０
の出力である積分結果信号９５は、係数回路２０におい
て位相誤差信号２５に所定の係数を乗算した結果と、加
算回路２９において加算される。加算回路２９の出力が
フィルタ出力信号１８として出力される。
に対する応答特性を決める係数回路２０、主として周波
数誤差に対する応答特性を決める係数回路１９、選択回
路９３、加算回路３０、遅延回路２８、および加算回路
２９から構成される。ここで、加算回路３０と遅延回路
２８は選択回路９３の出力信号である選択出力信号９４
をクロックごとに積分する積分回路を構成する。選択回
路９３には、係数回路１９において位相誤差信号２５に
所定の係数を乗算した結果である位相周波数誤差乗算結
果９１、および周波数誤差乗算結果９２が入力される。
選択回路９３は、周波数誤差判別信号９９が「０」であ
るときは位相周波数誤差乗算結果９１を、周波数誤差判
別信号９９が「１」であるときは周波数誤差乗算結果９
２をそれぞれ選択して選択出力信号９４として出力す
る。選択出力信号９４は、加算回路３０および遅延回路
２８からなる積分回路により積分される。加算回路３０
の出力である積分結果信号９５は、係数回路２０におい
て位相誤差信号２５に所定の係数を乗算した結果と、加
算回路２９において加算される。加算回路２９の出力が
フィルタ出力信号１８として出力される。
【００７９】以上のような回路構成による本実施形態に
おいては、データクロックと再生クロック信号１１の周
波数の差がΔｆより大きいときは、選択回路９３は周波
数誤差信号７６に比例した周波数誤差乗算結果９２を選
択して選択出力信号９４として出力し、その選択出力信
号９４が加算回路３０と遅延回路２８により構成される
積分回路に入力されるため、データクロックと再生クロ
ック信号１１の周波数の差は小さくなる。両クロック信
号の周波数の差がΔｆ以下になると、選択回路９３は、
周波数誤差乗算結果９２に代わって位相周波数誤差乗算
結果９１を選択して出力する。Δｆをあらかじめ適切な
値に設定しておけば、ＰＬＬ回路はその後通常の引き込
み動作を行うため、データクロックと再生クロック信号
１１が周波数、位相ともに一致した状態となる。
おいては、データクロックと再生クロック信号１１の周
波数の差がΔｆより大きいときは、選択回路９３は周波
数誤差信号７６に比例した周波数誤差乗算結果９２を選
択して選択出力信号９４として出力し、その選択出力信
号９４が加算回路３０と遅延回路２８により構成される
積分回路に入力されるため、データクロックと再生クロ
ック信号１１の周波数の差は小さくなる。両クロック信
号の周波数の差がΔｆ以下になると、選択回路９３は、
周波数誤差乗算結果９２に代わって位相周波数誤差乗算
結果９１を選択して出力する。Δｆをあらかじめ適切な
値に設定しておけば、ＰＬＬ回路はその後通常の引き込
み動作を行うため、データクロックと再生クロック信号
１１が周波数、位相ともに一致した状態となる。
【００８０】本実施形態の効果は以下のとおりである。
第２の実施形態では、データクロックと再生クロック信
号１１の周波数の差がΔｆより大きい場合、周波数の差
によらずに一定の値「＋Ｃ」ないし「−Ｃ」が、ループ
フィルタ２３に入力される。これに対して、本実施形態
では、周波数の差に比例した値がループフィルタ８９の
積分回路に入力される。このため、第２の実施形態と同
様に広いプルインレンジが実現できる効果に加えて、第
２の実施形態に比べて短い時間でデータクロックと再生
クロック信号１１の周波数の差がΔｆ以下になり、両ク
ロックの周波数と位相が一致した状態になるまでの時間
が短縮されるという効果がある。
第２の実施形態では、データクロックと再生クロック信
号１１の周波数の差がΔｆより大きい場合、周波数の差
によらずに一定の値「＋Ｃ」ないし「−Ｃ」が、ループ
フィルタ２３に入力される。これに対して、本実施形態
では、周波数の差に比例した値がループフィルタ８９の
積分回路に入力される。このため、第２の実施形態と同
様に広いプルインレンジが実現できる効果に加えて、第
２の実施形態に比べて短い時間でデータクロックと再生
クロック信号１１の周波数の差がΔｆ以下になり、両ク
ロックの周波数と位相が一致した状態になるまでの時間
が短縮されるという効果がある。
【００８１】＜第５の実施形態＞図１７は、本発明の第
５の実施形態であるクロック再生装置を用いた信号再生
装置の再生信号処理部の構成を示すブロック図である。
図１７に示す再生信号処理部において、本発明の第５の
実施形態であるクロック再生装置は符号１１５を付した
部分である。図１７に示すクロック再生装置１１５は、
図１に示す第１の実施形態であるクロック再生装置１１
１、および図１６に示す第４の実施形態であるクロック
再生装置１１４の両者の特徴を備えている。本実施形態
は、信号品質判別回路２１および位相周波数誤差検出回
路２２を備える点、および位相周波数誤差信号２７がル
ープフィルタ８９に入力される点において、位相誤差信
号２５がループフィルタ８９に入力される図１６に示す
第４の実施形態と異なる。そこで、この相違点と本実施
形態の効果について説明する。
５の実施形態であるクロック再生装置を用いた信号再生
装置の再生信号処理部の構成を示すブロック図である。
図１７に示す再生信号処理部において、本発明の第５の
実施形態であるクロック再生装置は符号１１５を付した
部分である。図１７に示すクロック再生装置１１５は、
図１に示す第１の実施形態であるクロック再生装置１１
１、および図１６に示す第４の実施形態であるクロック
再生装置１１４の両者の特徴を備えている。本実施形態
は、信号品質判別回路２１および位相周波数誤差検出回
路２２を備える点、および位相周波数誤差信号２７がル
ープフィルタ８９に入力される点において、位相誤差信
号２５がループフィルタ８９に入力される図１６に示す
第４の実施形態と異なる。そこで、この相違点と本実施
形態の効果について説明する。
【００８２】図１７に示すクロック再生装置１１５にお
いて、ＡＤ変換器４、イコライザ１６、位相誤差検出回
路６、信号品質判別回路２１、位相周波数誤差検出回路
２２、ＤＡ変換器２４、および電圧制御発振器９は第１
の実施形態と同様に動作し、周波数誤差検出回路６８、
絶対値回路８１、比較回路８３、係数回路９０およびル
ープフィルタ８９は第４の実施形態と同様に動作する。
いて、ＡＤ変換器４、イコライザ１６、位相誤差検出回
路６、信号品質判別回路２１、位相周波数誤差検出回路
２２、ＤＡ変換器２４、および電圧制御発振器９は第１
の実施形態と同様に動作し、周波数誤差検出回路６８、
絶対値回路８１、比較回路８３、係数回路９０およびル
ープフィルタ８９は第４の実施形態と同様に動作する。
【００８３】以上のような回路構成による本実施形態に
おいては、データクロックと再生クロック信号１１の周
波数の差がΔｆより大きいときは、図１６に示す第４の
実施形態のクロック再生装置１１４と同じ動作が行わ
れ、周波数の差がΔｆ以下のときは、図１に示す第１の
実施形態のクロック再生装置１１１と同じ動作が行われ
る。このため、データクロックと再生クロック信号１１
の周波数の差がΔｆより大きい場合、まず第４の実施形
態のクロック再生装置１１４と同じ動作が行われること
により、両クロック信号の周波数の差がΔｆ以下にな
り、その後第１の実施形態のクロック再生装置１１１と
同じ動作が行われることにより、データクロックと再生
クロック信号１１が周波数、位相ともに一致した状態と
なる。
おいては、データクロックと再生クロック信号１１の周
波数の差がΔｆより大きいときは、図１６に示す第４の
実施形態のクロック再生装置１１４と同じ動作が行わ
れ、周波数の差がΔｆ以下のときは、図１に示す第１の
実施形態のクロック再生装置１１１と同じ動作が行われ
る。このため、データクロックと再生クロック信号１１
の周波数の差がΔｆより大きい場合、まず第４の実施形
態のクロック再生装置１１４と同じ動作が行われること
により、両クロック信号の周波数の差がΔｆ以下にな
り、その後第１の実施形態のクロック再生装置１１１と
同じ動作が行われることにより、データクロックと再生
クロック信号１１が周波数、位相ともに一致した状態と
なる。
【００８４】本実施形態の効果は以下のとおりである。
第１の実施形態では、データクロックと再生クロック信
号１１の周波数の差が極端に大きい場合には、ＰＬＬ回
路の引き込み動作が正しく行われない場合がある。これ
に対し、本実施形態では、第４の実施形態と同様に基準
クロック信号６９に基づき周波数誤差が検出されるた
め、データクロックと再生クロック信号１１の周波数の
差が極端に大きい場合でも、ＰＬＬ回路の引き込み動作
が確実に短い時間で行われる。また、第４の実施形態で
は、データクロックと再生クロック信号１１の周波数の
差がΔｆ以下になった後は、ＰＬＬ回路の通常の引き込
み動作が行われる。このため、ＰＬＬ回路の通常の引き
込み動作が正しく行われる程度にΔｆを十分小さな値に
設定するとともに、基準クロック信号６９の周波数や基
準カウント値７４の精度を十分高くする必要がある。こ
れに対し、本実施形態においては、データクロックと再
生クロック信号１１の周波数の差がΔｆ以下になった後
は第１の実施形態と同様の動作が行われるため、Δｆと
して比較的大きな値でも許容できる。したがって、基準
クロック信号６９の周波数や基準カウント値７４の精度
を高くする必要がなく、回路の実現が容易であるという
効果がある。
第１の実施形態では、データクロックと再生クロック信
号１１の周波数の差が極端に大きい場合には、ＰＬＬ回
路の引き込み動作が正しく行われない場合がある。これ
に対し、本実施形態では、第４の実施形態と同様に基準
クロック信号６９に基づき周波数誤差が検出されるた
め、データクロックと再生クロック信号１１の周波数の
差が極端に大きい場合でも、ＰＬＬ回路の引き込み動作
が確実に短い時間で行われる。また、第４の実施形態で
は、データクロックと再生クロック信号１１の周波数の
差がΔｆ以下になった後は、ＰＬＬ回路の通常の引き込
み動作が行われる。このため、ＰＬＬ回路の通常の引き
込み動作が正しく行われる程度にΔｆを十分小さな値に
設定するとともに、基準クロック信号６９の周波数や基
準カウント値７４の精度を十分高くする必要がある。こ
れに対し、本実施形態においては、データクロックと再
生クロック信号１１の周波数の差がΔｆ以下になった後
は第１の実施形態と同様の動作が行われるため、Δｆと
して比較的大きな値でも許容できる。したがって、基準
クロック信号６９の周波数や基準カウント値７４の精度
を高くする必要がなく、回路の実現が容易であるという
効果がある。
【００８５】＜第６の実施形態＞本発明の第１ないし５
の実施形態によるクロック再生装置では、図２０に示す
第２の従来技術のように、イコライザをデジタル回路に
より構成し、ＰＬＬ回路の帰還ループ内に設ける構成と
している。これに代えて、図１９に示す第１の従来技術
のように、イコライザをアナログ回路により構成し、Ｐ
ＬＬ回路の帰還ループの外に設ける構成とすることがで
きる。
の実施形態によるクロック再生装置では、図２０に示す
第２の従来技術のように、イコライザをデジタル回路に
より構成し、ＰＬＬ回路の帰還ループ内に設ける構成と
している。これに代えて、図１９に示す第１の従来技術
のように、イコライザをアナログ回路により構成し、Ｐ
ＬＬ回路の帰還ループの外に設ける構成とすることがで
きる。
【００８６】図１８は、本発明の第６の実施形態である
クロック再生装置を用いた信号処理装置の再生信号処理
部の構成を示すブロック図である。図１８において、本
発明の第６の実施形態であるクロック再生装置は符号１
１６を付した部分である。図１８に示すクロック再生装
置１１６は、図１に示す第１の実施形態のクロック再生
装置１１１について、イコライザをアナログ回路により
構成した場合のものである。本実施形態によれば、第１
の実施形態と同様の効果があるとともに、広く用いられ
ている第１の従来技術を用いた信号処理装置の再生信号
処理部に外部回路を追加するだけでよいため、実現が容
易であるという効果がある。
クロック再生装置を用いた信号処理装置の再生信号処理
部の構成を示すブロック図である。図１８において、本
発明の第６の実施形態であるクロック再生装置は符号１
１６を付した部分である。図１８に示すクロック再生装
置１１６は、図１に示す第１の実施形態のクロック再生
装置１１１について、イコライザをアナログ回路により
構成した場合のものである。本実施形態によれば、第１
の実施形態と同様の効果があるとともに、広く用いられ
ている第１の従来技術を用いた信号処理装置の再生信号
処理部に外部回路を追加するだけでよいため、実現が容
易であるという効果がある。
【００８７】なお、図１８では、第１の実施形態のクロ
ック再生装置１１１についての変形例を示したが、第２
から第５までの実施形態のクロック再生装置について
も、同様の変形例を構成することが可能である。
ック再生装置１１１についての変形例を示したが、第２
から第５までの実施形態のクロック再生装置について
も、同様の変形例を構成することが可能である。
【図１】本発明の第１の実施形態であるクロック再生装
置を用いた信号再生装置の再生信号処理部の構成を示す
ブロック図。
置を用いた信号再生装置の再生信号処理部の構成を示す
ブロック図。
【図２】本発明の第１の実施形態であるクロック再生装
置における位相誤差検出回路の構成を示すブロック図。
置における位相誤差検出回路の構成を示すブロック図。
【図３】本発明の第１の実施形態であるクロック再生装
置における位相誤差検出回路についての位相比較特性を
示す図。
置における位相誤差検出回路についての位相比較特性を
示す図。
【図４】本発明の第１の実施形態であるクロック再生装
置における信号品質判別回路の構成を示すブロック図。
置における信号品質判別回路の構成を示すブロック図。
【図５】本発明の第１の実施形態であるクロック再生装
置における位相周波数誤差検出回路の構成を示すブロッ
ク図。
置における位相周波数誤差検出回路の構成を示すブロッ
ク図。
【図６】本発明の第１の実施形態であるクロック再生装
置の動作を説明するための信号波形図。
置の動作を説明するための信号波形図。
【図７】本発明の第１の実施形態であるクロック再生装
置の動作を説明するための信号波形図。
置の動作を説明するための信号波形図。
【図８】本発明の第１の実施形態であるクロック再生装
置における第２の信号品質判別回路の構成を示すブロッ
ク図。
置における第２の信号品質判別回路の構成を示すブロッ
ク図。
【図９】本発明の第１の実施形態であるクロック再生装
置における第２の位相周波数誤差検出回路の構成を示す
ブロック図。
置における第２の位相周波数誤差検出回路の構成を示す
ブロック図。
【図１０】本発明の第１の実施形態であるクロック再生
装置における第３の位相周波数誤差検出回路の構成を示
すブロック図。
装置における第３の位相周波数誤差検出回路の構成を示
すブロック図。
【図１１】本発明の第１の実施形態であるクロック再生
装置における第３の位相周波数誤差検出回路の動作を説
明するための信号波形図。
装置における第３の位相周波数誤差検出回路の動作を説
明するための信号波形図。
【図１２】本発明の第２の実施形態であるクロック再生
装置を用いた信号再生装置の再生信号処理部の構成を示
すブロック図。
装置を用いた信号再生装置の再生信号処理部の構成を示
すブロック図。
【図１３】本発明の第２の実施形態であるクロック再生
装置における位相周波数誤差検出回路の構成を示すブロ
ック図。
装置における位相周波数誤差検出回路の構成を示すブロ
ック図。
【図１４】本発明の第３の実施形態であるクロック再生
装置を用いた信号再生装置の再生信号処理部の構成を示
すブロック図。
装置を用いた信号再生装置の再生信号処理部の構成を示
すブロック図。
【図１５】本発明の第３の実施形態であるクロック再生
装置における位相周波数誤差検出回路の構成を示すブロ
ック図。
装置における位相周波数誤差検出回路の構成を示すブロ
ック図。
【図１６】本発明の第４の実施形態であるクロック再生
装置を用いた信号再生装置の再生信号処理部の構成を示
すブロック図。
装置を用いた信号再生装置の再生信号処理部の構成を示
すブロック図。
【図１７】本発明の第５の実施形態であるクロック再生
装置を用いた信号再生装置の再生信号処理部の構成を示
すブロック図。
装置を用いた信号再生装置の再生信号処理部の構成を示
すブロック図。
【図１８】本発明の第６の実施形態であるクロック再生
装置を用いた信号再生装置の再生信号処理部の構成を示
すブロック図。
装置を用いた信号再生装置の再生信号処理部の構成を示
すブロック図。
【図１９】第１の従来技術によるクロック再生装置を用
いた信号再生装置の再生信号処理部についての第１の構
成を示すブロック図。
いた信号再生装置の再生信号処理部についての第１の構
成を示すブロック図。
【図２０】第２の従来技術によるクロック再生装置を用
いた信号再生装置の再生信号処理部についての第２の構
成を示すブロック図。
いた信号再生装置の再生信号処理部についての第２の構
成を示すブロック図。
２…再生アンプ ３、１６…イコライザ ４…ＡＤ変換器 ５…ビタビ復号器 ６…位相誤差検出回路 ７、２４…ＤＡ変換器 ８、２３、８９…ループフィルタ ９…電圧制御発振器 １０…再生信号 １１…再生クロック信号 １２…復号器入力信号 １３…再生データ １４、２５…位相誤差信号 １５…発振制御信号 １７…デジタル再生信号 １８…フィルタ出力信号 ２１…信号品質判別回路 ２２、７９、８５…位相周波数誤差検出回路 ２６…品質判別信号 ２７…位相周波数誤差信号 ３１、３７…３値判別回路 ３８、４９、５４、６３、８４、９３…選択回路 ４０、５２、８１…絶対値回路 ４１、５９、６５…ローパスフィルタ ４２、８３…比較回路 ４３…仮判別信号 ４４…基準値信号 ４７…立ち上がり検出回路 ４８…符号保持回路 ５０…品質変化信号 ５１…保持符号信号 ６１…符号反転回路 ６４…基準値発生回路 ６６…期間限定回路 ６７…期間限定信号 ６８…周波数誤差検出回路 ６９…基準クロック信号 ７０…ゲート発生回路 ７２…カウンタ ７４…基準カウント値 ７６…周波数誤差信号 ８０…符号判別回路 ８６…第１のブロック ８７…第２のブロック ９８…周波数誤差符号信号 ９９…周波数誤差判別信号 １０１、１０２…クロック再生装置 １１１、１１２、１１３、１１４、１１５、１１６…ク
ロック再生装置
ロック再生装置
Claims (20)
- 【請求項１】 入力信号からデジタルデータを再生する
ためのクロック信号を再生するクロック再生装置であっ
て、 制御信号の供給を受け、前記制御信号に応じた周波数の
クロック信号を発振クロック信号として生成する発振手
段と、 前記発振クロック信号により前記入力信号を標本化し、
前記入力信号の標本値を出力する標本化手段と、 前記標本値に基づき、前記デジタルデータの再生に使用
すべきクロック信号に対する前記発振クロック信号の位
相誤差を検出する位相誤差検出手段と、 前記標本値と前記標本値に対応する前記デジタルデータ
の推定値である仮判別結果とから、標本化された前記入
力信号の品質の良否を判別する品質判別手段と、 前記位相誤差と前記品質判別手段による判別結果とに基
づく位相周波数誤差信号を出力する位相周波数誤差検出
手段と、 前記位相周波数誤差信号を平滑化して前記制御信号とし
て前記発振手段に供給するフィルタ手段と、を備え、 前記発振クロック信号を、前記デジタルデータを再生す
るための前記クロック信号として出力することを特徴と
するクロック再生装置。 - 【請求項２】 入力信号からデジタルデータを再生する
ためのクロック信号を再生するクロック再生装置であっ
て、 制御信号の供給を受け、前記制御信号に応じた周波数の
クロック信号を発振クロック信号として生成する発振手
段と、 前記発振クロック信号により前記入力信号を標本化し、
前記入力信号の標本値を出力する標本化手段と、 前記標本値に基づき、前記デジタルデータの再生に使用
すべきクロック信号に対する前記発振クロック信号の位
相誤差を検出する位相誤差検出手段と、 前記発振クロック信号の周波数と所定の基準周波数との
差を周波数誤差として検出する周波数誤差検出手段と、 前記位相誤差と前記周波数誤差とに基づく位相周波数誤
差信号を出力する位相周波数誤差検出手段と、 前記位相周波数誤差信号を平滑化して前記制御信号とし
て前記発振手段に供給するフィルタ手段と、を備え、 前記発振クロック信号を、前記デジタルデータを再生す
るための前記クロック信号として出力することを特徴と
するクロック再生装置。 - 【請求項３】 入力信号からデジタルデータを再生する
ためのクロック信号を再生するクロック再生装置であっ
て、 制御信号の供給を受け、前記制御信号に応じた周波数の
クロック信号を発振クロック信号として生成する発振手
段と、 前記発振クロック信号により前記入力信号を標本化し、
前記入力信号の標本値を出力する標本化手段と、 前記標本値に基づき、前記デジタルデータの再生に使用
すべきクロック信号に対する前記発振クロック信号の位
相誤差を検出する位相誤差検出手段と、 前記標本値と前記標本値に対応する前記デジタルデータ
の推定値である仮判別結果とから、標本化された前記入
力信号の品質の良否を判別する品質判別手段と、 前記発振クロック信号の周波数と所定の基準周波数との
差を周波数誤差として検出する周波数誤差検出手段と、 前記位相誤差と前記品質判別手段による判別結果と前記
周波数誤差とに基づく位相周波数誤差信号を出力する位
相周波数誤差検出手段と、 前記位相周波数誤差信号を平滑化して前記制御信号とし
て前記発振手段に供給するフィルタ手段と、を備え、 前記発振クロック信号を、前記デジタルデータを再生す
るための前記クロック信号として出力することを特徴と
するクロック再生装置。 - 【請求項４】 入力信号からデジタルデータを再生する
ためのクロック信号を再生するクロック再生装置であっ
て、 制御信号の供給を受け、前記制御信号に応じた周波数の
クロック信号を発振クロック信号として生成する発振手
段と、 前記発振クロック信号により前記入力信号を標本化し、
前記入力信号の標本値を出力する標本化手段と、 前記標本値に基づき、前記デジタルデータの再生に使用
すべきクロック信号に対する前記発振クロック信号の位
相誤差を検出する位相誤差検出手段と、 前記発振クロック信号の周波数と所定の基準周波数との
差を周波数誤差として検出する周波数誤差検出手段と、 前記周波数誤差の絶対値が所定の閾値より小さいときに
は前記位相誤差を選択し前記周波数誤差の絶対値が前記
閾値より大きいときには前記周波数誤差を選択する選択
手段と、 前記選択手段の出力を積分する積分手段と、 前記位相誤差検出手段の出力と前記積分手段の出力とを
混合して前記制御信号として前記発振手段に供給する混
合手段と、を備え、 前記発振クロック信号を、前記デジタルデータを再生す
るための前記クロック信号として出力することを特徴と
するクロック再生装置。 - 【請求項５】 入力信号からデジタルデータを再生する
ためのクロック信号を再生するクロック再生装置であっ
て、 制御信号の供給を受け、前記制御信号に応じた周波数の
クロック信号を発振クロック信号として生成する発振手
段と、 前記発振クロック信号により前記入力信号を標本化し、
前記入力信号の標本値を出力する標本化手段と、 前記標本値に基づき、前記デジタルデータの再生に使用
すべきクロック信号に対する前記発振クロック信号の位
相誤差を検出する位相誤差検出手段と、 前記標本値と前記標本値に対応する前記デジタルデータ
の推定値である仮判別結果とから、標本化された前記入
力信号の品質の良否を判別する品質判別手段と、 前記位相誤差と前記品質判別手段による判別結果とに基
づく位相周波数誤差信号を出力する位相周波数誤差検出
手段と、 前記発振クロック信号の周波数と所定の基準周波数との
差を周波数誤差として検出する周波数誤差検出手段と、 前記周波数誤差の絶対値が所定の閾値よりも小さいとき
には前記位相周波数誤差信号を選択し前記周波数誤差の
絶対値が前記閾値よりも大きいときには前記周波数誤差
を選択する選択手段と、 前記選択手段の出力を積分する積分手段と、 前記位相誤差検出手段の出力と前記積分手段の出力とを
混合して前記制御信号として前記発振手段に供給する混
合手段と、を備え、 前記発振クロック信号を、前記デジタルデータを再生す
るための前記クロック信号として出力することを特徴と
するクロック再生装置。 - 【請求項６】 前記品質判別手段は、 前記標本値に基づき前記デジタルデータを推定して前記
仮判別結果として出力する仮判別手段と、 前記仮判別結果に基づき基準値を発生させる基準値発生
手段と、 前記標本値と前記基準値との差分を求める演算手段と、
を含み、 前記差分に基づき前記品質の良否を判別することを特徴
とする、請求項１、３、または５のいずれか１項に記載
のクロック再生装置。 - 【請求項７】 前記基準値発生手段は、標本化された前
記入力信号の振幅変化に追随した基準値を発生させるこ
とを特徴とする、請求項６に記載のクロック再生装置。 - 【請求項８】 前記品質判別手段は、前記差分の絶対値
に基づく値を所定の閾値と比較し、前記比較の結果に基
づき前記品質の良否を判別することを特徴とする、請求
項６に記載のクロック再生装置。 - 【請求項９】 前記品質判別手段は、前記差分の自乗値
に基づく値を所定の閾値と比較し、前記比較の結果に基
づき前記品質の良否を判別することを特徴とする、請求
項６に記載のクロック再生装置。 - 【請求項１０】 前記品質判別手段は、ローパスフィル
タを含み、前記ローパスフィルタ通過後の前記差分を所
定の閾値と比較し、前記比較の結果に基づき前記品質の
良否を判別することを特徴とする、請求項６に記載のク
ロック再生装置。 - 【請求項１１】 前記位相周波数誤差検出手段は、前記
品質判別手段による判別結果に基づき、前記品質が良か
ら否へと変化する毎に前記位相誤差の符号を取り込んで
保持し、前記品質が良であるときには前記位相誤差を出
力し、前記品質が否であるときには前記保持された符号
に応じた所定の誤差値を出力することを特徴とする、請
求項１または５のいずれか１項に記載のクロック再生装
置。 - 【請求項１２】 前記位相周波数誤差検出手段は、 前記位相誤差を平滑化する位相誤差フィルタ手段を含
み、 前記品質判別手段による判別結果に基づき、前記品質が
良から否へと変化する毎に前記位相誤差フィルタ手段の
出力信号の符号を取り込んで保持し、前記品質が良であ
るときには前記位相誤差を出力し、前記品質が否である
ときには前記保持された符号に応じた所定の誤差値を出
力することを特徴とする、請求項１または５のいずれか
１項に記載のクロック再生装置。 - 【請求項１３】 前記位相周波数誤差検出手段は、 前記位相誤差を平滑化する位相誤差フィルタ手段を含
み、 前記品質判別手段による判別結果に基づき、前記品質が
良から否へと変化する毎に前記位相誤差フィルタ手段の
出力信号の符号を取り込んで保持し、前記品質が良であ
るときには前記位相誤差を出力し、前記品質が否である
ときには前記品質が否であると判別された時点から所定
の時間内に限り前記保持された符号に応じた所定の誤差
値を出力することを特徴とする、請求項１または５のい
ずれか１項に記載のクロック再生装置。 - 【請求項１４】 前記位相周波数誤差検出手段は、前記
周波数誤差の絶対値が所定の閾値より大きいときには前
記周波数誤差と同じ符号を持った所定の誤差値を出力
し、前記周波数誤差の絶対値が前記閾値より小さいとき
には前記位相誤差を出力することを特徴とする、請求項
２に記載のクロック再生装置。 - 【請求項１５】 前記位相周波数誤差検出手段は、前記
品質判別手段による判別結果に基づき、前記品質が良か
ら否へと変化する毎に前記位相誤差の符号を取り込んで
保持し、前記周波数誤差の絶対値が所定の閾値より大き
いときには、前記周波数誤差と同じ符号を持った所定の
第１誤差値を出力し、前記周波数誤差の絶対値が前記閾
値より小さいときには、前記品質が良である期間で前記
位相誤差を出力し前記品質が否である期間で前記保持さ
れた符号に応じた所定の第２誤差値を出力することを特
徴とする、請求項３に記載のクロック再生装置。 - 【請求項１６】 前記位相周波数誤差検出手段は、 前記位相誤差を平滑化する位相誤差フィルタ手段を含
み、 前記品質判別手段による判別結果に基づき、前記品質が
良から否へと変化する毎に前記位相誤差フィルタ手段の
出力信号の符号を取り込んで保持し、前記周波数誤差の
絶対値が所定の閾値より大きいときには、前記周波数誤
差と同じ符号を持った所定の第１誤差値を出力し、前記
周波数誤差の絶対値が前記閾値より小さいときには、前
記品質が良である期間で前記位相誤差を出力し前記品質
が否である期間で前記保持された符号に応じた所定の第
２誤差値を出力することを特徴とする、請求項３に記載
のクロック再生装置。 - 【請求項１７】 前記位相周波数誤差検出手段は、 前記位相誤差を平滑化する位相誤差フィルタ手段を含
み、 前記品質判別手段による判別結果に基づき、前記品質が
良から否へと変化する毎に前記位相誤差フィルタ手段の
出力信号の符号を取り込んで保持し、前記周波数誤差の
絶対値が所定の閾値より大きいときには、前記周波数誤
差と同じ符号を持った所定の第１誤差値を出力し、前記
周波数誤差の絶対値が前記閾値より小さいときには、前
記品質が良である期間で前記位相誤差を出力し前記品質
が否である期間では前記品質が否であると判別された時
点から所定の時間内に限り前記保持された符号に応じた
所定の第２誤差値を出力することを特徴とする、請求項
３に記載のクロック再生装置。 - 【請求項１８】 前記周波数誤差検出手段は、所定の期
間内に発生した前記発振クロック信号を数える計数手段
を含み、前記計数手段による計数値と所定の期待値との
差分を前記周波数誤差とすることを特徴とする、請求項
２ないし５のいずれか１項に記載のクロック再生装置。 - 【請求項１９】 前記フィルタ手段は、前記位相周波数
誤差検出手段の出力を積分する積分手段を含むことを特
徴とする、請求項１ないし３のいずれか１項に記載のク
ロック再生装置。 - 【請求項２０】 前記標本化手段は、前記発振クロック
信号により標本化された前記入力信号を等化して前記標
本値として出力する等化手段を含むことを特徴とする、
請求項１ないし５のいずれか１項に記載のクロック再生
装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11005799A JP3683120B2 (ja) | 1999-04-16 | 1999-04-16 | クロック再生装置 |
| DE60035731T DE60035731T2 (de) | 1999-04-16 | 2000-04-14 | Vorrichtung zur Taktrückgewinnung |
| US09/549,586 US6560053B1 (en) | 1999-04-16 | 2000-04-14 | Clock recovery apparatus |
| EP00107938A EP1045545B1 (en) | 1999-04-16 | 2000-04-14 | Clock recovery apparatus |
| CNB001068245A CN1158810C (zh) | 1999-04-16 | 2000-04-14 | 时钟脉冲再生装置 |
| US10/352,157 US6747826B2 (en) | 1999-04-16 | 2003-01-28 | Clock recovery apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11005799A JP3683120B2 (ja) | 1999-04-16 | 1999-04-16 | クロック再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306340A true JP2000306340A (ja) | 2000-11-02 |
| JP3683120B2 JP3683120B2 (ja) | 2005-08-17 |
Family
ID=14526003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11005799A Expired - Fee Related JP3683120B2 (ja) | 1999-04-16 | 1999-04-16 | クロック再生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6560053B1 (ja) |
| EP (1) | EP1045545B1 (ja) |
| JP (1) | JP3683120B2 (ja) |
| CN (1) | CN1158810C (ja) |
| DE (1) | DE60035731T2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000036602A1 (fr) * | 1998-12-17 | 2000-06-22 | Matsushita Electric Industrial Co., Ltd. | Circuit de synchronisation de phase/stabilisation de frequence |
| JP3597433B2 (ja) * | 1999-12-20 | 2004-12-08 | 富士通株式会社 | データ再生システムにおけるクロック調整装置及び光ディスク装置 |
| US6791776B2 (en) * | 2000-04-26 | 2004-09-14 | Hitachi, Ltd. | Apparatus for information recording and reproducing |
| US6738922B1 (en) * | 2000-10-06 | 2004-05-18 | Vitesse Semiconductor Corporation | Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal |
| JP3821472B2 (ja) * | 2002-01-29 | 2006-09-13 | 松下電器産業株式会社 | 異常波形検出回路および情報再生装置 |
| JP2003256071A (ja) * | 2002-02-28 | 2003-09-10 | Fujitsu Ltd | 記憶装置およびクロック制御回路 |
| DE10245687B4 (de) * | 2002-09-30 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Frequenzfehlerkorrektur in einem Übertragungssystem |
| CN100341244C (zh) * | 2002-10-30 | 2007-10-03 | 联发科技股份有限公司 | 自动调整压控振荡器中心频率的时钟脉冲恢复电路 |
| DE10251313B4 (de) * | 2002-11-04 | 2007-05-03 | Advanced Micro Devices, Inc., Sunnyvale | Gemeinsame Benutzung eines Schaltkreises für Frequenz- und Phasenfehlerkorrektur |
| US7639736B2 (en) * | 2004-05-21 | 2009-12-29 | Rambus Inc. | Adaptive receive-side equalization |
| KR100631974B1 (ko) * | 2005-03-29 | 2006-10-11 | 삼성전기주식회사 | 디지털 타이밍 복원기능을 갖는 수신기 |
| US7564931B2 (en) * | 2005-05-10 | 2009-07-21 | Seagate Technology Llc | Robust maximum-likelihood based timing recovery |
| US7245449B2 (en) * | 2005-07-28 | 2007-07-17 | Guzik Technical Enterprises | Timing analysis of read back signals in magnetic recording devices |
| US7589927B2 (en) * | 2005-08-30 | 2009-09-15 | International Business Machines Corporation | Dynamically adapting a read channel equalizer |
| JP4821264B2 (ja) * | 2005-10-25 | 2011-11-24 | ソニー株式会社 | 同期装置、同期方法及び同期プログラム並びにデータ再生装置 |
| KR100758305B1 (ko) | 2005-12-08 | 2007-09-12 | 한국전자통신연구원 | 위성 디지털 비디오 방송 시스템에서 주파수 오프셋을보정하는 장치 및 방법 |
| US8074126B1 (en) | 2006-06-07 | 2011-12-06 | Marvell International Ltd. | Non-intrusive eye monitor system |
| US7634040B1 (en) * | 2006-11-06 | 2009-12-15 | Mediatek Inc. | Loop latency compensated phase-locked loop |
| EP2405577B1 (en) | 2010-07-06 | 2019-04-24 | Cisco Technology, Inc. | Phase detection method and circuit |
| US8780476B2 (en) * | 2011-09-23 | 2014-07-15 | Lsi Corporation | Systems and methods for controlled wedge spacing in a storage device |
| US10439793B2 (en) * | 2017-05-03 | 2019-10-08 | Global Unichip Corporation | Device and method for recovering clock and data |
| US10027332B1 (en) * | 2017-08-07 | 2018-07-17 | Pericom Semiconductor Corporation | Referenceless clock and data recovery circuits |
| US11799599B2 (en) * | 2021-02-25 | 2023-10-24 | Marvell Asia Pte Ltd | Measuring reception quality of a Differential Manchester Encoded signal |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552942A (en) * | 1994-08-23 | 1996-09-03 | Quantum Corporation | Zero phase start optimization using mean squared error in a PRML recording channel |
| JPH0863893A (ja) * | 1994-08-25 | 1996-03-08 | Canon Inc | クロック発生装置 |
| US6263032B1 (en) * | 1996-07-22 | 2001-07-17 | Seagate Technology Llc | Phase detector estimator |
| JPH10107623A (ja) * | 1996-10-01 | 1998-04-24 | Sony Corp | 変換装置および方法、並びに、ｐｌｌ演算装置および方法 |
| JP3308846B2 (ja) | 1997-03-14 | 2002-07-29 | 株式会社東芝 | 位相同期回路及び記録再生装置 |
-
1999
- 1999-04-16 JP JP11005799A patent/JP3683120B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-14 US US09/549,586 patent/US6560053B1/en not_active Expired - Fee Related
- 2000-04-14 CN CNB001068245A patent/CN1158810C/zh not_active Expired - Fee Related
- 2000-04-14 DE DE60035731T patent/DE60035731T2/de not_active Expired - Lifetime
- 2000-04-14 EP EP00107938A patent/EP1045545B1/en not_active Expired - Lifetime
-
2003
- 2003-01-28 US US10/352,157 patent/US6747826B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1271211A (zh) | 2000-10-25 |
| CN1158810C (zh) | 2004-07-21 |
| US6747826B2 (en) | 2004-06-08 |
| EP1045545B1 (en) | 2007-08-01 |
| DE60035731D1 (de) | 2007-09-13 |
| EP1045545A3 (en) | 2005-04-27 |
| DE60035731T2 (de) | 2008-04-30 |
| US6560053B1 (en) | 2003-05-06 |
| US20030128451A1 (en) | 2003-07-10 |
| EP1045545A2 (en) | 2000-10-18 |
| JP3683120B2 (ja) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000306340A (ja) | クロック再生装置 | |
| US6236343B1 (en) | Loop latency compensated PLL filter | |
| WO2005086352A1 (ja) | 位相同期回路および情報再生装置 | |
| US6580770B2 (en) | Information regenerating apparatus and information regenerating method | |
| JP3428376B2 (ja) | 自動等化システム | |
| JP2830803B2 (ja) | 位相検出器及びこれを用いた磁気ディスク装置 | |
| JPH097304A (ja) | ディジタル信号再生装置 | |
| US6781938B2 (en) | Expected value generation unit and a data reproduction apparatus | |
| JP2830776B2 (ja) | 高密度記録向けクロック抽出方式 | |
| JP4078774B2 (ja) | Ｐｌｌ回路およびこれを用いた記録情報再生装置 | |
| JP3639618B2 (ja) | 信号処理装置 | |
| US20040027262A1 (en) | Method and device for detecting bits in a data signal | |
| JP3428505B2 (ja) | ディジタル信号再生装置 | |
| JP3618787B2 (ja) | 信号処理装置 | |
| JP3428525B2 (ja) | 記録情報再生装置 | |
| JPH1011899A (ja) | デジタル信号処理装置 | |
| JP2000163889A (ja) | クロック再生装置 | |
| JP3781163B2 (ja) | 再生装置 | |
| JP3994987B2 (ja) | 再生装置 | |
| JPH09106626A (ja) | データ処理装置 | |
| JP2001319427A (ja) | 情報再生装置 | |
| JPH10320917A (ja) | ディジタル信号処理方法およびディジタル信号再生装置 | |
| JPH09213009A (ja) | 再生装置 | |
| JPH11185397A (ja) | 位相同期制御回路 | |
| JP2002042420A (ja) | 記録情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |