CN1158810C - 时钟脉冲再生装置 - Google Patents

时钟脉冲再生装置 Download PDF

Info

Publication number
CN1158810C
CN1158810C CNB001068245A CN00106824A CN1158810C CN 1158810 C CN1158810 C CN 1158810C CN B001068245 A CNB001068245 A CN B001068245A CN 00106824 A CN00106824 A CN 00106824A CN 1158810 C CN1158810 C CN 1158810C
Authority
CN
China
Prior art keywords
clock pulse
circuit
signal
quality
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001068245A
Other languages
English (en)
Other versions
CN1271211A (zh
Inventor
太田晴夫
一
加藤佳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1271211A publication Critical patent/CN1271211A/zh
Application granted granted Critical
Publication of CN1158810C publication Critical patent/CN1158810C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/206—Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Artificial Intelligence (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

从作为AD变换器4和均衡器16处理再现信号10的结果的译码器输入信号12，算出相位误差信号25和品质判别信号26。相位频率误差检测电路22保持品质判别信号26从信号品质“良”变为“欠良”时的相位误差信号25的符号，信号品质为“良”时及信号品质为“欠良”时，分别输出相位误差信号25及与所保持符号对应的规定值作为相位频率误差信号27。压控振荡器9生成频率与根据相位频率误差信号27生成的振荡控制信号15对应的再生时钟脉冲信号11。

Description

时钟脉冲再生装置
技术领域
本发明涉及再生时钟脉冲信号的时钟脉冲再生装置，该信号用于从输入信号再现数字数据。
背景技术
在从输入信号再现数字数据的信号再现装置中，使用着再生与被再现的数字数据同步的时钟脉冲信号用的时钟脉冲再生装置。信号再现装置根据所再生的时钟脉冲信号的定时进行输入信号的取样等的处理。以下，将适合再现数字数据用的时钟脉冲信号，即时钟脉冲再生装置要再生的理想的时钟脉冲信号，称为数据时钟脉冲。并将由时钟脉冲再生装置实际再生的时钟脉冲信号称为再生时钟脉冲信号。
在硬盘装置及磁带装置等的信号再现装置中，提供从记录媒体再现的再现信号作为输入信号。在这些装置中，作为记录再现数字数据的方式采用PRML(部分响应最似然：Partial Response Maximum Likelihood)方式。在采用PRML方式的信号再现装置中，再现信号受到部分响应均衡后，通过维特比译码器等进行最佳译码，从而使记录在记录媒体上的数字数据再现。下面参照附图，对使用PRML方式的信号再现装置的再现信号处理部的现有技术进行说明。另外在图19及图20中，带箭头的细信号线表示模拟信号或1比特的数字信号，带箭头的粗信号线表示2比特以上的数字信号。
图19为示出使用第1现有技术的时钟脉冲再生装置的信号再现装置的再现信号处理部构成的方框图。该再现信号处理部的构成例子例如在Patrick K.D.Pai等所著的“EPR-VIPRML磁存储器读出通道用160MHz模拟前端IC：A 160-MHz analogfront-end IC for EPR-VI PRML magnetic storage read channels”中有记载。在图19所示的再现信号处理部中，时钟脉冲再生装置是标有符号101的部分。再现信号10是从磁盘或磁带等记录媒体再现的信号。再现信号10中记录有与数据时钟脉冲同步的数字数据。再现信号10在再现放大器2被放大，放大后的再现信号在均衡器3受到部分响应均衡。均衡器3的输出信号在AD变换器4以再生时钟脉冲信号11的定时进行取样及量化，变换成译码器输入信号12。译码器输入信号12在维特比译码器5中通过维特比算法进行最佳译码，该译码结果作为再现数据13被输出。再现数据13成为由该信号再现装置再现的数据。
另一方面，译码器输入信号12被输入相位误差检测电路6。相位误差检测电路6将译码器输入信号12作为输入，求出表示数据时钟脉冲与再生时钟脉冲信号11的相位之差的相位误差信号14。相位误差信号14在DA变换器7中变换成模拟信号，经过环路滤波器8之后成为振荡控制信号15。振荡控制信号15被输入压控振荡器VCO(Voltage Controlled Oscillator)9。压控振荡器9以由振荡控制信号15控制的频率进行振荡，生成再生时钟脉冲信号11。再生时钟脉冲信号11在AD变换器4中作为取样时钟脉冲使用。在根据第1现有技术的时钟脉冲再生装置101中，利用由AD变换器4、相位误差检测电路6、DA变换器7、环路滤波器8及压控振荡器9构成的反馈路由构成PLL(Phase Locked Loop)环路，并由该环路生成与数据时钟脉冲同步的再生时钟脉冲信号11。
在根据第1现有技术的时钟脉冲再生装置101中，对再现信号进行部分响应均衡的均衡器3由模拟电路构成。但是，为了不经调整而高精度地进行均衡处理，或者为了将均衡处理集成在LSI内部，最好用数字电路构成均衡器。图20为示出使用根据第2现有技术的时钟脉冲再生装置的信号再现装置的再现信号处理部构成的方框图。在图20所示的再现信号处理部中，时钟脉冲再生装置为标有符号102的部分。在根据第1现有技术的时钟脉冲再生装置101中，通过在AD变换之前的模拟电路构成的均衡器3进行部分响应均衡，而在根据第2现有技术的时钟脉冲再生装置102中，则通过在AD变换之后由数字电路构成的均衡器16进行部分响应均衡。在根据第2现有技术的时钟脉冲再生装置102中，通过由包括AD变换器4、均衡器16、相位误差检测电路6、DA变换器7、环路滤波器8及压控振荡器9的反馈路由构成的PLL环路，生成与数据时钟脉冲同步的再生时钟脉冲信号11。
在如上所述的时钟脉冲再生装置中的PLL环路中，为了从数据时钟脉冲与再生时钟脉冲信号11不同步的状态变为两时钟脉冲信号取得同步的状态，希望两时钟脉冲信号的频率之差允许误差的范围(以下称同步范围)要宽。然而，在信号再现装置的再现信号处理部的构成为理想构成的根据第2现有技术的时钟脉冲再生装置102中，存在同步范围比根据第1现有技术的时钟脉冲再生装置明显变窄的问题。其原因是，因为均衡器16是用数字电路构成的，故在均衡器16内部会发生以再生时钟脉冲信号11的周期为单位的延迟，从而PLL环路的反馈路由内的延迟量增大，再生时钟脉冲信号11的控制中反映数据时钟脉冲与再生时钟脉冲信号11的相位之差(以下称相位误差)就被耽误。该问题在再现信号的频率变动大的磁带装置中特别成为明显的问题。所以，尤其在磁带装置中不能采用图20所示的第2构成，故存在不能进行均衡处理的高精度化、无调整化或LSI的集成化这样的问题。
发明内容
由于上述原因，本发明的目的在于，提供一种即使在PLL环路的反馈路由内的延迟量很大的情况下，也具有宽的同步范围的时钟脉冲再生装置。此外，本发明的目的在于，提供一种时钟脉冲再生装置，该装置因为具有宽的同步范围，故能用数字处理进行部分响应均衡，能实现均衡处理的高精度化、无调整化或向LSI的高集成化。
为了达到上述目的，本发明具有如下所示的特征。
本发明的第1种发明是一种再生从输入信号再现数字数据用的时钟脉冲信号的时钟脉冲再生装置，其特征在于，所述装置具有：
接受控制信号的供给并生成频率与所述控制信号相适应的时钟脉冲信号作为振荡时钟脉冲信号的振荡电路；
利用所述振荡时钟脉冲信号对所述输入信号取样并输出所述输入信号的样值的取样电路；
根据所述样值，检测所述振荡时钟脉冲信号相对所述数字数据再现要使用的时钟脉冲信号的相位误差的相位误差检测电路；
根据所述样值和作为与所述样值对应的所述数字数据的推定值的暂判定结果来判别所取样的所述输入信号品质良否的品质判别电路
输出基于所述相位误差和所述品质判别电路的判别结果的相位频率误差信号的相位频率误差检测电路，其中当所述品质为良时，所述相位误差被输出作为所述相位频率误差信号，当所述品质从良变欠良时，在从品质由良变欠良后的至少一段给定时间内，与检测到的相位误差符号相对应的一个给定误差值被输出作为所述相位频率误差信号；
使所述相位频率误差信号变平滑并供给所述振荡电路作为所述控制信号的滤波电路；
其中输出所述振荡时钟脉冲信号作为再现所述数字数据用的所述时钟脉冲信号，
其中所述品质判别电路包括：
根据所述样值推定所述数字数据并作为所述暂判定结果输出的暂判定电路；
根据所述暂判定结果发生基准值的基准值发生电路；
求所述样值与所述基准值的差额的运算电路，其中根据所述差额判别所述品质是否良好。
本发明的第2种发明，其特征在于，在第1种发明中，所述基准值发生电路发生追随所取样的所述输入信号的振幅变化的基准值。
本发明的第3种发明，其特征在于，在第1种发明中，所述品质判别电路将基于所述差额绝对值的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
本发明的第4种发明，其特征在于，在第1种发明中，所述品质判别电路将基于所述差额的平方的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
本发明的第5种发明，其特征在于，在第1种发明中，所述品质判别电路包含低通滤波器，将通过所述低通滤波器后的所述差额与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
本发明的第6种发明，其特征在于，在第1种发明中，所述相位频率误差检测电路根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差的符号并将其保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时输出与所述保持着的符号对应的所述误差值。
本发明的第7种发明，其特征在于，在第1种发明中，
所述相位频率误差检测电路包含使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差滤波电路输出信号的符号并将其保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时输出与所述保持着的符号对应的所述误差值。
本发明的第8种发明，其特征在于，在第1种发明中，
所述相位频率误差检测电路包含使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到到欠良时，取入所述相位误差滤波电路输出信号的符号并将其保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时，限在从判定所述品质为欠良时起的规定时间内，输出与所述保持着的符号对应的所述误差值。
本发明的第9种发明，其特征在于，在第1种发明中，所述滤波电路含有对所述相位频率误差检测电路的输出进行积分的积分电路。
本发明的第10种发明，其特征在于，在第1种发明中，所述取样电路含有对根据所述振荡时钟脉冲信号所取样的所述输入信号进行均衡后作为所述样值输出的均衡电路。
本发明的第11种发明是一种再生从输入信号再现数字数据用的时钟脉冲信号的时钟脉冲再生装置，其特征在于，所述装置具有：
接受控制信号的供给并生成频率与所述控制信号相适应的时钟脉冲信号作为振荡时钟脉冲信号的振荡电路；
根据所述振荡时钟脉冲信号对所述输入信号进行取样并输出所述输入信号的样值的取样电路；
根据所述样值，检测所述振荡时钟脉冲信号相对所述数字数据再现要使用的时钟脉冲信号的相位误差的相位误差检测电路；
根据所述样值和作为与所述样值对应的所述数字数据的推定值的暂判定结果，判别所取样的所述输入信号的品质良否的品质判别电路；
检测所述振荡时钟脉冲信号的频率与规定的基准频率之差作为频率误差的频率误差检测电路；
输出基于所述相位误差、所述品质判别电路的所述判别结果及所述频率误差的相位频率误差信号的相位频率误差检测电路，其中，当所述频率误差的绝对值大于一给定阈值时，一给定第一误差值被输出作为所述相位频率误差信号，而当所述频率误差的绝对值小于所述阈值时，在所述品质为良的时间段内所述相位误差被输出，当品质从良变欠良时，在从品质由良变欠良后的至少一段给定时间内，与检测到的所述相位误差符号相对应的一给定第二误差值被输出；
使所述相位频率误差信号变平滑并供给所述振荡电路作为所述控制信号的滤波电路；
其中输出所述振荡时钟脉冲信号作为再现所述数字数据用的所述时钟脉冲信号，
其中所述品质判别电路包括：
根据所述样值推定所述数字数据并将其作为所述暂判定结果输出的暂判定电路；
根据所述暂判定结果发生基准值的基准值发生电路；
求所述样值与所述基准值的差额的运算电路，其中根据所述差额判别所述品质是否良好。
本发明的第12种发明，其特征在于，在第11种发明中，所述基准值发生电路发生追随所取样的所述输入信号的振幅变化的基准值。
本发明的第13种发明，其特征在于，在第11种发明中，所述品质判别电路将基于所述差额绝对值的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
本发明的第14种发明，其特征在于，在第11种发明中，所述品质判别电路将基于所述差额的平方的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
本发明的第15种发明，其特征在于，在第11种发明中，所述品质判别电路包含低通滤波器，将通过所述低通滤波器后的所述差额与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
本发明的第16种发明，其特征在于，在第11种发明中，所述相位频率误差检测电路根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差的符号并加以保持，当所述频率误差的绝对值比规定的阈值大时，输出与所述频率误差有相同符号的规定的第1误差值，当所述频率误差的绝对值比所述阈值小时，在所述品质为良的期间输出所述相位误差，在所述品质为欠良的期间输出与所述保持着的符号对应的规定的第2误差值。
本发明的第17种发明，其特征在于，在第11种发明中，
所述相位频率误差检测电路含有使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差滤波电路的输出信号的符号并加以保持，当所述频率误差的绝对值比规定的阈值大时，输出与所述频率误差有相同符号的所述第1误差值，当所述频率误差的绝对值比所述阈值小时，在所述品质为良期间输出所述相位误差，在所述品质为欠良期间输出与所述保持着的符号对应的所述第2误差值。
本发明的第18种发明，其特征在于，在第11种发明中，
所述相位频率误差检测电路含有使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差滤波电路的输出信号的符号并加以保持，当所述频率误差的绝对值比规定的阈值大时，输出与所述频率误差有相同符号的所述第1误差值，当所述频率误差的绝对值比所述阈值小时，在所述品质为良期间输出所述相位误差，在所述品质为欠良期间，限在从判定所述品质为欠良的时刻起的规定时间内，输出与所述保持着的符号对应的所述第2误差值。
本发明的第19种发明，其特征在于，在第11种发明中，所述频率误差检测电路含有对规定期间内发生的所述振荡时钟脉冲信号进行计数的计数电路，并将所述计数电路得出的计数值与规定的期望值的差额作为所述频率误差。
本发明的第20种发明，其特征在于，在第11种发明中，所述滤波电路含有对所述相位频率误差检测电路的输出进行积分的积分电路。
本发明的第21种发明，其特征在于，在第11种发明中，所述取样电路含有对根据所述振荡时钟脉冲信号取样的所述输入信号进行均衡后作为所述样值输出的均衡电路。
本发明的第22种发明是一种再生从输入信号再现数字数据用的时钟脉冲信号的时钟脉冲再生装置，其特征在于，具有：
接受控制信号的供给并生成频率与所述控制信号相适应的时钟脉冲信号作为振荡时钟脉冲信号的振荡电路；
根据所述振荡时钟脉冲信号对所述输入信号进行取样并输出所述输入信号的样值的取样电路；
根据所述样值，对所述振荡时钟脉冲信号相对所述数字数据再现要使用的时钟脉冲信号的相位误差进行检测的相位误差检测电路；
检测所述振荡时钟脉冲信号的频率与规定的基准频率之差作为频率误差的频率误差检测电路；
当所述频率误差的绝对值比规定的阈值小时，选择所述相位误差，当所述频率误差的绝对值比所述阈值大时，选择所述频率误差的选择电路；
对所述选择电路的输出进行积分的积分电路；
将所述相位误差检测电路的输出与所述积分电路的输出混合后供给所述振荡电路作为所述控制信号的混合电路；
输出所述振荡时钟脉冲信号作为再现所述数字数据用的所述时钟脉冲信号。
本发明的第23种发明，其特征在于，在第22种发明中，所述频率误差检测电路含有对规定期间内发生的所述振荡时钟脉冲信号进行计数的计数电路，并将所述计数电路得出的计数值与规定的期望值的差额作为所述频率误差。
本发明的第24种发明，其特征在于，在第22种发明中，所述取样电路含有对根据所述振荡时钟脉冲信号取样的所述输入信号进行均衡后作为所述样值输出的均衡电路。
本发明的第25种发明是一种再生从输入信号再现数字数据用的时钟脉冲信号的时钟脉冲再生装置，其特征在于，具有：
接受控制信号的供给并生成频率与所述控制信号相适应的时钟脉冲信号作为振荡时钟脉冲信号的振荡电路；
根据所述振荡时钟脉冲信号对所述输入信号进行取样并输出所述输入信号的样值的取样电路；
根据所述样值，对所述振荡时钟脉冲信号相对所述数字数据再现要使用的时钟脉冲信号的相位误差进行检测的相位误差检测电路；
根据所述样值和作为与所述样值对应的所述数字数据的推定值的暂判定结果，判别所取样的所述输入信号的品质良否的品质判别电路；
输出基于所述相位误差和所述品质判别电路的判别结果的相位频率误差信号的相位频率误差检测电路；
检测所述振荡时钟脉冲信号的频率与规定的基准频率之差作为频率误差的频率误差检测电路；
当所述频率误差的绝对值比规定的阈值小时，选择所述相位频率误差信号，当所述频率误差的绝对值比所述阈值大时，选择所述频率误差的选择电路；
对所述选择电路的输出进行积分的积分电路；
将所述相位频率误差检测电路的输出与所述积分电路的输出混合后供给所述振荡电路作为所述控制信号的混合电路；
输出所述振荡时钟脉冲信号作为再现所述数字数据用的所述时钟脉冲信号。
本发明的第26种发明，其特征在于，在第25种发明中，
所述品质判别电路含有：
根据所述样值推定所述数字数据并将其作为所述暂判定结果输出的暂判定电路；
根据所述暂判定结果发生基准值的基准值发生电路；
求所述样值与所述基准值的差额的运算电路；
根据所述差额判别所述品质是否良好。
本发明的第27种发明，其特征在于，在第26种发明中，所述基准值发生电路发生追随所取样的所述输入信号的振幅变化的基准值。
本发明的第28种发明，其特征在于，在第26种发明中，所述品质判别电路将基于所述差额绝对值的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
本发明的第29种发明，其特征在于，在第26种发明中，所述品质判别电路将基于所述差额的平方的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
本发明的第30种发明，其特征在于，在第26种发明中，所述品质判别电路含有低通滤波器，将通过所述低通滤波器后的所述差额与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
本发明的第31种发明，其特征在于，在第25种发明中，所述相位频率误差检测电路根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差的符号并加以保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时输出与所述保持着的符号相应的规定误差值。
本发明的第32种发明，其特征在于，在第25种发明中，
所述相位频率误差检测电路含有使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差滤波电路的输出信号的符号并加以保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时，输出与所述保持着的符号相应的规定误差值。
本发明的第33种发明，其特征在于，在第25种发明中，
所述相位频率误差检测电路含有使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差滤波电路的输出信号的符号并加以保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时，限在从判定所述品质为欠良时起的规定时间内，输出与所述保持着的符号相应的规定的误差值。
本发明的第34种发明，其特征在于，在第25种发明中，所述频率误差检测电路含有对规定期间内发生的所述振荡时钟脉冲信号进行计数的计数电路，并将所述计数电路的计数值与规定的期望值的差额作为所述频率误差。
本发明的第35种发明，其特征在于，在第26种发明中，所述取样电路含有对根据所述振荡时钟脉冲信号取样的所述输入信号进行均衡后作为所述样值输出的均衡电路。
以下结合附图详细说明本发明，通过该说明，本发明的上述及其它的目的、特征、情况及优点将更明了。
附图说明
图1为示出使用本发明第1实施形态的时钟脉冲再生装置的信号再现装置的再现信号处理部之构成的方框图；
图2为示出本发明第1实施形态的时钟脉冲再生装置中的相位误差检测电路之构成的方框图；
图3为示出关于本发明第1实施形态的时钟脉冲再生装置中的相位误差检测电路的相位比较特性的图；
图4为示出本发明第1实施形态的时钟脉冲再生装置中的信号品质判别电路构成的方框图；
图5为示出本发明第1实施形态的时钟脉冲再生装置中的相位频率误差检测电路构成的方框图；
图6所示为说明本发明第1实施形态的时钟脉冲再生装置的运作用的信号波形图；
图7所示为说明本发明第1实施形态的时钟脉冲再生装置的运作用的信号波形图；
图8为示出本发明第1实施形态的时钟脉冲再生装置中的第2信号品质判别电路构成的方框图；
图9为示出本发明第1实施形态的时钟脉冲再生装置中的第2相位频率误差检测电路之构成的方框图；
图10为示出本发明第1实施形态的时钟脉冲再生装置中的第3相位频率误差检测电路之构成的方框图；
图11所示为说明本发明第1实施形态的时钟脉冲再生装置中的第3相位频率误差检测电路的运作用的信号波形图；
图12为示出使用本发明第2实施形态的时钟脉冲再生装置的信号再现装置的再现信号处理部之构成的方框图；
图13为示出本发明第2实施形态的时钟脉冲再生装置中的相位频率误差检测电路之构成的方框图；
图14为示出使用本发明第3实施形态的时钟脉冲再生装置的信号再现装置的再现信号处理部之构成的方框图；
图15为示出本发明第3实施形态的时钟脉冲再生装置中的相位频率误差检测电路之构成的方框图；
图16为示出使用本发明第4实施形态的时钟脉冲再生装置的信号再现装置的再现信号处理部之构成的方框图；
图17为示出使用本发明第5实施形态的时钟脉冲再生装置的信号再现装置的再现信号处理部之构成的方框图；
图18为示出使用本发明第6实施形态的时钟脉冲再生装置的信号再现装置的再现信号处理部之构成的方框图；
图19为示出使用第1现有技术的时钟脉冲再生装置的信号再现装置的再现信号处理部有关的第1构成的方框图；
图20为示出使用第2现有技术的时钟脉冲再生装置的信号再现装置的再现信号处理部有关的第2构成的方框图；
具体实施方式
以下参照附图说明本发明的实施形态。又，在图1至图18中，对相同功能的方框标上了相同的符号，并对与图19及图20相同的构成要素也标上了相同的参照符号。此外，在示出电路构成的方框图中，带箭头的细信号线表示模拟信号或1比特的数字信号，带箭头粗信号线表示2比特以上的数字信号。
图1为示出使用本发明第1实施形态的时钟脉冲再生装置的信号再现装置的再现信号处理部之构成的方框图。在图1所示的再现信号处理部中，本发明第1实施形态的时钟脉冲再生装置是标有符号111的部分。从记录媒体再现的再现信号10在再现放大器2被放大，在AD变换器4以再生时钟脉冲信号11的定时取样并量化，变换成数字再现信号17。数字再现信号17在均衡器16利用数字处理进行部分响应均衡，成为译码器输入信号12。在此，均衡器16通过从数据记录系统至数据再生系统的系统脉冲响应为(1、0、-1)的4级部分响应进行均衡处理。译码器输入信号12在维特比译码器5中利用维特比算法进行最佳译码，从而将记录在记录媒体上的数字数据作为再现数据13输出。
另一方面，译码器输入信号12在输入维特比译码器5的同时也输入相位误差检测电路6及信号品质判别电路21。相位误差检测电路6将译码器输入信号12作为输入，利用后面将介绍的手段对数据时钟脉冲与再生时钟脉冲信号11的相位误差进行检测，并将检测结果作为相位误差信号25输出。信号品质判别电路21将译码器输入信号12作为输入，利用后面将叙述的手段对与译码器输入信号12有关的信号品质进行判别，并将其结果作为品质判别信号26输出。相位误差信号25及品质判别信号26被输入相位频率误差检测电路22。相位频率误差检测电路22通过后面将叙述的手段，根据相位误差信号25及品质判别信号26求出相位频率误差信号27。相位频率误差信号27被输入环路滤波器23。环路滤波器23由主要是确定对相位误差的响应特性的系数电路20、主要是确定对频率误差的响应特性的系数电路19、加法电路30、延迟电路28及加法电路29构成。在此，加法电路30和延迟电路28构成将作为系数电路19的输出信号的相位频率误差相乘结果91按每一时钟脉冲进行积分的积分电路。作为环路滤波器23的输出信号的滤波器输出信号18在DA变换器24中变换成模拟信号，成为振荡控制信号15。振荡控制信号15被输入压控振荡器9。压控振荡器9以与振荡控制信号15相适应的频率起振，生成再生时钟脉冲信号11。压控振荡器9是振荡控制信号15的值越大越以高的频率进行振荡的振荡器。再生时钟脉冲信号11作为AD变换器4的取样时钟脉冲使用。
在时钟脉冲再生装置111中，由AD变换器4、均衡器16、相位误差检测电路6、信号品质判别电路21、相位频率误差检测电路22、环路滤波器23、DA变换器24及压控振荡器9组成的反馈路由构成PLL环路。对构成该PLL环路的功能块之中，赋予本实施形态特征的要素，即相位误差检测电路6、信号品质判别电路21及相位误差检测电路22，就其构成和运作进行说明。
图2为示出相位误差检测电路6的构成的方框图。图2所示的相位误差检测电路由3值判别电路31、延迟电路32、36、乘法电路33、34及减法电路35构成。3值判别电路31将译码器输入信号12与规定的阈值进行比较，输出1、0或-1这样3个值之中的某一个值。延迟电路32及36分别使3值判别电路31的输出及译码器输入信号12延迟1时钟脉冲周期。乘法电路33将译码器输入信号12与延迟电路32的输出相乘。乘法电路34将延迟电路36的输出与3值判别电路31的输出相乘。减法电路35求乘法电路34的输出与乘法电路33的输出的差额。由于该构成，相位误差检测电路6将译码器输入信号12作为输入，并按再生时钟脉冲信号11的每一时钟脉冲，对数据时钟脉冲与再生时钟脉冲信号11的相位误差进行检测，再将检测结果作为相位误差信号25输出。关于相位误差检测电路6的运作的详细情况，例如在Roy D.Cideciyan等所著的“数字磁记录用PRML系统”(IEEE杂志通信选集第10卷第1号，1992年1月)中有记载。如果在曲线图中将数据时钟脉冲与再生时钟脉冲信号11的相位误差取为横轴，将相位误差信号25的值取为纵轴，这样来表示相位误差检测电路6的特性，则其相位比较特性如图3所示。
图4为示出信号品质判别电路21的构成的方框图。在图4所示的信号品质判别电路中，译码器输入信号12被输入3值判别电路37及减法电路39。译码器输入信号12因为是4级部分响应均衡后的信号，所以在无噪声及相位误差时，取“A”、“0”或“-A”(其中A为表示规定振幅的常数)之中某一个的值。但实际上，由于产生噪声及相位误差，译码器输入信号12的值分布在包含上述3个值的某个范围内。因此，3值判别电路37在译码器输入信号12比“A/2”大时选择值“1”，在译码器输入信号12为“-A/2″以上且“A/2”以下时选择值“0”，在比“-A/2”小时选择值“-1”，并作为暂判定信号43输出。选择电路38在暂判定信号43为“1”、“0”或“-1”的情况下，分别选择值“A”、值“0”或值“-A”，作为基准值信号44输出。在3值判别电路37正确进行暂判定的情况下，基准值信号44为从译码器输入信号12中去除噪声及数据时钟脉冲与再生时钟脉冲信号11的相位误差的值。减法电路39求译码器输入信号12与基准值信号44的差额45。差额45在绝对值电路40中被变换成绝对值，并在低通滤波器(Low Pass Filter：LPF)41中变平滑，成为误差信号46。误差信号46表示关于译码器输入信号12的理想值与实际值之差的绝对值的平均大小。比较电路42将误差信号46与规定的阈值进行比较，对涉及译码器输入信号12的信号品质进行如下所示的判别。即，比较电路42在误差信号46为规定的阈值以下时，输出表示信号品质为“良”的值L电平(低电平)作为品质判别信号26，而在误差信号46比规定的阈值大时，输出表示信号品质为“欠良”的值H电平(高电平)作为品质判别信号26。另外在图4所示的信号品质判别电路中，在绝对值电路40中对差额45取其绝对值，但也可以不采用该构成，而代之以对差额45取平方值。
图5为示出相位频率误差检测电路22构成的方框图。在图5所示的相位频率误差检测电路中，相位误差信号25被输入符号保持电路48及选择电路49。品质判别信号26被输入上升边检测电路47及选择电路49。上升边检测电路47在检测到品质判别信号26上升边时输出值“1”作为品质变化信号50，而在未检测到品质判别信号26的上升边时输出值“0”作为品质变化信号50。品质变化信号50输入符号保持电路48。符号保持电路48在品质变化信号50为“1”时，取入并保持相位误差信号25的符号，而且输出该值作为保持符号信号51。将保持符号信号51输入选择电路49。选择电路49中输入品质判别信号26、保持符号信号51、相位误差25及规定的值“B”和“-B”。选择电路49在品质判别信号26为L电平时，选择并输出相位误差信号25，在品质判别信号26为H电平且保持符号信号51为正时选择并输出值“B”，在品质判别信号26为H电平且保持符号信号51为负时选择并输出值“-B”。
接着，对从数据时钟脉冲与再生时钟脉冲信号11频率相异状态至两时钟脉冲信号频率一致并取得相位同步状态为止的、本实施形态的时钟脉冲再生装置111的运作进行说明。
图6是数据时钟脉冲的频率变化为比再生时钟脉冲信号11的频率高的值时，本实施形态的时钟脉冲再生装置111的运作说明用信号波形图。在图6中，信号a表示在一π至π的范围的数据时钟脉冲和再生时钟脉冲信号11的相位差。信号b、c及d分别表示相位误差信号25、品质判别信号26及相位频率误差信号27。用虚线表示的信号e是数据时钟脉冲的频率。实线表示的信号f是再生时钟脉冲信号11的频率。
(期间1)在时刻t1以前
PLL环路处于取得同步的状态，数据时钟脉冲与再生时钟脉冲信号11的频率和相位均一致的状态。
(期间2)从时刻t1至时刻t2
在时刻t1，数据时钟脉冲的频率22从f1变为高的频率f2，结果使PLL环路呈不同步的状态。在时刻t1以后，再生时钟脉冲信号11的频率比数据时钟脉冲的频率相对降低，再生时钟脉冲信号11的周期比数据时钟脉冲的周期相对增长。因此，以再生时钟脉冲信号11的定时取样的译码器输入信号12的相位每一时钟脉冲都提前。其结果，相位差从0偏向正的方向，与此相对应，相位误差信号25上升。到时刻t2为止，因为相位差较小，故品质判别信号26为L电平，相位频率误差检测电路22选择相位误差信号25作为相位频率误差信号27。因此，相位频率误差信号27上升。与相位频率误差信号27的变化相对应，再生时钟脉冲信号11的频率稍许上升。
(期间3)从时刻t2至时刻t3
随着相位差变大，相位误差信号25也变大，在时刻t2时品质判别信号26变为H电平。相位频率误差检测电路22将时刻t2时的相位误差信号25的符号即值“正”取入符号保持电路48。因此，从时刻t2之后，选择值“B”作为相位频率误差信号27。这之后，一直到相位差再次变小、品质判别信号26变为L电平的时刻t3为止，相位频率误差信号27维持值“B”的状态。其结果是，滤波器输出信号18在由加法电路30和延迟电路28构成的积分电路中被积分而上升，从而再生时钟脉冲信号11的频率上升。
(期间4)从时刻t3至时刻t4
相位差再次变小，从时刻t3至时刻t4，品质判别信号26为L电平。该期间，相位频率误差检测电路22选择相位误差信号25作为相位频率误差信号27。因为如果在该期间将相位频率误差信号27积分则大致为零，故滤波器输出信号18的直流分量几乎无变化。因此，再生时钟脉冲信号11的频率几乎无变化。
(期间5)从时刻t4至时刻t5
相位差再次变大，从时刻t4至时刻t5为止，品质判别信号26为H电平。因为该期间电路的运作与从时刻t2至时刻t3为止期间的运作相同，故再生时钟脉冲信号11的频率进一步上升，接近数据时钟脉冲的频率即f2。但因为再生时钟脉冲信号11的频率接近f2，故相位差的变化变缓慢。
(期间6)从时刻t5至时刻t6
电路进行与从时刻t3至时刻t4期间相同的运作。所以，再生时钟脉冲信号11的频率几乎无变化。
(期间7)从时刻t6至时刻t7
电路进行与从时刻t2至时刻t3期间相同的运作。因此，再生时钟脉冲信号11的频率进一步上升，最后呈稍超过f2的状态。
(期间8)从时刻t7至时刻t8
相位差再次变小，在时刻t7，品质判别信号26变为L电平，并且在时刻t7时的再生时钟脉冲信号11的频率充分接近f2。在时刻t7之后，由于PLL环路的通常的同步引入操作，再生时钟脉冲信号11的频率和相位分别接近数据时钟脉冲的频率和相位。其结果是，在时刻t8，数据时钟脉冲与再生时钟脉冲信号11的频率和相位均呈一致状态。
(期间9)时刻t8之后
PLL环路返回取得同步的状态，呈数据时钟脉冲与再生时钟脉冲信号11的频率和相位均一致的状态、
图7是对数据时钟脉冲的频率变化为比再生时钟脉冲信号11的频率低的值时，本实施形态的时钟脉冲再生装置111的运作说明用信号波形图。图7所示信号的种类与图6所示信号的种类相同。
(期间1)在时刻t1以前
PLL环路处于取得同步的状态，数据时钟脉冲与再生时钟脉冲信号11的频率和相位均一致的状态。
(期间2)从时刻t1至时刻t2
在时刻t1，数据时钟脉冲的频率22从f2变为低的频率f1，结果使PLL环路呈不同步的状态。在时刻t1以后，再生时钟脉冲信号11的频率比数据时钟脉冲的频率相对增高，再生时钟脉冲信号11的周期比数据时钟脉冲的周期相对缩短。因此，以再生时钟脉冲信号11的定时取样的译码器输入信号12的相位每一时钟脉冲都延迟。其结果，相位差从0偏向负的方向，与此相对应，相位误差信号25下降。到时刻t2为止，因为相位差较小，故品质判别信号26为L电平，相位频率误差检测电路22选择相位误差信号25作为相位频率误差信号27。因此，相位频率误差信号27下降。与相位频率误差信号27的变化相对应，再生时钟脉冲信号11的频率稍许下降。
(期间3)从时刻t2至时刻t3
随着相位差变大，相位误差信号25变小，在时刻t2时品质判别信号26变为H电平。相位频率误差检测电路22将时刻t2时的相位误差信号25的符号即值“负”取入符号保持电路48。因此，从时刻t2之后，选择值“-B”作为相位频率误差信号27。这之后，一直到相位差再次变小、品质判别信号26变为L电平的时刻t3为止，相位频率误差信号27维持值“-B”的状态。其结果是，滤波器输出信号18在由加法电路30和延迟电路28构成的积分电路中被积分而下降，从而再生时钟脉冲信号11的频率下降。
(期间4)从时刻t3至时刻t4
相位差再次变小，从时刻t3至时刻t4，品质判别信号26为L电平。该期间，相位频率误差检测电路22选择相位误差信号25作为相位频率误差信号27。因为如果在该期间将相位频率误差信号27积分则基本为零，故滤波器输出信号18的直流分量几乎无变化。因此，再生时钟脉冲信号11的频率几乎无变化。
(期间5)从时刻t4至时刻t5
相位差再次变大，从时刻t4至时刻t5为止，品质判别信号26为H电平。因为该期间电路的运作与从时刻t2至时刻t3为止期间的运作相同，故再生时钟脉冲信号11的频率进一步下降，接近数据时钟脉冲的频率即f1。但因为再生时钟脉冲信号11的频率接近f1，故相位差的变化变缓慢。
(期间6)从时刻t5至时刻t6
电路进行与从时刻t3至时刻t4期间相同的运作。所以，再生时钟脉冲信号11的频率几乎无变化。
(期间7)从时刻t6至时刻t7
电路进行与从时刻t2至时刻t3期间相同的运作。因此，再生时钟脉冲信号11的频率进一步下降，最后呈稍下降过f1的状态。
(期间8)从时刻t7至时刻t8
相位差再次变小，在时刻t7，品质判别信号26变为L电平，并且在时刻t7时的再生时钟脉冲信号11的频率充分接近f1。在时刻t7之后，由于PLL环路的通常的同步引入操作，再生时钟脉冲信号11的频率和相位分别接近数据时钟脉冲的频率和相位。其结果是，在时刻t8，数据时钟脉冲与再生时钟脉冲信号11的频率和相位均呈一致的状态。
(期间9)时刻t8之后
PLL环路返回取得同步的状态，呈数据时钟脉冲与再生时钟脉冲信号11的频率和相位均一致的状态、
如以上说明所示，若采用本实施形态，在相位频率误差检测电路22中，品质判别信号26从L电平变为H电平时的相位误差信号25的符号作为保持符号信号51被保持。此外，品质判别信号26为H电平且保持符号信号51为正时，选择值“B”作为相位频率误差信号27将其输出，而当品质判别信号26为H电平且保持符号信号51为负时，选择“-B”作为相位频率误差信号27并将其输出。还有，利用基于相位频率误差信号27的信号即振荡控制信号15，控制压控振荡器9生成的再生时钟脉冲信号11的振荡频率。若采用这样的构成，可以提供即使数据时钟脉冲的频率与再生时钟脉冲信号11的频率处于不同的状态，也能恢复成两时钟脉冲信号的频率和相位均一致状态的、具有宽的同步范围的时钟脉冲再生装置。此外，因为可以构成PLL环路的反馈路由内延迟量大的电路，所以，可以做成用数字电路构成均衡器的电路结构。因此，可以实现均衡处理的高精度化及无调整化，或实现向LSI的集成化。还有，因为同步范围宽，所以，能提供即使对于再现数据的频率变动大的磁带装置等，也供给稳定的再生时钟脉冲信号的时钟脉冲再生装置。
第1实施形态的变形例
在第1实施形态中，将信号品质判别电路21做成图4所示的构成，但也可以不采用这样的构成，代之以做成图8所示的构成。图8所示的信号品质判别电路在通过基准值发生电路64从译码器输入信号12产生基准值信号44这一点上，不同于通过选择电路38从译码器输入信号12产生基准值信号44的图4所示的信号品质判别电路。
在图8所示的信号品质判别电路中，译码器输入信号12被输入减法电路39、3值判别电路37及基准值发生电路64。3值判别电路37与图4中的3值判别电路一样，根据译码器输入信号12，将值“1”或值“0”或值“-1”作为暂判定信号43输出。基准值发生电路64将译码器输入信号12及暂判定信号43作为输入，通过以下的操作求基准值信号44。首先，绝对值电路52求译码器输入信号12的绝对值，将该结果作为绝对值信号53输出。延迟电路56使选择电路54的输出信号，即选择输出信号55，延迟再生时钟脉冲信号11的1个周期，并输出延迟选择输出信号58。选择电路54在暂判定信号43为“1”或“-1”时，选择并输出绝对值信号53，而在暂判定信号43为“0”时选择并输出延迟选择输出信号58。选择输出信号55在低通滤波器59中变平滑，成为基准值正信号60。基准值正信号60相当于将译码器输入信号12被判定为值“1”或值“-1”时的信号振幅的绝对值变平滑后的值。选择电路63内输入基准值正信号60、值“0”及在符号翻转电路61中将基准值正信号60的符号翻转后的结果即基准值负信号62。选择电路63在暂判定信号43为“1”、“0”或“-1”时，分别选择基准值正信号60、值“0”或基准值负信号62，将其作为基准值信号44输出。
采用图8所示的信号品质判别电路有如下的效果。在VTR等磁带装置中，如进行搜索重放、挪用重放等那样，重放磁头边横穿过记录磁道边再现数据时，译码器输入信号12的振幅随时间的经过而发生很大的变化。但在图8所示的信号品质判别电路中，因为求出追随译码器输入信号12的振幅变化的基准值正信号60，并根据基准值正信号60生成基准值信号44，所以，即使译码器输入信号12的振幅随着时间的经过发生很大的变化时，也能追随其变化，正确判别信号品质。另外，也可以用求平方值的电路来取代绝对值电路52。
在第1实施形态中，将相位频率误差检测电路22做成图5所示的构成，但也可代之以做成图9所示的构成。图9所示的相位频率误差检测电路在相位误差信号25经过低通滤波器65后输入符号保持电路48这一点上，与相位误差信号25直接输入符号保持电路48的、图5所示的相位频率误差检测电路不相同。
在图5所示的相位频率误差检测电路中，符号保持电路48在品质变化信号50为值“1”时，取入相位误差信号25的符号，并作为保持符号信号51输出该符号。但在相位误差信号25受到噪声等的影响时，在符号保持电路48不能保持正确的符号，因此，有时PLL环路的同步引入操作需要时间。若采用图9所示的相位频率误差检测电路，因为相位误差信号25经过低通滤波器65输入符号保持电路48，所以，不易受到相位误差信号25所含噪声等的影响，频率的同步引入操作可以在短时间内更可靠地进行。
此外，相位频率误差检测电路22也可以做成图10所示的构成。图10所示的相位频率误差检测电路具有期间限定电路66，并在通过期间限定电路66的输出信号，即期间限定信号67，控制选择电路49这一点上，不同于通过品质判别信号26控制选择电路49的、图9所示的相位频率误差检测电路。期间限定电路66如图11的信号波形图所示，当品质判别信号26为H电平的期间持续规定的时间T以上时，输出将其长度限定为时间T的期间限定信号67。此时，时间T为预定的规定时间。
采用图10所示的相位频率误差检测电路有以下的效果。在信号品质判别电路21中，判定信号品质为“欠良”、信号品质判别信号26呈H电平的，有时会是数据时钟脉冲与再生时钟脉冲信号11的相位误差大且由于频率跟踪的暂时性紊乱使信号的噪声较大的情况等。在由于频率跟踪的紊乱使信号噪声增大的情况下，品质判别信号26为H电平的状态要长时间持续到频率跟踪恢复正规状态为止。此时，根据图9所示的相位频率误差检测电路，在选择电路49中，值“+B”或值“-B”长时间连续并被选择。因此，再生时钟脉冲信号11的频率会与数据时钟脉冲的频率有很大的偏差。而在图10所示的相位频率误差检测电路中，即使在这样的情况下，因为期间限定信号67连续为H电平的期间被限定为时间T，所以，再生时钟脉冲信号11的频率不会与数据时钟脉冲的频率有很大的偏差。
此外，在频率跟踪无紊乱的状态下再生时钟脉冲信号11的频率与数据时钟脉冲的频率相异时，如图6及图7的信号波形图中所示，品质判别信号26连续为H电平的期间较短。如果设定时间T并使该期间比时间T短，则期间限定信号67成为以与品质判别信号26相同的定时发生变化的信号。因此，期间限定电路66不影响PLL环路的同步引入操作，故使用图10所示的相位频率误差检测电路的本实施形态的时钟脉冲再生装置再生与数据时钟脉冲一致的再生时钟脉冲信号11。
第2实施形态
图12为示出使用本发明第2实施形态涉及的时钟脉冲再生装置的信号再现装置的再现信号处理部之构成的方框图。在图12所示的再现信号处理部中，本发明的第2实施形态的时钟脉冲再生装置是标有符号112的部分。图12所示时钟脉冲再生装置112具有检测频率误差信号76的频率误差检测电路68，并通过具有不同内部构成的相位频率误差检测电路79来生成相位频率误差信号27，这一点与图1所示的时钟脉冲再生装置111相异。在此，对该相异点及本实施形态的效果进行说明。
在图12所示的时钟脉冲再生装置112中，频率误差检测电路68由门脉冲发生电路70、计数器72及减法电路75构成。对门脉冲发生电路70输入频率已知的基准时钟脉冲信号69。门脉冲发生电路70根据基准时钟脉冲信号69生成具有规定时间宽度的门脉冲信号71。对计数器72输入门脉冲信号71及再生时钟脉冲信号11。计数器72对在门脉冲信号71的时间内发生的再生时钟脉冲信号11的时钟脉冲的个数进行计数，并输出该值作为计数值73。因为门脉冲信号71的时间宽度是一定的，所以计数值73与再生时钟脉冲信号11的频率成正比。减法电路75从基准计数值74减去计数值73，并输出其结果作为频率误差信号76。另外，基准计数值74是根据数据时钟脉冲的频率和门脉冲信号71的时间宽度预先求出的计数值73的期望值。频率误差信号76的值与数据时钟脉冲和再生时钟脉冲信号11的频率之差成正比。频率误差信号76被输入相位频率误差检测电路79。
图13为示出相位频率误差检测电路79的构成的方框图。符号判别电路80将输入相位频率误差检测电路79的频率误差信号76的符号作为频率误差符号信号98输出。绝对值电路81将频率误差信号的绝对值作为绝对值信号82输出。比较电路83将绝对值信号82与规定的阈值Δf进行比较，当绝对值信号82在阈值Δf以下时，将值“0”作为频率误差判别信号99进行输出，而当绝对值信号82比阈值Δf大时，将值“1”作为频率误差判别信号99进行输出。频率误差符号信号98和频率误差判别信号99与相位误差信号25一起被输入选择电路84。选择电路84根据频率误差符号信号98及频率误差判别信号99，选择相位误差信号25、规定的值“+C”或规定的值“-C”中的某一个，并将其作为相位频率误差信号27进行输出如下。即，选择电路84在频率误差判别信号99为值“0”时选择并输出相位误差信号25作为相位频率误差信号27，在频率误差判别信号99为值“1”且频率误差符号信号98为正时，选择并输出值“+C”作为相位频率误差信号27，而在频率误差判别信号99为值“1”且频率误差符号信号98为负时，选择并输出值“-C”作为相位频率误差信号27。
利用上述电路构成的本实施形态中，当数据时钟脉冲与再生时钟脉冲信号11的频率之差比Δf大时，与频率误差的符号对应的规定值“C”或“-C”作为相位频率误差信号27被输入环路滤波器23。因此，环路滤波器的输出信号，即滤波器输出信号18，由于环路滤波器23内的积分电路的功能而单调增加或减少，振荡控制信号15随之也单调增加或减少。因为用这样的振荡控制信号15控制压控振荡器9，所以，再生时钟脉冲信号11的频率单调增加或减少，最后数据时钟脉冲与再生时钟脉冲信号11的频率之差变为Δf以下。一旦两时钟脉冲信号的频率之差变为Δf以下，相位频率误差检测电路79即选择相位频率误差信号25取代值“C”或“-C”，将其作为相位频率误差信号27进行输出。如果预先将Δf设定为适当的值，PLL环路随后就进行通常的同步引入操作，所以，数据时钟脉冲与再生时钟脉冲信号11的频率和相位均呈一致的状态。
如上所述，根据本实施形态，在相位频率误差检测电路79中，当频率误差判别信号为“0”时，选择相位误差信号25作为相位频率误差信号27，而在频率误差判别信号99为“1”时，选择与频率误差符号信号98对应的规定值作为相位频率误差信号27。此外，还利用基于所选择的相位频率误差信号27的信号，即振荡控制信号15，控制压控振荡器9生成的再生时钟脉冲信号11的振荡频率。若采用这样的构成，就能提供即使是从数据时钟脉冲与再生时钟脉冲信号11的频率有很大差异的状态开始，也恢复到两时钟脉冲信号的频率和相位均一致状态的、具有宽的同步范围的时钟脉冲再生装置。在第1实施形态中，当数据时钟脉冲与再生时钟脉冲信号11的频率之差极大时，有时PLL环路的同步引入操作不能正确进行。而在本实施形态中，因为使用基准时钟脉冲信号69检测频率误差，故即使在数据时钟脉冲与再生时钟脉冲信号11的频率之差极大时，也能可靠进行PLL环路的同步引入操作。因此，可以提供与第1实施形态相比，具有更宽同步范围的时钟脉冲再生装置。如在第1实施形态中已说明过的那样，具有宽的同步范围的时钟脉冲再生装置，具有能实现均衡处理的高精度化、无调整化及向LSI的集成化的效果，并具有也能应用于再现数据的频率变动大的磁带等装置的效果等。若采用本实施形态，则这些效果更显著。
第3实施形态
图14为示出使用本发明第3实施形态的时钟脉冲再生装置的信号再现装置的再现信号处理部之构成的方框图。在图14所示的再现信号处理部中，本发明第3实施形态的时钟脉冲再生装置是标有符号113的部分。图14所示的时钟脉冲再生装置113具有图1所示的第1实施形态的时钟脉冲再生装置111及图12所示的第2实施形态的时钟脉冲再生装置112两者的特征。在第1实施形态中，相位频率误差检测电路22使用相位误差信号25及品质判别信号26来生成相位频率误差信号27，而在本实施形态中，相位频率误差检测电路85除了相位误差信号25及品质判别信号26之外，还使用频率误差信号76来生成相位频率误差信号27。在此对该不同点及本实施形态的效果进行说明。
在图14所示的时钟脉冲再生装置113中，AD变换器4、均衡器16、相位误差检测电路6、信号品质判别电路21、环路滤波器23、DA变换器24及压控振荡器9与第1实施形态一样运作，频率误差检测电路68与第2实施形态一样运作。图15为示出使本实施形态具有不同于其它实施形态的特征的相位频率误差检测电路85的构成的方框图。在图15所示的相位频率误差检测电路由第1块86及第2块87构成。第1块86通过与图10所示的第1实施形态中的相位频率误差检测电路22相同的构成进行相同的运作。第2块87通过与图13所示的第2实施形态中的相位频率误差检测电路79相同的构成进行相同的运作。在利用上述电路构成的本实施形态中，当数据时钟脉冲与再生时钟脉冲信号11的频率之差比Δf大时，进行与图12所示的第2实施形态的时钟脉冲再生装置112相同的运作，当频率之差比Δf小时，进行与图1所示第1实施形态的时钟脉冲再生装置111相同的运作。因此，当数据时钟脉冲与再生时钟脉冲信号11的频率之差比Δf大时，首先进行与第2实施形态的时钟脉冲再生装置112相同的运作，从而两时钟脉冲信号的频率之差变为Δf以下，然后进行与第1实施形态的时钟脉冲再生装置111相同的运作，从而变为数据时钟脉冲与再生时钟脉冲信号11的频率和相位均一致的状态。
本实施形态的效果如下。在第1实施形态中，当数据时钟脉冲与再生时钟脉冲信号11的频率之差极大时，有时PLL环路的同步引入操作会不能正确进行。与此相反，在本实施形态中，因为与第2实施形态一样，根据基准时钟脉冲信号69检测频率误差，所以，即使在数据时钟脉冲与再生时钟脉冲信号11的频率之差极大的情况下，也能可靠进行PLL环路的同步引入操作。此外，第2实施形态中，在数据时钟脉冲与再生时钟脉冲信号11的频率之差变为Δf以下之后，进行PLL环路的通常的同步引入操作。因此，必须将Δf设定为充分小的值，小到能正确进行PLL环路的通常同步引入操作的程度，同时必须充分提高基准时钟脉冲信号69的频率及基准计数值74的精度。与此相反，若采用本实施形态，因为在数据时钟脉冲与再生时钟脉冲信号11的频率之差变为Δf之后，进行与第1实施形态相同的运作，所以，即使Δf是较大的值也能允许。因此，具有不必提高基准时钟脉冲信号69的频率及基准计数值74的精度，电路的实现容易这样的效果。
另外，在以上的说明中，图15所示的第1块86是与图10所示的相位频率误差检测电路相同的，但也可代之以做成与图5或图9所示的相位频率误差检测电路相同的电路。此外，图14所示的信号品质判别电路21可以做成图4所示的构成或图8所示的构成。还有，图4所示的绝对值电路40及图8所示的绝对值电路52也可以置换成求平方值的电路。
第4实施形态
图16为示出使用本发明第4实施形态的时钟脉冲再生装置的信号再现装置的再现信号处理部之构成的方框图。在图16所示的再现信号处理部中，本发明的第4实施形态的时钟脉冲再生装置是标有符号114的部分。若将本实施形态与图12所示的第2实施形态进行比较可知，在本实施形态不具有相位频率误差检测电路79这一点、由绝对值电路81和比较电路83生成的频率误差判别信号99及相位误差信号25被输入环路滤波器89这一点，以及环路滤波器89含有选择电路93这一点上，与第2实施形态不相同。在此对该不同点及本实施形态的效果进行说明。
在图16所示的时钟脉冲再生装置114中，AD变换器4、均衡器16、相位误差检测电路6、DA变换器24、压控振荡器9及频率误差检测电路68与第2实施形态一样进行运作。系数电路90对频率误差信号76乘上规定的系数，并将其结果输出作为频率误差相乘结果92。绝对值电路81将频率误差信号76的绝对值作为绝对值信号82输出。比较电路83将绝对值信号82与规定的阈值Δf进行比较，当绝对值信号82为阈值Δf以下时，作为频率误差判别信号99，输出值“0”，而当绝对值信号82比阈值Δf大时，作为频率误差判别信号99，输出值“1”。频率误差相乘结果92和频率误差判别信号99被输入环路滤波器89。
环路滤波器89由主要决定对相位误差的响应特性的系数电路20、主要决定对频率误差的响应特性的系数电路19、选择电路93、加法电路30、延迟电路28及加法电路29所构成。在此，加法电路30和延迟电路28构成对选择电路93的输出信号即选择输出信号94按每一时钟脉冲进行积分的积分电路。对选择电路93输入系数电路19中将相位误差信号25乘上规定的系数后的结果(即相位频率误差相乘结果91)以及频率误差相乘结果92。选择电路93在频率误差判别信号99为“0”时及频率误差判别信号99为“1”时，分别选择相位频率误差相乘结果91及频率误差相乘结果92作为选择输出信号94加以输出。选择输出信号94由加法电路39及延迟电路28构成的积分电路进行积分。加法电路39的输出，即积分结果信号95，在加法电路29加上系数电路20中相位误差信号25乘上规定系数后的结果。加法电路29的输出作为滤波器输出信号18被输出。
利用上述电路构成的本实施形态中，当数据时钟脉冲与再生时钟脉冲信号11的频率之差比Δf大时，选择电路93选择与频率误差信号76成正比的频率误差相乘结果92并作为选择输出信号94加以输出，该选择输出信号94被输入由加法电路30和延迟电路28构成的积分电路，所以，数据时钟脉冲与再生时钟脉冲信号11的频率之差变小。一旦两时钟脉冲信号的频率之差变为Δf以下，选择电路93即选择相位频率误差相乘结果91来取代频率误差相乘结果92加以输出。如果预先将Δf设定为适当的值，则因为PLL环路随后进行通常的同步引入操作，所以变成数据时钟脉冲与再生时钟脉冲信号11的频率和相位均一致的状态。
本实施形态的效果如下。在第2实施形态中，当数据时钟脉冲与再生时钟脉冲信号11的频率之差比Δf大时，恒定值“+C”或“-C”被输入环路滤波器23，与频率之差无关。与此相反，在本实施形态中，与频率之差成正比的值被输入环路滤波器89的积分电路。因此，除了与第2实施形态一样能实现宽的同步范围这一效果之外，还具有能以比第2实施形态短的时间使数据时钟脉冲与再生时钟脉冲信号11的频率之差变为Δf以下，从而两时钟脉冲的频率和相位为一致状态前的时间缩短的效果。
第5实施形态
图17为示出使用本发明第5实施形态的时钟脉冲再生装置的信号再现装置中的再现信号处理部之构成的方框图。在图17所示的再现信号处理部中，本发明第5实施形态的时钟脉冲再生装置是标有符号115的部分。图17所示的时钟脉冲再生装置115具有图1所示第1实施形态的时钟脉冲再生装置111及图16所示的第4实施形态的时钟脉冲再生装置114这样两者的特征。本实施形态在具有信号品质判别电路21及相位频率误差检测电路22这一点，以及相位频率误差信号27被输入环路滤波器89这一点上，与相位误差信号25被输入环路滤波器89的图16所示的第4实施形态不相同。在此对该不同点及本实施形态的效果进行说明。
在图17所示的时钟脉冲再生装置115中，AD变换器4、均衡器16、相位误差检测电路6、信号品质判别电路21、相位频率误差检测电路22、DA变换器24及压控振荡器9与第1实施形态一样运作，频率误差检测电路68、绝对值电路81、比较电路83、系数电路90及环路滤波器89与第4实施形态一样运作。
利用上述电路构成的本实施形态中，当数据时钟脉冲与再生时钟脉冲信号11的频率之差比Δf大时，进行与图16所示的第4实施形态的时钟脉冲再生装置114相同的运作，当频率之差为Δf以下时，进行与图1所示的第1实施形态的时钟脉冲再生装置111相同的运作。因此，当数据时钟脉冲与再生时钟脉冲信号111的频率之差比Δf大时，先进行与第4实施形态的时钟脉冲再生装置114相同的运作，使两时钟脉冲信号的频率之差变为Δf以下，然后进行与第1实施形态的时钟脉冲再生装置111相同的运作，从而使数据时钟脉冲与再生时钟脉冲信号11的频率和相位均呈一致的状态。
本实施形态的效果如下。在第1实施形态中，当数据时钟脉冲与再生时钟脉冲信号11的频率之差极大时，PLL环路的同步引入操作有时不能正确进行。与此相反，在本实施形态中，因为与第4实施形态一样，根据基准时钟脉冲信号69测出频率误差，所以，即使在数据时钟脉冲与再生时钟脉冲信号11的频率之差极大的情况下，PLL的同步引入操作也可靠地以短时间进行。此外，在第4实施形态中，数据时钟脉冲与再生时钟脉冲信号11的频率之差变为Δf以下之后，进行PLL环路的通常的同步引入操作。因此，必须将Δf设定为PLL环路的通常的同步引入操作能正确进行程度的充分小的值，同时必须充分提高基准时钟脉冲信号69的频率及基准计数值74的精度。与此相反，在本实施形态中，因为数据时钟脉冲与再生时钟脉冲信号11的频率之差变为Δf以下之后，进行与第1实施形态相同的运作，所以，作为Δf，即使是较大的值也能允许。因此，具有不必提高基准时钟脉冲信号69的频率及基准计数值74的精度，电路的实现容易这样的效果。另外，图17所示的信号品质判别电路21可以做成图4所示构成或图8所示的构成。还有，图4所示绝对值电路40及图8所示绝对值电路52也可以置换成求平方值的电路。再有，相位频率误差检测电路22可以做成图9或图10之中的任一种构成。
第6实施形态
在根据本发明第1至第5实施形态的时钟脉冲再生装置中，如图20所示的第2现有技术那样，均衡器由数字电路构成，设置在PLL环路的反馈路由内。取代这样的构成的，可以如图19所示的第1现有技术那样，用模拟电路构成均衡器，设置在PLL环路的反馈路由之外。
图18为示出使用本发明第6实施形态的时钟脉冲再生装置的信号处理装置的再现信号处理部之构成的方框图。在图18中，本发明第6实施形态的时钟脉冲再生装置是标有符号116的部分。图18所示的时钟脉冲再生装置116是对图1所示的第1实施形态的时钟脉冲再生装置111，用模拟电路构成均衡器时的装置。若采用本实施形态，具有与第1实施形态相同的效果，并且，因为只要在广泛应用的使用第1现有技术的信号处理装置的再现信号处理部添加外部电路即可，故具有实现容易的效果。
另外，图18示出了关于第1实施形态的时钟脉冲再生装置111的变形例，关于第2至第5实施形态的时钟脉冲再生装置也可以构成同样的变形例。
虽然以上对本发明作了详细说明，但上述说明完全是举例性的而不是限制性的。应该明了，在不背离本发明精神的情况下，可以作各种修改和变动。

Claims (35)

1.一种再生从输入信号再现数字数据用的时钟脉冲信号的时钟脉冲再生装置，其特征在于，所述装置具有：
接受控制信号的供给并生成频率与所述控制信号相适应的时钟脉冲信号作为振荡时钟脉冲信号的振荡电路；
利用所述振荡时钟脉冲信号对所述输入信号取样并输出所述输入信号的样值的取样电路；
根据所述样值，检测所述振荡时钟脉冲信号相对所述数字数据再现要使用的时钟脉冲信号的相位误差的相位误差检测电路；
根据所述样值和作为与所述样值对应的所述数字数据的推定值的暂判定结果来判别所取样的所述输入信号品质良否的品质判别电路；
输出基于所述相位误差和所述品质判别电路的判别结果的相位频率误差信号的相位频率误差检测电路，其中当所述品质为良时，所述相位误差被输出作为所述相位频率误差信号，当所述品质从良变欠良时，在从品质由良变欠良后的至少一段给定时间内，与检测到的相位误差符号相对应的一个给定误差值被输出作为所述相位频率误差信号；
使所述相位频率误差信号变平滑并供给所述振荡电路作为所述控制信号的滤波电路；
其中输出所述振荡时钟脉冲信号作为再现所述数字数据用的所述时钟脉冲信号，
其中所述品质判别电路包括：
根据所述样值推定所述数字数据并作为所述暂判定结果输出的暂判定电路；
根据所述暂判定结果发生基准值的基准值发生电路；
求所述样值与所述基准值的差额的运算电路，其中根据所述差额判别所述品质是否良好。
2.根据权利要求1所述的时钟脉冲再生装置，其特征在于，所述基准值发生电路发生追随所取样的所述输入信号的振幅变化的基准值。
3.根据权利要求1所述的时钟脉冲再生装置，其特征在于，所述品质判别电路将基于所述差额绝对值的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
4.根据权利要求1所述的时钟脉冲再生装置，其特征在于，所述品质判别电路将基于所述差额的平方的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
5.根据权利要求1所述的时钟脉冲再生装置，其特征在于，所述品质判别电路包含低通滤波器，将通过所述低通滤波器后的所述差额与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
6.根据权利要求1所述的时钟脉冲再生装置，其特征在于，所述相位频率误差检测电路根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差的符号并将其保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时输出与所述保持着的符号对应的所述误差值。
7.根据权利要求1所述的时钟脉冲再生装置，其特征在于，
所述相位频率误差检测电路包含使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差滤波电路输出信号的符号并将其保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时输出与所述保持着的符号对应的所述误差值。
8.根据权利要求1所述的时钟脉冲再生装置，其特征在于，
所述相位频率误差检测电路包含使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到到欠良时，取入所述相位误差滤波电路输出信号的符号并将其保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时，限在从判定所述品质为欠良时起的规定时间内，输出与所述保持着的符号对应的所述误差值。
9.根据权利要求1所述的时钟脉冲再生装置，其特征在于，所述滤波电路含有对所述相位频率误差检测电路的输出进行积分的积分电路。
10.根据权利要求1所述的时钟脉冲再生装置，其特征在于，所述取样电路含有对根据所述振荡时钟脉冲信号所取样的所述输入信号进行均衡后作为所述样值输出的均衡电路。
11.一种再生从输入信号再现数字数据用的时钟脉冲信号的时钟脉冲再生装置，其特征在于，所述装置具有：
接受控制信号的供给并生成频率与所述控制信号相适应的时钟脉冲信号作为振荡时钟脉冲信号的振荡电路；
根据所述振荡时钟脉冲信号对所述输入信号进行取样并输出所述输入信号的样值的取样电路；
根据所述样值，检测所述振荡时钟脉冲信号相对所述数字数据再现要使用的时钟脉冲信号的相位误差的相位误差检测电路；
根据所述样值和作为与所述样值对应的所述数字数据的推定值的暂判定结果，判别所取样的所述输入信号的品质良否的品质判别电路；
检测所述振荡时钟脉冲信号的频率与规定的基准频率之差作为频率误差的频率误差检测电路；
输出基于所述相位误差、所述品质判别电路的所述判别结果及所述频率误差的相位频率误差信号的相位频率误差检测电路，其中，当所述频率误差的绝对值大于一给定阈值时，一给定第一误差值被输出作为所述相位频率误差信号，而当所述频率误差的绝对值小于所述阈值时，在所述品质为良的时间段内所述相位误差被输出，当品质从良变欠良时，在从品质由良变欠良后的至少一段给定时间内，与检测到的所述相位误差符号相对应的一给定第二误差值被输出；
使所述相位频率误差信号变平滑并供给所述振荡电路作为所述控制信号的滤波电路；
其中输出所述振荡时钟脉冲信号作为再现所述数字数据用的所述时钟脉冲信号，
其中所述品质判别电路包括：
根据所述样值推定所述数字数据并将其作为所述暂判定结果输出的暂判定电路；
根据所述暂判定结果发生基准值的基准值发生电路；
求所述样值与所述基准值的差额的运算电路，其中根据所述差额判别所述品质是否良好。
12.根据权利要求11所述的时钟脉冲再生装置，其特征在于，所述基准值发生电路发生追随所取样的所述输入信号的振幅变化的基准值。
13.根据权利要求11所述的时钟脉冲再生装置，其特征在于，所述品质判别电路将基于所述差额绝对值的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
14.根据权利要求11所述的时钟脉冲再生装置，其特征在于，所述品质判别电路将基于所述差额的平方的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
15.根据权利要求11所述的时钟脉冲再生装置，其特征在于，所述品质判别电路包含低通滤波器，将通过所述低通滤波器后的所述差额与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
16.根据权利要求11所述的时钟脉冲再生装置，其特征在于，所述相位频率误差检测电路根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差的符号并加以保持，当所述频率误差的绝对值比规定的阈值大时，输出与所述频率误差有相同符号的规定的第1误差值，当所述频率误差的绝对值比所述阈值小时，在所述品质为良的期间输出所述相位误差，在所述品质为欠良的期间输出与所述保持着的符号对应的规定的第2误差值。
17.根据权利要求11所述的时钟脉冲再生装置，其特征在于，
所述相位频率误差检测电路含有使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差滤波电路的输出信号的符号并加以保持，当所述频率误差的绝对值比规定的阈值大时，输出与所述频率误差有相同符号的所述第1误差值，当所述频率误差的绝对值比所述阈值小时，在所述品质为良期间输出所述相位误差，在所述品质为欠良期间输出与所述保持着的符号对应的所述第2误差值。
18.根据权利要求11所述的时钟脉冲再生装置，其特征在于，
所述相位频率误差检测电路含有使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差滤波电路的输出信号的符号并加以保持，当所述频率误差的绝对值比规定的阈值大时，输出与所述频率误差有相同符号的所述第1误差值，当所述频率误差的绝对值比所述阈值小时，在所述品质为良期间输出所述相位误差，在所述品质为欠良期间，限在从判定所述品质为欠良的时刻起的规定时间内，输出与所述保持着的符号对应的所述第2误差值。
19.根据权利要求11所述的时钟脉冲再生装置，其特征在于，所述频率误差检测电路含有对规定期间内发生的所述振荡时钟脉冲信号进行计数的计数电路，并将所述计数电路得出的计数值与规定的期望值的差额作为所述频率误差。
20.根据权利要求11所述的时钟脉冲再生装置，其特征在于，所述滤波电路含有对所述相位频率误差检测电路的输出进行积分的积分电路。
21.根据权利要求11所述的时钟脉冲再生装置，其特征在于，所述取样电路含有对根据所述振荡时钟脉冲信号取样的所述输入信号进行均衡后作为所述样值输出的均衡电路。
22.一种再生从输入信号再现数字数据用的时钟脉冲信号的时钟脉冲再生装置，其特征在于，具有：
接受控制信号的供给并生成频率与所述控制信号相适应的时钟脉冲信号作为振荡时钟脉冲信号的振荡电路；
根据所述振荡时钟脉冲信号对所述输入信号进行取样并输出所述输入信号的样值的取样电路；
根据所述样值，对所述振荡时钟脉冲信号相对所述数字数据再现要使用的时钟脉冲信号的相位误差进行检测的相位误差检测电路；
检测所述振荡时钟脉冲信号的频率与规定的基准频率之差作为频率误差的频率误差检测电路；
当所述频率误差的绝对值比规定的阈值小时，选择所述相位误差，当所述频率误差的绝对值比所述阈值大时，选择所述频率误差的选择电路；
对所述选择电路的输出进行积分的积分电路；
将所述相位误差检测电路的输出与所述积分电路的输出混合后供给所述振荡电路作为所述控制信号的混合电路；
输出所述振荡时钟脉冲信号作为再现所述数字数据用的所述时钟脉冲信号。
23.根据权利要求22所述的时钟脉冲再生装置，其特征在于，所述频率误差检测电路含有对规定期间内发生的所述振荡时钟脉冲信号进行计数的计数电路，并将所述计数电路得出的计数值与规定的期望值的差额作为所述频率误差。
24.根据权利要求22所述的时钟脉冲再生装置，其特征在于，所述取样电路含有对根据所述振荡时钟脉冲信号取样的所述输入信号进行均衡后作为所述样值输出的均衡电路。
25.一种再生从输入信号再现数字数据用的时钟脉冲信号的时钟脉冲再生装置，其特征在于，具有：
接受控制信号的供给并生成频率与所述控制信号相适应的时钟脉冲信号作为振荡时钟脉冲信号的振荡电路；
根据所述振荡时钟脉冲信号对所述输入信号进行取样并输出所述输入信号的样值的取样电路；
根据所述样值，对所述振荡时钟脉冲信号相对所述数字数据再现要使用的时钟脉冲信号的相位误差进行检测的相位误差检测电路；
根据所述样值和作为与所述样值对应的所述数字数据的推定值的暂判定结果，判别所取样的所述输入信号的品质良否的品质判别电路；
输出基于所述相位误差和所述品质判别电路的判别结果的相位频率误差信号的相位频率误差检测电路；
检测所述振荡时钟脉冲信号的频率与规定的基准频率之差作为频率误差的频率误差检测电路；
当所述频率误差的绝对值比规定的阈值小时，选择所述相位频率误差信号，当所述频率误差的绝对值比所述阈值大时，选择所述频率误差的选择电路；
对所述选择电路的输出进行积分的积分电路；
将所述相位频率误差检测电路的输出与所述积分电路的输出混合后供给所述振荡电路作为所述控制信号的混合电路；
输出所述振荡时钟脉冲信号作为再现所述数字数据用的所述时钟脉冲信号。
26.根据权利要求25所述的时钟脉冲再生装置，其特征在于，
所述品质判别电路含有：
根据所述样值推定所述数字数据并将其作为所述暂判定结果输出的暂判定电路；
根据所述暂判定结果发生基准值的基准值发生电路；
求所述样值与所述基准值的差额的运算电路；
根据所述差额判别所述品质是否良好。
27.根据权利要求26所述的时钟脉冲再生装置，其特征在于，所述基准值发生电路发生追随所取样的所述输入信号的振幅变化的基准值。
28.根据权利要求26所述的时钟脉冲再生装置，其特征在于，所述品质判别电路将基于所述差额绝对值的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
29.根据权利要求26所述时钟脉冲再生装置，其特征在于，所述品质判别电路将基于所述差额的平方的值与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
30.根据权利要求26所述的时钟脉冲再生装置，其特征在于，所述品质判别电路含有低通滤波器，将通过所述低通滤波器后的所述差额与规定的阈值进行比较，并根据所述比较结果判别所述品质是否良好。
31.根据权利要求25所述的时钟脉冲再生装置，其特征在于，所述相位频率误差检测电路根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差的符号并加以保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时输出与所述保持着的符号相应的规定误差值。
32.根据权利要求25所述的时钟脉冲再生装置，其特征在于，
所述相位频率误差检测电路含有使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差滤波电路的输出信号的符号并加以保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时，输出与所述保持着的符号相应的规定误差值。
33.根据权利要求25所述的时钟脉冲再生装置，其特征在于，
所述相位频率误差检测电路含有使所述相位误差变平滑的相位误差滤波电路，
根据所述品质判别电路的判别结果，每当所述品质从良变到欠良时，取入所述相位误差滤波电路的输出信号的符号并加以保持，当所述品质为良时输出所述相位误差，当所述品质为欠良时，限在从判定所述品质为欠良时起的规定时间内，输出与所述保持着的符号相应的规定的误差值。
34.根据权利要求25所述的时钟脉冲再生装置，其特征在于，所述频率误差检测电路含有对规定期间内发生的所述振荡时钟脉冲信号进行计数的计数电路，并将所述计数电路的计数值与规定的期望值的差额作为所述频率误差。
35.根据权利要求25所述的时钟脉冲再生装置，其特征在于，所述取样电路含有对根据所述振荡时钟脉冲信号取样的所述输入信号进行均衡后作为所述样值输出的均衡电路。
CNB001068245A 1999-04-16 2000-04-14 时钟脉冲再生装置 Expired - Fee Related CN1158810C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP110057/1999 1999-04-16
JP11005799A JP3683120B2 (ja) 1999-04-16 1999-04-16 クロック再生装置

Publications (2)

Publication Number Publication Date
CN1271211A CN1271211A (zh) 2000-10-25
CN1158810C true CN1158810C (zh) 2004-07-21

Family

ID=14526003

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001068245A Expired - Fee Related CN1158810C (zh) 1999-04-16 2000-04-14 时钟脉冲再生装置

Country Status (5)

Country Link
US (2) US6560053B1 (zh)
EP (1) EP1045545B1 (zh)
JP (1) JP3683120B2 (zh)
CN (1) CN1158810C (zh)
DE (1) DE60035731T2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1163894C (zh) * 1998-12-17 2004-08-25 松下电器产业株式会社 频率控制和相位同步电路
JP3597433B2 (ja) * 1999-12-20 2004-12-08 富士通株式会社 データ再生システムにおけるクロック調整装置及び光ディスク装置
US6791776B2 (en) * 2000-04-26 2004-09-14 Hitachi, Ltd. Apparatus for information recording and reproducing
US6738922B1 (en) * 2000-10-06 2004-05-18 Vitesse Semiconductor Corporation Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal
JP3821472B2 (ja) * 2002-01-29 2006-09-13 松下電器産業株式会社 異常波形検出回路および情報再生装置
JP2003256071A (ja) * 2002-02-28 2003-09-10 Fujitsu Ltd 記憶装置およびクロック制御回路
DE10245687B4 (de) * 2002-09-30 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Frequenzfehlerkorrektur in einem Übertragungssystem
CN100341244C (zh) * 2002-10-30 2007-10-03 联发科技股份有限公司 自动调整压控振荡器中心频率的时钟脉冲恢复电路
DE10251313B4 (de) * 2002-11-04 2007-05-03 Advanced Micro Devices, Inc., Sunnyvale Gemeinsame Benutzung eines Schaltkreises für Frequenz- und Phasenfehlerkorrektur
US7639736B2 (en) * 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
KR100631974B1 (ko) * 2005-03-29 2006-10-11 삼성전기주식회사 디지털 타이밍 복원기능을 갖는 수신기
US7564931B2 (en) * 2005-05-10 2009-07-21 Seagate Technology Llc Robust maximum-likelihood based timing recovery
US7245449B2 (en) * 2005-07-28 2007-07-17 Guzik Technical Enterprises Timing analysis of read back signals in magnetic recording devices
US7589927B2 (en) * 2005-08-30 2009-09-15 International Business Machines Corporation Dynamically adapting a read channel equalizer
JP4821264B2 (ja) * 2005-10-25 2011-11-24 ソニー株式会社 同期装置、同期方法及び同期プログラム並びにデータ再生装置
KR100758305B1 (ko) 2005-12-08 2007-09-12 한국전자통신연구원 위성 디지털 비디오 방송 시스템에서 주파수 오프셋을보정하는 장치 및 방법
US8074126B1 (en) 2006-06-07 2011-12-06 Marvell International Ltd. Non-intrusive eye monitor system
US7634040B1 (en) * 2006-11-06 2009-12-15 Mediatek Inc. Loop latency compensated phase-locked loop
EP2405577B1 (en) * 2010-07-06 2019-04-24 Cisco Technology, Inc. Phase detection method and circuit
US8780476B2 (en) * 2011-09-23 2014-07-15 Lsi Corporation Systems and methods for controlled wedge spacing in a storage device
US10439793B2 (en) * 2017-05-03 2019-10-08 Global Unichip Corporation Device and method for recovering clock and data
US10027332B1 (en) * 2017-08-07 2018-07-17 Pericom Semiconductor Corporation Referenceless clock and data recovery circuits
US11799599B2 (en) * 2021-02-25 2023-10-24 Marvell Asia Pte Ltd Measuring reception quality of a Differential Manchester Encoded signal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552942A (en) * 1994-08-23 1996-09-03 Quantum Corporation Zero phase start optimization using mean squared error in a PRML recording channel
JPH0863893A (ja) * 1994-08-25 1996-03-08 Canon Inc クロック発生装置
JP3647047B2 (ja) * 1996-07-22 2005-05-11 シーゲイト テクノロジー エルエルシー 位相検出推定器
JPH10107623A (ja) * 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、ｐｌｌ演算装置および方法
JP3308846B2 (ja) * 1997-03-14 2002-07-29 株式会社東芝 位相同期回路及び記録再生装置

Also Published As

Publication number Publication date
JP3683120B2 (ja) 2005-08-17
EP1045545A3 (en) 2005-04-27
US6560053B1 (en) 2003-05-06
US20030128451A1 (en) 2003-07-10
JP2000306340A (ja) 2000-11-02
US6747826B2 (en) 2004-06-08
EP1045545B1 (en) 2007-08-01
DE60035731T2 (de) 2008-04-30
DE60035731D1 (de) 2007-09-13
CN1271211A (zh) 2000-10-25
EP1045545A2 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
CN1158810C (zh) 时钟脉冲再生装置
CN1111842C (zh) 磁盘重现装置和用于控制该装置的方法
CN1109345C (zh) 错误纠正设备和方法，及磁盘设备
CN1225902C (zh) 复制设备和复制方法
CN1254818C (zh) 光盘再生装置
CN1201325C (zh) 再现数据方法和装置及记录和/或再现数据的方法和装置
CN1951015A (zh) 锁相环电路及信息再现装置
CN1197246C (zh) 锁相环装置
CN1417793A (zh) 信号质量评估方法、信息记录/还原系统和记录校正方法
CN1037636C (zh) 数字信号磁记录和重放设备
CN1214386C (zh) 记录方法、记录装置、再生方法、再生装置以及记录介质
CN1729528A (zh) 频率和相位控制装置以及最大似然解码器
CN1358310A (zh) 数字记录数据再生装置
CN1301595C (zh) 调制装置和方法及dsv控制比特生成方法
CN1873815A (zh) 跳动检测装置
CN1612477A (zh) 自适应均衡器、解码装置和误差检测装置
CN1383614A (zh) 压缩方法及装置、扩展方法及装置、压缩扩展系统、存储媒体、程序
CN1217610A (zh) 锁相环电路、再现装置和相位锁定方法
CN1309172C (zh) 调制设备和方法以及dsv控制比特产生方法
CN1187975C (zh) 图象信号发射和叠加信息提取法、输出和接收装置及记录介质
CN1768529A (zh) 音频/视频记录装置、记录方法、再现装置、再现方法、再现程序和记录程序
CN101047676A (zh) 低等待时间基线漂移补偿系统和方法
CN1235217C (zh) 重放装置
CN1123880C (zh) 存储设备
CN1497580A (zh) 抖颤解调装置及抖颤解调方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040721

Termination date: 20140414