CN1873815A

CN1873815A - 跳动检测装置

Info

Publication number: CN1873815A
Application number: CNA2006100840334A
Authority: CN
Inventors: 小仓洋一; 高桥利彦; 小西信一
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-03-10
Filing date: 2006-03-10
Publication date: 2006-12-06
Anticipated expiration: 2026-03-10
Also published as: TW200644402A; US20060208766A1; TWI320263B; CN100517493C; JP2006252645A; US7433286B2; JP4317826B2; KR100771722B1; KR20060099441A

Abstract

本发明提供一种能够在高速时抽出高精度的跳动信息的跳动检测装置。在对从光盘媒体(1)检测到的再生RF信号(3)进行了波形整形以后，利用2倍于信道时钟的周期的采样时钟(8)变换为数字RF信号(6)。然后，借助于偏移校正电路(9)校正高频的偏移变动部分，利用奈奎斯特内插滤波器(23)复原在时间方向上缺少的数据。在通过跳动检测前处理电路(28)，根据光盘媒体(1)的再生速度和数字信号运算电路(29)的运算能力，从该输出信号选择了抽出跳动的位置以后，通过使用数字信号运算电路(29)就可抽出高精度的跳动。

Description

跳动检测装置

技术领域

本发明涉及适用在用于从光记录媒体再生数字数据的光盘装置的跳动检测装置。更详细地说，涉及从再生RF信号解调数字二值化信号的读出信道技术的改进。

背景技术

作为在光盘媒体中记录数字数据的方式，大多使用如在小型光盘(CompactDisc、以下称作CD)、DVD(Digital Versatile Disk)和DVD-RAM(DigitalVersatile Disk-Random Access Memory)中可看到那样使线速度一定并使记录媒体上的记录密度一样的方式。在对以线记录密度一定的方式进行标记宽度调制而进行数字调制记录的再生RF(Radio Frequrcy、即，射频)信号再生数字二值化信号的情况下，为了通过再生路径的最优化使再生能力提高，就需要高精度地抽出跳动(jitter：抖动、不稳定)信息。

近年，以再生品质的提高为目的，适用PRML(Partial Response MaximumLikelihood、即，局部响应最大可能性)信号处理技术的情况也逐渐增多。在该情况下，需要从已校正了振幅方向的偏移分量的信号中检测与再生RF信号所具有的信道位频率相当的时钟分量的相位，并实现相位同步引入以谋求采样信号的同步化。在该情况下，就需要从上述采样信号所具有的振幅分量中抽出跳动信息。

以下，就使用与再生RF信号所具有的信道位频率相当的时斜分量的相位同步后的信号，来检测数字二值化信号和抽出跳动信息的方法进行说明。

图15中，向波形均衡器57输入由再生信号检测电路2从光盘媒体1再生的再生RF信号3。波形均衡器57通过对该输入信号施加既强调输出信号又提升高频的校正，同时去掉存在于解调信号以外的频带中的噪声分量，来谋求改善再生RF信号中包含的跳动。将模拟信号转换为数字信号的模拟数字转换器(以下称作A/D转换器)5将波形均衡器57的输出信号抽样为多位的数字RF信号6。A/D转换器5使用由电压控制振荡器(以下称作VCO)63所生成的、具有信道位频率分量的采样时钟58作为其时钟信号。再有，信道位频率分量是相当于光盘媒体中实际记录着的NRZI(Non Return to Zero Invert、即，不归零翻转)代码的1位部分的频率分量，1个信道位相当于数字数据的“1”或“0”。

由A/D转换器5抽样后的多位数字RF信号6，通过将其输入到频带限制电路59中来去掉数字RF信号6中包含的无用的低频分量。频带限制电路59的输出信号被输出到相位比较处理块60和数字滤波器64中。

相位比较处理块60基于输入到该块60中的信号检测相位误差，为了使数字RF信号6与采样时钟58的相位分量同步，将检测到的相位误差信号输出到低通滤波器(以下称作LPF)61中。相位误差信号由LPF61进行了滤波后，利用将数字信号转换为模拟信号的D/A转换器62转换为模拟控制量。基于该模拟控制量使VCO63驱动以生成采样时钟58。通过A/D转换器5的A/D转换输出→频带限制电路59→相位比较处理块60→LPF61→D/A转换器62→VCO63→模拟数字转换器5的采样时钟输入这些一系列的反馈环路，就能进行与再生RF信号3的时钟分量同步后的采样时钟58的生成和数字RF信号6的生成。

另一方面，数字滤波器64进行波形均衡，以使得相对于来自频带限制电路59的输出信号，将其输出进行了规定的部分响应均衡(PR均衡)。来自数字滤波器64的均衡输出在维托毕译码器65中进行译码，生成最佳的数字二值化信号27。

另一方面，将从相位比较处理块60输出的相位误差的绝对值66和极性判定信息67输入到跳动检测处理块68中。在跳动检测处理块68中，基于所输入的相位误差的绝对值66和极性判定信息67，生成跳动信息69(例如，参照专利文献1)。

通过这样的基于与再生RF信号的时钟分量同步后的数字信号处理的数字二值化信号的解调和从振幅分量求出的跳动信息的抽出，就能改善光记录媒体的再生品质。

【专利文献1】特开2001-250341号公报(第7-10页、第2-6图)

但是，在上述现有的结构中，由于在跳动检测处理块68内需更进行跳动检测运算的数字除法电路的高速工作，因此，在能够检测跳动信息的再生速度上产生界限。此外，为了提高再生速度，就有抽出跳动信息的电路的规模和消耗功率增加的问题。此外，作为在高速再生时对电路规模的削减和消耗功率的降低有效果的方式，有按2倍于信道位速率的周期进行采样的再生信号处理方式。但是，对于该方式，存在上述现有的结构不能原样适用之类的问题。

此外，在上述现有的结构中，具有在高速再生时发生不能抽出跳动信息的情况，同时即使在被抽出的情况下跳动信息的精度也劣化的危险性。因此，就有基于跳动信息进行优化的调整变得不充分，引起再生性能劣化的可能性变高之类的问题。

发明内容

本发明就是用于解决上述现有的问题，目的在于提供一种在高速再生时按2倍于信道位速率的周期进行采样的再生信号处理方式中，使进行跳动检测运算的除法电路低速工作化及由于除法电路软件化而使装置低成本化，同时能抽出正确的跳动信息的跳动检测装置。

本发明的技术方案1涉及的跳动检测装置是检测在再生光记录媒体时产生的跳动的跳动检测装置，所述光记录媒体利用具有相同码至少连续3个以上的制约的记录码进行数字记录，所述跳动检测装置的特征在于，具有：再生信号检测电路，从上述光记录媒体检测再生RF(Radio Frequency)信号；PLL环形电路，根据与2倍于上述再生RF信号中包含的时钟分量的周期同步的采样时钟，采样该再生RF信号，输出已去掉了振幅方向的偏移后的数字RF信号；奈奎斯特内插滤波器，将已去掉了上述偏移后的数字RF信号作为输入信号，生成延迟该输入信号一定时间后输出的第一解调前处理信号和在时间方向上缺少的分量即第二解调前处理信号；跳动检测前处理电路，在上述第一解调前处理信号和上述第二解调前处理信号的极性翻转处中，通过按照与光记录媒体的再生速度相应的规定的间隔间采该第一和第二解调前处理信号，来抽出抽出跳动信息的跳动检测源信号和示出该跳动检测源信号的保持定时的取入信号并输出；数字信号运算电路，按照上述取入信号的保持定时保持上述跳动检测源信号，从该跳动检测源信号抽出跳动信息。

根据本发明的技术方案1涉及的跳动检测装置，由于根据光记录媒体的再生速度间采第一和第二解调前处理信号，因此，在光记录媒体的再生速度快并且代码的图案相当于高频的图案中，能够防止数字信号运算电路的运算处理失败，并能检测正确的跳动信息而不提高数字信号运算电路的处理能力。

此外，本发明的技术方案2涉及的跳动检测装置的特征在于，在技术方案1中记载的跳动检测装置中，在上述再生信号检测电路与上述PLL环形电路之间具有进行上述再生RF信号的振幅调整和进行跳动调整的再生RF信号调整电路。

根据本发明的技术方案2涉及的跳动检测装置，通过构成为在再生信号检测电路与PLL环形电路之间具有进行再生RF信号的振幅调整和进行跳动调整的再生RF信号调整电路，就能够实现跳动检测性能更高的跳动检测装置。

此外，本发明的技术方案3涉及的跳动检测装置的特征在于，在技术方案2中记载的跳动检测装置中，上述PLL环形电路具有：时钟生成电路，生成与2倍于上述再生RF信号中包含的时钟分量的周期同步的采样时钟；模拟数字转换器(以下称作A/D转换器)，通过按照上述采样时钟采样上述再生RF信号调整电路的输出信号来生成数字RF信号；偏移校正电路，校正上述数字RF信号的振幅方向的偏移分量；相位同步控制电路，从该偏移校正电路的输出信号抽出相位误差信息，进行上述时钟生成电路所生成的上述采样时钟的相位同步控制使得该相位误差信息接近于零。

根据本发明的技术方案3涉及的跳动检测装置，通过将技术方案2涉及的跳动检测装置中的PLL环形电路构成为具有时钟生成电路、A/D转换器、偏移校正电路和相位同步控制电路，就能够实现能抽出正确的跳动信息的跳动检测装置。

此外，本发明的技术方案4涉及的跳动检测装置的特征在于，在技术方案1中记载的跳动检测装置中，上述跳动检测前处理电路由下述电路构成：边沿选择电路，选择上述第一解调前处理信号和上述第二解调前处理信号的极性翻转处的上升沿或下降沿的某一个；运算时间管理电路，根据由上述边沿选择电路选择的记录码的图案长和光记录媒体的再生速度，计算上述数字信号运算电路抽出跳动信息所需的运算时间，输出更新标志；运算用保持电路，在上述第一解调前处理信号和上述第二解调前处理信号的极必翻转的位置中，并行保持该第一和第二解调前处理信号作为上述跳动检测源信号进行输出；取入信号生成电路，延迟该运算用保持电路的保持定时后生成上述取入信号。

根据本发明的技术方案4涉及的跳动检测装置，其特征在于，通过将技术方案1涉及的跳动检测装置中的跳动检测前处理电路构成为具有边沿选择电路、运算时间管理电路、运算用保持电路和取入信号生成电路，能够实现能抽出正确的跳动信息的跳动检测装置。

此外，本发明的技术方案5涉及的跳动检测装置的特征在于，在技术方案4中记载的跳动检测装置中，上述运算时间管理电路根据光记录媒体的再生速度，在上述边沿选择电路的输出信号的N次(N是正的整数)中，仅一次产生上述更新标志。

根据本发明的技术方案5涉及的跳动检测装置，通过将技术方案4涉及的跳动检测装置中的运算时间管理电路构成为，根据光记录媒体的再生速度，在上述边沿选择电路的输出信号的N次(N是正的整数)中，仅一次产生上述更新标志，就能够实现能抽出正确的跳动信息的跳动检测装置。

此外，本发明的技术方案6涉及的跳动检测装置的特征在于，在技术方案5中记载的跳动检测装置中，上述运算时间管理电路在光记录媒体的再生速度慢的情况下，缩短上述更新标志的发生周期，在再生速度快的情况下，增长上述更新标志的发生周期。

根据本发明的技术方案6涉及的跳动检测装置，通过将技术方案5涉及的跳动检测装置中的运算时间管理电路构成为，在光记录媒体的再生速度慢的情况下，缩短上述更新标志的发生周期，在再生速度快的情况下，增长上述更新标志的发生周期，能够实现能抽出正确的跳动信息的跳动检测装置。

此外，本发明的技术方案7涉及的跳动检测装置的特征在于，在技术方案1中记载的跳动检测装置中，上述数字信号运算电路具有：按上述取入信号的保持定时保持上述跳动检测源信号的第一和第二跳动源信号保持电路；平均化上述第一和第二跳动源信号保持电路的输出信号的平均化电路；运算上述第一跳动源信号保持电路的输出信号与上述第二跳动源信号保持电路的输出信号的差的减法电路；用上述减法电路的输出信号除上述平均化电路的输出信号的除法电路；将该除法电路的输出信号乘二次方后，按照上述取入信号的周期相加M次(M是2以上的整数)后平均化，开二次方后检测上述跳动信息的跳动运算电路。

根据本发明的技术方案7涉及的跳动检测装置，通过将技术方案1涉及的跳动检测装置中的数字信号运算电路构成为具有第一和第二跳动源信号保持电路、平均化电路、减法电路、除法电路和跳动运算电路，就能够实现能抽出正确的跳动信息的跳动检测装置。

此外，本发明的技术方案8涉及的跳动检测装置在特征在于，在技术方案1中记载的跳动检测装置中，上述跳动检测前处理电路具有：边沿选择电路，选择上述第一解调前处理信号和上述第二解调前处理信号的极性翻转处中的上升沿或下降沿的某一个；运算时间管理电路，根据由上述边沿选择电路选择的记录码的图案长和光记录媒体的再生速度，计算上述数字信号运算电路抽出跳动信息所需的运算时间，输出更新标志；运算用串行保持电路，对于时间轴串行地保持在从该运算时间管理电路输出的更新标志与上述边沿选择电路的输出信号一致的位置中极性翻转的上述第一解调前处理信号和上述第二解调前处理信号，作为上述跳动检测源信号进行输出；取入信号生成电路，延迟该运算用串行保特电路的保持定时后生成上述取入信号。

根据本发明的技术方案8涉及的跳动检测装置，由于将技术方案1中记载的跳动检测装置中的跳动检测前处理电路构成为具有边沿选择电路、运算时间管理电路、运算用串行保持电路和取入信号生成电路，因此，在光记录媒体的再生速度并且码的图案相当于高频的图案中，能够防止数字信号运算电路的运算处理失败，不提高数字信号运算电路的处理能力而能检测正确的跳动信息。此外，由于能够在运算用串行保持电路与数字信号运算电路之间串行地传输信号，因此，能够简洁地构成其间的接口。

此外，本发明的技术方案9涉及的跳动检测装置的特征在于，在技术方案8中记载的跳动检测装置中，上述运算时间管理电路根据光记录媒体的再生速度，在上述边沿选择电路的输出信号的2×L倍次(L是正的整数)中，仅一次产生上述更新标志。

根据本发明的技术方案9涉及的跳动检测装置，通过将技术方案8中记载的跳动检测装置中的运算时间管理电路构成为，根据光记录媒体的再生速度，在上述边沿选择电路的输出信号的2×L倍次(L是正的整数)中，仅一次产生上述更新标志，能够实现能抽出正确的跳动信息的跳动检测装置。

此外，本发明的技术方案10涉及的跳动检测装置的特征在于，在技术方案9中记载的跳动检测装置中，上述运算时间管理电路在光记录媒体的再生速度慢的情况下，缩短上述更新标志的发生周期，在再生速度快的情况下，增长上述更新标志的发生周期。

根据本发明的技术方案10涉及的跳动检测装置，通过将技术方案9涉及的跳动检测装置中的运算时间管理电路构成为，在光记录媒体的再生速度慢的情况下，缩短上述更新标志的发生周期，在再生速度快的情况下，增长上述更新标志的发生周期，能够实现能抽出正确的跳动信息的跳动检测装置。

此外，本发明的技术方案11涉及的跳动检测装置的特征在于，在技术方案8中记载的跳动检测装置中，上述数字信号运算电路具有：根据上述取入信号的极性和上述跳动检测源信号的极性判断取入基准定时的定时检测电路；以该定时检测电路的输出信号为基准，按上述取入信号保持上述跳动检测源信号的第一跳动源信号保持电路；在上述取入信号的极性翻转的位置中，按上述取入信号保持上述跳动检测源信号的第二跳动源信号保持电路；平均化上述第一跳动源信号保持电路的输出信号和上述第二跳动源信号保持电路的输出信号的平均化电路；运算上述第一跳动源信号保持电路的输出信号与上述第二跳动源信号保持电路的输出信号的差的减法电路；用上述减法电路的输出信号除上述平均化电路的输出信号的除法电路；将该除法电路的输出信号乘二次方后，按照上述取入信号的周期相加M次(M是2以上的整数)后平均化，开二次方后检测跳动信息的跳动运算电路。

根据本发明的技术方案11涉及的跳动检测装置，通过将技术方案8中记载的跳动检测装置中的数字信号运算电路构成为具有定时检测电路、第一跳动源信号保持电路、第二跳动源信号保持电路、平均化电路、减法电路、除法电路和跳动运算电路，能够实现能抽出正确的跳动信息的跳动检测装置。

根据本发明涉及的跳动检测装置，在通过具有解调缺少的时间分量的奈奎斯特内插滤波器、从跳动检测源信号抽出跳动信息的数字信号运算电路和考虑上述数字信号运算电路的能力、根据光记录媒体的再生速度和记录码的图案长来控制跳动检测源信号的输出速率的功能，在高速再生时按2倍于信道位速率的周期进行采样的再生信号处理方式中，就能抽出正确的跳动信息。

此外，根据本发明涉及的跳动检测装置，由于在高倍速时也可高精度进行成为再生信号品质的指标的跳动的检测，因此，能高精度进行用于使再生RF信号的跳动良好的模拟平衡器的截止频率和提升学习的调整以及与再生RF信号的性能有关的聚焦伺服机构中的平衡学习的最优点的调整等，因此在高倍速再生时等也能提高再生信号品质。

此外，根据本发明涉及的跳动检测装置，由于能抽出正确的跳动信息，能在大规模集成电路内构筑检测系统，因此，能够容易地确认光记录媒体中记录的数字数据的记录品质。此外，所得到的跳动信息也成为改善记录数据的品质的指标。进而，制造过程中的光盘装置的不合格品的筛选等工序也变得容易。

附图说明

图1是示出具有本发明的实施方式1涉及的跳动检测装置的光盘装置的结构的方框图。

图2是高次等脉动滤波器的频率特性的说明图。

图3(a)是示出上述实施方式1中的偏移校正电路9的结构的方框图。

图3(b)是示出上述实施方式1中的偏移校正电路9的工作原理的方框图。

图4是说明奈奎斯特特性的图。

图5(a)是示出上述实施方式1中的相位同步控制电路17的结构的方框图。

图5(b)是说明上述实施方式1中的相位误差信息20的检测原理的图。

图6(a)是示出上述实施方式1中的边沿选择电路31的结构的图。

图6(b)是示出上述实施方式1中的运算时间管理电路33的结构的图。

图6(c)是示出上述实施方式1中的取入信号生成电路38的结构的图。

图6(d)是示出上述实施方式1中的运算性能信息202的一例的图。

图6(e)是说明低速再生时用的上述实施方式1中的跳动检测前处理电路28的选择了上升沿情况下的工作原理的图。

图6(f)是说明高速再生时用的上述实施方式1中的跳动检测前处理电路28的选择了上升沿的情况下的工作原理的图。

图6(g)是说明上述实施方式1中的跳动检测前处理电路28的选择了下降沿的情况下的工作原理的图。

图7(a)是说明上述实施方式1中的运算时间管理电路33的其他结构的图。

图7(b)是说明上述实施方式1中的跳动检测前处理电路28的选择了上升沿的情况下的工作原理的图。

图8是示出上述实施方式1中的数字信号运算电路29的结构的方框图。

图9是说明上述实施方式1中的跳动信息30的检测原理的图。

图10是示出本发明的实施方式2涉及的光盘装置的结构的方框图。

图11(a)是说明上述实施方式2中的跳动检测前处理电路28的选择了上升沿的情况下的工作原理的图。

图11(b)是说明上述实施方式2中的跳动检测前处理电路28的选择了上升沿的情况下的工作原理的图。

图12是示出上述实施方式2中的数字信号运算电路54的结构的方框图。

图13是示出具有本发明的实施方式3涉及的跳动检测装置的光盘装置的结构的方框图。

图14是示出具有本发明的实施方式4涉及的跳动检测装置的光盘装置的结构的方框图。

图15是示出现有的光盘装置的结构的方框图。

附图标记说明

1 光盘媒体

2 再生信号检测电路

3 再生RF信号

4 再生RF信号调整电路

5 A/D转换器

6 数字RF信号

6A～6L 数字RF信号

7 时钟生成电路

8 采样时钟

9 偏移校正电路

10 内插滤波器

11 内插信号

11A～11L 内插信号

12 偏移信息检测电路

13 偏移信息

13A～13E 偏移信息

14 偏移电平平滑化电路

15 控制增益调整电路

16 减法电路

17 相位同步控制电路

18 直线内插滤波器

19 相位误差信息检测电路

20 相位误差信息

20A～20D 相位误差信息

21 相位同步环路滤波器

22D/A 转换器

23 奈奎斯特内插滤波器

24 第一解调前处理信号

24A～24G 第一解调前处理信号

25 第二解调前处理信号

25A～25L 第二解调前处理信号

26 数据解调电路

27 数字二值化信号

28 跳动检测前处理电路

29 数字信号运算电路

30 跳动信息

31 边沿选择电路

31a 零交叉点检测电路

31b 单触发脉冲发生电路

32 边沿选择标志

33 运算时间管理电路

33a 更新周期管理计数器

33b 计数上限值计算电路

33c JK触发器

33d D触发器

33e 更新周期管理计数器

33f 1位计数器

34 更新标志

35 运算用保持电路

36 跳动检测源信号

37 跳动检测源信号

38 取入信号生成电路

38a AND门

28b D触发器

39 取入信号

40 第一跳动源信号保持电路

41 第一跳动源信号

42 第二跳动源信号保持电路

43 第二跳动源信号

44 平均化电路

45 瞬时跳动前信息

46 减法电路

47 瞬时倾斜分量

48 除法电路

49 跳动运算电路

50 运算用串行保持电路

51 跳动检测源信号

52 取入信号生成电路

53 取入信号

54 数字信号运算电路

55 第一跳动源信号保持电路

56 第二跳动源信号保持电路

57 波形均衡器

58 采样时钟

59 频带限制电路

60 相位比较处理块

61 LPF

62 D/A转换器

63 VCO

64 数字滤波器

65 维托毕译码器

66 相位误差的绝对值

67 极性判定信息

68 跳动检测处理块

69 跳动信息

100 PLL环形电路

200 系统控制器

331 计数器

332 选择器

333、336 比较电路

334 计数上限值设定电路

335 计数器

337 AND门

338 D触发器

具体实施方式

以下，使用附图详细地说明本发明的实施方式

(实施方式1)

图1是示出具有本发明的实施方式1中的跳动检测装置的光盘装置的结构的方框图。

该实施方式1与本发明的技术方案1至技术方案7相对应，在具有解调欠缺的时间分量的奈奎斯特内插滤波器、数字信号运算电路和考虑上述数字信号运算电路的能力，并根据再生速度和记录码的图案长来控制跳动检测源信号的输出速率的功能，由此在高速再生时以2倍于信道位速率的周期进行采样的再生信号处理方式中，可进行准确的跳动信息的抽出。

在图1中，本发明的实施方式1中的光盘装置由再生信号检测电路2、再生RF信号调整电路4、PLL环形电路100、奈奎斯特内插滤波器23、数据解调电路26、跳动检测前处理电路28、数字信号运算电路29和系统控制器200构成。

PLL环形电路100由A/D转换器5、偏移校正电路9、相位同步控制电路17和时钟生成电路7构成。

此外，跳动检测前处理电路28由边沿选择电路31、运算时间管理电路33、运算用保持电路35和取入信号生成电路38构成。

本发明的实施方式1中的光盘装置，由再生RF信号调整电路4对由再生信号检测电路2从记录了数据的光盘媒体(光记录媒体)1再生的再生RF信号3实施边强调输出信号边增强高频这样的校正，同时去掉解调信号以外的频带中存在的噪声分量，由此来谋求跳动的改善。在此，再生RF信号调整电路4由能够任意地设定提升量和截止频率的滤波器构成。该滤波器例如也可以是具有图2的实线所示那样的频率特性的高次等脉动滤波器等。在该图2中，用虚线示出的特性是不进行高频的提升的情况下的特性。

A/D转换器5使用由时钟生成电路7生成的采样时钟8，将模拟信号转换为数字信号。该A/D转换器5将再生RF信号调整电路4的输出信号抽样为多位的数字RF信号6。这时，待解调的数字二值化信号27的代码，例如像在DVD中所用的8-16调制码那样，使用具有相同代码连续至少3个以上的制约的记录码，即、用2限制了最小行程长度的代码，在信号分量分布在信道位频率的大致1/4以下的频带的情况下，根据抽样定理，在使用具有信道位频率的一半频率分量的采样时钟8，用A/D转换器5进行了抽样的情况下，理论上就可以解调数字二值化信号27。

在通过具有该信道位频率的一半频率分量的采样时钟8、即2倍于信道位速率的周期的采样时钟8进行了抽样的情况下，特别是在因为高倍速再生时的消耗功率的降低和电路规模的削减而导致光盘装置的成本削减中有效果。

通过将该抽样后的多位的数字RF信号6输入到偏移校正电路9中，来校正数字RF信号6中包含的振幅方向的偏移分量。该偏移校正电路9相当于现有例的频带限制电路59。

以下，使用图3(a)和图3(b)，就偏移校正电路9的详细电路结构以及工作原理进行说明。再有，在此图示的电路只不过是一例，本发明的偏移校正电路9并不限定于图3(a)的电路结构。

图3(a)是示出偏移校正电路9的结构的方框图。此外，图3(b)是示出偏移校正电路9的工作原理的说明图。

在图3(a)和图3(b)中，利用内插滤波器10，从根据以信道位频率的一半频率为基准生成的采样时钟8经过抽样的、如图中的“○”所示的数字RF信号6A至6L，将数字RF信号6作为输入信号来复原奈奎斯特频带，由此复原在用信道位速率观看的情况下欠缺掉的时间方向的分量信息、即内插信号11(图中的“●”所示的11A至11L)。

内插滤波器10由具有复原如图4所示的奈奎斯特频带的滤波器系数的有限脉冲响应(Finite Impulse Response)滤波器构成。在此，Tch表示信道位速率，纵轴是有限脉冲响应滤波器的滤波器系数。有限长度越长的滤波器，奈奎斯特内插的精度就越提高，但例如通过使用汉明窗等窗口函数来减轻有限分支的舍项运算误差的影响，也可以削减电路规模。在此图示的结构和滤波器系数只不过是一例，本发明的内插滤波器10不限定于该电路结构。

例如，通过图3(a)的偏移信息检测电路12，使用数字RF信号6和内插信号11，检测相对于图3(b)中示出的零电平代码的极性不同的零交叉位置，同时检测该零交叉位置处的偏移信息13(图中的“△”示出的13A至13E)。这时，偏移信息检测电路12的工作原理是基于，例如在数字RF信号6F和其次出现的内插信号11G中，由于代码的极性不同，因此可以推断为在其间存在零交叉位置。这样，在被推断为存在零交叉位置的地方，通过将隔着它的2个信号例如数字RF信号6F和内插信号11G相加后进行平均，即、通过进行直线内插，生成偏移信息13D。偏移信息13由偏移电平平滑化电路14平滑化，在利用控制增益调整电路15进行了符合偏移校正目的的响应特性的增益调整之后，利用减法电路16从数字RF信号6中减去该平滑化并经过增益调整后的偏移信息，由此来降低数字RF信号6中包含的振幅方向的偏移分量。

如此在偏移校正电路9中进行反馈控制，以使得数字RF信号6所具有的振幅方向的偏移分量与零电平一致。

另一方面，在应用数字信号处理方式的情况下，特别是在高速再生时等为了降低消耗功率，就需要从再生RF信号3生成与其中包含的时钟分量的一半频率的相位取得同步的数字RF信号6。为了实现它，使用相位同步控制电路17，在使用由A/D转换器5经过偏移校正电路9所生成的输出信号和通过内插处理从该信号复原了在时间方向上欠缺的信号后的信号，检测出图5(a)中所示的相位误差信息20之后，加工成用于进行相位同步控制的相位同步控制信号，并输入到时斜生成电路7中，由此进行控制以使得采样时钟8的相位与再生RF信号调整电路4的输出信号所具有的时钟分量的一半频率的相位同步。在此，时钟生成电路7根据输入的电压值生成采样时钟8，也可以由电压控制振荡器(以下称作VCO)构成。此外，相位同步控制电路17也可以由直线内插滤波器18、相位误差信息检测电路19、相位同步环路滤波器21和D/A转换器22构成。这样，通过进行A/D转换器5的A/D转换输出→偏移校正电路9→相位同步控制电路17→时钟生成电路7→A/D转换器5的采样时钟输入这一系列的反馈电路工作，就能够实现相位同步控制。

以下，使用图5(a)和图5(b)，就相位同步控制电路17的详细电路结构和工作原理进行说明。再有，在此图示的电路只不过是一例，本发明的相位同步控制电路17并不限定于此电路结构。

图5(a)是示出相位同步控制电路17的结构的方框图。此外，图5(b)是示出相位同步控制电路17中的相位误差信息20的生成原理的说明图。

在图5(a)和图5(b)中，利用具有在邻接数据间进行平均化的功能的直线内插滤波器18，从用“○”示出的偏移校正电路9的输出信号，复原如“●”所示那样的以信道位速率观看时缺少的时间方向的分量、即内插信号。例如，通过将相互邻接的偏移校正电路9的输出信号彼此之间相加后平均，来生成直线内插滤波器18的输出信号。接着，利用相位误差信息检测电路19，使用偏移校正电路9的输出信号和直线内插滤波器18的输出信号，检测相对于图5(b)中示出的零电平代码的极性不同的零交叉位置，同时，检测该零交叉位置处的相位误差信息20(图中的用“△”示出的20A至20D)。这时，相位误差信息检测电路19的工作原理如下。即，相位误差信息检测电路19在被推断为零交叉位置的地方，关于上升沿(上升边、前沿)，通过将偏移校正电路9的输出信号和直线内插滤波器18的输出信号相加后平均，来生成相位误差信息20A和20C。另一方面，关于下降沿(下降边、后沿)，通过将偏移校正电路9的输出信号和直线内插滤波器18的输出信号相加后平均，来生成如图中的“▲”所示的相位误差信息前处理信号，并通过使其极性翻转来生成相位误差信息20B和20D。这样，连结了相位误差信息20A至20D的相位误差曲线相对于零电平就显示出正的极性，由此，就表示相位滞后。相位同步环路滤波器21对如上所述那样检测到的相位误差信息20施行滤波器处理后进行输出。D/A转换器22将上述相位同步环路滤波器21的输出信号转换为作为模拟控制信号的相位同步控制信号。再有，相位同步环路滤波器21也可以构成为调整比例分量和积分分量的增益，并进行这些增益调整后的分量彼此之间的加法处理。

接着，利用图1的奈奎斯特内插滤波器23，将偏移校正电路9的输出信号作为输入信号，比直线内插高精度地复原奈奎斯特频带，由此来复原以信道位速率观看时缺少的时间方向的分量即第二解调前处理信号25。同时，利用奈奎斯特内插滤波器23，将偏移校正电路9的输出信号延迟相当于奈奎斯特内插滤波器23中的第二解调前处理信号25的运算延迟时间的时间部分，生成第一解调前处理信号24。

该奈奎斯特内插滤波器23与图3(a)中示出的内插滤波器10同样，由具有复原如图4中示出的奈奎斯特频带的滤波器系数的有限脉冲响应滤波器构成。在此图示的结构和滤波器系数只不过是一例，本发明的奈奎斯特内插滤波器23并不限定于该电路结构。

接着，将由奈奎斯特内插滤波器23生成的第一解调前处理信号24和第二解调前处理信号25被交替地输入到数据解调电路26中，分别判别相对于零电平极性是正还是负。作为一例，在正极性的情况下，将判别结果确定为“1”，在是负极性的情况下，将判别结果确定为“0”，由此来解调数字二值化信号27。此外也可以不是上述零电平，而是根据任意的门限电平以二值方式进行判别。这里的解调方法是一例，本发明并不限定于该解调方法。

这里，在光盘装置的制造过程中，在判定装置的品质和检查光盘媒体1中记录的记录数据的品质的情况下，又，作为用于使再生RF信号3成为更好的信号的聚焦伺服机构的平衡调整和优化再生RF信号调整电路4中的等脉动滤波器的截止频率和提升量并使再生RF信号3的跳动良好化的调整的指标，而期望抽出跳动信息。特别是光盘装置中支持的媒介有多种多样，还需要宽幅地保证记录再生速度。从该点来看，为了不依赖于媒介及再生速度，若能够更加准确并高精度地抽出跳动信息30，就能使光盘装置中的记录性能和再生性能更加良好。

由奈奎斯特内插滤波器23生成的第一解调前处理信号24和第二解调前处理信号25在被输入到跳动检测前处理电路28中后，转换为跳动检测源信号36、37和取入信号39。在将跳动检测源信号36、37和取入信号39输入到具有乘法功能和除法功能等的运算元件的数字信号运算电路29中后，就以这些信号为基础，来检测跳动信息30。

在此，使用图1和图6至图7，就跳动检测前处理电路28的电路结构和跳动检测源信号36、37和取入信号39的生成原理进行说明。再有，在此图示的电路和生成原理只不过是一例，本发明的跳动检测前处理电路28并不限定于该电路结构和生成原理。

将第一解调前处理信号24和第二解调前处理信号25输入到边沿选择电路31中。边沿选择电路31具有在第一解调前处理信号24和第二解调前处理信号25的极性翻转的位置，判别是上升沿还是下降沿，以选择某一个边沿并输出边沿选择标志32的功能。

例如，如图6(e)、图6(f)和图7所示，在边沿选择电路31选择了上升沿的情况下，将第一解调前处理信号24A和第二解调前处理信号25A作为一组，对于第一解调前处理信号24A至24F和直到第二解调前处理信号25A至25F的上升沿，按照采样时钟8输出边沿选择标志32。接着，向运算时间管理电路33输入边沿选择标志32和光记录媒体1的再生速度信息201及数字信号运算电路29的运算性能信息202，在被选择的边沿选择标志32中，生成用于对实际进行跳动抽出用的跳动检测源信号36和跳动检测源信号37进行挑选的更新标志34。这时，跳动检测源信号36和跳动检测源信号37就成为实际的采样点的相位和由奈奎斯特内插滤波器23所复原的缺少相位的数据在一组中相对于采样时钟8的定时并列地得以处理的数据。

再生速度信息201是指从控制光盘装置的装置、即系统控制器200给予的光盘的再生速度。例如，在通过CLV(Constant Linear Velocity、线速度恒定)方式进行再生的情况下，例如表示光盘的再生倍速是1倍至16倍等。另一方面，在通过CAV(Constant Angular Velocity、角速度恒定)方式进行再生的情况下，表示已指标化实际的再生速度信息。

在此，如图6(e)和图6(f)所示，运算时间管理电路33具有在边沿选择标志32和更新标志34都成为“1”时复位计数值并按照采样时钟8进行递增的更新周期管理计数器33a。例如，若假设数字信号运算电路29的运算能力其最低限运算需要比4Th×N倍速(Th是2倍于信道位速率的周期，N是正的整数)长的周期的话，那么在1倍速再生(N＝1)的情况下，上述更新周期管理计数器33a就设定比4Th×1＝4Th还长的更新许可计数值“5”。图6(e)示出了更新许可计数值是“5”的情况，也可以在上述更新周期管理计数器到达了“5”的情况下，保持该计数值，将更新标志34从“0”置为(assert)“1”，在上述更新周期管理计数器被复位为“1”的时刻，将更新标志34从“1”置为(negate)“0”。在边沿选择标志32和更新标志34都是“1”的情况下，通过运算用保持电路35，从第一解调前处理信号24和第二解调前处理信号25中保持跳动检测源信号36和跳动检测源信号37并输出。在图6(e)的情况下，解调前处理信号24A和25A、解调前处理信号24C和25C、解调前处理信号24D和25D以及解调前处理信号24E和25E就成为抽出跳动信息30的对象。取入信号生成电路38根据边沿选择标志32和更新标志34生成数字信号运算电路29中的跳动检测源信号36和跳动检测源信号37的取入信号39。

这样，就能与光记录媒体的再生速度和光记录媒体中记录的代码的图案(记录信号反映是高频还是低频)相应地生成用于可不加强数字信号运算电路29的运算处理能力而进行高精度跳动检测的、最佳的跳动检测用的源信号。

此外，相对于图6(e)中示出的情况，在再生速度变为2倍速的情况下，将上述更新许可计数值设定为比4Th×2＝8Th长的“9”或“10”即可。图6(f)示出了将上述更新许可计数值设定为“10”的情况，可结合数字信号运算电路29的运算性能，来更新跳动检测源信号36和跳动检测源信号37。在图6(f)的情况下，解调前处理信号24A和25A以及解调前处理信号24D和25D就成为抽出跳动信息30的对象。

通常，由于再生速度一变快，根据数字信号运算电路29中的乘法器和除法器的运算性能的不同情况，用于从跳动检测用的源信号转换为跳动信息30的处理能力就遇到界限，因此，在能够抽出精度良好的跳动信息30的再生速度中有时就产生界限。但是，如图6(e)和图6(f)所示，通过根据再生速度信息和运算性能信息来控制跳动检测用的源信号的生成定时，就能对再生速度和记录码的图案最高效地、即高精度地抽出跳动信息30。

这如图6(e)的图中央部所示那样，在频率低的部分中，对于全部的边沿选择标志出现更新标志，在与零交叉点相对应的定时，采样第一和第二解调前处理信号，但如图6(e)的左侧和右侧所示，在频率高的部分中，通过抑制对各边沿选择标志应该发生的更新标志的一部分的发生来实现。

即，例如在图6(e)中，从其左侧的解调前处理信号24A、25A附近到解调前处理信号24C、25C附近，以及从其右侧的解调前处理信号24E、25E附近到解调前处理信号24F、25F附近，比起从其中央部的解调前处理信号24C、25C附近到解调前处理信号24E、25E附近，频率更高。但是，在其左、右侧，在获得跳动检测源信号36、37时进行间采，例如，间采解调前处理信号24A、25A与解调前处理信号24C、25C间的解调前处理信号24B、25B。这样，就能计算出正确的跳动信息而不用提高数字运算处理电路29的处理能力。

本实施方式1中的跳动检测前处理电路28能在高频时扩大第一解调前处理信号24和第二解调前处理信号25的采样的间隔，即、采样第一、第二解调前处理信号24、25的周期。即，在跳动检测前处理电路28中，边沿选择电路31选择第一、第二解调前处理信号24、25的边沿，产生边沿选择标志32。运算时间管理电路33根据从系统控制器200提供的再生速度信息201和运算性能信息202，在低频时对全部的边沿选择标志32产生更新标志34，在高频时对一部分的边沿选择标志32产生更新标志34。运算用保持电路35仅在边沿选择标志32和更新标志34被同时供给的情况下取得新的第一解调前处理信号24和第二解调前处理信号25。这样，就能够在高频时对供给数字信号运算电路29中的跳动检测源信号36、37进行间采。取入信号生成电路38基于边沿选择标志32和更新标志34产生取入信号39，并控制数字信号运算电路29取入第一解调前处理信号24和第二解调前处理信号25的定时。再有，也可以利用未图示的CPU的软件从存储器例如ROM等提供再生速度信息201和运算性能信息202。

该边沿选择电路31也可以如图6(a)所示地构成。即，边沿选择电路31具有零交叉点检测电路31a和单触发脉冲发生电路31b。

零交叉点检测电路31a通过与图5(a)中示出的直线内插滤波器18同样的工作来检测第一、第二解调前处理信号24、25的零交叉点。单触发脉冲发生电路31b将来自零交叉点检测电路31a的零交叉点检测信号作为触发，产生相当于采样时钟8的1个周期的单触发脉冲。

运算时间管理电路33也可以例如像图6(b)所示那样构成。即，运算时间管理电路33具有更新周期管理计数器33a、计数上限值计算电路33b、JK触发器33c和D触发器33d。

更新周期管理计数器33a具有计数器331、选择器332、比较电路333和计数上限值设定电路334。

计数上限值计算电路33b从系统控制器200接收再生速度信息201和运算性能信息202。再生速度信息201如已经叙述那样是表示光记录媒体的再生倍速的数值。运算性能信息202例如如图6(d)所示，是相当于表示数字信号运算电路29的命令与其执行所需时间的关系的表的数据、或者也可以是根据此关系预先计算出的MIPS(Million Instructions Per Second，即、每秒百万条指令)值和FLOPS(FLoating point number Operations Per Second，即、每秒浮点运算次数)值等的数字信号运算电路29的性能指标等。

计数上限值计算电路33b向计数上限值设定电路334发送基于再生速度信息201和运算性能信息202计算出的计数上限值。该计数上限值如已经叙述那样也可以相据运算性能信息202计算出为了提高再生速度信息201而进行了校正的值。

计数器331从“1”开始计数采样时钟8，比较电路333比较计数上限值设定电路334中设定的上限值和计数值。比较电路333仅在计数值与计数上限值一致时，将选择器332转换到计数上限值设定电路334侧。这样，在计数值达到了上限后，更新周期管理计数器33a的输出就维持上限值。

JK触发器33c在比较电路333的输出信号和边沿选择标志32都变为“H”的时刻，由Q输出将“H”输出。该Q输出“H”通过D触发器33d延迟采样时钟8的1个周期后复位计数器331。此外，在边沿选择标志32成为“L”的时候，JK触发器33c的Q输出就成为“L”。由于更新标志34是JK触发器33c的Q输出，因此，在计数器331的计数值达到计数上限值的时候变为“H”，在边沿选择标志32成为“L”的时候变为“L”。

再有，边沿选择电路31在选择下降沿的情况下，如图6(g)所示，将第一解调前处理信号24G和第二解调前处理信号25G作为一组，对于第一解调前处理信号24G至24K和直到第二解调前处理信号25G至25K的下降沿，按照采样时钟8输出边沿选择标志32。在此，与图6(e)同样关于将更新许可计数值设定为“5”的情况进行了表示。在图6(g)的情况下，作为下降沿的解调前处理信号24G和25G、解调前处理信号24I和25I以及解调前处理信号24J和25J成为抽出跳动信息30的对象。

这样，通过对于上升沿和下降沿检测各自的跳动信息30，比较上升沿中的跳动信息30和对于下降沿的跳动信息30，就能检测光盘媒体1的旋转信号方向、即由于向磁道方向的前后倾斜而产生的切向倾斜。因此，就能事先施行切向倾斜的抑制，进而对由此所带来的波形的左右非对称畸变和慧形畸变等施行不使其影响出现这样的调整。

取入信号生成电路38也可以如图6(c)所示地构成。即，取入信号生成电路38具有AND门38a和D触发器38b。

用AND门38a中生成边沿选择标志32和更新标志34的逻辑积，用D触发器38b将该“H”输出延迟采样时钟8的1个周期，由此生成取入信号39。

这样，根据光记录媒体的再生速度和光记录媒体中记录的代码的图案，将由跳动检测前处理电路28生成的跳动检测源信号36和跳动检测源信号37以及取入信号39作为输入信号，通过数字信号运算电路29来检测跳动信息30。

以下，使用图8和图9，就数字信号运算电路29的电路结构和跳动信息30的生成原理进行说明。再有，在此图示的电路和生成原理只不过是一例，本发明并不限定于该图示的电路结构和生成原理。

如图8所示，数字信号运算电路29具有第一跳动源信号保持电路40、第二跳动源信号保持电路42、平均化电路44、减法电路46、除法电路48和跳动运算电路49。

第一跳动源信号保持电路40在取入信号39的下降沿中保持跳动检测源信号36并输出第一跳动源信号41。同时，第二跳动源信号保持电路42在取入信号39的下降沿中保持跳动检测源信号37并输出第二跳动源信号43。在此，例如，在图9中，第一跳动源信号41示出“○”，第二跳动源信号43示出“●”。将第一跳动源信号41和第二跳动源信号43输入到平均化电路44中，生成如图9的“△”所示的瞬时跳动前信息45。在将这时的瞬时跳动前信息45的零电平开始的振幅方向的距离作为瞬时振幅跳动信息的情况下，若向时间方向投影该信号，就相当于瞬时时间跳动信息。另一方面，将第一跳动源信号41和第二跳动源信号43输入到减法电路46中，生成瞬时倾斜分量47。它在成为跳动检测对象的信号的中心电平附近具有线性的情况下，若向时间方向投影，就相当于信道位周期。接着，通过除法电路48，用瞬时倾斜分量47除瞬时跳动前信息45之后，通过跳动运算电路49来运算除法电路48的输出信号的二次均方根(Root MesnSquare；RMS)，即、将除法电路48的输出信号乘二次方后，以取入信号39的周期相加M(M是正整数)次并平均化以后，运算其1/2次方(开二次方)，来检测跳动信息30。

在将时间方向的信息展开为振幅方向的信息的情况下，可导出以下的关系。

【数1】

从而，就能根据以下的关系来计算零交叉位置处的瞬时跳动信息的平方。

【数2】

由于这样抽出的跳动信息30成为表示再生RF信号3的品质和数字RF信号6的品质的指标，因此，就能正确地认识光盘媒体1中记载着的记录数据的品质，在以使跳动信息30的值最小的方式进行聚焦伺服机构的平衡学习和再生RF信号调整电路4中的等脉动滤波器的提升量和截止频率的调整时，能更高精度地进行调整，因此再生性能提高。

通过如上所述的一系列的动作，在高速再生时以及按2倍于信道位速率的周期进行采样的再生信号处理方式中，就能抽出正确的跳动信息30。

此外，由于在高倍速时也能高精度进行成为再生信号品质的指标的跳动的检测，因此，能高精度进行用于使再生RF信号3的跳动变得良好的模拟平衡器的截止频率和提升学习的调整，以及与再生RF信号3的性能有关系的聚焦伺服机构中的平衡学习的最优点的调整等，因此，在高倍速再生时等也能提高再生信号的品质。

此外，由于正确的跳动信息30的抽出能在大规模集成电路内构筑检测系统，因此，能够容易地确认光记录媒体1中记录的数字数据的记录品质。据此，检测到的跳动信息30也就能成为记录数据的品质改善的指标。此外，制造过程中的光盘装置的驱动系统和伺服系统等的不合格品的筛选等工序就变得容易。

再有，作为一例，图7中示出不依赖于记录码的图案，而仅依赖于光记录媒体的再生速度来产生跳动检测源信号36和跳动检测源信号37的生成周期的情况，例如，以第一、第二解调前处理信号的上升沿或下降沿为基准，通过使运算时间管理电路33中的更新管理周期计数器工作来进行产生的情况。根据该方式，就能够不依赖于第一、第二解调前处理信号的频率而取得上升沿或下降沿。

再有，在此图示的电路和生成原理只不过是一例，本发明并不限定于该图示电路和生成原理。

在该图7的情况下，运算时间管理电路33也可以如图7(a)所示地构成。即，运算时间管理电路33具有更新周期管理计数器33e、计数上限值计算电路33b和1位计数器33f。

更新周期管理计数器33e具有计数器335、比较电路336、AND门337、D触发器338和计数上限值设定电路339。

计数器335依次计数边沿选择标志32。比较电路336比较计数值与计数上限值设定电路339中设定的计数上限值。在计数值与计数上限值一致的时候，比较电路336输出“H”，且在边沿选择标志32变为“H”的时候，AND门337输出逻辑积“H”。1位计数器33f用1位计数边沿选择标志32，边沿选择标志32每输入1个，其输出(1位)就进行翻转。AND门337的输出“H”通过D触发器338延迟采样时钟8的1个周期后，复位计数器335和1位计数器33f。1位计数器33f的输出就成为更新标志34。

边沿选择电路31和取入信号生成电路38的结构与图6(a)和图6(c)同样。

如图7(b)所示，运算时间管理电路33中的更新周期管理计数器33e也可以是对边沿选择标志32进行计数的方式。在该情况下示出了更新许可计数值设定为“2”的情况，但也可以设定为2×L(L是正整数)。在上述更新周期管理计数器33e到达了“2”的情况下，保持该计数值，将更新标志34从“0”变为(assert)“1”，在上述更新周期管理计数器33e被复位为“1”的时候，将更新标志34从“1”变为(negate)“0”。在边沿选择标志32和更新标志34都是“1”的情况下，利用运算用保持电路35，从第一解调前处理信号24和第二解调前处理信号25保持跳动检测源信号36和跳动检测源信号37并输出。

在图7的情况下，解调前处理信号24A和25A、解调前处理信号24C和25C和解调前处理信号24E和25E成为抽出跳动信息30的对象。取入信号生成电路38根据边沿选择标志32和更新标志34生成数字信号运算电路29中的跳动检测源信号36和跳动检测源信号37的取入信号39。

这样，通过使用对成为跳动检测对象的边沿进行间采处理的方式，与考虑直到图1中示出的记录码的图案长的方式相比，由于对于各图案在抽出跳动的个数中没有偏差，因此，就能不偏于长图案地检测反映了整体特性的跳动信息30。

如上所述，根据本实施方式1，在数字化从光盘媒体1再生的再生RF信号3并解调数字二值化信号27时，在与周期2倍于信道位周期的采样时钟8同步地转换为数字信号之后，在基于分别保持通过了偏移校正电路9的信号和解调了从该信号缺少的时间分量的信号而生成的跳动检测源信号36、37抽出跳动信息时，考虑抽出跳动信息的数字信号运算电路29的能力来控制光记录媒体的再生速度，或者根据再生速度和记录码的图案长来控制跳动检测源信号36和跳动检测源信号37的输出速率，因此，在高速再生时按照2倍于信道位速率的周期进行采样的再生信号处理方式中，就能实现正确的跳动信息30的抽出。此外，能使数字信号运算电路内的除法电路低速工作，结果就能够抑制为了提高再生速度而增加除法电路的电路规模，或为了使除法电路高速工作而增加消耗功率。

(实施方式2)

图10是示出具有本发明的实施方式2中的跳动检测装置的光盘装置的结构的方框图。

该实施方式2与本发明的技术方案8至11相对应。与实施方式1的不同点在于，在跳动检测前处理电路28中，不是将跳动检测信号51作为并行信号，而是作为串行信号来生成，与之对应，将跳动检测源信号51的取入信号53的生成方法合并在串行信号的取入中，数字信号运算电路54的接口变为串行接口。

关于该数字信号运算电路的接口，在实施方式1中是生成了跳动检测源信号36和跳动检测源信号37作为并行信号，相对于此在实施方式2中设为对每个边沿选择标志32，在时间方向上串行展开成为抽出跳动的对象的第一解调前处理信号24和第二解调前处理信号25并进行保持，由此集中到跳动检测源信号51的1个系统中以后，取入数字信号运算电路54并抽出跳动信息30的方式。

在将数字信号运算电路54设置在大规模集成电路的外部，利用探针等工具与大规模集成电路的端子连接，由此来构筑跳动检测装置的情况下，该方式能简化电路间的接口。

以下，使用图10、图11(a)和图11(b)，就实施方式2进行说明。再有，在此图示的电路和原理只不过是一例，本发明并不限定于该图示电路和原理。

在图10中示出的内容中，与图1中示出的实施方式1不同的电路具体而言为以下地方。

即，跳动检测前处理电路28中的运算用串行保持电路50、取入信号生成电路52和数字信号运算电路54。除此以外的电路与实施方式1相同，故详细的说明进行省略。

在图10中示出的跳动检测前处理电路28中，例如，在边沿选择电路31选择了上升沿的情况下，将第一解调前处理信号24A和第二解调前处理信号25A作为一组，对于第一解调前处理信号24A至24F和直到第二解调前处理信号25A至25F的上升沿，按照采样时钟8输出边沿选择标志32。接着，向运算时间管理电路33输入边沿选择标志32和再生速度信息201以及数字信号运算电路54的运算性能信息202，在被选择的边沿选择标志32中，生成用于对实际进行跳动抽出用的跳动检测源信号51进行挑选的更新标志34。在此，如图11(a)所示，运算时间管理电路33具有在边沿选择标志32和更新标志34都成为“1”的情况下，复位计数值，按照采样时钟8递增计数值的更新周期管理计数器33a。上述更新周期管理计数器33a，例如图11(a)中所示的情况表示从上述再生速度信息201和上述运算性能信息202，将更新许可计值设定为“3”的情况，上述更新周期管理计数器33a到达了“3”的情况，也可以是在保持了值以后，将更新标志34从“0”变(assert)为“1”，在上述更新周期管理计数器33a被复位为“1”的时候，将更新标志34从“1”变(negate)为“0”。取入信号生成电路52根据边沿选择标志32和更新标志34生成数字信号运算电路54中的跳动检测源信号51的取入信号53。在边沿选择标志32和更新标志34都是“1”的情况下，该取入信号53也可以是使代码翻转的信号延迟了采样时钟8的1个时钟部分的信号。在边沿选择标志32和更新标志34都是“1”、且取入信号53是“1”的情况下，利用运算用串行保持电路50保持抽出跳动的位置处的第一解调前处理信号24，在边沿选择标志32和更新标志34都是“1”、且取入信号53是“0”的情况下，利用运算用串行保持电路50保持抽出跳动的位置处的第二解调前处理信号25，由此串行地保持跳动检测源信号51并输出。在图11(a)的情况下，解调前处理信号24A和25A、解调前处理信号24C和25C和解调前处理信号24E和25E成为抽出跳动信息30的对象。

这样，利用光记录媒体的再生速度和光记录媒体中记录的代码的图案反映信号高频还是低频这一事实，将由跳动检测前处理电路28根据该代码的图案所生成的跳动检测源信号51和取入信号53作为输入信号，利用数字信号运算电路54来检测跳动信息30。

以下，使用图9和图12，就数字信号运算电路54的电路结构和跳动信息30的生成原理进行说明。再有，这里图示的电路和生成原理只不过是一例，本发明并不限定于该图示的电路结构和生成原理。

如图12所示，第一跳动源信号保持电路55在取入信号53的下降沿中保持跳动检测源信号51并输出第一跳动源信号41。此外，第二跳动源信号保持电路56在取入信号53的上升沿保持跳动检测源信号37并输出第二跳动源信号43。在此，例如，在图9中，第一跳动源信号41由“○”来表示，第二跳动源信号43由“●”来表示。将第一跳动源信号41和第二跳动源信号43输入到平均化电路44中，生成如图9的“△”所示的瞬时跳动前信息45。在将此时的从瞬时跳动前信息45的零电平开始的振幅方向的距离作为瞬时振幅跳动信息的情况下，若向时间方向投影该信号，就相当于瞬时时间跳动信息。另一方面，将第一跳动源信号41和第二跳动源信号43输入到减法电路46中，生成瞬时倾斜分量47。它在成为跳动检测对象的信号的中心电平附近具有线性的情况下，若向时间轴方向投影，其斜影就相当于信道位周期。接着，利用除法电路48，用瞬时倾斜分量47除瞬时跳动前信息45，利用跳动运算电路49，运算除法电路48的输出信号的RMS，即、在将除法电路48的输出信号乘二次方后，按取入信号53的周期相加M(M是正的整数)次并平均化以后，对其开二次方，由此来检测跳动信息30。

这样一来，通过应用一边在时间方向上串行保持用于抽出跳动的第一解调前处理信号24和第二解调前处理信号25，一边取入数字信号运算电路54以抽出跳动信息30的方式，电路间的接口就成为串行连接，在大规模集成电路的外部设置数字信号运算电路54，并利用探针等工具与大规模集成电路连接的情况下，就能简化其接口，而十分有用。

此外，通过增大运算时间管理电路33的更新周期管理计数器的更新许可计数值，即使在高速再生时，也能将装置间的信号变化抑制地较少，因此，还能抑制妨碍高精度跳动信息30的抽出的、在装置间的接口中产生的噪声分量。

再有，作为一例，图11(b)中示出不依赖于记录码的图案，而仅依赖于光记录媒体的再生速度来产生跳动检测源信号51的生成周期的情况，例如，以第一、第二解调前处理信号的上升沿或下降沿为基准，通过使运算时间管理电路33中的更新管理周期计数器工作来进行产生的情况。

如图11(b)所示，运算时间管理电路33中的更新周期管理计数器33e也可以是对边沿选择标志32进行计数的方式。该情况，示出了将更新许可计数值设定为“4”的情况，也可以在上述更新周期管理计数器33e到达了“2”的情况下，将更新标志34从“0”变(assert)为“1”，在接下来的计数值“3”中，将更新标志34从“1”变(negate)为“0”，在上述更新周期管理计数器33e到达了“4”时，将更新标志34从“0”变(assert)为“1”，在上述更新周期管理计数器33e被复位为“1”的时候，将更新标志34从“1”变(negate)为“0”。取入信号生成电路52根据边沿选择标志32和更新标志34生成数字信号运算电路54中的跳动检测源信号51的取入信号53。在边沿选择标志32和更新标志34都是“1”的情况下，该取入信号53也可以是使代码翻转的信号延迟了采样时钟8的1个时钟部分的信号。在边沿选择标志32和更新标志34都是“1”、且取入信号53是“1”的情况下，利用运算用串行保持电路50保持抽出跳动的位置处的第一解调前处理信号24，在边沿选择标志32和更新标志34都是“1”、且取入信号53是“0”的情况下，利用运算用串行保持电路50保持抽出跳动的位置处的第二解调前处理信号25，由此串行地保持跳动检测源信号51并输出。在图11(b)的情况下，第一解调前处理信号24A和第二解调前处理信号25A以及第一解调前处理信号24E成为抽出跳动信息30的对象。

这样，通过使用对成为跳动检测对象的边沿进行间采处理的方式，与考虑直到图11(a)中示出的记录码的图案长的方式相比，由于对于各图案在抽出跳动的个数中没有偏差，因此，就能不偏于长图案地检测反映了整体特性的跳动信息30。

如上所述，根据本实施方式2，在数字化从光盘媒体1再生的再生RF信号3并解调数字二值化信号27时，在与周期2倍于信道位周期的采样时钟8同步地转换为数字信号之后，在基于分别保持通过了偏移校正电路9的信号和解调了从该信号缺少的时间分量的信号而生成的跳动检测源信号51抽出跳动信息时，考虑抽出跳动信息的数字信号运算电路54的能力来控制光记录媒体的再生速度，或者根据再生速度和记录码的图案长来控制跳动检测源信号51的输出速率，因此，在高速再生时按照2倍于信道位速率的周期进行采样的再生信号处理方式中，就能实现正确的跳动信息30的抽出。

此外，由于在跳动检测前处理电路28的外部设置数字信号运算电路54，在该跳动检测前处理电路28和数字信号运算电路54之间用串行传输来连接，所以与用并行传输连接它们之间的情况相比就能够简化接口。

因此，例如在将数字信号运算电路54作为计测用电路设置在大规模集成电路之外来计测工序跳动等，在利用探针等工具连接数字信号运算电路54和大规模集成电路等情况下，就具有能够降低该工具的制造成本等效果。

(实施方式3)

图13是示出具有本发明的实施方式3中的跳动检测装置的光盘装置的结构的方框图。

该实施方式3与本发明的技术方案1至技术方案7相对应。该实施方式3与实施方式1的不同点在于PLL环形电路的结构。即，在实施方式1中，作为该PLL环形电路100，使用了由A/D转换器5、偏移校正电路9、相位同步控制电路17和时钟生成电路7构成的结构，但也可以取代该PLL环形电路，而使用图15所示的由A/D转换器5、频带限制电路59、相位比较处理块60、LPF61、D/A转换器62和VCO63构成的结构。

本实施方式3作为其PLL环形电路取代实施方式1的PLL环形电路100，而使用了与图15中示出的结构同样地构成的PLL环形电路。从而，实施方式3的工作和效果与实施方式1同样。再有，VCO63生成的采样时钟8与实施方式1同样地设定为信道时钟的2倍。

(实施方式4)

图14是示出具有本发明的实施方式4中的跳动检测装置的光盘装置的结构的方框图。

该实施方式4与本发明的技术方案8至技术方案11相对应。该实施方式4与实施方式2的不同点在于PLL环形电路的结构。即，在实施方式2中，作为该PLL环形电路100，使用了由A/D转换器5、偏移校正电路9、相位同步控制电路17和时钟生成电路7构成的结构，但也可以与实施方式3的情况同样地，取代该PLL环形电路，而使用图15所示的由A/D转换器5、频带限制电路59、相位比较处理块60、LPF61、D/A转换器62和VCO63构成的结构。

本实施方式4作为其PLL环形电路取代实施方式2的PLL环形电路100，而使用了与图15中示出的结构同样地构成的PLL环形电路。从而，实施方式4的工作和效果与实施方式2同样。再有，VCO63生成的采样时钟8与实施方式2同样地设定为信道时钟的2倍。

再有，在上述实施方式1至4中示出设置了数据解调电路26的结构，但在仅需要跳动信息的情况下也可以省略。

此外，数字信号运算电路29、54既可以由DSP(Digital Signal Processor，即、数字信号处理器)等各种信息处理装置构成，进而，还可以由DSP等各种信息处理装置构成A/D转换器以后的全部电路。

进而，示出了适用于再生专用的光盘装置的例子，但也可以适用在能记录和再生的光盘装置的再生系统和光磁盘装置的再生系统等各种盘装置中。

产业上的可利用性

如上所述，由于本发明的跳动检测装置在光记录媒体的高速再生时也能容易地检测正确的跳动，因此，就能基于它进行最佳的信号再生和伺服调整，适用在DVD播放器和DVD记录器等中十分有用。

此外，由于在高速再生时也能低消耗功率地检测正确的跳动，因此，在搭载了记录型光盘的数字视频便携影像机和笔记本式个人计算机用等、要求低消耗功率的光盘设备中也十分有用。

Claims

1、一种检测在再生光记录媒体时产生的跳动的跳动检测装置，所述光记录媒体利用具有相同代码至少连续3个以上的制约的记录码来进行数字记录，所述跳动检测装置的特征在于，具有：

再生信号检测电路，从上述光记录媒体检测再生RF信号；

PLL环形电路，通过与2倍于上述再生RF信号中包含的时钟分量的周期同步后的采样时钟，采样该再生RF信号，输出去掉了振幅方向的偏移以后的数字RF信号；

奈奎斯特内插滤波器，将已去掉了上述偏移以后的数字RF信号作为输入信号，生成延迟该输入信号一定时间而输出的第一解调前处理信号和作为在时间方向上缺少了的分量的第二解调前处理信号；

跳动检测前处理电路，在上述第一解调前处理信号和上述第二解调前处理信号的极性翻转处，按与光记录媒体的再生速度相应的规定间隔来间采该第一和第二解调前处理信号，由此抽出跳动信息被抽出的跳动检测源信号和表示该跳动检测源信号的保持定时的取入信号并进行输出；以及

数字信号运算电路，按上述取入信号的保持定时保持上述跳动检测源信号，并由该跳动检测源信号抽出跳动信息。

2、如权利要求1所述的跳动检测装置，其特征在于，

在上述再生信号检测电路与上述PLL环形电路之间，具有进行上述再生RF信号的振幅调整和跳动调整的再生RF信号调整电路。

3、如权利要求2所述的跳动检测装置，其特征在于，

上述PLL环形电路具有：

时钟生成电路，生成与2倍于上述再生RF信号中包含的时钟分量的周期同步后的采样时钟；

模拟数字转换器，通过按上述采样时钟来采样上述再生RF信号调整电路的输出信号，而生成数字RF信号；

偏移校正电路，校正上述数字RF信号的振幅方向的偏移分量；以及

相位同步控制电路，从该偏移校正电路的输出信号抽出相位误差信息，进行上述时钟生成电路生成的上述采样时钟的相位同步控制以使得该相位误差信息接近于零。

4、如权利要求1所述的跳动检测装置，其特征在于，

上述跳动检测前处理电路具有：

边沿选择电路，选择上述第一解调前处理信号和上述第二解调前处理信号的极性翻转处的上升沿或下降沿中的某一个；

运算时间管理电路，根据由上述边沿选择电路选择的记录码的图案长和光记录媒体的再生速度，计算上述数字信号运算电路抽出跳动信息所需的运算时间，并输出更新标志；

运算用保持电路，在上述第一解调前处理信号和上述第二解调前处理信号的极性翻转的位置，并行保持该第一和第二解调前处理信号作为上述跳动检测源信号进行输出；以及

取入信号生成电路，延迟该运算用保持电路的保持定时，生成上述取入信号。

5、如权利要求4所述的跳动检测装置，其特征在于，

上述运算时间管理电路根据光记录媒体的再生速度，在上述边沿选择电路的输出信号的N次中，仅一次产生上述更新标志，其中，N是正整数。

6、如权利要求5所述的跳动检测装置，其特征在于，

上述运算时间管理电路在光记录媒体的再生速度慢的情况下，缩短上述更新标志的产生周期，在再生速度快的情况下，延长上述更新标志的产生周期。

7、如权利要求1所述的跳动检测装置，其特征在于，

上述数字信号运算电路具有：

第一和第二跳动源信号保持电路，按上述取入信号的保持定时保持上述跳动检测源信号；

平均化电路，平均化上述第一和第二跳动源信号保持电路的输出信号；

减法电路，运算上述第一跳动源信号保持电路的输出信号与上述第二跳动源信号保持电路的输出信号之差；

除法电路，用上述减法电路的输出信号除上述平均化电路的输出信号；以及

跳动运算电路，将该除法电路的输出信号乘二次方以后，按上述取入信号的周期相加M次后进行平均化，并开二次方以检测上述跳动信息，其中，M是2以上的整数。

8、如权利要求1所述的跳动检测装置，其特征在于，

上述跳动检测前处理电路具有：

运算用串行保持电路，相对于时间轴串行地保持在从该运算时间管理电路输出的更新标志与上述边沿选择电路的输出信号一致的位置极性翻转的上述第一解调前处理信号和上述第二解调前处理信号，作为上述跳动检测源信号进行输出；以及

取入信号生成电路，延迟上述运算用串行保持电路的保持定时，生成上述取入信号。

9、如权利要求8所述的跳动检测装置，其特征在于，

上述运算时间管理电路根据光记录媒体的再生速度，在上述边沿选择电路的输出信号的2×L倍次中，仅一次产生上述更新标志，其中，L是正整数。

10、如权利要求9所述的跳动检测装置，其特征在于，

11、如权利要求8所述的跳动检测装置，其特征在于，

上述数字信号运算电路具有：

定时检测电路，根据上述取入信号的极性和上述跳动检测源信号的极性来判断取入基准定时；

第一跳动源信号保持电路，以该定时检测电路的输出信号为基准，用上述取入信号保持上述跳动检测源信号；

第二跳动源信号保持电路，在上述取入信号的极性翻转的位置，用上述取入信号保持上述跳动检测源信号；

平均化电路，平均化上述第一跳动源信号保持电路的输出信号和上述第二跳动源信号保持电路的输出信号；

跳动运算电路，将该除法电路的输出信号乘二次方后，按上述取入信号的周期相加M次后进行平均化，并开二次方以检测跳动信息，其中，M是2以上的整数。