CN1860546A

CN1860546A - 内插时序恢复数据重现设备、记录/重现系统、和内插滤波器

Info

Publication number: CN1860546A
Application number: CNA2004800282341A
Authority: CN
Inventors: 东野哲
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-09-29
Filing date: 2004-09-29
Publication date: 2006-11-08
Also published as: WO2005031738A1; JP2005108295A; RU2006110042A; EP1669994A4; US20070035867A1; EP1669994A1; WO2005031738A8; US7468940B2; RU2369036C2; JP4206886B2

Abstract

提供了一种能够用简单的结构获得具有较小的失真的优良的重现输出波形和高速地更新采样时序的ITR(内插时序恢复)数据重现设备。任意插入函数f(t)的每个采样周期(Ts)被分割成多个时间间隔。每个分割的时间间隔受到线性内插，以及计算在每个分割的时间间隔内的每个插入点处的数据。而且，作为通过把采样时序除以在一个采样时间间隔的整数而得到的商，仅仅提取二进制数的整数－表示部分，并且得到相应的数的输入采样数据(Ds)送到内插滤波器以便操作流水线。作为当把采样时序除以在一个采样时间间隔的整数而得到的余数值，仅仅提取二进制数的数字化的分数－表示部分，并且通过使用作为采样时序(μk)的数值决定内插滤波器的抽头系数。

Description

内插时序恢复数据重现设备、记录/重现系统、和内插滤波器

技术领域

本发明涉及ITR(内插时序恢复)数据重现设备、包括ITR数据重现设备的记录/重现系统、和被使用于ITR数据重现设备等等的内插滤波器。

背景技术

当数字数据被记录在诸如磁盘或光盘的记录媒体，和从记录媒体被重现时，从记录媒体读出的重现波形被采样，并且采样的数值被变换成数据(采样数据)。因此，记录的数据被重现。

在这种情形下，为了以原先的采样时序重现数据，采用了使用PLL(锁相环)的方法，该PLL用来预测数据的标识点，生成相应于这些点的采样时钟，和采样重现波形。

具体地，对于磁记录/重现，Roy D.Cideciyan等人的，“A PRMLSystem for Digital Magnetic Recording”，IEEE JOURNAL ONSELECTED AREAS IN COMMUNICATIONS，VOL.10，NO.1，JANUARY 1992(文献1)显示了其中这样的PLL数据重现设备实现PR4作为PR(局部响应)的例子。

图16显示PLL数据重现设备。输入重现波形Si是具有由图17所示的虚线代表的模拟波形。按照图16所示的PLL数据重现设备，在A/D转换器电路61中，重现波形Si按照由VCO(压控振荡器)62提供的采样时钟CL被采样，并且采样的数值被变换成采样数据Ds。

采样数据Ds由FIR(有限脉冲响应)滤波器形成的PR均衡电路71均衡，并且PR均衡电路71的输出数据的相位误差被相位检波电路72检测。检测结果由LPF(低通滤波器)73被变换成用于控制VCO 62的振荡频率的数据。

从LPF 73输出的控制数据由D/A转换器电路63被转换成模拟控制电压，VCO 62的振荡频率按照控制电压来控制。

因此，由VCO 62供给的采样时钟CL的相位被锁定在由图17所示的实线代表的、原先的采样时序的相位。因此，以原先的采样时序的数据被重现。

然而，在PLL数据重现设备中，PLL由包括A/D转换器电路61、VCO 62、D/A转换器电路63的模拟部分60与包括PR均衡电路71、相位检波电路72、和LPF 73的数字部分70形成，如图16所示。因此，系统的结构是复杂的。而且，由于VCO 62的特性随温度等等而变化，很难预期稳定的运行。

因此，在Floyd M.Gardner，“Interpolation in DigitalModems-Part 1：FunD/Amentals”，IEEE TRANSACTIONS VOL.41，NO.3，MARCH 1993(文献2)的文章与Lars Erup等，“Interpolationin Digital Modems-Part 2：Implementation and Performance”，IEEE TRANSACTIONS VOL.41，NO.6，JUNE 1993(文献3)的文章中提出了ITR系统。

图18显示这样的ITR数据重现设备。按照ITR数据重现设备，在A/D转换器电路81中，重现波形Si按照由振荡器82供给的采样时钟CL被采样，并且采样的数值被转换成采样数据Ds。振荡器82是固定振荡器，而不是VCO。

从A/D转换器电路81输出的采样数据Ds被提供到ITR部分90。ITR部分90通过内插滤波器91、PR均衡电路92、相位检波电路93、LPF 94和控制器95形成数字PLL。

按照从控制器95输出的、和表示如图19所示的分割采样周期(采样时间间隔)Ts的每个点Pt的时序的数据，根据将在下面描述的内插方法，内插滤波器91输出在相邻的采样点Ps之间的每个分割点(每个内插点)Pt处的重现波形Si的数值作为内插数据。

从内插滤波器91输出的和包括在每个内插点Pt处的内插数据的数据，由包括FIR滤波器的PR均衡电路92进行均衡。然后，PR均衡电路92的输出数据的相位误差由相位检波电路93进行检测。检测结果被LPF 94滤波，并被获取送到控制器95。

控制器95按照PR均衡电路92的输出数据的相位误差，更新内插滤波器91中的内插时序。因此，原先的采样时序的数据作为PR均衡电路92的输出数据--也就是作为ITR部分90的输出数据Do--被重现。

在ITR数据重现设备中，由于时序恢复可以仅仅通过在ITR部分90中的数字处理来实现，并且PLL不是由模拟部分与数字部分形成，系统可以简单地构建。另外，由于没有使用VCO作为用于生成采样时钟CL的振荡器82，所以可以预期稳定的运行。

更具体地，作为用于在控制器95中计算和更新采样时序(内插时序)方法，被称为NCO(数字控制振荡器)的方法被记录在上述的文献2。

在这个方法中，为了使得采样时序适配于在采样周期Ts内规定的时序，更新的采样时序要经受采样周期Ts的整除，相除后的余数被用作为采样时序，用来确定内插滤波器91的抽头系数。

另外，在内插滤波器91的内插方法中，用于通过使用sinc函数作为插入函数按照sinc函数事先计算在所有的时间的内插系数，把内插系数作为表格数值写入到存储器表，并通过按照由内插滤波器91提供的内插时序数据从存储器表中读出相应的表格数值而得到内插系数的方法被记载在上述文献2中。

另外，在两个相邻的采样值之间的线性内插，在上述的文献3上给出。另外，在两个接连的采样值之间的线性近似，在日本专利No.3255179(文献4)上给出(段落0020和图13)。

然而，上述的、已知的基于ITR的数据重现方法还具有下述的问题。

首先有关于用于计算和更新采样时序(内插时序)的方法的问题。按照文献2所示的除法方法，不单有由于在硬件方面必须有许多寄存器而造成ITR部分90结构复杂的问题，而且还有由于执行除法降低处理速度而时序恢复的响应被延时的问题。

第二，有关于内插滤波器91中的内插方法的问题。如果使用在文献2中所示的、用于把在所有的时序的内插系数作为表格数值写入到存储器表，和按照由控制器95提供的内插时序数据从存储器表中读出相应的表格数值而得到内插系数的方法，则可以得到具有较小的失真的优良的重现输出波形。

然而，在这个方法中，由于必须在存储器表中准备好许多表格数值，需要大的存储器容量。因此，如果ITR部分90被配置为IC(集成电路)，则芯片尺寸增加。

相反，按照文献3和4中所示的、用于在相邻的两个采样值之间执行线性近似的方法，ITR部分90的配置可被简化。

然而，在这些方法中，由于在两个采样值之间进行线性近似，所以存在一个问题：由于折叠混淆，在重现输出波形中出现失真。

因此，首先，本发明在数据根据ITR被重现时能够用简单的结构高速地计算和更新采样时序。

另外，第二，本发明在数据根据ITR被重现时能够用简单的结构得到具有更小的失真的优良的重现输出波形。

发明内容

按照第一发明的ITR数据重现设备，通过获取输入采样数据送到内插滤波器和对于输入采样数据和内插滤波器的抽头系数执行包括卷积运算的内插而重现在原先的数据标识点处的数据值，其特征在于，为了使得用于确定抽头系数的时序适配于在数据采样时间间隔内规定的时序，代替实际执行除法运算，仅仅提取二进制整数的代表部分作为通过执行更新的采样时序与数据采样时间间隔的整除而得到的商，以及仅仅获取对于二进制整数代表部分的数的输入采样数据，把它送到内插滤波器用来操作流水线。

按照第二发明的ITR数据重现设备，通过获取输入采样数据送到内插滤波器和对于输入采样数据和内插滤波器的抽头系数执行包括卷积运算的内插而重现在原先的数据标识点处的数据值，其特征在于，内插滤波器把插入函数的数据采样时间间隔分割成N份，N代表2或大于2的整数，并且通过对于每个分割的时间间隔执行线性内插而计算内插数据。

在如上所述配置的、按照第一发明的ITR数据重现设备中，由于采样时序的计算和更新不用执行整除，所以采样时序的计算和更新可以以简单的结构高速地进行。

在如上所述配置的、按照第二发明的ITR数据重现设备中，对于比起其中抽头系数直接从插入函数进行计算的情形大大地简化的结构，可以得到比起其中抽头系数直接从插入函数进行计算的情形具有更小的失真的优良的重现输出波形。

如上所述，按照第一发明，当数据通过使用ITR被重现时，采样时序的计算和更新可以以简单的结构高速度地进行。

另外，按照第二发明，当数据通过使用ITR被重现时，可以用简单的结构，得到具有更小的失真的优良的重现输出波形。

附图说明

图1显示包括按照本发明的ITR数据重现设备的记录/重现系统的例子。

图2是用于说明按照本发明的分割线性内插的图。

图3显示ITR部分的内插滤波器的例子。

图4显示内插滤波器的抽头系数计算电路的例子。

图5显示用于内插滤波器的表的例子。

图6显示ITR部分的内插滤波器的另一个例子。

图7显示用于内插滤波器的表的另一个例子。

图8显示用于内插滤波器的表的另一个例子。

图9显示ITR部分的PR均衡电路的例子。

图10是用于说明PR均衡的图。

图11显示眼图。

图12显示ITR部分的相位检波电路的例子。

图13显示ITR部分的LPF的例子。

图14显示ITR部分的控制器的例子。

图15显示内插方法的仿真结果。

图16显示已知的PLL数据重现设备。

图17显示用于说明如图16所示的设备的图。

图18显示已知的ITR数据重现设备。

图19显示用于说明如图18所示的设备的图。

具体实施方式

[记录/重现系统的例子和ITR数据重现设备的概述：图1]

图1显示配备有按照本发明的ITR数据重现设备的记录/重现系统的例子。

在本例中，记录媒体1是磁盘或光盘，它由旋转驱动源2被驱动和旋转。当记录媒体1是磁盘时，记录/重现头3是磁头，或当记录媒体1是光盘时，记录/重现头3是光学头(光拾取器)。

旋转驱动源2的驱动、记录/重现头3的运动、和系统的每个单元由系统控制器5进行控制。

当进行记录时，通过各种压缩技术被压缩的压缩数字数据或非压缩的数字数据经由调制电路7被变换成适合于记录/重现的代码。

当记录/重现头3是磁头时，调制的记录信号经由记录控制电路8变换成记录电流。当记录/重现头3是光学头时，调制的记录信号经由记录控制电路8被变换成记录光束。因此，记录数据被记录在记录媒体1上。

当进行重现时，被记录在记录媒体1上的信号经由记录/重现头从记录媒体上读出，并且通过重现放大器(RF放大器)11和AGC(自动增益控制)电路12得到作为模拟重现波形Si的重现信号。

另外，在A/D转换器电路14中，重现波形Si按照从频率合成器15供给的采样时钟CL进行采样，并且采样的数值被变换成采样数据Ds。频率合成器15生成事先确定的固定的频率的时钟作为采样时钟CL。

在本例中，执行其中采样速率fs高于被包括在重现波形Si的原先的数据速率fi的过采样。

从A/D转换器电路14输出的采样数据Ds被提供给ITR部分20。ITR部分20通过内插滤波器21、PR均衡电路22、相位检波电路23、LPF 24和控制器25形成数字PLL。

内插滤波器21输出由专门的内插方法(将在下面描述的)按照由控制器25提供的、用于定相位的数值的采样时序μk，在其上得到采样的数值作为采样数据Ds的采样点之间的每个内插点处的重现波形Si的数值作为内插数据。

从内插滤波器21输出的、包括在每个内插点处的内插数据的数据，由包括FIR滤波器的PR均衡电路22进行均衡。然后，PR均衡电路22的输出数据yk的相位误差由相位检波电路23来检测。检测结果Δτk被LPF 24滤波，并被获取送到控制器25。

控制器25按照PR均衡电路22的输出数据yk的相位误差Δτk更新内插滤波器21中的采样时序μk。因此，在原先的采样时序处的数据作为PR均衡电路22的输出数据yk--也就是作为ITR部分20的输出数据--被重现。

PR均衡电路22、相位检波电路23、和LPF 24按照由控制器25提供的使能信号en被控制成当使能信号en是1(高电平)时工作和当使能信号en是0(低电平)时停止。

ITR部分20的输出数据是由最大或然率译码电路17译码的最大或然率。译码后的数据由解调电路18按照在记录系统的调制电路7中使用的调制方法进行解调。因此，从解调电路18得到重现数据。

[在ITR部分20中的数据重现方法]

(在内插滤波器21中的内插方法：图2到8)

作为在内插滤波器21中的内插方法，对于插入函数，输入采样数据Ds的每个采样周期Ts被分割成多个时间间隔，每个分割的时间间隔根据线性函数被内插，并且计算在分割的时间间隔内每个内插点处的数据(函数值)。此后，在这种方法中的内插被称为分割线性内插。

基本上，采样时间间隔Ts的分割的数目N可以是多个(2或大于2的整数)。然而，为了简化电路结构和处理起见，最好是满足以下的条件：

N＝2^M…(1)，

其中M是1或大于1的整数。

另外，分割的时间间隔(内插时间间隔)的长度不一定互相相等。然而，为了简化电路结构和处理起见，最好是分割的时间间隔(内插时间间隔)的长度互相相等。

图2显示其中M是2和N是4的情形。在本例中，每个采样周期Ts被分割节点(虽然分割节点由黑色圈表示，但由白色圈代表的采样点Ps也可用作为分割节点)Pd分割成四个内插时间间隔T0，T1，T2和T3，其长度互相相等。在每个内插时间间隔T0到T3，设置包括分割节点Pd的16个内插点(内插时序)。因此，在采样周期Ts内设置64个内插点(内插时序)。

对于每个分割节点Pd，根据插入函数f(t)事先计算函数值，然后作为表格数值被写入表格中。对于不同于分割节点Pd的每个内插点，根据线性内插通过使用以前的和以后的分割节点Pd，按照内插运算计算数据值(函数值)。在本实施例中，执行这样的线性内插的线性内插部分被包括在抽头系数计算单元215中。

更具体地，当由控制器25计算的和被提供到内插滤波器21的采样时序由条件0≤μk＜1规定的实数表示时，满足以下条件的数值V从采样时序μk中被检测作为由条件0≤v＜N(当N是4时，v＝0，1，2，3)规定的整数：

v/N≤μk＜(v+1)/N…(2)，

并且内插滤波器21的第i个抽头系数由hi[μk]代表，进行以下的计算；

hi[μk]

＝(v+1-N·μk)·f((i+v/N)·Ts)

-(v-N·μk)·f((i+(v+1)/N)·Ts)…(3)。

这里，f((i+v/N)·Ts)和((i+(v+1)/N)·Ts)是在内插点之前和之后的分割节点Pd的表格数值。

当N是4时，如图2所示，如果采样时序μk以6比特二进制代表，具有64电平的分辨率，000000-001111属于内插时间间隔T0(v＝0)，010000-011111属于内插时间间隔T1(v＝1)，100000-101111属于内插时间间隔T2(v＝2)，和110000-111111属于内插时间间隔T3(v＝3)。

换句话说，在本例中，按照6比特采样时序μk的较高的两位确定内插点(内插时序)是否属于内插时间间隔T0，T1，T2或T3。如果较高的两位是00，则可以在内插时间间隔T0执行线性内插。如果较高的两位是01，则可以在内插时间间隔T1执行线性内插。如果较高的两位是10，则可以在内插时间间隔T2执行线性内插。如果较高的两位是11，则可以在内插时间间隔T3执行线性内插。

然而，由于采样时序μk具有用于把采样周期Ts分割成64时间间隔的分辨率，实际上，采样时序μk是由条件0≤μk＜1表示的6比特二进制分数部分。

图3显示执行上述的分割线性内插的内插滤波器21的例子。这个例子显示其中抽头数目L是9和抽头下标号由(-4，-3，-2，-1，0，1，2，3，4)代表的情形。

在每级中的延时电路211按照上述的采样时钟CL把输入数据延时一个采样周期Ts的时间。下面描述的延时电路同样地工作。

采样时序μk被分割成整个6比特，而较高的两位代表整数v(0，1，2，3)。分割的采样时序μk被提供给抽头系数计算电路215。抽头系数计算电路215计算抽头系数hi[μk]，如下面描述的。

乘法器电路212把输入采样数据Ds或延时电路211的输出数据乘以由抽头系数计算电路215提供的各个抽头系数h(-4)到h4。各个相乘结果在加法器电路213中被相加。因此，通过同步输入到内插滤波器21的采样数据Ds的相位时序而得到的输出数据y(kTi)可以从加法器电路213得到。

抽头系数计算电路215包括9个具有相同的结构的抽头系数计算电路，分别用在i是-4，-3，-2，-1，0，1，2，3，和4的情形下。

图4显示一个抽头系数计算电路的例子。上述的条件(3)由以下条件代表：

hi[μk]

＝(v+1-4·μk)·q(i，v)

-(v-4·μk)·q(i，v+1)…(4)，

其中N是4。

这里，q(i，v)和q(i，v+1)是在内插点之前和之后的分割节点Pd的表格数值，并由以下条件代表：

q(i，v)＝f((i+v/4)·Ts)…(5)

q(i，v+1)＝f((i+(v+1)/4)·Ts)…(6)。

在图4所示的抽头系数计算电路215i中，乘法器电路216a把采样时序μk的二进制分数部分乘以4，且减法器电路217a从由采样时序μk的较高的两位代表的整数v中减去乘法器电路216a相乘的结果。加法器电路217b把1加到减法器电路217a的相减结果上，且乘法器电路216b把从表格219读出的表格数值q(i，v)乘以加法器电路217b的相加结果。乘法器电路216c把从表格219读出的表格数值q(i，v+1)乘以减法器电路217a的相减结果，且减法器电路217c从乘法器电路216b的相乘结果中减去乘法器电路216c的相乘结果。因此，由条件(4)代表的抽头系数作为减法器电路217c的输出数据被计算。

图5显示当sinc函数被用作为插入函数f(t)时表格219的例子。这里，sinc函数由条件sinc(t)＝sin(t)/t代表。这是通过按照抽头下标号i进行编组代表的。例如，当i是0和v是0时，表格数值q(0，0)相应于1。当i是0和v是1时，表格数值q(0，1)相应于0.900316。

正如从图2看到的，由于当i是0和v是4时的表格数值q(0，4)等于当i是1和v是0时的表格数值q(1，0)，表格数值随之被描述。同样地，表格数值q(1，4)等于表格数值q(2，0)，表格数值q(2，4)等于表格数值q(3，0)，以及表格数值q(3，4)等于表格数值q(4，0)。

因此，当i是0，1，2，或3时，需要四个表格数值。当i是4时，需要五个表格数值。

另外，sinc函数是相对于由t＝0代表的时间轴向对称的函数。当i小于0时，以下的条件满足：

q(i，v)＝q(|i|-1，4-v)…(7)。

因此，当i小于0时，独特的表格数值是不必要的。当i小于0时，q(|i|-1，4-v)可被用作为表格数值q(i，v)。例如，作为当i是-1和v是3时的表格数值q(-1，3)，可以涉及到q(0，1)。

因此，在本例中，在表格219中只需要存储21个表格数值。所以，存储器表的必须的容量可以大大地减小。

作为插入函数f(t)，可以使用任何函数，而不用sinc函数。可以给出其中在上述的文献3中显示的“立方内插器”或“逐段抛物线内插器”被用作为插入函数f(t)的情形的例子。“立方内插器”或“逐段抛物线内插器”的每个内插器使用多项式函数。

图6显示当抽头数L是4和分割数N是4时内插滤波器21的例子。这个例子等于图3所示的例子，除了延时电路211的数目是3，乘法器电路212的数目是4，以及抽头系数计算电路215包括4个用于其中i是-2，-1，0和1的情形的抽头系数计算电路以外。

当使用上述的“立方内插器”或“逐段抛物线内插器”时，根据以下条件计算分割节点的函数值q(i，v)，如图6所示。

q(i，v)＝(m＝0 to 3)∑bm(i)·μkm…(8)，得到的函数值q(i，v)作为表格数值被写入表格219中。当计算抽头系数时，从表格219读出函数值q(i，v)。这里，bm(i)是在文献3的页1，001上描述的表1和表2的内容，并且意味着，所涉及的表取依函数不同而不同。另外，i代表抽头下标号。

图7显示当使用“立方内插器”时表格219的例子。在这个例子中，由于当i小于0时，上述的条件(7)满足，所以可以准备9个表格数值。

图8显示当使用“逐段抛物线内插器”时表格219的例子。这个例子显示其中使用文献3中描述的表2中当α是0.5时的例子的情形。在这个例子中，由于当i小于0时，上述的条件(7)满足，所以可以准备9个表格数值。

(PR均衡电路22的结构和操作：图9到11)

图9显示如图1所示的PR均衡电路22的例子。PR均衡电路22由包括延时电路221、乘法器电路222、和加法器电路223的FIR滤波器形成。在PR均衡电路22中，例如，设置用于把由Spb代表的重现波形脉冲响应改变成由Spr代表的PR波形的n个抽头系数f0，f1，…，和f(n-1)，如图10所示。PR均衡电路22执行PR(1，1)波形均衡。

每个延时电路221具有使能功能。当由控制器25提供的使能信号en是1时，每个延时电路221按照采样时钟CL获取和保持输入数据。当由控制器25提供的使能信号en是0时，每个延时电路221不获取输入数据。具有下面描述的使能功能的延时电路也类似地运行。

由PR(1，1)表示的实际的均衡波形是通过各种二进制记录数据(-1，+1)与由图10所示的波形Spr代表的PR波形的卷积被代表的。因此，实际的PR(1，1)均衡波形被成形在图11所示的眼图上，以及数据标识点具有三元数据。

(相位检波电路23的结构和运行：图12)

图1所示的相位检波电路23检测由以下条件代表的采样相位：

Δτk＝-yk·a(k-1)+y(k-1)·ak…(9)，

它可以如上述的文献1等所示的、从PR均衡波形和试探性确定值随机地得到。

然而，yk代表从PR均衡电路22输出的、在时刻k时的PR(1，1)均衡波形数据，而ak代表数据yk的三个数值{-1，0，1}的检测结果的试探性确定值。另外，(k-1)代表在时间k之前采样周期Ts的时间点。

图12显示相位检波电路23的例子。在相位检波电路23中，三元检测电路231对于输入数据yk执行三元检测，得到试探性确定值ak。然后，具有使能功能的延时电路232和233分别把输入数据yk和试探性确定值ak延时一个采样周期Ts。然后，乘法器电路234把试探性确定值ak乘以延时电路232的输出数据，且乘法器电路235把输入数据yk乘以延时电路233的输出数据。然后，减法器电路236从乘法器电路234的输出数据中减去乘法器电路235的输出数据。因此，由条件(9)代表的采样相位Δτk按减法器电路236的输出数据进行计算。

(LPF 24的结构和运行：图13)

图1所示的LPF 24，用控制工程的说法，包括次级控制环，如上述的文献1等所示。LPF 24按照上述的采样相位Δτk计算用于更新采样时序μk的时序差vk。

时序差vk被计算为如下：

vk＝α·Δτk+ΔTk…(11)

ΔTk＝ΔT(k-1)+ρ·Δτ(k-1)…(12)，

其中α和ρ代表系数。

图13显示LPF 24的例子。在LPF中，乘法器电路241和242把输入数据Δτk分别乘以α和ρ。乘法器电路242的输出数据传送到加法器电路243，并且被具有使能功能的延时电路244延时一个采样周期Ts。然后，加法器电路243把乘法器电路242的输出数据与延时电路244的输出数据相加。具有使能功能的延时电路245把加法器电路243的输出数据延时一个采样周期Ts。加法器电路246把乘法器电路241的输出数据与延时电路245的输出数据相加。因此，由条件(11)和(12)代表的时序差vk按加法器电路246的输出数据进行计算。

(控制器25的结构和运行：图14)

图1所示的控制器25控制内插滤波器21的内插操作。同时，控制器25按照使能信号en控制PR均衡电路22、相位检波电路23、和LPF 24的内插操作。

从控制器25提供给内插滤波器21的采样时序μk由条件0≤μk＜1规定，这样，内插滤波器21的中心抽头在采样周期Ts上不漂移(这样，在一个采样周期Ts内发生漂移)。

采样时序μk的更新根据由以下条件代表的计算所执行：

μ(k+1)＝[μk+ε(1-vk)]mod-1…(13)，

其中μ(k+1)代表在更新之后的采样时序。这里，“mod-1”代表具有1的整数的剩余数运算。

当被包括在重现波形Si中的原先的数据周期(原先的数据速率fi的倒数)由Ti代表时，ε代表由以下条件规定的过采样比值：

ε＝Ti/Ts…(14)。

例如，当在A/D转换器电路14中的采样速率fs(＝1/Ts)是原先的数据速率fi(＝1/Ti)的1.1倍时，ε是1.1。

另外，正如在以下的条件中：

p＝(int)[μk+ε(1-vk)]…(15)，

通过与1的整除得到的结果被表示为p。

在下面的例子中，采样时序k通过提取二进制部分的分数部分和整数部分以及执行处理而被更新，而不是执行整除的余数运算。

图14显示执行采样时序μk的这样的更新的控制器25的例子。如上所述，采样时序μk由基于64级别的分辨率的、代表时序的6比特二进制部分表示。

在本例中的控制器25中，减法器电路251从1中减去由LPF 24计算的时序差vk，以及乘法器电路252把相减结果与由条件(14)代表的过采样比ε相乘。

虽然相乘结果ε(1-vk)是通过使用在十进制小数点后的6比特的二进制部分表示的，但通过把整数部分的比特加到分数部分而得到的数据被用作为乘法器电路252的输出数据。作为整数部分，可以准备好在系统中不造成过流的不同的数目。在本例中，作为整数部分加上两个比特，以及具有八比特的数据被用作为乘法器电路252的输出数据。

乘法器电路252的八比特输出作为八比特输入加到用于六比特输入、八比特输入、和八比特输出的加法器电路253。另外，由具有使能功能的延时电路254提供的、在紧接在以前的时间(在更新以前)的采样时序μk作为六比特输入被输入到加法器电路253。

然后，由加法器电路253的八比特输出的较低的六个比特形成的分数部分被提取出来作为在更新后的采样时序μ(k+1)，且采样时序μ(k+1)被延时电路254延时一个采样周期Ts。

另外，由加法器电路253的八比特输出的较高的两位形成的整数部分作为上述的整除的结果p被提取。

当使能信号en是1时，整数部分p经由开关255按照采样时钟CL被获取送到寄存器256。

然后，比较器258把寄存器256的输出值R与1进行比较。如果R小于或等于1，则被连接到比较器258的逻辑电路259输出1的使能信号en。如果R大于1，则逻辑电路259输出0的使能信号en。

如果使能信号en是0，则如上所述，PR均衡电路22、相位检波电路23、和LPF 24的运行停止。同时，在控制器25中，开关255被切换到减法器电路257一侧。不是用在这时的整数部分p，获取通过从寄存器256的输出值R中减去1得到的、减法器电路257的结果，送到寄存器256。

因此，例如，当ε是1.1时，如上所述，根据采样时钟CL等于重现波形Si的每隔11次采样操作执行采样数据Ds的十进制运算，这样，得到原先的数据速率fi的数据作为重现数据。

如上所述，在本例的采样时序更新方法中，通过提取二进制分数的整数部分和分数部分和通过执行处理，采样时序μk可被更新而不用直接执行整除或余数运算。另外，采样时序μk可以用简单的结构以高速度被更新。

(分割线性内插的优点的验证：图15)

通过把按照本发明的分割线性内插应用到用于光学记录/重现的重现波形的性能仿真的结果被显示于图15。

这个结果是通过从具有BD(Blu-ray Disc^TM)光盘的理想重现特性的脉冲响应生成没有噪声的重现波形，通过执行1.05倍过采样，和通过锁定使用ITR的PLL而得到的。这里，均衡是根据PR(1，1，1)执行的，并且采样时序的分辨率是64。

理想的PR(1，1，1)均衡眼图的标识点是(-3，-1，+1，+3)。在基于仿真的标识点的数据值与通过相对于+1的理想均衡得到的、使用dB表示的标识点的数据值之间的差值的方差被表示为在垂直轴上表示的SNDR(信号和失真对噪声的比值)。因此，当SDNR的数值增加时，标识点被重现为更接近于PR(1，1，1)

对于ITR，内插滤波器的数据重现特性被恶化的事实，意味着在内插后数据的SDNR是低的(被恶化)。在其中使用sinc函数作为插入函数的情形下，如果在内插滤波器中抽头的数目增加，则SDNR趋于饱和。在饱和区域中，内插可以以高的精度被执行。

水平轴代表内插滤波器的抽头的数目，并且相应于上述的例子中的L。

在图15，使用斜方块符号画出的“Sinc+Hanning”显示其中内插滤波器的抽头系数通过直接使用sinc函数作为插入函数被计算的情形，如文献2所显示的。在这种情形下，使用更大的数目的抽头，诸如十或更多的，可以提高SDNR。

这里，PL代表如上所述的分割的数目N。然而，PL＝1代表其中不用如文献3所示地分割采样周期Ts而执行线性内插的情形，而代替执行满足条件N≥2的分割线性内插。在这种情形下，即使抽头数目增加，SDNR也不超过预定的数值。

相反，PL＝2，PL＝4，PL＝8，PL＝16，PL＝32，和PL＝64代表其中N＝2^M条件被满足的情形，如在用于按照本发明的分割线性内插的条件(1)中表示的。

在这种情形下，即使在PL是2时，也就是，即使在分割的数目N是2时，SDNR可以满意地高于其中PL是1的情形。另外，当PL是4时，也就是，当分割的数目N是4时，如果抽头数目是16或更多，则可以得到等价于其中抽头系数直接从sinc函数进行计算的情形的性能。

其中PL是8，PL是16，PL是32，或PL是64的情形几乎是与其中PL是4的情形相同的，这些情形通过使用圆圈符号被画出。

如上所述，根据按照本发明的分割线性内插，即使对于相对较小的数目的分割，与已知的线性内插相比较，性能可被大大地改进。因此，可以达到接近于理想特性的数据重现特性。

另外，例如当通过使用基于64电平的分辨率的采样时序直接从sinc函数计算9抽头的抽头系数时，如文献2所示，即使考虑到sinc函数的对称特性，也需要((9-1)/2+1)·64＝320个表格数值。因此，存储器表需要很大容量。

相反，按照本发明的分割线性内插，如果分割数目N是4，则如上所述，只需要21个表格数值。因此，存储器表的容量可以大大地减小。另外，当ITR部分20用IC(集成电路)被构建时，芯片尺寸可以大大地减小。

[其它实施例]

虽然上面描述了其中A/D转换器电路14执行过采样的情形的例子，但本发明也可以应用于其中在内插滤波器21中执行线性内插和采样时序μk的计算与更新的情形或其中在A/D转换器电路14中的采样速率fs与被包括在重现波形Si中的原先的数据速率fi相同步的情形。

另外，按照本发明的ITR数据重现不一定局限于磁记录/重放或光记录/重放。按照本发明的ITR数据重现也可以应用于其中接收端通过使用模块等重现通信中的数据的情形。

Claims

1.一种内插时序恢复数据重现设备，通过获取输入采样数据送到内插滤波器和对于输入采样数据和内插滤波器的抽头系数执行包括卷积运算的内插而重现在原先的数据标识点处的数据值，其中

内插滤波器把插入函数的数据采样时间间隔分割成N份，N代表2或大于2的整数，并且通过对于每个分割的时间间隔执行线性内插而计算内插数据。

2.按照权利要求1的内插时序恢复数据重现设备，其中插入函数是sinc函数。

3.按照权利要求1的内插时序恢复数据重现设备，其中插入函数是多项式函数。

4.按照权利要求1的内插时序恢复数据重现设备，其中在内插滤波器中的采样时序由二进制数据表示，以及当条件N＝2^M被满足时，其中M代表1或大于1的整数，每个分割时间间隔按照二进制数据的较高的M个比特被识别。

5.一种包括如权利要求1到4的任一项中要求的内插时序恢复数据重现设备的记录/重现系统。

6.一种内插滤波器，把插入函数的一定的时间间隔分割成N份，N代表2或大于2的整数，并且通过对于每个分割的时间间隔执行线性内插而计算内插数据。

7.按照权利要求6的内插滤波器，其中插入函数是sinc函数。

8.按照权利要求6的内插滤波器，其中插入函数是多项式函数。

9.按照权利要求6的内插滤波器，其中在内插滤波器中的内插时序由二进制数据表示，并且当条件N＝2^M被满足时，其中M代表1或大于1的整数，每个分割时间间隔按照二进制数据的较高的M个比特被识别。

10.一种内插时序恢复数据重现设备，通过获取输入采样数据送到内插滤波器和对于输入采样数据和内插滤波器的抽头系数执行包括卷积运算的内插而重现在原先的数据标识点处的数据值，其中

为了使得用于确定抽头系数的时序适配于在数据采样时间间隔内规定的时序，代替实际执行除法运算，仅仅提取二进制整数代表部分作为通过执行更新的采样时序与数据采样时间间隔的整除而得到的商，以及仅仅获取对于二进制整数代表部分的数的输入采样数据，把它送到内插滤波器用来操作流水线。

11.按照权利要求10的内插时序恢复数据重现设备，其中代替实际执行剩余数运算，仅仅提取二进制分数代表部分作为通过执行更新的采样时序与数据采样时间间隔的整除而得到的余数，并按照被用作为采样时序的提取的数值确定抽头系数。

12.一种使用内插时序恢复数据重现设备的内插时序恢复数据重现方法，内插时序恢复数据重现设备通过获取输入采样数据送到内插滤波器和对于输入采样数据和内插滤波器的抽头系数执行包括卷积运算的内插而重现在原先的数据标识点处的数据值，方法包括：

分割步骤，由内插滤波器把插入函数的数据采样时间间隔分割成N份，N代表2或大于2的整数；

计算步骤，由内插滤波器通过对于每个分割的时间间隔执行线性内插而计算内插数据。

13.一种相位内插滤波器，包括：

保持单元，保持在通过分割预定的插入函数的采样周期而得到的时间点上的多个离散的数值；

线性内插单元，通过使用相位值执行在保持单元中保持的离散值之间的线性内插；以及

计算单元，提供由各个线性内插单元生成的、预定的FIR抽头系数，准备用于FIR的各个抽头系数，其中

输入波形的相位是通过把输入波形与使用由计算单元提供的抽头系数的FIR进行卷积而被补充的。