CN1149740C - 数字/模拟转换装置和重放装置 - Google Patents

Abstract

本发明提供一种数字/模拟转换装置，用以将输入的数字信号转换为模拟信号。该数字/模拟转换装置可适用于由盘如多层盘上进行重放，该盘具有各层，其中记录有以不同频率取样的信号。数字/模拟转换装置包括一电路，用以将由盘的各层所读出的数字信号转换为各个层的N比特信号，和PWM转换电路，其中可输入N比特信号。在PWM转换电路下一级上所配备的模拟电路可共同地用于盘的不同信号。

Description

数字/模拟转换装置和重放装置

本发明涉及一种数字/模拟转换装置，即D/A转换装置，用以将输入的数字信号转换为模拟信号，和重放装置。

近来，已经出现了新的光盘称作DVD(数字通用盘：商标)，其具有大于光盘(下称为CD：商标)的容量。

DVD不同于常用的CD就在于，信息可存储在12cm直径光盘上的0.8μm的记录道间距中，其中该间距等于常用CD的1.6μm的记录道间距的一半，并且半导体激光器的波长由用于CD的780nm变为630nm。还有，可以实现适用于CD的EFM(八到十四调制)调制方法。因此，通过DVD可实现在其一个表面上高密度地记录相当于约4GB的信息。

作为该DVD的一种，近来已经出现了具有两层记录层的多层盘。

对于多层盘，已经由本申请的申请人提出了高质量的数字音频唱片。在高质量的数字音频唱片中，以44.1KHz取样的16比特数字音频信号可记录在两层中的一层上，同时以2.8224MHz调制的1比特数字音频信号∑Δ可记录在另一层上，其是很高的取样频率，等于上述44.1KHz频率的64倍。

人们已经发现，可以以这样的形式在多层盘上记录数据，即相同音乐或类似的数据节目均可记录在两层上。特别是，相同内容的数据节目可作为CD水平的普通质量数据而记录在两层中的一层上，并且作为较高质量的数据而记录在另一层上。

在多层盘中，由于其包括两层中的一层作为记录以44.1KHz取样的16比特数字音频信号的层，所以其仍可通过市场上遍布的光盘播放机来重放。

还有，如果重放装置如CD播放机配备有能够处理以2.8224MHz取样频率进行调制的1比特数字音频信号∑Δ的话，便可构成能够重现记录于另一层上的新格式数据的重放装置。

包含能够处理1比特数字音频信号的解码器的CD播放机可通过两层来重放，并由此可通过用户所拥有的大量光盘和新近出现的上述多层盘来重放。

市售光盘和新近出现的多层盘在外观上几乎是相同的。在多层盘的两层之一上，可记录与CD格式相同的数据，即以44.1KHz取样的数字音频信号、以16比特进行量化并通过EFM调制方法进行调制，以便保持与市售光盘的兼容性。

值得注意的是，以该方式记录的CD系统数据层，下称CD层，和另一层，即具有以2.8224MHz(＝64×44.1KHz)取样频率进行调制的1比特数字音频信号∑Δ层，下称HD(高清晰度)层。还有，记录在CD层上的数据或记录在常用CD上的数据下称CD数据，并且记录在HD层上的数据下称HD数据。

能够重放CD和所述多层盘的重放装置可能的构成示意地表示在图1中。

图1所示的盘1可以是CD或具有CD层和HD层的多层盘。

由盘1读出数据可通过光读取头301同时通过未示出的主轴电机驱动盘1转动而进行。通过光读取头301读出的数据可通过RF放大器302而转换为重放RF(射频)信号，并提供给信号处理电路303。

信号处理电路303可将输入的数据解码为以取样频率Fs＝44.1KHz取样的16比特数据，如果输入数据为CD数据的话，则解码为1比特数据，即PDM(脉冲密度调制)信号，如果输入数据为HD数据的话则以2.8224MHz(＝64×44.1KHz)取样。将信号处理电路303的输出提供给D/A转换部分304。

下面描述一种情况，其中由信号处理电路303到D/A转换部分304所输入的数据为CD数据。CD数据可输入到D/A转换部分304的数字滤波器201。

由数字滤波器201到模拟电路部分204的电路系统形成用于CD数据的D/A转换器。该电路采用的是PWM(脉宽调制)系统的D/A转换器。

数字滤波器201对以适当放大设置的频率的所输入CD数据进行过取样，并且将所得数据输出到噪声整形器202。

噪声整形器202根据输入数据的再量化如到4比特来反馈噪声，即量化误差，用以将噪声频谱移到音频带以外的较高频率侧，以便获得噪声频谱分布，其中低频侧噪声得到抑制。因此，噪声频谱分布的4比特数据可通过噪声整形器202输出。

由噪声整形器202所输出的4比特数据可提供给PWM(脉宽调制)转换部分203，并且转换为1比特波形信号作为PWM信号。将所得信号输入到模拟电路部分204。

模拟电路部分204主要对该信号进行处理，使输入的信号通过低通滤波器来除去信号的取样频率部分，以便获得连续的模拟信号。将模拟信号提供给开关206的端子T1。

下面将描述一种情况，其中由信号处理电路303到D/A转换部分304所输入的信号为HD数据。

由于HD数据为PDM信号，它的取样频率为2.8224MHz，等于CD的64倍，并且是很高的，模拟电路部分205可直接连接在信号处理电路303的下一级。模拟电路部分205可进行适用于HD信号的处理，并且HD数据的模拟信号可通过模拟电路部分205而输出。模拟信号可输出到开关206的端子T2。

开关206可进行开关操作，使得当重放源为CD数据时，端子T1与端子T3相互连接，而当源为HD数据时，端子T2和端子T3相互连接。以上述该方式所产生的CD模拟信号或HD模拟信号可作为模拟音频信号输出到音频输出端子207。

在参照图1所述的重放装置中，两电路系统均可应用于CD数据和HD数据，以便转换为模拟信号并进行模拟信号处理。这主要基于下列事实，即对于CD数据与HD数据之间模拟电路部分的低通滤波器等来说要求不同的特性。

包含用于CD数据和HD数据的两个电路系统的电路结构会引起一定的问题，所需要的部件数量会增加，并且用于电路部件所需的安装区域会增加。还有，在两电路之间通过电源供电和接地的电路板图型会出现相互干扰，这也会引起一定的问题，即它会使重放的模拟音频信号的质量或模拟信号的性能变差。

众所周知，作为只有对应于HD数据的PDM信号才有的特性，一些切换失真会叠加在PDM信号上，如在PDM信号重放过程中由数据输出缓冲器进行叠加。取决于信号的失真会在转换为模拟信号以后的阶段使性能变差，或使重放的声音质量变差。因此，如果试图例如增大重放信号的质量的话，那么就需要除去上述的切换失真，并获得具有原始信号保真度的重放信号。

本发明的目的是提供一种数字/模拟转换装置，其中在PWM转换电路下一级的模拟电路可共同地用于不同信号，和一种重放装置。

为了实现上述目的，按照本发明的一个方面，提供一种数字/模拟转换装置，用以将输入的数字信号转换为模拟信号，其包括第一比特转换装置，用以将以FsHz取样频率取样并以M比特量化的第一数字信号转换为N比特数字信号，M是等于或大于2的整数，N是等于或小于M的整数，第二比特转换装置，用以将以k×FsHz另一取样频率取样并以1比特量化的第二数字信号变换为N比特数字信号，k是等于或大于2的整数，信号选择装置，用以交替地选择由第一比特转换装置所获得的第一N比特信号和由第二比特转换装置所获得的第二N比特信号中的一个，脉宽调制装置，用以对由信号选择装置所选择的N比特信号进行脉宽调制，和滤波器装置，用于过滤通过脉宽调制装置所获得的脉冲信号，以便只通过在低频区域中脉冲信号的预定部分。

采用D/A转换装置，使第一数字信号如以M比特量化比特数量化的CD数据和第二数字信号如以1比特量化的HD数据二者的D/A转换可变换为N比特信号，并且通过转换所获得的N比特第一数字信号或第二数字信号可加以选择，并进行PWM变换。因此，第一和第二数字信号二者均可通过D/A转换装置进行D/A转换。

配备在PWM转换部分下一级上的模拟电路部分可共同地用于第一和第二数字信号二者。简言之，不需要提供对应于第一和第二数字信号的两个模拟电路部分。因此，可以减少组成模拟电路部分的部件数量，并且可以实现电路尺寸的降低，以及成本等的下降。还有，用于模拟电路的供电系统和用于电路板上各信号的接地图型等得到简化，因此，增强了性能、重放声音的质量等等。

第二数字信号就是所谓以1比特量化的PDM信号。当将第二数字信号进行PWM变换时，可保持只有1比特型式的D/A转换器才有的良好线性，并且可除去叠加在PDM信号上的切换失真。因此，可以获得在转换为模拟信号以后第二数字信号性能的增强。

当将N比特数字信号进行PWM转换时，会产生与主PWM信号具有互补关系的分PWM信号，并且由于配备了差动添加两个PWM信号的装置，可消除叠加在PWM信号上的二次失真。

还有，共同模式的失真可通过由PWM信号和分PWM信号逻辑变换获得的脉冲信号并差动添加变换的脉冲信号和PWM信号以及分PWM信号而消除。

D/A转换装置可具有一定结构，其中以1比特量化的第二数字信号可输出到PWM转换部分，如在将其根据数据数值而变换为预定比特型式的N比特信号以后的脉宽调制装置，或另一结构，其中以A比特(A＜N)量化的第二数字信号可在其经受由数字滤波器进行的计算处理以后输出到PWM转换部分，使得其为N比特或更小的信号。

当使用前一种结构时，可制备一表，其中可存储许多N比特的比特图型。当将N比特的信号进行PWM变换时，由于信号增益取决于PWM转换以后的脉宽，当需要增益调节时，可使用表内所选择的比特图型根据所设定的增益进行N比特转换。采用D/A转换装置，可很容易地进行增益调节。采用上述结构，由于增益调节是在数字区域内进行的，因此信号的性能等要比在进行调节时的好，例如在保持的模拟区域内。

当使用后一种构成时，通过上述数字滤波器的处理，叠加在信号上的噪声可在数字区域内被削弱。因此，由于对下一级中模拟电路部分中滤波器处理负担的缓和，所以模拟电路部分可以更简单地构成。因而，可以使电路尺寸减小，并且获得模拟信号性能等的增强。

按照本发明的另一方面，提供一种盘重放装置，其能够选择地从多层盘对记录在第一和第二层中的第一和第二数字信号进行重放，多层盘具有第一层，其中记录有以FsHz取样频率取样并以M比特量化的第一数字信号，M为等于或大于2的整数，和第二层，其中记录有以k×FsHz另一取样频率取样并以1比特量化的第二数字信号，k是等于或大于2的整数，包括第一比特转换装置，用以将第一数字信号转换为N比特数字信号，N是等于或小于M的整数，第二比特转换装置，用以将第二数字信号转换为N比特数字信号，信号选择装置，用以交替地选择由第一比特转换装置所获得的第一N比特信号和由第二比特转换装置所获得的第二N比特信号中的一个，脉宽调制装置，用以对由信号选择装置所选N比特信号进行脉宽调制，和滤波器装置，用以过滤由脉宽调制装置所获得的脉冲信号，使其只有在低频区域中脉冲信号的预定部分可以通过。

按照本发明的再一方面，提供一种盘重放装置，其能够选择地进行盘的第一层和第二层的重放，在盘的第一层上，记录有以FsHz取样频率取样并以M比特量化的第一数字信号，M为等于或大于2的整数，和在第二层上，记录有以k×FsHz另一取样频率取样并以1比特量化的第二数字信号，k是等于或大于2的整数，包括第一比特转换装置，用以将第一数字信号转换为N比特数字信号，N是等于或小于M的整数，第二比特转换装置，用以将第二数字信号转换为N比特数字信号，脉宽调制装置，用以对由第一或第二比特转换装置进行转换所获得的N比特信号进行脉宽调制，和滤波器装置，用以过滤由脉宽调制装置所获得的脉冲信号，使其只有在低频区域中脉冲信号的预定部分可以通过。

通过下面结合附图的描述和后续权利要求的限定，将使本发明的上述和其它目的、特征和优点更加清楚，其附图中同样的部件或元件采用同样的参考标号来表示。

附图的简要说明。

图1是一方框图，其表示能够重放CD数据和HD数据的常用重放装置；

图2是一透视图，其表示可以通过本发明重放装置重放的多层盘的结构；

图3是一图表，其表示用于CD层和HD层说明的比较表；

图4是本发明重放装置的方框图；

图5是一方框图，其表示在本发明重放装置中所提供的D/A转换部分的构成；

图6是一波形图，其表示当输入数据为4比特数据时的PWM转换的一个实例；

图7是一波形图，其表示通过差动添加由PWM转换部分所得PWM脉冲而获得的并相互具有2互补关系的波形；

图8是一方框图，其表示在本发明实施例的D/A转换部分中模拟电路部分构成的第一实例；

图9是一方框图，其表示在本发明实施例的D/A转换部分中模拟电路部分构成的第二实例；

图10是一方框图，其表示在本发明实施例的D/A转换部分中模拟电路部分构成的第三实例；

图11是一示意图，其表示配备在第一1比特至4比特转换部分中的表的内容；

图12A是当HD数据进行PWM变换时的HD数据时间图；

图12B是当HD数据进行PWM变换时1比特至4比特转换信号的时间图；

图12C是当HD数据进行PWM变换时PWM(+)信号的时间图；

图12D是当HD数据进行PWM变换时PWM(-)信号的时间图；

图12E是当HD数据进行PWM变换时PWMX(+)信号的时间图；

图12F是当HD数据进行PWM变换时PWMX(+)信号的时间图；

图12G是当HD数据进行PWM变换时PWM(+)-PWM(-)信号的时间图；

图12H是当HD数据进行PWM变换时PWMX(+)-PWMX(-)信号的时间图；

图13是一方框图，其表示第二1比特至4比特转换部分构成的一个实例；

图14是频率分布图，其表示普通第k级噪声整形器的频率特性；

图15是频率分布图，其表示在第二1比特至4比特转换部分中所配备的数字滤波器的频率特性；和

图16是频率分布图，其表示由第二1比特至4比特转换部分所处理的HD数据的频率特性。

优选实施例的描述。

下面将描述本发明的优选实施例。本实施例的D/A(数字/模拟)转换装置可提供在盘重放装置中，通过该装置可至少重放具有CD层和HD层的多层盘和CD盘。

描述将按下列次序进行。

1、多层盘的结构

2、重放装置的构成

3、D/A转换部分的构成(第一实例)

4、D/A转换部分的构成(第二实例)

1、多层盘的结构

在图2中示出了本发明重放装置所使用的多层盘的结构。

所示多层盘100是具有约12cm直径和1.2mm厚度的光盘，并且其包括：以层状结构形式的，上表面侧上的标签表面105，CD层101，CD衬底103，HD层102，HD衬底104和读出表面106。

多层盘100具有其读出层表面上所形成的CD层101和HD层102两层，并且在CD层101上可记录有以44.1KHz取样的16比特数字音频信号，这在CD等方面通常是公知的。此时，在HD层102上记录有1比特数字音频信号∑Δ，其是以等于上述44.1KHz频率64倍的2.8224MHz的超高取样频率进行取样的。

在图3中示出了CD层和HD层之间详细比较表。CD层101的频带是在5-20KHz范围，而HD层102的频带可实现由DC部分到100KHz的较宽频带。CD层101的动态范围是在整个音频带中的98dB，而HD层102的动态范围是在整个音频带中的120dB。

CD层101的最小坑长度为0.83μm，而HD层102的最小坑长度为0.4μm。

CD层101的记录道间距为1.6μm，而HD层102的记录道间距为0.74μm。

CD层101的读出激光器波长为780nm，而HD层102的读出激光器波长为650nm，其要比CD层101的短。

CD层101的光拾取透镜的数值孔径(NA)为0.45，而HD层102的光拾取透镜的数值孔径(NA)为0.6。

由于CD层101和HD层102以这样的方式在最小坑长度、记录道间距、透镜数值孔径(NA)和激光器波长方面相互不同，同时CD层101的数据容量为780MB，所以HD层102的数据容量为4.7GB，其可以记录更大数量的数据。

2、重放装置的构成

图4表示本发明实施例重放装置的方框图。

光盘1可以为上述的多层盘或公知的CD盘。

光盘1可放置在转盘上(未示出)并且受控转动，例如由主轴电机2以CLV(恒定线性速度)转动。

光头3包括物镜，两轴机构，半导体激光器，和光接收部分，用以接收由半导体激光器所发出的并由盘1表面所反射的光，所有部分均未示出。

当所加载的光盘为多层盘时，可切换所使用的光路，使得当要播放的是光盘的CD层101时，使用具有波长为780nm的半导体激光器，而当要播放的是光盘的HD层102时，使用680nm较短波长的半导体激光器。

光头3包括两个物镜，并且可以切换光路，使得当播放CD层101时，使用0.45数值孔径的透镜，而当播放HD层102时，使用0.6的另一数值孔径的透镜。

如果加载的光盘1为CD盘的话，则可以以类似于播放多层盘的CD层101的方式来进行播放。

如果将全息集成非球面透镜用于光头的话，就没有必要使上述光头3包含两个物镜了。光头可以是该类型的，其中半导体层的光路可借助于单个透镜进行切换。

可替换地，光头3还可以这样构成，使得两个光头包括具有适用于重放HD层光特性的一个光头，和具有适用于重放CD层和CD盘另一光特性的另一光头，并且光头可根据实际播放的层或盘而可切换地使用。

上述的两轴机构包括聚焦线圈，其用以驱动物镜，使其沿垂直于光盘1平面的方向移动，和跟踪线圈，用以沿光盘1的径向驱动物镜。

图4的重放装置进一步包括未示出的滑移电机，用以使整个光头3在光盘1的径向上最大限度地移动。

由光头3中的光接收部分所检测到的反射光可提供给RF放大器4，通过该放大器进行电流-电压转换和矩阵计算处理，以便产生聚焦误差信号FE和跟踪误差信号TE，并且进一步产生RF信号作为重放信息。

由此产生的聚焦误差信号FE和跟踪误差信号TE可在其通过伺服电路5进行相位补偿和增益调节以后经过驱动电路6而提供给上述的聚焦线圈和跟踪线圈。

跟踪误差信号TE在伺服电路5中经受LPF(低通滤波器)处理，使得产生滑移误差信号。滑移误差信号可通过驱动器电路6而提供给滑移电机。

由RF放大器4所产生的RF信号在加载光盘1为CD时可经过二进制数字化和EFM解调(八至十四解调)，并通过信号处理电路7由CIRC(交叉交插里德-索罗蒙编码)进行误差校正处理。最终，将所获得的以Fs＝44.1KHz取样频率取样的16比特数字音频信号输出到D/A转换部分8。

另一方面，如果加载的光盘1是多层盘的话，当CD层101是要重放的时，可采用与上述CD盘类似的方式通过信号处理电路7进行二进制数字化、EFM解调和CIRC误差校正处理，并且将以Fs＝44.1KHz的16比特量化的所得数字音频信号输出到D/A转换部分8。对应于CD格式的以Fs＝44.1KHz的16比特量化的数字音频信号，即通过由CD盘或多层盘的CD层读出所获得的数字音频信号，在下面将称作“CD数据”。

另一方面，当多层盘的HD层102要重放时，可通过信号处理电路7进行二进制数字量化和FEM+(八至十四解调+)，并基于产品代码进行误差校正处理。最终，将所得数字音频信号输出到D/A转换部分8，其中该信号是以2.8224MHz(64Fs＝64×44.1KHz)取样频率以1比特量化的流的形式的PDM信号。

还有，通过播放HD层所获得的数字音频信号下面将称作“HD数据”。

这里，CD层101或HD层102的重放可通过用户使用操作部分11上所配备的按键来加以选择。

另一方面，当用于CD数据或HD数据的单层要进行播放时，需要盘决定电路13，其可在多层与单层之间决定，并可根据光头3所反射并由盘表面所反射的光而在CD数据与HD数据之间决定。盘决定电路13可以配备在信号处理电路7中。

还有，信号处理电路7可进行二进制数字化EFM信号或EFM+信号与基准时钟的比较，以便产生速度误差信号和相位误差信号，并可将速度误差信号和相位误差信号提供给驱动器电路6。因此，光盘1的转动可通过主轴电机2由速度误差信号和相位误差信号加以控制。

还有，信号处理电路7可根据二进制数字化EFM信号或EFM+信号控制PLL(锁相环路)的同步引入操作。

D/A转换部分8可接收CD数据或HD数据，其是数字音频信号，并且最终将所接收的数据转换为模拟音频信号。模拟音频信号可通过音频输出端子9而输出。

下面描述D/A转换部分8的内部构成。

系统控制器10可进行控制，使得用于伺服的各个命令可根据操作部分11的各操作按键和经过的播放时间的字符信息显示而传递给伺服电路5，播放的节目标题等可显示在显示部分12上。还有，系统控制器10可进行信号处理电路7的主轴伺服控制和解码器控制。再有，系统控制器10有时可进行所需控制信号的输出，使得可获得D/A转换部分8的所需操作。

值得注意的是，图4所示的重放装置的构成只是一个实例，其可根据实际使用的条件、规格等进行适当的改型。例如，可以这样构成，使得暂时存储数据可以以比速率高的速率而读出，并且由信号处理而处理成缓冲存储，以及D/A转换数据可以以普通速率由缓冲存储器中读出。采用配备有缓冲存储器的构成，即使由于振动或冲击而中断盘的读出操作，如果在对应于缓冲存储器锁存储数据量的时间内重新开始由盘读出操作的化，可允许连续的数据重放。简言之，当与图4的重放装置相比较时，可增强防振动特性。

3、D/A转换部分的构成

(第一实例)

下面参照图5来描述作为第一实例的D/A转换部分8的内部构成。值得注意的是，在图5中，与图4相同的元件采用同样的参考标号来表示，为避免重复，对其相同的描述在此加以省略。

图5所示D/A转换部分8具有下面所述的一般构成。

输入到D/A转换部分8的CD数据通过数字滤波器21→噪声整形器22→开关23→PWM转换部分24→模拟电路部分25的电路系统而进行最后转换并作为模拟音频信号而输出。简言之，所述电路系统具有用于CD数据的D/A转换器系统构成。

另一方面，输入到D/A转换部分8的HD数据可通过作为D/A转换器系统的电路系统而进行转换并作为模拟音频信号而输出，其中D/A转换器系统包括1比特至4比特转换部分26→开关23→PWM转换部分24→模拟电路部分25。

简言之，本结构具有象用于CD数据和HD数据的D/A转换器系统构成的结构，其中它们共同使用了PWM转换部分24→模拟电路部分25的电路系统。

在这里，首先描述用于CD数据的D/A转换器系统的构成。简言之，将描述该电路系统，其包括数字滤波器21→噪声整形器22→开关23→PWM转换部分24→模拟电路部分25。

该电路系统适用所谓过取样型的1比特型D/A转换器。

1比特型D/A转换器可分成PWM型和PDM型，并且适用于PWM型的系统可考虑实际应用，因为当与适用于PDM型的另一系统相比时，过取样比即噪声整形器的操作速度会变低。

还有，PWM型1比特型D/A转换器与PDM型相比还具有下列优点。

由处理数字信号的装置输出的脉冲在上升边缘和下降边缘二者上会出现不理想的垂直边缘，这会产生信号失真。在本说明书中，这被称作切换失真。

在PWM型的情况下，由于在转换的一个周期内必定会存在一个上升边缘和一个下降边缘，因此切换失真会作为一部分而出现，该部分的载体频率是PWM转换频率，该频率通常约1-6MHz，因此，如果其通过象低通滤波器那样通过0-20KHz音频带的话，其只会保留DC部分而没有失真的信号部分。

另一方面，在PDM型的情况下，由于输入仅限于‘1’或‘0’，如果输入包括一系列‘1’或一系列‘0’的话，在转换的一个周期内在输入信号中就不可能存在上升边缘或下降边缘。特别是，由于上升边缘或下降边缘数量取决于输入信号，所以切换失真也取决于输入信号，并且使信号部分失真。然而，由于近年来的装置具有相当高的操作速度，如果精度为约100dB是话，可以实现PDM类型的DAC。然而，众所周知，如果要求高于100dB精度的话，要实现是相当困难的。

用于CD数据的D/A转换器系统的操作如下。当将CD数据由信号处理电路7输出到D/A转换部分8时，CD数据被提供给数字滤波器21。

数字滤波器21是过取样型的低通滤波器，并且可削弱输入信号的取样噪声，并产生M比特数据，其通常约为16比特至24比特，直到取样达到下一级中的噪声整形器22的操作频率。通常，输入信号会被取样达到输入取样频率的约32倍至256倍。

噪声整形器22可将由数字滤波器21所输入的M比特信号量化为N比特，其中N＜M；通常N＝约2-5，在本实施例中，N＝4。由该量化所产生的噪声在一定条件下可抑制在低频区域内，并且根据噪声整形器的构成，在0-20Khz音频带中的动态范围可设定为120dB，其当转换为比特精度时为20比特精度。噪声整形器22的输出可输出到开关23的端子T1。

在开关23中，可进行切换，使得当由D/A转换部分8所处理的数据为CD数据时，端子T1和端子T3相互连接，而当待处理的数据为下述的HD数据时，端子T2和端子T3相互连接。

开关23可根据在多层和单层之间的决定、CD数据和HD数据之间的决定和由用户对操作部分11的按键选择按照系统控制器10的控制信号S4由盘决定电路13进行适当的控制。还有，信号处理电路7可通过盘决定电路13来控制，使得当有关数据产生于CD数据或HD数据的单层时，信号处理电路7的输出数据可选择地输出到数字滤波器21或1比特至4比特转换部分26。

噪声整形器22的输出可通过开关23输入到PWM转换部分24，通过该部分将其转换为具有特定脉宽的PWM信号，其具有与所输入数据一一对应关系。

在图6中示出了由PWM转换部分24的PWM转换实例，其中输入到PWM转换部分24即噪声整形器22的输出为4比特信号。

在图6中，输入数据示于左边，并且在输入数据的右侧上，示出了对应于各输入数据的(+)侧上的PWM输出(其下称为PWM(+))。还有，在PWM输出的右侧上，示出了在(-)侧上15个不同PWM输出(其下称为PWM(-))。每个PWM(+)或PWM(-)信号均为由PWM转换部分24所输出的PWM信号。

图6所示4比特输入数据是以十进制数2-(-7)-(+7)的补码，并且通过转换为十进制数所获得的数值以括号形式示于输入数据栏的右手侧上。如果由4比特所示的最小脉宽用T表示的话，最大脉宽为16T。而图6所示最大脉宽为15T的原因在于，当使用脉宽达到15T时，在一个转换周期内必定会存在一个上升边缘和一个下降边缘。如果输入数据具有16T脉宽的话，在取样周期中的脉冲会持续到下一取样周期的另一脉冲，并且不能保证在一个循环周期中存在上升边缘和下降边缘。

还有，PWM输出PWM(+)和PWM(-)也是脉冲，其具有相互二进制补码的关系。例如，当输入为1001(-7)时，由于其二进制补码为0111(+7)，所以当输入0111(+7)时，会由输出PWM(-)而输出输出PWM(+)的脉冲15T。

下面描述需要具有二进制补码关系的脉冲基本原理。

输出PWM(+)和PWM(-)的脉宽可在固定上升边缘时改变下降边缘的位置而加以改变。

按照该方法，脉冲的中心位置可对应于15个不同脉冲而改变，并且脉冲可经受相位调制。结果，会出现谐波失真。然而，如果输出PWM(+)和PWM(-)被差动地添加的话，例如，由下式给出：

PWM(+)-PWM(-)                      (1)

那么，所有输入数据的脉冲中心将定位在图7所示的固定位置上，并且(+)侧的波形和(-)侧的波形均为相对于图7中位于振幅中央的线‘0’相互对称的波形。因此，任何输入数据均未进行相位调制。简言之，二次失真可以随着差动地添加相互具有二进制补码关系脉宽的脉冲而消除。在本实施例的情况下，可通过模拟电路部分25进行上述式(1)的计算，下面将对此进行描述。

在图5所示本实施例的PWM转换部分24中，配备在其内部的逻辑反向电路24a可逻辑地颠倒上述输出PWM(+)和PWM(-)的波形，以进一步产生输出PWMX(+)和PWMX(-)，并将其输出。值得注意的是，当产生可以通过反相器来反向输出PWM(+)和PWM(-)而形成逻辑反向电路24a的想法时，由于发明人的该想法所产生的时间滞后，因此未实际使用。PWM转换部分24最好是这样构成，使得其包括一表，其中存储对应于输出PWM(+)和PWM(-)的输出PWMX(+)和PWMX(-)脉宽的信息，并且参照该表在相同时间下与输出PWM(+)和PWM(-)一起产生并输出输出PWMX(+)和PWMX(-)。

输出PWMX(+)和PWMX(-)脉冲信号的各边缘其方向均与输出PWM(+)和PWM(-)的边缘相反。相反方向的边缘可具有一定效果，即可消除在实际PWM转换部分24中所具有PWM输出缓冲区晶体管的切换噪声。最终，非反向侧脉冲与反向侧脉冲通过下述方式由下一级的模拟电路部分25差动地添加，以消除共同的模式噪声。

以上述方式由PWM转换部分24所产生的脉冲输出PWM(+)、PWM(-)、PWMX(+)和PWMX(-)均是分别组成的，并且在音频带以外的噪声部分可通过下一级的模拟电路部分25而减弱。在图8中示出了模拟电路部分25构成的一个实例。

在图8所示构成中，可将输出PWM(+)和PWM(-)分别输入到差动放大电路35的非反向输入端31和反向输入端32。同时，分别将输出PWMX(+)和PWMX(-)输入到另一差动放大电路36的非反向输入端33和反向输入端34。差动放大电路35的输出可输入到再一个差动放大电路37的非反向输入端，并将差动放大电路36的输出输入到差动放大电路37的反向输入端。

差动放大电路37的输出可输入到低通滤波器38。差动放大电路37输出的高频部分可通过低通滤波器38而消除，以获得模拟波形。模拟波形信号可作为模拟音频信号提供给音频输出端9。

按照图8的构成，差动放大电路37的输出可表示为：

h1(f)×[{PWM(+)-PWM(-)}-{PWMX(+)-PWMX(-)}]

                                                             (2)

其中h1(f)是图8所示由输入端31、32、33和34到差动放大电路37输出的路径频率特性。该频率特性通常是低通滤波器的特性，其可衰减在噪声整形器中所产生的高于约100KHz高频部分区域的噪声部分。

可配备输入有差动放大电路37输出的低通滤波器38，以便衰减高于0-20KHz音频带频率的噪声部分，并产生在所固定音频带中的相位特性，截止频率通常可设置在约50KHz。当低通滤波器38的频率特性由h2(f)表示时，在音频输出端9上所获得的信号可表示为：

h1(f)×h2(f)×[{PWM(+)-PWM(-)}-{PWMX(+)-PWMX(-)}]

                                                      (3)

在上述式(2)或(3)中的术语{PWM(+)-PWM(-)}对应于差动放大电路35的计算。通过差动放大电路35的计算，信号的二次失真可按上述消除。

在式(2)或(3)中，将输出PWM(+)和PWMX(+)差分相加，将输出PWM(-)和PWMX(-)差分相加。换言之，将非反相脉冲信号与通过将非反相脉冲进行逻辑变换所获得的脉冲信号差分相加。借助这种差分加法，消除了共模噪声。

图9表示模拟电路部分25构成的第二实例。在图9中，与图8相同的元件采用相同的参考标号表示，并且为避免重复而省略了对其描述。

图9所示构成不同于图8所示构成之处在于，输入到差动放大电路35的反向输入端32和差动放大电路36的非反向输入端33可由图8中的构成而相互交换。输出PWMX(+)可输入到差动放大电路35的反向输入到32，并且输出PWM(-)可输入到差动放大电路36的非反向输入端33。

还是在图9构成中，在音频输出端9上所获得的信号可由上述的式(3)而表示。在本实施例中，模拟电路部分25中差动计算系统的构成可具有任意组合形式，只要在模拟音频信号的最终输出上获得相同结果就行。

在图10中示出了模拟电路部分25构成的第三实例。在图10中，与图8和图9相同的元件采用相同的参考标号表示，为避免重复省略了对其的重复描述。

图10表示在图8或9中所示差动放大电路35和36的位置上采用电阻作为计算装置的构成。

电阻R1可连接于输入端31，另一电阻R2可连接于输入端32。与输入端侧相反的电阻R1和R2端相互连接，并且连接于下一级的差动放大电路37的非反向输入端。

电阻R3可连接于输入端33，另一电阻R4可连接于输入端34，并且与输入端侧相反的电阻R3和R4端相互连接，并且连接于下一级的差动放大电路37的反向输入端。差动放大电路37的输出可连接于低通滤波器38的输入端上，并且低通滤波器38的输出可连接于音频输出端9。因此，模拟音频信号输出可由音频输出端9而输出。

图10构成的最后输出可表示为：

h3(f)×h4(f)×[{PWM(+)-PWM(-)}-{PWMX(+)-PWMX(-)}]       (4)

其中h3(f)是由输入端31、32、33、34到差动放大电路37路径的频率特性，和h4(f)是低通滤波器38的频率特性。

如果

h1(f)×h2(f)＝h3(f)×h4(f)       (5)

的话，那么式(3)和(4)是相等的，因此，另一构成也是可能的，其中模拟电路部分25中的差动放大电路的级数可以减少。

下面描述当信号处理电路7所输出的数据是HD数据的时的D/A转换部分8的操作。

由信号处理电路7所输出的HD数据可输入到D/A转换部分8的1比特至4比特转换部分26，如图5所示。

如上所述，HD数据为以64Fs＝2.8224MHz取样频率取样的1比特量化的PDM信号。1比特至4比特转换部分26可将具有‘1’和‘0’两值之一的输入信号转换为具有位组合模式的4比特信号，其中各位组合模式相互具有二进制补码的关系。换句话说，1比特至4比特转换部分26可输出相互匹配的信号，以便可通过下一级的PWM转换部分24进行PWM转换处理。

1比特至4比特转换部分26可包括，例如，象图11左三栏所见的表，并且可根据该表进行上述1比特至4比特转换。该表可存储在系统控制器10中的存储器如RAM(未示出)中。

当按本实施例进行4比特转换时，可以想象使用图11中的模式a至g的七个转换码。例如，在模式a中，如果HD数据的输入为‘1’时，其可转换为0111的4比特，而当输入为‘0’时，可以转换为1001的4比特(其具有对0111的二进制补码关系)。在所剩的模式b至g的每个中，也可设置对应于‘1’和‘0’输入的转换码，其相互具有二进制补码的关系。

当假设1比特至4比特转换部分26根据表的模式a的内容进行转换操作时，在下一级的D/A转换部分8的操作将参照图12A至12H的时间曲线进行描述。

图12A表示输入到1比特至4比特转换部分26的HD数据。HD数据在这里具有‘1’、‘0’、‘0’、‘1’的模式。

如上所述，当转换操作是基于模式a的表内容时，1比特至4比特转换部分26在HD数据为‘1’时将输入的HD数据转换为0111，而当HD数据为‘0’时可将输入的HD数据转换为1001。因此，对于每个循环周期，可连续地将图12A所示的‘1’、‘0’、‘0’、‘1’、...的HD数据转换为图12B所示的“0111”、“1001”、“1001”、“0111”的4比特。1比特至4比特转换部分26的输出可通过图5所示的开关23而输入到PWM转换部分24。

PWM转换部分24可对参照图6所描述的方式而输入的4比特信号进行PWM转换。

当将“0111”(其对应于HD数据的‘1’)由1比特至4比特转换部分26而输入时，PWM转换部分24会在对应于输出PWM(+)16T的一个取样周期中产生15T宽度的PWM脉冲，如图12C所示，并且在对应于输出PWM(-)而产生1T宽度的另一PWM脉冲，如图12D所示。

输出PWMX(+)可获得对应于由输出PWM(+)的15T宽度的PWM脉冲所逻辑反向脉冲的波形，如图12E所示，并且输出PWMX(-)可获得对应于由输出PWM(-)的1T宽度的PWM脉冲所逻辑反向脉冲的另一波形，如图12F所示。

当将对应于HD数据‘0’的“1001”通过1比特至4比特转换部分26而输入时，PWM转换部分24会产生在对应于输出PWM(+)16T的一个取样周期内的1T宽度的PWM脉冲，如图12C所示，并且产生对应于输出PWM(-)15T宽度的另一PWM脉冲，如图12D所示。

输出PWMX(+)可获得对应于由输出PWM(+)的1T宽度的PWM脉冲所逻辑反向脉冲的波形，如图12E所示，并且输出PWMX(-)可获得对应于由输出PWM(-)的15T宽度的PWM脉冲所逻辑反向脉冲的另一波形，如图12F所示。因此，输出PWMX(+)和PWMX(-)具有在HD数据为‘0’的情况和HD数据为‘1’的情况之间反向的波形。

如图12C，12D，12E和12F所示的输出PWM(+)，PWM(-)，PWMX(+)和PWMX(-)的该脉冲波形可由PWM转换部分24输入到模拟电路部分25。

由于上述脉冲波形实际上是通过最终以石英振荡器等所产生的主时钟经再取样而产生的，所以其时基的精度是很高的。

模拟电路部分25可进行在数字信号处理级中由式(3)或(4)所表示的计算，如参照附图8，9或10所述。例如，如果模拟电路部分25具有图8所示构成的话，可获得图12G所示的波形作为差动放大电路35的输出。简言之，可获得{PWM(+)-PWM(-)}计算结果的波形。

{PWMX(+)-PWMX(-)}计算结果的差动放大电路36的输出如图12H所示。通过图12G和12H的波形，可以看到，{PWM(+)-PWM(-)}计算和{PWMX(+)-PWMX(-)}计算具有相互逻辑反向的波形。图12G和12H所示的波形可通过差动放大电路37而差动地添加。通过图12G和12H所示的波形还可以认识到，由差动放大电路37所输出的数据是在一定条件下的，其中信号的二次失真和共同模式噪声可按上述而消除。

由差动放大电路37所输出的数据可输入到低通滤波器38，通过其而获得模拟音频信号。

在本实施例中的D/A转换部分8进行上述的基本操作的同时，通过采用上述构成还可提供下列优点。

例如，当参照图1所述的D/A转换部分304的构成需要用于CD数据和HD数据的两个模拟电路部分时，其中采用上述构成，由于PWM转换是在1比特PDM信号的HD数据转换为4比特数据以后进行，所以原有用于CD数据的模拟电路部分25也可共同地用于HD数据。因此，可以获得D/A转换部分的部件数量的减少。

由于对于HD数据要进行PWM转换，因此叠置在HD数据上作为PDM信号的切换噪声可以消除。原因如下。

由图12A实例所示模式可见，HD数据通常表现出一种情况，其中在一个取样周期中不会获得上升边缘和下降边缘，在这种情况下，相等数值会连续地出现。这意味着，HD数据会只在存在边缘的位置上受到脉冲输出缓冲器切换失真的影响。简言之，在HD数据中会产生具有信号相关的失真。切换失真不仅会损坏转换为模拟信号的信号特性，而且还会引起重放声音的质量下降。

通过图12C和12D的波形可以看到，PWM信号在一个取样周期内必定包含一个上升边缘和一个下降边缘。

在本实施例中，作为PDM信号的HD数据可通过转换为PWM信号而转换为在一个取样周期内必定存在一个上升边缘和一个下降边缘的信号。即使脉冲输出缓冲器的切换失真叠加在原始HD数据上，在转换为PWM脉冲以后，由切换失真所还原的噪声会成为对于每个取样周期具有固定周期的部分，并且其余的为2.8224MHz的高频部分。因此，噪声在通过下一级的模拟电路部分25的低通滤波器38以后只保留DC部分。因此，采用本发明的优选方式，由HD数据所获得的模拟音频信号不会遭受音频带中信号模拟特性的损坏，并且也不会遭受重放声音质量的下降。

还有，采用本发明的另一优选形式，还可以通过参照图8，9或10所述的模拟电路部分25的差动放大电路的构成，如上所述，在数字信号处理级进行在PWM转换以后的二次失真、共同模式噪声等的消除。

考虑到，重放输出电平可由于取决于如多层盘和常用CD播放的记录电平等方面的差异而显示出差别。为了消除重放输出电平的差别，在重放信号的处理级必须进行增益调节。然而，在本实施例中，1比特至4比特转换部分26会以下列方式进行增益调节。

如图11的表所示，对于通过1比特至4比特转换部分26的转换码型式，可以实现七种模式a至g。

PWM脉冲宽度与输出电平有关。对于每个模式a至g可确定图7所示的脉宽PWM(+)-PWM(-)，以获得脉宽的相对比。脉宽示于图11表中的右边第二和第一栏中。按照图11，其中当模式a中的PWM(+)-PWM(-)脉宽为14T时的增益由1表示，在模式b至g中的PWM(+)-PWM(-)脉宽为12T，10T，8T，6T，4T和2T时，其增益相对于模式a分别为6/7，5/7，4/7，3/7，2/7和1/7。

在本实施例中，如果假设进行4比特转换的话，增益可通过选择模式a至g中之一的1比特至4比特转换部分26在7个不同级之中进行切换。

增益的切换可通过例如系统控制器10来设置，并且增益控制信号S3可以以图5所示方式输出到1比特至4比特转换部分26。

1比特至4比特转换部分26包括一表，其中存储有对应于图11所示模式a至g的七个转换码。1比特至4比特转换部分26可根据所输入的增益控制信号S3选择模式a至g中的一个，进行实际的4比特转换。

当为了进行增益调节而构成1比特至4比特转换部分26时，这表明，要进行在数字信号处理级的增益调节。因此，用以控制模拟信号级的增益的电路构成是不必要的。从而可防止由于在模拟信号级进行增益调节而产生的模拟信号性能的降低或部件数量的增加。

由于HD数据是以2.8224MHz取样的信号，因此很可能HD数据包括高于以44.1KHz取样的CD数据频率的部分。有时有必要设置模拟电路部分的低通滤波器的截止频率，使其达到比所使用CD高的频率区域，其频率通常约为50Khz。

在本发明的优选形式中，LPF(低通滤波器)特性切换控制信号S1可由系统控制器10输出到模拟电路部分25，其取决于现播放的数据是否是CD数据或HD数据。模拟电路部分25的构成，用以根据LPF特性切换控制信号S1而在用于CD数据特性与用于HD数据特性之间使内部低通滤波器38的特性(截止频率等)进行切换操作。可获得低通滤波器的特性，其中该特性是用以重放CD数据和用以重放HD数据的优化。

当象为CD数据重放所提供的噪声整形器22输出数据的取样频率和为HD数据所提供的64Fs＝2.8224MHz取样频率那样在PWM转换时使用不同的取样周期时，不能实现PWM转换部分24的共同使用。然而，通过采用允许PWM转换部分24操作频率使相互不同的噪声整形器22输出数据取样频率和用于HD数据的2.8224 MHz频率相互抵消的构成，可实现上述的共同使用。实际上，如图5所示，例如，用以切换PWM转换部分24操作频率的控制信号，即操作时钟变化控制信号S2，可通过系统控制器10而输出，并且PWM转换部分24可根据控制信号S2切换操作频率。

4、D/A转换部分的构成

(第二实例)

下面描述作为第二实例的D/A转换部分8的构成。第二实例D/A转换部分8具有类似于图5所示的一般构成。然而，如图13所示，第二实例包括，代替上述第一实例中的1比特至4比特转换部分26，1比特至4比特转换部分26A，它的内部结构不同于1比特至4比特转换部分26。

如上所述，HD数据是通过1比特量化所获得的PDM信号。在本实施例中，1比特信号可转换为二进制数值的4比特，其具有相互二进制补码的关系。参见图6，PWM脉冲可以假设在0111的(+)最大值和1001的(-)最大值之间范围内15个值中的任意一个。特别是，作为HD数据的1比特信号可经受一些信号处理，并且如果计算的结果是落入PWM转换的0111(+)最大值和1001(-)最大值之间范围内的4比特信号的话，可适当地进行本实施例中PWM转换部分24的PWM转换。

还可设想使用多比特D/A转换器转换信号处理的结果。这是不实用的，因为，由于由多比特D/A转换器的转换会提供差动非线性失真和/或只有多比特才有的失灵的问题，只有线性度良好或基本不出现失灵的1比特信号才有的特性会再现无效。

图13示出了作为第二实例的1比特至4比特转换部分26A的构成。

在图13所示构成中，1比特量化的HD数据可输入到4比特数据转换部分40。4比特转换部分40将HD数据，举个例子，在输入HD数据为‘1’时转换为0001的4比特，而在输入HD数据为‘0’时转换为1111。

在4比特数据转换部分40随后的级中，可提供由延迟单元41、42和43以及加法器44组成的数字滤波器。对应于HD数据一个取样周期的延迟时间可设置给每个延迟单元41、42和43。在数字滤波器中，由4比特数据转换部分40所输出的4比特信号可持续地通过延迟单元41→42→43而传递，并且由4比特数据转换部分40所输出并由延迟单元41、42和43所延迟的延迟输出的4比特信号，即原始信号，通过加法器44而加起来。

加法器44的输出可输入到增益调节电路45，由此在一定范围内进行增益调节，在该范围内可获得4比特信号，其落入0111(+)最大值和1001(-)最大值之间的范围内。在增益调节中的增益设置例如可根据由系统控制器10所输出的增益控制信号S3来进行。增益调节电路45的输出可输出到图5所示的PWM转换部分24。

由信号处理电路7所输出的作为HD数据的PDM信号可看作是具有1比特量化器的噪声整形计算电路的输出，其可以64×44.1Khz＝2.8224MHz的取样周期进行操作。具有普通M比特量化器的第k序列噪声整形器的噪声特性Nsk(f)可表示为：

Nsk(f)＝Q_M×{2×sin(πf/Fs)}^K

      ＝Q_M×2K{sin(πf/Fs)}^K                  (6)

其中Fs是噪声整形计算的操作频率，而Q_M是当不进行噪声整形计算时的M比特量化噪声电平。

如果将频率以1比特量化为Fs＝64×44.1Khz＝2.8224MHz的数据如HD数据代入上式(6)的话，为了使音频带的噪声电平低于-122dB，其对应于20比特，要求序数K为K≥4。

在图14中示出了噪声整形器的噪声特性Nsk(f)，其对应于式(6)。如图14所示，当频率增加时，噪声增加，并且在频率等于1/2操作频率Fs即Fs/2下出现峰值。关于HD数据，噪声的峰值频率为1.4112MHz，其明显比音频带的频率高。如式(6)所示，噪声特性可扩大2K倍，并且当序数K增加时，噪声电平会与2的幂次因数正比地增加。结果，噪声电平有时在音频带附近会变高，例如，在100Khz附近，其不能被忽略。

为了采用图1所示D/A转换部分304构成将式(6)所表示的HD数据的噪声降低，模拟电路部分205可过滤模拟区域。

大概会产生两个问题。其中之一是，由于用于CD数据和HD数据的模拟滤波器特性的共同使用较困难，因此，实际上需要两个用于CD数据和HD数据的模拟电路部分如模拟电路部分204和205，如图1所示。另一个问题是，由于HD数据是记录在宽频带的音频信息，所以具有对应于音频带附近特性的模拟滤波器的改进会改变音频信号的相位特性，并且会对重放声音的声音质量产生不良影响。

当将参照图13进行上述描述的1比特至4比特转换部分26A作为本发明优选实施例的第二实例时，如果1比特至4比特转换部分26A的转换特性用H(f)表示的话，其可表示为：

H(f)＝cos(2πf/Fs)×cos(πf/Fs)         (7)

其中Fs是输入数据的取样频率。对应于式(7)的频率特性，即通过1比特至4比特转换部分26A的数字滤波器操作所获得的频率特性，可通过图15表示。图15所示频率特性表示在每个频率为Fs/4、Fs/2和3Fs/4的位置上会产生下降，这是因为原始信号的加入，并且延迟输出可通过数字滤波器而完成。

作为输入数据而输入到1比特至4比特转换部分26A的HD数据噪声特性实际上可通过上式(6)表示。因此，当通过1比特至4比特转换部分26A对HD数据进行对应于式(7)的处理时，HD数据的噪声特性Nsk′(f)可表示为：

Nsk′(f)＝H(f)×Nsk(f)

        ＝Q_M×cos(2πf/Fs)×cos(πf/Fs)×2^k

          ×{sin(πf/Fs)}^k                      (8)

由式(8)所表示的频率特性是通过叠加图15所示频率特性和图14所示频率特性而获得的，并且所得结果示于图16中。参见图16，可以看到，在高频区的HD数据噪声会衰减，特别是在峰值上的Fs/2的噪声会衰减。

当使用本发明优选形式的第二实例的D/A转换部分8的构成时，可实现将数字区域上的HD信号噪声衰减的滤波处理。滤波处理即噪声降低的处理负担，可通过下一级的模拟电路部分中的模拟滤波器而减小。由模拟滤波器造成的信号特性的变差也会减小，并且重放声音的质量会大大提高。

在本实施例中，用于HD信号的数字滤波处理可在1比特至4比特转换阶段进行，并且4比特的滤波数据可进行PWM调制。与第一实例的D/A转换部分的电路构成同样，共同使用在HD数据与CD数据之间的模拟电路部分25不会有问题。

本发明的D/A转换装置不限于本发明优选实施例的上述构成。例如，在上述实施例中，已经描述了在盘播放装置中可配备D/A转换装置，使该装置可重放CD数据(Fs＝44.1KHz：16比特)和HD数据(64Fs＝2.8224MHz：1比特)，其还可以应用于盘驱动装置，使其可实现具有其他取样频率和量化比特数的许多数据种类的重放。还有，当将所述多层盘作为记录介质时，其中介质上在实施例中记录有HD数据，本发明的D/A转换装置自然可以播放只记录HD数据的盘。再有，包含本发明D/A转换装置的音频装置可以是除了实施例中所述的盘驱动装置以外用于不同介质种类的重放装置，例如，用于以带、磁记录介质如硬盘、半导体存储介质如高速存储器或一些其他记录介质形式的记录介质的重放装置。

本发明上述实施例中的用于音频数据的D/A转换装置的很有用的，本发明还可应用于进行除音频数据以外任何数据的D/A转换，例如，视频数据，文本数据或一些其他控制信号。

本发明优选实施例的详细描述是针对具有两层的多层盘，当然还可以是具有三层或多层的多层盘。还有，可使用不同数据格式用于不同层，如音频数据、视频数据、文本数据、控制信号等可记录在不同层上。

本发明优选实施例已经采用特定术语进行了描述，而该描述仅仅是用于说明的方便，可以理解，可对其进行各种改进和变形，但均不会脱离后续权利要求的精神和范围。

Claims (17)

1、一种数字/模拟转换装置，用以将输入的数字信号转换为模拟信号，其包括：

第一比特转换装置，用以将以FsHz的取样频率取样并以M比特量化的作为第一数字信号的多比特信号转换为N比特数字信号，M是等于或大于2的整数，N是等于或小于M的整数；

第二比特转换装置，用以将以k×FsHz的另一取样频率取样并以1比特量化的作为第二数字信号的1比特信号转换为有N比特的第二数字信号，k是等于或大于2的整数；

信号选择装置，用以交替地选择由所述第一比特转换装置所获得的有N比特的第一数字信号和由所述第二比特转换装置所获得的有N比特的第二数字信号中的一个；

脉宽调制装置，用以对由所述信号选择装置所选第一N比特信号或第二N比特信号进行脉宽调制，以得到脉宽调制信号；和

滤波装置，用于对来自所述脉宽调制装置的脉宽调制信号进行滤波，使得只有在低频区域上的脉宽调制信号的预定部分通过。

2、按照权利要求1的数字/模拟转换装置，其特征在于所述脉宽调制装置包括脉冲信号产生装置，用以产生脉宽调制主脉冲信号和与主脉冲信号具有互补关系的次脉冲信号，和计算装置，用于分别将通过所述脉冲信号产生装置所获得的主脉冲信号和次脉冲信号相加。

3、按照权利要求1的数字/模拟转换装置，其特征在于中所述脉宽调制装置包括脉冲信号产生装置，用以产生脉宽调制主脉冲信号和与主脉冲信号具有互补关系的次脉冲信号，逻辑变换装置，用以将主脉冲信号和次脉冲信号进行逻辑变换，以产生倒相的主脉冲信号和倒相的次脉冲信号，第一计算装置，用以主脉冲信号和倒相的主脉冲信号差分相加，和第二计算装置，用以将次脉冲信号与倒相的次脉冲信号差分相加。

4、按照权利要求1的数字/模拟转换装置，其特征在于所述第二比特转换装置可将第二数字信号转换成N比特信号，该信号选自一表内，该表是根据所输入的增益控制信号由外部提供的许多N比特的位组合模式组成的。

5、按照权利要求1的数字/模拟转换装置，其特征在于所述第二比特转换装置包括数字滤波器，用以根据所输入的增益控制信号将第二数字信号转换为N或更小比特的信号。

6、一种盘重放装置，用于有选择地重放多层盘，其中多层盘具有第一层和第二层，该第一层记录有以FsHz取样频率取样并以M比特量化的作为第一数字信号的多比特信号，M是等于或大于2的整数，该第二层记录有以k×FsHz另一取样频率取样并以1比特量化的作为第二数字信号的1比特信号，k是等于或大于2的整数，该装置包括：

第一比特转换装置，用以将第一数字信号转换为有N比特的第一数字信号，N是等于或小于M的整数；

第二比特转换装置，用以将第二数字信号转换为有N比特的第二数字信号；

信号选择装置，用以交替地选择由所述第一比特转换装置所获得的N比特的第一数字信号和由所述第二比特转换装置所获得的N比特的第二数字信号中的一个；

脉宽调制装置，用以对由所述信号选择装置所选择的第一N比特信号或第二N比特信号进行脉宽调制，以得到脉宽调制信号；和

滤波装置，用于对由所述脉宽调制装置所获得的脉宽调制信号进行滤波，使得只有在低频区域上的脉宽调制信号的预定部分通过。

7、按照权利要求6的盘重放装置，其特征在于所述脉宽调制装置包括脉冲信号产生装置，用以产生脉宽调制主脉冲信号和与主脉冲信号具有互补关系的次脉冲信号，和计算装置，用于将通过所述脉冲信号产生装置所获得的主脉冲信号和次脉冲信号差分相加。

8、按照权利要求6的盘重放装置，其特征在于所述脉宽调制装置包括脉冲信号产生装置，用以产生脉宽调制主脉冲信号和与主脉冲信号具有互补关系的次脉冲信号，逻辑变换装置，用以将主脉冲信号和次脉冲信号进行逻辑变换，以产生倒相的主脉冲信号和倒相的次脉冲信号，第一计算装置，用以将主脉冲信号和倒相的主脉冲信号差分相加，和第二计算装置，用以将次脉冲信号与倒相的次脉冲信号差分相加。

9、按照权利要求6的盘重放装置，其特征在于进一步包括存储器装置，其中存储有一表，其由许多N比特的位组合格式组成，并且其中所述第二比特转换装置可根据所输入的增益控制信号将第二数字信号转换为选自所述表内的N比特信号。

10、按照权利要求6的盘重放装置，其特征在于所述第二比特转换装置包括数字滤波器，用以根据所输入的增益控制信号将第二数字信号转换为N或小于N比特的信号。

11、一种盘重放装置，用于有选择地播放带有第一层和第二层的第一盘，所述第一层上记录有以FsHz取样频率取样并以M比特量化的作为第一数字信号的多比特信号，M是等于或大于2的整数，所述第二层上记录有以k×FsHz另一取样频率取样并以1比特量化的作为第二数字信号的1比特信号，其中k是等于或大于2的整数，该装置包括：

第一比特转换装置，用以将第一数字信号转换为N比特的第一数字信号，N是等于或小于M的整数；

第二比特转换装置，用以将第二数字信号转换为N比特的第二数字信号；

脉宽调制装置，用以对由所述第一比特转换装置和第二比特转换装置之一通过转换所获得的N比特信号进行脉宽调制，以得到脉宽调制信号；和

滤波装置，用于对由所述脉宽调制装置所获得的脉宽调制信号进行滤波，使得只有在低频区域上的脉冲信号的预定部分通过。

12、按照权利要求11的盘重放装置，其特征在于进一步包括信号选择装置，用以选择由所述第一比特转换装置所获得的第一N比特信号和由所述第二比特转换装置所获得的第二N比特信号中的一个，并且其中所述脉宽调制装置可对由所述信号选择装置所选N比特信号进行脉宽调制。

13、按照权利要求11的盘重放装置，其特征在于进一步包括盘决定装置，用以决定加载在所述盘重放装置上的盘，并且其中由加载在所述盘重放装置上的盘上所读出的信号可选择地输入到所述第一比特转换装置或所述第二比特转换装置。

14、按照权利要求11的盘重放装置，其特征在于所述脉宽调制装置包括脉冲信号产生装置，用以产生脉宽调制主脉冲信号和与主脉冲信号具有互补关系的次脉冲信号，和计算装置，用于分别将通过所述脉冲信号产生装置所获得的主脉冲信号和次脉冲信号差分相加。

15、按照权利要求11的盘重放装置，其特征在于所述脉宽调制装置包括脉冲信号产生装置，用以产生脉宽调制主脉冲信号和与主脉冲信号具有互补关系的次脉冲信号，逻辑变换装置，用以将主脉冲信号和次脉冲信号进行逻辑变换，以产生倒相的主脉冲信号和倒相的次脉冲信号，第一计算装置，用以将主脉冲信号和倒相的主脉冲信号差分相加，和第二计算装置，用以分别地将次脉冲信号与倒相的次脉冲信号差分相加。

16、按照权利要求11的盘重放装置，其特征在于其进一步包括存储器装置，其中存储有一表，其由许多N比特的位组合模式组成，并且其中所述第二比特转换装置可根据所输入的增益控制信号将第二数字信号转换为选自所述表内的N比特信号。

17、按照权利要求11的盘重放装置，其特征在于所述第二比特转换装置包括数字滤波器，用以根据所输入的增益控制信号将第二数字信号转换为N或小于N比特的信号。

Images