JP2000068835A - デジタル−アナログ変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路規模の縮小、アナログ信号特性の向上を
図る。 【解決手段】ＣＤデータ（Ｆｓ＝４４．１ＫＨｚ：１６
ビット）と、ＨＤデータ（６４Ｆｓ＝２．８２２４ＭＨ
ｚ：１ビット）をＤ／Ａ変換する構成として、ＨＤデー
タは４ビットに変換した後に、ＰＷＭ変換を行うように
する。これにより、ＰＷＭ変換後のアナログ回路を共通
化することが可能になる。また、ＨＤデータをＰＷＭ変
換することで、元のＨＤデータに重畳されていたスイッ
チング歪みがキャンセルされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力されたデジタ
ル信号をアナログ信号に変換するデジタル−アナログ変
換装置（Ｄ／Ａ変換装置）に関するものである。

【０００２】

【従来の技術】現在、コンパクトディスク（以降ＣＤと
もいう）より大容量な新たな光ディスクＤＶＤ（Digita
l Versatile Disc）が提案されつつある。このＤＶＤは
直径１２ｃｍの光ディスクに従来のＣＤのトラックピッ
チ１．６μｍの半分の０．８μｍで情報を記録し、半導
体レーザの波長をＣＤの７８０ｎｍから６３０ｎｍに変
更し、更にＣＤで採用されたＥＦＭ（Eight to Fourtee
nModulation）変調方式に改良を加えて片面で約４Ｇバ
イト相当の高密度記録を実現させている。このようなＤ
ＶＤにおいては、記録層として２つの層（レイヤー）を
備えたマルチレイヤーディスクが最近提唱されている。

【０００３】このマルチレイヤーディスクの場合におい
て、一方のレイヤーに４４．１ＫＨｚでサンプリングさ
れた１６ビットデジタルオーディオ信号を記録し、他方
の層にサンプリング周波数を上記４４．１ＫＨｚの６４
倍という非常に高いサンプリング周波数である２．８２
２４ＭＨｚでΣΔ変調された１ビットデジタルオーディ
オ信号を記録するものとする、高品質のデジタルオーデ
ィオディスクを本出願人は提唱している。そして音楽等
のデータ内容（プログラム）としては、各レイヤーで同
一の内容（例えば同一の曲）とすることが考えられてお
り、従ってその同一内容のデータが、ＣＤレベルの通常
品質のデータとして一方のレイヤーに記録されるととも
に、より高品質なデータが他方のレイヤーに記録される
ようにする。

【０００４】このようなマルチレイヤーディスクにおい
ては、一方のレイヤーとして４４．１ＫＨｚでサンプリ
ングされた１６ビットデジタルオーディオ信号が記録さ
れた層を備えているので、現在市場で普及しているコン
パクトディスクプレーヤーに対しても再生可能となる。
更にＣＤプレーヤ等の再生装置においてサンプリング周
波数２．８４２ＭＨｚでΣΔ変調された１ビットデジタ
ルオーディオ信号に対応するデコーダを備えれば、上記
他方のレイヤーに記録された新たなフォーマットのデー
タも再生できる再生装置が実現される。即ちこのような
再生装置においては、両方のレイヤーからの再生を可能
にすることで、一般に多数所有されているコンパクトデ
ィスクも再生でき、かつ上記新たに提案されるマルチレ
イヤーディスクに対しても再生可能になる。

【０００５】従来から販売されてるコンパクトディスク
と新たに提唱されているマルチレイヤーディスクでは、
外観はほぼ同じである。またマルチレイヤーディスクの
一方のレイヤには、従来から販売されてるコンパクトデ
ィスクとのダウンコンパチビリテイーを守るために同一
フォーマットのデータ、つまり４４．１ＫＨｚサンプリ
ング、１６ビット量子化、ＥＦＭ変調のデジタルオーデ
ィオ信号を記録するようにしている。なお説明上、この
ようにＣＤ方式のデータが記録された側のレイヤを、以
下ＣＤレイヤーといい、また他方のレイヤー、つまりサ
ンプリング周波数２．８２２４ＭＨｚ（＝６４×４４．
１ＫＨｚ）でΣΔ変調された１ビットデジタルオーディ
オ信号が記録される側のレイヤーをＨＤ（Hi-Definitio
n）レイヤーと呼ぶこととする。また、ＣＤレイヤーに
記録されるデータ（及びＣＤに記録されるデータ）はＣ
Ｄデータといい、ＨＤレイヤーに記録されるデータは、
ＨＤデータとも呼ぶことにする。

【０００６】上記のような背景を考慮すれば、上記マル
チレイヤーディスクのみに対応するだけでなく、従前か
らのＣＤとマルチレイヤーディスクとに対応して再生可
能な再生装置の出現が要求されることになる。

【０００７】このような再生装置として一般的に考えら
れる構成を図１５に概略的に示す。この図に示すディス
ク１は、ＣＤ、或いはＣＤレイヤーとＨＤレイヤーを有
するマルチレイヤーディスクとされる。ディスク１は図
示しないスピンドルモータにより回転駆動された状態
で、光学ヘッド３０１によりデータの読み出しが行われ
る。光学ヘッド３０１により読み出されたデータはＲＦ
アンプ３０２において再生ＲＦ信号として信号処理回路
３０３に供給される。

【０００８】信号処理回路３０３では、入力されたデー
タがＣＤデータであれば４４．１ＫＨｚ（Ｆｓ）サンプ
リング１６ｂｉｔのデータに、ＨＤデータであれば２．
８２２４ＭＨｚ（＝６４×４４．１ＫＨｚ（Ｆｓ））サ
ンプリング１ｂｉｔのデータ（ＰＤＭ信号）にデコード
する。この信号処理回路３０３の出力は、Ｄ／Ａ変換部
３０４に対して供給される。

【０００９】先ず、信号処理回路３０３からＤ／Ａ変換
部３０４に入力されたデータがＣＤデータである場合つ
いて説明する。この場合、ＣＤデータは、Ｄ／Ａ変換部
３０４におけるデジタルフィルタ２０１以降の回路系に
対して入力される。この場合、デジタルフィルタ２０１
からアナログ回路部２０４までの回路系によりＣＤデー
タに対応するＤ／Ａコンバータが形成されるのである
が、ここでは、いわゆるＰＷＭ方式のＤ／Ａコンバータ
が採用されている。

【００１０】デジタルフィルタ２０１では、適当に設定
された倍率に従った周波数により、入力されたＣＤデー
タについてオーバーサンプリングを行い、ノイズシェー
パ２０２に出力する。ノイズシェーパ２０２では入力デ
ータを数ビット程度（ここでは４ビットとする）に再量
子化する際のノイズ（量子化誤差）をフィードバックす
ることで、ノイズを可聴帯域外の高域側にシフトさせて
低域側が抑圧されたノイズスペクトル分布を得るように
される。

【００１１】ノイズシェーパ２０１から出力された４ビ
ットのデータは、ＰＷＭ(Pulse Width Modulation)変換
部２０３に対して供給されることで、ＰＷＭ信号として
の１ビット波形に変換されてアナログ回路部２０４に対
して入力される。アナログ回路部２０４では、主とし
て、入力された信号についてローパスフィルタを通過さ
せてサンプリング周波数成分を除去するという信号処理
を行うことで、連続的なアナログ波形信号を得るように
される。このようにして得られたアナログ信号は、スイ
ッチ２０６の端子Ｔ１に供給される。

【００１２】次に、信号処理回路３０３からＤ／Ａ変換
部３０４に入力されたデータがＨＤデータである場合に
ついて説明する。ＨＤデータの場合、サンプリング周波
数がＣＤに比べて６４倍＝２．８２２４ＭＨｚと非常に
高いＰＤＭ信号のため、後段にはダイレクトにアナログ
回路部２０５が接続される。アナログ回路部２０５は、
ＨＤ信号に対応した特性を有して構成され、このアナロ
グ回路部２０５の出力が最終的なＨＤデータのアナログ
信号出力となる。そして、このアナログ信号はスイッチ
２０６の端子Ｔ２に対して出力される。

【００１３】スイッチ２０６では、再生されたソースが
ＣＤデータの場合には端子Ｔ１と端子Ｔ３が接続され、
ＨＤデータの場合には、端子Ｔ２と端子Ｔ３が接続され
るようにして切換えが行われる。これにより、上述のよ
うにして生成されたＣＤのアナログ信号、ＨＤのアナロ
グ信号は、スイッチ２０６を介してアナログオーディオ
信号としてオーディオ出力端子２０７に出力されること
になる。

【００１４】

【発明が解決しようとする課題】上記図１５に示した構
成による再生装置では、アナログ信号化及びアナログ信
号段階での所要の信号処理を実行するための回路系が、
ＣＤデータとＨＤデータとに対応して２系統設けられる
ことになる。これは、主としてＣＤデータとＨＤデータ
とでアナログ回路部におけるローパスフィルタ等の特性
として異なるものが要求されることに起因している。こ
のような回路構成では、部品点数が増加して回路部品の
実装面積が拡大するという問題を招く。また、両者の回
路間での電源やグランドの基板パターンを介しての相互
干渉を生じ、これによって再生アナログ音声信号として
の音質や、アナログ的な信号特性が劣化するという問題
も抱えることになる。また、ＨＤデータ、つまりＰＤＭ
信号に特有なこととして、その生成の過程で例えばデー
タ出力バッファによりスイッチング歪みが重畳すること
が分かっている。このような信号に依存する歪みは、ア
ナログ信号に変換された段階での特性の劣化や再生音質
の劣化の原因となる。このため、例えば再生信号の品質
の向上を図ろうとすれば、上記のようなスイッチング歪
みは除去するようにして、できるだけ原信号に忠実な再
生信号を得ることが要求される。

【００１５】

【課題を解決するための手段】そこで本発明は上記した
課題を考慮して、入力されたデジタル信号をアナログ信
号に変換するデジタル−アナログ変換装置として、サン
プリング周波数がＦｓで量子化ビット数がＭビット（Ｍ
は２以上の整数）で量子化された第１のデジタル信号を
Ｎビット（Ｍ＞Ｎ）に変換する第１のビット変換手段
と、サンプリング周波数がｋ×Ｆｓ（ｋは２以上の整
数）で１ビットにより量子化された第２のデジタル信号
を、その値に応じた所定のビットパターンを有するＮビ
ットに変換する第２のビット変換手段と、第１のビット
変換手段にて得られたＮビットの信号と第２のビット変
換手段にて得られたＮビットの信号の何れか一方を択一
的に選択する信号選択手段と、この信号選択手段により
選択されたＮビットの信号について所定規則に従ってパ
ルス幅変調を行うことで所定幅のパルス信号を得るパル
ス幅変調手段と、このパルス幅変調手段により得られた
パルス信号について所定の低域のみを通過させるフィル
タリングを行うフィルタ手段とを備えて構成することと
した。

【００１６】また、入力されたデジタル信号をアナログ
信号に変換するデジタル−アナログ変換装置として、サ
ンプリング周波数がＦｓで量子化ビット数がＭビット
（Ｍは２以上の整数）で量子化された第１のデジタル信
号をＮビット（Ｍ＞Ｎ）に変換する第１のビット変換手
段と、演算結果がＮビット以内となるようにして演算処
理を施すデジタルフィルタを備えて、サンプリング周波
数がｋ×Ｆｓ（ｋは２以上の整数）で量子化ビット数が
Ａ（Ａ＜Ｎ）ビットとされる第２のデジタル信号を入力
してＮビットに変換することのできる第２のビット変換
手段と、第１のビット変換手段にて得られたＮビットの
信号と第２のビット変換手段にて得られたＮビットの信
号の何れか一方を択一的に選択する信号選択手段と、こ
の信号選択手段により選択されたＮビットの信号につい
て所定規則に従ってパルス幅変調を行うことで所定幅の
パルス信号を得るパルス幅変調手段と、このパルス幅変
調手段により得られたパルス信号について所定の低域の
みを通過させるフィルタリングを行うフィルタ手段とを
備えて構成することとした。

【００１７】上記構成によれば、量子化ビット数がＭビ
ット（Ｍは２以上の整数）で量子化された第１のデジタ
ル信号と、１ビットにより量子化された第２のデジタル
信号との両者に対応してＤ／Ａ変換が可能な構成とし
て、第２のデジタル信号は、第２のビット変換手段によ
りＮビットに変換された後、パルス幅変調手段によりＰ
ＷＭ変調された信号に変換され、この後アナログ信号化
されることになる。つまり、本発明では第１のデジタル
信号と第２のデジタル信号の両者がパルス幅変調手段に
よりパルス信号に変換される構成を採り、これに伴って
パルス幅変調手段以降を形成する機能回路部が共通化さ
れることになる。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。本実施の形態のデジタル−アナログ変換装
置（Ｄ／Ａ変換装置）は、少なくとも、ＣＤレイヤーと
ＨＤレイヤーの２層を有するマルチレイヤーディスク
と、ＣＤとの再生が可能とされるディスク再生装置に備
えられているものとする。以降の説明は次の順序で行
う。 １．マルチレイヤーディスクの構造 ２．再生装置の構成 ３．Ｄ／Ａ変換部の構成（第１例） ４．Ｄ／Ａ変換部の構成（第２例）

【００１９】１．マルチレイヤーディスクの構造 図１に本例の再生装置に適応されるマルチレイヤーディ
スクの構造を示す。このマルチレイヤーディスクは、直
径略１２ｃｍ、厚み１．２ｍｍの光学式ディスクとさ
れ、層構造としては図示するように、上面側のレーベル
面１０５、ＣＤレイヤー１０１、ＣＤサブストレート１
０３、ＨＤレイヤー１０２、ＨＤサブストレート１０
４、リード面１０６となっている。

【００２０】この構造からわかるように記録層としてＣ
Ｄレイヤー１０１、ＨＤレイヤー１０２という２つの層
が形成されており、一方のレイヤー（ＣＤレイヤー１０
１）には従来からＣＤなどで知られている４４．１ＫＨ
ｚでサンプリングされた１６ビットデジタルオーディオ
信号を記録し、他方のレイヤー（ＨＤレイヤー１０２）
にはサンプリング周波数を上記４４．１ＫＨｚの６４倍
の非常に高いサンプリング周波数である２．８２２４Ｍ
ＨｚでΣΔ変調された１ビットデジタルオーディオ信号
を記録してある。

【００２１】周波数帯域としてはＣＤレイヤー１０１は
５〜２０ＫＨｚを実現し、ＨＤレイヤー１０２はＤＣ成
分〜１００ＫＨｚの広範囲の周波数帯域が実現できる。
ダイナミックレンジは、 ＣＤレイヤー１０１ではオー
ディオ帯域全体で９８（ｄＢ）を実現し、ＨＤレイヤー
１０２はオーディオ帯域全体で１２０（ｄＢ）の周波数
帯域が実現できる。

【００２２】ＣＤレイヤー１０１の最小ピット長は０．
８３μｍに対して、ＨＤレイヤー１０２の最小ピット長
は０．４μｍである。トラックピッチに関しては、ＣＤ
レイヤー１０１は１．６μｍに対して、ＨＤレイヤー１
０２は０．７４μｍである。また、読み出しレーザー波
長としては、ＣＤレイヤー１０１は７８０ｎｍに対し
て、ＨＤレイヤー１０２は６５０ｎｍと短波長化を図っ
た。更に光学ピックアップのレンズの開口率（ＮＡ）を
ＣＤレイヤー１０１は０．４５に対して、ＨＤレイヤー
１０２は０．６とした。

【００２３】このように、最小ピット長、トラックピッ
チ、レンズ開口率ＮＡ、レーザー波長を変化させること
で、ＣＤレイヤー１０１のデータ容量は７８０ＭＢに対
してＨＤレイヤー１０２のデータ容量は４．７ＧＢとは
るかに大きいデータ容量が記録できる。

【００２４】２．再生装置の構成 図２に本例の再生装置のブロック図を示す。光ディスク
１は、上述したマルチレイヤーディスク又は従来から知
られているコンパクトディスクである。この光ディスク
１は、図示しないターンテーブルに載置され、スピンド
ルモータ２によって例えばＣＬＶ(線速度一定：constan
t liner velocity)に回転制御される。

【００２５】光学ヘッド３は、図示しない対物レンズ、
２軸機構、半導体レーザ、及び上記半導体レーザの出射
光が光ディスク１の表面で反射して、その反射光を受光
する受光部とを有して構成されている。そして上記ター
ンテーブルに載置されている光ディスクがマルチレイヤ
ーディスクの場合は、そのＣＤレイヤー１０１を再生す
る場合には７８０nmの波長を出射する半導体レーザが用
いられ、ＨＤレイヤー１０２を再生する場合は６８０nm
の短波長の半導体レーザが用いられるように光路を切換
える。また、光学ヘッド３には２つの対物レンズが備え
られており、ＣＤレイヤー１０１を再生する場合には開
口率０．４５のレンズが用いられ、ＨＤレイヤー１０２
を再生する場合は開口率０．６のレンズが用いられるよ
うに光路を切換える。装填された光ディスク１がＣＤの
場合は、マルチレイヤーディスクのＣＤレイヤ１０１を
再生する場合と同様となる。

【００２６】なお、ホログラム一体型非球面レンズを用
いれば、上述したような光学ヘッド３内部に２つの対物
レンズを設ける必要が無く、１つのレンズで半導体レー
ザの光路を切換えるのみで構成でき、そのような光学ヘ
ッドを用いてもよい。また、光学ヘッド３として、ＨＤ
レイヤー再生に適合した光学特性を有するものと、ＣＤ
レイヤー（及びＣＤ）再生に適合した光学特性を有する
ものとの２つの光学ヘッドを設け、実際に再生すべきレ
イヤーまたはディスクに応じて、光学ヘッドの切り換え
を行うように構成してもよい。

【００２７】上記２軸機構には、上記対物レンズを光デ
ィスク１に接離する方向に駆動するフォーカス用コイル
と、上記対物レンズを光ディスク１の半径方向に駆動す
るトラッキング用コイルとが形成されている。また、こ
の再生装置には、光学ヘッド３全体を光ディスク１の半
径方向に大きく移動させるスレッドモータ（図示せず）
を更に備えている。

【００２８】光学ヘッド３内の上記受光部にて検知した
反射光はＲＦアンプ４に供給され、このＲＦアンプ４で
の電流電圧変換、マトリクス演算処理により、フォーカ
スエラー信号ＦＥ、トラッキングエラー信号ＴＥが生成
されるとともに再生情報としてのＲＦ信号も生成され
る。

【００２９】生成されたフォーカスエラー信号ＦＥ、ト
ラッキングエラー信号ＴＥはサーボ回路５にて位相補償
回路、利得調整をされたのちに駆動回路６を介して上述
したフォーカス用コイルと、トラッキング用コイルとに
印加される。さらに上記トラッキングエラー信号ＴＥを
サーボ回路５内にてＬＰＦ（low pass filter）を介し
てスレッドエラー信号を生成して駆動回路６を介してス
レッドモータに印加される。

【００３０】更にＲＦアンプ４にて生成されたＲＦ信号
は、載置されている光ディスク１がＣＤの場合は、信号
処理回路７において、２値化してＥＦＭ復調(eight to
fourteen demodulation )を行うとともにＣＩＲＣ（cro
ss interleave read solomoncoding）によるエラー訂正
処理が行われる。そして、最終的には、サンプリング周
波数Ｆｓ＝４４．１ＫＨｚでサンプリングされた１６ビ
ットのデジタルオーディオ信号としてＤ／Ａ変換部８に
出力される。

【００３１】一方、上記ターンテーブルに載置されてい
る光ディスク１がマルチレイヤーディスクの場合におい
て、ＣＤレイヤー１０１を再生する場合には、上述のＣ
Ｄの場合と同様に信号処理回路７において２値化、ＥＦ
Ｍ復調、ＣＩＲＣエラー訂正処理が行なわれて、Ｆｓ＝
４４．１ＫＨｚ、１６ビット量子化のデジタルオーディ
オ信号としてＤ／Ａ変換部８に出力される。なお、先に
も述べたように、ＣＤフォーマットに対応するＦｓ＝４
４．１ＫＨｚ、１６ビット量子化のデジタルオーディオ
信号、即ち、ＣＤ若しくはマルチレイヤーディスクのＣ
Ｄレイヤーから読み出して得られたデジタルオーディオ
信号については、「ＣＤデータ」ともいうことにする。

【００３２】また、マルチレイヤーディスクのＨＤレイ
ヤー１０２を再生する場合には信号処理回路７において
２値化してＥＦＭ-Ｐｌｕｓ復調(eight to fourteen de
modulation Plus)を行うとともに積符号(product code)
に基づくエラー訂正処理が行なわれることになる。そし
て、最終的には、サンプリング周波数２．８２２４ＭＨ
ｚ（６４Ｆｓ＝６４×４４．１ＫＨｚ）の１ビット量子
化のストリームによるデジタルオーディオ信号（ＰＤＭ
信号）としてＤ／Ａ変換部８に出力する。また、このＨ
Ｄレイヤーを再生して得られるデジタルオーディオ信号
については、「ＨＤデータ」ともいうことにする。

【００３３】また信号処理７では２値化したＥＦＭ信号
もしくはＥＦＭプラス信号の基準クロックとの比較によ
り速度エラー信号及び位相エラー信号を生成して駆動回
路６に供給することで光ディスク１をスピンドルモータ
ー２にて回転制御する。更に信号処理回路７では２値化
したＥＦＭ信号又はＥＦＭプラス信号に基づいてＰＬＬ
（Phase Locked loop）の引き込み動作を制御する。

【００３４】Ｄ／Ａ変換部８では、デジタルオーディオ
信号であるＣＤデータ或いはＨＤデータを入力し、最終
的にはアナログオーディオ信号に変換する。このアナロ
グオーディオ信号はオーディオ出力端子９を介して出力
される。なお、Ｄ／Ａ変換部８の内部構成については後
述する。

【００３５】システムコントローラ１０は、操作部１１
としての各種の操作キーの操作に応じて各種サーボ用の
コマンドをサーボ回路５に転送したり、演奏経過時間や
再生しているプログラムのタイトル等の文字情報の表示
を表示部１２に表示するように制御を行ったり、信号処
理回路７でのスピンドルサーボ制御やデコーダ制御を行
う。また、Ｄ／Ａ変換部８にて所要の動作が得られるよ
うに所要の制御信号Ｓ−ＣＮＴを出力することも行う。

【００３６】なお、この図に示す再生装置の構成はあく
までも一例であって、実際の使用条件、仕様等に応じて
適宜変更されて構わないものである。例えば、ディスク
から通常よりも高速レートで読み出して信号処理を施し
たデータをバッファメモリに一時蓄積し、このバッファ
メモリから通常レートで読み出したデータをＤ／Ａ変換
するような構成を採ることも考えられる。この構成で
は、振動や衝撃などによりディスクに対する読み出し動
作が中断したとしても、バッファメモリにデータが蓄積
されている時間内にディスクからの読み出し動作を復帰
させれば、連続的なデータ再生が可能となる。つまり耐
振性が与えられるものである。

【００３７】３．Ｄ／Ａ変換部の構成（第１例） 続いて、第１例としてのＤ／Ａ変換部８の内部構成につ
いて図３を参照して説明する。なお、この図において図
２と同一部分には同一符号を付してここでの説明は省略
する。

【００３８】先ず、図３に示されるＤ／Ａ変換部８の構
成の概略としては、次のようになる。Ｄ／Ａ変換部８に
入力されたＣＤデータは、デジタルフィルタ２１→ノイ
ズシェーパ２２→（スイッチ２３）→ＰＷＭ変換部２４
→アナログ回路部２５の回路系によって最終的にアナロ
グオーディオ信号に変換されて出力される。つまり、上
記回路系がＣＤデータに対応するＤ／Ａコンバータシス
テムの構成を採ることになる。また、Ｄ／Ａ変換部８に
入力されたＨＤデータに対しては、１ビット−４ビット
変換部２４→（スイッチ２３）→ＰＷＭ変換部２４→ア
ナログ回路部１５から成るＤ／Ａコンバータシステムと
しての回路系によってアナログオーディオ信号に変換さ
れて出力されることになる。つまり、この構成では、Ｃ
ＤデータとＨＤデータとに対応するＤ／Ａコンバータシ
ステムの構成として、ＰＷＭ変換部２４→アナログ回路
部２５の回路系が共通化された構成を採る。

【００３９】ここで、先にＣＤデータに対応するＤ／Ａ
コンバータシステムの構成について説明する。つまり、
デジタルフィルタ２１→ノイズシェーパ２２→（スイッ
チ２３）→ＰＷＭ変換部２４→アナログ回路部２５から
なる回路系である。

【００４０】この回路系は、いわゆるオーバーサンプリ
ング型１ビットタイプのＤ／Ａコンバータを採ってい
る。１ビットタイプのＤ／ＡコンバータにはＰＷＭ方式
とＰＤＭ方式があり、ＰＷＭ方式を用いた方式は、ＰＤ
Ｍ方式に比べてオーバーサンプリング率、すなわちノイ
ズシェーパーの動作スピードを低くすることができるた
め実用的とされている。

【００４１】また、ＰＷＭ方式の１ビットタイプＤ／Ａ
コンバータはＰＤＭ方式に対して次のような利点も有し
ている。実際にデジタル信号を処理するデバイスからの
パルス出力は、立ち上がりエッジも立ち下がりエッジも
理想的に垂直になることはなく、多少の傾斜を持ってお
り信号を歪ませる原因になる。（本明細書では、これを
スイッチング歪みと呼ぶことにする。）

【００４２】ＰＷＭ方式の場合は変換の１周期内で立ち
上がりエッジも立ち下がりエッジも必ず１回ずつ存在す
るため、スイッチング歪みはＰＷＭ変換周波数（―般的
には１〜６MHz程度）をキャリア周波数とした成分とし
て見えるだけなので、オーディオ帯域（０から２０kH
z）を通すようなローパスフィルタを通した場合はＤＣ
成分として残るだげで信号成分を歪ませることはない。
一方ＰＤＭ方式の場合、入力は１か０しかないので、入
力として１が続いたり０が続いたりすると、変換の１周
期内にパルスの立ち上がりエッジあるいは立ち下がりエ
ッジが存在しないことがある。すなわち立ち上がりエッ
ジあるいは立ち下がりエッジの数が入力信号に依存する
ため、スイッチング歪みも入力信号に依存し、信号成分
を歪ませることになる。ただし、最近のデバイスは動作
スピードがかなり高速になってきているので、１００dB
程度の精度であればＰＤＭ方式のＤＡＣでも実現可能で
あるが、それ以上の精度が要求された場合は実現がかな
り困難になることが分かっている。

【００４３】図３に説明を戻す。ＣＤデータに対応する
Ｄ／Ａコンバータシステムの動作としては次のようにな
る。信号処理回路７からＤ／Ａ変換部８にＣＤデータが
出力された場合、このＣＤデータはデジタルフィルタ２
１に供給される デジタルフィルタ２１はオーバーサンプリング型のロー
パスフィルタで、入力信号の標本化ノイズを減衰すると
ともに、次段のノイズシェーパ２２の動作周波数までア
ップサンプリングしたＭビット（通常は１６ビット〜２
４ビット程度）のデータを生成する。通常は入力サンプ
リング周波数の３２倍から２５６倍程度にアップサンプ
リングされる。ノイズシェーパ２２では、デジタルフィ
ルタ２１から入力されたＭビットの信号をＮビット（Ｎ
＜Ｍ；通常はＮ＝２〜５程度、本実施の形態ではＮ＝４
とする）に量子化する。また、この量子化の際発生した
ノイズは低域では低く抑圧されており、ノイズシェーパ
ーの構成によっては可聴帯域（０〜２０ＫＨｚ）でのダ
イナミックレンジを１２０ｄＢ（ビット精度換算で２０
ビット精度）以上とすることも可能である。ノイズシェ
ーパ２２の出力はスイッチ２３の端子Ｔ１に出力され
る。

【００４４】スイッチ２３は、当該Ｄ／Ａ変換部８で処
理すべきデータがＣＤデータの場合には端子Ｔ１と端子
Ｔ３が接続され、後述するＨＤデータの場合には、端子
Ｔ２と端子Ｔ３とが接続されるように切り換えが行われ
る。

【００４５】ノイズシェーパ２２の出力は、スイッチ２
３を介してＰＷＭ変換部２４へ入力されることになる。
そして、入力されたデータに１対１で対応した特定のパ
ルス幅を有するＰＷＭ信号に変換される。

【００４６】ここでＰＷＭ変換部２４におけるＰＷＭ変
換の一例を図７に示す。ここではＰＷＭ変換部２４の入
力（ノイズシェーパ２２の出力）が４ビットとされる場
合を例にとっている。この図には、左から入力データが
示され、続く右側に、各入力データに対応した（＋）側
のＰＷＭ出力（これをＰＷＭ（＋）とする）が示され、
更にその右側に（−）側のＰＷＭ出力（これをＰＷＭ
（−）とする）が１５通り示されている。これらＰＷＭ
（＋），ＰＷＭ（−）の信号がＰＷＭ変換部２４から出
力されるＰＷ信号とされる。

【００４７】この図７に示す４ビットの入力データは１
０進で（−７）〜（＋７）に対応する２の補数とされて
おり、右側のかっこ内に１０進数に変換した数値を記し
てある。ここで４ビットで表現される最小のパルス幅を
Ｔとすると、最大のパルス幅は１６Ｔとなるが、図のよ
うに１５Ｔまでしか用いないのは、１５Ｔまでは変換の
１周期内で立ち上がりと立ち下がりが必ず１回ずつ存在
するためである。１６Ｔのパルス幅を用いると次のサン
プル周期のパルスとつながってしまい、サンプル周期間
での立ち下がりと立ち上がりが存在しなくなってしま
う。

【００４８】また、ＰＷＭ（＋）とＰＷＭ（−）も互い
に２の補数関係にあるパルスである。たとえば入力が１
００１（−７）の場合、この２の補数は０１１１（＋
７）であるので、ＰＷＭ（−）からは０１１１（＋７）
入力時のＰＷＭ（＋）のパルス（１５Ｔ）が出力される
ことになる。

【００４９】ここで、２の補数関係のパルスが必要であ
ることの根拠について説明する。このＰＷＭ（＋）とＰ
ＷＭ（−）は立ち上がりエッジを固定して立ち下がりエ
ッジの位置を変えることでパルス幅を変えている。この
方式であると１５通りのパルスそれぞれに対してパルス
のセンターの位置が変わり、位相変調を受けることにな
る。その結果高調波歪みが発生する。しかし、このＰＷ
Ｍ（＋）とＰＷＭ（−）を、例えば ＰＷＭ（＋）−ＰＷＭ（−）．．．（式１） で示すようにして作動加算すると、図８に示すようにし
て、どの入力データについてもパルスのセンターが一定
の位置にあり、さらに（＋）側の波形と（−）側の波形
が振幅的なセンター（図中０の線）に対して線対称な波
形となっているため位相変調を受けない。つまり、互い
に２の補数関係にあるパルス幅を持つパルスを差動加算
することで２次歪みをキャンセルするものである。本実
施の形態の場合、上記（式１）に示す演算はアナログ回
路部２５において行われるが、これについては後述す
る。

【００５０】更に、本実施の形態のＰＷＭ変換部２４で
は、内部に設けられるとされる論理反転回路２４ａによ
り、上記ＰＷＭ（＋）とＰＷＭ（−）の波形を論理的に
反転したＰＷＭＸ（＋）及びＰＷＭＸ（−）を生成して
出力するようにされる。なお、実際の論理反転回路２４
ａとしては、ＰＷＭ（＋）及びＰＷＭ（−）を反転する
インバータを備えて構成することも考えられるが、現実
にはインバータによるタイムラグが発生するので実用的
ではない。このため、例えばＰＷＭ変換部２４におい
て、ＰＷＭ（＋）及びＰＷＭ（−）に対応する、ＰＷＭ
Ｘ（＋）及びＰＷＭＸ（−）のパルス幅の情報を格納し
たテーブルを備え、このテーブルを参照することで、Ｐ
ＷＭ（＋），ＰＷＭ（−）と共にＰＷＭＸ（＋），ＰＷ
ＭＸ（−）を同時タイミングで生成して出力するように
構成することが考えられる。これらＰＷＭＸ（＋）及び
ＰＷＭＸ（−）のパルス信号のエッジは、上記ＰＷＭ
（＋）及びＰＷＭ（−）のエッジに対して逆方向のエッ
ジとなる。このため、実際のＰＷＭ変換部２４内に設け
られるＰＷＭ出力バッファのトランジスタのスイッチン
グノイズを相殺する効果がある。また最終的には後段の
アナログ回路部２５で、後述するようにして非反転側の
パルスと反転側のパルスを差動加算することで同相ノイ
ズを除去するようにされる。

【００５１】上述のようにしてＰＷＭ変換部２４で生成
されたパルス出力（ＰＷＭ（＋），ＰＷＭ（−），ＰＷ
ＭＸ（＋），ＰＷＭＸ（−））は後段のアナログ回路部
２５で差動合成されるとともに、可聴帯域外のノイズ成
分が減衰されるのであるが、このアナログ回路部２５の
一構成例を図４に示す。図４に示す構成においては、Ｐ
ＷＭ（＋）、ＰＷＭ（−）は差動増幅回路３５の非反転
入力端子３１、反転入力端子３２にそれぞれ入力され
る。またＰＷＭＸ（＋）、ＰＷＭＸ（−）は差動増幅回
路３６の非反転入力端子３３、反転入力端子３４にそれ
ぞれ入力される。そして、差動増幅回路３５の出力は差
動増福回路３７の非反転入力端子に入力され、差動増福
回路３６の出力は差動増幅回路３７の反転入力端子に、
それぞれ入力される。差動増福回路３７の出力はローパ
スフィルタ３８に対して入力される。このローパスフィ
ルタ３８により差動増福回路３７の出力についての高域
成分を除去することでアナログ波形が得られ、これが最
終的なアナログオーディオ信号としてオーディオ出力端
子９に供給される。

【００５２】このような構成によると、差動増幅回路３
７の出力は、 ｈ１（ｆ）・［｛ＰＷＭ（＋）−ＰＷＭ（−）｝−｛ＰＷＭＸ（＋）−ＰＷ ＭＸ（−）｝］．．．（式２） と表せる。ここでｈ１（ｆ）は図４に示した入力端子
（３１，３２，３３，３４）から差動増幅回路３７の出
力に至る経路の周波数特性であり、通常はノイズシェー
パーで発生する約１００ＫＨｚ以上の高域のノイズ成分
を減衰させるようななローパスフィルタの特性を持って
いる。そして、差動増幅回路３７の出力が入力されるロ
ーパスフィルタ３８は、可聴帯域（０〜２０ＫＨｚ）以
上のノイズ成分を減衰させるのが目的ではあるが、可聴
帯域内の位相特性を一定にするために、カットオフ周波
数は一般的には５０ＫＨｚ前後とされている。このロー
パスフィルタ３８の周波数特性をｈ２（ｆ）とすると、
オーディオ出力端子９に得られる信号は、 ｈ１（ｆ）・ｈ２（ｆ）・［｛ＰＷＭ（＋）−ＰＷＭ（−）｝−｛ＰＷＭＸ （＋）−ＰＷＭＸ（−）｝］．．．（式３） と表すことができる。

【００５３】ここで、例えば上記（式２）又は（式３）
における｛ＰＷＭ（＋）−ＰＷＭ（−）｝の項は、差動
増幅回路３５の演算に相当するのであるが、この演算に
より信号の２次歪みがキャンセルされるのは先に述べた
とおりである。また、（式２）又は（式３）は、結果的
には、ＰＷＭ（＋）とＰＷＭＸ（＋）とを差動加算し、
ＰＷＭ（−）とＰＷＭＸ（−）とを差動加算している演
算も行っているものと見ることができる。つまり、非反
転パルスとしての信号と、これを論理反転したパルス信
号とを差動加算するようにされている。これによって、
同相ノイズが除去されることになる。

【００５４】また、図５にアナログ回路部２５の他の構
成例を示す。なお、この図において図４と同一部分には
同一符号を付して説明を諸略する。図５に示す構成で
は、差動増幅回路３５の反転入力端子３２と、差動増幅
回路３６の非反転入力端子３３に入力されるべき信号
が、図４に示す構成と入れ替わっている点が異なる。つ
まり、差動増幅回路３５の反転入力端子３２にはＰＷＭ
Ｘ（＋）が入力され、差動増幅回路３６の非反転入力端
子３３にはＰＷＭ（−）が入力される。この場合もオー
ディオ出力端子９に得られる信号は、結果的に（式３）
により表される。このように本実施の形態におけるアナ
ログ回路部２５内の差動演算回路系（演算手段）の構成
としては、アナログオーディオ信号の最終出力として同
じ結果が得られるのであれば、どのような組み合わせ形
式でも構わないものとされる。

【００５５】そこで、アナログ回路部２５としての更に
他の構成例を図６に示す。なお、この図においても図４
及び図５と同一部分には同一符号を付して説明を省略す
る。図６に示す構成では、図４或いは図５に示した差動
増幅回路３５，３６に代わる演算手段として抵抗加算に
よる構成が採られる。つまり、入力端子３１には抵抗Ｒ
１が、入力端子３２には抵抗Ｒ２が接続され、これら抵
抗Ｒ１，Ｒ２の入力端子側と反対側の端子同士が結合さ
れて後段の差動増幅回路３７の非反転入力に接続され
る。また、入力端子３３には抵抗Ｒ３が、入力端子３４
には抵抗Ｒ４が接続され、各抵抗Ｒ３，Ｒ４の入力端子
側と反対側の端子同士が結合されて後段の差動増幅回路
３７の反転入力に接続される。差動増幅回路３７の出力
はローパスフィルタ３８の入力へ接続され、このローパ
スフィルタ３８の出力がオーディオ出力端子９へ接続さ
れて、アナログオーディオ信号出力を得る。

【００５６】上記図６に示す構成の場合の最終出力は、 ｈ３（ｆ）・ｈ４（ｆ）・［｛ＰＷＭ（＋）−ＰＷＭ（−）｝−｛ＰＷＭＸ （＋）−ＰＷＭＸ（−）｝］．．．（式４） で表すことができる。ただし、ｈ３（ｆ）は入力端子
（３１，３２，３３，３４）から差動増幅回路４３９の
出力までの周波数特性であり、ｈ４（ｆ）はローパスフ
ィルタ４４０の周波数特性である。そして、 ｈ１（ｆ）・ｈ２（ｆ）＝ｈ３（ｆ）・ｈ４（ｆ）．．．（式５） であれば、（式３）と（式４）は等価となることから、
アナログ回路部２５における差動増幅回路の段数を減ら
した構成も可能となる。

【００５７】次に、信号処理回路７から出力されたデー
タがＨＤデータである場合のＡ／Ｄ変換部８の動作につ
いて説明する。この場合、図３に示すように信号処理回
路７から出力されたＨＤデータは、Ａ／Ｄ変換部８の１
ビット−４ビット変換部２６に対して入力される。前述
したように、ＨＤデータは６４Ｆｓ＝２．８２２４ＭＨ
ｚのサンプリング周波数による１ビット量子化されたＰ
ＤＭ信号である。１ビット−４ビット変換部２６では、
この入力された‘０’又は‘１’の２値の何れかを取る
信号について、‘０’と‘１’とで、互いに２の補数関
係となるビットパターンを有する４ビットの信号に変換
するようにされる。つまり、後段のＰＷＭ変換部２４で
のＰＷＭ変換処理が可能なように整合した信号を得るも
のである。

【００５８】このため、１ビット−４ビット変換部２６
では、例えば図９の左３列に示すようなテーブルを備
え、上記した１ビットから４ビットへの変換をこのテー
ブルを基に行う。本実施の形態のように、４ビット変換
を行う場合であれば、図９に示すようにして、モードａ
〜ｇまでの７通りの変換コードが考えられる。例えばモ
ードａであれば、ＨＤデータの入力が‘１’の場合には
０１１１の４ビットに変換され、‘０’の場合には、１
００１（０１１１に対して２の補数関係にある）の４ビ
ットに変換されるものである。残りのモードｂ〜ｇにつ
いても、同様に、‘１’と‘０’との入力に対応して設
定されている変換コードは、互いに２の補数の関係にあ
る。

【００５９】ここで、１ビット−４ビット変換部２６に
おいてはモードａとして示したテーブル内容に基づいて
変換動作を行うことを前提として、以降のＡ／Ｄ変換部
８における動作について、図１０のタイミングチャート
を参照して説明する。

【００６０】この場合、図１０（ａ）には、１ビット−
４ビット変換部２６に入力されるＨＤデータが示されて
おり、ここでは‘１’‘０’‘０’‘１’・・のパター
ンとされている。上述したように、モードａのテーブル
内容に基づいた場合、１ビット−４ビット変換部２６で
は、入力されたＨＤデータが‘１’の場合には０１１１
に変換し、‘０’の場合には１００１に変換することに
なる。従って、図１０（ａ）に示す‘１’‘０’‘０’
‘１’・・のＨＤデータは、図１０（ｂ）に示すように
して、順次１サンプル周期ごとに「０１１１」「１００
１」「１００１」「０１１１」の４ビットに変換され
る。この１ビット−４ビット変換部２６の出力は、スイ
ッチ２３を介してＰＷＭ変換部２４に対して入力される
（図３参照）。

【００６１】ＰＷＭ変換部２４では、先に図７により説
明したようにして入力された４ビットの信号についてＰ
ＷＭ変換を行う。従って、１ビット−４ビット変換部２
６から「０１１１」（ＨＤデータの‘１’に対応）が入
力されたときには、ＰＷＭ（＋）としては１サンプル期
間（１６Ｔ）内において１５Ｔの幅のＰＷＭパルスが得
られ（図１０（ｃ））、ＰＷＭ（−）としては１Ｔの幅
のＰＷＭパルスが得られる（図１０（ｄ））。

【００６２】また、このときのＰＷＭＸ（＋）として
は、ＰＷＭ（＋）である１５Ｔの幅のＰＷＭパルスを論
理反転した波形が得られ（図１０（ｅ））、ＰＷＭＸ
（−）としては、ＰＷＭ（−）である１Ｔの幅のＰＷＭ
パルスを論理反転した波形が得られることになる（図１
０（ｆ））。

【００６３】そして、１ビット−４ビット変換部２６か
ら「１００１」（ＨＤデータの‘０’に対応）が入力さ
れたときには、ＰＷＭ（＋）としては１サンプル期間
（１６Ｔ）内において１Ｔの幅のＰＷＭパルスが得られ
（図１０（ｃ））、ＰＷＭ（−）としては１５Ｔの幅の
ＰＷＭパルスが得られる（図１０（ｄ））。そして、こ
のときのＰＷＭＸ（＋）としては、ＰＷＭ（＋）である
１Ｔの幅のＰＷＭパルスを論理反転した波形が得られ
（図１０（ｅ））、ＰＷＭＸ（−）としては、ＰＷＭ
（−）である１５Ｔの幅のＰＷＭパルスを論理反転した
波形が得られることになる（図１０（ｆ））。結果的に
ＰＷＭＸ（＋）及びＰＷＭＸ（−）は、それぞれＨＤデ
ータが‘０’の場合と‘１’の場合とで反転した波形と
なる。

【００６４】このようにして、ＰＷＭ変換部２４から図
１０（ｃ）（ｄ）（ｅ）（ｆ）に示すようなＰＷＭ
（＋），ＰＷＭ（−），ＰＷＭＸ（＋），ＰＷＭＸ
（−）の各パルス波形がアナログ回路部２５に対して入
力される。なお、上記各パルス波形は、実際には水晶発
振子等により生成されたマスタークロックにより最終的
にはリサンプリングされて生成されるため、時間軸の精
度は非常に高いものとなっている。

【００６５】アナログ回路部２５は、先に図４〜図６に
て説明したように、（式３）或いは（式４）に示す演算
をデジタル信号処理段階で行うようにされている。例え
ば、アナログ回路部２５が図４に示す構成を採るものと
すれば、差動増幅回路３５の出力は、図１０（ｇ）に示
す波形が得られることになる。つまり、｛ＰＷＭ（＋）
−ＰＷＭ（−）｝の演算結果としての波形が得られる。
また、｛ＰＷＭＸ（＋）−ＰＷＭＸ（−）｝の演算結果
である差動増幅回路３６の出力は図１０（ｈ）に示すも
のとなる。これら上記図１０（ｇ）（ｈ）に示す波形を
みて分かるように、｛ＰＷＭＸ（＋）−ＰＷＭＸ
（−）｝の演算波形と、｛ＰＷＭＸ（＋）−ＰＷＭＸ
（−）｝の演算波形とは、互いに論理反転した波形とな
る。そして、この図１０（ｇ）（ｈ）に示す波形が差動
増幅回路３７にて差動加算される。差動増幅回路３７か
ら出力されたデータとしては、前述したように信号の２
次歪み及び同相ノイズがキャンセルされている状態にあ
ることは、これら図１０（ｇ）（ｈ）に示す波形からも
理解される。そして、この差動増幅回路３７から出力さ
れたデータがローパスフィルタ３８に入力されること
で、アナログオーディオ信号が得られることになる。

【００６６】以上、本実施の形態のＤ／Ａ変換部８の基
本的動作について説明したが、このような構成を採るこ
とで次のようなメリットを生む。１つには、例えば先に
図１５に示したＤ／Ａ変換部３０４の構成では、ＣＤデ
ータとＨＤデータとに対応して２つのアナログ回路部が
必要とされたのであるが、この場合には、１ビットのＰ
ＤＭ信号であるＨＤデータを４ビットに変換した後にＰ
ＷＭ変換を行うようにしていることで、本来はＣＤデー
タに対応するとされるアナログ回路部２５を共用するこ
とが可能となる。これにより、Ｄ／Ａ変換部としての部
品点数の削減が図られる。

【００６７】また、ＨＤデータについてＰＷＭ変換が行
われることで、ＰＤＭ信号としてのＨＤデータを生成す
る際に重畳したスイッチングノイズをキャンセルするこ
とができる。これは次のような理由による。先に図１０
（ａ）に例示したパターンからも分かるように、ＨＤデ
ータは、同じ値が連続したときなど、１サンプル周期内
で立ち上がりエッジと立ち下がりエッジが得られない状
態がしばしば発生する。これは、エッジの存在する位置
においてのみ、パルス出力バッファ等によるスイッチン
グ歪みの影響を受けることを意味している。つまり、信
号依存性のある歪みが発生することになる。このような
スイッチング歪みは、アナログ信号に変換された際の信
号特性を劣化させるだけでなく再生音声の音質の劣化も
招く。

【００６８】これに対して、図１０（ｃ）（ｄ）の波形
を見て分かるように、ＰＷＭ信号は１サンプル周期内に
必ず１回ずつ立ち上がりエッジと立ち下がりエッジが存
在する。つまり、本実施の形態では、ＰＤＭ信号として
のＨＤデータは、ＰＷＭ信号に変換されることで、１サ
ンプル周期内に必ず１回ずつ立ち上がりエッジと立ち下
がりエッジが存在する信号に変換される。従って、元の
ＨＤデータにパルス出力バッファのスイッチング歪みが
重畳されていたとしても、ＰＷＭパルスに変換された後
は、この歪みによるノイズは１サンプル周期ごとに一定
の周期を持った成分となり、しかも２．８２２４ＭＨｚ
という高周波成分であるため、後段のアナログ回路部２
５のローパスフィルタ３８を通過した後はＤＣ成分とし
てしか残存しないことになる。従って、本実施の形態で
は、ＨＤデータから得られるアナログオーディオ信号に
ついては、可聴帯域内の信号のアナログ特性を劣化させ
ることはなく、また、再生音声の音質の劣化も免れるも
のである。

【００６９】また、本実施の形態では、先に図４〜図６
に示したアナログ回路部２５における差動増幅回路の構
成によって、前述したようにデジタル信号処理段階にお
いて、ＰＷＭ変換後の２次歪みや、同相ノイズ等の除去
も行われるものである。

【００７０】ところで、例えばマルチレイヤーディスク
と、従前からのＣＤを再生する場合とでは、記録レベル
等の差などによって再生出力レベルが異なる場合のある
ことが考えられる。このような再生出力レベル差を解消
するには、再生信号の或る処理段階でゲイン調整を行う
ようにすればよいのであるが、本実施の形態では次のよ
うにして、１ビット−４ビット変換部２６においてゲイ
ン調整を行うように構成することができる。

【００７１】先に図９のテーブルに示したように、１ビ
ット−４ビット変換部２６における変換コードのパター
ンは、モードａ〜ｇの７通りが存在する。ＰＷＭパルス
は、そのパルスの幅が出力レベルと相関がある。そこ
で、モードａ〜ｇごとにＰＷＭ（＋）−ＰＷＭ（−）の
パルス幅（図８参照）を求めて、そのパルス幅の相対比
を得ると、これは、図９のテーブルにおける右から２列
目と１列目に示すようなものとなる。この図によると、
モードａの場合のＰＷＭ（＋）−ＰＷＭ（−）のパルス
幅が１４Ｔであるときのゲインを１として、以下、モー
ドｂ〜モードｇについては、ＰＷＭ（＋）−ＰＷＭ
（−）のパルス幅が、それぞれ１２Ｔ，１０Ｔ，８Ｔ，
６Ｔ，４Ｔ，２Ｔとされるのに従って、ゲインはモード
ａに対して、それぞれ６／７，５／７，４／７，３／
７，２／７，１／７とされることになる。つまり、本実
施の形態では、４ビット変換を前提とすれば、１ビット
−４ビット変換部２６においてモードａ〜ｇの何れか１
つを選択することで、７段階でゲインを切り換えること
が可能となるものである。

【００７２】このようなゲインの切り換えは、例えばシ
ステムコントローラ１０が設定すべきゲインを判断し、
この判断結果に従って、図３に示すようにしてゲインコ
ントロール信号Ｓ３を１ビット−４ビット変換部２６に
対して出力するようにされる。この場合、１ビット−４
ビット変換部２６は、図９に示すモードａ〜ｇに対応す
る７通りの変換コードを格納したテーブルを備えるよう
にされる。そして、１ビット−４ビット変換部２６で
は、入力されたゲインコントロール信号Ｓ３に従って、
モードａ〜ｇの何れか１つを選択して実際の４ビット変
換を行うようにすればよい。

【００７３】このようにして、１ビット−４ビット変換
部２６においてゲイン調整を行うように構成した場合、
デジタル信号処理段階でのゲイン調整が行われることに
なる。従って、アナログ信号の段階でのゲインコントロ
ールのための回路構成は不要となる。これにより、アナ
ログ段でゲイン調整を行うことに依るアナログ信号特性
の劣化や部品点数の増加を防止することが可能となるも
のである。

【００７４】ところで、ＨＤデータは、２．８２２４Ｍ
Ｈｚサンプリングの信号であるために、４４．１ＫＨｚ
サンプリングのＣＤデータよりも高周波な成分が含まれ
ている可能性がある。このため、アナログ回路部におけ
るローパスフィルタのカットオフ周波数をＣＤの場合
（通常は５０ＫＨｚ程度）よりも高域に設定する必要の
生じる場合がある。そこで本実施の形態では、図３に示
すようにして、現在再生しているデータがＣＤデータで
あるのかＨＤデータであるのかに応じて、システムコン
トローラ１０からＬＰＦ(Low Pass Filter)特性切り換
え制御信号Ｓ１をアナログ回路部２５に出力できるよう
にする。そして、アナログ回路部２５では、ＬＰＦ特性
切り換え制御信号Ｓ１に応じて、内部のローパスフィル
タ（３８）の特性（カットオフ周波数等）を、ＣＤデー
タに対応する特性と、ＨＤデータに対応する特性とで切
り換え可能に構成するようにされる。これによって、Ｃ
Ｄデータ再生時とＨＤデータ再生時とでそれぞれ最適と
されるローパスフィルタの特性が得られることになる。

【００７５】また、ＣＤデータ再生に対応して設けられ
るノイズシェーパ２２の出力データのサンプリング周波
数が、ＨＤデータに対応する６４Ｆｓ＝２．８２２４Ｍ
Ｈｚでない場合には、ＰＷＭ変換時のサンプル周期が異
なるためにＰＷＭ変換部２４の共通化ができないことに
なるが、このような場合には、ＰＷＭ変換部２４の動作
周波数として、少なくとも、互いに異なるノイズシェー
パ２２の出力データのサンプリング周波数と、ＨＤデー
タに対応する２．８２２４ＭＨｚとの２通りに対応可能
な構成を採るようにすれば共用化を図ることが可能にな
る。 実際には、例えば図３に示すように、ＰＷＭ変換
部２４における動作周波数を切り換えるための制御信号
（動作クロック可変制御信号Ｓ２）をシステムコントロ
ーラ１０から出力するようにし、ＰＷＭ変換部２４で
は、この制御信号Ｓ２に応じて動作周波数を切り換える
ように構成することが考えられる。

【００７６】４．Ｄ／Ａ変換部の構成（第２例） 続いて、第２例としてのＤ／Ａ変換部８の構成について
説明する。この第２例のＤ／Ａ変換部８の全体構成とし
ては、図３に示した構成と同様でよいものとされる。但
し、第２例では１ビット−４ビット変換部２６Ａとさ
れ、先の第１例としての１ビット−４ビット変換部２６
とはその内部構成が異なる点に特徴がある。

【００７７】先からも述べているように、ＨＤデータは
１ビット量子化によるＰＤＭ信号である。本実施の形態
では、この１ビット信号を補数関係にある２値の４ビッ
トに変換しているが、図７による説明からも分かるよう
に、ＰＷＭパルスとして（＋）の最大値が０１１１、
（−）の最大値が１００１となる範囲内での１５値を取
り得る。これは、或る意味では、ＨＤデータとしての１
ビット信号に何らかの信号処理を施したとして、その演
算結果がＰＷＭ変換時に（＋）の最大値が０１１１、
（−）の最大値が１００１の範囲内に収まる４ビットの
信号であれば、本実施の形態のＰＷＭ変換部２４による
ＰＷＭ変換を適正に行うことができることを示してい
る。なお、信号処理結果をマルチビットＤ／Ａコンバー
タによって変換することも考えられるが、マルチビット
特有の微分非直線性歪みの問題やグリッチの問題がある
ため、１ビット信号の有する直線性の良さや原理上グリ
ッチが発生しないという特徴が有効でなくなるため現実
的ではない。

【００７８】上記したことを踏まえて、第２例としての
１ビット−４ビット変換部２６Ａの構成を図１１に示
す。この図に示す構成においては、先ず、１ビット量子
化によるＨＤデータは４ビットデータ変換部４０に対し
て入力される。この４ビットデータ変換部４０では、一
例としてであるが、ＨＤデータの入力が‘１’の場合に
は０００１の４ビットに変換し、‘０’の場合には１１
１１に変換するものとする。

【００７９】４ビットデータ変換部４０の後段には、遅
延器４１，４２，４３と加算器４４から成るデジタルフ
ィルタが形成されている。遅延器４１，４２，４３はそ
れぞれＨＤデータの１サンプリング周期に対応する遅延
時間が設定されている。このデジタルフィルタでは、４
ビットデータ変換部４０から出力された４ビットの信号
を遅延器４１→４２→４３に対して伝達していくと共
に、加算器４４により４ビットデータ変換部４０から出
力された４ビット信号（原信号）と、遅延器４１，４
２，４３により遅延された遅延出力を加算する。加算器
４４の出力はゲイン調整回路４５に入力され、ここで、
ＰＷＭ変換時に（＋）の最大値が０１１１、（−）の最
大値が１００１以内に収まるとされる４ビットの信号が
得られる範囲内でゲインの調整を行うようにされる。こ
のゲイン調整におけるゲイン設定は、例えばシステムコ
ントローラ１０から出力されるゲインコントロール信号
Ｓ３に基づいて行われるようにすればよい。そして、ゲ
イン調整回路４５の出力が図３に示すＰＷＭ変換部２４
に出力されることになる。

【００８０】ここで、信号処理回路７から出力されるＨ
ＤデータとしてのＰＤＭ信号は、６４×４４．１ＫＨｚ
＝２．８２２４ＭＨｚのサンプリング周期で動作する１
ビット量子化器を有するノイズシェーピング演算の出力
と見ることができるのであるが、一般的なＭビットの量
子化器を持つＫ次のノイズシェーパのノイズ特性Ｎｓｋ
（ｆ）は、 Ｎｓｋ（ｆ）＝Ｑ_M・｛２・ｓｉｎ（πｆ／Ｆｓ）｝^K ＝Ｑ_M・２^K｛ｓｉｎ（πｆ／Ｆｓ）｝^K．．．（式６） Ｆｓ：ノイズシェーピング演算の動作周波数 Ｑ_M：ノイズシェーピング演算を行わない場合のＭビッ
ト量子化ノイズレベル で表すことができる。

【００８１】上記（式６）にＨＤデータのような１ビッ
ト量子化で、Ｆｓ＝６４×４４．１ＫＨｚ＝２．８２２
４ＭＨｚを対応させてみると、可聴帯域内でのノイズレ
ベルを−１２２ｄＢ（２０ビット相当）以下にするのに
は、次数Ｋとしては、Ｋ≧４とされることが必要とな
る。

【００８２】ここで、上記（式６）に対応するノイズシ
ェーパのノイズ特性Ｎｓｋ（ｆ）を図１４に示す。この
図から分かるように、周波数が高くなるほどノイズは増
加し、動作周波数Ｆｓの１／２（Ｆｓ／２）の周波数で
ピークとなる。ＨＤデータでは、このノイズのピーク周
波数は１．４１１２ＭＨｚであり、可聴帯域に対して相
当に高い周波数ではある。しかし、（式６）に見るよう
に、このノイズ特性には２^Kが乗算されており、次数Ｋ
が増えるのに従い２のべき乗でノイズレベルが増大す
る。この結果、可聴帯域の近傍（例えば１００ＫＨｚ付
近）でもそのノイズレベルは無視できないレベルとなる
場合がある。

【００８３】例えば、図１５に示したＡ／Ｄ変換部の構
成において、上記（式６）で表されるＨＤデータのノイ
ズを減衰させようとすると、アナログ回路部２０５にお
いてアナログ領域においてフィルタリングする構成を採
ることになる。この場合、おおきくは２つの問題が発生
する。１つは、ＣＤデータとＨＤデータとに対応するア
ナログフィルタの特性の共有化が困難になるので、実際
に図１５に示したように、ＣＤデータとＨＤデータとで
２つのアナログ回路部（２０４，２０５）が必要にな
る。もう１つは、ＨＤデータが広帯域で記録されたオー
ディオ情報であるため、可聴帯域付近に対応する特性を
有するアナログフィルタを備えるということは、オーデ
ィオ信号位相特性を変えてしまうことになって再生音声
としての音質に悪影響を及ぼすことになる。

【００８４】これに対して、先に図１１により説明した
ような本実施の形態の第２例としての１ビット−４ビッ
ト変換部２６Ａの構成を採った場合であるが、１ビット
−４ビット変換部２６Ａの伝達特性をＨ（ｆ）とすれ
ば、これは Ｈ（ｆ）＝ｃｏｓ（２πｆ／Ｆｓ）・ｃｏｓ（πｆ／Ｆｓ）．．．（式７） Ｆｓ：入力データのサンプリング周波数 で表すことができる。そして、この（式７）に対応する
周波数特性、つまり１ビット−４ビット変換部２６Ａに
おけるデジタルフィルタの動作により得られる周波数特
性は図１２により表される。この図に示す周波数特性と
しては、デジタルフィルタにより原信号と遅延出力の加
算が行われたことで、周波数Ｆｓ／４，Ｆｓ／２，３Ｆ
ｓ／４の各位置にディップが生じている。

【００８５】また、実際に１ビット−４ビット変換部２
６Ａに入力データとして入力されるＨＤデータのノイズ
特性は先の（式６）により一般的に表される。従って、
１ビット−４ビット変換部２６Ａにより（式７）に相当
する処理が行われたとされるＨＤデータのノイズ特性Ｎ
ｓｋ’（ｆ）については、 Ｎｓｋ’（ｆ）＝Ｈ（ｆ）・Ｎｓｋ（ｆ） ＝Ｑ_M・ｃｏｓ（２πｆ／Ｆｓ）・ｃｏｓ（πｆ／Ｆｓ）・２^K・｛ｓｉｎ （πｆ／Ｆｓ）｝^K ．．．（式８） で表すことができる。

【００８６】上記（式８）により表される周波数特性
は、図１２に示した周波数特性と図１４に示した周波数
特性とを重ね合わせたものであり、結果的には図１３に
示すものとなる。この図１３から分かるように、ＨＤデ
ータの高域のノイズが減衰されており、特にピークであ
るＦｓ／２のノイズが減衰されていることが分かる。つ
まり、本実施の形態の第２例のＤ／Ａ変換部８の構成を
採ることで、デジタル領域でのＨＤ信号についてノイズ
を減衰させるためのフィルタリング処理が可能とされる
ものである。これにより、後段のアナログ回路部におけ
るアナログフィルタによるフィルタリング処理（ノイズ
低減処理）の負担を軽減することが可能となる。これに
より、アナログフィルタによる信号特性の劣化も軽減さ
れ、それだけ再生音質も向上される。また、本実施の形
態では、このＨＤ信号についてのデジタルフィルタリン
グ処理を１ビット−４ビット変換の段階で行うようにし
て、このフィルタリングされた４ビットのデータをＰＷ
Ｍするようにしている。このため、第１例としてのＡ／
Ｄ変換部の回路構成と同様、アナログ回路部２５をＨＤ
データとＣＤデータとで共用することについては何ら問
題は無いものである。

【００８７】なお、本発明のＤ／Ａ変換装置は上記実施
の形態として説明した構成に限定されるものではない。
例えば、上記実施の形態では、ＣＤデータ（Ｆｓ＝４
４．１ＫＨｚ：１６ビット）とＨＤデータ（６４Ｆｓ＝
２．８２２４ＭＨｚ：１ビット）との再生が可能なディ
スク再生装置に備えられるものとして説明したが、他の
サンプリング周波数及び量子化ビット数による複数種類
のデータ再生が可能なディスクドライブ装置に対しても
適用が可能とされる。また、本発明のＤ／Ａ変換装置が
搭載されるオーディオ機器としては、実施の形態に示し
たディスクドライブ装置の他、例えばテープ状記録媒体
に対応する再生装置など、他の種類の記録媒体に対応す
る再生装置であって構わない。また、本発明は上記実施
の形態のようなオーディオデータに対するＤ／Ａ変換装
置として非常に有用であるが、オーディオデータ以外の
他のデータについてＤ／Ａ変換する構成に対しても適用
が可能とされる。

【００８８】

【発明の効果】以上説明したように本発明のＤ／Ａ変換
装置は、量子化ビット数がＭビットで量子化された第１
のデジタル信号（ＣＤデータ）と、１ビットにより量子
化された第２のデジタル信号（ＨＤデータ）をＮビット
に変換可能とし、このＮビットとされた第１のデジタル
信号又は第２のデジタル信号を選択してＰＷＭ変換する
構成を採ることで、第１，第２のデジタル信号の両者に
対応してＤ／Ａ変換可能とされている。このような構成
によれば、先ず、ＰＷＭ変換部の後段に備えられるアナ
ログ回路部が第１，第２のデジタル信号とで共用するこ
とが可能となる。つまり、第１，第２のデジタル信号と
に対応して２つのアナログ回路部を設ける必要が無い。
このため、アナログ回路部を形成する部品点数が削減さ
れ、回路規模の縮小、低コスト化等が図られることにな
る。また、アナログ回路の電源系や、基板上のグランド
パターンや信号用のパターンを簡素化することができる
ので、アナログ領域での特性、再生音質等を向上させる
ことが可能になる。

【００８９】又、第２のデジタル信号は１ビット量子化
されたいわゆるＰＤＭ信号なのであるが、このような第
２のデジタル信号をＰＷＭ変換することで、１ビットタ
イプのＤ／Ａ変換器特有の直線性の良さを維持しながら
も、ＰＤＭ信号に重畳したスイッチング歪みを除去する
ことが可能となる。これにより、アナログ化された第２
のデジタル信号の特性の向上が図られる。

【００９０】また、Ｎビットのデジタル信号をＰＷＭ変
換する際、主たるＰＷＭ信号に対して補数関係となる副
ＰＷＭ信号を生成するようにし、これら２つのＰＷＭ信
号を差動加算する手段を設けることで、ＰＷＭ信号に重
畳されている２次歪みをキャンセルすることが可能にな
る。更には、上記ＰＷＭ信号と副ＰＷＭ信号とについ
て、それぞれ論理反転したパルス信号を得て、これらの
反転されたパルス信号と上記ＰＷＭ信号と副ＰＷＭ信号
とを差動加算することによって同相歪みをキャンセルす
ることが可能になる。

【００９１】また、本発明としては、１ビット量子化さ
れた第２のデジタル信号をデータ値に応じて或る所定の
ビットパターンのＮビットに変換してＰＷＭ変換部（パ
ルス幅変調手段）に出力する構成と、Ａビット量子化
（Ａ＜Ｎ）された第２のデジタル信号について、Ｎビッ
ト以内に収まるようにデジタルフィルタによる演算処理
を施したものをＰＷＭ変換部に出力する構成とが挙げら
れることになる。ここで、前者の構成の場合には、Ｎビ
ットのビットパターンが複数格納されたテーブルを用意
する。このＮビットの信号をＰＷＭ変換した場合、信号
のゲインはＰＷＭ変換後のパルス幅に依存するので、ゲ
イン調整の必要がある場合には、設定すべきゲインに応
じて上記テーブルから選択したビットパターンを用いて
Ｎビット変換を行うようにすることで、本発明では容易
にゲイン調整を行うことができる。しかも、この構成で
は、デジタル領域においてゲイン調整を行うようにされ
るため、例えばアナログ領域でゲイン調整する場合より
も良好な信号特性等が維持できることになる。また、後
者の構成の場合には、上記デジタルフィルタの処理によ
って、デジタル領域で信号に重畳するノイズを減衰させ
ることが可能になる。従って、後段のアナログ回路部に
おけるフィルタ処理負担が軽減されるので、それだけア
ナログ回路部を簡略に構成することが可能になり、これ
によっても回路規模の縮小、及びアナログ信号特性等の
向上が図られるものである。

【図面の簡単な説明】

【図１】本実施の形態の再生装置が対応するマルチレイ
ヤーディスクの構造を示す斜視図である。

【図２】本実施の形態の再生装置の構成を示すブロック
図である。

【図３】本実施の形態の再生装置に備えられるＡ／Ｄ変
換部の構成を示すブロック図である。

【図４】本実施の形態のＡ／Ｄ変換部内におけるアナロ
グ回路部の構成例を示すブロック図である。

【図５】本実施の形態のＡ／Ｄ変換部内におけるアナロ
グ回路部の構成例を示すブロック図である。

【図６】本実施の形態のＡ／Ｄ変換部内におけるアナロ
グ回路部の構成例を示すブロック図である。

【図７】入力データが４ビットの場合のＰＷＭ変換例を
示す波形図である。

【図８】ＰＷＭ変換部により得られる、２の補数関係に
あるＰＷＭパルスを差動加算して得られる波形を示す波
形図である。

【図９】第１例としての１ビット−４ビット変換部に備
えられるテーブル内容を示す説明図である。

【図１０】ＨＤデータをＰＷＭ変換した場合の動作例を
示すタイミングチャートである。

【図１１】第２例としての１ビット−４ビット変換部の
構成例を示すブロック図である。

【図１２】第２例の１ビット−４ビット変換部に備えら
れるデジタルフィルタの周波数特性を示す周波数分布図
である。

【図１３】第２例の１ビット−４ビット変換部により処
理されたＨＤデータの周波数特性を示す周波数分布図で
ある。

【図１４】一般的とされるＫ次のノイズシェーパの周波
数特性を示す周波数分布図である。

【図１５】ＣＤデータとＨＤデータを再生可能な再生装
置として、通常に考え得る構成を示すブロック図であ
る。

【符号の説明】

１ ディスク、２ スピンドルモータ、３ 光学ヘッ
ド、４ ＲＦアンプ、５ サーボ回路、６ 駆動回路、
７ 信号処理回路、８ Ｄ／Ａ変換部、９ オーディオ
出力端子、１０ システムコントローラ、１１ 操作
部、１２ 表示部、２１ デジタルフィルタ、２２ ノ
イズシェーパ、２３ スイッチ、２４ ＰＷＭ変換部、
２４ａ 論理反転回路、２５ アナログ回路部、２６，
２６Ａ １ビット−４ビット変換部、３５ 差動増幅回
路、３６ 差動増幅回路、３７ 差動増幅回路、３８
ローパスフィルタ、４０ ４ビットデータ変換部、４
１，４２，４３ 遅延器、４４ 加算器、４５ ゲイン
調整回路、１０１ ＣＤレイヤー、１０２ ＨＤレイヤ
ー、１０３ ＣＤサブストレート、１０４ ＨＤサブス
トレート、１０５ レーベル面、１０６ リード面、Ｒ
１，Ｒ２，Ｒ３，Ｒ４抵抗

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力されたデジタル信号をアナログ信号
   に変換するデジタル−アナログ変換装置において、 サンプリング周波数がＦｓで、量子化ビット数がＭビッ
   ト（Ｍは２以上の整数）で量子化された第１のデジタル
   信号をＮビット（Ｍ＞Ｎ）に変換する第１のビット変換
   手段と、 サンプリング周波数がｋ×Ｆｓ（ｋは２以上の整数）
   で、１ビットにより量子化された第２のデジタル信号
   を、その値に応じた所定のビットパターンを有するＮビ
   ットに変換する第２のビット変換手段と、 上記第１のビット変換手段にて得られたＮビットの信号
   と上記第２のビット変換手段にて得られたＮビットの信
   号の何れか一方を択一的に選択する信号選択手段と、 上記信号選択手段により選択されたＮビットの信号につ
   いて所定規則に従ってパルス幅変調を行うことで所定幅
   のパルス信号を得るパルス幅変調手段と、 上記パルス幅変調手段により得られたパルス信号につい
   て所定の低域のみを通過させるフィルタリングを行うフ
   ィルタ手段と、 が備えられていることを特徴とするデジタル−アナログ
   変換装置。
2. 【請求項２】 上記第２のビット変換手段は、 Ｎビットのビットパターンが複数格納されたテーブルを
   備え、このテーブルから上記第２のデジタル信号に与え
   るべきゲインに応じた所要のビットパターンを選択して
   出力することで、上記１ビットの第２のデジタル信号を
   その値に応じたＮビットに変換するように構成されてい
   ることを特徴とする請求項１に記載のデジタル−アナロ
   グ変換装置。
3. 【請求項３】 上記パルス幅変調手段により得られたパ
   ルス信号を主パルス信号として、この主パルス信号と補
   数関係となる副パルス信号を生成する副パルス信号生成
   手段と、 上記主パルス信号と上記副パルス信号とを作動加算する
   ことのできる演算手段とを、 上記フィルタ手段の前段に設けることを特徴とする請求
   項１に記載のデジタル−アナログ変換装置。
4. 【請求項４】 上記主パルス信号を論理反転した反転主
   パルス信号と、上記副パルス信号を論理反転した反転副
   パルス信号とを生成する論理反転手段と、 上記主パルス信号と上記反転主パルス信号とを作動加算
   することのできる第１の演算手段と、 上記副パルス信号を上記反転副パルス信号とを作動加算
   することのできる第２の演算手段とを、 上記フィルタ手段の前段に設けることを特徴とする請求
   項３に記載のデジタル−アナログ変換装置。
5. 【請求項５】 入力されたデジタル信号をアナログ信号
   に変換するデジタル−アナログ変換装置において、 サンプリング周波数がＦｓで、量子化ビット数がＭビッ
   ト（Ｍは２以上の整数）で量子化された第１のデジタル
   信号をＮビット（Ｍ＞Ｎ）に変換する第１のビット変換
   手段と、 演算結果がＮビット以内となるようにして演算処理を施
   すデジタルフィルタを備えて、サンプリング周波数がｋ
   ×Ｆｓ（ｋは２以上の整数）で、量子化ビット数がＡ
   （Ａ＜Ｎ）ビットとされる第２のデジタル信号を入力し
   てＮビットに変換することのできる第２のビット変換手
   段と、 上記第１のビット変換手段にて得られたＮビットの信号
   と上記第２のビット変換手段にて得られたＮビットの信
   号の何れか一方を択一的に選択する信号選択手段と、 上記信号選択手段により選択されたＮビットの信号につ
   いて所定規則に従ってパルス幅変調を行うことで所定幅
   のパルス信号を得るパルス幅変調手段と、 上記パルス幅変調手段により得られたパルス信号につい
   て所定の低域のみを通過させるフィルタリングを行うフ
   ィルタ手段と、 が備えられていることを特徴とするデジタル−アナログ
   変換装置。
6. 【請求項６】 上記パルス幅変調手段により得られたパ
   ルス信号を主パルス信号として、この主パルス信号と補
   数関係となる副パルス信号を生成する副パルス信号生成
   手段と、 上記主パルス信号と上記副パルス信号とについて作動加
   算することのできる演算手段とを、 上記フィルタ手段の前段に設けることを特徴とする請求
   項５に記載のデジタル−アナログ変換装置。
7. 【請求項７】 上記主パルス信号を論理反転した反転主
   パルス信号と、上記副パルス信号を論理反転した反転副
   パルス信号とを生成する論理反転手段と、 上記主パルス信号と上記反転主パルス信号とを作動加算
   することのできる第１の演算手段と、 上記副パルス信号を上記反転副パルス信号とを作動加算
   することのできる第２の演算手段とを、 上記フィルタ手段の前段に設けることを特徴とする請求
   項６に記載のデジタル−アナログ変換装置。