KR100654390B1 - 디지털/아날로그 변환장치와 재생장치 - Google Patents

Abstract

본 발명은 입력된 디지털신호를 아날로그 신호로 변환하는 디지털/아날로그 변환장치를 제공한다. 디지털/아날로그 변환장치는 다른 주파수로 샘플링된 신호가 기록되는 레이어를 가지는 멀티레이어 디스크와 같은 디스크를 재생하는데 사용된다. 디지털/아날로그 변환장치는 디스크의 레이어로부터 독출된 디지털신호를 각 레이어에 대하여 N 비트신호로 변환하는 회로와, N 비트신호가 입력되는 PWM 변환회로를 포함하여 구성된다. PWM 변환회로의 다음 단계에 설치되는 아날로그 회로는 디스크로부터 나오는 여러 다른 신호에 대하여 공통적으로 사용된다.

Description

디지털/아날로그 변환장치와 재생장치{Digital/analog conversion apparatus and reproduction appratus}

도 1은 CD 데이터와 HD 데이터를 재생하는 종래의 재생장치를 나타내는 블럭도이다.

도 2는 본 발명의 실시예의 재생장치에 의하여 재생되는 멀티레이어 디스크의 구조를 나타내는 사시도이다.

도 3은 CD 레이어와 HD 레이어의 특성을 비교한 도표이다.

도 4는 본 발명의 재생장치의 블럭도이다.

도 5는 본 발명의 실시예의 재생장치에서 제공된 D/A 변환부의 구성을 나타내는 블럭도이다.

도 6은 입력 데이터가 4 비트일때 PWM 변환의 예를 나타내는 파형도이다.

도 7은 PWM 변환부에 의해 획득된 상호 2의 보수관계에 있는 두 개의 PWM 펄스를 차동합산하여 획득된 파형을 나타내는 파형도이다.

도 8은 본 발명의 실시예의 D/A 변환부에 있는 아날로그 회로부의 구성의 제 1예를 나타내는 블럭도이다.

도 9는 본 발명의 실시예의 D/A 변환부에 있는 아날로그 회로부의 구성의 제 2예를 나타내는 블럭도이다.

도 10은 본 발명의 실시예의 D/A 변환부에 있는 아날로그 회로부의 구성의 제 3예를 나타내는 블럭도이다.

도 11은 제 1 1비트-4비트 변환부에 제공된 테이블의 내용을 도시하고 있는 도표이다.

도 12a는 HD 데이터가 PWM 변환될 때 HD 데이터의 타이밍 차트이다.

도 12b는 HD 데이터가 PWM 변환될 때 1비트-4비트 변환 신호의 타이밍 차트이다.

도 12c는 HD 데이터가 PWM 변환될 때 PWM(+) 신호의 타이밍 차트이다.

도 12d는 HD 데이터가 PWM 변환될 때 PWM(-) 신호의 타이밍 차트이다.

도 12e는 HD 데이터가 PWM 변환될 때 PWMX(+) 신호의 타이밍 차트이다.

도 12f는 HD 데이터가 PWM 변환될 때 PWM(-) 신호의 타이밍 차트이다.

도 12g는 HD 데이터가 PWM 변환될 때 PWM(+) - PWM(-) 신호의 타이밍 차트이다.

도 12h는 HD 데이터가 PWM 변환될 때 PWMX(+) - PWMX(-) 신호의 타이밍 차트이다.

도 13은 제 2 1비트-4비트 변환부에 제공된 테이블의 내용을 도시하고 있는 도표이다.

도 14는 통상의 K차 노이즈쉐이퍼의 주파수 특성을 도시한 주파수 분포도이다.

도 15는 제 2 1비트-4비트 변환부에 제공된 디지털필터의 주파수 특성을 도 시한 주파수 분포도이다.

도 16은 제 2 1비트-4비트 변환부에 의해 처리된 HD 데이터의 주파수 특성을 도시한 주파수 분포도이다.

* 도면의 주요 부분에 대한 설명

1. 디스크 2. 스핀들모터

3. 광학헤드 4. RF 필터

5. 서보회로 6. 구동회로

7. 신호처리회로 8. D/A 변환부

9. 오디오 출력단자 10. 시스템제어기

11. 조작부 12. 디스플레이부

21. 디지털필터 22. 노이즈쉐이퍼

23. 스위치 24. PWM 변환부

24a. 논리반전회로 25. 아날로그 회로부

26,26a. 1비트- 4비트 변환부 35,36,37. 차동증폭회로

38. 저역통과필터

본 발명은 디지털/아날로그 변환장치 즉, 입력 디지털신호를 아날로그신호로 재생하는 D/A 변환장치와 재생장치에 관한 것이다.

최근에, 콤팩트디스크(이하, 간단히 CD라고 칭한다: 상표)의 용량보다 큰 용량을 갖는 DVD(Digital Versatile Disc: 상표)로 칭해지는 새로운 광디스크가 제안되어 왔다.

DVD는 직경 12cm의 광디스크 상에 종래의 CD의 1.6㎛의 트랙피치의 반에 해당하는 0.8㎛의 트랙피치에 정보를 기록하고 반도체 레이저의 파장이 CD의 780nm에서 630nm로 바뀐다는 점에서 종래의 CD와는 다르다. 또한, CD에 대하여 채택된 EFM(Eight to Fourteen Modulation)변조방식이 실현된다. 따라서, DVD에 의해 CD의 일측면상에 대략 4GB에 대응하는 고밀도기록을 실현할 수 있다.

최근에, 그러한 DVD중의 하나로써 2개의 기록층을 갖는 멀티레이어 디스크가 제안되어 왔다.

본 발명의 출원인에 의해 멀티레이어 디스크로서 고품질의 디지털 오디오 디스크가 제안되었다. 고품질의 디지털 오디오 디스크에 있어서, 44.1kHz로 샘플링된 16비트 디지털 오디오신호는 두 레이어의 하나에 기록되는 반면 상기 44.1kHz 주파수의 64배인 2.8224MHz의 매우 높은 샘플링주파수로 Σ△변조된 1비트 디지털 오디오신호는 다른 레이어에 기록된다.

그러한 2개의 레이어에 동일한 음악 등의 데이터프로그램을 기록하는 형식으로 멀티레이어 디스크에 기록하도록 제안되어 왔다. 특히, 동일한 내용의 데이터프로그램은 2개의 레이어 중 하나의 레이어에는 CD레벨의 통상품질의 데이터로 기록되는 동시에 다른 레이어에는 고품질의 데이터로 기록된다.

멀티레이어 디스크는 2개의 레이어 중 하나의 레이어에 44.1kHz의 주파수로 샘플링되는 16비트 디지털 오디오신호를 기록하는 레이어를 포함하기 때문에, 또한 현재 시장에서 널리 보급되어 있는 콤팩트디스크 플레이어에 의해 재생될 수 있다.

또한, CD플레이어와 같은 재생장치에 2.8224MHz의 샘플링주파수로 Σ△변조된 1비트 디지털 오디오신호를 처리할 수 있는 디코더가 설치되어 있다면 또다른 레이어에 기록된 새로운 포맷의 데이터를 재생할 수 있는 재생장치가 될 수 있다.

1비트 디지털오디오신호를 처리할 수 있는 디코더를 포함하는 CD플레이어는 양측 레이어로부터 재생을 수행함으로써, 다수의 사용자를 갖고 있는 컴팩트디스크와 새롭게 제안된 상기 멀티레이어 디스크로부터의 재생을 행할 수 있다.

종래에 보급된 콤팩트 디스크와 새롭게 제안된 멀티레이어 디스크는 외관에 있어 거의 동일하다. 그리고, 멀티레이어 디스크의 2개의 레이어중의 하나에 있어서, CD의 레이어와 같은 포맷의 데이터, 즉 44.1kHz로 샘플링되고 16비트 양자화되어 EFM변조에 의해 변조된 디지털 오디오신호의 데이터가 종래에 보급된 콤팩트디스크와 호환성을 유지하기 위하여 기록되어 있다.

이하에서는 이러한 방식으로 CD시스템의 데이터가 기록되는 레이어를 CD 레이어라고 칭하고, 또다른 레이어 즉, 2.8224MHz(=64×44.1MHz)의 샘플링주파수로 Σ△변조된 1비트 디지털 오디오신호를 포함하는 레이어를 HD(High-Definition)레이어라고 함에 유의한다. 또한, 이하에서는 CD레이어에 기록된 데이터 또는 종래의 CD상에 기록된 데이터를 CD 데이터라고 칭하고, HD레이어에 기록된 데이터를 HD 데이터라고 칭한다.

상술된 CD와 멀티레이어를 재생할 수 있는 재생장치에 대하여 일반적으로 가 능한 구성을 도 1에서 개략적으로 나타내고 있다.

도 1에 나타낸 디스크(1)는 CD레이어와 HD레이어를 갖는 CD 또는 멀티레이어 디스크이다.

도시하지 않은 스핀들모터에 의해 디스크(1)가 회전하도록 구동되는 동안, 광학헤드(301)에 의해 디스크(1)로부터의 데이터의 독출이 행해진다. 광학헤드(301)에 의해 독출된 데이터는 RF(Radio Frequency) 증폭기(302)에 의해 재생 RF신호로 변환되고, 신호처리회로(303)에 공급된다.

신호처리회로(303)는 입력데이터가 CD 데이터일 경우에는 입력데이터를 샘플링주파수(Fs=44.1kHz)로 샘플링된 16비트 데이터로 복호화하지만, 입력데이터가 HD 데이터일 경우에는 2.8224MHz(=64×44.1kHz)로 샘플링된 PDM(Pulse Density Modulation) 즉, 1비트 데이터로 복호화한다. 신호처리회로(303)의 출력은 D/A 변환부(304)에 공급된다.

신호처리회로(303)에서 D/A 변환부(304)로 입력된 데이터가 CD 데이터인 경우를 설명한다. CD 데이터는 D/A 변환부(304)의 디지털필터(201)에 입력된다.

디지털필터(201)에서 아날로그회로부(204)까지의 회로시스템은 CD 데이터에 대한 D/A변환기를 형성한다. 그 회로는 PWM(Pulse Width Modulation)시스템의 D/A변환기를 사용한다.

디지털필터(201)는 입력된 CD 데이터를 크기설정에 따른 주파수로 적당하게 오버샘플링하여 그 결과의 데이터를 노이즈쉐이퍼(202)에 출력한다.

노이즈쉐이퍼(202)는 노이즈 스펙트럼을 오디오신호 밖의 고주파측으로 이동 시키기 위하여 노이즈 즉, 양자화 에러를 예를 들어 입력 데이터의 4비트 재양자화시 궤환(feed back)시킴으로써, 저주파측 노이즈가 억압된 노이즈 스펙트럼분포가 얻어진다. 따라서, 노이즈쉐이퍼(202)로부터 노이즈 스펙트럼분포의 4비트 데이터가 출력된다.

노이즈쉐이퍼(202)로부터 출력된 4비트 데이터는 PWM(Pulse Width Modulation)변환부(203)에 공급되어 PWM신호와 같은 1비트 파형으로 변환된다. 그 결과의 신호가 아날로그회로부(204)에 입력된다.

아날로그회로부(204)는 주로 저역통과필터를 통하여 입력된 신호를 통과시키도록 하여 신호의 샘플링주파수성분을 제거하여 연속적인 아날로그신호를 얻는 그러한 신호처리를 행한다. 이 아날로그신호는 스위치(206)의 단자(T1)에 공급된다.

신호처리회로(303)에서 D/A 변환부(304)에 입력된 데이터가 HD 데이터인 경우를 설명한다.

HD 데이터는 샘플링주파수가 CD의 64배와 동일한 2.8224MHz의 매우 높은 PDM신호이기 때문에, 아날로그회로부(205)는 신호처리회로(303)의 다음 단계에 직접 접속되어 있다. 아날로그회로부(205)는 HD신호에 대하여 적합한 처리를 행하고, HD 데이터의 아날로그신호는 아날로그회로부(205)로부터 출력된다. 아날로그신호는 스위치(206)의 단자(T2)에 출력된다.

스위치(206)는 재생된 소스가 CD 데이터일 때는 단자(T1)와 단자(T3)를 서로 연결하지만, 소스가 HD 데이터일 때는 단자(T2)와 단자(T3)를 서로 연결하는 것과 같은 스위칭을 행한다. 상술된 바와 같은 방식으로 재생된 CD의 아날로그신호 또는 HD의 아날로그신호는 아날로그 오디오신호로서 오디오출력단자(207)에 출력된다.

도 1을 참조하여 상술된 재생장치에 있어서, 아날로그신호로의 변환과 아날로그신호처리를 실행하기 위하여 2개의 시스템이 CD 데이터와 HD 데이터에 대하여 제공된다. 이것은 CD 데이터와 HD 데이터사이의 아날로그회로부의 저역통과필터 등에 대하여 주로 다른 특성이 요구되는 사실로부터 발생한다.

CD 데이터와 HD 데이터에 대하여 2개의 회로시스템을 포함하는 회로구성은 회로부품에 대하여 부품수의 증가를 요구하고 장착하는 영역의 증가를 요구한다는 문제점을 발생시킨다. 또한, 회로기판패턴을 통하여 2개 회로사이에 전원과 접지에 대한 상호간섭이 발생되고, 이것은 재생 아날로그 오디오신호 또는 아날로그신호특성의 질을 열화시킨다는 문제점을 발생시킨다.

HD 데이터에 대응하는 PDM신호의 독특한 특성으로서 예를 들면 PDM신호의 재생처리에 있어서의 데이터출력버퍼에 의한 PDM신호상에 일부의 스위칭왜곡이 중첩된다. 신호에 따른 왜곡은 아날로그신호로의 변환후의 단계에 있어서의 열화특성 또는 재생음질의 열화특성을 일으킨다. 그러므로, 예를 들면 재생신호의 품질을 증대하려면, 상술된 스위칭왜곡을 제거하고 원신호에 충실한 재생신호를 얻는 것이 요구된다.

본 발명의 목적은 PWM변환회로의 다음 단계의 아날로그회로가 다른 신호에 대하여 공통적으로 사용되는 디지털/아날로그 변환장치와 재생장치를 제공하는데 있다. 본 발명의 특징에 따라, 상기의 목적을 달성하기 위해서, Fs Hz의 샘플링주파수로 샘플링되고 M비트로 양자화된 제 1디지털신호(M은 2이상의 정수)를 N비트의 디지털신호(N은 M이하의 정수)로 변환하는 제 1비트변환수단과, k×Fs Hz의 다른 샘플링주파수(k는 2이상의 정수)로 샘플링되고 1비트로 양자화된 제 2디지털신호를 N비트의 디지털신호로 변환하는 제 2비트변환수단과, 상기 제 1비트변환수단에 의해 얻어진 제 1N비트신호와 상기 제 2비트변환수단에 의해 얻어진 제 2N비트신호중의 하나를 택일적으로 선택하는 신호선택수단과, 상기 신호선택수단에 의해 선택된 N비트신호에 대하여 펄스폭변조를 행하는 펄스폭변조수단과, 상기 펄스폭변조수단에 의해 얻어진 펄스신호를 저주파수영역에 있어서의 소정의 펄스신호성분만을 통과시키도록 필터링을 행하는 필터수단를 포함하여 구성하는 것을 특징으로 하는 입력 디지털신호를 아날로그신호로 변환하는 디지털/아날로그 변환장치를 제공한다.

D/A변환장치에 의하여, 예를 들면 M비트의 양자화비트수로 양자화되는 CD 데이터와 같은 제 1디지털신호와 예를 들면 1비트로 양자화되는 HD 데이터와 같은 제 2디지털신호 모두의 D/A변환이 N비트의 신호로 변환될 수 있고, 상기 변환에 의해 얻어진 N비트의 제 1디지털신호 또는 제 2디지털신호가 선택되어 PWM변환된다. 결과적으로, 제 1 및 제 2디지털신호 모두는 D/A변환장치에 의해 D/A변환될 수 있다.

PWM변환부 다음의 단계에 설치된 아날로그회로부는 일반적으로 제 1 및 제 2 디지털신호 모두에 대하여 사용될 수 있다. 간단히 말하면, 제 1 및 제 2디지털신호에 대응하는 2개의 아날로그회로부를 설치할 필요가 없다. 따라서, 아날로그회로를 형성하는 부품의 수가 저감되고, 회로규모 및 가격에 있어서의 저감을 이룰 수 있다. 또한, 아날로그회로에 대한 전원시스템과 회로기판상의 신호에 대한 그라운드패턴이 간단하게 되고, 따라서 아날로그영역에 있어서의 특성, 재생음질 등이 향상된다.

제 2디지털신호는 1비트로 양자화된 소위 PDM신호이다. 제 2디지털신호는 PWM변환되기 때문에, 1비트형의 D/A변환기의 좋은 선형특성이 유지되고, PDM신호상에 중첩된 왜곡이 제거된다. 따라서, 아날로그신호로의 변환후에 제 2디지털신호의 특성이 향상될 수 있다.

N비트의 디지털신호가 PWM변환될 때, 주PWM신호와 보수관계를 갖는 부PWM신호가 생성되고, 2개의 PWM신호를 차동합산하는 수단이 설치되기 때문에 PWM신호상에 중첩되는 제 2차 왜곡이 해소된다.

또한, 공통모드 왜곡은 PWM신호와 부PWM신호로부터 논리적으로 반전된 펄스신호를 구하고, 반전된 펄스신호와 PWM와 상기의 PWM신호 및 부PWM신호를 차동합산함으로써 제거될 수 있다.

D/A변환장치는 1비트로 양자화된 제 2디지털신호가 데이터값에 따라서 소정의 비트패턴을 갖는 N비트의 신호로 변환된 후 예컨대, 펄스폭변조수단과 같은 PWM변환부에 출력되는 구성 또는 A비트(A〈N)로 양자화된 제 2디지털신호가 N비트 이하의 신호가 되도록 디지털필터에 의해 실행되는 연산처리를 받은 후 PWM변환부에 출력되는 또 다른 구성을 가질 수 있다.

상기 전자의 구성이 사용되는 경우, N비트의 복수의 비트패턴이 저장된 테이블이 필요하다. N비트의 신호가 PWM변환될 때, 신호의 이득은 PWM변환후의 펄스폭에 의존하기 때문에, 이득조정을 필요한 경우, 설정되는 이득에 따라서 테이블로부터 선택된 비트패턴을 사용하여 N비트변환이 실행된다. D/A변환장치에 의하여 이득조정은 쉽게 실행된다. 상기의 구성에 의하면, 이득조정은 디지털영역내에서 실행되기 때문에, 이득조정이 예를 들면 아날로그영역에서 실행해되는 것보다 더 좋은 신호특성 등이 유지된다.

상기 후자의 구성이 사용될 경우에는 상술된 디지털필터의 처리에 의해 신호에 중첩된 노이즈가 디지털영역에서 감쇄하게 된다. 따라서, 다음 단계의 아날로그회로부에 있어서 필터에 부가되는 처리부담이 완화되기 때문에, 아날로그회로부는 더 간단하게 구성될 수 있다. 따라서, 회로규모에 있어서의 경감과 아날로그신호특성의 향상 등을 이룩할 수 있다.

본 발명의 다른 특징에 따르면, Fs Hz의 샘플링주파수로 샘플링되고 M비트(M 2이상의 정수)로 양자화된 제 1디지털신호가 기록되는 제 1레이어와, k×Fs Hz의 다른 샘플링주파수(k는 2이상의 정수)로 샘플링되고 1비트로 양자화된 제 2디지털신호가 기록되는 제 2레이어를 갖는 멀티레이어 디스크 내로부터 상기 제 1 및 제 2레이어에 기록된 제 1 및 제 2디지털신호를 선택적으로 재생할 수 있는 디스크재생장치에 있어서, 제 1디지털신호를 N비트의 디지털신호(N은 M이하의 정수)로 변환하는 제 1비트변환수단과, 제 2디지털신호를 N비트의 디지털신호로 변환하는 제 2 비트변환수단과, 상기 제 1비트변환수단에 의해 얻어진 제 1N비트신호와 상기 제 2비트변환수단에 의해 얻어진 제 2N비트신호중의 하나를 택일적으로 선택하는 신호선택수단과, 상기 신호선택수단에 의해 선택된 N비트신호에 대하여 펄스폭변조를 행하는 펄스폭변조수단과, 상기 펄스폭변조수단에 의해 얻어진 펄스신호를 저주파수영역에 있어서의 소정의 펄스신호성분만을 통과시키도록 필터링을 행하는 필터수단과를 포함하여 구성하는 것을 특징으로 하는 디스크재생장치를 제공한다.

본 발명의 또다른 특징에 따르면, Fs Hz의 샘플링주파수로 샘플링되고 M비트(M은 2이상의 정수)로 양자화된 제 1디지털신호가 기록되는 제 1디스크와, k×Fs Hz의 다른 샘플링주파수(k는 2이상의 정수)로 샘플링되고 1비트로 양자화된 제 2디지털신호가 기록되는 제 2디스크를 선택적으로 재생할 수 있는 디스크재생장치에 있어서, 제 1디지털신호를 N비트의 디지털신호(N은 M이하의 정수)로 변환하는 제 1비트변환수단과, 제 2디지털신호를 N비트의 디지털신호로 변환하는 제 2비트변환수단과, 상기 제 1 또는 제 2비트변환수단의 변환에 의해 얻어진 N비트신호에 대하여 펄스폭변조를 행하는 펄스폭변조수단과, 상기 펄스폭변조수단에 의해 얻어진 펄스신호를 저주파수영역에 있어서의 소정의 펄스신호성분만을 통과시키도록 필터링을 행하는 필터수단과를 포함하여 구성하는 것을 특징으로 하는 디스크재생장치를 제공한다.

본 발명의 상기 및 다른 목적, 구성 및 작용효과는 동일한 부품 또는 소자에 대해서 동일한 참조부호를 사용한 첨부도면과 관련하여, 다음 설명과 특허청구범위로부터 명확해질 것이다.

이하, 본 발명의 일 실시예를 설명한다. 본 실시예의 D/A(디지털/아날로그) 변환장치는, 적어도 CD레이어와 HD레이어의 두 층을 갖는 멀티레이어(multilayer)와 CD가 재생될 수 있는 디스크 재생장치에 제공된다.

이하의 설명은 다음의 순서로 행한다.

1. 멀티레이어 디스크의 구조

2. 재생장치의 구성

3. D/A변환부의 구성 (제 1예)

4. D/A변환부의 구성 (제 2예)

1. 멀티레이어 디스크의 구조

본 발명의 재생장치에 적용되는 멀티레이어 디스크의 구조가 도 2에 도시되어 있다.

도시된 멀티레이어 디스크(100)는 직경이 대략 12cm이고 두께가 1.2mm인 광디스크이며, 층구조로써는 상면측 상의 레이블면(label face)(105), CD레이어(101), CD기판(103), HD레이어(102), HD기판(104) 및 리드면(read face)(106)을 포함하여 구성된다.

멀티레이어 디스크(100)는 그 위에 기록층으로써 형성된 CD레이어(101)와 HD레이어(102)의 두 층을 갖추어 구성되며, CD레이어(101)에는 전통적으로 CD 등으로 알려져 있는 44.1KHz로 샘플링된 16비트 디지털 오디오신호가 기록된다. 한편, HD레이어(102)에는, 상기 설명된 주파수 44.1KHz의 64배인 2.8224MHz의 상당히 높은 샘플링주파수로 ∑Δ변조된 1비트 디지털 오디오신호가 기록된다.

도 3에는 CD레이어와 HD레이어 사이의 내역을 비교하기 위한 테이블이 도시된다. CD레이어(101)의 주파수대역은 5∼20KHz 범위이고, HD레이어(102)의 주파수대역은 DC성분에서 100KHz까지의 넓은 주파수대역의 실현을 허용한다. CD레이어(101)의 동적범위는 전체 오디오대역에서 98dB이고, HD레이어(102)는 전체 오디오대역에서 120dB이다.

CD레이어(101)의 최소 피트길이는 0.83㎛이고, HD레이어(102)의 최소 피트길이는 0.4㎛이다.

CD레이어(101)의 트랙피치는 1.6㎛이고, HD레이어(102)의 트랙피치는 0.74㎛이다.

CD레이어(101)의 독출 레이저파장은 780nm이고, HD레이어(102)의 독출 레이저파장은 650nm으로, CD레이어(101) 보다 짧은 것이다.

CD레이어(101)의 광픽업의 렌즈의 개구율(numerical aperture)(NA)은 0.45이고, HD레이어(102)의 광픽업의 렌즈의 개구율(NA)은 0.6이다.

CD레이어(101)와 HD레이어(102)는 이와같이 최소 피트길이, 트랙피치, 렌즈의 개구율(NA) 및 레이저파장에 있어서 서로 다르기 때문에, CD레이어(101)의 데이터용량이 780MB인 반면, HD레이어(102)의 데이터용량은 4.7GB으로, 훨씬 더 많은 양의 데이터를 기록할 수 있다.

2. 재생장치의 구성

도 4는 본 실시예의 재생장치의 블록도를 도시한다.

광디스크(1)는 상기 설명된 멀티레이어 디스크이거나 종래부터 알려진 CD이다.

광디스크(1)는, 도시생략된 턴테이블 상에 놓이고, 스핀들모터(2)에 의해 예를 들어 CLV(일정 선속도: constant linear velocity)로 회전되도록 제어된다.

광학헤드(3)는, 도시생략된, 대물렌즈, 2축 기구, 반도체 레이저 및 상기 반도체 레이저로부터 조사되고 디스크(1)의 표면에서 반사된 반사광을 수광하는 수광부를 갖추어 구성된다.

장착된 광디스크가 멀티레이어 디스크인 경우, 광디스크의 CD레이어(101)가 재생되는 경우에는 780nm의 파장을 갖는 반도체레이저가 이용되는 반면, 광디스크의 HD레이어(102)가 재생되는 경우에는 680nm의 단파장의 다른 반도체레이저가 사용되도록, 사용되는 광로가 전환된다.

광학헤드(3)는 두 개의 대물렌즈를 포함하여 구성되며, CD레이어(101)가 재생되는 경우에는 0.45의 개구율의 렌즈가 사용되는 반면, HD레이어(102)가 재생되는 경우에는 0.6의 개구율의 다른 렌즈가 사용되도록, 광로가 전환된다.

만일 장착된 광디스크(1)가 CD인 경우에는, 멀티레이어 디스크의 CD레이어(101)가 재생되는 경우와 유사한 방식으로 재생된다.

만일 광학헤드에 홀로그램 일체형의 비구형 렌즈(aspherical lens)가 사용되는 경우에는, 상기 설명된 광학헤드는 2개의 대물렌즈를 갖추어 구성될 필요가 없 다. 광학헤드는, 반도체 레이저의 광로가 단일 렌즈에 의해 전환되는 유형이어도 좋다.

선택적으로, 광학헤드(3)는, HD레이어의 재생에 적합한 광학특성을 갖는 광학헤드와 CD레이어 및 CD의 재생에 적합한 다른 광학특성을 갖는 다른 광학헤드를 포함하는 2개의 광학헤드이며 이들 광학헤드가 실제로 재생될 레이어 또는 디스크에 대응해서 전환되어 이용되도록 구성되는 것이 좋다.

상기 설명된 2축기구는 대물렌즈가 광디스크(1) 면에 직교하는 방향으로 이동하도록 구동시키도록 형성된 포커싱 코일과, 대물렌즈를 광디스크(1)의 반경방향으로 구동하는 트래킹 코일을 포함하여 구성된다.

도 4의 재생장치는 광학헤드(3) 전체를 광디스크(1)의 반경방향으로 크게 이동시키도록 하는 도시생략된 슬레드 모터(sled motor)를 더 포함하여 구성된다.

광학헤드(3) 내의 수광부에 의해 검출된 반사광은 RF증폭기(4)에 공급되고, 이 RF증폭기(4)에 의한 전류전압 변환 및 매트릭스 연산처리가 행해짐으로써 포커싱 에러신호(FE)와 트래킹 에러신호(TE)를 생성하고 재생정보로서의 RF신호도 생성한다.

이렇게 생성된 포커싱 에러신호(FE)와 트래킹 에러신호(TE)는, 이들이 서보회로(5)에 의해 위상보상 및 이득조정이 행해진 후에, 구동회로(6)를 거쳐 상기 설명된 포커싱 코일과 트래킹 코일에 인가된다.

트래킹 에러신호(TE)가 서보회로(5)에서의 LPF(저역통과필터: loss pass filter)처리를 행함으로써 슬레드 에러신호를 생성하게 된다. 슬레드 에러신호는 구동회로(6)를 거쳐 슬레드 모터에 인가된다.

RF증폭기(4)에 의해 생성된 RF신호는, 장착된 광디스크(1)가 CD인 경우, 신호처리회로(7)에 의해, 2진화(binary digitization) 및 EFM복조(eight to fourteen demodulation)되고 CIRC(cross interleave Reed-Solomon coding)에 의한 에러보정처리가 행해진다. 최종적으로, 이렇게 얻어진 샘플링주파수 Fs=44.1KHz로 샘플링된 16비트의 디지털 오디오신호가 D/A변환부(8)에 출력된다.

반면, 장착된 광디스크(1)가 멀티레이어 디스크인 경우, CD레이어(101)가 재생되는 경우에는, 상기 설명된 CD의 경우와 유사하게 신호처리회로(7)에 의해 2치화, EFM복조 및 CIRC에러보정처리가 행해지며, Fs=44.1KHz, 16비트로 양자화된 결과의 디지털 오디오신호가 D/A변환부(8)에 출력된다. CD포맷에 대응하는 Fs=44.1KHz의 16비트로 양자화된 디지털 오디오신호, 즉 CD 또는 멀티레이어 디스크의 CD레이어에서 독출되어 얻어진 디지털 오디오신호를, 이하에서는 "CD데이터"라 칭한다.

반면, 멀티레이어 디스크의 HD레이어(102)가 재생되는 경우에는, 신호처리회로(7)에 의해, 2진화 및 EFM-Plus (eight to fourteen demodulation Plus)복조가 행해지고, 적부호(product code)에 기초한 에러보정처리가 행해진다. 최종적으로, 샘플링 주파수 2.8224MHz (64Fs = 64 ×44.1 KHz)의 1비트로 양자화된 스트림 형태의 PDM신호인 디지털 오디오신호가 D/A변환부(8)에 출력된다.

또한, HD레이어를 재생함으로써 얻어지는 디지털 오디오신호를 이하에는 "HD데이터"라 칭한다.

여기서, CD레이어(101)나 HD레이어(102)의 재생은 조작부(11)에 형성된 키(key)를 이용하여 사용자에 의해 선택된다.

반면, CD데이터 또는 HD데이터의 단일 레이어가 재생되는 경우, 디스크 결정회로(13)는, 광학헤드(3)에서 조사되어 디스크면에서 반사된 반사광에 기초해서, 멀티레이어와 단일 레이어 및 CD데이터와 HD데이터 사이에서 결정하도록 구성된다. 디스크 결정회로(13)는 신호처리회로(7) 내에 설치될 수 있다.

또한, 신호처리회로(7)는 2진화된 디지털 EFM신호 또는 EFM플러스 신호를 기준클럭과 비교하여 속도에러신호 및 위상에러신호를 생성하고 속도에러신호와 위상에러신호를 구동회로(6)에 공급한다. 이 결과, 광디스크(1)의 회전은 스핀들모터(2)에 의해 속도에러신호와 위상에러신호로 제어된다.

또한, 신호처리회로(7)는 2진화된 디지털 EFM신호 또는 EFM플러스신호에 의거하여 PLL(Phase Locked Loop ; 위상동기루프)의 풀인(pull-in)동작을 제어한다.

D/A 변환부(8)는 디지털 오디오신호인 CD 데이터 또는 HD 데이터를 수신하고 최종적으로 이 수신데이터를 아날로그 오디오신호로 변환한다. 이 아날로그 오디오신호는 오디오출력단자(9)를 통해 출력된다.

이하, D/A 변환부(8)의 내부구성을 설명한다.

시스템제어기(10)는 조작부(11)의 각종 조작키의 조작에 응답하여 서보용 각종 명령이 서보회로(5)에 전송되고, 연주경과시간, 재생되고 있는 프로그램의 타이틀 등의 문자정보의 표시가 디스플레이부(12)에 표시되도록 제어한다. 또한, 시스템제어기(10)는 신호처리회로(7)의 스핀들서보제어와 디코더제어를 행한다. 또한, 시스템제어기(10)는 D/A 변환부(8)에서 요구된 동작이 획득될 수 있도록 때때로 요구된 제어신호의 출력을 수행한다.

도 4에 도시된 재생장치의 구성은 단지 일예이고 실제 사용조건, 사양 등에 따라 적절하게 변경될 수 있음에 유의한다. 예를 들어, 통상의 속도보다 높은 속도로 판독되고 신호처리에 의해 처리된 데이터를 버퍼메모리에 일시적으로 저장하고 버퍼메모리로부터 통상의 속도로 판독된 데이터를 D/A변환하는 구성이 가능하다. 버퍼메모리가 제공된 구성에 있어서, 디스크의 판독동작이 진동 또는 충격에 의해 방해되더라도, 디스크로부터의 판독동작이 버퍼메모리에 저장된 데이터량에 대응하는 시간내에 재시작된다면, 연속적인 데이터재생이 가능하다. 요컨대, 도 4에 도시된 재생장치에 비해 내진성이 증가된다.

3. D/A 변환부의 구성(제 1예)

제 1예로서 D/A 변환부(8)의 내부구성을 도 5를 참고로 설명한다. 도 5에서, 도 4와 동일 부분은 동일한 참조부호로 표시하고 동일한 설명은 여기에서 중복을 피하기 위해 생략한다.

도 5에 도시된 D/A 변환부(8)는 그 개략적인 구성은 후술하는 바와 같다.

D/A 변환부(8)에 입력된 CD 데이터는 디지털필터(21) → 노이즈쉐이퍼(22) → 스위치(23) → PWM변환부(24) → 아날로그회로부(25)의 회로 시스템에 의해 최종적으로 아날로그 오디오신호로 변환되어 출력된다. 요컨대, 상기한 회로 시스템은 CD 데이터용 D/A 변환기 시스템의 구성을 가진다.

한편, D/A 변환부(8)에 입력된 HD 데이터는 1비트-4비트변환부(26) →

스위치(23) → PWM변환부(24) → 아날로그회로부(25)를 포함하는 D/A 변환기 시스템으로서의 회로 시스템에 의해 아날로그 오디오신호로 변환되어 출력된다.

요컨대, 본 구성은 CD 데이터 및 HD 데이터용 D/A 변환기 시스템의 구성으로서, PWM변환부(24) → 아날로그회로부(25)의 회로 시스템가 공통으로 사용되는 구성이다.

여기에서는, CD 데이터용 D/A 변환기 시스템의 구성을 먼저 설명한다. 요컨대, 디지털필터(21) → 노이즈쉐이퍼(22) → 스위치(23) → PWM변환부(24) → 아날로그회로부(25)의 회로 시스템을 설명한다.

이 회로 시스템는 이른바 오버샘플링형의 1비트타입 D/A 변환기를 채택한다.

1비트타입 D/A 변환기는 PWM방식 및 PDM방식으로 구분되고, PDM방식을 채택한 다른 시스템과 비교할 때 PWM방식을 채택하는 시스템이 오버샘플링비 즉 노이즈쉐이퍼의 동작속도를 낮게할 수 있기 때문에 실용적인 것으로 여겨진다.

또한, PWM방식의 1비트타입 D/A변환기는 또한 PDM방식에 비해 다음의 이점이 있다.

디지털신호를 처리하는 장치로부터의 펄스출력이 그 상승에지 및 하강에지 모두에서 이상적인 수직에지를 나타내지 않고 신호의 왜곡의 원인이 되는 약간의 경사를 가진다. 본 명세서에서는, 이를 스위칭왜곡이라 한다.

PWM방식의 경우에는, 하나의 상승에지 및 하강에지가 변환의 1주기내에 반드시 존재하므로, 스위치왜곡이 그 반송파주파수가 일반적으로 1~6㎒정도인 PWM변환 주파수가 되는 성분으로 나타나고, 따라서 0~20㎑의 오디오대역을 통과시키는 저역통과필터를 통과하면, 단지 DC성분으로 남아 있고 신호성분을 왜곡하지는 않는다.

한편, PDM방식의 경우에는, 입력이 '1' 또는 '0'에만 제한되므로, 만약 입력이 '1'이 연속하거나 또는 '0'이 연속하면, 상승에지 또는 하강에지는 변환의 1주기내의 입력신호에 존재할 수 없다. 특히, 상승에지 또는 하강에지의 수는 입력신호에 의존하므로, 스위칭왜곡도 또한 입력신호에 의존하고 신호성분을 왜곡한다. 그런데, 최근의 장치들은 동작속도가 상당히 높으므로, 만약 정확도가 100dB정도이면, PDM방식의 DAC가 실현될 수 있다. 그런데, 만약 100dB보다 더 높은 정확도가 요구되면, 이의 실현이 상당히 어렵게된다는 것을 알 수 있다.

CD 데이터용 D/A 변환기 시스템의 동작은 다음과 같다. CD 데이터가 신호처리회로(7)에서 D/A 변환부(8)로 출력될 때, CD 데이터는 디지털필터(21)에 공급된다.

디지털필터(21)는 오버샘플링형의 저역통과필터이고, 입력신호의 샘플링 노이즈를 감쇄시키고, 통상적으로 대략 16비트에서 24비트까지 다음 단계의 노이즈쉐이퍼(22)의 동작주파수로 업샘플링되는 M비트의 데이터를 생성한다. 통상, 입력신호는 대략 입력 샘플링주파수에 32배에서 256배까지로 업샘플링된다.

노이즈쉐이퍼(22)는 디지털필터로부터 입력된 M비트의 신호를 N(N<M)비트로 양자화한다. 통상, N은 대략 2∼5이며, 본 실시예에서는 N = 4이다. 이러한 양자화시 발생하는 노이즈는 저주파수역에 낮게 억압된 상태에 있고, 노이즈쉐이퍼(22)의 구성에 따라 다르며, 오디오 대역의 동적범위가 비트 정밀도로 변환될 때 20 비트의 정밀도가 되는 120dB로 설정될 수 있다. 노이즈쉐이퍼(22)의 출력은 스위치(23)의 단자(T1)로 출력된다.

스위치(23)에서, 스위칭은 D/A 변환부(8)에 의해 처리되는 데이터가 CD 데이터일 때는, 단자(T1)와 단자(T2)가 연결되고, HD 데이터일 때는 단자(T2)와 단자(T3)가 연결된다.

스위치(23)는 멀티레이어와 단일레이어 사이의 결정, CD 데이터와 HD 데이터 사이의 결정, 사용자에 의한 조작부(11)의 키 선택에 따라 시스템제어기(10)에서 발생되는 제어신호 S4에 의하여 제어됨으로써 디스크 결정회로(13)에 의해 적절하게 제어된다. 또한, 신호처리회로(7)가 디스크 결정회로(13)에 의해 제어되어, 관련 데이터가 CD 데이터나 HD 데이터의 단일레이어로부터 나올 때, 신호처리회로(7)의 출력 데이터는 선택적으로 디지털필터(21)이나 1비트-4비트 변환부(26)에 출력된다.

노이즈쉐이퍼(22)의 출력은 스위치(23)을 거쳐 PWM 변환부(24)에 입력되어, 입력 데이터와 일대일 대응관계가 있는 특정의 펄스폭을 갖는 PWM 신호로 변환된다.

PWM 변환부(24) 입력, 즉 노이즈쉐이퍼(22)의 출력이 4비트 신호인 경우에서, PWM 변환부(24)에 의한 PWM 변환의 예가 도 6에 도시되어 있다.

도 6에서, 왼쪽에 입력 데이터가 있고, 입력 데이터의 오른쪽에는 PWM 출력(이하, PWM(+)라고 함)이 각 입력 데이터에 대응하여 (+)면에 도시되어 있다. 또한, PWM 출력의 오른쪽에는 15개의 다른 PWM 출력이 (-)면에 도시되어 있다.

도 6에 도시된 4비트 입력 데이터는 십진수로 +7에서 -7까지이며, 십진변환에 의해 얻은 값이 입력 데이터 열의 오른쪽 괄호안에 표시되어 있다. 만약, 4비트로 나타낸 최소 펄스폭을 T로 표시하면, 최대 펄스는 16T가 된다. 도 6에서 도시한 바와 같이 최대 펄스폭이 15T인 이유는 펄스폭이 15T까지 사용되는 경우 한 개의 상승에지와 하강에지가 반드시 1변환주기에 존재하기 때문이다. 만약 입력 데이터가 16T의 펄스폭을 갖는다면, 어느 한 샘플링주기의 펄스가 다음 샘플링주기의 펄스와 연속되어 1주기에 상승에지와 하강에지가 나타나지 않을 수 있다.

또한, PWM 출력인 PWM(+)과 PWM(-)은 상호 2의 보수관계에 있는 펄스이다. 예를 들어, 입력이 1001(-7)일 때, 2의 보수가 +7이므로, 0111(+7)이 입력될 때의 출력 PWM(+)의 펄스(15T)가 출력 PWM(-)으로부터 출력된다.

상호간에 2의 보수관계가 있는 펄스가 필요한 근거를 설명한다.

출력 PWM(+)과 PWM(-)의 펄스폭이 상승에지가 고정되어 있는 동안 하강에지의 위치가 변함으로써 변경된다.

이러한 방법에 의하여, 15개의 다른 펄스에 대하여 펄스의 중심이 변하고 펄스는 위상변조가 된다. 결과적으로, 고조파 왜곡이 발생한다. 그러나, 출력 PWM(+)과 PWM(-)이 예컨대, 다음과 같이 차동합산되면,

PWM(+) - PWM(-)

모든 입력신호의 펄스 중심이 도 7에서와 같이 고정되며, (+)면의 파형과 (-)면의 파형이 크기에서 중심인 라인 0에 대해서 서로 대칭인 파형이 된다. 결과 적으로, 어떤 입력 데이터도 위상변조되지 않는다. 요컨대, 상호 2의 보수관계가 있는 펄스가 차동합산되므로써 2차왜곡이 제거된다. 본 실시예의 경우에, 수학식 1에 의한 연산이 아날로그 회로부(25)에 의해 수행되며, 이하 이를 설명한다.

도 5에 도시된 본 실시예의 PWM 변환부(24)에서, 논리반전회로(24a)가 출력 PWM(+)과 PWM(-)의 파형을 논리적으로 반전하여 PWMX(+)과 PWMX(-)를 생성출력한다. 출력 PWM(+)과 PWM(-)을 반전하는 인버터로 논리반전회로(24a)를 형성하는 것도 가능하지만, 인버터에 의해 타임 래그가 발생하기 때문에 실용적이지 못하다. 출력 PWM(+)과 PWM(-)에 대응하는 출력 PWMX(+)과 PWMX(-)의 펄스폭에 대한 정보를 저장하고 있는 테이블을 포함하여 이를 참조함으로써 동시에 출력 PWM(+)과 PWM(-)과 함께 출력 PWMX(+)과 PWMX(-)를 출력생성하도록 PWM 변환부(24)를 바람직하게 구성할 수 있다.

출력 PWMX(+)과 PWMX(-)의 펄스신호의 에지 방향이 출력 PWM(+)과 PWM(-)의 에지 방향과 반대이다. 이러한 반대 방향의 에지를 갖는 것은 실제 PWM 변환부(24)에서 제공된 PWM 출력버퍼의 트랜지스터의 스위칭 노이즈를 제거하는 효과를 준다. 결국, 비반전측의 펄스와 반전측의 펄스가 다음 단계의 아날로그 회로부(25)에 의해 상기 설명한 방법으로 차동합산되어 공통모드 노이즈가 제거된다.

상기 방법으로 PWM 변환부(24)에 의해서 생성된 펄스출력 PWM(+), PWM(-), PWMX(+)과 PWMX(-)가 차동합성되고 다음 단계의 아날로그 회로부(25)에 의해 오디오대역 밖의 노이즈성분이 감쇄된다. 아날로그 회로부(25) 구성의 제 1예가 도 8에 도시되어 있다.

도 8에 도시된 구성에서, 출력 PWM(+)과 PWM(-)이 각각 차동증폭회로(35)의 비반전단자(31)와 반전단자(32)에 입력된다. 반면에, 출력 PWMX(+)과 PWMX(-)이 각각 차동증폭회로(36)의 비반전단자(33)와 반전단자(34)에 입력된다. 차동증폭회로(35)의 출력이 또다른 차동증폭회로(37)의 비반전단자에 입력되고, 차동증폭회로(36)의 출력이 차동증폭회로(37)의 반전단자에 입력된다.

차동증폭회로(37)의 출력이 저역통과필터(38)에 입력된다. 차동증폭회로(37)의 출력의 고주파성분이 저역통과 필터에 의해 제거되어 아날로그 파형을 얻는다. 아날로그파형 신호는 아날로그 오디오신호로서 오디오 출력단자(9)에 공급된다.

도 8의 구성에 따라서, 차동증폭회로(37)의 출력은

h1(f) × [{PWM(+) - PWM(-)} - {PWMX(+) - PWMX(-)}]

이다. 여기서, h1(f)는 입력단자(31, 32, 33, 34)로부터 차동증폭회로(37)의 출력까지의 경로의 주파수특성이다. 주파수특성은 보통 노이즈쉐이퍼에서 생성되는 약 100 KHz보다 더 높은 고주파수역의 노이즈성분을 감쇄시키는 저역통과필터의 특성이다.

차동증폭회로(37)의 출력이 입력되는 저역통과필터(38)는 오디오대역보다 높은 주파수의 노이즈성분을 감쇄시키고 오디오대역에서의 위상특성을 고정시키기 위해 제공되는데, 보통 컷오프주파수가 50KHz 전후로 해서 설정된다. 저역통과필 터(38)의 주파수특성이 h2(f)로 표시되는 경우에, 오디오 출력단자(9)에서 얻어지는 신호는 다음과 같다.

h1(f) ×h2(f) × [{PWM(+) - PWM(-)} - {PWMX(+) - PWMX(-)}]

수학식 2와 수학식 3에서 {PWM(+) - PWM(-)} 항은 차동증폭회로(35)의 연산에 해당한다. 차동증폭회로(35)의 연산에 의해, 2차신호왜곡이 제거된다.

수학식 2 또는 3에서, 출력 PWM(+)과 PWM(-)이 차동합산되고, 출력 PWMX(+)와 PWMX(-)이 차동합산된다. 다시 말해서, 비반전펄스신호와 비반전펄스신호를 논리적으로 반전하여 얻은 펄스신호를 차동합산한다. 이러한 차동합산에 의해 공통모드 노이즈가 제거된다.

도 9는 아날로그 회로부(25) 구성의 제 2예이다. 도 9에서, 도 8에서의 소자와 같은 소자는 동일한 참조부호로 표시하고 반복을 피하기 위해 중복되는 설명은 생략한다.

도 9에서 도시된 구성은 차동증폭회로(35)의 반전입력단자(32)와 차동증폭회로(36)의 비반전입력단자(33)에 입력되는 신호가 상호 바뀌어 있다는 점에서 도 8의 구성과 다르다. 출력 PWMX(+)는 차동증폭회로(35)의 반전입력단자(32)에 입력되고, PWM(-)는 차동증폭회로(36)의 비반전입력단자(33)에 입력된다.

또한, 도 9의 구성에서, 오디오출력단자(9)에서 얻은 신호는 수학식 3으로 표시된다. 본 실시예의 아날로그 회로부(25)의 차동연산 시스템 구성은 아날로그 오디오신호의 최종 출력으로 같은 결과가 얻어지기만 한다면 어떤 형태든지 가 질 수 있다.

도 10은 아날로그 회로부(25) 구성의 제 3 예이다. 도 10에서, 도 8과 9에서의 소자와 같은 소자는 동일한 참조부호로 표시하고 반복을 피하기 위해 중복되는 설명은 생략한다.

도 10에서는 연산수단으로서 도 8또는 9에서의 차동증폭회로(35, 36)대신에 저항을 사용하는 구성을 도시한다.

저항 R1은 입력단자(31)에 연결되고 다른 저항 R2는 입력단자(32)에 연결된다. 저항 R1과 R2의 단자가 서로 결합되어 다음 단계의 차동증폭회로(37)의 비반전단자에 연결된다.

저항 R3은 입력단자(33)에 연결되고 다른 저항 R4는 입력단자(34)에 연결된다. 저항 R3와 R4의 단자가 서로 결합되어 다음 단계의 차동증폭회로(37)의 반전단자에 연결된다. 차동증폭회로(37)의 출력은 저역통과필터(38)에 연결되고, 저역통과필터(38)의 출력은 오디오신호단자(9)에 연결된다. 결과적으로, 아날로그 오디오신호가 오디오출력단자(9)에 출력된다.

도 10의 구성에서 최종출력은 다음과 같다.

h3(f) ×h4(f) × [{PWM(+) - PWM(-)} - {PWMX(+) - PWMX(-)}]

여기서, h3(f)은 입력단자(31, 32, 33, 34)로부터 차동증폭회로(37)의 출력까지 경로의 주파수특성이고, h4(f)는 저역통과필터(38)의 주파수특성이다.

만약,

h1(f) ×h2(f) = h3(f) ×h4(f)

라면, 즉 수학식 3과 수학식 4가 같으면, 아날로그 회로부(25)의 차동증폭회로 단계의 수가 감소될 수도 있다.

신호처리회로(7)로부터 출력된 데이터가 HD 데이터일 때, D/A 변환부(8)의 동작을 설명한다.

상기 설명한 바와 같이, HD 데이터는 64Fs = 2.8224MHz의 샘플링주파수로 샘플링된 1비트의 양자화된 PDM 신호이다. 1비트-4비트 변환부(26)는 두 개의 값 0과 1를 갖는 입력신호를 상호 2의 보수관계에 있는 비트 패턴을 갖는 4비트의 신호로 변환시킨다. 다시 말해서, 1비트-4비트 변환부(26)는 다음 단계의 PWM 변환부(24)에 의해 PWM 변환이 처리되도록 서로 정합되는 신호를 출력한다.

1비트-4비트 변환부(26)는 예를 들면 도 11의 좌 3열에 나타낸 것과 같은 테이블을 포함하고 이 테이블에 의거해서 상기 기술한 1비트에서 4비트에의 변환을 실행한다. 테이블은 시스템제어기(10)에 나타내지는 않았지만 RAM과 같은 메모리에 저장된다.

본 발명의 실시예에서 4비트 변환이 실행되는 경우, 도 11에 나타낸 것과 같이 모드 a ∼ g까지의 7개의 변환코드를 사용하는 것을 생각할 수 있다. 예를 들면 모드 a의 경우에 HD 데이터의 입력이 '1'이면 '0111'의 4비트로 변환되고, 입력이 '0'이면 '1001'(이는 0111에 대해서 2의 보수관계를 갖는다)의 4비트로 변환된다. 각각의 나머지 모드 b ∼ g 에 대해서도, '1' 및 '0'의 입력에 따라서 설 정되는 변환모드는 서로 2의 보수관계를 갖는다.

1비트-4비트 변환부(26)가 테이블의 모드 a의 내용에 의거해 변환동작을 실행하는 것을 전제하는 경우에 다음 단계에서 D/A 변환부(8)의 동작을 도 12a ∼ 도 12h의 타이밍 차트를 참조해서 설명한다.

도 12a는 1비트-4비트 변환부(26)에 입력된 HD 데이터를 나타낸다. 여기에서 HD 데이터는 '1', '0', '0', '1'의 패턴을 갖는다.

상기 기술한 것처럼, 변환동작이 모드 a의 테이블의 내용에 의거하면, 1비트-4비트 변환부(26)는 HD 데이터가 '1'일 때 입력된 HD 데이터를 0111로 변환하고, HD 데이터가 '0'일 때 입력된 HD 데이터를 1001로 변환한다. 따라서, 도 12a에 나타낸 '1', '0', '0', '1', ...의 HD 데이터는 도 12b에 나타낸 것처럼 순차적으로 각각 1사이클 주기동안 "0111", "1001", "1001", "0111"의 4비트로 변환된다. 1비트-4비트 변환부(26)의 출력은 도 5에 나타낸 것처럼 스위치(23)를 통해서 PWM 변환부(24)에 입력된다.

PWM 변환부(24)는 도 6을 참조하여 위에서 기술한 것과 같은 방법으로 입력된 4비트 신호의 PWM 변환을 실행한다.

'0111'(HD 데이터의 '1'에 대응한다)이 1비트-4비트 변환부(26)에서 입력되는 경우에, PWM 변환부(24)는 출력 PWM(+)에 대해서 16T의 1샘플링주기에서 도 12c에 나타낸 것처럼 15T폭의 PWM 펄스를 발생하고 출력 PWM(-)에 대해서 도 12d에 나타낸 것처럼 1T폭의 다른 PWM 펄스를 발생한다.

출력 PWMX(+)는 도 12e에 나타낸 것처럼 출력 PWM(+)인 15T폭의 PWM 펄스를 논리적으로 반전한 펄스에 대응하는 파형으로서 얻고, 출력 PWMX(-)는 도 12f에 나타낸 것처럼 출력 PWM(-)인 1T폭의 PWM 펄스를 논리적으로 반전한 펄스에 대응하는 다른 파형으로서 얻는다.

HD 데이터의 '0'에 대응하는 "1001"은 1비트-4비트 변환부(26)에서 입력되는 경우에, 출력 PWM(+)에 대해서 16T의 1샘플링주기 내의 도 12c에 나타낸 것처럼 1T폭의 PWM 펄스를 발생하고 출력 PWM(-)에 대해서 도 12d에 나타낸 것처럼 15T폭의 다른 PWM 펄스를 발생한다.

출력 PWMX(+)는 도 12e에 나타낸 것처럼 출력 PWM(+)인 1T폭의 PWM 펄스를 논리적으로 반전한 펄스에 대응한 파형으로서 얻고, 출력 PWMX(-)는 도 12f에 나타낸 것처럼 출력 PWM(-)인 1T폭의 PWM펄스를 논리적으로 반전한 펄스에 대응한 다른 파형으로서 얻는다. 결과적으로, 출력 PWMX(+) 및 PWMX(-)는 HD 데이터가 '0' 인 경우와 HD 데이터가 '1'인 경우에서 반전된 파형을 갖는다.

도 12c, 12d,12e 및 12f에 나타낸 것처럼 출력 PWM(+), PWM(-), PWMX(+) 및 PWMX(-)의 이러한 펄스파형은 PWM 변환부(24)에서 아날로그회로부(25)로 입력된다. 상기 기술한 펄스파형은 실제로 수정발진기 등에 의해 발생된 마스터 클럭에 의해 최종적으로 재샘플링되어 발생되기 때문에, 이들의 시간 베이스(base)의 정확도는 매우 높다.

아날로그회로부(25)는 도 8, 9 또는 10을 참조해서 위에서 기술한 것처럼 디지털신호 처리단계에서 식 3 또는 4로 나타낸 연산을 실행한다. 예를 들면, 아날로그회로부(25)가 도 8에 나타낸 구성을 가지면, 도 12g에 나타낸 파형은 차동증 폭회로(35)의 출력으로서 구해진다. 즉, {PWM(+) - PWM(-)}의 연산결과로서의 파형이 얻어진다.

{PWM(+) - PWM(-)}의 연산결과인 차동증폭회로의 출력은 도 12h에서와 같다. 도 12g 및 12h의 파형으로부터 {PWM(+) - PWM(-)} 연산파형과 {PWMX(+) - PWMX(-)}의 연산파형은 서로 논리적으로 반전된 파형을 갖는다. 도 12g 및 12h에 나타낸 파형은 차동증폭회로(37)에 의해 차동합산된다. 차동증폭회로(37)에서 출력된 데이터가 위에서 기술한 것처럼 제 2왜곡 및 공통모드 노이즈가 제거되는 상태에 있음을 도 12g 및 12h에 나타낸 파형으로부터도 알 수 있다.

차동증폭회로(37)에서 출력된 데이터는 저역통과필터(38)에 입력되고, 이로부터 아날로그 오디오신호가 얻어진다.

본 발명의 실시예에서 D/A 변환부(8)의 기본적 동작은 위에서 기술하였지만, 상기 기술된 구성을 채택함으로써 다음과 같은 장점이 있다.

예를 들면, 도 1을 참조하여 위에서 기술된 D/A 변환부(304)의 구성이 CD 데이터 및 HD 데이터에 대해서 2개의 아날로그 회로부를 요구하는 반면에 상기 기술된 구성을 채택하는 경우에는 PWM 변환이 1비트신호의 HD 데이터를 4비트 데이터로 변환한 후에 실행되기 때문에 원래는 CD 데이터에 대해서 설치된 아날로그 회로부(25)가 HD 데이터에 대해서 공용으로 사용될 수 있다. 결과적으로, D/A 변환부의 부품수의 감소가 이루어진다.

PWM 변환이 HD 데이터에 대해서 실행되기 때문에, PDM 신호로서의 HD 데이터의 발생시에 중첩된 스위칭 노이즈는 제거된다. 이유는 아래와 같다.

도 12a에서 예로서 나타낸 패턴에서 알 수 있는 것처럼, HD 데이터는 동일한 값이 연속적으로 나타나는 것과 같은 경우에 있어서 1샘플링주기에서 상승에지와 하강에지가 얻어지지 않는 상태를 종종 나타낸다. 이것은 에지가 존재하는 위치에서만 펄스출력 버퍼 등으로 스위칭 왜곡에 의해 HD 데이터가 영향을 받는 것을 의미한다. 즉, 신호 의존성을 가지는 열화는 HD 데이터에서 발생된다. 스위칭 왜곡은 아날로그신호로 변환한 때의 신호특성을 열화하는 것뿐만 아니라 재생음성의 음질의 열화도 초래한다.

PWM 신호가 1샘플링주파수내에서 반드시 1상승에지 및 1하강에지를 포함하는 것을 도 12c 및 12d의 파형으로부터 알 수 있다.

본 발명의 실시예에서, PDM 신호로서 HD 데이터는 PWM 신호로 변환되는 것으로 1샘플링주기 내에서 반드시 1상승에지 및 1하강에지가 존재하는 신호로 변환된다.

펄스출력 버퍼의 스위칭 열화가 원래 HD 데이터에 중첩되더라도, PWM 펄스로 변환된 후에는 스위칭 왜곡으로부터 원래의 노이즈는 각 1샘플주기동안 고정된 주기를 가지는 성분이 되고 게다가 2. 8224 ㎒의 고주파수성분이다. 따라서, 다음단계에서 아날로그 회로부(25)의 저역통과필터(38)를 통과한 후에 DC성분으로서 노이즈만이 존재한다. 따라서, 본 발명의 바람직한 실시예에서 HD 데이터에서 구한 아날로그 오디오신호는 오디오대역에서 신호의 아날로그 특성의 열화도 피할 수 있고 재생음성의 음질의 열화도 피할 수 있다.

더욱이, 본 발명의 다른 바람직한 형태에서 도 8, 9 또는 10을 참조하여 위 에서 기술한 아날로그 회로부(25)의 차동증폭회로의 구성에 의해 상기 기술한 것으로서 디지털 신호처리 단계에 있어서 PWM 변환 후의 제 2왜곡, 공통모드 노이즈등의 삭제도 실행된다.

예를 들면 멀티레이어 디스크와 종래 CD중에서 어느 하나가 재생되는 경우에 따라 기록레벨 등의 차이 때문에 재생출력레벨이 차이를 나타내는 것을 고려할 수 있다. 이러한 재생출력레벨의 차이를 제거하기 위해 재생 신호의 처리 단계에서 이득 조정이 되어야 한다. 그러나, 본 실시예에서는 1비트-4비트 변환부(26)가 다음과 같은 방법으로 이득 조정을 수행한다.

도 11의 테이블에서 지적된 바와 같이, 1비트-4비트 변환부(26)에 의한 변환 코드의 패턴으로서 7개의 모드(a∼g)가 사용된다.

PWM 펄스의 폭은 출력 레벨과 상호관계를 갖는다. 도 7에 도시된 PWM(+) -PWM(-)의 펄스폭이 각 모드에 대해 결정되어 펄스폭의 상대비를 얻는다. 펄스폭은 도 11의 테이블의 오른쪽 두 번째와 첫 번째 열에 표시되어 있다. 도 11에 의하여, PWM(+) - PWM(-)의 펄스폭이 a 모드에서 14T일 때 이득은 1로 되고, PWM(+) - PWM(-)의 펄스폭이 b 에서 g모드까지 12T, 10T, 8T, 6T, 4T, 2T일 때, 각 이득은 6/7, 5/7, 4/7, 3/7, 2/7, 1/7이다.

본 실시예에서, 4 비트 변환을 가정하면 이득은 각 모드(a∼g)의 어느 하나를 선택하는 1비트-4비트 변환부(26)에 의해 7개의 다른 단계에서 바뀔 수 있다.

이득의 변화는 예컨대, 시스템제어기(10)에 의해 세팅되고, 이득 제어 신호 S3가 도 5에서와 같은 방법으로 1비트-4비트 변환부(26)에 출력된다.

1비트-4비트 변환부(26)는 도 11의 a∼g 모드에 대응하는 7 개의 변환 모드가 저장된 테이블을 포함한다. 1비트-4비트 변환부(26)는 입력된 이득 제어신호에 따라 a∼g 모드 중 하나를 선택하고 실제의 4비트 변환을 수행한다.

1비트-4비트 변환부(26)가 이득 조정을 수행하도록 구성된 경우에, 이것은 디지털 신호 처리 단계에서 이득 조정이 수행된다는 것을 의미한다. 따라서, 아날로그 신호 단계에서 이득을 제어하는 회로 구성은 불필요하다. 아날로그신호 단계에서 아날로그신호의 열화 또는 이득 조정에 기인한 부품수의 증가를 방지할 수 있다.

HD 데이터는 2.8224 MHz로 샘플링된 신호이므로, HD 데이터가 44.1 KHz로 샘플링된 CD 데이터보다 높은 주파수 성분을 포함할 수 있다. 간혹 아날로그 회로부의 저역통과필터의 컷오프 주파수를 보통 주파수가 50 KHz인 CD가 사용되는 대역보다 높은 주파수 대역으로 세팅하는 것이 필요하다.

본 발명의 바람직한 형태에서, 제어 신호 S1을 바꾸는 LPF 특성이 시스템제어기(10)로부터 현재 재생되는 데이터가 CD 데이터인지 아니면 HD 데이터인지에 따라 다른 아날로그 회로부(25)로 출력된다. 아날로그 회로부(25)는 CD 데이터에 대한 특성과 HD 데이터에 대한 특성 사이에서 제어 신호 S1을 바꾸는 LPF 특성에 따라 내부 저역 통과 필터(38)의 특성(컷오프 주파수 등) 동작을 바꿀 수 있도록 구성된다.

CD 데이터의 재생을 위해 제공된 노이즈쉐이퍼(22)의 출력 주파수의 샘플링주파수와 HD 데이터의 64Fs = 2.8224 MHz 샘플링주파수와 같이 PWM 변환시 다른 샘 플링 주기가 사용되는 경우, PWM 변환부(24)가 공통적으로 사용되지 않는다. 그러나, PWM 변환부(24)의 동작 주파수가 적어도 노이즈쉐이퍼(22)의 출력 데이터의 샘플링주파수와 HD 데이터의 2.8224 MHz 주파수에 대응가능한 구성을 채택함으로써 공통으로 사용가능하다. 사실, 도 5에서와 같이, 예를 들어 PWM 변환부(24)의 동작 주파수를 바꾸는 제어 신호 즉, 동작클럭 가변제어신호가 시스템제어기(10)에서 출력되고, PWM 변환부(24)는 제어신호 S2에 따라 동작 주파수를 바꾼다.

4. D/A 변환부의 구성(제 2예)

제 2예로서 D/A 변환부(8)의 구성을 설명한다. 제 2의 예로서 D/A 변환부(8)는 도 5에 도시된 구성과 유사한 구성을 갖는다. 그러나, 도 13에서 나타낸 것처럼 제 2예는 상기 기술된 제 1예에서의 1비트-4비트 변환부(26) 대신에 1비트-4비트 변환부(26)의 구성과 다른 내부 구성을 갖는 1비트-4비트변환부(26A)를 포함한다.

또한 상기 기술한 것처럼, HD 데이터는 1비트 양자화에 의해 획득된 PDM 신호이다. 본 실시예에서는, 1비트신호는 서로 2의 보수 관계를 갖는 2진값의 4비트로 변환된다. 도 6에서 PMW 펄스는 (+) 최대값 0111과 (-) 최소값 1001 사이의 범위 내의 15개 값 중 어느 하나일 수 있다. 특히, HD 데이터로서 1비트신호가 신호처리되어 그 연산결과가 PWM 변환시에 (+) 최대값 0111과 (-) 최소값 1001 사이의 범위 내의 떨어지는 4비트의 신호이면 본 실시예에서 PWM 변환부(24)에 의해 PWM 변환이 적절하게 실행된다.

또한, 신호처리결과를 다중비트 D/A 변환기를 이용하여 변환하는 것이 고려될 수 있다. 이것은 다중비트 D/A 변환기에 의한 변환이 다중비트 특유의 미분 비선형 왜곡의 문제 및/ 또는 다중비트에 유일한 글리치(glitch)를 제공하여 직선성이 양호하거나 글리치가 발생하지 않는 1비트신호의 특유의 특성이 유효하지 않기 때문에 실용적이지 못하다.

제 2의 예로서 1비트-4비트 변환부(26A)의 구성을 도 13에 나타내었다.

도 13에 나타낸 구성에 있어서, 1비트 양자화에 의한 HD 데이터는 4비트 데이터 변환부(40)로 입력된다. 예로서, 4비트 데이터 변환부(40)는 입력된 HD 데이터가 '1'이면 HD 데이터를 0001의 4비트로 변환하고, 입력 데이터가 '0'이면 1111로 변환한다.

4비트 데이터 변환부(40)의 다음 단계에서는, 지연부(41, 42, 43) 및 가산기(44)로 이루어지는 디지털필터가 제공된다. HD 데이터의 1샘플링주기에 대응하는 지연시간은 각각의 지연부(41, 42 및 43)에 설정된다. 디지털필터에서, 4비트 데이터 변환부(40)에서 출력된 4비트신호는 연속적으로 지연부(41 → 42 → 43)를 통해서 전송되고, 4비트신호 즉 4비트 변환부(40)에서 출력된 원신호와 지연부(41, 42 및 43)에 의해 지연된 지연출력이 가산기에 의해 가산된다.

가산기(44)의 출력은 이득조정회로(45)에 입력되고, (+)의 최대치가 0111이고 (-)의 최대치가 1001사이의 범위내에서 떨어지는 4비트신호가 얻어지는 범위내에서 이득조정이 실행된다. 이득조정에 있어서 이득의 설정은 예를 들면 시스템제어기(10)에서 출력되는 이득제어신호(S3)에 의거하여 실행된다. 이득조정 회로(45)의 출력은 도 5에 나타낸 PWM변환부(24)로 출력된다.

신호처리회로(7)에서 출력된 HD 데이터로서 PDM신호는 64 × 44.1㎑ = 2.8224㎒의 샘플링주기로 동작하는 1비트 양자화기를 가지는 노이즈 쉐이핑 연산회로의 출력으로서 간주될 수 있다. 일반적으로 M비트의 양자화기를 가지는 k차 노이즈쉐이퍼의 노이즈 특성 Nsk(f)는 다음과 같이 표시된다.

여기서, Fs는 노이즈 쉐이핑 연산의 동작주파수이고, Q_M은 노이즈 쉐이핑 연산이 실행되지 않을 때 M비트의 양자화 노이즈레벨이다.

HD 데이터와 같이 1비트 양자화에서 주파수가 Fs = 64 × 44. 1㎑ = 2.8224인 데이터를 상기 수학식 6에 대입하면, 오디오 대역에서의 노이즈레벨을 20비트에 대응하는 -122dB 이하로 만들기 위해서 차수 k는 4보다 같거나 커야 된다.

수학식 6에 대응하는 노이즈쉐이퍼의 노이즈 특성 Nsk(f)이 도 14에 도시되었다. 도 14에 나타낸 바와 같이 주파수가 증가함에 따라 노이즈이 증가하고, 그리고 1/2동작주파수(Fs)와 같은 주파수 즉 Fs/2에서 피크가 나타난다. HD 데이터에 관해서, 노이즈의 피크 주파수는 1.4112㎒이고 이는 오디오 대역보다 현저하게 높은 주파수이다. 수학식 6에서 나타낸 것처럼, 노이즈특성은 2^k로 승산되고, 차수 k가 증가함에 따라, 노이즈레벨은 2의 거듭제곱의 인수에 비례해서 증가한다. 결과적으로, 오디오 대역의 근방에서, 예를 들면 100KHz 근처에서, 노이즈레벨이 때때로 너무 높아져서 무시할 수 없게 된다.

도 1에 나타낸 D/A 변환부(304)의 구성으로써 수학식 6으로 나타낸 HD 데이터의 노이즈를 감쇄하기 위해서, 아날로그회로부(205)는 아날로그 영역을 필터링한다.

대체로 2가지의 문제가 일어난다. 한 가지는 CD 데이터와 HD 데이터에 대한 아날로그 필터의 특성의 공유화가 어렵게 되기 때문에, 실제로 도 1에 나타낸 것처럼 아날로그회로부(204 및 205)와 같은 CD 데이터 및 HD 데이터에 대한 2개의 아날로그 회로부가 필요하게 된다. 다른 하나는 HD 데이터가 광대역내에 기록된 음성데이터이기 때문에, 오디오 대역 근방에 대응하는 특성을 가지는 아날로그 필터를 갖추는 것은 음성신호 위상특성을 변경하고 재생음성의 음질에 악영향을 미치게 한다.

도 13을 참조로 상기 기술한 것처럼 본 발명의 바람직한 형태의 제 2예로서 1비트-4비트변환부(26a)의 구성이 갖춰진 경우에, 1비트-4비트변환부(26a)의 전송특성을 H(f)로 나타내면 다음과 같이 나타낼 수 있다.

H(f) = cos(2πf/Fs) × cos(πf/Fs)

여기서, Fs는 입력데이터의 샘플링주파수이다. 수학식 7에 대응하는 주파수특성은 즉, 1비트-4비트변환부(26a)의 디지털필터의 동작에 의해 얻어지는 주파수특성은 도 15로 표시된다. 도 15에 나타낸 주파수특성은 디지털필터에 의해 원신호 와 지연출력의 가산이 행해지기 때문에 주파수 Fs/4, 2Fs/4, 3Fs/4의 각 위치에서 딥(dip)이 발생되는 것을 나타낸다.

실제로 1비트-4비트변환부(26a)에 입력데이터로서 입력된 HD 데이터의 노이즈특성은 일반적으로 상기 수학식 6으로 나타낸다. 따라서, 1비트-4비트변환부(26a)에 의한 HD 데이터에 대해서 수학식 7에 대응하는 처리가 행해질 때 HD 데이터의 노이즈특성 Nsk′(f)는 다음과 같이 나타낸다.

수학식 8로 나타낸 주파수 특성은 도 15에 나타낸 주파수 특성과 도 14에 나타낸 주파수 특성을 중첩함으로써 얻어지고 결과적으로 도 16에 나타낸 것과 같이 된다. 도 16으로부터 고주파수 영역에서의 HD 데이터의 노이즈는 감쇄되고 특히 피크에서 Fs/2의 노이즈는 감쇄된다.

본 발명의 바람직한 형태의 제 2예의 D/A 변환부(8)의 구성이 사용되는 경우에서, 디지털영역에서 HD신호의 감쇄노이즈에 대한 필터링 처리가 가능해진다. 다음 단계의 아날로그 회로부에 있어서 아날로그 필터에 의한 필터링처리의 부담 즉, 노이즈 경감처리가 감소된다. 또한 아날로그 필터에 의한 신호 특성의 열화는 감소되고 재생음질은 그 만큼 증가된다.

본 실시예에 있어서, HD신호에 대한 디지털필터링 처리는 1비트-4비트 변환 단계에서 실행되고 필터링된 4비트의 데이터는 PWM변조된다. 제 1예와 같은 D/A 변환부의 회로구성과 동일하게 HD 데이터와 CD 데이터와의 사이에 아날로그회로부(25)의 공용에 관해서는 문제가 없다.

본 발명의 D/A변환장치는 본 발명의 바람직한 실시예로서 상기 기술된 구성에 한정되지 않는다. 예를 들면, 상기 기술된 실시예에서, D/A변환장치가 CD 데이터(Fs = 44.1㎑ : 16비트) 및 HD 데이터(64Fs = 2.8224㎒ :1비트)를 재생할 수 있는 디스크 재생장치에 설치되는 것을 기술하였지만, 다른 샘플링주파수 및 양자화 비트수를 가지는 복수 종류의 데이터의 재생을 실행할 수 있는 디스크 드라이브장치에 또한 적용될 수 있다. 더욱이, 본 실시예에서 HD 데이터가 기록되는 기록매체로로서 멀티레이어 디스크가 기술되었지만 본 발명의 D/A변환장치는 그대로 HD 데이터만이 기록되는 디스크를 재생시킬 수 있다. 또한, 본 발명의 D/A변환장치가 탑재된 오디오장치는, 실시예에 기술된 디스크 드라이브장치 이외에, 예를 들면 테이프 형태에서 기록매체에 대한 재생장치와 같은 다른 종류의 기록매체, 하드디스크와 같은 자기기록매체, 플래시 메모리와 같은 반도체 메모리 매체 또는 다른 기록매체에 대한 재생장치가 될 수 있다.

본 발명은 상기 기술된 실시예에서 처럼 오디오데이터에 대한 D/A변환장치로서 매우 유용하지만, 본 발명은 예를 들면 비디오 데이터, 텍스트 데이터 또는 다른 제어신호와 같은 오디오 데이터 이외에 어떤 다른 데이터의 D/A변환을 실행하는 구성에도 적용될 수 있다.

본 발명의 바람직한 실시예의 상세한 기술은 두 개의 층을 가지는 멀티레이 어 디스크에 적용되지만, 3개 이상의 층을 가지는 멀티레이어 디스크에도 적용될 수 있다. 더욱이, 다른 데이터 포맷이 다른 층에 사용될 수 있기 때문에 오디오 데이터, 비디오 데이터, 텍스트 데이터 및 제어신호 등이 다른 층에 기록될 수 있다.

본 발명의 바람직한 실시예를 특정한 용어를 사용하여 기술하였지만, 이러한 기술은 단지 일례를 목적으로 하는 것이고, 다음 청구항의 기술적 사상 및 범위에서 벗어나지 않게 변경 및 변형이 이루어질 수 있음을 이해할 수 있다.

상기 설명한 바와 같이 본 발명의 D/A 변환장치는, 양자화비트수가 M비트로 양자화된 제 1디지털신호(CD데이터)와 1비트에 의해 양자화된 제 2디지털신호(HD데이터)를 N비트로 변환하고, N비트의 제 1디지털신호 또는 제 2디지털신호를 선택하고 PWM변환하는 구성을 채택함으로써, 제 1디지털신호와 제 2디지털신호의 양자에 대하여 D/A변환이 가능하다.

이와 같은 구성에 의하면, 우선 PWM변환부의 후단에 구비되는 아날로그회로부가 제 1과 제 2디지털신호에 공용되는 것이 가능하게 된다. 즉, 제 1과 제 2의 디지털신호에 대응하여 2개의 아날로그회로부를 설치할 필요가 없다.

이 때문에, 아날로그회로부를 형성하는 부품수가 감소되고, 회로규모의 축소, 저비용화 등이 도모된다. 또, 아날로그회로부의 전원계나 기판상의 그라운드패턴이나 신호용의 패턴을 간소화할 수 있기 때문에, 아날로그 영역에서의 특성, 재생음질 등을 향상시키는 것이 가능하게 된다.

또, 제 2디지털신호는 1비트양자화된 여러가지 PDM신호 등이 되지만, 이와 같은 제 2디지털신호를 PWM변환하는 것으로, 1비트타입의 D/A 변환기 특유의 직선성을 양호하게 유지하면서도, PDM신호에 중첩된 스위칭왜곡을 제거하는 것이 가능하게 된다. 이것에 의해 아날로그화된 제 2디지털신호 특성의 향상이 도모된다.

또, N비트의 디지털신호를 PWM변환할 때, 주PWM신호에 대하여 보수관계인 부PWM신호를 생성하도록 하고, 이들 2개의 PWM신호를 차동합산하는 수단을 설치하는 것으로, PWM신호에 중첩되어 있는 2차왜곡을 제거하는 것이 가능하게 된다.

더욱이, 상기 PWM신호와 부PWM신호에 대해서 각각 논리반전한 펄스신호를 얻고, 이들의 반전된 펄스신호와 상기 PWM신호와 부PWM신호를 차동합산함으로써 공통모드 왜곡을 제거하는 것이 가능하게 된다.

또한, 본 발명으로서는 1비트 양자화된 제 2디지털신호를 데이터값에 따라서 혹은 소정의 비트패턴의 N비트로 변환하여 PWM 변환부(펄스폭변조수단)에 출력하는 구성과 A비트양자화(A<N)된 제 2디지털신호에 대해서 N비트내에 수납되도록 디지털필터에 의하여 연산처리된 것을 PWM 변환부에 출력하는 구성을 들 수 있다.

여기서, 전자의 구성의 경우에는 N비트의 비트패턴이 복수 격납된 테이블을 준비한다. 이 N비트의 신호를 PWM 변환한 경우 신호의 이득은 PWM 변환 후의 펄스폭에 의존하기 때문에 이득조정의 필요가 있는 경우에는 설정할 이득에 따라서 상기 테이블에서 선택한 비트패턴을 이용하여 N비트 변환을 행하도록 하는 것으로 본 발명에서는 용이하게 이득조정을 행할 수 있다. 더구나, 이 구성에서는 디지털영역에 있어서 이득조정을 행하도록 되기 때문에, 예를 들면 아날로그영역에서 이득조정하는 경우에서도 양호한 신호특성 등을 유지할 수 있게 된다.

또, 후자의 구성의 경우에는, 상기 디지털필터의 처리에 의해, 디지털영역에서 신호에 중첩하는 노이즈를 감쇄시키는 것이 가능하게 된다. 따라서, 후단의 아날로그회로부에 있어서 필터처리 부담이 경감되기 때문에, 그 밖에 아날로그회로부를 간략하게 구성하는 것이 가능하게 되고, 이것에 의해서도 회로규모의 축소 및 아날로그신호특성 등의 향상이 도모되는 것이다.

Claims (17)

1. 입력된 디지털신호를 아날로그신호로 변환하는 디지털/아날로그 변환장치에 있어서,

   Fs [Hz]의 샘플링주파수로 샘플링되고 M비트로 양자화된 제 1 디지털신호(M은 2 이상의 정수)를 N 비트의 디지털신호(N은 M 이하의 정수)로 변환하는 제 1 비트변환수단과,

   k ×Fs [Hz]의 다른 샘플링주파수(k는 2 이상의 정수)로 샘플링되고 1비트로 양자화된 제 2 디지털신호를 N비트의 디지털신호로 변환하는 제 2 비트변환수단과,

   상기 제 1 비트변환수단에 의해 얻어진 제 1 N비트신호와 상기 제 2 비트변환수단에 의해 얻어진 제 2 N비트신호중 하나를 양자택일적으로 선택하는 신호선택수단과,

   상기 신호선택수단에 의해 선택된 상기 N비트신호에 대하여 펄스폭변조(Pulse Width Modulation)를 수행하는 펄스폭변조수단과,

   상기 펄스폭변조수단에 의해 얻어진 펄스신호를 저주파영역에 있어서 소정의 펄스신호성분만을 통과시키도록 필터링하는 필터수단을 포함하여 구성된 것을 특징으로 하는 디지털/아날로그 변환장치.
2. 제 1항에 있어서,

   상기 펄스폭변조수단은, 펄스폭변조된 주펄스신호와 상기 주펄스신호에 대하여 보수관계(relationship of a complement)를 가지는 부펄스신호를 생성하는 펄스신호생성수단과, 상기 펄스신호생성수단에 의해 생성된 상기 주펄스신호와 상기 부펄스신호를 차동합산(differentially adding) 하는 연산수단을 포함하여 구성된 것을 특징으로 하는 디지털/아날로그 변환장치.
3. 제 1항에 있어서,

   상기 펄스폭변조수단은 펄스폭변조된 주펄스신호와 상기 주펄스신호에 대하여 보수관계를 가지는 부펄스신호를 생성하는 펄스신호생성수단과, 반전된 주펄스신호와 반전된 부펄스신호를 생성하기 위하여 상기 주펄스신호와 상기 부펄스신호를 논리적으로 반전시키는 논리반전수단과, 상기 주펄스신호와 상기 반전된 주펄스신호를 차동합산하는 제 1 연산수단과, 상기 부펄스신호와 상기 반전된 부펄스신호를 차동합산하는 제 2 연산수단을 포함하여 구성된 것을 특징으로 하는 디지털/아날로그 변환장치.
4. 제 1항에 있어서,

   상기 제 2 비트변환수단은 입력된 이득제어신호에 대한 응답으로 상기 제 2 디지털신호를 외부로부터 공급된 N비트의 복수의 비트패턴으로 구성되는 테이블에서 선택된 N비트의 신호로 변환하도록 구성된 것을 특징으로 하는 디지털/아날로그 변환장치.
5. 제 1항에 있어서,

   상기 제 2 비트변환수단은 입력된 이득제어신호에 대한 응답으로 상기 제 2 디지털신호를 N비트 또는 그 이하의 신호로 변환하는 디지털필터를 포함하도록 구성된 것을 특징으로 하는 디지털/아날로그 변환장치.
6. Fs [Hz]의 샘플링주파수로 샘플링되고 M비트(M은 2 이상의 정수)로 양자화된 제 1 디지털신호가 기록되는 제 1 레이어와, k ×Fs [Hz]의 다른 샘플링주파수(k는 2 이상의 정수)로 샘플링되고 1비트로 양자화된 제 2 디지털신호가 기록되는 제 2 레이어를 가지는 멀티레이어 디스크 내로부터 상기 제 1 및 제 2 레이어에 기록된 상기 제 1 및 제 2 디지털신호를 선택적으로 재생할 수 있는 디스크재생장치에 있어서,

   상기 제 1 디지털신호를 N비트의 디지털신호(N은 M 이하의 정수)로 변환하는 제 1 비트변환수단과,

   상기 제 2 디지털신호를 N비트의 디지털신호로 변환하는 제 2 비트변환수단과,

   상기 제 1 비트변환수단에 의해 얻어진 제 1 N비트신호와 상기 제 2 비트변환수단에 의해 얻어진 제 2 N비트신호중의 하나를 양자택일적으로 선택하는 신호선택수단과,

   상기 신호선택수단에 의해 선택된 상기 N비트신호에 대하여 펄스폭변조를 수행하는 펄스폭변조수단과,

   상기 펄스폭변조수단에 의해 얻어진 펄스신호를 저주파영역에 있어서 소정의 펄스신호성분만을 통과시키도록 필터링을 행하는 필터수단을 포함하여 구성된 것을 특징으로 하는 디스크재생장치.
7. 제 6항에 있어서,

   상기 펄스폭변조수단은 펄스폭변조된 주펄스신호와 상기 주펄스신호에 대하여 보수관계를 가지는 부펄스신호를 생성하는 펄스신호생성수단과, 상기 펄스신호생성수단에 의해 생성된 상기 주펄스신호와 상기 부펄스신호를 차동합산 하는 연산수단을 포함하여 구성된 것을 특징으로 하는 디스크재생장치.
8. 제 6항에 있어서,

   상기 펄스폭변조수단은 펄스폭변조된 주펄스신호와 상기 주펄스신호에 대하여 보수관계를 가지는 부펄스신호를 생성하는 펄스신호생성수단과, 반전된 주펄스신호와 반전된 부펄스신호를 생성하기 위하여 상기 주펄스신호와 상기 부펄스신호를 논리적으로 반전시키는 논리반전수단과, 상기 주펄스신호와 상기 반전된 주펄스신호를 차동합산하는 제 1 연산수단과, 상기 부펄스신호와 상기 반전된 부펄스신호를 차동합산하는 제 2 연산수단을 포함하여 구성된 것을 특징으로 하는 디스크재생장치.
9. 제 6항에 있어서,

   복수의 N비트의 비트패턴으로 구성된 테이블이 저장되는 메모리수단을 더 포함하고, 상기 제 2 비트변환수단은 입력된 이득제어신호에 대한 응답으로 상기 제 2 디지털신호를 상기 테이블에서 선택된 N비트의 신호로 변환하도록 구성된 것을 특징으로 하는 디스크재생장치.
10. 제 6항에 있어서,

    상기 제 2 비트변환수단은 입력된 이득제어신호에 대한 응답으로 상기 제 2 디지털신호를 N비트 또는 그 이하의 신호로 변환하는 디지털필터를 포함하여 구성된 것을 특징으로 하는 디스크재생장치.
11. Fs [Hz]의 샘플링주파수로 샘플링되고 M비트(M은 2 이상의 정수)로 양자화된 제 1 디지털신호가 기록되는 제 1 디스크와, k ×Fs [Hz]의 다른 샘플링주파수(k는 2 이상의 정수)로 샘플링되고 1비트로 양자화된 제 2 디지털신호가 기록되는 제 2 디스크를 선택적으로 재생할 수 있는 디스크재생장치에 있어서,

    상기 제 1 디지털신호를 N비트의 디지털신호(N은 M이하의 정수)로 변환하는 제 1 비트변환수단과,

    상기 제 2 디지털신호를 N비트의 디지털신호로 변환하는 제 2 비트변환수단과,

    상기 제 1 또는 제 2 비트변환수단의 변환에 의해 얻어진 상기 N비트신호에 대하여 펄스폭변조를 수행하는 펄스폭변조수단과,

    상기 펄스폭변조수단에 의해 얻어진 펄스신호를 저주파영역에 있어서 소정의 펄스신호성분만을 통과시키도록 필터링하는 필터수단을 포함하여 구성된 것을 특징으로 하는 디스크재생장치.
12. 제 11항에 있어서,

    상기 제 1 비트변환수단의 변환에 의해 얻어진 상기 제 1 N비트신호와 상기 제 2 비트변환수단의 변환에 의해 얻어진 상기 제 2 N비트신호중 하나를 선택하는 신호선택수단을 더 포함하고, 상기 펄스폭변조수단은 상기 신호선택수단에 의해 선택된 상기 N비트신호에 대하여 펄스폭변조를 수행하도록 구성된 것을 특징으로 하는 디스크재생장치.
13. 제 11항에 있어서,

    상기 디스크재생장치에 장착된 디스크를 결정하는 디스크결정수단을 더 포함하고, 상기 디스크재생장치에 장착된 상기 디스크로부터 독출된 신호는 상기 제 1 비트변환수단 또는 상기 제 2 비트변환수단에 선택적으로 입력되도록 구성된 것을 특징으로 하는 디스크재생장치.
14. 제 11항에 있어서,

    상기 펄스폭변조수단은 펄스폭변조된 주펄스신호와 상기 주펄스신호에 대하여 보수관계를 가지는 부펄스신호를 생성하는 펄스신호생성수단과, 상기 펄스신호생성수단에 의해 생성된 상기 주펄스신호와 상기 부펄스신호를 차동합산 하는 연산수단을 포함하도록 구성된 것을 특징으로 하는 디스크재생장치.
15. 제 11항에 있어서,

    상기 펄스폭변조수단은 펄스폭변조된 주펄스신호와 상기 주펄스신호에 대하여 보수관계를 가지는 부펄스신호를 생성하는 펄스신호생성수단과, 반전된 주펄스신호와 반전된 부펄스신호를 생성하기 위하여 상기 주펄스신호와 상기 부펄스신호를 논리적으로 반전시키는 논리반전수단과, 상기 주펄스신호와 상기 반전된 주펄스신호를 차동합산 하는 제 1 연산수단과, 상기 부펄스신호와 상기 반전된 부펄스신호를 차동합산 하는 제 2 연산수단을 포함하도록 구성된 것을 특징으로 하는 디스크재생장치.
16. 제 11항에 있어서,

    N비트의 복수의 비트패턴으로 구성된 테이블이 저장되는 메모리수단을 더 포함하고, 상기 제 2 비트변환수단은 입력된 이득제어신호에 대한 응답으로 상기 제 2 디지털신호를 상기 테이블에서 선택된 N비트의 신호로 변환하도록 구성된 것을 특징으로 하는 디스크재생장치.
17. 제 11항에 있어서,

    상기 제 2 비트변환수단은 입력된 이득제어신호에 대한 응답으로 상기 제 2 디지털신호를 N비트 또는 그 이하의 신호로 변환하는 디지털필터를 포함하도록 구성된 것을 특징으로 하는 디스크재생장치.

Images