JP2005108295A - Ｉｔｒデータ再生装置、記録再生システムおよび補間フィルタ - Google Patents

Abstract

【課題】ＩＴＲ（Ｉｎｔｅｒｐｏｌａｔｅｄ Ｔｉｍｉｎｇ Ｒｅｃｏｖｅｒｙ）データ再生装置で、簡単な構成によって、歪みの少ない良好な再生出力波形を得ることができ、サンプリングタイミングの更新を高速で実行できるようにする。
【解決手段】任意の補間関数ｆ（ｔ）の各サンプリング周期Ｔｓを、それぞれ複数の期間に分割し、それぞれの分割期間を線形補間して、それぞれの分割期間内の各補間点のデータを算出する。また、サンプリングタイミングを１サンプリング周期で整数除算した商の値として、２進数の整数表現部分のみを取り出し、その数だけ入力サンプリングデータＤｓを補間フィルタに取り込んでパイプライン動作させ、サンプリングタイミングを１サンプリング周期で整数除算した剰余の値として、２進数の２進化小数表現部分のみを取り出し、その値をサンプリングタイミングμｋとして補間フィルタのタップ係数を決定する。
【選択図】図２

Description

この発明は、ＩＴＲ（Ｉｎｔｅｒｐｏｌａｔｅｄ Ｔｉｍｉｎｇ Ｒｅｃｏｖｅｒｙ）データ再生装置、このＩＴＲデータ再生装置を備える記録再生システム、およびＩＴＲデータ再生装置などに用いる補間フィルタに関する。

デジタルデータを、磁気ディスクや光ディスクなどの記録媒体に記録し、記録媒体から再生する場合、記録媒体から読み取られた再生波形をサンプリングし、そのサンプル値をデータ（サンプリングデータ）に変換して、記録されたデータを再生する。

この場合、本来のサンプリングタイミングにおけるデータを再生するために、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）によって、データの識別点を予測し、その点に合わせたサンプリングクロックを生成して再生波形をサンプリングする方法が用いられている。

特に磁気記録再生の場合につき、非特許文献１（Ｒｏｙ Ｄ．Ｃｉｄｅｃｉｙａｎらによる論文“ＡＰＲＭＬ Ｓｙｓｔｅｍ ｆｏｒ Ｄｉｇｉｔａｌ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ”ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＮ ＳＥＬＥＣＴＥＤ ＡＲＥＡＳ ＩＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ，ＶＯＬ１０，ＮＯ．１，ＪＡＮＵＡＲＹ １９９２）には、このＰＬＬデータ再生装置によって、ＰＲ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ）としてＰＲ４を実現した例が示されている。

図１６に、このＰＬＬデータ再生装置を示す。入力の再生波形Ｓｉは、図１７に破線で示すようなアナログ波形の信号である。図１６のＰＬＬデータ再生装置では、Ａ／Ｄ変換回路６１において、この再生波形ＳｉがＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）６２からのサンプリングクロックＣＬｓによってサンプリングされ、そのサンプル値がサンプリングデータＤｓに変換される。

そのサンプリングデータＤｓは、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタによって構成されたＰＲ等化回路７１で等化され、さらに、位相検出回路７２で、ＰＲ等化回路７１の出力データの位相誤差が検出され、その検出結果が、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）７３で、ＶＣＯ６２の発振周波数を制御するデータに変換される。

そのＬＰＦ７３の出力の制御データが、Ｄ／Ａ変換回路６３でアナログ制御電圧に変換され、その制御電圧によってＶＣＯ６２の発振周波数が制御される。

これによって、ＶＣＯ６２からのサンプリングクロックＣＬｓの位相が、図１７に実線で示すような本来のサンプリングタイミングの位相にロックされ、本来のサンプリングタイミングにおけるデータが再生される。

しかし、このＰＬＬデータ再生装置では、図１６に示すように、Ａ／Ｄ変換回路６１、ＶＣＯ６２およびＤ／Ａ変換回路６３からなるアナログ部６０と、ＰＲ等化回路７１、位相検出回路７２およびＬＰＦ７３からなるデジタル部７０とにまたがってＰＬＬを構成するため、システムが複雑になる。しかも、ＶＣＯ６２は、温度変化などによって特性が変化するため、安定な動作を期待することが難しい。

そこで、非特許文献２（Ｆｌｏｙｄ Ｍ．Ｇａｒｄｎｅｒによる論文“Ｉｎｔｅｒｐｏｌａｔｉｏｎ ｉｎ Ｄｉｇｉｔａｌ Ｍｏｄｅｍｓ−Ｐａｒｔ１：Ｆｕｎｄａｍｅｎｔａｌｓ”ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ，ＶＯＬ．４１，ＮＯ．３，ＭＡＲＣＨ １９９３）や、非特許文献３（Ｌａｒｓ Ｅｒｕｐらによる論文“Ｉｎｔｅｒｐｏｌａｔｉｏｎ ｉｎ Ｄｉｇｉｔａｌ Ｍｏｄｅｍｓ−Ｐａｒｔ２：Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ａｎｄ Ｐｅｒｆｏｒｍａｎｃｅ”ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ，ＶＯＬ．４１，ＮＯ．６，ＪＵＮＥ １９９３）に示されているように、ＩＴＲシステムが考えられている。

図１８に、このＩＴＲデータ再生装置を示す。このＩＴＲデータ再生装置では、Ａ／Ｄ変換回路８１において、再生波形Ｓｉが発振器８２からのサンプリングクロックＣＬｓによってサンプリングされ、そのサンプル値がサンプリングデータＤｓに変換される。発振器８２は、ＶＣＯではなく、固定発振器である。

Ａ／Ｄ変換回路８１の出力のサンプリングデータＤｓは、ＩＴＲ部９０に供給される。ＩＴＲ部９０は、補間フィルタ９１、ＰＲ等化回路９２、位相検出回路９３、ＬＰＦ９４およびコントローラ９５によって、デジタルＰＬＬを構成するものである。

補間フィルタ９１は、コントローラ９５からの、図１９に示すようなサンプリング周期（サンプリング間隔）Ｔｓを分割する各点Ｐｔのタイミングを示すデータに基づいて、後述の補間方法によって、隣接するサンプル点Ｐｓの間の各分割点（各補間点）Ｐｔにおける再生波形Ｓｉの値を、補間データとして出力するものである。

この補間フィルタ９１の、各補間点Ｐｔの補間データを含む出力データが、ＦＩＲフィルタによって構成されたＰＲ等化回路９２で等化され、さらに、位相検出回路９３で、ＰＲ等化回路９２の出力データの位相誤差が検出され、その検出結果が、ＬＰＦ９４でフィルタリングされて、コントローラ９５に取り込まれる。

コントローラ９５は、ＰＲ等化回路９２の出力データの位相誤差に応じて、補間フィルタ９１における補間タイミングを更新し、これによって、ＰＲ等化回路９２の出力データ、すなわちＩＴＲ部９０の出力データＤｏとして、本来のサンプリングタイミングにおけるデータが再生される。

このＩＴＲデータ再生装置では、ＩＴＲ部９０でのデジタル処理のみによってタイミングリカバリを実現することができ、ＰＬＬがアナログ部とデジタル部とにまたがらないので、システムが簡単になるとともに、サンプリングクロックＣＬｓを生成する発振器８２としてＶＣＯを用いないので、安定な動作を期待することができる。

具体的に、コントローラ９５でのサンプリングタイミング（補間タイミング）の計算および更新の方法として、上記の非特許文献２には、ＮＣＯ（Ｎｕｍｂｅｒ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）と称される方法が示されている。

この方法は、サンプリングタイミングが１サンプリング周期Ｔｓ内で定義されたタイミング内に収まるように、更新されたサンプリングタイミングを１サンプリング周期Ｔｓで整数除算し、その剰余を補間フィルタ９１のタップ係数を決定するサンプリングタイミングとするものである。

また、補間フィルタ９１での補間方法として、上記の非特許文献２には、補間関数としてｓｉｎｃ関数を用い、あらかじめ全てのタイミングにおける補間係数をｓｉｎｃ関数から演算して、テーブル値としてメモリテーブルに書き込んでおき、コントローラ９５からの補間タイミングデータによって、メモリテーブルから対応するテーブル値を読み出して、補間係数とする方法が示されている。

また、上記の非特許文献３には、隣接する２つのサンプル値の間を線形補間することが示されている。特許文献１（特許第３２５５１７９号公報）にも、連続する２つのサンプル値の間を直線近似することが示されている（公報の段落００２０および図１３）。

上に挙げた先行技術文献は、以下の通りである。
Ｒｏｙ Ｄ．Ｃｉｄｅｃｉｙａｎらによる論文"ＡＰＲＭＬ Ｓｙｓｔｅｍ ｆｏｒ Ｄｉｇｉｔａｌ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ"ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＮ ＳＥＬＥＣＴＥＤ ＡＲＥＡＳ ＩＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ，ＶＯＬ１０，ＮＯ．１，ＪＡＮＵＡＲＹ １９９２ Ｆｌｏｙｄ Ｍ．Ｇａｒｄｎｅｒによる論文"Ｉｎｔｅｒｐｏｌａｔｉｏｎ ｉｎ Ｄｉｇｉｔａｌ Ｍｏｄｅｍｓ−Ｐａｒｔ１：Ｆｕｎｄａｍｅｎｔａｌｓ"ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ，ＶＯＬ．４１，ＮＯ．３，ＭＡＲＣＨ １９９３ Ｌａｒｓ Ｅｒｕｐらによる論文"Ｉｎｔｅｒｐｏｌａｔｉｏｎ ｉｎ Ｄｉｇｉｔａｌ Ｍｏｄｅｍｓ−Ｐａｒｔ２：Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ａｎｄ Ｐｅｒｆｏｒｍａｎｃｅ"ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ，ＶＯＬ．４１，ＮＯ．６，ＪＵＮＥ １９９３ 特許第３２５５１７９号公報

しかしながら、上述した従来のＩＴＲによるデータ再生方法には、以下のような問題がある。

第１は、サンプリングタイミング（補間タイミング）の計算および更新の方法についてである。非特許文献２に示された除算方法によると、ハードウエア上、多数のレジスタを必要とし、ＩＴＲ部９０の構成が複雑となるだけでなく、除算によって処理速度が遅くなり、タイミングリカバリの応答が遅くなる問題がある。

第２は、補間フィルタ９１での補間方法についてである。非特許文献２に示された、全てのタイミングにおける補間係数を、テーブル値としてメモリテーブルに書き込んでおき、コントローラ９５からの補間タイミングデータによって、メモリテーブルから対応するテーブル値を読み出して、補間係数とする方法によれば、歪みの少ない良好な再生出力波形を得ることができる。

しかし、この方法では、多数のテーブル値をメモリテーブルに用意しておかなければならないため、大きなメモリ容量を必要とし、ＩＴＲ部９０をＩＣ（集積回路）化した場合、チップサイズが大きくなる。

これに対して、非特許文献３や特許文献１に示された、隣接する２つのサンプル値の間を線形補間する方法によれば、ＩＴＲ部９０の構成を簡略化することができる。

しかし、この方法では、２つのサンプル値の間を直線近似するので、エイリアシングによって再生出力波形に歪みを生じる問題がある。

そこで、この発明は、第1に、ＩＴＲによってデータを再生する場合に、簡単な構成によってサンプリングタイミングの計算および更新を高速で実行することができるようにしたものである。

また、この発明は、第２に、ＩＴＲによってデータを再生する場合に、簡単な構成によって歪みの少ない良好な再生出力波形を得ることができるようにしたものである。

第１の発明のＩＴＲデータ再生装置は、
入力サンプリングデータを補間フィルタに取り込み、補間フィルタのタップ係数との畳み込み演算による補間によって、本来のデータ識別点でのデータ値を再生するＩＴＲデータ再生装置において、
前記タップ係数を決定するサンプリングタイミングが１データサンプリング間隔内で定義されたタイミング内に収まるように、更新されたサンプリングタイミングを１データサンプリング間隔で整数除算した商の値として、実際に除算演算を行う代わりに２進数の整数表現部分のみを取り出し、その数だけ前記入力サンプリングデータを前記補間フィルタに取り込んでパイプライン動作させることを特徴とする。

第２の発明のＩＴＲデータ再生装置は、
入力サンプリングデータを補間フィルタに取り込み、補間フィルタのタップ係数との畳み込み演算による補間によって、本来のデータ識別点でのデータ値を再生するＩＴＲデータ再生装置において、
前記補間フィルタは、Ｎを２以上の整数として、ある補間関数における１データサンプリング間隔をＮ個に分割し、それぞれの分割期間を線形補間して補間データを算出することを特徴とする。

上記のように構成した第１の発明のＩＴＲデータ再生装置では、整数除算によらずにサンプリングタイミングの計算および更新を実行するので、簡単な構成によってサンプリングタイミングの計算および更新を高速で実行することができる。

上記のように構成した第２の発明のＩＴＲデータ再生装置では、補間関数から直接、タップ係数を求める場合と比べて著しく簡単な構成によって、補間関数から直接、タップ係数を求める場合と同様に、歪みの少ない良好な再生出力波形を得ることができる。

以上のように、第１の発明によれば、ＩＴＲによってデータを再生する場合に、簡単な構成によってサンプリングタイミングの計算および更新を高速で実行することができる。

また、第２の発明によれば、ＩＴＲによってデータを再生する場合に、簡単な構成によって歪みの少ない良好な再生出力波形を得ることができる。

〔記録再生システムの一例とＩＴＲデータ再生装置の概略：図１〕
図１は、この発明のＩＴＲデータ再生装置を備える記録再生システムの一例を示す。

記録媒体１は、この例では、磁気ディスクまたは光ディスクで、回転駆動源２によって回転駆動される。記録再生ヘッド３は、記録媒体１が磁気ディスクである場合には磁気ヘッドであり、記録媒体１が光ディスクである場合には光学ヘッド（光ピックアップ）である。

回転駆動源２の駆動、記録再生ヘッド３の移動、およびシステム各部は、システムコントローラ５によって制御される。

記録時には、記録データとして、各種圧縮方式によって圧縮された、または圧縮されないデジタルデータが得られ、その記録データが、変調回路７で、記録再生に適した符号に変換される。

変調後の記録信号は、記録制御回路８で、記録再生ヘッド３が磁気ヘッドである場合には記録電流に変換され、記録再生ヘッド３が光学ヘッドである場合には記録レーザ光に変換され、これによって、記録媒体１に記録データが記録される。

再生時には、記録再生ヘッド３によって、記録媒体１から、これに記録された信号が読み取られ、その再生信号が、再生アンプ（ＲＦアンプ）１１を通じ、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路１２を通じて、アナログ波形の再生波形Ｓｉとして得られる。

さらに、Ａ／Ｄ変換回路１４において、この再生波形Ｓｉが周波数シンセサイザ１５からのサンプリングクロックＣＬｓによってサンプリングされ、そのサンプル値がサンプリングデータＤｓに変換される。周波数シンセサイザ１５は、サンプリングクロックＣＬｓとして、あらかじめ決められた固定の周波数ｆｓのクロックを発生するものである。

なお、この例では、そのサンプリングレートｆｓが再生波形Ｓｉに含まれる元のデータレートｆｉより高いオーバーサンプリングが実行される。

Ａ／Ｄ変換回路１４の出力のサンプリングデータＤｓは、ＩＴＲ部２０に供給される。ＩＴＲ部２０は、補間フィルタ２１、ＰＲ等化回路２２、位相検出回路２３、ＬＰＦ２４およびコントローラ２５によって、デジタルＰＬＬを構成するものである。

補間フィルタ２１は、コントローラ２５から与えられるサンプリングタイミングμｋに基づいて、後述の特殊な補間方法によって、サンプリングデータＤｓとしてサンプル値が得られるサンプル点の間の各補間点における再生波形Ｓｉの値を、補間データとして出力するものである。

この補間フィルタ２１の、各補間点の補間データを含む出力データが、ＦＩＲフィルタによって構成されたＰＲ等化回路２２で等化され、さらに、位相検出回路２３で、ＰＲ等化回路２２の出力データｙｋの位相誤差が検出され、その検出結果Δτｋが、ＬＰＦ２４でフィルタリングされて、コントローラ２５に取り込まれる。

コントローラ２５は、ＰＲ等化回路２２の出力データｙｋの位相誤差Δτｋに応じて、補間フィルタ２１におけるサンプリングタイミングμｋを更新し、これによって、ＰＲ等化回路２２の出力データｙｋ、すなわちＩＴＲ部２０の出力データとして、本来のサンプリングタイミングにおけるデータが再生される。

なお、ＰＲ等化回路２２、位相検出回路２３およびＬＰＦ２４は、コントローラ２５から与えられるイネーブル信号ｅｎによって、これが１（高レベル）のときに動作し、０（低レベル）のときに動作を停止するように制御される。

そして、ＩＴＲ部２０の出力データが、最尤復号回路１７で最尤復号され、その復号後のデータが、復調回路１８で記録系の変調回路７での変調方式に応じて復調されて、復調回路１８から再生データが得られる。

〔ＩＴＲ部２０でのデータ再生方法〕
（補間フィルタ２１での補間方法：図２〜図８）
補間フィルタ２１での補間方法としては、任意の補間関数の、入力サンプリングデータＤｓにおける各サンプリング周期Ｔｓを、それぞれ複数の期間に分割し、それぞれの分割期間を線形関数によって補間して、それぞれの分割期間内の各補間点のデータ（関数値）を算出する。以下、この方法の補間を分割型線形補間と称する。

１サンプリング周期Ｔｓの分割数Ｎは、基本的には複数（２以上の整数）であればよいが、回路構成や処理を簡略化できる点で、
Ｎ＝２^Ｍ …（１）
とすることが望ましい。Ｍは、１以上の整数である。

また、それぞれの分割期間（補間期間）は、必ずしも均等な時間にする必要はないが、やはり回路構成や処理を簡略化できる点で、均等な時間にすることが望ましい。

図２に、Ｍ＝２，Ｎ＝４とする場合を示す。この例では、各サンプリング周期Ｔｓを、それぞれ分割節点（黒丸で示すが、白丸で示すサンプル点Ｐｓも分割節点である）Ｐｄによって、それぞれ４つの均等な時間の補間期間Ｔ０，Ｔ１，Ｔ２，Ｔ３に分割し、それぞれの補間期間Ｔ０〜Ｔ３では、分割節点Ｐｄを含めて、それぞれ１６点の補間点（補間タイミング）を設定する。したがって、１サンプリング周期Ｔｓ全体では６４点の補間点（補間タイミング）を設定する。

そして、分割節点Ｐｄについては、あらかじめ、補間関数ｆ（ｔ）によって関数値を計算して、テーブル値としてテーブルに書き込んでおき、分割節点Ｐｄを除く補間点については、前後の分割節点Ｐｄのテーブル値から、線形補間の補間演算によってデータ値（関数値）を計算する。

具体的に、コントローラ２５で計算されて補間フィルタ２１に与えられるサンプリングタイミングμｋを、０≦μｋ＜１で定義される実数であるとし、ｖを０≦ｖ＜Ｎで定義される整数（Ｎ＝４の場合には、ｖ＝０，１，２，３）として、サンプリングタイミングμｋから、
ｖ／Ｎ≦μｋ＜（ｖ＋１）／Ｎ …（２）
となるようなｖを検出し、補間フィルタ２１のｉ番目のタップ係数をｈｉ［μｋ］で表すと、
ｈｉ［μｋ］
＝（ｖ＋１−Ｎ・μｋ）・ｆ（（ｉ＋ｖ／Ｎ）・Ｔｓ）
−（ｖ−Ｎ・μｋ）・ｆ（（ｉ＋（ｖ＋１）／Ｎ）・Ｔｓ）…（３）
の計算を行う。

ｆ（（ｉ＋ｖ／Ｎ）・Ｔｓ）およびｆ（（ｉ＋（ｖ＋１）／Ｎ）・Ｔｓ）は、補間点の前後の分割節点Ｐｄのテーブル値である。

図２のようにＮ＝４の場合、サンプリングタイミングμｋを６４分解能の６ビットの２進数で表されるものとすると、
００００００−００１１１１は補間期間Ｔ０（ｖ＝０）に、
０１００００−０１１１１１は補間期間Ｔ１（ｖ＝１）に、
１０００００−１０１１１１は補間期間Ｔ２（ｖ＝２）に、
１１００００−１１１１１１は補間期間Ｔ３（ｖ＝３）に、
それぞれ属することになる。

すなわち、この例では、６ビットのサンプリングタイミングμｋの上位２ビットによって、補間点（補間タイミング）が補間期間Ｔ０〜Ｔ３のいずれに属するかを判断し、上位２ビットが００のときには補間期間Ｔ０で、上位２ビットが０１のときには補間期間Ｔ１で、上位２ビットが１０のときには補間期間Ｔ２で、上位２ビットが１１のときには補間期間Ｔ３で、それぞれ線形補間を行えばよい。

ただし、サンプリングタイミングμｋは、１サンプリング周期Ｔｓを６４分割する分解能を有するので、実際には０≦μｋ＜１を意味する６ビットの２進化小数である。

図３に、以上のような分割型線形補間を行う補間フィルタ２１の一例を示す。この例は、タップ数Ｌが９で、タップインデックス番号ｉが｛−４，−３，−２，−１，０，１，２，３，４｝で示されるものとする。

各段の遅延回路２１１は、それぞれ、上記のサンプリングクロックＣＬｓによって、入力データを１サンプリング周期Ｔｓの時間、遅延させるものである。以下に示す遅延回路も、同様である。

サンプリングタイミングμｋは、全６ビットと、整数ｖ（０，１，２，３）を表す上位２ビットとに分けられて、タップ係数計算部２１５に与えられ、タップ係数計算部２１５において、後述のようにタップ係数ｈｉ［μｋ］が計算される。

そして、乗算回路２１２で、それぞれ、入力サンプリングデータＤｓまたは遅延回路２１１の出力データに、タップ係数計算部２１５からの対応するタップ係数ｈ（−４）〜ｈ４が乗じられ、それぞれの乗算結果が、加算回路２１３で加算されて、加算回路２１３から、補間フィルタ２１の出力データｙ（ｋＴｉ）が得られる。

タップ係数計算部２１５は、ｉ＝−４，−３，−２，−１，０，１，２，３，４についての総計９個の、同一構成のタップ係数計算回路によって構成される。

図４に、その一つのタップ係数計算回路の例を示す。上記の式（３）は、Ｎ＝４とすると、
ｈｉ［μｋ］
＝（ｖ＋１−４・μｋ）・ｑ（ｉ，ｖ）
−（ｖ−４・μｋ）・ｑ（ｉ，ｖ＋１）…（４）
で表される。

ただし、ｑ（ｉ，ｖ）およびｑ（ｉ，ｖ＋１）は、
ｑ（ｉ，ｖ）＝ｆ（（ｉ＋ｖ／４）・Ｔｓ） …（５）
ｑ（ｉ，ｖ＋１）＝ｆ（（ｉ＋（ｖ＋１）／４）・Ｔｓ）…（６）
で表される、補間点の前後の分割節点Ｐｄのテーブル値である。

そこで、図４のタップ係数計算回路２１５ｉでは、乗算回路２１６ａで、サンプリングタイミングμｋの２進化小数に４が乗じられ、減算回路２１７ａで、サンプリングタイミングμｋの上位２ビットで表される整数ｖから、乗算回路２１６ａの乗算結果が減算され、加算回路２１７ｂで、減算回路２１７ａの減算結果に１が加えられ、乗算回路２１６ｂで、テーブル２１９から読み出されたテーブル値ｑ（ｉ，ｖ）に、加算回路２１７ｂの加算結果が乗じられ、乗算回路２１６ｃで、テーブル２１９から読み出されたテーブル値ｑ（ｉ，ｖ＋１）に、減算回路２１７ａの減算結果が乗じられ、減算回路２１７ｃで、乗算回路２１６ｂの乗算結果から、乗算回路２１６ｃの乗算結果が減算されて、減算回路２１７ｃの出力データとして、式（４）で表されるタップ係数が算出される。

図５に、補間関数ｆ（ｔ）としてｓｉｎｃ関数を用いる場合のテーブル２１９の例を示す。これは、見やすいように、タップインデックス番号ｉによってグループ分けしたもので、例えば、ｉ＝０，ｖ＝０のテーブル値ｑ（０，０）は１であり、ｉ＝０，ｖ＝１のテーブル値ｑ（０，１）は０．９００３１６である。

図２から明らかなように、ｉ＝０，ｖ＝４のテーブル値ｑ（０，４）は、ｉ＝１，ｖ＝０のテーブル値ｑ（１，０）と同じであるので、そのように記述される。同様に、テーブル値ｑ（１，４）はテーブル値ｑ（２，０）と、テーブル値ｑ（２，４）はテーブル値ｑ（３，０）と、テーブル値ｑ（３，４）はテーブル値ｑ（４，０）と、それぞれ同じである。

したがって、テーブル値としては、ｉ＝０，１，２，３のそれぞれにつき、４個ずつ必要であり、ｉ＝４につき、５個必要である。

また、ｓｉｎｃ関数は、図２に示すようにｔ＝０に対して線対称な関数で、ｉ＜０の場合は、
ｑ（ｉ，ｖ）＝ｑ（｜ｉ｜−１，４−ｖ）…（７）
となるので、ｉ＜０の場合の独自のテーブル値は不要で、ｉ＜０の場合には、テーブル値ｑ（ｉ，ｖ）としてｑ（｜ｉ｜−１，４−ｖ）を利用すればよい。例えば、ｉ＝−１，ｖ＝３のテーブル値ｑ（−１，３）としては、ｑ（０，１）を参照すればよい。

したがって、この例では、テーブル２１９には２１個のテーブル値を格納しておくだけでよく、メモリテーブルの容量を著しく小さくすることができる。

補間関数ｆ（ｔ）としては、ｓｉｎｃ関数以外に、任意の関数を用いることができる。そこで、以下に、補間関数ｆ（ｔ）として、上記の非特許文献３に示された“Ｃｕｂｉｃ Ｉｎｔｅｒｐｏｌａｔｏｒ”や“Ｐｉｅｃｅｗｉｓｅ−Ｐａｒａｂｏｌｉｃ Ｉｎｔｅｒｐｏｌａｔｏｒ”を用いる場合の例を示す。これらは、いずれも多項式関数である。

図６に、タップ数Ｌを４、分割数Ｎを４としたときの補間フィルタ２１の例を示す。これは、遅延回路２１１が３個、乗算回路２１２が４個で、タップ係数計算部２１５がｉ＝−２，−１，０，１についての総計４個のタップ係数計算回路からなる点を除いて、図３の例と同じである。

上記の“Ｃｕｂｉｃ Ｉｎｔｅｒｐｏｌａｔｏｒ”や“Ｐｉｅｃｅｗｉｓｅ−Ｐａｒａｂｏｌｉｃ Ｉｎｔｅｒｐｏｌａｔｏｒ”を用いる場合、分割節点の関数値ｑ（ｉ，ｖ）は、図６にも示すように、
ｑ（ｉ，ｖ）＝（ｍ＝０〜３）Σｂｍ（ｉ）・μｋ^ｍ …（８）
によって計算して、テーブル値としてテーブル２１９に書き込んでおき、タップ係数の計算時、テーブル２１９から読み出す。ｂｍ（ｉ）は、非特許文献３の１００１ページに記載のＴＡＢＬＥ１，ＴＡＢＬＥ２の内容であり、関数によって見るべきテーブルが異なることを意味する。ｉは、タップインデックス番号である。

図７に、“Ｃｕｂｉｃ Ｉｎｔｅｒｐｏｌａｔｏｒ”を用いる場合のテーブル２１９の例を示す。この例でも、ｉ＜０の場合は上記の式（７）が成立するので、この例のテーブル値は９個でよい。

図８に、“Ｐｉｅｃｅｗｉｓｅ−Ｐａｒａｂｏｌｉｃ Ｉｎｔｅｒｐｏｌａｔｏｒ”を用いる場合のテーブル２１９の例を示し、非特許文献３に記載のＴＡＢＬＥ２中のα＝０．５の例を利用した場合である。この例でも、ｉ＜０の場合は上記の式（７）が成立するので、この例のテーブル値も９個でよい。

（ＰＲ等化回路２２の構成および動作：図９〜図１１）
図９に、図１に示したＰＲ等化回路２２の一例を示す。このＰＲ等化回路２２は、遅延回路２２１、乗算回路２２２および加算回路２２３からなるＦＩＲフィルタによって構成され、例えば、図１０の波形Ｓｐｂで示すような再生波形インパルス応答を波形Ｓｐｒで示すようなＰＲ波形とするｎ個のタップ係数ｆ０，ｆ１，…，ｆ（ｎ−１）が設定されて、ＰＲ（１，１）波形等化を行うものである。

ただし、遅延回路２２１は、イネーブル機能を有し、コントローラ２５から与えられるイネーブル信号ｅｎが１のとき、サンプリングクロックＣＬｓによって入力データを取り込んで保持し、イネーブル信号ｅｎが０のときには入力データを取り込まないものである。以下に示すイネーブル機能付きの遅延回路も、同様の動作をするものである。

ＰＲ（１，１）の実際の等化波形は、｛−１，＋１｝の２値を有する各種の記録データと図１０の波形Ｓｐｒで示すようなＰＲ波形との畳み込みで表現されるので、図１１に示すようなアイパターンとなり、データ識別点では３値のデータとなる。

（位相検出回路２３の構成および動作：図１２）
図1に示した位相検出回路２３は、上記の非特許文献１などに示されているように、ＰＲ等化波形とその仮判定値とから確率統計的に求めることができる、
Δτｋ＝−ｙｋ・ａ（ｋ−１）＋ｙ（ｋ−１）・ａｋ …（９）
で表されるサンプリング位相を検出するものである。

ただし、ｙｋは、ＰＲ等化回路２２の出力の、時刻ｋにおけるＰＲ（１，１）等化波形データであり、ａｋは、このデータｙｋの｛−１，０，＋１｝の３値を検出した結果の仮判定値である。（ｋ−１）は、時刻ｋより１サンプリング周期Ｔｓ前の時刻を示す。

図１２に、位相検出回路２３の例を示す。この位相検出回路２３では、３値検出回路２３１で、入力データｙｋが３値検出されて仮判定値ａｋが得られ、イネーブル機能付きの遅延回路２３２および２３３で、それぞれ入力データｙｋおよび仮判定値ａｋが１サンプリング周期Ｔｓの時間遅延され、乗算回路２３４で、仮判定値ａｋと遅延回路２３２の出力データが乗じられ、乗算回路２３５で、入力データｙｋと遅延回路２３３の出力データが乗じられ、減算回路２３６で、乗算回路２３４の出力データから乗算回路２３５の出力データが減算されて、減算回路２３６の出力データとして、式（９）で表されるサンプリング位相Δτｋが算出される。

（ＬＰＦ２４の構成および動作：図１３）
図１に示したＬＰＦ２４は、上記の非特許文献１などに示されているように、制御工学的に２次の制御ループを構成して、上記のサンプリング位相Δτｋから、サンプリングタイミングμｋを更新するためのタイミング差νｋを計算するものである。

このタイミング差νｋは、
νｋ＝α・Δτｋ＋ΔＴｋ …（１１）
ΔＴｋ＝ΔＴ（ｋ−１）＋ρ・Δτ（ｋ−１）…（１２）
で表される。αおよびρは、係数である。

図１３に、ＬＰＦ２４の例を示す。このＬＰＦ２４では、乗算回路２４１および２４２で、それぞれ入力データΔτｋにαおよびρが乗じられ、乗算回路２４２の出力データが、加算回路２４３を通じて、イネーブル機能付きの遅延回路２４４で、１サンプリング周期Ｔｓの時間遅延され、加算回路２４３で、乗算回路２４２の出力データと遅延回路２４４の出力データが加算され、イネーブル機能付きの遅延回路２４５で、加算回路２４３の出力データが１サンプリング周期Ｔｓの時間遅延され、加算回路２４６で、乗算回路２４１の出力データと遅延回路２４５の出力データが加算されて、加算回路２４６の出力データとして、式（１１）（１２）で表されるタイミング差νｋが算出される。

（コントローラ２５の構成および動作：図１４）
図１に示したコントローラ２５は、補間フィルタ２１の補間動作を制御するものである。同時に、コントローラ２５は、イネーブル信号ｅｎによって、ＰＲ等化回路２２、位相検出回路２３およびＬＰＦ２４の動作を制御する。

コントローラ２５から補間フィルタ２１に与えられるサンプリングタイミングμｋは、補間フィルタ２１の中心タップがサンプリング周期Ｔｓをまたいで遷移しない（１サンプリング周期Ｔｓ内に収まる）ようにするために、０≦μｋ＜１で定義する。

このサンプリングタイミングμｋの更新は、更新後のサンプリングタイミングをμ（ｋ＋１）とすると、
μ（ｋ＋１）＝［μｋ＋ε（１−νｋ）］_{ｍｏｄ−１} …（１３）
の演算によって実行される。“ｍｏｄ−１”は、整数１での剰余演算を示す。

再生波形Ｓｉに含まれる元のデータ周期（元のデータレートｆｉの逆数）をＴｉとすると、εは、
ε＝Ｔｉ／Ｔｓ …（１４）
で定義されるオーバーサンプリングレートである。

例えば、Ａ／Ｄ変換回路１４でのサンプリングレートｆｓ（＝１／Ｔｓ）が元のデータレートｆｉ（＝１／Ｔｉ）の１．１倍にされる場合、ε＝１．１である。

また、
ｐ＝（ｉｎｔ）［μｋ＋ε（１−νｋ）］ …（１５）
のように、１による整数除算を行った結果をｐとする。

そして、以下の例では、このような剰余演算および整数除算を実行する代わりに、２進化小数の小数部分と整数部分を取り出して処理することによって、サンプリングタイミングμｋの更新を行う。

図１４に、このようなサンプリングタイミングμｋの更新を行うコントローラ２５の例を示す。上述したように、サンプリングタイミングμｋは、サンプリングタイミングを６４階調で示す６ビットの２進化小数で表現されるものとする。

この例のコントローラ２５では、減算回路２５１で、ＬＰＦ２４で算出されたタイミング差νｋが１から減算され、乗算回路２５２で、その減算結果に式（１４）のオーバーサンプリングレートεが乗じられる。

その乗算結果ε（１−νｋ）は、小数点以下６ビットの２進化小数で表現するが、乗算回路２５２の出力データとしては、その小数部分に整数部分のビットを加えたデータとする。整数部分としては、システムでオーバーフローしない程度のビット数を用意すればよく、この例では、整数部分として２ビットを加えて、乗算回路２５２の出力データを８ビットとする。

この乗算回路２５２の８ビット出力を、６ビット、８ビット入力および８ビット出力の加算回路２５３の８ビット入力とし、イネーブル機能付きの遅延回路２５４からの１時刻前（更新前）のサンプリングタイミングμｋを、加算回路２５３の６ビット入力とする。

そして、加算回路２５３の８ビット出力中の、下位６ビットの小数部分を、更新後のサンプリングタイミングμ（ｋ＋１）として取り出し、遅延回路２５４で１サンプリング周期Ｔｓの時間遅延させる。

また、加算回路２５３の８ビット出力中の、上位２ビットの整数部分を、上記の整数除算の結果ｐとして取り出す。

この整数部分ｐは、イネーブル信号ｅｎが１のとき、スイッチ２５５を通じて、サンプリングクロックＣＬｓによってレジスタ２５６に取り込まれる。

さらに、レジスタ２５６の出力値Ｒがコンパレータ２５８で１と比較され、コンパレータ２５８と接続された論理回路２５９において、Ｒ≦１のときには、論理回路２５９の出力のイネーブル信号ｅｎが１にされ、それ以外のときには、イネーブル信号ｅｎが０にされる。

イネーブル信号ｅｎが０にされると、上述したようにＰＲ等化回路２２、位相検出回路２３およびＬＰＦ２４の動作が停止するとともに、コントローラ２５では、スイッチ２５５が減算回路２５７側に切り換えられて、そのときの整数部分ｐに代えて、減算回路２５７でレジスタ２５６の出力値Ｒから１を減算した結果が、レジスタ２５６に取り込まれる。

これによって、例えば、上記のようにε＝１．１とされる場合、サンプリングクロックＣＬｓによる再生波形Ｓｉのサンプリングの１１回に１回の割合でサンプリングデータＤｓが間引かれ、再生データとして元のデータレートｆｉのデータが得られる。

以上のように、この例のサンプリングタイミング更新方法では、２進化小数の整数部分と小数部分を取り出して処理することによって、整数除算や剰余演算を直接行うことなくサンプリングタイミングμｋの更新を行うことができ、簡単な構成によってサンプリングタイミングμｋの更新を高速で実行することができる。

（分割型線形補間の効果の検証：図１５）
この発明の分割型線形補間を、光記録再生の場合の再生波形に適用して、性能をシミュレーションした結果を、図１５に示す。

これは、ＢＤ（Ｂｌｕ−ｒａｙ Ｄｉｓｃ（登録商標））光ディスクの理想再生特性のインパルス応答からノイズのない再生波形を生成し、１．０５倍のオーバーサンプリングを行って、ＩＴＲによってＰＬＬをロックさせたものである。等化はＰＲ（１，１，１）とし、サンプリングタイミング分解能は６４とした。

理想ＰＲ（１，１，１）等化アイパターンの識別点は｛−３，−１，＋１，＋３｝であるが、その＋１に対して、シミュレーションによる識別点のデータ値と理想等化した識別点のデータ値との差の分散値をｄＢで示したものが、縦軸のＳＤＮＲ（Ｓｉｇｎａｌ ａｎｄ Ｄｉｓｔｏｒｔｉｏｎ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ）である。したがって、ＳＤＮＲの値が大きいほど、識別点がよりＰＲ（１，１，１）に近く再現されていることを示す。

ＩＴＲでは、補間フィルタのデータ再現特性が悪いということは、補間後のデータのＳＤＮＲが低い（悪い）ということである。補間関数としてｓｉｎｃ関数を用いる場合、補間フィルタのタップ数を増やしていくとＳＤＮＲが飽和する傾向にあるが、この飽和した領域では高精度に補間できていることを意味する。

横軸は、補間フィルタのタップ数であり、上述した例のＬに相当するものである。

図１５で、菱形のプロットで示す“ｓｉｎｃ＋Ｈａｎｎｉｎｇ”は、非特許文献２に示されているように、補間関数としてｓｉｎｃ関数を用いて、これから直接、補間フィルタのタップ係数を求めた場合で、この場合には、タップ数を１０以上というように多くすることによってＳＤＮＲを高くすることができる。

ＰＬは、上述した分割数Ｎを示す。ただし、ＰＬ＝１は、Ｎ≧２の分割型線形補間ではなく、非特許文献３に示されているように、１サンプリング周期Ｔｓを分割することなく線形補間した場合で、この場合には、タップ数を多くしてもＳＤＮＲは一定値以上にならない。

これに対して、ＰＬ＝２，ＰＬ＝４，ＰＬ＝８，ＰＬ＝１６，ＰＬ＝３２，ＰＬ＝６４は、この発明の分割型線形補間の、式（１）で示したようにＮ＝２^Ｍにした場合である。

この場合、ＰＬ＝２、すなわち分割数Ｎが２でも、ＰＬ＝１の場合に比べてＳＤＮＲを十分高くすることができるとともに、ＰＬ＝４、すなわち分割数Ｎが４では、タップ数を１６以上にしたとき、ｓｉｎｃ関数から直接、タップ係数を求めた場合と同等の性能が得られる。

なお、ＰＬ＝８，ＰＬ＝１６，ＰＬ＝３２，ＰＬ＝６４の場合は、ＰＬ＝４の場合とほとんど変わらないので、これら各場合を、丸印のプロットで示す。

このように、この発明の分割型線形補間によれば、比較的少ない分割数で，従来の線形補間と比べて性能が著しく向上し、理想特性に近いデータ再現特性を得ることができる。

また、例えば、６４階調のサンプリングタイミングによって、非特許文献２に示されているように、ｓｉｎｃ関数から直接、９タップのタップ係数を求める場合、ｓｉｎｃ関数の対称性を考慮しても、（（９−１）／２＋１）・６４＝３２０個のテーブル値を必要とし、メモリテーブルとして大きな容量を必要とする。

これに対して、この発明の分割型線形補間によれば、分割数Ｎを４とするとき、上述したようにテーブル値は２１個でよく、メモリテーブルの容量を著しく小さくすることができ、ＩＴＲ部２０をＩＣ化した場合、チップサイズを小さくすることができる。

〔他の実施形態〕
上述した例は、Ａ／Ｄ変換回路１４でオーバーサンプリングを行う場合であるが、この発明は、補間フィルタ２１での分割型線形補間についても、サンプリングタイミングμｋの計算更新についても、Ａ／Ｄ変換回路１４でのサンプリングレートｆｓを再生波形Ｓｉに含まれる元のデータレートｆｉと同じにする場合にも、そのまま適用することができる。

また、この発明のＩＴＲデータ再生は、磁気記録再生や光記録再生の場合に限らず、モデムなどによる通信において受信側でデータを再生する場合にも適用することができる。

この発明のＩＴＲデータ再生装置を備える記録再生システムの一例を示す図である。 この発明の分割型線形補間の説明に供する図である。 ＩＴＲ部の補間フィルタの一例を示す図である。 補間フィルタのタップ係数計算回路の一例を示す図である。 補間フィルタのテーブルの一例を示す図である。 ＩＴＲ部の補間フィルタの他の例を示す図である。 補間フィルタのテーブルの他の例を示す図である。 補間フィルタのテーブルの他の例を示す図である。 ＩＴＲ部のＰＲ等化回路の一例を示す図である。 ＰＲ等化の説明に供する図である。 アイパターンを示す図である。 ＩＴＲ部の位相検出回路の一例を示す図である。 ＩＴＲ部のＬＰＦの一例を示す図である。 ＩＴＲ部のコントローラの一例を示す図である。 補間方法のシミュレーション結果を示す図である。 従来のＰＬＬデータ再生装置を示す図である。 図１６の装置の説明に供する図である。 従来のＩＴＲデータ再生装置を示す図である。 図１８の装置の説明に供する図である。

符号の説明

主要部については図中に全て記述したので、ここでは省略する。

Claims (11)

1. 入力サンプリングデータを補間フィルタに取り込み、補間フィルタのタップ係数との畳み込み演算による補間によって、本来のデータ識別点でのデータ値を再生するＩＴＲ（Ｉｎｔｅｒｐｏｌａｔｅｄ Ｔｉｍｉｎｇ Ｒｅｃｏｖｅｒｙ）データ再生装置において、
   前記タップ係数を決定するサンプリングタイミングが１データサンプリング間隔内で定義されたタイミング内に収まるように、更新されたサンプリングタイミングを１データサンプリング間隔で整数除算した商の値として、実際に除算演算を行う代わりに２進数の整数表現部分のみを取り出し、その数だけ前記入力サンプリングデータを前記補間フィルタに取り込んでパイプライン動作させることを特徴とするＩＴＲデータ再生装置。
2. 請求項１のＩＴＲデータ再生装置において、
   更新されたサンプリングタイミングを１データサンプリング間隔で整数除算した剰余の値として、実際に剰余演算を行う代わりに２進数の２進化小数表現部分のみを取り出し、その値をサンプリングタイミングとして前記タップ係数を決定することを特徴とするＩＴＲデータ再生装置。
3. 入力サンプリングデータを補間フィルタに取り込み、補間フィルタのタップ係数との畳み込み演算による補間によって、本来のデータ識別点でのデータ値を再生するＩＴＲ（Ｉｎｔｅｒｐｏｌａｔｅｄ Ｔｉｍｉｎｇ Ｒｅｃｏｖｅｒｙ）データ再生装置において、
   前記補間フィルタは、Ｎを２以上の整数として、ある補間関数における１データサンプリング間隔をＮ個に分割し、それぞれの分割期間を線形補間して補間データを算出することを特徴とするＩＴＲデータ再生装置。
4. 請求項３のＩＴＲデータ再生装置において、
   前記補間関数がｓｉｎｃ関数であるＩＴＲデータ再生装置。
5. 請求項３のＩＴＲデータ再生装置において、
   前記補間関数が多項式関数であるＩＴＲデータ再生装置。
6. 請求項３のＩＴＲデータ再生装置において、
   Ｍを１以上の整数として、Ｎ＝２^Ｍとされて、前記補間フィルタにおけるサンプリングタイミングが２進数データによって表現され、その上位Ｍビットによって前記分割期間が識別されるＩＴＲデータ再生装置。
7. 請求項１〜６のいずれかのＩＴＲデータ再生装置を備える記録再生システム。
8. Ｎを２以上の整数として、ある補間関数における一定時間の期間をＮ個に分割し、それぞれの分割期間を線形補間して補間データを算出する補間フィルタ。
9. 請求項８の補間フィルタにおいて、
   前記補間関数がｓｉｎｃ関数である補間フィルタ。
10. 請求項８の補間フィルタにおいて、
    前記補間関数が多項式関数である補間フィルタ。
11. 請求項８の補間フィルタにおいて、
    Ｍを１以上の整数として、Ｎ＝２^Ｍとされて、前記補間フィルタにおける補間タイミングが２進数データによって表現され、その上位Ｍビットによって前記分割期間が識別される補間フィルタ。

Images