JP2000163889A

JP2000163889A - クロック再生装置

Info

Publication number: JP2000163889A
Application number: JP10332550A
Authority: JP
Inventors: Haruo Ota; 晴夫太田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-11-24
Filing date: 1998-11-24
Publication date: 2000-06-16

Abstract

(57)【要約】【課題】再生された信号からディジタル情報に同期し
たクロックを再生するのに適し、広いプルインレンジが
確保できるクロック再生装置を提供することを目的とす
る。【解決手段】ＡＤ変換器４により標本化された再生信
号から位相誤差検出回路６で位相誤差信号２５を検出す
るとともに、周波数誤差検出回路２１で周波数誤差信号
２６を検出し、これらを合成回路２２で位相周波数誤差
信号２７に合成し、この位相周波数誤差信号２７をルー
プフィルタ２３に供給する。可変周波数発振器９は、ル
ープフィルタ２３の出力により制御されクロック１１を
発生する。この構成により、帰還ループ内にあるイコラ
イザ１４において遅延があっても広いプルインレンジが
確保できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録媒体から再生
された信号から再生データに同期したクロック信号を再
生するためのクロック再生装置に関するものである。

【０００２】

【従来の技術】近年、ディジタルデータを記録再生する
ハードディスク装置や磁気テープ装置では、再生された
信号をパーシャルレスポンス等化し、その後ビタビ復号
器などにより最尤復号することでデータを検出する、い
わゆるＰＲＭＬ方式（ＰａｒｔｉａｌＲｅｓｐｏｎｓ
ｅＭａｘｉｍｕｍＬｉｋｅｌｉｈｏｏｄ）が用いら
れる。このＰＲＭＬ方式では、再生されたデータに正確
に同期して信号を標本化する必要がある。

【０００３】以下に、このようなＰＲＭＬ方式による再
生信号処理部の従来例について、図面を参照して説明す
る。

【０００４】図１３は、磁気ディスクの従来の再生処理
部のブロック図である。図１３において、磁気ディスク
から再生された再生信号１０は、再生アンプ２において
増幅され、イコライザ３においてパーシャルレスポンス
等化される。等化された信号は、ＡＤ変換器（ＡＤＣ）
４において、クロック信号１１のタイミングで標本化さ
れ、ディジタル信号に変換されることで、標本化された
信号１２となる。標本化された信号１２は、ビタビ復号
器５においてビタビアルゴリズムにより最尤復号され、
磁気ディスクに記録されていたディジタル情報が検出さ
れて信号１３として出力される。

【０００５】一方、位相誤差検出回路６は、標本化され
ディジタル化された信号１２から位相誤差を検出する。
検出された位相誤差は、ＤＡ変換器（ＤＡＣ）７におい
てアナログ信号に変換され、ループフィルタ８を経て可
変周波数発振器（ＶＣＯ）９に入力される。可変周波数
発振器９は、ループフィルタ８の出力信号に応じた周波
数で発振し、クロック信号１１を発生しＡＤ変換器４に
標本化クロックとして帰還される。

【０００６】ここで、このような再生された信号をパー
シャルレスポンス等化し、その後ビタビ復号器により最
尤復号することでデータを検出するいわゆるＰＲＭＬ方
式では、再生されたデータに正確に同期して信号を標本
化する必要がある。このため、図１３の従来例では、Ａ
Ｄ変換器４、位相誤差検出回路６、ＤＡ変換器７、ルー
プフィルタ８、可変周波数発振器９からなるＰＬＬ（Ｐ
ｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路を構成してお
り、再生されたデータに同期したクロック信号１１を発
生するよう構成されている。

【０００７】このような従来のＰＲＭＬ方式による再生
信号処理の例は、例えば、ＰａｔｒｉｃｋＫ．Ｄ．Ｐ
ａｉ他著、”Ａ１６０−ＭＨｚａｎａｌｏｇｆｒ
ｏｎｔ−ｅｎｄＩＣｆｏｒＥＰＲ− ＰＲＭＬ
ｍａｇｎｅｔｉｃｓｔｏｒａｇｅｒｅａｄｃｈａ
ｎｎｅｌｓ”、ＩＥＥＥＪｏｕｒｎａｌｏｆｓｏ
ｌｉｄ−ｓｔａｔｅｃｉｒｃｕｉｔｓ、Ｖｏｌ．３
１、Ｎｏ．１１（１９９６年１１月）に記載されてい
る。

【０００８】ところで、図１３の例では、再生信号をパ
ーシャルレスポンス等化するためのイコライザ３はアナ
ログ回路により構成されている。しかしながら、等化の
高精度化や無調整化、ＬＳＩへの高集積化などの観点か
ら、パーシャルレスポンス等化をディジタル処理で行う
ことが好ましい。そこで、この場合の構成例を図１４に
示す。

【０００９】図１４は、パーシャルレスポンス等化をデ
ィジタル処理で行う従来例であり、先の図１３の例と同
機能のブロックには同番号を付した。図１３の例との違
いは、再生アンプ２の出力をＡＤ変換器４でそのまま標
本化およびディジタル化し、ディジタル信号処理の形態
でイコライザ１４によってパーシャルレスポンス等化す
る点である。この場合には、クロック信号１１を発生す
るためのＰＬＬ回路は、ＡＤ変換器４、イコライザ１
４、位相誤差検出回路６、ＤＡ変換器７、ループフィル
タ８、可変周波数発振器９からなる帰還ループで構成さ
れている。これにより、クロック信号１１は再生された
データに同期し、ＰＲＭＬ方式によりディジタル情報が
検出される。

【００１０】

【発明が解決しようとする課題】ところが、図１４の構
成においては、イコライザ１４をディジタル処理の形態
で行うため、クロック周期単位での多くの遅延が発生す
る。このため、ＰＬＬ回路の帰還ループ内の遅延量が多
くなり、ＰＬＬにより正しく位相同期が機能するための
周波数誤差範囲、いわゆるプルインレンジが極端に狭く
なってしまうという課題がある。これは、再生信号の周
波数変動が比較的大きい磁気テープ装置において一層大
きな課題である。

【００１１】そこで、本発明の目的は、たとえＰＬＬの
帰還ループ内の遅延量が大きい場合であっても、広いプ
ルインレンジが確保できるクロック再生装置を提供する
ことである。

【００１２】また、本発明の他の目的は、広いプルイン
レンジを確保するにあたり、再生信号を再生信号のデー
タレートより高い周波数でオーバーサンプリングする必
要はなく、再生信号のデータレートに等しい周波数で標
本化すればよいクロック再生装置を提供することであ
る。

【００１３】

【課題を解決するための手段】この目的のために、本発
明の請求項１記載のクロック再生装置は、再生信号をク
ロック信号のタイミングで標本化する標本化手段と、標
本化された信号から位相誤差を検出する第１の位相誤差
検出手段と、標本化された信号から周波数誤差を検出す
る周波数誤差検出手段と、第１の位相誤差検出手段と周
波数誤差検出手段とから位相周波数誤差信号を得る合成
手段と、位相周波数誤差信号を入力とする第１のフィル
タ手段と、第１のフィルタ手段の出力により発振周波数
が制御されクロック信号を発生する発振手段とを備えた
構成としたものである。

【００１４】この構成によれば、周波数誤差と位相誤差
の両方を検出し、それらを合成した位相周波数誤差信号
によって発振手段の発振周波数を制御するようにしたの
で、たとえＰＬＬの帰還ループ内の遅延量が大きい場合
であっても、広いプルインレンジが確保できる。また、
広いプルインレンジを確保するにあたり、再生信号を再
生信号のデータレートより高い周波数でオーバーサンプ
リングする必要はなく、再生信号のデータレートに等し
い周波数で標本化すればよい。

【００１５】本発明の請求項２記載のクロック再生装置
は、請求項１記載のクロック再生装置において、合成手
段を以下のように構成している。すなわち、周波数誤差
検出手段により検出される周波数誤差が所定の範囲より
も小さい場合には位相誤差検出手段の出力を選択して位
相周波数誤差信号として出力し、周波数誤差検出手段に
より検出される周波数誤差が所定の範囲よりも大きい場
合にはその周波数誤差の符号に応じた所定値を選択して
位相周波数誤差信号として出力することを特徴とする。

【００１６】この構成によれば、周波数が所定の範囲よ
りも大きくずれている場合には、そのずれの方向に応じ
てクロックの発振周波数が制御される。その結果、広い
プルインレンジが確保できる。

【００１７】本発明の請求項３記載のクロック再生装置
は、請求項１記載のクロック再生装置において、周波数
誤差検出手段を以下のように構成している。すなわち、
標本化された信号から位相誤差を検出する第２の位相誤
差検出手段と、第２の位相誤差検出手段により検出され
た位相誤差が概略−９０度から９０度の範囲にあること
を検出する位相範囲検出手段と、検出された位相誤差を
所定期間遅延する第１の遅延手段と、検出された位相誤
差と第１の遅延手段により遅延された位相誤差との差分
を得る第１の演算手段と、第１の演算手段の出力を位相
範囲検出手段により検出された範囲に限り平均化する平
滑手段とを備え、平滑手段の出力を周波数誤差信号とす
ることを特徴とする。

【００１８】この構成によれば、位相誤差の有効範囲を
位相範囲検出手段で検出し、その有効範囲における位相
誤差の変化から周波数誤差を検出できる。

【００１９】本発明の請求項４記載のクロック再生装置
は、請求項３記載のクロック再生装置において、位相範
囲検出手段を以下のように構成している。すなわち、第
１の演算手段の出力を所定期間遅延する第２の遅延手段
と、第１の演算手段の出力と第２の遅延手段の差分を得
る第２の演算手段と、第２の演算手段の出力の包絡線を
検出する包絡線検出手段と、包絡線の大きさを所定値と
比較する比較手段とを備え、比較手段の出力信号を位相
範囲検出信号としたことを特徴とする。

【００２０】この構成によれば、位相誤差が−９０度か
ら＋９０度以外の範囲では検出された位相誤差の分散が
大きいという性質を利用して有効な範囲を検出できる。

【００２１】本発明の請求項５記載のクロック再生装置
は、請求項１記載のクロック再生装置において、周波数
誤差検出手段を以下のように構成している。すなわち、
標本化された信号から位相誤差を検出する第２の位相誤
差検出手段と、第２の位相誤差検出手段により検出され
た位相誤差を所定期間遅延する第１の遅延手段と、検出
された位相誤差と第１の遅延手段により遅延された位相
誤差との差分を得る第１の演算手段と、第１の演算手段
の出力信号の符号を入力とする第２のフィルタ手段とを
備え、第２のフィルタ手段の出力を周波数誤差信号とす
ることを特徴とする。

【００２２】この構成によれば、位相誤差の変化の方向
から周波数誤差の方向を知るとともに、検出された位相
誤差の分散の性質を利用して周波数誤差を検出できる。

【００２３】本発明の請求項６記載のクロック再生装置
は、請求項１記載のクロック再生装置において、周波数
誤差検出手段を以下のように構成している。すなわち、
標本化された信号から位相誤差を検出する第２の位相誤
差検出手段と、第２の位相誤差検出手段により検出され
た位相誤差を所定期間遅延する第１の遅延手段と、検出
された位相誤差と第１の遅延手段により遅延された位相
誤差との差分を得る第１の演算手段と、第１の演算手段
の出力信号から小振幅の雑音を低減する非線形雑音低減
手段と、非線形雑音低減手段の出力信号の符号を入力と
する第２のフィルタ手段とを備え、第２のフィルタ手段
の出力を周波数誤差とすることを特徴とする。

【００２４】この構成によれば、非線形雑音低減手段に
より小振幅の雑音を低減することで、より安定して周波
数誤差を検出できる。

【００２５】本発明の請求項７記載のクロック再生装置
は、請求項６記載のクロック再生装置において、非線形
雑音低減手段を以下のように構成している。すなわち、
第１の演算手段の出力を所定の時間だけ遅延する第２の
遅延手段と、第１の演算手段と第２の遅延手段の出力と
の差分を得る第２の演算手段と、第２の演算手段の出力
を小振幅に限り通過させる非線形処理手段と、第１の演
算手段の出力と非線形処理手段との出力を混合する第３
の演算手段とを備えている。

【００２６】この構成によれば、大きな分散は維持した
まま小振幅雑音のみを低減できる。

【００２７】本発明の請求項８記載のクロック再生装置
は、請求項７記載のクロック再生装置において、第２の
遅延手段の遅延時間が第１の遅延手段の遅延時間と等し
いことを特徴とする。

【００２８】この構成によれば、非線形雑音低減手段の
入力信号に含まれる雑音成分を有効に抽出し、効果的に
小振幅の雑音を低減できる。

【００２９】本発明の請求項９記載のクロック再生装置
は、請求項１記載のクロック再生装置において、周波数
誤差検出手段を以下のように構成している。すなわち、
標本化された信号から位相誤差を検出する第２の位相誤
差検出手段と、第２の位相誤差検出手段により検出され
た位相誤差をそれぞれ異なる期間遅延するＮ個の遅延手
段と、検出された位相誤差とＮ個の遅延手段により遅延
された位相誤差との差分をそれぞれ得るＮ個の演算手段
と、Ｎ個の演算手段の出力信号の符号をそれぞれ入力と
するＮ個のフィルタ手段とを備え、Ｎ個のフィルタ手段
の出力をそれぞれ周波数誤差信号とすることを特徴とす
る。

【００３０】この構成によれば、わずかな周波数誤差か
ら大きな周波数誤差まで、広い範囲にわたって周波数誤
差を検出できる。

【００３１】本発明の請求項１０記載のクロック再生装
置は、請求項１記載のクロック再生装置において、周波
数誤差検出手段を以下のように構成している。すなわ
ち、標本化された信号から位相誤差を検出する第２の位
相誤差検出手段と、第２の位相誤差検出手段により検出
された位相誤差をそれぞれ異なる期間遅延するＮ個の遅
延手段と、検出された位相誤差とＮ個の遅延手段により
遅延された位相誤差との差分をそれぞれ得るＮ個の演算
手段と、Ｎ個の演算手段の出力信号からそれぞれ小振幅
の雑音を低減するＮ個の非線形雑音低減手段と、Ｎ個の
非線形雑音低減手段の出力信号の符号をそれぞれ入力と
するＮ個のフィルタ手段とを備え、Ｎ個のフィルタ手段
の出力を周波数誤差信号とすることを特徴とする。

【００３２】この構成によれば、広い範囲にわたって周
波数誤差を検出できるとともに、非線形雑音低減手段に
より小振幅の雑音を低減することで、より安定して周波
数誤差を検出できる。

【００３３】本発明の請求項１１記載のクロック再生装
置は、請求項１記載のクロック再生装置において、請求
項３，５，６，９または１０記載のクロック再生装置に
おいて、第２の位相誤差検出手段を以下のように構成し
ている。すなわち、標本化された信号から位相誤差を抽
出する位相誤差抽出手段と、位相誤差抽出手段の出力が
不連続にならないよう補間を行って位相誤差を出力する
補間手段とを備えている。

【００３４】この構成によれば、検出した位相誤差が不
連続とならないため、安定して周波数誤差を検出でき
る。

【００３５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。

【００３６】（第１の実施の形態）本発明のクロック再
生装置の第１の実施の形態を用いた、磁気再生装置の再
生信号処理部のブロック図を図１に示す。なお、図１で
先に図１４に示した従来例と同機能のブロックには同番
号を付した。

【００３７】図１において、磁気媒体から再生された再
生信号１０は、再生アンプ２において増幅され、ＡＤ変
換器（ＡＤＣ）４においてクロック信号１１のタイミン
グで再生信号１０のデータレートに概ね等しい周波数で
標本化され、ディジタル信号に変換される。ディジタル
化された再生信号は、イコライザ１４においてディジタ
ル信号処理の形態でパーシャルレスポンス等化され、標
本化された信号１２となる。なお、ここでのパーシャル
レスポンス等化は、記録からのインパルス応答が（１，
０，−１）となるように等化する、いわゆるパーシャル
レスポンス・クラス４を用いる。上記の標本化された信
号１２は、ビタビ復号器５においてビタビアルゴリズム
により最尤復号され、磁気媒体に記録されていたディジ
タル情報が検出され、信号１３として出力される。

【００３８】一方、信号１２は、位相誤差検出回路６お
よび周波数誤差検出回路２１にも供給される。位相誤差
検出回路６は、信号１２から位相誤差を検出して位相誤
差信号２５を出力する。また、周波数誤差検出回路２１
は、後に説明する構成および動作により周波数誤差を検
出し、周波数誤差信号２６を出力する。位相誤差信号２
５および周波数誤差信号２６は、合成回路２２に供給さ
れる。

【００３９】ここで、合成回路２２の構成を図２に示
す。図２において、選択回路３１には、位相誤差信号２
５、および正の所定の値Ａ（Ａ＞０）を表わす信号３
４、負の所定の値−Ａを表わす信号３５の３つの信号が
入力され、制御信号３３によりいずれか１つを選択して
位相周波数誤差信号２７を出力する。一方、周波数誤差
信号２６は比較器３２に入力され、これに応じた制御信
号３３が出力される。制御信号３３は、再生データの周
波数が標本化に用いているクロック信号１１の周波数に
比べて所定量以上に高い場合には信号３４が選択される
よう選択回路３１を制御する。また、再生データの周波
数が標本化に用いているクロック信号１１の周波数に比
べて所定量以上に低い場合には信号３５が選択されるよ
う選択回路３１を制御する。さらに、再生データの周波
数と標本化に用いているクロック信号１１の周波数との
誤差が所定量以内の場合には信号２５が選択されるよう
選択回路３１を制御する。

【００４０】さて、再び図１に戻り、合成回路２２より
得られた位相周波数誤差信号２７は、ループフィルタ２
３に入力される。ループフィルタ２３は、主として位相
誤差に対する応答特性を決める係数回路２５、主として
周波数誤差に対する応答特性を決める係数回路２６、さ
らに加算回路３０、１クロック周期だけ信号を遅延する
遅延回路２８、および加算回路２９から構成されてい
る。ループフィルタ２３の出力信号は、ＤＡ変換器２４
においてアナログ電圧に変換され、可変周波数発振器９
に入力される。可変周波数発振器９は、ＤＡ変換器２４
からの制御電圧に応じた周波数で発振してクロック信号
１１を発生し、ＡＤ変換器４の標本化クロックとして帰
還する。なお、可変周波数発振器９は、ＤＡ変換器２４
からの制御信号の電圧が高いほど高い周波数で発振す
る。

【００４１】ここで、ＡＤ変換器４、イコライザ１４、
位相誤差検出回路６および周波数誤差検出回路２１、合
成回路２２、ループフィルタ２３、ＤＡ変換器２４、可
変周波数発振器９からなる帰還ループは、再生データに
同期したクロック信号１１を発生するためのＰＬＬ回路
を構成している。これにより、クロック信号１１は再生
されたデータに同期し、ＰＲＭＬ方式によりディジタル
情報が検出される。

【００４２】上記において、再生アンプ２、ＡＤ変換器
４およびイコライザ１４が再生信号をクロック信号のタ
イミングで標本化する標本化手段を構成している。ま
た、位相誤差検出回路６が標本化された信号から位相誤
差を検出する第１の位相誤差検出手段を構成している。
また、周波数誤差検出回路２１が標本化された信号から
周波数誤差を検出する周波数誤差検出手段を構成してい
る。また、合成回路２２が第１の位相誤差検出手段と周
波数誤差検出手段とから位相周波数誤差信号を得る合成
手段を合成している。また、ループフィルタ２３が位相
周波数誤差信号を入力とする第１のフィルタ手段を構成
している。また、可変周波数発振器９が第１のフィルタ
手段の出力により発振周波数が制御されクロック信号を
発生する発振手段を構成している。

【００４３】つぎに、以上の構成において、再生データ
の周波数が標本化に用いているクロック信号１１の周波
数に比べて所定量以上高い場合の動作について説明す
る。

【００４４】再生データの周波数が標本化に用いている
クロック信号１１の周波数に比べて所定量以上高い場合
には、周波数誤差検出回路２１が周波数の誤差を検出し
周波数誤差信号２６を出力する。これに従い、合成回路
２２において、正の所定値Ａを表わす信号３４が選択さ
れて位相周波数誤差信号２７として出力される。位相周
波数誤差信号２７はループフィルタ２３に入力される。
ループフィルタ２３では、加算回路３０および遅延回路
２８により積分回路が構成されており、位相周波数誤差
信号２７として入力された正の所定値Ａが係数回路２６
を経て積分される。その結果、ループフィルタ２３の出
力は上昇し、ＤＡ変換器２４から可変周波数発振器９へ
加えられる制御電圧が高くなる。これにより、クロック
信号１１の周波数は徐々に高くなる。

【００４５】やがてクロック信号１１の周波数が再生デ
ータの周波数の所定範囲内に近づくと、合成回路２２で
は周波数誤差信号２６に基づいて位相誤差信号２５が選
択されて位相周波数誤差信号２７として出力される。そ
の結果、従来例のＰＬＬ回路と同様にしてクロック信号
１１は再生データの位相にロックする。なお、このとき
でも、ループフィルタ２３では加算回路３０および遅延
回路２８からなる積分回路により値が保持されるため、
可変周波数発振器９の発振周波数が維持され、再び周波
数がずれていくことはない。

【００４６】同様にして、再生データの周波数が標本化
に用いているクロック信号１１の周波数に比べて所定量
以上低い場合には、周波数誤差検出回路２１からの周波
数誤差信号２６に従い、合成回路２２において、負の所
定値−Ａを表わす信号３５が選択されて位相周波数誤差
信号２７として出力される。位相周波数誤差信号２７は
ループフィルタ２３に入力され、加算回路３０および遅
延回路２８からなる積分回路により、入力された負の所
定値−Ａが係数回路２６を経て積分される。その結果、
ループフィルタ２３の出力は下降し、ＤＡ変換器２４か
ら可変周波数発振器９への制御電圧低くなる。これによ
り、クロック信号１１の周波数は徐々に低くなる。

【００４７】やがてクロック信号１１の周波数が再生デ
ータの周波数の所定範囲内に近づくと、合成回路２２で
は周波数誤差信号２６に基づいて位相誤差信号２５が選
択されて位相周波数誤差信号２７として出力される。そ
の結果、従来例のＰＬＬ回路と同様にしてクロック信号
１１は再生データの位相にロックする。

【００４８】つぎに、図１における周波数誤差検出回路
２１の具体的構成について説明する。図３は、第１の実
施の形態における周波数誤差検出回路２１の構成を示す
ブロック図である。図３において、パーシャルレスポン
ス・クラス４等化された信号１２は第２の位相誤差検出
回路４０に入力され、位相誤差信号５０を得る。この第
２の位相誤差検出回路４０の構成を図４に示す。上記の
第２の位相誤差検出回路４０が標本化された信号から位
相誤差を検出する第２の位相誤差検出手段を構成してい
る。

【００４９】図４において、信号１２は位相誤差抽出回
路６９に入力される。位相誤差抽出回路６９はパーシャ
ルレスポンス・クラス４等化された信号から標本化ごと
に位相誤差情報を抽出するもので、信号を１クロック期
間だけ遅延する遅延回路（Ｄ）６０、信号１２を所定の
閾値で識別して０，１，−１のいずれかの３値の信号に
変える３値判別回路６１、３値判別回路６１の出力を１
クロック期間だけ遅延する遅延回路（Ｄ）６２、信号１
２と遅延回路６２の出力とを掛け合わせる乗算回路６
３、遅延回路６０の出力と３値判別回路６１の出力とを
掛け合わせる乗算回路６４、乗算回路６３の出力と乗算
回路６４の出力との差をとる減算回路６５とから構成さ
れ、信号７１を出力する。上記の位相誤差抽出回路６９
が、標本化された信号から位相誤差を抽出する位相誤差
抽出手段を構成している。

【００５０】この位相誤差抽出回路６９の動作について
は、例えば、ＲｏｙＤ．Ｃｉｄｅｃｉｙａｎ他
著、”ＡＰＲＭＬｓｙｓｔｅｍｆｏｒｄｉｇｉ
ｔａｌｍａｇｎｅｔｉｃｒｅｃｏｒｄｉｎｇ”、ＩＥ
ＥＥＪｏｕｒｎａｌｏｎｓｅｌｅｃｔｅｄａｒｅ
ａｓｉｎｃｏｍｍｕｎｉｃａｔｉｏｎｓ、Ｖｏｌ．
１０、Ｎｏ．１（１９９２年１月）に記載されている。
したがって、ここでは詳細な動作説明は省略するが、再
生信号のデータレートに等しい周波数で標本化された連
続する２標本値から位相誤差を抽出するものであり、連
続する２標本値の３値判別結果がいずれも零の場合、す
なわち図４における３値判別回路６１の出力と遅延回路
６２の出力がいずれも零の場合には、位相誤差を検出す
ることができず、このとき信号７１として零を出力す
る。

【００５１】さて、信号７１はつぎに補間回路７０に入
力される。補間回路７０は、選択回路６８、選択回路６
８の出力である位相誤差信号５０を１クロック期間遅延
する遅延回路６７、３値判別回路６１の出力と遅延回路
６２の出力とを入力とする論理回路６６とから構成され
ており、位相誤差信号５０を出力する。論理回路６６
は、３値判別回路６１の出力と遅延回路６２の出力とが
いずれも零の場合には遅延回路６７の出力が選択され、
それ以外の場合には信号７１が選択されるよう選択回路
６８を制御する。上記の補間回路７０が、位相誤差抽出
手段の出力が不連続にならないよう補間を行って位相誤
差を出力する補間手段を構成している。

【００５２】前述のように、位相誤差抽出回路６９では
連続する２標本値の３値判別結果がいずれも零の場合に
は位相誤差を検出することができず、このとき信号７１
として零を出力する。その結果、実際の位相誤差が連続
的に変化している場合であっても信号７１で示される位
相誤差はここで不連続となり、後の周波数誤差検出が正
しく機能しない。補間回路７０はこれを防ぐためのもの
で、連続する２標本値の３値判別結果がいずれも零の場
合には直前に検出された位相誤差と置き換えることで、
信号５０として出力される位相誤差信号を連続的変化さ
せる機能を持つ。

【００５３】さて、再び図３に戻って説明するのにあた
り、標本化に用いるクロック信号１１の周波数が再生デ
ータの周波数に比べて一定量だけが低い場合の各部の波
形を図５に示しながら説明する。

【００５４】いま、標本化に用いるクロック信号１１の
周波数が再生データの周波数に比べて一定量だけが低い
ものとすると、再生データの１周期に比べてクロック信
号１１の１周期の方が長いため、標本点の位相は徐々に
進んでいく。この場合の位相誤差信号５０の波形を図５
（ａ）に示す。なお、位相誤差信号５０はディジタル信
号の形態であるが、ここでは簡単のためアナログ量で示
す。第２の位相誤差検出回路４０の位相誤差検出特性
は、位相誤差が約−９０度から約＋９０度までの範囲で
は安定して位相誤差を検出でき、図５（ａ）の期間Ａに
見られるように、標本点の位相が徐々に進んでいく様子
がわかる。しかし、位相誤差が９０度からさらに進んで
１８０度に到達し、また−１８０度から進んで−９０度
に到達するまでの期間は、平均的には位相誤差が検出で
きるものの分散が極めて大きく、図５（ａ）の期間Ｂに
見られるような乱れた波形となる。

【００５５】さて、位相誤差信号５０は遅延回路４１に
おいて１クロック周期だけ遅延され、減算回路４２にお
いて位相誤差信号５０と遅延回路４１との差として信号
５１を得る。信号５１の波形を図５（ｂ）に示す。信号
５１は、位相誤差信号５０の時間に対する傾きを表わし
ており、図５（ｂ）の期間Ａは概ね正の値となってい
る。またその大きさは、標本化に用いるクロック信号１
１の周波数と再生データの周波数との周波数誤差の大き
さに比例する。上記の遅延回路４１は、第２の位相誤差
検出手段により検出された位相誤差を所定期間遅延する
第１の遅延手段を構成している。また、減算回路４２
は、検出された位相誤差と第１の遅延手段（遅延回路４
１）により遅延された位相誤差との差分を得る第１の演
算手段を構成している。

【００５６】つぎに、図３において、信号５１は遅延回
路４３において１クロック周期だけ遅延され、減算回路
４４において信号５１と遅延回路４３との差として信号
５２を得る。この信号５２の波形を図５（ｃ）に示す。
図５（ｃ）では、図５（ｂ）に示した信号５１の変動成
分のみが取り出され、期間Ａではその振幅が小さいのに
対して期間Ｂでは大きな振幅となっている。包絡線検出
回路４５では、信号５２の包絡線を検出して包絡線信号
５３として出力する。また、包絡線信号５３は比較器４
６において所定の閾値と比較され、包絡線信号５３の振
幅が小さいときに限りスイッチ４８が閉じられるようゲ
ート信号５４を出力する。このゲート信号５４の波形を
図５（ｄ）に示す。図５（ｄ）に見られるように、ゲー
ト信号５４は、期間Ａの範囲を検出する機能を果たして
おり、ゲート信号５４を得るための機能ブロックは位相
範囲検出回路４７により構成されている。

【００５７】この位相範囲検出回路４７は、第２の位相
誤差検出手段（第２の位相誤差検出回路４０）により検
出された位相誤差が概略−９０度から９０度の範囲にあ
ることを検出する位相範囲検出手段を構成している。ま
た、遅延回路４３が、第１の演算手段（減算回路４２）
の出力を所定期間遅延する第２の遅延手段を構成してい
る。また、減算回路４４が、第１の演算手段（減算回路
４２）の出力と第２の遅延手段（遅延回路４３）の差分
を得る第２の演算手段を構成している。また、包絡線検
出回路４５が、第２の演算手段（減算回路４４）の出力
の包絡線を検出する包絡線検出手段を構成している。ま
た、比較器４６が、包絡線の大きさを所定値と比較する
比較手段を構成し、比較手段の出力信号を位相範囲検出
信号としている。

【００５８】スイッチ４８は、ゲート信号５４が期間Ａ
の範囲を検出している期間に限り閉じられる。ローパス
フィルタ（ＬＰＦ）４９は、スイッチ４８を通過した信
号を平滑し、周波数誤差信号２６を出力する。上記のス
イッチ４８とＬＰＦ４９は、第１の演算手段（減算回路
４２）の出力を位相範囲検出手段（位相範囲検出回路４
７）により検出された範囲に限り平均化する平滑手段を
構成している。そして、平滑手段の出力を周波数誤差信
号２６とする。

【００５９】以上の動作の結果、信号５１が図５の期間
Ａに限りＬＰＦ４９で平滑される。信号５１の期間Ａの
部分の振幅は、前述したように標本化に用いるクロック
信号１１の周波数と再生データの周波数との周波数誤差
の大きさに比例するため、ＬＰＦ４９の出力である周波
数誤差信号２６も周波数誤差の大きさに比例したものと
なり、周波数誤差が検出できる。

【００６０】つぎに、これまでとは逆に標本化に用いる
クロック信号１１の周波数が再生データの周波数に比べ
て一定量だけが高い場合の各部の波形を図６に示す。図
６において、（ａ）は位相誤差信号５０、（ｂ）は信号
５１、（ｃ）は信号５２、（ｄ）はゲート信号５４であ
る。この場合には、再生データの１周期に比べてクロッ
ク信号１１の１周期の方が短いため、標本点の位相は徐
々に遅れていき、図６（ａ）の位相誤差信号５０の分散
が少ない期間Ａにおいてこの様子がわかる。また、図６
（ｂ）の信号５１はこの期間において概ね負の値とな
る。先の例と同様に、図６（ｄ）のゲート信号５４によ
り期間Ａの範囲を検出してこの部分に限り信号５１をＬ
ＰＦ４９で平滑することで、周波数誤差を周波数誤差信
号２６として得ることができる。なお、標本化に用いる
クロック信号１１の周波数が再生データの周波数に比べ
て高い場合には周波数誤差信号２６は負の値となり、そ
の絶対値は周波数誤差の大きさに比例する。

【００６１】このように、周波数誤差検出回路２１によ
り周波数誤差が周波数誤差信号２６として検出でき、前
述のように周波数がずれた状態からでも位相同期させる
ことができる。

【００６２】以上のように、第１の実施の形態では、周
波数誤差が周波数誤差信号２６として検出され、これを
合成回路２２において位相誤差と合成してループフィル
タ２３に供給する。この構成により、周波数の初期ずれ
量にかかわらず位相ロックさせることができ、正しく位
相同期が機能するための周波数誤差範囲、いわゆるプル
インレンジを広く確保できる。このため、ＰＬＬを構成
する帰還ループ内に遅延があってもよく、ディジタル処
理によるイコライザ１４をループ内に配置することが可
能となり、より高精度でかつ集積化に適した再生処理部
が構成できる。また、広いプルインレンジが確保できる
ため、時間軸変動の大きい磁気テープ装置でも安定して
クロックを再生できる。

【００６３】また、周波数誤差を検出するために再生信
号のデータレートより高い周波数で信号をオーバーサン
プリングする必要はなく、再生信号のデータレートに等
しい周波数で標本化すればよいため、ＡＤ変換器４やイ
コライザ１４の構成が複雑になることはない。

【００６４】（第２の実施の形態）つぎに、本発明のク
ロック再生装置の第２の実施の形態について説明する。

【００６５】本発明のクロック再生装置の第２の実施の
形態を用いた、磁気再生装置の再生信号処理部のブロッ
ク図は、先に示した図１と全く同じである。第１の実施
の形態との違いは、周波数誤差検出回路２１の内部構成
のみであるので、その部分に限り説明する。

【００６６】図７は、第２の実施の形態における周波数
誤差検出回路２１のブロック図である。なお、図３に示
した第１の実施の形態における周波数誤差検出回路２１
と同機能のブロックには同番号を付した。

【００６７】図７において、パーシャルレスポンス・ク
ラス４等化された信号１２は第２の位相誤差検出回路４
０に入力され、位相誤差信号５０を得る。位相誤差信号
５０は遅延回路４１において１クロック周期だけ遅延さ
れ、減算回路４２において位相誤差信号５０と遅延回路
４１との差として信号５１を得る。ここまでの構成は、
図３に示した先の第１の実施の形態と同じである。した
がって、標本化に用いるクロック信号１１の周波数が再
生データの周波数に比べて一定量だけが低い場合の位相
誤差信号５０および信号５１の波形は、それぞれ図５
（ａ）、（ｂ）に示したものとなる。

【００６８】つぎに、信号５１は符号抽出回路７５に入
力される。符号抽出回路７５は、信号５１が正の値のと
きには＋Ｂ（Ｂ＞０）を、信号５１が負の値のときには
−Ｂを、また信号５１が零のときには零を信号７７とし
てそれぞれ出力する。この信号７７は、ローパスフィル
タ（ＬＰＦ）７６において平均化される。上記のＬＰＦ
７６は、第１の演算手段（減算回路４２）の出力信号の
符号を入力とする第２のフィルタ手段を構成し、第２の
フィルタ手段の出力を周波数誤差信号としている。

【００６９】ここで、図５（ｂ）に示された信号５１の
波形を見ると、期間Ａの間は概ね正の値になっている。
一方期間Ｂの間は、平均的には負の値であるが、この期
間では分散が大きいため信号５１が正の値になる機会と
負の値になる機会は概ね等しい。すなわち、期間Ａでは
概ね正の値となり、期間Ｂでは正と負とが半々であるこ
とから、期間Ａおよび期間Ｂを合わせた全体としては、
信号５１は正の値を取る期間のほうが長くなる。したが
って、この信号５１の符号に応じた値をとる信号７７を
ＬＰＦ７６において平均化すると正の値となる。またそ
の大きさは、標本化に用いるクロック信号１１と再生デ
ータとの周波数誤差の大きさに概ね比例する。すなわ
ち、ＬＰＦ７６の出力は周波数誤差を表わすものとな
り、周波数誤差信号２６として出力される。

【００７０】同様にして、逆に標本化に用いるクロック
信号１１の周波数が再生データの周波数に比べて一定量
だけが高い場合の位相誤差信号５０、信号５１はそれぞ
れ図６（ａ）、（ｂ）のようになる。ここで、図６
（ｂ）の信号５１は期間Ａにおいて概ね負の値となり、
期間Ｂにおいては平均的には負の値であるが分散が大き
いため正の値になる機会と負の値になる機会は概ね等し
い。すなわち、期間Ａでは概ね負の値となり、期間Ｂで
は正と負とが半々であることから、期間Ａおよび期間Ｂ
を合わせた全体としては、信号５１は負の値を取る期間
のほうが長くなる。したがって、この信号５１の符号に
応じた値をとる信号７７はをＬＰＦ７６において平均化
すると負の値となり、またその絶対値の大きさは周波数
誤差の大きさに概ね比例する。

【００７１】このように、第２の実施の形態ではより簡
単な構成の周波数誤差検出回路２１により周波数誤差が
周波数誤差信号２６として検出できる。

【００７２】以上のように、第２の実施の形態でも第１
の実施の形態と同様に、周波数誤差が周波数誤差信号２
６として検出され、これを図１の合成回路２２において
位相誤差と合成してループフィルタ２３に供給すること
により、周波数の初期ずれ量にかかわらず位相ロックさ
せることができ、正しく位相同期が機能するための周波
数誤差範囲、いわゆるプルインレンジを広く確保でき
る。

【００７３】また、周波数誤差を検出するために再生信
号のデータレートより高い周波数で信号をオーバーサン
プリングする必要はなく、再生信号のデータレートに等
しい周波数で標本化すればよい。

【００７４】（第３の実施の形態）つぎに、本発明のク
ロック再生装置の第３の実施の形態について説明する。

【００７５】本発明のクロック再生装置の第３の実施の
形態を用いた磁気再生装置の再生信号処理部のブロック
図も、先に示した図１と全く同じである。第１ないし第
２の実施の形態との違いは、周波数誤差検出回路２１の
内部構成のみであり、その部分に限り説明する。

【００７６】図８は、第３の実施の形態における周波数
誤差検出回路２１のブロック図である。なお、図７に示
した第２の実施の形態における周波数誤差検出回路２１
と同機能のブロックには同番号を付した。図８の第３の
実施の形態における周波数誤差検出回路２１が第２の実
施の形態と異なる点は、信号５１がそのまま符号抽出回
路７５に入力されるのではなく、非線形雑音低減回路８
０を経て信号７９が符号抽出回路７５に入力されている
点にある。上記の非線形雑音低減回路８０が、第１の演
算手段（減算回路４２）の出力信号から小振幅の雑音を
低減する非線形雑音低減手段を構成している。

【００７７】非線形雑音低減回路８０は、信号５１を遅
延回路４１の遅延時間と同じ時間だけ遅延する遅延回路
８１、信号５１と遅延回路８１の出力との差を信号７８
として得る減算回路８２、信号７８のうち小振幅の信号
のみ通過させるリミッタ８３、リミッタ８３の出力信号
の振幅を１／２倍する係数回路８４、信号５１から係数
回路８４の出力を差し引く減算回路８５とから構成さ
れ、信号７９を出力する。

【００７８】上記の遅延回路８１が、第１の演算手段
（減算回路４２）の出力を所定の時間だけ遅延する第２
の遅延手段を構成している。また、減算回路８２が、第
１の演算手段（減算回路４２）と第２の遅延手段（遅延
回路８１）の出力との差分を得る第２の演算手段を構成
している。また、リミッタ８３が、第２の演算手段（減
算回路８２）の出力を小振幅に限り通過させる非線形処
理手段を構成している。また、上記の係数回路８４と減
算回路８５とが、第１の演算手段（減算回路４２）の出
力と非線形処理手段（リミッタ８３）との出力を混合す
る第３の演算手段を構成している。

【００７９】いま、標本化に用いるクロック信号１１の
周波数が再生データの周波数に比べて一定量だけが低い
ものとすると、位相誤差信号５０および信号５１の波形
は、第２の実施の形態と同様にそれぞれ図５（ａ）、
（ｂ）に示したものとなる。また、信号７８は、図５
（ｃ）に示すように、図５（ｂ）に示した信号５１の変
動成分のみが取り出され、期間Ａではその振幅が小さい
のに対して期間Ｂでは大きな振幅となっている。リミッ
タ８３は、期間Ａの小振幅の変動成分は概ねそのまま通
過させるが、期間Ｂの大振幅の変動成分は通過させな
い。このため、リミッタ８３を通過した期間Ａの小振幅
の変動成分のみが減算回路８５において低減され、期間
Ｂの大振幅の変動成分は減算回路８５においても低減さ
れない。その結果、信号７９は図５（ｅ）に示すものと
なり、信号５１の期間Ａの部分の変動成分がより抑圧さ
れ、期間Ｂの変動成分はそのまま維持された信号とな
る。なお、遅延回路８１の遅延時間を遅延回路４１の遅
延時間と等しくすることで、信号５１に含まれる雑音の
うち大きなエネルギーを占める周波数帯域の雑音が効果
的に低減できる。

【００８０】この信号７９は、符号抽出回路７５に入力
される。符号抽出回路７５は、先の第２の実施の形態と
同様に、信号５１が正の値のときには＋Ｂ（Ｂ＞０）
を、信号７９が負の値のときには−Ｂを、また信号５１
が零のときには零を信号７７としてそれぞれ出力する。
この信号７７は、ローパスフィルタ（ＬＰＦ）７６にお
いて平均化され、周波数誤差信号２６となる。

【００８１】ここで、図５（ｅ）に示された信号７９は
信号５１に比べて期間Ａの変動成分が少ないため、この
部分での符号をより正確に知ることができる。一方、期
間Ｂの部分では信号５１と同じように分散が大きく正の
値になる機会と負の値になる機会は概ね等しい。その結
果、先の第２の実施の形態に比べ、期間Ａおよび期間Ｂ
を合わせた全体としての符号の平均値がより正確に周波
数誤差を表わすこととなる。

【００８２】なお、標本化に用いるクロック信号１１の
周波数が再生データの周波数に比べて一定量だけが高い
ものとした場合には、信号７９は図６（ｅ）に示したよ
うになり、図６（ｅ）に示された信号７９は信号５１に
比べて期間Ａの変動成分が少ないため、この部分での符
号をより正確に知ることができる。一方、期間Ｂの部分
では信号５１と同じように分散が大きく正の値になる機
会と負の値になる機会は概ね等しい。その結果、先の第
２の実施の形態に比べ、期間Ａおよび期間Ｂを合わせた
全体としての符号の平均値がより正確に周波数誤差を表
わすこととなる。

【００８３】このように、第３の実施の形態は、非線形
雑音低減回路８０を用いることで、先の第２の実施の形
態に比べてより正確に周波数誤差を検出できる。

【００８４】（第４の実施の形態）つぎに、本発明のク
ロック再生装置の第４の実施の形態について説明する。

【００８５】本発明のクロック再生装置の第４の実施の
形態を用いた、磁気再生装置の再生信号処理部のブロッ
ク図を図９に示す。先に示した図１と同機能のブロック
には同番号を付した。

【００８６】第４の実施の形態がこれまでの実施の形態
と異なる点は、信号１２から周波数誤差を検出する周波
数誤差検出回路９０の内部構成、周波数誤差検出回路９
０から周波数誤差信号２６とともに第２の周波数誤差信
号９２が出力されること、および合成回路９１では位相
誤差信号２５と周波数誤差信号２６および第２の周波数
誤差信号９２の３つの信号から位相周波数誤差信号２７
を得るよう構成されている点である。以下に、これらの
相違部分についてのみ説明する。

【００８７】第４の実施の形態における周波数誤差検出
回路９０のブロック図を図１０に示す。なお、図７に示
した第２の実施の形態における周波数誤差検出回路２１
と同機能のブロックには同番号を付した。図１０におい
て、信号１２から周波数誤差信号２６を得るまでの部分
は第２の実施の形態と全く同じであり、説明を省略す
る。異なる点は、位相誤差信号５０から新たに第２の周
波数誤差信号９２を得るように構成した点である。

【００８８】位相誤差信号５０は、遅延回路１０１にお
いて１０クロック周期だけ遅延され、減算回路１０２に
おいて位相誤差信号５０と遅延回路１０１との差として
信号１０３を得る。信号１０３は符号抽出回路１０４に
入力される。符号抽出回路１０４は、信号１０３が正の
値のときには＋Ｂ（Ｂ＞０）を、信号５１が負の値のと
きには−Ｂを、また信号１０３が零のときには零を信号
１０５としてそれぞれ出力する。この信号１０５は、ロ
ーパスフィルタ（ＬＰＦ）１０６において平均化され、
第２の周波数誤差信号９２として出力される。

【００８９】上記の遅延回路４１，１０１が、第２の位
相誤差検出手段（第２の位相誤差検出回路４０）により
検出された位相誤差をそれぞれ異なる期間遅延するＮ個
（Ｎは、２以上の整数で、この例では、２個）の遅延手
段を構成している。また、減算回路４２，１０２が、検
出された位相誤差とＮ個の遅延手段（遅延回路４１，１
０１）により遅延された位相誤差との差分をそれぞれ得
るＮ個の演算手段を構成している。また、ＬＰＦ７６，
１０６が、Ｎ個の演算手段（減算回路４２，１０２）の
出力信号の符号をそれぞれ入力とするＮ個のフィルタ手
段を構成し、Ｎ個のフィルタ手段の出力をそれぞれ周波
数誤差信号とする。

【００９０】ここで、遅延回路４１の遅延時間が１クロ
ック周期期間であるのに対して、遅延回路１０１ではよ
り長い時間の遅延を行っている。このため信号１０３
は、信号５０の時間に対する変化の傾きを、信号５１に
比べてより強い感度で検出することができる。その結
果、標本化に用いるクロック信号１１と再生データの周
波数との差がごくわずかであり周波数誤差信号２６では
十分な検出ができない場合であっても、周波数誤差信号
９２は周波数のずれを検知することができる。

【００９１】さて図９に戻り、周波数誤差信号２６およ
び周波数誤差信号９２は、位相誤差信号２５とともに合
成回路９１に入力される。この合成回路９１のブロック
図を図１１に示す。

【００９２】図１１において、図２に示した第１の実施
の形態における合成回路２２と同機能のブロックには同
番号を付した。選択回路３１には、位相誤差信号２５、
および正の所定の値Ａ（Ａ＞０）を表わす信号３４、負
の所定の値−Ａを表わす信号３５の３つの信号が入力さ
れ、制御信号１１３によりいずれか１つを選択して位相
周波数誤差信号２７を出力する。

【００９３】一方、周波数誤差信号２６は比較器３２に
入力され、比較結果を信号３３として出力する。また、
周波数誤差信号９２は比較器１１０に入力され、比較結
果を信号１１１としてを出力する。

【００９４】論理回路１１２は、信号３３ないし信号１
１１が再生データの周波数が標本化に用いているクロッ
ク信号１１の周波数に比べて所定量以上に高いことを示
している場合には信号３４が選択されるよう制御信号１
１３により選択回路３１を制御する。また、信号３３な
いし信号１１１が再生データの周波数が標本化に用いて
いるクロック信号１１の周波数に比べて所定量以上に低
いことを示している場合には信号３５が選択されるよう
制御信号１１３により選択回路３１を制御する。さら
に、信号３３および信号１１１が再生データの周波数と
標本化に用いているクロック信号１１の周波数との誤差
が所定量以内であることを示している場合には信号２５
が選択されるよう制御信号１１３により選択回路３１を
制御する。選択回路３１は、このように選択された結果
を位相周波数誤差信号２７としてループフィルタ２３に
出力する。

【００９５】この図１１の回路と図２の回路との違い
は、図２の選択回路３１が信号３３のみで制御されてい
るのに対し、図１１の回路では信号３３と信号１１１の
２つの信号を参照し、その両者により選択回路３１が制
御される点である。

【００９６】前述のように、周波数誤差信号９２は周波
数誤差信号２６に対して、周波数のずれが小さい場合に
検出感度が高い。したがって、信号１１１を参照して選
択回路３１を制御することで、周波数のずれが比較的小
さい場合でも安定して周波数引き込みが行える。これに
対し、周波数のずれが大きく、例えば図５のＡの帰還が
遅延回路１０１の遅延時間よりも短くなると、周波数誤
差信号９２による周波数誤差の検出感度は低下してしま
う。しかしながら、この場合には、周波数誤差信号２６
により周波数のずれを検出できる。そのため、信号３３
を参照して選択回路３１を制御することで周波数のずれ
が比較的大きい場合でも引き込みが行える。

【００９７】以上の構成および動作の結果、第４の実施
の形態では、標本化に用いるクロック信号１１と再生デ
ータの周波数との差がごくわずかな場合から差が大きい
場合まで、広い範囲にわたって周波数誤差を検出でき、
その結果を位相周波数誤差信号２７としてループフィル
タ２３に出力する。これにより、ＰＬＬのプルインレン
ジをより一層広く確保したクロック再生装置が実現でき
る。

【００９８】（第５の実施の形態）つぎに、本発明のク
ロック再生装置の第５の実施の形態について説明する。

【００９９】本発明のクロック再生装置の第５の実施の
形態を用いた、磁気再生装置の再生信号処理部のブロッ
ク図は、先に第４の実施の形態で示した図９と全く同じ
である。第４の実施の形態との違いは、周波数誤差検出
回路９０の内部構成のみであり、その部分に限り説明す
る。

【０１００】図１２に第５の実施の形態における周波数
誤差検出回路９０のブロック図を示す。ここで、先の第
３の実施の形態である図８および第４の実施の形態であ
る図１０と同機能のブロックには同番号を付した。

【０１０１】さて図１２において、信号１２から周波数
誤差信号２６を得るまでの部分は図８に示した第３の実
施の形態と全く同じであり、説明を省略する。また、信
号１２から第２の周波数誤差信号９２を得るまでの部分
において先の第４の実施の形態と異なる点は、信号１０
３がそのまま符号抽出回路１０４に入力されるのではな
く、非線形雑音低減回路１２０を経て信号１２６が符号
抽出回路１０４に入力されている点にある。上記の非線
形雑音低減回路８０，１２０が、Ｎ個の演算手段（減算
回路４２，１０２）の出力信号からそれぞれ小振幅の雑
音を低減するＮ個の非線形雑音低減手段を構成してい
る。

【０１０２】非線形雑音低減回路１２０は、信号１０３
を遅延回路１０１の遅延時間と同じ時間だけ遅延する遅
延回路１２１、信号１０３と遅延回路１２１の出力との
差を信号１２７として得る減算回路１２２、信号１２７
のうち小振幅の信号のみ通過させるリミッタ１２３、リ
ミッタ１２３の出力信号の振幅を１／２倍する係数回路
１２４、信号１０３から係数回路１２４の出力を差し引
く減算回路１２５とから構成され、信号１２６を出力す
る。

【０１０３】ここで、この非線形雑音低減回路１２０の
動作は先の第３の実施の形態における非線形雑音低減回
路８０と同様であるので詳細な説明は省略するが、信号
１０３に含まれる小振幅の雑音成分のみを低減すること
で第２の周波数誤差信号９２として検出される周波数誤
差の検出をより確実なものする。なお、遅延回路１２１
の遅延時間を遅延回路１０１の遅延時間と等しくするこ
とで、信号１０２に含まれる雑音のうち大きなエネルギ
ーを占める周波数帯域の雑音が効果的に低減できる。

【０１０４】このように、第５の実施の形態は、第４の
実施の形態のより広い範囲にわたって周波数誤差を検出
できるという特徴に加え、非線形雑音低減回路８０およ
び１２０を用いることでより正確に周波数誤差を検出で
きる。

【０１０５】なお、上述した第１から第５の実施の形態
では、パーシャルレスポンス・クラス４の等化方式の場
合について説明したが、本発明はこれに限られるもので
はなく、他の等化方式の場合にも適用できる。

【０１０６】また、第１から第５の実施の形態では、再
生信号を標本化とともにディジタル化してディジタル処
理の形態で処理するものであったが、標本化された信号
をアナログ信号の形態で処理してもよい。つまり、サン
プルホールド回路を用いて、アナログ信号を標本化（標
本化のみでディジタル符号には変換しない）して標本化
されたアナログ信号をそのまま処理してもよいというこ
とである。

【０１０７】さらに、第４および第５の実施の形態では
２系統の周波数誤差検出機能を有するが、２系統以上の
複数系統備えていてもよい。

【０１０８】

【発明の効果】以上のように、本発明の請求項１記載の
クロック再生装置によれば、位相誤差を検出する他に、
周波数誤差を検出して位相誤差と合成してループフィル
タに入力する構成とすることで、周波数の初期ずれ量に
かかわらず位相ロックさせることができ、いわゆるプル
インレンジが広いクロック再生装置を提供できる。この
ため、ＰＬＬを構成する帰還ループ内に遅延があっても
よく、ディジタル処理によるイコライザをループ内に配
置することが可能となり、より高精度でかつ集積化に適
した再生処理部が構成できる。また、広いプルインレン
ジが確保できるため、時間軸変動の大きい磁気テープ装
置でも安定してクロックを再生できる。さらに、周波数
誤差を検出するために再生信号のデータレートより高い
周波数で信号をオーバーサンプリングする必要はなく、
再生信号のデータレートに等しい周波数で標本化すれば
よいため、ＡＤ変換器やイコライザの回路規模を増大さ
せることがない。

【０１０９】請求項２記載のクロック再生装置によれ
ば、周波数が所定の範囲よりも大きくずれている場合に
は、そのずれの方向に応じてクロックの発振周波数が制
御される。その結果、広いプルインレンジが確保でき
る。

【０１１０】請求項３記載のクロック再生装置によれ
ば、位相誤差の有効範囲を位相範囲検出手段で検出し、
その有効範囲における位相誤差の変化から周波数誤差を
検出できる。

【０１１１】請求項４記載のクロック再生装置によれ
ば、位相誤差が−９０度から＋９０度以外の範囲では検
出された位相誤差の分散が大きいという性質を利用して
有効な範囲を検出できる。

【０１１２】請求項５記載のクロック再生装置によれ
ば、位相誤差の変化の方向から周波数誤差の方向を知る
とともに、検出された位相誤差の分散の性質を利用して
周波数誤差を検出できる。

【０１１３】請求項６記載のクロック再生装置によれ
ば、非線形雑音低減手段により小振幅の雑音を低減する
ことで、より安定して周波数誤差を検出できる。

【０１１４】請求項７記載のクロック再生装置によれ
ば、大きな分散は維持したまま小振幅雑音のみを低減で
きる。

【０１１５】請求項８記載のクロック再生装置によれ
ば、非線形雑音低減手段の入力信号に含まれる雑音成分
を有効に抽出し、効果的に小振幅の雑音を低減できる。

【０１１６】請求項９記載のクロック再生装置によれ
ば、わずかな周波数誤差から大きな周波数誤差まで、広
い範囲にわたって周波数誤差を検出できる。

【０１１７】請求項１０記載のクロック再生装置によれ
ば、広い範囲にわたって周波数誤差を検出できるととも
に、非線形雑音低減手段により小振幅の雑音を低減する
ことで、より安定して周波数誤差を検出できる。

【０１１８】請求項１１記載のクロック再生装置によれ
ば、検出した位相誤差が不連続とならないため、安定し
て周波数誤差を検出できる。

【図面の簡単な説明】

【図１】本発明の第１、第２および第３の実施の形態を
用いた磁気再生装置の再生信号処理部の構成を示すブロ
ック図である。

【図２】本発明の第１、第２および第３の実施の形態に
おける合成回路の構成を示すブロック図である。

【図３】本発明の第１の実施の形態における周波数誤差
検出回路の構成を示すブロック図である。

【図４】本発明の第１から第５の実施の形態における第
２の位相誤差検出回路の構成を示すブロック図である。

【図５】本発明の第１から第５の実施の形態の動作を説
明する波形図である。

【図６】本発明の第１から第５の実施の形態の動作を説
明する波形図である。

【図７】本発明の第２の実施の形態における周波数誤差
検出回路の構成を示すブロック図である。

【図８】本発明の第３の実施の形態における周波数誤差
検出回路の構成を示すブロック図である。

【図９】本発明の第４および第５の実施の形態を用いた
磁気再生装置の再生信号処理部の構成を示すブロック図
である。

【図１０】本発明の第４の実施の形態における周波数誤
差検出回路の構成を示すブロック図である。

【図１１】本発明の第４および第５の実施の形態におけ
る合成回路の構成を示すブロック図である。

【図１２】本発明の第５の実施の形態における周波数誤
差検出回路の構成を示すブロック図である。

【図１３】従来の磁気再生装置の再生信号処理部の構成
を示すブロック図である。

【図１４】従来の磁気再生装置の再生信号処理部の構成
を示すブロック図である。

【符号の説明】

４ＡＤ変換器６位相誤差検出回路９可変周波数発振器２１，９０周波数誤差検出回路２２，９１合成回路２３ループフィルタ４０第２の位相誤差検出回路４１，４３，８１，１０１，１２１遅延回路４２，４４，８２，８５，１０２，１２２，１２５
減算回路４５包絡線検出回路４７位相範囲検出回路４９，７６，１０６ローパスフィルタ６９位相誤差抽出回路７０補間回路７５，１０４符号抽出回路８０，１１０非線形雑音低減回路８３，１２３リミッタ

Claims

【特許請求の範囲】

【請求項１】再生信号をクロック信号のタイミングで
標本化する標本化手段と、標本化された信号から位相誤
差を検出する第１の位相誤差検出手段と、前記標本化さ
れた信号から周波数誤差を検出する周波数誤差検出手段
と、前記第１の位相誤差検出手段と前記周波数誤差検出
手段とから位相周波数誤差信号を得る合成手段と、前記
位相周波数誤差信号を入力とする第１のフィルタ手段
と、前記第１のフィルタ手段の出力により発振周波数が
制御され前記クロック信号を発生する発振手段とを備え
たクロック再生装置。
【請求項２】合成手段は、周波数誤差検出手段により
検出される周波数誤差が所定の範囲よりも小さい場合に
は位相誤差検出手段の出力を選択して位相周波数誤差信
号として出力し、前記周波数誤差検出手段により検出さ
れる周波数誤差が前記所定の範囲よりも大きい場合には
その周波数誤差の符号に応じた所定値を選択して前記位
相周波数誤差信号として出力することを特徴とする請求
項１記載のクロック再生装置。
【請求項３】周波数誤差検出手段は、標本化された信
号から位相誤差を検出する第２の位相誤差検出手段と、
前記第２の位相誤差検出手段により検出された位相誤差
が概略−９０度から９０度の範囲にあることを検出する
位相範囲検出手段と、前記検出された位相誤差を所定期
間遅延する第１の遅延手段と、前記検出された位相誤差
と前記第１の遅延手段により遅延された位相誤差との差
分を得る第１の演算手段と、前記第１の演算手段の出力
を前記位相範囲検出手段により検出された範囲に限り平
均化する平滑手段とを備え、前記平滑手段の出力を周波
数誤差信号とすることを特徴とする請求項１記載のクロ
ック再生装置。
【請求項４】位相範囲検出手段は、第１の演算手段の
出力を所定期間遅延する第２の遅延手段と、前記第１の
演算手段の出力と前記第２の遅延手段の差分を得る第２
の演算手段と、前記第２の演算手段の出力の包絡線を検
出する包絡線検出手段と、前記包絡線の大きさを所定値
と比較する比較手段とを備え、前記比較手段の出力信号
を位相範囲検出信号としたことを特徴とする請求項３記
載のクロック再生装置。
【請求項５】周波数誤差検出手段は、標本化された信
号から位相誤差を検出する第２の位相誤差検出手段と、
前記第２の位相誤差検出手段により検出された位相誤差
を所定期間遅延する第１の遅延手段と、前記検出された
位相誤差と前記第１の遅延手段により遅延された位相誤
差との差分を得る第１の演算手段と、前記第１の演算手
段の出力信号の符号を入力とする第２のフィルタ手段と
を備え、前記第２のフィルタ手段の出力を周波数誤差信
号とすることを特徴とする請求項１記載のクロック再生
装置。
【請求項６】周波数誤差検出手段は、標本化された信
号から位相誤差を検出する第２の位相誤差検出手段と、
前記第２の位相誤差検出手段により検出された位相誤差
を所定期間遅延する第１の遅延手段と、前記検出された
位相誤差と前記第１の遅延手段により遅延された位相誤
差との差分を得る第１の演算手段と、前記第１の演算手
段の出力信号から小振幅の雑音を低減する非線形雑音低
減手段と、前記非線形雑音低減手段の出力信号の符号を
入力とする第２のフィルタ手段とを備え、前記第２のフ
ィルタ手段の出力を周波数誤差とすることを特徴とする
請求項１記載のクロック再生装置。
【請求項７】非線形雑音低減手段は、第１の演算手段
の出力を所定の時間だけ遅延する第２の遅延手段と、前
記第１の演算手段と前記第２の遅延手段の出力との差分
を得る第２の演算手段と、前記第２の演算手段の出力を
小振幅に限り通過させる非線形処理手段と、前記第１の
演算手段の出力と前記非線形処理手段との出力を混合す
る第３の演算手段とを備えた請求項６記載のクロック再
生装置。
【請求項８】第２の遅延手段は、その遅延時間が第１
の遅延手段の遅延時間と等しいことを特徴とする請求項
７記載のクロック再生装置。
【請求項９】周波数誤差検出手段は、標本化された信
号から位相誤差を検出する第２の位相誤差検出手段と、
前記第２の位相誤差検出手段により検出された位相誤差
をそれぞれ異なる期間遅延するＮ個の遅延手段と、前記
検出された位相誤差と前記Ｎ個の遅延手段により遅延さ
れた位相誤差との差分をそれぞれ得るＮ個の演算手段
と、前記Ｎの演算手段の出力信号の符号をそれぞれ入力
とするＮ個のフィルタ手段とを備え、前記Ｎ個のフィル
タ手段の出力をそれぞれ周波数誤差信号とすることを特
徴とする請求項１記載のクロック再生装置。
【請求項１０】周波数誤差検出手段は、標本化された
信号から位相誤差を検出する第２の位相誤差検出手段
と、前記第２の位相誤差検出手段により検出された位相
誤差をそれぞれ異なる期間遅延するＮ個の遅延手段と、
前記検出された位相誤差と前記Ｎ個の遅延手段により遅
延された位相誤差との差分をそれぞれ得るＮ個の演算手
段と、前記Ｎの演算手段の出力信号からそれぞれ小振幅
の雑音を低減するＮ個の非線形雑音低減手段と、前記Ｎ
個の非線形雑音低減手段の出力信号の符号をそれぞれ入
力とするＮ個のフィルタ手段とを備え、前記Ｎ個のフィ
ルタ手段の出力を周波数誤差信号とすることを特徴とす
る請求項１記載のクロック再生装置。
【請求項１１】第２の位相誤差検出手段は、標本化さ
れた信号から位相誤差を抽出する位相誤差抽出手段と、
前記位相誤差抽出手段の出力が不連続にならないよう補
間を行って位相誤差を出力する補間手段とを備えている
請求項３，５，６，９または１０記載のクロック再生装
置。