JP3683120B2 - クロック再生装置 - Google Patents
クロック再生装置 Download PDFInfo
- Publication number
- JP3683120B2 JP3683120B2 JP11005799A JP11005799A JP3683120B2 JP 3683120 B2 JP3683120 B2 JP 3683120B2 JP 11005799 A JP11005799 A JP 11005799A JP 11005799 A JP11005799 A JP 11005799A JP 3683120 B2 JP3683120 B2 JP 3683120B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- quality
- phase
- error
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/206—Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Description
【０００１】
【発明の属する技術分野】
本発明は、入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置に関するものである。
【０００２】
【従来の技術】
入力信号からデジタルデータを再生する信号再生装置では、再生されたデジタルデータに同期したクロック信号を再生するためのクロック再生装置が用いられる。信号再生装置は、再生されたクロック信号のタイミングに従って入力信号の標本化などの処理を行う。以下、デジタルデータを再生するために適したクロック信号、すなわち、クロック再生装置が再生すべき理想的なクロック信号をデータクロックと呼ぶ。これに対し、クロック再生装置により実際に再生されるクロック信号を再生クロック信号と呼ぶ。
【０００３】
ハードディスク装置や磁気テープ装置などの信号再生装置においては、記録媒体から再生された再生信号が入力信号として供給される。これらの装置では、デジタルデータを記録再生する方式としてＰＲＭＬ（Partial Response Maximum Likelihood ）方式が用いられる。ＰＲＭＬ方式を用いた信号再生装置では、再生信号がパーシャルレスポンス等化され、その後ビタビ復号器などにより最尤復号されることにより、記録媒体に記録されたデジタルデータが再生される。以下、ＰＲＭＬ方式を用いた信号再生装置の再生信号処理部の従来技術について、図面を参照して説明する。なお、図１９および図２０において、矢印付きの細い信号線はアナログ信号または１ビットのデジタル信号を、矢印付きの太い信号線は２ビット以上のデジタル信号をそれぞれ表すものとする。
【０００４】
図１９は、第１の従来技術によるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。この再生信号処理部の構成例は、例えば、Patrick K.D.Pai 他著、"A 160-MHz analog front-end IC for EPR-VI PRML magnetic storage read channels"、IEEE Journal of solid-state circuits、Vol.31、No.11 （１９９６年１１月）に記載されている。図１９に示す再生信号処理部において、クロック再生装置は符号１０１を付した部分である。再生信号１０は、磁気ディスクあるいは磁気テープなどの記録媒体から再生された信号である。再生信号１０には、データクロックに同期してデジタルデータが記録されているものとする。再生信号１０は再生アンプ２において増幅され、増幅された再生信号はイコライザ３においてパーシャルレスポンス等化される。イコライザ３の出力信号は、ＡＤ変換器４おいて再生クロック信号１１のタイミングで標本化および量子化され、復号器入力信号１２に変換される。復号器入力信号１２は、ビタビ復号器５においてビタビアルゴリズムにより最尤復号され、その復号結果が再生データ１３として出力される。再生データ１３がこの信号再生装置により再生されたデータとなる。
【０００５】
一方、復号器入力信号１２は位相誤差検出回路６に入力される。位相誤差検出回路６は、復号器入力信号１２を入力として、データクロックと再生クロック信号１１の位相誤差信号１４を検出する。位相誤差信号１４は、ＤＡ変換器７においてアナログ信号に変換され、ループフィルタ８を経て、発振制御信号１５となる。発振制御信号１５は、電圧制御発振器ＶＣＯ（Voltage Controlled Oscillator ）９に入力される。電圧制御発振器９は、発振制御信号１５により制御される周波数で発振し、再生クロック信号１１を生成する。再生クロック信号１１はＡＤ変換器４における標本化クロックとして使用される。第１の従来技術によるクロック再生装置１０１では、ＡＤ変換器４、位相誤差検出回路６、ＤＡ変換器７、ループフィルタ８、および電圧制御発振器９からなる帰還路により構成されるＰＬＬ（Phase Locked Loop ）回路により、データクロックに同期した再生クロック信号１１が生成される。
【０００６】
第１の従来技術によるクロック再生装置１０１では、再生信号に対してパーシャルレスポンス等化を行うイコライザ３は、アナログ回路により構成されている。しかしながら、等化処理を高精度に無調整で行うため、あるいは等化処理をＬＳＩ内部に集積するためには、イコライザをデジタル回路で構成することが望まれる。図２０は、第２の従来技術によるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図２０に示す再生信号処理部において、クロック再生装置は符号１０２を付した部分である。第１の従来技術によるクロック再生装置１０１では、ＡＤ変換の前にアナログ回路で構成されたイコライザ３によりパーシャルレスポンス等化が行われるのに対し、第２の従来技術によるクロック再生装置１０２では、ＡＤ変換の後にデジタル回路で構成されたイコライザ１６によりパーシャルレスポンス等化が行なわれる。第２の従来技術によるクロック再生装置１０２では、ＡＤ変換器４、イコライザ１６、位相誤差検出回路６、ＤＡ変換器７、ループフィルタ８、および電圧制御発振器９からなる帰還路により構成されるＰＬＬ回路により、データクロックに同期した再生クロック信号１１が生成される。
【０００７】
【発明が解決しようとする課題】
以上のようなクロック再生装置におけるＰＬＬ回路では、データクロックと再生クロック信号１１の同期がはずれた状態から、両クロック信号の同期がとれた状態になるために、両クロック信号の周波数の差について許容される誤差の範囲（以下、プルインレンジという）が広いことが望まれる。ところが、信号再生装置の再生信号処理部の構成として望ましい構成である第２の従来技術によるクロック再生装置１０２においては、プルインレンジが第１の従来技術によるクロック再生装置に比べて著しく狭くなるという問題がある。この理由は、イコライザ１６がデジタル回路で構成されるため、イコライザ１６内部において再生クロック信号１１の周期を単位とした遅延が発生することにより、ＰＬＬ回路の帰還ループ内の遅延量が増大し、このためデータクロックと再生クロック信号１１の位相の差（以下、位相誤差という）を再生クロック信号１１の制御に反映するのが遅れるためである。この問題は、再生信号の周波数変動が大きい磁気テープ装置において、特に顕著な問題となって現れる。このため、特に磁気テープ装置では図２０に示す第２の構成を採用できないため、等化処理の高精度化や無調整化、あるいはＬＳＩへの集積化が行えないという問題があった。
【０００８】
本発明は、以上の課題を解決するためになされたものであって、ＰＬＬ回路の帰還ループ内の遅延量が大きい場合であっても、広いプルインレンジを持ったクロック再生装置を提供することを目的とする。また、本発明は、広いプルインレンジを持つため、パーシャルレスポンス等化をデジタル処理で行え、等化処理の高精度化や無調整化、あるいはＬＳＩへの高集積化が可能なクロック再生装置を提供することを目的とする。
【０００９】
【課題を解決するための手段および発明の効果】
第１の発明のクロック再生装置は、入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置であって、
制御信号の供給を受け、前記制御信号に応じた周波数のクロック信号を発振クロック信号として生成する発振手段と、
前記発振クロック信号により前記入力信号を標本化し、前記入力信号の標本値を出力する標本化手段と、
前記標本値に基づき、前記デジタルデータの再生に使用すべきクロック信号に対する前記発振クロック信号の位相誤差を検出する位相誤差検出手段と、
前記標本値と前記標本値に対応する前記デジタルデータの推定値である仮判別結果とから、標本化された前記入力信号の品質の良否を判別する品質判別手段と、
前記位相誤差と前記品質判別手段による判別結果とに基づく位相周波数誤差信号を出力する位相周波数誤差検出手段と、
前記位相周波数誤差信号を平滑化して前記制御信号として前記発振手段に供給するフィルタ手段と、
を備え、
前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良であるときには前記位相誤差を出力し、前記品質が良から否へと変化した時点から少なくとも限定された所定期間は前記品質が良から否に変化した時点の前記位相誤差の符号に応じた誤差値を出力し、
前記発振クロック信号を、前記デジタルデータを再生するための前記クロック信号として出力することを特徴とする。
このような第１の発明によれば、位相誤差検出手段による位相誤差と品質判別手段による判別結果から得られた位相周波数誤差に基づいて発振クロック信号の周波数が制御されるので、データクロックと再生クロック信号の周波数が異なる状態からでも、両クロック信号の周波数と位相がともに一致した状態に復帰する、広いプルインレンジを持ったクロック再生装置を提供することができる。また、デジタル回路で実現されたイコライザをＰＬＬ回路の帰還ループ内に設けることができるため、等化処理の高精度化や無調整化、あるいはＬＳＩへの高集積化の点で望ましいクロック再生装置を提供することができる。
【００１１】
第２の発明のクロック再生装置は、入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置であって、
制御信号の供給を受け、前記制御信号に応じた周波数のクロック信号を発振クロック信号として生成する発振手段と、
前記発振クロック信号により前記入力信号を標本化し、前記入力信号の標本値を出力する標本化手段と、
前記標本値に基づき、前記デジタルデータの再生に使用すべきクロック信号に対する前記発振クロック信号の位相誤差を検出する位相誤差検出手段と、
前記標本値と前記標本値に対応する前記デジタルデータの推定値である仮判別結果とから、標本化された前記入力信号の品質の良否を判別する品質判別手段と、
前記発振クロック信号の周波数と所定の基準周波数との差を周波数誤差として検出する周波数誤差検出手段と、
前記位相誤差と前記品質判別手段による判別結果と前記周波数誤差とに基づく位相周波数誤差信号を出力する位相周波数誤差検出手段と、
前記位相周波数誤差信号を平滑化して前記制御信号として前記発振手段に供給するフィルタ手段と、
を備え、
前記位相周波数誤差検出手段は、前記周波数誤差の絶対値が閾値より小さいとき、前記品質が良である期間で前記位相誤差を出力し、前記品質が良から否へと変化した時点から少なくとも限定された所定期間は前記品質が良から否に変化した時点の前記位相誤差の符号に応じた誤差値を出力し、
前記発振クロック信号を、前記デジタルデータを再生するための前記クロック信号として出力することを特徴とする。
このような第２の発明によれば、位相誤差検出手段による位相誤差、品質判別手段による判別結果、および周波数誤差検出手段による周波数誤差から求めた位相周波数誤差に基づいて発振クロック信号の周波数が制御されるので、第１の発明と比較してより広いプルインレンジを持ち、かつ周波数誤差検出手段が容易に実現できるクロック再生装置を提供することができる。
また、このような第２の発明によれば、位相誤差検出手段による位相誤差と周波数誤差検出手段による周波数誤差から得られた位相周波数誤差に基づいて発振クロック信号の周波数が制御されるので、第１の発明と比較してより広いプルインレンジを持ったクロック再生装置を提供することができ、第１の発明による効果はより顕著なものとなる。
【００１３】
第３の発明のクロック再生装置は、入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置であって、
制御信号の供給を受け、前記制御信号に応じた周波数のクロック信号を発振クロック信号として生成する発振手段と、
前記発振クロック信号により前記入力信号を標本化し、前記入力信号の標本値を出力する標本化手段と、
前記標本値に基づき、前記デジタルデータの再生に使用すべきクロック信号に対する前記発振クロック信号の位相誤差を検出する位相誤差検出手段と、
前記標本値と前記標本値に対応する前記デジタルデータの推定値である仮判別結果とから、標本化された前記入力信号の品質の良否を判別する品質判別手段と、
前記位相誤差と前記品質判別手段による判別結果とに基づく位相周波数誤差信号を出力する位相周波数誤差検出手段と、
前記発振クロック信号の周波数と所定の基準周波数との差を周波数誤差として検出する周波数誤差検出手段と、
前記周波数誤差の絶対値が所定の閾値よりも小さいときには前記位相周波数誤差信号を選択し前記周波数誤差の絶対値が前記閾値よりも大きいときには前記周波数誤差を選択する選択手段と、
前記選択手段の出力を積分する積分手段と、
前記位相誤差検出手段の出力と前記積分手段の出力とを混合して前記制御信号として前記発振手段に供給する混合手段と、
を備え、
前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良であるときには前記位相誤差を出力し、前記品質が良から否へと変化した時点から少なくとも限定された所定期間は前記品質が良から否に変化した時点の前記位相誤差の符号に応じた誤差値を出力し、
前記発振クロック信号を、前記デジタルデータを再生するための前記クロック信号として出力することを特徴とする。
このような第３の発明によれば、周波数誤差検出手段による周波数誤差の絶対値が所定の閾値より大きいときには、位相誤差検出手段による位相誤差と品質判別手段による判別結果から得られた位相周波数誤差に代えて、周波数誤差の積分結果と位相誤差検出手段の出力信号が混合された信号に基づき発振クロック信号の周波数が制御されるので、第１の発明と比較してより広いプルインレンジを持ち、データクロックと再生クロック信号の周波数と位相が一致するまでの時間が短く、かつ周波数誤差検出手段が容易に実現できるクロック再生装置を提供することができる。
また、このような第３の発明によれば、周波数誤差検出手段による周波数誤差の絶対値が所定の閾値より大きいときには、位相誤差検出手段による位相誤差に代えて、周波数誤差の積分結果と位相誤差検出手段の出力信号が混合された信号に基づき発振クロック信号の周波数が制御されるので、第１の発明と比較してより広いプルインレンジを持ち、かつデータクロックと再生クロック信号の周波数と位相が一致するまでの時間が短いクロック再生装置を提供することができる。
更にまた、このような第３の発明によれば、周波数誤差の絶対値が所定の閾値より大きいときには周波数誤差と同じ符号を持った所定の誤差値により発振クロック信号の周波数が制御されるので、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００１４】
第４の発明のクロック再生装置は、第１ないし３のいずれかの発明において、
前記品質判別手段は、
前記標本値に基づき前記デジタルデータを推定して前記仮判別結果として出力する仮判別手段と、
前記仮判別結果に基づき基準値を発生させる基準値発生手段と、
前記標本値と前記基準値との差分を求める演算手段と、
を含み、
前記差分に基づき前記品質の良否を判別することを特徴とする。
【００１５】
第５の発明のクロック再生装置は、第４の発明において、
前記基準値発生手段は、標本化された前記入力信号の振幅変化に追随した基準値を発生させることを特徴とする。
このような第５の発明によれば、入力信号の振幅変化に追随して品質判別手段における基準値が変化するので、入力信号の振幅が時間の経過に伴い大きく変化する場合であっても、データクロックと再生クロック信号の周波数と位相がともに一致するクロック再生装置を提供することができる。
【００１６】
第６の発明のクロック再生装置は、第４の発明において、
前記品質判別手段は、前記差分の絶対値に基づく値を所定の閾値と比較し、前記比較の結果に基づき前記品質の良否を判別することを特徴とする。
【００１７】
第７の発明のクロック再生装置は、第４の発明において、
前記品質判別手段は、前記差分の自乗値に基づく値を所定の閾値と比較し、前記比較の結果に基づき前記品質の良否を判別することを特徴とする。
【００１８】
第８の発明のクロック再生装置は、第４の発明において、
前記品質判別手段は、ローパスフィルタを含み、前記ローパスフィルタ通過後の前記差分を所定の閾値と比較し、前記比較の結果に基づき前記品質の良否を判別することを特徴とする。
このような第８の発明によれば、ローパスフィルタ通過後の差分に基づいて入力信号の品質が判別されるので、入力信号に含まれる雑音の影響を受けずに、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００１９】
第９の発明のクロック再生装置は、第１または３のいずれかの発明において、
前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差の符号を取り込んで保持し、前記品質が良であるときには前記位相誤差を出力し、前記品質が否であるときには前記保持された符号に応じた所定の誤差値を出力することを特徴とする。
このような第９の発明によれば、品質が否に変化したときに保持された符号により定まる所定の値を誤差値とするので、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００２０】
第１０の発明のクロック再生装置は、第１または３のいずれかの発明において、
前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記品質が良であるときには前記位相誤差を出力し、前記品質が否であるときには前記保持された符号に応じた所定の誤差値を出力することを特徴とする。
このような第１０の発明によれば、位相誤差フィルタ手段通過後の位相誤差により入力信号の品質が判別されるので、入力信号に含まれる雑音の影響を受けずに、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００２１】
第１１の発明のクロック再生装置は、第１または３のいずれかの発明において、
前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記品質が良であるときには前記位相誤差を出力し、前記品質が否であるときには前記品質が否であると判別された時点から所定の時間内に限り前記保持された符号に応じた所定の誤差値を出力することを特徴とする。
このような第１１の発明によれば、位相誤差フィルタ手段通過後の位相誤差により入力信号の品質が判別されるので、入力信号に含まれる雑音の影響を受けずに、データクロックと再生クロック信号の周波数と位相がともに確実に一致し、かつ品質が否である期間が所定の時間内に制限されているので、再生クロック信号の周波数がデータクロックの周波数から誤って大きくずれることがないクロック再生装置を提供することができる。
【００２３】
第１２の発明のクロック再生装置は、第２の発明において、
前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差の符号を取り込んで保持し、前記周波数誤差の絶対値が所定の閾値より大きいときには、前記周波数誤差と同じ符号を持った所定の第１誤差値を出力し、前記周波数誤差の絶対値が前記閾値より小さいときには、前記品質が良である期間で前記位相誤差を出力し前記品質が否である期間で前記保持された符号に応じた所定の第２誤差値を出力することを特徴とする。
このような第１２の発明によれば、周波数誤差の絶対値が所定の閾値より大きいときには第２の発明と同様に動作し、その後周波数誤差の絶対値が所定の閾値より小さくなったときには、第９の発明と同様に動作するので、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００２４】
第１３の発明のクロック再生装置は、第２の発明において、
前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記周波数誤差の絶対値が所定の閾値より大きいときには、前記周波数誤差と同じ符号を持った所定の第１誤差値を出力し、前記周波数誤差の絶対値が前記閾値より小さいときには、前記品質が良である期間で前記位相誤差を出力し前記品質が否である期間で前記保持された符号に応じた所定の第２誤差値を出力することを特徴とする。
このような第１３の発明によれば、周波数誤差の絶対値が所定の閾値より大きいときには第２の発明と同様に動作し、その後周波数誤差の絶対値が所定の閾値より小さくなったときには、第１０の発明と同様に動作するので、入力信号に含まれる雑音の影響を受けずに、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００２５】
第１４の発明のクロック再生装置は、第２の発明において、
前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記周波数誤差の絶対値が所定の閾値より大きいときには、前記周波数誤差と同じ符号を持った所定の第１誤差値を出力し、前記周波数誤差の絶対値が前記閾値より小さいときには、前記品質が良である期間で前記位相誤差を出力し前記品質が否である期間では前記品質が否であると判別された時点から所定の時間内に限り前記保持された符号に応じた所定の第２誤差値を出力することを特徴とする。
このような第１４の発明によれば、周波数誤差の絶対値が所定の閾値より大きいときには第２の発明と同様に動作し、その後周波数誤差の絶対値が所定の閾値より小さくなったときには、第１１の発明と同様に動作するので、入力信号に含まれる雑音の影響をうけずに、再生クロック信号の周波数がデータクロックの周波数から誤って大きくずれることがない、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００２７】
第１５の発明のクロック再生装置は、第１または２のいずれかの発明において、
前記フィルタ手段は、前記位相周波数誤差検出手段の出力を積分する積分手段を含むことを特徴とする。
このような第１５の発明によれば、検出された位相周波数誤差の変化に対して発振手段が生成する再生クロック信号の周波数がなめらかに変化するクロック再生装置を提供することができる。
【００２８】
第１６の発明のクロック再生装置は、第１ないし３のいずれかの発明において、
前記標本化手段は、前記発振クロック信号により標本化された前記入力信号を等化して前記標本値として出力する等化手段を含むことを特徴とする。
このような第１６の発明によれば、ＰＲＭＬ方式を採用した信号再生装置の再生信号処理部に用いられるクロック再生装置を提供することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。なお、図１から図１８において、同じ機能のブロックには同じ符号を付している。また、回路の構成を示すブロック図においては、矢印付きの細い信号線はアナログ信号または１ビットのデジタル信号を、矢印付きの太い信号線は２ビット以上のデジタル信号をそれぞれ表すものとする。
【００３０】
＜第１の実施形態＞
図１は、本発明の第１の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図１に示す再生信号処理部において、本発明の第１の実施形態であるクロック再生装置は符号１１１を付した部分である。記録媒体から再生された再生信号１０は、再生アンプ２において増幅され、ＡＤ変換器４において再生クロック信号１１のタイミングで標本化および量子化され、デジタル再生信号１７に変換される。デジタル再生信号１７は、イコライザ１６においてデジタル処理によりパーシャルレスポンス等化され、復号器入力信号１２となる。ここで、イコライザ１６は、データ記録系からデータ再生系までの系のインパルス応答が（１、０、−１）であるパーシャルレスポンス・クラス４による等化処理を行う。復号器入力信号１２はビタビ復号器５においてビタビアルゴリズムにより最尤復号され、記録媒体に記録されていたデジタルデータが再生データ１３として出力される。
【００３１】
一方、復号器入力信号１２は、ビタビ復号器５とともに、位相誤差検出回路６および信号品質判別回路２１に入力される。位相誤差検出回路６は、復号器入力信号１２を入力として、後述する手段によりデータクロックと再生クロック信号１１の位相誤差を検出し、その結果を位相誤差信号２５として出力する。信号品質判別回路２１は、復号器入力信号１２を入力として、後述する手段により復号器入力信号１２に係る信号品質を判別して、その結果を品質判別信号２６として出力する。位相誤差信号２５および品質判別信号２６は位相周波数誤差検出回路２２に入力される。位相周波数誤差検出回路２２は、後述する手段により位相誤差信号２５および品質判別信号２６から位相周波数誤差信号２７を求める。位相周波数誤差信号２７はループフィルタ２３に入力される。ループフィルタ２３は、主として位相誤差に対する応答特性を決める係数回路２０、主として周波数誤差に対する応答特性を決める係数回路１９、加算回路３０、遅延回路２８、および加算回路２９から構成される。ここで、加算回路３０と遅延回路２８は、係数回路１９の出力信号である位相周波数誤差乗算結果９１をクロックごとに積分する積分回路を構成する。ループフィルタ２３の出力信号であるフィルタ出力信号１８は、ＤＡ変換器２４においてアナログ信号に変換され発振制御信号１５となる。発振制御信号１５は電圧制御発振器９に入力される。電圧制御発振器９は発振制御信号１５に応じた周波数で発振し、再生クロック信号１１を生成する。電圧制御発振器９は、発振制御信号１５の値が大きいほど高い周波数で発振するものとする。再生クロック信号１１はＡＤ変換器４の標本化クロックとして使用される。
【００３２】
クロック再生装置１１１において、ＡＤ変換器４、イコライザ１６、位相誤差検出回路６、信号品質判別回路２１、位相周波数誤差検出回路２２、ループフィルタ２３、ＤＡ変換器２４、および電圧制御発振器９からからなる帰還ループはＰＬＬ回路を構成する。このＰＬＬ回路を構成する機能ブロックのうち、本実施形態を特徴づける要素である位相誤差検出回路６、信号品質判別回路２１、および位相周波数誤差検出回路２２の構成と動作について説明する。
【００３３】
図２は、位相誤差検出回路６の構成を示すブロック図である。図２に示す位相誤差検出回路は、復号器入力信号１２を１クロック期間だけ遅延させる遅延回路３６、復号器入力信号１２を所定の閾値と比較して、１、０、あるいは−１の３値のうちいずれかの値を出力する３値判別回路３１、３値判別回路３１の出力を１クロック期間だけ遅延させる遅延回路３２、復号器入力信号１２と遅延回路３２の出力を乗算する乗算回路３３、遅延回路３６の出力と３値判別回路３１の出力を乗算する乗算回路３４、および、乗算回路３４の出力と乗算回路３３の出力の差分を求める減算回路３５から構成される。この構成により、位相誤差検出回路６は、復号器入力信号１２を入力として、データクロックと再生クロック信号１１の位相誤差を再生クロック信号１１の１クロックごとに検出し、その結果を位相誤差信号２５として出力する。位相誤差検出回路６の動作の詳細については、例えば、Roy D. Cideciyan他著、"A PRML system for digital magnetic recording"、IEEE Journal on selected areas in communications、Vol.10、No.1（１９９２年１月）に記載されている。データクロックと再生クロック信号１１の位相誤差を横軸に、位相誤差信号２５の値を縦軸にそれぞれとったグラフにより位相誤差検出回路６の特性を表すと、その位相比較特性は図３に示すようになる。
【００３４】
図４は、信号品質判別回路２１の構成を示すブロック図である。図４に示す信号品質判別回路において、復号器入力信号１２は３値判別回路３７および減算回路３９に入力される。復号器入力信号１２はパーシャルレスポンス・クラス４等化された信号であるため、雑音や位相誤差が無いときは「Ａ」、「０」あるいは「−Ａ」（ただし、Ａは所定の振幅を表す定数）のいずれかの値をとる。しかし実際には、雑音や位相誤差の発生により、復号器入力信号１２の値は上記の３つの値を含んだある範囲に分布する。そこで、３値判別回路３７は、復号器入力信号１２が「Ａ／２」より大きいときは値「１」を、復号器入力信号１２が「−Ａ／２」以上かつ「Ａ／２」以下のときは値「０」を、「−Ａ／２」より小さいときは値「−１」をそれぞれ選択して仮判別信号４３として出力する。選択回路３８は、仮判別信号４３が「１」、「０」あるいは「−１」である場合に、それぞれ値「Ａ」、値「０」あるいは値「−Ａ」を選択して、基準値信号４４として出力する。３値判別回路３７において正しく仮判別が行われた場合には、基準値信号４４は復号器入力信号１２から雑音やデータクロックと再生クロック信号１１の位相誤差を除いた値となる。減算回路３９は、復号器入力信号１２と基準値信号４４との差分４５を求める。差分４５は絶対値回路４０において絶対値に変換され、ローパスフィルタ（Low Pass Filter ：ＬＰＦ）４１において平滑化されて、誤差信号４６となる。誤差信号４６は、復号器入力信号１２についての理想値と実際値との差の平均的な大きさを表す。比較回路４２は誤差信号４６を所定の閾値と比較し、復号器入力信号１２に係る信号品質を以下のように判別する。すなわち、比較回路４２は、誤差信号４６が所定の閾値以下である場合は信号品質「良」を表す値Ｌレベル（ローレベル）を、誤差信号４６が所定の閾値より大きい場合は信号品質「否」を表す値をＨレベル（ハイレベル）をそれぞれ品質判別信号２６として出力する。なお、図４に示す信号品質判別回路では、差分４５に対して絶対値回路４０においてその絶対値を取る構成としたが、これに代えて、差分４５に対して自乗値を取る構成としても良い。
【００３５】
図５は、位相周波数誤差検出回路２２の構成を示すブロック図である。図５に示す位相周波数誤差検出回路おいて、位相誤差信号２５は符号保持回路４８および選択回路４９に入力される。品質判別信号２６は立ち上がり検出回路４７および選択回路４９に入力される。立ち上がり検出回路４７は、品質判別信号２６の立ち上がりを検出した時は値「１」を、品質判別信号２６の立ち上がりを検出しない時は値「０」をそれぞれ品質変化信号５０として出力する。品質変化信号５０は符号保持回路４８に入力される。符号保持回路４８は、品質変化信号５０が「１」である時に位相誤差信号２５の符号を取り込んで保持し、その値を保持符号信号５１として出力する。保持符号信号５１は選択回路４９に入力される。選択回路４９には、品質判別信号２６、保持符号信号５１、位相誤差信号２５、および所定の値「Ｂ」と「−Ｂ」が入力される。選択回路４９は、品質判別信号２６がＬレベルの場合は位相誤差信号２５を、品質判別信号２６がＨレベルでかつ保持符号信号５１が正の場合は値「Ｂ」を、品質判別信号２６がＨレベルでかつ保持符号信号５１が負の場合は値「−Ｂ」を、それぞれ選択して出力する。
【００３６】
次に、データクロックと再生クロック信号１１の周波数が異なった状態から、両クロック信号の周波数が一致し、位相同期がとれた状態に至るまでの本実施形態のクロック再生装置１１１の動作について説明する。
【００３７】
図６は、データクロックの周波数が再生クロック信号１１の周波数よりも高い値に変化した場合について、本実施形態のクロック再生装置１１１の動作を説明するための信号波形図である。図６（ａ）は、データクロックと再生クロック信号１１との位相差の変化を−πからπの範囲で示した図である。図６（ｂ）、図６（ｃ）および図６（ｄ）は、それぞれ位相誤差信号２５、品質判別信号２６および位相周波数誤差信号２７の変化を示す図である。図６（ｅ）は、データクロックおよび再生クロック信号１１の周波数の変化を示す図である。図６（ｅ）において、破線および実線はそれぞれデータクロックおよび再生クロック信号１１の周波数の変化を表す。
【００３８】
（期間１） 時刻ｔ１以前
ＰＬＬ回路は同期がとれた状態にあり、データクロックと再生クロック信号１１の周波数と位相はともに一致した状態であるとする。
【００３９】
（期間２） 時刻ｔ１から時刻ｔ２まで
時刻ｔ１に、データクロックの周波数がｆ１からより高い周波数であるｆ２に変化し、その結果ＰＬＬ回路の同期がはずれた状態になったとする。時刻ｔ１以降、データクロックの周波数に対して再生クロック信号１１の周波数は相対的に低くなり、再生クロック信号１１の周期はデータクロックの周期より相対的に長くなる。このため、再生クロック信号１１のタイミングで標本化された復号器入力信号１２の位相は１クロックごとに進む。この結果、図６（ａ）に示す位相差は０から正の方向にずれ、これに対応して位相誤差信号２５は図６（ｂ）に示すように変化する。時刻ｔ２までは位相差が小さいため、図６（ｃ）に示す品質判別信号２６はＬレベルであり、位相周波数誤差検出回路２２は位相周波数誤差信号２７として位相誤差信号２５を選択する。このため、位相周波数誤差信号２７は図６（ｄ）に示すように変化する。したがって、図６（ｅ）において実線で示すように、位相周波数誤差信号２７の変化に対応して再生クロック信号１１の周波数はわずかに上昇する。
【００４０】
（期間３） 時刻ｔ２から時刻ｔ３まで
位相差が大きくなるに従い位相誤差信号２５も大きくなり、時刻ｔ２において品質判別信号２６がＨレベルに変化する。位相周波数誤差検出回路２２は、時刻ｔ２における位相誤差信号２５の符号である値「正」を符号保持回路４８に取り込む。このため、時刻ｔ２以降、位相周波数誤差信号２７として値「Ｂ」が選択される。その後、位相差が再び小さくなり、時刻ｔ３において品質判別信号２６がＬレベルに変化するまで、位相周波数誤差信号２７が値「Ｂ」である状態が維持される。この結果、フィルタ出力信号１８は、加算回路３０と遅延回路２８により構成される積分回路により積分されて上昇し、再生クロック信号１１の周波数は上昇する。
【００４１】
（期間４） 時刻ｔ３から時刻ｔ４まで
位相差が再び小さくなり、時刻ｔ３から時刻ｔ４までは品質判別信号２６がＬレベルとなる。この期間、位相周波数誤差検出回路２２は位相周波数誤差信号２７として位相誤差信号２５を選択する。この期間について位相周波数誤差信号２７を積分するとほぼ零になるため、フィルタ出力信号１８の直流成分はほとんど変化しない。したがって、再生クロック信号１１の周波数はほとんど変化しない。
【００４２】
（期間５） 時刻ｔ４から時刻ｔ５まで
位相差が再び大きくなり、時刻ｔ４から時刻ｔ５までは品質判別信号２６がＨレベルとなる。この期間における回路の動作は時刻ｔ２から時刻ｔ３までの期間における動作と同様であるため、再生クロック信号１１の周波数はさらに上昇し、データクロックの周波数であるｆ２に近づく。ただし、再生クロック信号１１の周波数がｆ２に近づくため、位相差の変化はゆるやかになる。
【００４３】
（期間６） 時刻ｔ５から時刻ｔ６まで
回路は時刻ｔ３から時刻ｔ４までの期間と同様の動作を行う。このため、再生クロック信号１１の周波数はほとんど変化しない。
【００４４】
（期間７） 時刻ｔ６から時刻ｔ７まで
回路は時刻ｔ２から時刻ｔ３までの期間と同様の動作を行う。このため、再生クロック信号１１の周波数はさらに上昇し、ついにはｆ２をやや上回る状態になる。
【００４５】
（期間８） 時刻ｔ７から時刻ｔ８まで
位相差が再び小さくなり、時刻ｔ７において品質判別信号２６がＬレベルに変化し、かつ、時刻ｔ７における再生クロック信号１１の周波数はｆ２に十分近くなる。時刻ｔ７以降、ＰＬＬ回路の通常の引き込み動作により、再生クロック信号１１の周波数と位相はデータクロックの周波数と位相にそれぞれ近づく。この結果、時刻ｔ８においてデータクロックと再生クロック信号１１の周波数と位相がともに一致した状態となる。
【００４６】
（期間９） 時刻ｔ８以降
ＰＬＬ回路は同期がとれた状態に戻り、データクロックと再生クロック信号１１の周波数と位相がともに一致した状態となる。
【００４７】
図７は、データクロックの周波数が再生クロック信号１１の周波数よりも低い値に変化した場合について、本実施形態のクロック再生装置１１１の動作を説明するための信号波形図である。図７に示す信号の種類は図６に示す信号の種類と同じである。
【００４８】
（期間１） 時刻ｔ１以前
ＰＬＬ回路は同期がとれた状態にあり、データクロックと再生クロック信号１１の周波数と位相がともに一致した状態であるとする。
【００４９】
（期間２） 時刻ｔ１から時刻ｔ２まで
時刻ｔ１に、データクロックの周波数がｆ２からより低い周波数であるｆ１に変化し、その結果ＰＬＬ回路の同期がはずれた状態になったとする。時刻ｔ１以降、データクロックの周波数に対して再生クロック信号１１の周波数は相対的に高くなり、再生クロック信号１１の周期はデータクロックの周期より相対的に短くなる。このため、再生クロック信号１１のタイミングで標本化された復号器入力信号１２の位相は１クロックごとに遅れる。この結果、図７（ａ）に示す位相差は０から負の方向にずれ、これに対応して位相誤差信号２５は図７（ｂ）に示すように変化する。時刻ｔ２までは位相差が小さく、図７（ｃ）に示す品質判別信号２６はＬレベルであり、位相周波数誤差検出回路２２は位相周波数誤差信号２７として位相誤差信号２５を選択する。このため、位相周波数誤差信号２７は図７（ｄ）に示すように変化する。したがって、図７（ｅ）において実線で示すように、位相周波数誤差信号の変化に対応して再生クロック信号１１の周波数はわずかに下降する。
【００５０】
（期間３） 時刻ｔ２から時刻ｔ３まで
位相差が大きくなるに従い、位相誤差信号２５は小さくなり、時刻ｔ２において品質判別信号２６がＨレベルに変化する。位相周波数誤差検出回路２２は、時刻ｔ２における位相誤差信号２５の符号である値「負」を符号保持回路４８に取り込む。このため、時刻ｔ２以降、位相周波数誤差信号２７として値「−Ｂ」が選択される。その後、位相差が再び小さくなり、時刻ｔ３において品質判別信号２６がＬレベルに変化するまで、位相周波数誤差信号２７が値「−Ｂ」である状態が維持される。この結果、フィルタ出力信号１８は、加算回路３０と遅延回路２８により構成される積分回路により積分されて下降し、再生クロック信号１１の周波数は下降する。
【００５１】
（期間４） 時刻ｔ３から時刻ｔ４まで
位相差が再び小さくなり、時刻ｔ３から時刻ｔ４までは品質判別信号２６がＬレベルとなる。この期間、位相周波数誤差検出回路２２は位相周波数誤差信号２７として位相誤差信号２５を選択する。この期間について位相周波数誤差信号２７を積分するとほぼ零になるため、フィルタ出力信号１８の直流成分はほとんど変化しない。したがって、再生クロック信号１１の周波数はほとんど変化しない。
【００５２】
（期間５） 時刻ｔ４から時刻ｔ５まで
位相差が再び大きくなり、時刻ｔ４から時刻ｔ５までは品質判別信号２６がＨレベルとなる。この期間における回路の動作は時刻ｔ２から時刻ｔ３までの期間における動作と同様であり、再生クロック信号１１の周波数はさらに下降し、データクロックの周波数であるｆ１に近づく。ただし、再生クロック信号１１の周波数がｆ１に近づくため、位相差の変化はゆるやかになる。
【００５３】
（期間６） 時刻ｔ５から時刻ｔ６まで
回路は時刻ｔ３から時刻ｔ４までの期間と同様の動作を行う。このため、再生クロック信号１１の周波数はほとんど変化しない。
【００５４】
（期間７） 時刻ｔ６から時刻ｔ７まで
回路は時刻ｔ２から時刻ｔ３までの期間と同様の動作を行う。このため、再生クロック信号１１の周波数はさらに下降し、ついにはｆ１をやや下回る状態になる。
【００５５】
（期間８） 時刻ｔ７から時刻ｔ８まで
位相差が再び小さくなり、時刻ｔ７において品質判別信号２６がＬレベルに変化し、かつ、時刻ｔ７における再生クロック信号１１の周波数はｆ１に近くなる。時刻ｔ７以降、ＰＬＬ回路の通常の引き込み動作により、再生クロック信号１１の周波数と位相はデータクロックの周波数と位相にそれぞれ近づく。この結果、時刻ｔ８においてデータクロックと再生クロック信号１１の周波数と位相がともに一致した状態となる。
【００５６】
（期間９） 時刻ｔ８以降
ＰＬＬ回路は同期がとれた状態に戻り、データクロックと再生クロック信号１１の周波数と位相はともに一致した状態となる。
【００５７】
以上に説明したように、本実施形態によれば、位相周波数誤差検出回路２２において、品質判別信号２６がＬレベルからＨレベルに変化した際の位相誤差信号２５の符号が保持符号信号５１として保持されるともに、品質判別信号２６がＬレベルの場合は位相誤差信号２５が、品質判別信号２６がＨレベルでかつ保持符号信号５１が正の場合は値「Ｂ」が、品質判別信号２６がＨレベルでかつ保持符号信号５１が負の場合は値「−Ｂ」が、それぞれ選択されて位相周波数誤差信号２７として出力され、さらに位相周波数誤差信号２７に基づく信号である発振制御信号１５により、電圧制御発振器９が生成する再生クロック信号１１の発振周波数が制御される。このような構成によれば、データクロックの周波数と再生クロック信号１１の周波数が異なる状態からでも、両クロック信号の周波数と位相がともに一致した状態に復帰する、広いプルインレンジを持ったクロック再生装置を提供できる。また、ＰＬＬ回路の帰還ループ内の遅延量が大きい回路構成が可能となるため、イコライザをデジタル回路により構成した回路構成が可能となる。このため、等化処理の高精度化や無調整化、あるいはＬＳＩへの集積化が可能となる。さらに、プルインレンジが広いため、再生データの周波数変動が大きい磁気テープ装置などに対しても、安定した再生クロック信号を供給するクロック再生装置を提供できる。
【００５８】
＜第１の実施形態の変形例＞
第１の実施形態では信号品質判別回路２１を図４に示す構成としたが、これに代えて、図８に示す構成としてもよい。図８に示す信号品質判別回路は、復号器入力信号１２から基準値発生回路６４により基準値信号４４を発生させる点において、復号器入力信号１２から選択回路３８により基準値信号４４を発生させる図４に示す信号品質判別回路と異なる。
【００５９】
図８に示す信号品質判別回路において、復号器入力信号１２は減算回路３９、３値判別回路３７、および基準値発生回路６４に入力される。３値判別回路３７は、図４における３値判別回路と同様に、復号器入力信号１２に従って値「１」、値「０」あるいは値「−１」のいずれかを仮判別信号４３として出力する。基準値発生回路６４は、復号器入力信号１２および仮判別信号４３を入力として、以下の動作により基準値信号４４を求める。まず、絶対値回路５２は復号器入力信号１２の絶対値を求め、その結果を絶対値信号５３として出力する。遅延回路５６は、再生クロック信号１１の１サイクル分だけ選択回路５４の出力信号である選択出力信号５５を遅延させ、遅延選択出力信号５８を出力する。選択回路５４は、仮判別信号４３が「１」または「−１」のときは絶対値信号５３を、仮判別信号４３が「０」のときは遅延選択出力信号５８を選択して出力する。選択出力信号５５はローパスフィルタ５９において平滑化され、基準値正信号６０となる。基準値正信号６０は、復号器入力信号１２が値「１」あるいは値「−１」と判別された場合の信号振幅の絶対値を平滑化した値に相当する。選択回路６３には、基準値正信号６０、値「０」、および符号反転回路６１において基準値正信号６０の符号を反転した結果である基準値負信号６２が入力される。選択回路６３は、仮判別信号４３が「１」、「０」あるいは「−１」であるときに、基準値正信号６０、値「０」あるいは基準値負信号６２をそれぞれ選択して基準値信号４４として出力する。
【００６０】
図８に示す信号品質判別回路によれば、以下の効果がある。ＶＴＲなどの磁気テープ装置において、サーチ再生、スチル再生などのように再生ヘッドが記録トラックを横切りながらデータを再生する場合、復号器入力信号１２の振幅は時間の経過に伴い大きく変化する。しかし、図８に示す信号品質判別回路では、復号器入力信号１２の振幅の変化に追随した基準値正信号６０を求め、基準値正信号６０に基づいて基準値信号４４を生成するため、復号器入力信号１２の振幅が時間の経過に伴い大きく変化する場合であっても、その変化に追随して的確に信号品質を判別することができる。
【００６１】
次に、第１の実施形態では、位相周波数誤差検出回路２２を図５に示す構成としたが、これに代えて、図９に示す構成としてもよい。図９に示す位相周波数誤差検出回路は、位相誤差信号２５がローパスフィルタ６５を介して符号保持回路４８に入力される点において、位相誤差信号２５が符号保持回路４８へ直接入力される図５に示す位相周波数誤差検出回路と異なる。
【００６２】
図５に示す位相周波数誤差検出回路では、符号保持回路４８は、品質変化信号５０が値「１」である時に位相誤差信号２５の符号を取り込み、その符号を保持符号信号５１として出力する。しかし、位相誤差信号２５が雑音などの影響を受けた場合、符号保持回路４８において正しい符号が保持されず、このためＰＬＬ回路の引き込み動作に時間を要することがある。図９に示す位相周波数誤差検出回路によれば、位相誤差信号２５がローパスフィルタ６５を介して符号保持回路４８に入力されるため、位相誤差信号２５に含まれる雑音などの影響を受けにくく、周波数の引き込み動作が短時間でより確実に行なわれる。
【００６３】
また、位相周波数誤差検出回路２２は図１０に示す構成としてもよい。図１０に示す位相周波数誤差検出回路は、期間限定回路６６を備え、かつ期間限定回路６６の出力信号である期間限定信号６７により選択回路４９が制御される点において、品質判別信号２６により選択回路４９が制御される図９に示す位相周波数誤差検出回路と異なる。期間限定回路６６は、図１１の信号波形図に示すように、品質判別信号２６がＨレベルの期間が所定の時間Ｔ以上続くとき、その長さを時間Ｔに限定した期間限定信号６７を出力する。
【００６４】
図１０に示す位相周波数誤差検出回路によれば、以下の効果がある。信号品質判別回路２１において信号品質が「否」と判別され、信号品質判別信号２６がＨレベルとなるのは、データクロックと再生クロック信号１１の位相誤差が大きい場合に加えて、トラッキングの一時的な乱れにより信号の雑音が大きくなる場合などがある。トラッキングの乱れにより信号の雑音が大きくなった場合、トラッキングが正規の状態に戻るまで、品質判別信号２６がＨレベルである状態が長く続く。この時、図９に示す位相周波数誤差検出回路では、選択回路４９において値「＋Ｂ」または値「−Ｂ」が長い時間連続して選択される。このため、再生クロック信号１１の周波数がデータクロックの周波数から誤って大きくずれる場合がある。これに対して、図１０に示す位相周波数誤差検出回路では、このような場合でも、期間限定信号６７が連続してＨレベルとなる期間が時間Ｔに限定されているため、再生クロック信号１１の周波数がデータクロックの周波数から誤って大きくずれることがない。
【００６５】
また、トラッキングの乱れがない状態で再生クロック信号１１の周波数がデータクロックの周波数と異なる場合には、図６および図７の信号波形図において示すように、品質判別信号２６が連続してＨレベルとなる期間は比較的短い。この期間が時間Ｔよりも短くなるように時間Ｔを設定すれば、期間限定信号６７は品質判別信号２６と同じタイミングで変化する信号となる。したがって、期間限定回路６６はＰＬＬ回路の引き込み動作に影響を与えないため、図１０に示す位相周波数誤差検出回路を用いた本実施形態のクロック再生装置は、データクロックに一致した再生クロック信号１１を再生する。
【００６６】
＜第２の実施形態＞
図１２は、本発明の第２の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図１２に示す再生信号処理部において、本発明の第２の実施形態であるクロック再生装置は符号１１２を付した部分である。図１２に示すクロック再生装置１１２は、周波数誤差信号７６を検出する周波数誤差検出回路６８を備え、異なる内部構成を持った位相周波数誤差検出回路７９により位相周波数誤差信号２７が生成されるとした点において、図１に示すクロック再生装置１１１と異なる。そこで、この相違点と本実施形態の効果について説明する。
【００６７】
図１２に示すクロック再生装置１１２において、周波数誤差検出回路６８はゲート発生回路７０、カウンタ７２、および減算回路７５から構成される。ゲート発生回路７０には、周波数が既知である基準クロック信号６９が入力される。ゲート発生回路７０は、基準クロック信号６９に基づいて所定の時間幅を持ったゲート信号７１を生成する。カウンタ７２にはゲート信号７１および再生クロック信号１１が入力される。カウンタ７２は、ゲート信号７１の時間内に発生した再生クロック信号１１のクロックパルスの個数をカウントし、その値をカウント値７３として出力する。ゲート信号７１の時間幅が一定であるため、カウント値７３は再生クロック信号１１の周波数に比例する。減算回路７５は基準カウント値７４からカウント値７３を減算し、その結果を周波数誤差信号７６として出力する。なお、基準カウント値７４はデータクロックの周波数とゲート信号７１の時間幅からあらかじめ求めたカウント値７３の期待値である。周波数誤差信号７６はデータクロックと再生クロック信号１１の周波数の差に比例した値となる。周波数誤差信号７６は位相周波数誤差検出回路７９に入力される。
【００６８】
図１３は、位相周波数誤差検出回路７９の構成を示すブロック図である。符号判別回路８０は、位相周波数誤差検出回路７９に入力された周波数誤差信号７６の符号を周波数誤差符号信号９８として出力する。絶対値回路８１は、周波数誤差信号７６の絶対値を絶対値信号８２として出力する。比較回路８３は、絶対値信号８２と所定の閾値Δｆを比較し、絶対値信号８２が閾値Δｆ以下の場合は値「０」を、絶対値信号８２が閾値Δｆより大きい場合は値「１」をそれぞれ周波数誤差判別信号９９として出力する。周波数誤差符号信号９８および周波数誤差判別信号９９は、位相誤差信号２５とともに選択回路８４に入力される。選択回路８４は、周波数誤差符号信号９８および周波数誤差判別信号９９に従って、以下のように位相誤差信号２５、所定の値「＋Ｃ」、あるいは所定の値「−Ｃ」のいずれかを選択して位相周波数誤差信号２７として出力する。すなわち、選択回路８４は、周波数誤差判別信号９９が「０」の場合は位相誤差信号２５を、周波数誤差判別信号９９が値「１」でかつ周波数誤差符号信号９８が正の場合は値「＋Ｃ」を、周波数誤差判別信号９９が値「１」でかつ周波数誤差符号信号９８が負の場合は値「−Ｃ」を、それぞれ位相周波数誤差信号２７として選択して出力する。
【００６９】
以上のような回路構成による本実施形態においては、データクロックと再生クロック信号１１の周波数の差がΔｆより大きいときは、周波数誤差の符号に応じた所定の値「Ｃ」または「−Ｃ」が位相周波数誤差信号２７としてループフィルタ２３に入力される。このため、ループフィルタの出力信号であるフィルタ出力信号１８は、ループフィルタ２３内の積分回路の機能により単調に増加又は減少し、発振制御信号１５はこれに伴い単調に増加または減少する。このような発振制御信号１５により電圧制御発振器９が制御されるため、再生クロック信号１１の周波数は単調に増加または減少し、やがてデータクロックと再生クロック信号１１の周波数の差がΔｆ以下になる。両クロック信号の周波数の差がΔｆ以下になると、位相周波数誤差検出回路７９は、値「Ｃ」または「−Ｃ」に代わって位相誤差信号２５を選択して位相周波数誤差信号２７として出力する。Δｆをあらかじめ適切な値に設定しておけば、ＰＬＬ回路はその後通常の引き込み動作を行うため、データクロックと再生クロック信号１１が周波数、位相ともに一致した状態となる。
【００７０】
以上に説明したように、本実施形態によれば、位相周波数誤差検出回路７９において、周波数誤差判別信号９９が「０」であるときは位相誤差信号２５が、周波数誤差判別信号９９が「１」であるときは周波数誤差符号信号９８に対応した所定の値がそれぞれ位相周波数誤差信号２７として選択され、選択された位相周波数誤差信号２７に基づく信号である発振制御信号１５により、電圧制御発振器９が生成する再生クロック信号１１の発振周波数が制御される。このような構成によれば、データクロックと再生クロック信号１１の周波数が大きく異なる状態からでも、両クロック信号の周波数と位相がともに一致した状態に復帰する、広いプルインレンジを持ったクロック再生装置を提供できる。第１の実施形態では、データクロックと再生クロック信号１１との周波数の差が極端に大きい場合には、ＰＬＬ回路の引き込み動作が正しく行われない場合がある。これに対し、本実施形態では、基準クロック信号６９を用いて周波数誤差が検出されるため、データクロックと再生クロック信号１１との周波数の差が極端に大きい場合でも、ＰＬＬ回路の引き込み動作が確実に行われる。したがって、第１の実施形態と比較してさらに広いプルインレンジを持ったクロック再生装置が提供できる。第１の実施形態についてすでに説明したように、広いプルインレンジを持ったクロック再生装置には、等化処理の高精度化、無調整化、およびＬＳＩへの集積化ができる効果、さらに再生データの周波数変動が大きい磁気テープなどの装置にも適用できる効果などがある。本実施形態によれば、これらの効果はさらに顕著なものとなる。
【００７１】
＜第３の実施形態＞
図１４は、本発明の第３の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図１４に示す再生信号処理部において、本発明の第３の実施形態であるクロック再生装置は符号１１３を付した部分である。図１４に示すクロック再生装置１１３は、図１に示す第１の実施形態であるクロック再生装置１１１、および図１２に示す第２の実施形態であるクロック再生装置１１２の両者の特徴を備えている。第１の実施形態では、位相周波数誤差検出回路２２が位相誤差信号２５および品質判別信号２６を用いて位相周波数誤差信号２７を生成するのに対し、本実施形態では、位相周波数誤差検出回路８５が位相誤差信号２５および品質判別信号２６に加えて、周波数誤差信号７６を用いて位相周波数誤差信号２７を生成する。そこで、この相違点と本実施形態の効果について説明する。
【００７２】
図１４に示すクロック再生装置１１３において、ＡＤ変換器４、イコライザ１６、位相誤差検出回路６、信号品質判別回路２１、ループフィルタ２３、ＤＡ変換器２４、および電圧制御発振器９は第１の実施形態と同様に動作し、周波数誤差検出回路６８は第２の実施形態と同様に動作する。図１５は、本実施形態を特徴づける位相周波数誤差検出回路８５の構成を示すブロック図である。図１５に示す位相周波数誤差検出回路は、第１のブロック８６および第２のブロック８７から構成される。第１のブロック８６は、図１０に示す第１の実施形態における位相周波数誤差検出回路２２と同様の構成により同様の動作を行う。第２のブロック８７は、図１３に示す第２の実施形態における位相周波数誤差検出回路７９と同様の構成により同様の動作を行う。
【００７３】
以上のような回路構成による本実施形態においては、データクロックと再生クロック信号１１の周波数の差がΔｆより大きいときは、図１２に示す第２の実施形態のクロック再生装置１１２と同じ動作が行われ、周波数の差がΔｆより小さいときは、図１に示す第１の実施形態のクロック再生装置１１１と同じ動作が行われる。このため、データクロックと再生クロック信号１１との周波数の差がΔｆより大きい場合、まず第２の実施形態のクロック再生装置１１２と同じ動作が行われることにより、両クロック信号の周波数の差がΔｆ以下になり、その後第１の実施形態のクロック再生装置１１１と同じ動作が行われることにより、データクロックと再生クロック信号１１が周波数、位相がともに一致した状態となる。
【００７４】
本実施形態の効果は以下のとおりである。第１の実施形態では、データクロックと再生クロック信号１１の周波数の差が極端に大きい場合には、ＰＬＬ回路の引き込み動作が正しく行われない場合がある。これに対し、本実施形態では、第２の実施形態と同様に基準クロック信号６９に基づき周波数誤差が検出されるため、データクロックと再生クロック信号１１の周波数の差が極端に大きい場合でも、ＰＬＬ回路の引き込み動作が確実に行なわれる。また、第２の実施形態では、データクロックと再生クロック信号１１の周波数の差がΔｆ以下になった後は、ＰＬＬ回路の通常の引き込み動作が行われる。このため、ＰＬＬ回路の通常の引き込み動作が正しく行われる程度にΔｆを十分小さな値に設定するとともに、基準クロック信号６９の周波数や基準カウント値７４の精度を十分高くする必要がある。これに対し、本実施形態によれば、データクロックと再生クロック信号１１の周波数の差がΔｆ以下になった後は第１の実施形態と同様の動作が行われるため、Δｆとして比較的大きな値でも許容できる。したがって、基準クロック信号６９の周波数や基準カウント値７４の精度を高くする必要がなく、回路の実現が容易であるという効果がある。
【００７５】
なお、以上の説明において、図１５に示す第１のブロック８６は、図１０に示す位相周波数誤差検出回路と同様であるとしたが、これに代えて、図５あるいは図９に示す位相周波数誤差検出回路と同様であるとしてもよい。
【００７６】
＜第４の実施形態＞
図１６は、本発明の第４の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図１６に示す再生信号処理部において、本発明の第４の実施形態であるクロック再生装置は符号１１４を付した部分である。本実施形態を図１２に示す第２の実施形態と比較すると、本実施形態は位相周波数誤差検出回路７９を備えていない点、絶対値回路８１と比較回路８３により生成される周波数誤差判別信号９９および位相誤差信号２５がループフィルタ８９に入力される点、並びに、ループフィルタ８９が選択回路９３を含んでいる点において第２の実施形態と異なる。そこで、この相違点および本実施形態の効果について説明する。
【００７７】
図１６に示すクロック再生装置１１４において、ＡＤ変換器４、イコライザ１６、位相誤差検出回路６、ＤＡ変換器２４、電圧制御発振器９、および周波数誤差検出回路６８は第２の実施形態と同様に動作する。係数回路９０は周波数誤差信号７６に対して所定の係数を乗算し、その結果を周波数誤差乗算結果９２として出力する。絶対値回路８１は、周波数誤差信号７６の絶対値を絶対値信号８２として出力する。比較回路８３は、絶対値信号８２と所定の閾値Δｆを比較し、絶対値信号８２が閾値Δｆ以下のときは値「０」を、絶対値信号８２が閾値Δｆより大きいときは値「１」をそれぞれ周波数誤差判別信号９９として出力する。周波数誤差乗算結果９２と周波数誤差判別信号９９はループフィルタ８９に入力される。
【００７８】
ループフィルタ８９は、主として位相誤差に対する応答特性を決める係数回路２０、主として周波数誤差に対する応答特性を決める係数回路１９、選択回路９３、加算回路３０、遅延回路２８、および加算回路２９から構成される。ここで、加算回路３０と遅延回路２８は選択回路９３の出力信号である選択出力信号９４をクロックごとに積分する積分回路を構成する。選択回路９３には、係数回路１９において位相誤差信号２５に所定の係数を乗算した結果である位相周波数誤差乗算結果９１、および周波数誤差乗算結果９２が入力される。選択回路９３は、周波数誤差判別信号９９が「０」であるときは位相周波数誤差乗算結果９１を、周波数誤差判別信号９９が「１」であるときは周波数誤差乗算結果９２をそれぞれ選択して選択出力信号９４として出力する。選択出力信号９４は、加算回路３０および遅延回路２８からなる積分回路により積分される。加算回路３０の出力である積分結果信号９５は、係数回路２０において位相誤差信号２５に所定の係数を乗算した結果と、加算回路２９において加算される。加算回路２９の出力がフィルタ出力信号１８として出力される。
【００７９】
以上のような回路構成による本実施形態においては、データクロックと再生クロック信号１１の周波数の差がΔｆより大きいときは、選択回路９３は周波数誤差信号７６に比例した周波数誤差乗算結果９２を選択して選択出力信号９４として出力し、その選択出力信号９４が加算回路３０と遅延回路２８により構成される積分回路に入力されるため、データクロックと再生クロック信号１１の周波数の差は小さくなる。両クロック信号の周波数の差がΔｆ以下になると、選択回路９３は、周波数誤差乗算結果９２に代わって位相周波数誤差乗算結果９１を選択して出力する。Δｆをあらかじめ適切な値に設定しておけば、ＰＬＬ回路はその後通常の引き込み動作を行うため、データクロックと再生クロック信号１１が周波数、位相ともに一致した状態となる。
【００８０】
本実施形態の効果は以下のとおりである。第２の実施形態では、データクロックと再生クロック信号１１の周波数の差がΔｆより大きい場合、周波数の差によらずに一定の値「＋Ｃ」ないし「−Ｃ」が、ループフィルタ２３に入力される。これに対して、本実施形態では、周波数の差に比例した値がループフィルタ８９の積分回路に入力される。このため、第２の実施形態と同様に広いプルインレンジが実現できる効果に加えて、第２の実施形態に比べて短い時間でデータクロックと再生クロック信号１１の周波数の差がΔｆ以下になり、両クロックの周波数と位相が一致した状態になるまでの時間が短縮されるという効果がある。
【００８１】
＜第５の実施形態＞
図１７は、本発明の第５の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図１７に示す再生信号処理部において、本発明の第５の実施形態であるクロック再生装置は符号１１５を付した部分である。図１７に示すクロック再生装置１１５は、図１に示す第１の実施形態であるクロック再生装置１１１、および図１６に示す第４の実施形態であるクロック再生装置１１４の両者の特徴を備えている。本実施形態は、信号品質判別回路２１および位相周波数誤差検出回路２２を備える点、および位相周波数誤差信号２７がループフィルタ８９に入力される点において、位相誤差信号２５がループフィルタ８９に入力される図１６に示す第４の実施形態と異なる。そこで、この相違点と本実施形態の効果について説明する。
【００８２】
図１７に示すクロック再生装置１１５において、ＡＤ変換器４、イコライザ１６、位相誤差検出回路６、信号品質判別回路２１、位相周波数誤差検出回路２２、ＤＡ変換器２４、および電圧制御発振器９は第１の実施形態と同様に動作し、周波数誤差検出回路６８、絶対値回路８１、比較回路８３、係数回路９０およびループフィルタ８９は第４の実施形態と同様に動作する。
【００８３】
以上のような回路構成による本実施形態においては、データクロックと再生クロック信号１１の周波数の差がΔｆより大きいときは、図１６に示す第４の実施形態のクロック再生装置１１４と同じ動作が行われ、周波数の差がΔｆ以下のときは、図１に示す第１の実施形態のクロック再生装置１１１と同じ動作が行われる。このため、データクロックと再生クロック信号１１の周波数の差がΔｆより大きい場合、まず第４の実施形態のクロック再生装置１１４と同じ動作が行われることにより、両クロック信号の周波数の差がΔｆ以下になり、その後第１の実施形態のクロック再生装置１１１と同じ動作が行われることにより、データクロックと再生クロック信号１１が周波数、位相ともに一致した状態となる。
【００８４】
本実施形態の効果は以下のとおりである。第１の実施形態では、データクロックと再生クロック信号１１の周波数の差が極端に大きい場合には、ＰＬＬ回路の引き込み動作が正しく行われない場合がある。これに対し、本実施形態では、第４の実施形態と同様に基準クロック信号６９に基づき周波数誤差が検出されるため、データクロックと再生クロック信号１１の周波数の差が極端に大きい場合でも、ＰＬＬ回路の引き込み動作が確実に短い時間で行われる。また、第４の実施形態では、データクロックと再生クロック信号１１の周波数の差がΔｆ以下になった後は、ＰＬＬ回路の通常の引き込み動作が行われる。このため、ＰＬＬ回路の通常の引き込み動作が正しく行われる程度にΔｆを十分小さな値に設定するとともに、基準クロック信号６９の周波数や基準カウント値７４の精度を十分高くする必要がある。これに対し、本実施形態においては、データクロックと再生クロック信号１１の周波数の差がΔｆ以下になった後は第１の実施形態と同様の動作が行われるため、Δｆとして比較的大きな値でも許容できる。したがって、基準クロック信号６９の周波数や基準カウント値７４の精度を高くする必要がなく、回路の実現が容易であるという効果がある。
【００８５】
＜第６の実施形態＞
本発明の第１ないし５の実施形態によるクロック再生装置では、図２０に示す第２の従来技術のように、イコライザをデジタル回路により構成し、ＰＬＬ回路の帰還ループ内に設ける構成としている。これに代えて、図１９に示す第１の従来技術のように、イコライザをアナログ回路により構成し、ＰＬＬ回路の帰還ループの外に設ける構成とすることができる。
【００８６】
図１８は、本発明の第６の実施形態であるクロック再生装置を用いた信号処理装置の再生信号処理部の構成を示すブロック図である。図１８において、本発明の第６の実施形態であるクロック再生装置は符号１１６を付した部分である。図１８に示すクロック再生装置１１６は、図１に示す第１の実施形態のクロック再生装置１１１について、イコライザをアナログ回路により構成した場合のものである。本実施形態によれば、第１の実施形態と同様の効果があるとともに、広く用いられている第１の従来技術を用いた信号処理装置の再生信号処理部に外部回路を追加するだけでよいため、実現が容易であるという効果がある。
【００８７】
なお、図１８では、第１の実施形態のクロック再生装置１１１についての変形例を示したが、第２から第５までの実施形態のクロック再生装置についても、同様の変形例を構成することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図２】本発明の第１の実施形態であるクロック再生装置における位相誤差検出回路の構成を示すブロック図。
【図３】本発明の第１の実施形態であるクロック再生装置における位相誤差検出回路についての位相比較特性を示す図。
【図４】本発明の第１の実施形態であるクロック再生装置における信号品質判別回路の構成を示すブロック図。
【図５】本発明の第１の実施形態であるクロック再生装置における位相周波数誤差検出回路の構成を示すブロック図。
【図６】本発明の第１の実施形態であるクロック再生装置の動作を説明するための信号波形図。
【図７】本発明の第１の実施形態であるクロック再生装置の動作を説明するための信号波形図。
【図８】本発明の第１の実施形態であるクロック再生装置における第２の信号品質判別回路の構成を示すブロック図。
【図９】本発明の第１の実施形態であるクロック再生装置における第２の位相周波数誤差検出回路の構成を示すブロック図。
【図１０】本発明の第１の実施形態であるクロック再生装置における第３の位相周波数誤差検出回路の構成を示すブロック図。
【図１１】本発明の第１の実施形態であるクロック再生装置における第３の位相周波数誤差検出回路の動作を説明するための信号波形図。
【図１２】本発明の第２の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図１３】本発明の第２の実施形態であるクロック再生装置における位相周波数誤差検出回路の構成を示すブロック図。
【図１４】本発明の第３の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図１５】本発明の第３の実施形態であるクロック再生装置における位相周波数誤差検出回路の構成を示すブロック図。
【図１６】本発明の第４の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図１７】本発明の第５の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図１８】本発明の第６の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図１９】第１の従来技術によるクロック再生装置を用いた信号再生装置の再生信号処理部についての第１の構成を示すブロック図。
【図２０】第２の従来技術によるクロック再生装置を用いた信号再生装置の再生信号処理部についての第２の構成を示すブロック図。
【符号の説明】
２…再生アンプ
３、１６…イコライザ
４…ＡＤ変換器
５…ビタビ復号器
６…位相誤差検出回路
７、２４…ＤＡ変換器
８、２３、８９…ループフィルタ
９…電圧制御発振器
１０…再生信号
１１…再生クロック信号
１２…復号器入力信号
１３…再生データ
１４、２５…位相誤差信号
１５…発振制御信号
１７…デジタル再生信号
１８…フィルタ出力信号
２１…信号品質判別回路
２２、７９、８５…位相周波数誤差検出回路
２６…品質判別信号
２７…位相周波数誤差信号
３１、３７…３値判別回路
３８、４９、５４、６３、８４、９３…選択回路
４０、５２、８１…絶対値回路
４１、５９、６５…ローパスフィルタ
４２、８３…比較回路
４３…仮判別信号
４４…基準値信号
４７…立ち上がり検出回路
４８…符号保持回路
５０…品質変化信号
５１…保持符号信号
６１…符号反転回路
６４…基準値発生回路
６６…期間限定回路
６７…期間限定信号
６８…周波数誤差検出回路
６９…基準クロック信号
７０…ゲート発生回路
７２…カウンタ
７４…基準カウント値
７６…周波数誤差信号
８０…符号判別回路
８６…第１のブロック
８７…第２のブロック
９８…周波数誤差符号信号
９９…周波数誤差判別信号
１０１、１０２…クロック再生装置
１１１、１１２、１１３、１１４、１１５、１１６…クロック再生装置
【発明の属する技術分野】
本発明は、入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置に関するものである。
【０００２】
【従来の技術】
入力信号からデジタルデータを再生する信号再生装置では、再生されたデジタルデータに同期したクロック信号を再生するためのクロック再生装置が用いられる。信号再生装置は、再生されたクロック信号のタイミングに従って入力信号の標本化などの処理を行う。以下、デジタルデータを再生するために適したクロック信号、すなわち、クロック再生装置が再生すべき理想的なクロック信号をデータクロックと呼ぶ。これに対し、クロック再生装置により実際に再生されるクロック信号を再生クロック信号と呼ぶ。
【０００３】
ハードディスク装置や磁気テープ装置などの信号再生装置においては、記録媒体から再生された再生信号が入力信号として供給される。これらの装置では、デジタルデータを記録再生する方式としてＰＲＭＬ（Partial Response Maximum Likelihood ）方式が用いられる。ＰＲＭＬ方式を用いた信号再生装置では、再生信号がパーシャルレスポンス等化され、その後ビタビ復号器などにより最尤復号されることにより、記録媒体に記録されたデジタルデータが再生される。以下、ＰＲＭＬ方式を用いた信号再生装置の再生信号処理部の従来技術について、図面を参照して説明する。なお、図１９および図２０において、矢印付きの細い信号線はアナログ信号または１ビットのデジタル信号を、矢印付きの太い信号線は２ビット以上のデジタル信号をそれぞれ表すものとする。
【０００４】
図１９は、第１の従来技術によるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。この再生信号処理部の構成例は、例えば、Patrick K.D.Pai 他著、"A 160-MHz analog front-end IC for EPR-VI PRML magnetic storage read channels"、IEEE Journal of solid-state circuits、Vol.31、No.11 （１９９６年１１月）に記載されている。図１９に示す再生信号処理部において、クロック再生装置は符号１０１を付した部分である。再生信号１０は、磁気ディスクあるいは磁気テープなどの記録媒体から再生された信号である。再生信号１０には、データクロックに同期してデジタルデータが記録されているものとする。再生信号１０は再生アンプ２において増幅され、増幅された再生信号はイコライザ３においてパーシャルレスポンス等化される。イコライザ３の出力信号は、ＡＤ変換器４おいて再生クロック信号１１のタイミングで標本化および量子化され、復号器入力信号１２に変換される。復号器入力信号１２は、ビタビ復号器５においてビタビアルゴリズムにより最尤復号され、その復号結果が再生データ１３として出力される。再生データ１３がこの信号再生装置により再生されたデータとなる。
【０００５】
一方、復号器入力信号１２は位相誤差検出回路６に入力される。位相誤差検出回路６は、復号器入力信号１２を入力として、データクロックと再生クロック信号１１の位相誤差信号１４を検出する。位相誤差信号１４は、ＤＡ変換器７においてアナログ信号に変換され、ループフィルタ８を経て、発振制御信号１５となる。発振制御信号１５は、電圧制御発振器ＶＣＯ（Voltage Controlled Oscillator ）９に入力される。電圧制御発振器９は、発振制御信号１５により制御される周波数で発振し、再生クロック信号１１を生成する。再生クロック信号１１はＡＤ変換器４における標本化クロックとして使用される。第１の従来技術によるクロック再生装置１０１では、ＡＤ変換器４、位相誤差検出回路６、ＤＡ変換器７、ループフィルタ８、および電圧制御発振器９からなる帰還路により構成されるＰＬＬ（Phase Locked Loop ）回路により、データクロックに同期した再生クロック信号１１が生成される。
【０００６】
第１の従来技術によるクロック再生装置１０１では、再生信号に対してパーシャルレスポンス等化を行うイコライザ３は、アナログ回路により構成されている。しかしながら、等化処理を高精度に無調整で行うため、あるいは等化処理をＬＳＩ内部に集積するためには、イコライザをデジタル回路で構成することが望まれる。図２０は、第２の従来技術によるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図２０に示す再生信号処理部において、クロック再生装置は符号１０２を付した部分である。第１の従来技術によるクロック再生装置１０１では、ＡＤ変換の前にアナログ回路で構成されたイコライザ３によりパーシャルレスポンス等化が行われるのに対し、第２の従来技術によるクロック再生装置１０２では、ＡＤ変換の後にデジタル回路で構成されたイコライザ１６によりパーシャルレスポンス等化が行なわれる。第２の従来技術によるクロック再生装置１０２では、ＡＤ変換器４、イコライザ１６、位相誤差検出回路６、ＤＡ変換器７、ループフィルタ８、および電圧制御発振器９からなる帰還路により構成されるＰＬＬ回路により、データクロックに同期した再生クロック信号１１が生成される。
【０００７】
【発明が解決しようとする課題】
以上のようなクロック再生装置におけるＰＬＬ回路では、データクロックと再生クロック信号１１の同期がはずれた状態から、両クロック信号の同期がとれた状態になるために、両クロック信号の周波数の差について許容される誤差の範囲（以下、プルインレンジという）が広いことが望まれる。ところが、信号再生装置の再生信号処理部の構成として望ましい構成である第２の従来技術によるクロック再生装置１０２においては、プルインレンジが第１の従来技術によるクロック再生装置に比べて著しく狭くなるという問題がある。この理由は、イコライザ１６がデジタル回路で構成されるため、イコライザ１６内部において再生クロック信号１１の周期を単位とした遅延が発生することにより、ＰＬＬ回路の帰還ループ内の遅延量が増大し、このためデータクロックと再生クロック信号１１の位相の差（以下、位相誤差という）を再生クロック信号１１の制御に反映するのが遅れるためである。この問題は、再生信号の周波数変動が大きい磁気テープ装置において、特に顕著な問題となって現れる。このため、特に磁気テープ装置では図２０に示す第２の構成を採用できないため、等化処理の高精度化や無調整化、あるいはＬＳＩへの集積化が行えないという問題があった。
【０００８】
本発明は、以上の課題を解決するためになされたものであって、ＰＬＬ回路の帰還ループ内の遅延量が大きい場合であっても、広いプルインレンジを持ったクロック再生装置を提供することを目的とする。また、本発明は、広いプルインレンジを持つため、パーシャルレスポンス等化をデジタル処理で行え、等化処理の高精度化や無調整化、あるいはＬＳＩへの高集積化が可能なクロック再生装置を提供することを目的とする。
【０００９】
【課題を解決するための手段および発明の効果】
第１の発明のクロック再生装置は、入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置であって、
制御信号の供給を受け、前記制御信号に応じた周波数のクロック信号を発振クロック信号として生成する発振手段と、
前記発振クロック信号により前記入力信号を標本化し、前記入力信号の標本値を出力する標本化手段と、
前記標本値に基づき、前記デジタルデータの再生に使用すべきクロック信号に対する前記発振クロック信号の位相誤差を検出する位相誤差検出手段と、
前記標本値と前記標本値に対応する前記デジタルデータの推定値である仮判別結果とから、標本化された前記入力信号の品質の良否を判別する品質判別手段と、
前記位相誤差と前記品質判別手段による判別結果とに基づく位相周波数誤差信号を出力する位相周波数誤差検出手段と、
前記位相周波数誤差信号を平滑化して前記制御信号として前記発振手段に供給するフィルタ手段と、
を備え、
前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良であるときには前記位相誤差を出力し、前記品質が良から否へと変化した時点から少なくとも限定された所定期間は前記品質が良から否に変化した時点の前記位相誤差の符号に応じた誤差値を出力し、
前記発振クロック信号を、前記デジタルデータを再生するための前記クロック信号として出力することを特徴とする。
このような第１の発明によれば、位相誤差検出手段による位相誤差と品質判別手段による判別結果から得られた位相周波数誤差に基づいて発振クロック信号の周波数が制御されるので、データクロックと再生クロック信号の周波数が異なる状態からでも、両クロック信号の周波数と位相がともに一致した状態に復帰する、広いプルインレンジを持ったクロック再生装置を提供することができる。また、デジタル回路で実現されたイコライザをＰＬＬ回路の帰還ループ内に設けることができるため、等化処理の高精度化や無調整化、あるいはＬＳＩへの高集積化の点で望ましいクロック再生装置を提供することができる。
【００１１】
第２の発明のクロック再生装置は、入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置であって、
制御信号の供給を受け、前記制御信号に応じた周波数のクロック信号を発振クロック信号として生成する発振手段と、
前記発振クロック信号により前記入力信号を標本化し、前記入力信号の標本値を出力する標本化手段と、
前記標本値に基づき、前記デジタルデータの再生に使用すべきクロック信号に対する前記発振クロック信号の位相誤差を検出する位相誤差検出手段と、
前記標本値と前記標本値に対応する前記デジタルデータの推定値である仮判別結果とから、標本化された前記入力信号の品質の良否を判別する品質判別手段と、
前記発振クロック信号の周波数と所定の基準周波数との差を周波数誤差として検出する周波数誤差検出手段と、
前記位相誤差と前記品質判別手段による判別結果と前記周波数誤差とに基づく位相周波数誤差信号を出力する位相周波数誤差検出手段と、
前記位相周波数誤差信号を平滑化して前記制御信号として前記発振手段に供給するフィルタ手段と、
を備え、
前記位相周波数誤差検出手段は、前記周波数誤差の絶対値が閾値より小さいとき、前記品質が良である期間で前記位相誤差を出力し、前記品質が良から否へと変化した時点から少なくとも限定された所定期間は前記品質が良から否に変化した時点の前記位相誤差の符号に応じた誤差値を出力し、
前記発振クロック信号を、前記デジタルデータを再生するための前記クロック信号として出力することを特徴とする。
このような第２の発明によれば、位相誤差検出手段による位相誤差、品質判別手段による判別結果、および周波数誤差検出手段による周波数誤差から求めた位相周波数誤差に基づいて発振クロック信号の周波数が制御されるので、第１の発明と比較してより広いプルインレンジを持ち、かつ周波数誤差検出手段が容易に実現できるクロック再生装置を提供することができる。
また、このような第２の発明によれば、位相誤差検出手段による位相誤差と周波数誤差検出手段による周波数誤差から得られた位相周波数誤差に基づいて発振クロック信号の周波数が制御されるので、第１の発明と比較してより広いプルインレンジを持ったクロック再生装置を提供することができ、第１の発明による効果はより顕著なものとなる。
【００１３】
第３の発明のクロック再生装置は、入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置であって、
制御信号の供給を受け、前記制御信号に応じた周波数のクロック信号を発振クロック信号として生成する発振手段と、
前記発振クロック信号により前記入力信号を標本化し、前記入力信号の標本値を出力する標本化手段と、
前記標本値に基づき、前記デジタルデータの再生に使用すべきクロック信号に対する前記発振クロック信号の位相誤差を検出する位相誤差検出手段と、
前記標本値と前記標本値に対応する前記デジタルデータの推定値である仮判別結果とから、標本化された前記入力信号の品質の良否を判別する品質判別手段と、
前記位相誤差と前記品質判別手段による判別結果とに基づく位相周波数誤差信号を出力する位相周波数誤差検出手段と、
前記発振クロック信号の周波数と所定の基準周波数との差を周波数誤差として検出する周波数誤差検出手段と、
前記周波数誤差の絶対値が所定の閾値よりも小さいときには前記位相周波数誤差信号を選択し前記周波数誤差の絶対値が前記閾値よりも大きいときには前記周波数誤差を選択する選択手段と、
前記選択手段の出力を積分する積分手段と、
前記位相誤差検出手段の出力と前記積分手段の出力とを混合して前記制御信号として前記発振手段に供給する混合手段と、
を備え、
前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良であるときには前記位相誤差を出力し、前記品質が良から否へと変化した時点から少なくとも限定された所定期間は前記品質が良から否に変化した時点の前記位相誤差の符号に応じた誤差値を出力し、
前記発振クロック信号を、前記デジタルデータを再生するための前記クロック信号として出力することを特徴とする。
このような第３の発明によれば、周波数誤差検出手段による周波数誤差の絶対値が所定の閾値より大きいときには、位相誤差検出手段による位相誤差と品質判別手段による判別結果から得られた位相周波数誤差に代えて、周波数誤差の積分結果と位相誤差検出手段の出力信号が混合された信号に基づき発振クロック信号の周波数が制御されるので、第１の発明と比較してより広いプルインレンジを持ち、データクロックと再生クロック信号の周波数と位相が一致するまでの時間が短く、かつ周波数誤差検出手段が容易に実現できるクロック再生装置を提供することができる。
また、このような第３の発明によれば、周波数誤差検出手段による周波数誤差の絶対値が所定の閾値より大きいときには、位相誤差検出手段による位相誤差に代えて、周波数誤差の積分結果と位相誤差検出手段の出力信号が混合された信号に基づき発振クロック信号の周波数が制御されるので、第１の発明と比較してより広いプルインレンジを持ち、かつデータクロックと再生クロック信号の周波数と位相が一致するまでの時間が短いクロック再生装置を提供することができる。
更にまた、このような第３の発明によれば、周波数誤差の絶対値が所定の閾値より大きいときには周波数誤差と同じ符号を持った所定の誤差値により発振クロック信号の周波数が制御されるので、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００１４】
第４の発明のクロック再生装置は、第１ないし３のいずれかの発明において、
前記品質判別手段は、
前記標本値に基づき前記デジタルデータを推定して前記仮判別結果として出力する仮判別手段と、
前記仮判別結果に基づき基準値を発生させる基準値発生手段と、
前記標本値と前記基準値との差分を求める演算手段と、
を含み、
前記差分に基づき前記品質の良否を判別することを特徴とする。
【００１５】
第５の発明のクロック再生装置は、第４の発明において、
前記基準値発生手段は、標本化された前記入力信号の振幅変化に追随した基準値を発生させることを特徴とする。
このような第５の発明によれば、入力信号の振幅変化に追随して品質判別手段における基準値が変化するので、入力信号の振幅が時間の経過に伴い大きく変化する場合であっても、データクロックと再生クロック信号の周波数と位相がともに一致するクロック再生装置を提供することができる。
【００１６】
第６の発明のクロック再生装置は、第４の発明において、
前記品質判別手段は、前記差分の絶対値に基づく値を所定の閾値と比較し、前記比較の結果に基づき前記品質の良否を判別することを特徴とする。
【００１７】
第７の発明のクロック再生装置は、第４の発明において、
前記品質判別手段は、前記差分の自乗値に基づく値を所定の閾値と比較し、前記比較の結果に基づき前記品質の良否を判別することを特徴とする。
【００１８】
第８の発明のクロック再生装置は、第４の発明において、
前記品質判別手段は、ローパスフィルタを含み、前記ローパスフィルタ通過後の前記差分を所定の閾値と比較し、前記比較の結果に基づき前記品質の良否を判別することを特徴とする。
このような第８の発明によれば、ローパスフィルタ通過後の差分に基づいて入力信号の品質が判別されるので、入力信号に含まれる雑音の影響を受けずに、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００１９】
第９の発明のクロック再生装置は、第１または３のいずれかの発明において、
前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差の符号を取り込んで保持し、前記品質が良であるときには前記位相誤差を出力し、前記品質が否であるときには前記保持された符号に応じた所定の誤差値を出力することを特徴とする。
このような第９の発明によれば、品質が否に変化したときに保持された符号により定まる所定の値を誤差値とするので、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００２０】
第１０の発明のクロック再生装置は、第１または３のいずれかの発明において、
前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記品質が良であるときには前記位相誤差を出力し、前記品質が否であるときには前記保持された符号に応じた所定の誤差値を出力することを特徴とする。
このような第１０の発明によれば、位相誤差フィルタ手段通過後の位相誤差により入力信号の品質が判別されるので、入力信号に含まれる雑音の影響を受けずに、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００２１】
第１１の発明のクロック再生装置は、第１または３のいずれかの発明において、
前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記品質が良であるときには前記位相誤差を出力し、前記品質が否であるときには前記品質が否であると判別された時点から所定の時間内に限り前記保持された符号に応じた所定の誤差値を出力することを特徴とする。
このような第１１の発明によれば、位相誤差フィルタ手段通過後の位相誤差により入力信号の品質が判別されるので、入力信号に含まれる雑音の影響を受けずに、データクロックと再生クロック信号の周波数と位相がともに確実に一致し、かつ品質が否である期間が所定の時間内に制限されているので、再生クロック信号の周波数がデータクロックの周波数から誤って大きくずれることがないクロック再生装置を提供することができる。
【００２３】
第１２の発明のクロック再生装置は、第２の発明において、
前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差の符号を取り込んで保持し、前記周波数誤差の絶対値が所定の閾値より大きいときには、前記周波数誤差と同じ符号を持った所定の第１誤差値を出力し、前記周波数誤差の絶対値が前記閾値より小さいときには、前記品質が良である期間で前記位相誤差を出力し前記品質が否である期間で前記保持された符号に応じた所定の第２誤差値を出力することを特徴とする。
このような第１２の発明によれば、周波数誤差の絶対値が所定の閾値より大きいときには第２の発明と同様に動作し、その後周波数誤差の絶対値が所定の閾値より小さくなったときには、第９の発明と同様に動作するので、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００２４】
第１３の発明のクロック再生装置は、第２の発明において、
前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記周波数誤差の絶対値が所定の閾値より大きいときには、前記周波数誤差と同じ符号を持った所定の第１誤差値を出力し、前記周波数誤差の絶対値が前記閾値より小さいときには、前記品質が良である期間で前記位相誤差を出力し前記品質が否である期間で前記保持された符号に応じた所定の第２誤差値を出力することを特徴とする。
このような第１３の発明によれば、周波数誤差の絶対値が所定の閾値より大きいときには第２の発明と同様に動作し、その後周波数誤差の絶対値が所定の閾値より小さくなったときには、第１０の発明と同様に動作するので、入力信号に含まれる雑音の影響を受けずに、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００２５】
第１４の発明のクロック再生装置は、第２の発明において、
前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記周波数誤差の絶対値が所定の閾値より大きいときには、前記周波数誤差と同じ符号を持った所定の第１誤差値を出力し、前記周波数誤差の絶対値が前記閾値より小さいときには、前記品質が良である期間で前記位相誤差を出力し前記品質が否である期間では前記品質が否であると判別された時点から所定の時間内に限り前記保持された符号に応じた所定の第２誤差値を出力することを特徴とする。
このような第１４の発明によれば、周波数誤差の絶対値が所定の閾値より大きいときには第２の発明と同様に動作し、その後周波数誤差の絶対値が所定の閾値より小さくなったときには、第１１の発明と同様に動作するので、入力信号に含まれる雑音の影響をうけずに、再生クロック信号の周波数がデータクロックの周波数から誤って大きくずれることがない、データクロックと再生クロック信号の周波数と位相がともに確実に一致するクロック再生装置を提供することができる。
【００２７】
第１５の発明のクロック再生装置は、第１または２のいずれかの発明において、
前記フィルタ手段は、前記位相周波数誤差検出手段の出力を積分する積分手段を含むことを特徴とする。
このような第１５の発明によれば、検出された位相周波数誤差の変化に対して発振手段が生成する再生クロック信号の周波数がなめらかに変化するクロック再生装置を提供することができる。
【００２８】
第１６の発明のクロック再生装置は、第１ないし３のいずれかの発明において、
前記標本化手段は、前記発振クロック信号により標本化された前記入力信号を等化して前記標本値として出力する等化手段を含むことを特徴とする。
このような第１６の発明によれば、ＰＲＭＬ方式を採用した信号再生装置の再生信号処理部に用いられるクロック再生装置を提供することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。なお、図１から図１８において、同じ機能のブロックには同じ符号を付している。また、回路の構成を示すブロック図においては、矢印付きの細い信号線はアナログ信号または１ビットのデジタル信号を、矢印付きの太い信号線は２ビット以上のデジタル信号をそれぞれ表すものとする。
【００３０】
＜第１の実施形態＞
図１は、本発明の第１の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図１に示す再生信号処理部において、本発明の第１の実施形態であるクロック再生装置は符号１１１を付した部分である。記録媒体から再生された再生信号１０は、再生アンプ２において増幅され、ＡＤ変換器４において再生クロック信号１１のタイミングで標本化および量子化され、デジタル再生信号１７に変換される。デジタル再生信号１７は、イコライザ１６においてデジタル処理によりパーシャルレスポンス等化され、復号器入力信号１２となる。ここで、イコライザ１６は、データ記録系からデータ再生系までの系のインパルス応答が（１、０、−１）であるパーシャルレスポンス・クラス４による等化処理を行う。復号器入力信号１２はビタビ復号器５においてビタビアルゴリズムにより最尤復号され、記録媒体に記録されていたデジタルデータが再生データ１３として出力される。
【００３１】
一方、復号器入力信号１２は、ビタビ復号器５とともに、位相誤差検出回路６および信号品質判別回路２１に入力される。位相誤差検出回路６は、復号器入力信号１２を入力として、後述する手段によりデータクロックと再生クロック信号１１の位相誤差を検出し、その結果を位相誤差信号２５として出力する。信号品質判別回路２１は、復号器入力信号１２を入力として、後述する手段により復号器入力信号１２に係る信号品質を判別して、その結果を品質判別信号２６として出力する。位相誤差信号２５および品質判別信号２６は位相周波数誤差検出回路２２に入力される。位相周波数誤差検出回路２２は、後述する手段により位相誤差信号２５および品質判別信号２６から位相周波数誤差信号２７を求める。位相周波数誤差信号２７はループフィルタ２３に入力される。ループフィルタ２３は、主として位相誤差に対する応答特性を決める係数回路２０、主として周波数誤差に対する応答特性を決める係数回路１９、加算回路３０、遅延回路２８、および加算回路２９から構成される。ここで、加算回路３０と遅延回路２８は、係数回路１９の出力信号である位相周波数誤差乗算結果９１をクロックごとに積分する積分回路を構成する。ループフィルタ２３の出力信号であるフィルタ出力信号１８は、ＤＡ変換器２４においてアナログ信号に変換され発振制御信号１５となる。発振制御信号１５は電圧制御発振器９に入力される。電圧制御発振器９は発振制御信号１５に応じた周波数で発振し、再生クロック信号１１を生成する。電圧制御発振器９は、発振制御信号１５の値が大きいほど高い周波数で発振するものとする。再生クロック信号１１はＡＤ変換器４の標本化クロックとして使用される。
【００３２】
クロック再生装置１１１において、ＡＤ変換器４、イコライザ１６、位相誤差検出回路６、信号品質判別回路２１、位相周波数誤差検出回路２２、ループフィルタ２３、ＤＡ変換器２４、および電圧制御発振器９からからなる帰還ループはＰＬＬ回路を構成する。このＰＬＬ回路を構成する機能ブロックのうち、本実施形態を特徴づける要素である位相誤差検出回路６、信号品質判別回路２１、および位相周波数誤差検出回路２２の構成と動作について説明する。
【００３３】
図２は、位相誤差検出回路６の構成を示すブロック図である。図２に示す位相誤差検出回路は、復号器入力信号１２を１クロック期間だけ遅延させる遅延回路３６、復号器入力信号１２を所定の閾値と比較して、１、０、あるいは−１の３値のうちいずれかの値を出力する３値判別回路３１、３値判別回路３１の出力を１クロック期間だけ遅延させる遅延回路３２、復号器入力信号１２と遅延回路３２の出力を乗算する乗算回路３３、遅延回路３６の出力と３値判別回路３１の出力を乗算する乗算回路３４、および、乗算回路３４の出力と乗算回路３３の出力の差分を求める減算回路３５から構成される。この構成により、位相誤差検出回路６は、復号器入力信号１２を入力として、データクロックと再生クロック信号１１の位相誤差を再生クロック信号１１の１クロックごとに検出し、その結果を位相誤差信号２５として出力する。位相誤差検出回路６の動作の詳細については、例えば、Roy D. Cideciyan他著、"A PRML system for digital magnetic recording"、IEEE Journal on selected areas in communications、Vol.10、No.1（１９９２年１月）に記載されている。データクロックと再生クロック信号１１の位相誤差を横軸に、位相誤差信号２５の値を縦軸にそれぞれとったグラフにより位相誤差検出回路６の特性を表すと、その位相比較特性は図３に示すようになる。
【００３４】
図４は、信号品質判別回路２１の構成を示すブロック図である。図４に示す信号品質判別回路において、復号器入力信号１２は３値判別回路３７および減算回路３９に入力される。復号器入力信号１２はパーシャルレスポンス・クラス４等化された信号であるため、雑音や位相誤差が無いときは「Ａ」、「０」あるいは「−Ａ」（ただし、Ａは所定の振幅を表す定数）のいずれかの値をとる。しかし実際には、雑音や位相誤差の発生により、復号器入力信号１２の値は上記の３つの値を含んだある範囲に分布する。そこで、３値判別回路３７は、復号器入力信号１２が「Ａ／２」より大きいときは値「１」を、復号器入力信号１２が「−Ａ／２」以上かつ「Ａ／２」以下のときは値「０」を、「−Ａ／２」より小さいときは値「−１」をそれぞれ選択して仮判別信号４３として出力する。選択回路３８は、仮判別信号４３が「１」、「０」あるいは「−１」である場合に、それぞれ値「Ａ」、値「０」あるいは値「−Ａ」を選択して、基準値信号４４として出力する。３値判別回路３７において正しく仮判別が行われた場合には、基準値信号４４は復号器入力信号１２から雑音やデータクロックと再生クロック信号１１の位相誤差を除いた値となる。減算回路３９は、復号器入力信号１２と基準値信号４４との差分４５を求める。差分４５は絶対値回路４０において絶対値に変換され、ローパスフィルタ（Low Pass Filter ：ＬＰＦ）４１において平滑化されて、誤差信号４６となる。誤差信号４６は、復号器入力信号１２についての理想値と実際値との差の平均的な大きさを表す。比較回路４２は誤差信号４６を所定の閾値と比較し、復号器入力信号１２に係る信号品質を以下のように判別する。すなわち、比較回路４２は、誤差信号４６が所定の閾値以下である場合は信号品質「良」を表す値Ｌレベル（ローレベル）を、誤差信号４６が所定の閾値より大きい場合は信号品質「否」を表す値をＨレベル（ハイレベル）をそれぞれ品質判別信号２６として出力する。なお、図４に示す信号品質判別回路では、差分４５に対して絶対値回路４０においてその絶対値を取る構成としたが、これに代えて、差分４５に対して自乗値を取る構成としても良い。
【００３５】
図５は、位相周波数誤差検出回路２２の構成を示すブロック図である。図５に示す位相周波数誤差検出回路おいて、位相誤差信号２５は符号保持回路４８および選択回路４９に入力される。品質判別信号２６は立ち上がり検出回路４７および選択回路４９に入力される。立ち上がり検出回路４７は、品質判別信号２６の立ち上がりを検出した時は値「１」を、品質判別信号２６の立ち上がりを検出しない時は値「０」をそれぞれ品質変化信号５０として出力する。品質変化信号５０は符号保持回路４８に入力される。符号保持回路４８は、品質変化信号５０が「１」である時に位相誤差信号２５の符号を取り込んで保持し、その値を保持符号信号５１として出力する。保持符号信号５１は選択回路４９に入力される。選択回路４９には、品質判別信号２６、保持符号信号５１、位相誤差信号２５、および所定の値「Ｂ」と「−Ｂ」が入力される。選択回路４９は、品質判別信号２６がＬレベルの場合は位相誤差信号２５を、品質判別信号２６がＨレベルでかつ保持符号信号５１が正の場合は値「Ｂ」を、品質判別信号２６がＨレベルでかつ保持符号信号５１が負の場合は値「−Ｂ」を、それぞれ選択して出力する。
【００３６】
次に、データクロックと再生クロック信号１１の周波数が異なった状態から、両クロック信号の周波数が一致し、位相同期がとれた状態に至るまでの本実施形態のクロック再生装置１１１の動作について説明する。
【００３７】
図６は、データクロックの周波数が再生クロック信号１１の周波数よりも高い値に変化した場合について、本実施形態のクロック再生装置１１１の動作を説明するための信号波形図である。図６（ａ）は、データクロックと再生クロック信号１１との位相差の変化を−πからπの範囲で示した図である。図６（ｂ）、図６（ｃ）および図６（ｄ）は、それぞれ位相誤差信号２５、品質判別信号２６および位相周波数誤差信号２７の変化を示す図である。図６（ｅ）は、データクロックおよび再生クロック信号１１の周波数の変化を示す図である。図６（ｅ）において、破線および実線はそれぞれデータクロックおよび再生クロック信号１１の周波数の変化を表す。
【００３８】
（期間１） 時刻ｔ１以前
ＰＬＬ回路は同期がとれた状態にあり、データクロックと再生クロック信号１１の周波数と位相はともに一致した状態であるとする。
【００３９】
（期間２） 時刻ｔ１から時刻ｔ２まで
時刻ｔ１に、データクロックの周波数がｆ１からより高い周波数であるｆ２に変化し、その結果ＰＬＬ回路の同期がはずれた状態になったとする。時刻ｔ１以降、データクロックの周波数に対して再生クロック信号１１の周波数は相対的に低くなり、再生クロック信号１１の周期はデータクロックの周期より相対的に長くなる。このため、再生クロック信号１１のタイミングで標本化された復号器入力信号１２の位相は１クロックごとに進む。この結果、図６（ａ）に示す位相差は０から正の方向にずれ、これに対応して位相誤差信号２５は図６（ｂ）に示すように変化する。時刻ｔ２までは位相差が小さいため、図６（ｃ）に示す品質判別信号２６はＬレベルであり、位相周波数誤差検出回路２２は位相周波数誤差信号２７として位相誤差信号２５を選択する。このため、位相周波数誤差信号２７は図６（ｄ）に示すように変化する。したがって、図６（ｅ）において実線で示すように、位相周波数誤差信号２７の変化に対応して再生クロック信号１１の周波数はわずかに上昇する。
【００４０】
（期間３） 時刻ｔ２から時刻ｔ３まで
位相差が大きくなるに従い位相誤差信号２５も大きくなり、時刻ｔ２において品質判別信号２６がＨレベルに変化する。位相周波数誤差検出回路２２は、時刻ｔ２における位相誤差信号２５の符号である値「正」を符号保持回路４８に取り込む。このため、時刻ｔ２以降、位相周波数誤差信号２７として値「Ｂ」が選択される。その後、位相差が再び小さくなり、時刻ｔ３において品質判別信号２６がＬレベルに変化するまで、位相周波数誤差信号２７が値「Ｂ」である状態が維持される。この結果、フィルタ出力信号１８は、加算回路３０と遅延回路２８により構成される積分回路により積分されて上昇し、再生クロック信号１１の周波数は上昇する。
【００４１】
（期間４） 時刻ｔ３から時刻ｔ４まで
位相差が再び小さくなり、時刻ｔ３から時刻ｔ４までは品質判別信号２６がＬレベルとなる。この期間、位相周波数誤差検出回路２２は位相周波数誤差信号２７として位相誤差信号２５を選択する。この期間について位相周波数誤差信号２７を積分するとほぼ零になるため、フィルタ出力信号１８の直流成分はほとんど変化しない。したがって、再生クロック信号１１の周波数はほとんど変化しない。
【００４２】
（期間５） 時刻ｔ４から時刻ｔ５まで
位相差が再び大きくなり、時刻ｔ４から時刻ｔ５までは品質判別信号２６がＨレベルとなる。この期間における回路の動作は時刻ｔ２から時刻ｔ３までの期間における動作と同様であるため、再生クロック信号１１の周波数はさらに上昇し、データクロックの周波数であるｆ２に近づく。ただし、再生クロック信号１１の周波数がｆ２に近づくため、位相差の変化はゆるやかになる。
【００４３】
（期間６） 時刻ｔ５から時刻ｔ６まで
回路は時刻ｔ３から時刻ｔ４までの期間と同様の動作を行う。このため、再生クロック信号１１の周波数はほとんど変化しない。
【００４４】
（期間７） 時刻ｔ６から時刻ｔ７まで
回路は時刻ｔ２から時刻ｔ３までの期間と同様の動作を行う。このため、再生クロック信号１１の周波数はさらに上昇し、ついにはｆ２をやや上回る状態になる。
【００４５】
（期間８） 時刻ｔ７から時刻ｔ８まで
位相差が再び小さくなり、時刻ｔ７において品質判別信号２６がＬレベルに変化し、かつ、時刻ｔ７における再生クロック信号１１の周波数はｆ２に十分近くなる。時刻ｔ７以降、ＰＬＬ回路の通常の引き込み動作により、再生クロック信号１１の周波数と位相はデータクロックの周波数と位相にそれぞれ近づく。この結果、時刻ｔ８においてデータクロックと再生クロック信号１１の周波数と位相がともに一致した状態となる。
【００４６】
（期間９） 時刻ｔ８以降
ＰＬＬ回路は同期がとれた状態に戻り、データクロックと再生クロック信号１１の周波数と位相がともに一致した状態となる。
【００４７】
図７は、データクロックの周波数が再生クロック信号１１の周波数よりも低い値に変化した場合について、本実施形態のクロック再生装置１１１の動作を説明するための信号波形図である。図７に示す信号の種類は図６に示す信号の種類と同じである。
【００４８】
（期間１） 時刻ｔ１以前
ＰＬＬ回路は同期がとれた状態にあり、データクロックと再生クロック信号１１の周波数と位相がともに一致した状態であるとする。
【００４９】
（期間２） 時刻ｔ１から時刻ｔ２まで
時刻ｔ１に、データクロックの周波数がｆ２からより低い周波数であるｆ１に変化し、その結果ＰＬＬ回路の同期がはずれた状態になったとする。時刻ｔ１以降、データクロックの周波数に対して再生クロック信号１１の周波数は相対的に高くなり、再生クロック信号１１の周期はデータクロックの周期より相対的に短くなる。このため、再生クロック信号１１のタイミングで標本化された復号器入力信号１２の位相は１クロックごとに遅れる。この結果、図７（ａ）に示す位相差は０から負の方向にずれ、これに対応して位相誤差信号２５は図７（ｂ）に示すように変化する。時刻ｔ２までは位相差が小さく、図７（ｃ）に示す品質判別信号２６はＬレベルであり、位相周波数誤差検出回路２２は位相周波数誤差信号２７として位相誤差信号２５を選択する。このため、位相周波数誤差信号２７は図７（ｄ）に示すように変化する。したがって、図７（ｅ）において実線で示すように、位相周波数誤差信号の変化に対応して再生クロック信号１１の周波数はわずかに下降する。
【００５０】
（期間３） 時刻ｔ２から時刻ｔ３まで
位相差が大きくなるに従い、位相誤差信号２５は小さくなり、時刻ｔ２において品質判別信号２６がＨレベルに変化する。位相周波数誤差検出回路２２は、時刻ｔ２における位相誤差信号２５の符号である値「負」を符号保持回路４８に取り込む。このため、時刻ｔ２以降、位相周波数誤差信号２７として値「−Ｂ」が選択される。その後、位相差が再び小さくなり、時刻ｔ３において品質判別信号２６がＬレベルに変化するまで、位相周波数誤差信号２７が値「−Ｂ」である状態が維持される。この結果、フィルタ出力信号１８は、加算回路３０と遅延回路２８により構成される積分回路により積分されて下降し、再生クロック信号１１の周波数は下降する。
【００５１】
（期間４） 時刻ｔ３から時刻ｔ４まで
位相差が再び小さくなり、時刻ｔ３から時刻ｔ４までは品質判別信号２６がＬレベルとなる。この期間、位相周波数誤差検出回路２２は位相周波数誤差信号２７として位相誤差信号２５を選択する。この期間について位相周波数誤差信号２７を積分するとほぼ零になるため、フィルタ出力信号１８の直流成分はほとんど変化しない。したがって、再生クロック信号１１の周波数はほとんど変化しない。
【００５２】
（期間５） 時刻ｔ４から時刻ｔ５まで
位相差が再び大きくなり、時刻ｔ４から時刻ｔ５までは品質判別信号２６がＨレベルとなる。この期間における回路の動作は時刻ｔ２から時刻ｔ３までの期間における動作と同様であり、再生クロック信号１１の周波数はさらに下降し、データクロックの周波数であるｆ１に近づく。ただし、再生クロック信号１１の周波数がｆ１に近づくため、位相差の変化はゆるやかになる。
【００５３】
（期間６） 時刻ｔ５から時刻ｔ６まで
回路は時刻ｔ３から時刻ｔ４までの期間と同様の動作を行う。このため、再生クロック信号１１の周波数はほとんど変化しない。
【００５４】
（期間７） 時刻ｔ６から時刻ｔ７まで
回路は時刻ｔ２から時刻ｔ３までの期間と同様の動作を行う。このため、再生クロック信号１１の周波数はさらに下降し、ついにはｆ１をやや下回る状態になる。
【００５５】
（期間８） 時刻ｔ７から時刻ｔ８まで
位相差が再び小さくなり、時刻ｔ７において品質判別信号２６がＬレベルに変化し、かつ、時刻ｔ７における再生クロック信号１１の周波数はｆ１に近くなる。時刻ｔ７以降、ＰＬＬ回路の通常の引き込み動作により、再生クロック信号１１の周波数と位相はデータクロックの周波数と位相にそれぞれ近づく。この結果、時刻ｔ８においてデータクロックと再生クロック信号１１の周波数と位相がともに一致した状態となる。
【００５６】
（期間９） 時刻ｔ８以降
ＰＬＬ回路は同期がとれた状態に戻り、データクロックと再生クロック信号１１の周波数と位相はともに一致した状態となる。
【００５７】
以上に説明したように、本実施形態によれば、位相周波数誤差検出回路２２において、品質判別信号２６がＬレベルからＨレベルに変化した際の位相誤差信号２５の符号が保持符号信号５１として保持されるともに、品質判別信号２６がＬレベルの場合は位相誤差信号２５が、品質判別信号２６がＨレベルでかつ保持符号信号５１が正の場合は値「Ｂ」が、品質判別信号２６がＨレベルでかつ保持符号信号５１が負の場合は値「−Ｂ」が、それぞれ選択されて位相周波数誤差信号２７として出力され、さらに位相周波数誤差信号２７に基づく信号である発振制御信号１５により、電圧制御発振器９が生成する再生クロック信号１１の発振周波数が制御される。このような構成によれば、データクロックの周波数と再生クロック信号１１の周波数が異なる状態からでも、両クロック信号の周波数と位相がともに一致した状態に復帰する、広いプルインレンジを持ったクロック再生装置を提供できる。また、ＰＬＬ回路の帰還ループ内の遅延量が大きい回路構成が可能となるため、イコライザをデジタル回路により構成した回路構成が可能となる。このため、等化処理の高精度化や無調整化、あるいはＬＳＩへの集積化が可能となる。さらに、プルインレンジが広いため、再生データの周波数変動が大きい磁気テープ装置などに対しても、安定した再生クロック信号を供給するクロック再生装置を提供できる。
【００５８】
＜第１の実施形態の変形例＞
第１の実施形態では信号品質判別回路２１を図４に示す構成としたが、これに代えて、図８に示す構成としてもよい。図８に示す信号品質判別回路は、復号器入力信号１２から基準値発生回路６４により基準値信号４４を発生させる点において、復号器入力信号１２から選択回路３８により基準値信号４４を発生させる図４に示す信号品質判別回路と異なる。
【００５９】
図８に示す信号品質判別回路において、復号器入力信号１２は減算回路３９、３値判別回路３７、および基準値発生回路６４に入力される。３値判別回路３７は、図４における３値判別回路と同様に、復号器入力信号１２に従って値「１」、値「０」あるいは値「−１」のいずれかを仮判別信号４３として出力する。基準値発生回路６４は、復号器入力信号１２および仮判別信号４３を入力として、以下の動作により基準値信号４４を求める。まず、絶対値回路５２は復号器入力信号１２の絶対値を求め、その結果を絶対値信号５３として出力する。遅延回路５６は、再生クロック信号１１の１サイクル分だけ選択回路５４の出力信号である選択出力信号５５を遅延させ、遅延選択出力信号５８を出力する。選択回路５４は、仮判別信号４３が「１」または「−１」のときは絶対値信号５３を、仮判別信号４３が「０」のときは遅延選択出力信号５８を選択して出力する。選択出力信号５５はローパスフィルタ５９において平滑化され、基準値正信号６０となる。基準値正信号６０は、復号器入力信号１２が値「１」あるいは値「−１」と判別された場合の信号振幅の絶対値を平滑化した値に相当する。選択回路６３には、基準値正信号６０、値「０」、および符号反転回路６１において基準値正信号６０の符号を反転した結果である基準値負信号６２が入力される。選択回路６３は、仮判別信号４３が「１」、「０」あるいは「−１」であるときに、基準値正信号６０、値「０」あるいは基準値負信号６２をそれぞれ選択して基準値信号４４として出力する。
【００６０】
図８に示す信号品質判別回路によれば、以下の効果がある。ＶＴＲなどの磁気テープ装置において、サーチ再生、スチル再生などのように再生ヘッドが記録トラックを横切りながらデータを再生する場合、復号器入力信号１２の振幅は時間の経過に伴い大きく変化する。しかし、図８に示す信号品質判別回路では、復号器入力信号１２の振幅の変化に追随した基準値正信号６０を求め、基準値正信号６０に基づいて基準値信号４４を生成するため、復号器入力信号１２の振幅が時間の経過に伴い大きく変化する場合であっても、その変化に追随して的確に信号品質を判別することができる。
【００６１】
次に、第１の実施形態では、位相周波数誤差検出回路２２を図５に示す構成としたが、これに代えて、図９に示す構成としてもよい。図９に示す位相周波数誤差検出回路は、位相誤差信号２５がローパスフィルタ６５を介して符号保持回路４８に入力される点において、位相誤差信号２５が符号保持回路４８へ直接入力される図５に示す位相周波数誤差検出回路と異なる。
【００６２】
図５に示す位相周波数誤差検出回路では、符号保持回路４８は、品質変化信号５０が値「１」である時に位相誤差信号２５の符号を取り込み、その符号を保持符号信号５１として出力する。しかし、位相誤差信号２５が雑音などの影響を受けた場合、符号保持回路４８において正しい符号が保持されず、このためＰＬＬ回路の引き込み動作に時間を要することがある。図９に示す位相周波数誤差検出回路によれば、位相誤差信号２５がローパスフィルタ６５を介して符号保持回路４８に入力されるため、位相誤差信号２５に含まれる雑音などの影響を受けにくく、周波数の引き込み動作が短時間でより確実に行なわれる。
【００６３】
また、位相周波数誤差検出回路２２は図１０に示す構成としてもよい。図１０に示す位相周波数誤差検出回路は、期間限定回路６６を備え、かつ期間限定回路６６の出力信号である期間限定信号６７により選択回路４９が制御される点において、品質判別信号２６により選択回路４９が制御される図９に示す位相周波数誤差検出回路と異なる。期間限定回路６６は、図１１の信号波形図に示すように、品質判別信号２６がＨレベルの期間が所定の時間Ｔ以上続くとき、その長さを時間Ｔに限定した期間限定信号６７を出力する。
【００６４】
図１０に示す位相周波数誤差検出回路によれば、以下の効果がある。信号品質判別回路２１において信号品質が「否」と判別され、信号品質判別信号２６がＨレベルとなるのは、データクロックと再生クロック信号１１の位相誤差が大きい場合に加えて、トラッキングの一時的な乱れにより信号の雑音が大きくなる場合などがある。トラッキングの乱れにより信号の雑音が大きくなった場合、トラッキングが正規の状態に戻るまで、品質判別信号２６がＨレベルである状態が長く続く。この時、図９に示す位相周波数誤差検出回路では、選択回路４９において値「＋Ｂ」または値「−Ｂ」が長い時間連続して選択される。このため、再生クロック信号１１の周波数がデータクロックの周波数から誤って大きくずれる場合がある。これに対して、図１０に示す位相周波数誤差検出回路では、このような場合でも、期間限定信号６７が連続してＨレベルとなる期間が時間Ｔに限定されているため、再生クロック信号１１の周波数がデータクロックの周波数から誤って大きくずれることがない。
【００６５】
また、トラッキングの乱れがない状態で再生クロック信号１１の周波数がデータクロックの周波数と異なる場合には、図６および図７の信号波形図において示すように、品質判別信号２６が連続してＨレベルとなる期間は比較的短い。この期間が時間Ｔよりも短くなるように時間Ｔを設定すれば、期間限定信号６７は品質判別信号２６と同じタイミングで変化する信号となる。したがって、期間限定回路６６はＰＬＬ回路の引き込み動作に影響を与えないため、図１０に示す位相周波数誤差検出回路を用いた本実施形態のクロック再生装置は、データクロックに一致した再生クロック信号１１を再生する。
【００６６】
＜第２の実施形態＞
図１２は、本発明の第２の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図１２に示す再生信号処理部において、本発明の第２の実施形態であるクロック再生装置は符号１１２を付した部分である。図１２に示すクロック再生装置１１２は、周波数誤差信号７６を検出する周波数誤差検出回路６８を備え、異なる内部構成を持った位相周波数誤差検出回路７９により位相周波数誤差信号２７が生成されるとした点において、図１に示すクロック再生装置１１１と異なる。そこで、この相違点と本実施形態の効果について説明する。
【００６７】
図１２に示すクロック再生装置１１２において、周波数誤差検出回路６８はゲート発生回路７０、カウンタ７２、および減算回路７５から構成される。ゲート発生回路７０には、周波数が既知である基準クロック信号６９が入力される。ゲート発生回路７０は、基準クロック信号６９に基づいて所定の時間幅を持ったゲート信号７１を生成する。カウンタ７２にはゲート信号７１および再生クロック信号１１が入力される。カウンタ７２は、ゲート信号７１の時間内に発生した再生クロック信号１１のクロックパルスの個数をカウントし、その値をカウント値７３として出力する。ゲート信号７１の時間幅が一定であるため、カウント値７３は再生クロック信号１１の周波数に比例する。減算回路７５は基準カウント値７４からカウント値７３を減算し、その結果を周波数誤差信号７６として出力する。なお、基準カウント値７４はデータクロックの周波数とゲート信号７１の時間幅からあらかじめ求めたカウント値７３の期待値である。周波数誤差信号７６はデータクロックと再生クロック信号１１の周波数の差に比例した値となる。周波数誤差信号７６は位相周波数誤差検出回路７９に入力される。
【００６８】
図１３は、位相周波数誤差検出回路７９の構成を示すブロック図である。符号判別回路８０は、位相周波数誤差検出回路７９に入力された周波数誤差信号７６の符号を周波数誤差符号信号９８として出力する。絶対値回路８１は、周波数誤差信号７６の絶対値を絶対値信号８２として出力する。比較回路８３は、絶対値信号８２と所定の閾値Δｆを比較し、絶対値信号８２が閾値Δｆ以下の場合は値「０」を、絶対値信号８２が閾値Δｆより大きい場合は値「１」をそれぞれ周波数誤差判別信号９９として出力する。周波数誤差符号信号９８および周波数誤差判別信号９９は、位相誤差信号２５とともに選択回路８４に入力される。選択回路８４は、周波数誤差符号信号９８および周波数誤差判別信号９９に従って、以下のように位相誤差信号２５、所定の値「＋Ｃ」、あるいは所定の値「−Ｃ」のいずれかを選択して位相周波数誤差信号２７として出力する。すなわち、選択回路８４は、周波数誤差判別信号９９が「０」の場合は位相誤差信号２５を、周波数誤差判別信号９９が値「１」でかつ周波数誤差符号信号９８が正の場合は値「＋Ｃ」を、周波数誤差判別信号９９が値「１」でかつ周波数誤差符号信号９８が負の場合は値「−Ｃ」を、それぞれ位相周波数誤差信号２７として選択して出力する。
【００６９】
以上のような回路構成による本実施形態においては、データクロックと再生クロック信号１１の周波数の差がΔｆより大きいときは、周波数誤差の符号に応じた所定の値「Ｃ」または「−Ｃ」が位相周波数誤差信号２７としてループフィルタ２３に入力される。このため、ループフィルタの出力信号であるフィルタ出力信号１８は、ループフィルタ２３内の積分回路の機能により単調に増加又は減少し、発振制御信号１５はこれに伴い単調に増加または減少する。このような発振制御信号１５により電圧制御発振器９が制御されるため、再生クロック信号１１の周波数は単調に増加または減少し、やがてデータクロックと再生クロック信号１１の周波数の差がΔｆ以下になる。両クロック信号の周波数の差がΔｆ以下になると、位相周波数誤差検出回路７９は、値「Ｃ」または「−Ｃ」に代わって位相誤差信号２５を選択して位相周波数誤差信号２７として出力する。Δｆをあらかじめ適切な値に設定しておけば、ＰＬＬ回路はその後通常の引き込み動作を行うため、データクロックと再生クロック信号１１が周波数、位相ともに一致した状態となる。
【００７０】
以上に説明したように、本実施形態によれば、位相周波数誤差検出回路７９において、周波数誤差判別信号９９が「０」であるときは位相誤差信号２５が、周波数誤差判別信号９９が「１」であるときは周波数誤差符号信号９８に対応した所定の値がそれぞれ位相周波数誤差信号２７として選択され、選択された位相周波数誤差信号２７に基づく信号である発振制御信号１５により、電圧制御発振器９が生成する再生クロック信号１１の発振周波数が制御される。このような構成によれば、データクロックと再生クロック信号１１の周波数が大きく異なる状態からでも、両クロック信号の周波数と位相がともに一致した状態に復帰する、広いプルインレンジを持ったクロック再生装置を提供できる。第１の実施形態では、データクロックと再生クロック信号１１との周波数の差が極端に大きい場合には、ＰＬＬ回路の引き込み動作が正しく行われない場合がある。これに対し、本実施形態では、基準クロック信号６９を用いて周波数誤差が検出されるため、データクロックと再生クロック信号１１との周波数の差が極端に大きい場合でも、ＰＬＬ回路の引き込み動作が確実に行われる。したがって、第１の実施形態と比較してさらに広いプルインレンジを持ったクロック再生装置が提供できる。第１の実施形態についてすでに説明したように、広いプルインレンジを持ったクロック再生装置には、等化処理の高精度化、無調整化、およびＬＳＩへの集積化ができる効果、さらに再生データの周波数変動が大きい磁気テープなどの装置にも適用できる効果などがある。本実施形態によれば、これらの効果はさらに顕著なものとなる。
【００７１】
＜第３の実施形態＞
図１４は、本発明の第３の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図１４に示す再生信号処理部において、本発明の第３の実施形態であるクロック再生装置は符号１１３を付した部分である。図１４に示すクロック再生装置１１３は、図１に示す第１の実施形態であるクロック再生装置１１１、および図１２に示す第２の実施形態であるクロック再生装置１１２の両者の特徴を備えている。第１の実施形態では、位相周波数誤差検出回路２２が位相誤差信号２５および品質判別信号２６を用いて位相周波数誤差信号２７を生成するのに対し、本実施形態では、位相周波数誤差検出回路８５が位相誤差信号２５および品質判別信号２６に加えて、周波数誤差信号７６を用いて位相周波数誤差信号２７を生成する。そこで、この相違点と本実施形態の効果について説明する。
【００７２】
図１４に示すクロック再生装置１１３において、ＡＤ変換器４、イコライザ１６、位相誤差検出回路６、信号品質判別回路２１、ループフィルタ２３、ＤＡ変換器２４、および電圧制御発振器９は第１の実施形態と同様に動作し、周波数誤差検出回路６８は第２の実施形態と同様に動作する。図１５は、本実施形態を特徴づける位相周波数誤差検出回路８５の構成を示すブロック図である。図１５に示す位相周波数誤差検出回路は、第１のブロック８６および第２のブロック８７から構成される。第１のブロック８６は、図１０に示す第１の実施形態における位相周波数誤差検出回路２２と同様の構成により同様の動作を行う。第２のブロック８７は、図１３に示す第２の実施形態における位相周波数誤差検出回路７９と同様の構成により同様の動作を行う。
【００７３】
以上のような回路構成による本実施形態においては、データクロックと再生クロック信号１１の周波数の差がΔｆより大きいときは、図１２に示す第２の実施形態のクロック再生装置１１２と同じ動作が行われ、周波数の差がΔｆより小さいときは、図１に示す第１の実施形態のクロック再生装置１１１と同じ動作が行われる。このため、データクロックと再生クロック信号１１との周波数の差がΔｆより大きい場合、まず第２の実施形態のクロック再生装置１１２と同じ動作が行われることにより、両クロック信号の周波数の差がΔｆ以下になり、その後第１の実施形態のクロック再生装置１１１と同じ動作が行われることにより、データクロックと再生クロック信号１１が周波数、位相がともに一致した状態となる。
【００７４】
本実施形態の効果は以下のとおりである。第１の実施形態では、データクロックと再生クロック信号１１の周波数の差が極端に大きい場合には、ＰＬＬ回路の引き込み動作が正しく行われない場合がある。これに対し、本実施形態では、第２の実施形態と同様に基準クロック信号６９に基づき周波数誤差が検出されるため、データクロックと再生クロック信号１１の周波数の差が極端に大きい場合でも、ＰＬＬ回路の引き込み動作が確実に行なわれる。また、第２の実施形態では、データクロックと再生クロック信号１１の周波数の差がΔｆ以下になった後は、ＰＬＬ回路の通常の引き込み動作が行われる。このため、ＰＬＬ回路の通常の引き込み動作が正しく行われる程度にΔｆを十分小さな値に設定するとともに、基準クロック信号６９の周波数や基準カウント値７４の精度を十分高くする必要がある。これに対し、本実施形態によれば、データクロックと再生クロック信号１１の周波数の差がΔｆ以下になった後は第１の実施形態と同様の動作が行われるため、Δｆとして比較的大きな値でも許容できる。したがって、基準クロック信号６９の周波数や基準カウント値７４の精度を高くする必要がなく、回路の実現が容易であるという効果がある。
【００７５】
なお、以上の説明において、図１５に示す第１のブロック８６は、図１０に示す位相周波数誤差検出回路と同様であるとしたが、これに代えて、図５あるいは図９に示す位相周波数誤差検出回路と同様であるとしてもよい。
【００７６】
＜第４の実施形態＞
図１６は、本発明の第４の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図１６に示す再生信号処理部において、本発明の第４の実施形態であるクロック再生装置は符号１１４を付した部分である。本実施形態を図１２に示す第２の実施形態と比較すると、本実施形態は位相周波数誤差検出回路７９を備えていない点、絶対値回路８１と比較回路８３により生成される周波数誤差判別信号９９および位相誤差信号２５がループフィルタ８９に入力される点、並びに、ループフィルタ８９が選択回路９３を含んでいる点において第２の実施形態と異なる。そこで、この相違点および本実施形態の効果について説明する。
【００７７】
図１６に示すクロック再生装置１１４において、ＡＤ変換器４、イコライザ１６、位相誤差検出回路６、ＤＡ変換器２４、電圧制御発振器９、および周波数誤差検出回路６８は第２の実施形態と同様に動作する。係数回路９０は周波数誤差信号７６に対して所定の係数を乗算し、その結果を周波数誤差乗算結果９２として出力する。絶対値回路８１は、周波数誤差信号７６の絶対値を絶対値信号８２として出力する。比較回路８３は、絶対値信号８２と所定の閾値Δｆを比較し、絶対値信号８２が閾値Δｆ以下のときは値「０」を、絶対値信号８２が閾値Δｆより大きいときは値「１」をそれぞれ周波数誤差判別信号９９として出力する。周波数誤差乗算結果９２と周波数誤差判別信号９９はループフィルタ８９に入力される。
【００７８】
ループフィルタ８９は、主として位相誤差に対する応答特性を決める係数回路２０、主として周波数誤差に対する応答特性を決める係数回路１９、選択回路９３、加算回路３０、遅延回路２８、および加算回路２９から構成される。ここで、加算回路３０と遅延回路２８は選択回路９３の出力信号である選択出力信号９４をクロックごとに積分する積分回路を構成する。選択回路９３には、係数回路１９において位相誤差信号２５に所定の係数を乗算した結果である位相周波数誤差乗算結果９１、および周波数誤差乗算結果９２が入力される。選択回路９３は、周波数誤差判別信号９９が「０」であるときは位相周波数誤差乗算結果９１を、周波数誤差判別信号９９が「１」であるときは周波数誤差乗算結果９２をそれぞれ選択して選択出力信号９４として出力する。選択出力信号９４は、加算回路３０および遅延回路２８からなる積分回路により積分される。加算回路３０の出力である積分結果信号９５は、係数回路２０において位相誤差信号２５に所定の係数を乗算した結果と、加算回路２９において加算される。加算回路２９の出力がフィルタ出力信号１８として出力される。
【００７９】
以上のような回路構成による本実施形態においては、データクロックと再生クロック信号１１の周波数の差がΔｆより大きいときは、選択回路９３は周波数誤差信号７６に比例した周波数誤差乗算結果９２を選択して選択出力信号９４として出力し、その選択出力信号９４が加算回路３０と遅延回路２８により構成される積分回路に入力されるため、データクロックと再生クロック信号１１の周波数の差は小さくなる。両クロック信号の周波数の差がΔｆ以下になると、選択回路９３は、周波数誤差乗算結果９２に代わって位相周波数誤差乗算結果９１を選択して出力する。Δｆをあらかじめ適切な値に設定しておけば、ＰＬＬ回路はその後通常の引き込み動作を行うため、データクロックと再生クロック信号１１が周波数、位相ともに一致した状態となる。
【００８０】
本実施形態の効果は以下のとおりである。第２の実施形態では、データクロックと再生クロック信号１１の周波数の差がΔｆより大きい場合、周波数の差によらずに一定の値「＋Ｃ」ないし「−Ｃ」が、ループフィルタ２３に入力される。これに対して、本実施形態では、周波数の差に比例した値がループフィルタ８９の積分回路に入力される。このため、第２の実施形態と同様に広いプルインレンジが実現できる効果に加えて、第２の実施形態に比べて短い時間でデータクロックと再生クロック信号１１の周波数の差がΔｆ以下になり、両クロックの周波数と位相が一致した状態になるまでの時間が短縮されるという効果がある。
【００８１】
＜第５の実施形態＞
図１７は、本発明の第５の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図である。図１７に示す再生信号処理部において、本発明の第５の実施形態であるクロック再生装置は符号１１５を付した部分である。図１７に示すクロック再生装置１１５は、図１に示す第１の実施形態であるクロック再生装置１１１、および図１６に示す第４の実施形態であるクロック再生装置１１４の両者の特徴を備えている。本実施形態は、信号品質判別回路２１および位相周波数誤差検出回路２２を備える点、および位相周波数誤差信号２７がループフィルタ８９に入力される点において、位相誤差信号２５がループフィルタ８９に入力される図１６に示す第４の実施形態と異なる。そこで、この相違点と本実施形態の効果について説明する。
【００８２】
図１７に示すクロック再生装置１１５において、ＡＤ変換器４、イコライザ１６、位相誤差検出回路６、信号品質判別回路２１、位相周波数誤差検出回路２２、ＤＡ変換器２４、および電圧制御発振器９は第１の実施形態と同様に動作し、周波数誤差検出回路６８、絶対値回路８１、比較回路８３、係数回路９０およびループフィルタ８９は第４の実施形態と同様に動作する。
【００８３】
以上のような回路構成による本実施形態においては、データクロックと再生クロック信号１１の周波数の差がΔｆより大きいときは、図１６に示す第４の実施形態のクロック再生装置１１４と同じ動作が行われ、周波数の差がΔｆ以下のときは、図１に示す第１の実施形態のクロック再生装置１１１と同じ動作が行われる。このため、データクロックと再生クロック信号１１の周波数の差がΔｆより大きい場合、まず第４の実施形態のクロック再生装置１１４と同じ動作が行われることにより、両クロック信号の周波数の差がΔｆ以下になり、その後第１の実施形態のクロック再生装置１１１と同じ動作が行われることにより、データクロックと再生クロック信号１１が周波数、位相ともに一致した状態となる。
【００８４】
本実施形態の効果は以下のとおりである。第１の実施形態では、データクロックと再生クロック信号１１の周波数の差が極端に大きい場合には、ＰＬＬ回路の引き込み動作が正しく行われない場合がある。これに対し、本実施形態では、第４の実施形態と同様に基準クロック信号６９に基づき周波数誤差が検出されるため、データクロックと再生クロック信号１１の周波数の差が極端に大きい場合でも、ＰＬＬ回路の引き込み動作が確実に短い時間で行われる。また、第４の実施形態では、データクロックと再生クロック信号１１の周波数の差がΔｆ以下になった後は、ＰＬＬ回路の通常の引き込み動作が行われる。このため、ＰＬＬ回路の通常の引き込み動作が正しく行われる程度にΔｆを十分小さな値に設定するとともに、基準クロック信号６９の周波数や基準カウント値７４の精度を十分高くする必要がある。これに対し、本実施形態においては、データクロックと再生クロック信号１１の周波数の差がΔｆ以下になった後は第１の実施形態と同様の動作が行われるため、Δｆとして比較的大きな値でも許容できる。したがって、基準クロック信号６９の周波数や基準カウント値７４の精度を高くする必要がなく、回路の実現が容易であるという効果がある。
【００８５】
＜第６の実施形態＞
本発明の第１ないし５の実施形態によるクロック再生装置では、図２０に示す第２の従来技術のように、イコライザをデジタル回路により構成し、ＰＬＬ回路の帰還ループ内に設ける構成としている。これに代えて、図１９に示す第１の従来技術のように、イコライザをアナログ回路により構成し、ＰＬＬ回路の帰還ループの外に設ける構成とすることができる。
【００８６】
図１８は、本発明の第６の実施形態であるクロック再生装置を用いた信号処理装置の再生信号処理部の構成を示すブロック図である。図１８において、本発明の第６の実施形態であるクロック再生装置は符号１１６を付した部分である。図１８に示すクロック再生装置１１６は、図１に示す第１の実施形態のクロック再生装置１１１について、イコライザをアナログ回路により構成した場合のものである。本実施形態によれば、第１の実施形態と同様の効果があるとともに、広く用いられている第１の従来技術を用いた信号処理装置の再生信号処理部に外部回路を追加するだけでよいため、実現が容易であるという効果がある。
【００８７】
なお、図１８では、第１の実施形態のクロック再生装置１１１についての変形例を示したが、第２から第５までの実施形態のクロック再生装置についても、同様の変形例を構成することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図２】本発明の第１の実施形態であるクロック再生装置における位相誤差検出回路の構成を示すブロック図。
【図３】本発明の第１の実施形態であるクロック再生装置における位相誤差検出回路についての位相比較特性を示す図。
【図４】本発明の第１の実施形態であるクロック再生装置における信号品質判別回路の構成を示すブロック図。
【図５】本発明の第１の実施形態であるクロック再生装置における位相周波数誤差検出回路の構成を示すブロック図。
【図６】本発明の第１の実施形態であるクロック再生装置の動作を説明するための信号波形図。
【図７】本発明の第１の実施形態であるクロック再生装置の動作を説明するための信号波形図。
【図８】本発明の第１の実施形態であるクロック再生装置における第２の信号品質判別回路の構成を示すブロック図。
【図９】本発明の第１の実施形態であるクロック再生装置における第２の位相周波数誤差検出回路の構成を示すブロック図。
【図１０】本発明の第１の実施形態であるクロック再生装置における第３の位相周波数誤差検出回路の構成を示すブロック図。
【図１１】本発明の第１の実施形態であるクロック再生装置における第３の位相周波数誤差検出回路の動作を説明するための信号波形図。
【図１２】本発明の第２の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図１３】本発明の第２の実施形態であるクロック再生装置における位相周波数誤差検出回路の構成を示すブロック図。
【図１４】本発明の第３の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図１５】本発明の第３の実施形態であるクロック再生装置における位相周波数誤差検出回路の構成を示すブロック図。
【図１６】本発明の第４の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図１７】本発明の第５の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図１８】本発明の第６の実施形態であるクロック再生装置を用いた信号再生装置の再生信号処理部の構成を示すブロック図。
【図１９】第１の従来技術によるクロック再生装置を用いた信号再生装置の再生信号処理部についての第１の構成を示すブロック図。
【図２０】第２の従来技術によるクロック再生装置を用いた信号再生装置の再生信号処理部についての第２の構成を示すブロック図。
【符号の説明】
２…再生アンプ
３、１６…イコライザ
４…ＡＤ変換器
５…ビタビ復号器
６…位相誤差検出回路
７、２４…ＤＡ変換器
８、２３、８９…ループフィルタ
９…電圧制御発振器
１０…再生信号
１１…再生クロック信号
１２…復号器入力信号
１３…再生データ
１４、２５…位相誤差信号
１５…発振制御信号
１７…デジタル再生信号
１８…フィルタ出力信号
２１…信号品質判別回路
２２、７９、８５…位相周波数誤差検出回路
２６…品質判別信号
２７…位相周波数誤差信号
３１、３７…３値判別回路
３８、４９、５４、６３、８４、９３…選択回路
４０、５２、８１…絶対値回路
４１、５９、６５…ローパスフィルタ
４２、８３…比較回路
４３…仮判別信号
４４…基準値信号
４７…立ち上がり検出回路
４８…符号保持回路
５０…品質変化信号
５１…保持符号信号
６１…符号反転回路
６４…基準値発生回路
６６…期間限定回路
６７…期間限定信号
６８…周波数誤差検出回路
６９…基準クロック信号
７０…ゲート発生回路
７２…カウンタ
７４…基準カウント値
７６…周波数誤差信号
８０…符号判別回路
８６…第１のブロック
８７…第２のブロック
９８…周波数誤差符号信号
９９…周波数誤差判別信号
１０１、１０２…クロック再生装置
１１１、１１２、１１３、１１４、１１５、１１６…クロック再生装置
Claims (16)
- 入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置であって、
制御信号の供給を受け、前記制御信号に応じた周波数のクロック信号を発振クロック信号として生成する発振手段と、
前記発振クロック信号により前記入力信号を標本化し、前記入力信号の標本値を出力する標本化手段と、
前記標本値に基づき、前記デジタルデータの再生に使用すべきクロック信号に対する前記発振クロック信号の位相誤差を検出する位相誤差検出手段と、
前記標本値と前記標本値に対応する前記デジタルデータの推定値である仮判別結果とから、標本化された前記入力信号の品質の良否を判別する品質判別手段と、
前記位相誤差と前記品質判別手段による判別結果とに基づく位相周波数誤差信号を出力する位相周波数誤差検出手段と、
前記位相周波数誤差信号を平滑化して前記制御信号として前記発振手段に供給するフィルタ手段と、
を備え、
前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良であるときには前記位相誤差を出力し、前記品質が良から否へと変化した時点から少なくとも限定された所定期間は前記品質が良から否に変化した時点の前記位相誤差の符号に応じた誤差値を出力し、
前記発振クロック信号を、前記デジタルデータを再生するための前記クロック信号として出力することを特徴とするクロック再生装置。 - 入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置であって、
制御信号の供給を受け、前記制御信号に応じた周波数のクロック信号を発振クロック信号として生成する発振手段と、
前記発振クロック信号により前記入力信号を標本化し、前記入力信号の標本値を出力する標本化手段と、
前記標本値に基づき、前記デジタルデータの再生に使用すべきクロック信号に対する前記発振クロック信号の位相誤差を検出する位相誤差検出手段と、
前記標本値と前記標本値に対応する前記デジタルデータの推定値である仮判別結果とから、標本化された前記入力信号の品質の良否を判別する品質判別手段と、
前記発振クロック信号の周波数と所定の基準周波数との差を周波数誤差として検出する周波数誤差検出手段と、
前記位相誤差と前記品質判別手段による判別結果と前記周波数誤差とに基づく位相周波数誤差信号を出力する位相周波数誤差検出手段と、
前記位相周波数誤差信号を平滑化して前記制御信号として前記発振手段に供給するフィルタ手段と、
を備え、
前記位相周波数誤差検出手段は、前記周波数誤差の絶対値が閾値より小さいとき、前記品質が良である期間で前記位相誤差を出力し、前記品質が良から否へと変化した時点から少なくとも限定された所定期間は前記品質が良から否に変化した時点の前記位相誤差の符号に応じた誤差値を出力し、
前記発振クロック信号を、前記デジタルデータを再生するための前記クロック信号として出力することを特徴とするクロック再生装置。 - 入力信号からデジタルデータを再生するためのクロック信号を再生するクロック再生装置であって、
制御信号の供給を受け、前記制御信号に応じた周波数のクロック信号を発振クロック信号として生成する発振手段と、
前記発振クロック信号により前記入力信号を標本化し、前記入力信号の標本値を出力する標本化手段と、
前記標本値に基づき、前記デジタルデータの再生に使用すべきクロック信号に対する前記発振クロック信号の位相誤差を検出する位相誤差検出手段と、
前記標本値と前記標本値に対応する前記デジタルデータの推定値である仮判別結果とから、標本化された前記入力信号の品質の良否を判別する品質判別手段と、
前記位相誤差と前記品質判別手段による判別結果とに基づく位相周波数誤差信号を出力する位相周波数誤差検出手段と、
前記発振クロック信号の周波数と所定の基準周波数との差を周波数誤差として検出する周波数誤差検出手段と、
前記周波数誤差の絶対値が所定の閾値よりも小さいときには前記位相周波数誤差信号を選択し前記周波数誤差の絶対値が前記閾値よりも大きいときには前記周波数誤差を選択する選択手段と、
前記選択手段の出力を積分する積分手段と、
前記位相誤差検出手段の出力と前記積分手段の出力とを混合して前記制御信号として前記発振手段に供給する混合手段と、
を備え、
前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良であるときには前記位相誤差を出力し、前記品質が良から否へと変化した時点から少なくとも限定された所定期間は前記品質が良から否に変化した時点の前記位相誤差の符号に応じた誤差値を出力し、
前記発振クロック信号を、前記デジタルデータを再生するための前記クロック信号として出力することを特徴とするクロック再生装置。 - 前記品質判別手段は、
前記標本値に基づき前記デジタルデータを推定して前記仮判別結果として出力する仮判別手段と、
前記仮判別結果に基づき基準値を発生させる基準値発生手段と、
前記標本値と前記基準値との差分を求める演算手段と、
を含み、
前記差分に基づき前記品質の良否を判別することを特徴とする、請求項１ないし３のいずれかに記載のクロック再生装置。 - 前記基準値発生手段は、標本化された前記入力信号の振幅変化に追随した基準値を発生させることを特徴とする、請求項４に記載のクロック再生装置。
- 前記品質判別手段は、前記差分の絶対値に基づく値を所定の閾値と比較し、前記比較の結果に基づき前記品質の良否を判別することを特徴とする、請求項４に記載のクロック再生装置。
- 前記品質判別手段は、前記差分の自乗値に基づく値を所定の閾値と比較し、前記比較の結果に基づき前記品質の良否を判別することを特徴とする、請求項４に記載のクロック再生装置。
- 前記品質判別手段は、ローパスフィルタを含み、前記ローパスフィルタ通過後の前記差分を所定の閾値と比較し、前記比較の結果に基づき前記品質の良否を判別することを特徴とする、請求項４に記載のクロック再生装置。
- 前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差の符号を取り込んで保持し、前記品質が良であるときには前記位相誤差を出力し、前記品質が否であるときには前記保持された符号に応じた所定の誤差値を出力することを特徴とする、請求項１または３のいずれかに記載のクロック再生装置。
- 前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記品質が良であるときには前記位相誤差を出力し、前記品質が否であるときには前記保持された符号に応じた所定の誤差値を出力することを特徴とする、請求項１または３のいずれかに記載のクロック再生装置。 - 前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記品質が良であるときには前記位相誤差を出力し、前記品質が否であるときには前記品質が否であると判別された時点から所定の時間内に限り前記保持された符号に応じた所定の誤差値を出力することを特徴とする、請求項１または３のいずれかに記載のクロック再生装置。 - 前記位相周波数誤差検出手段は、前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差の符号を取り込んで保持し、前記周波数誤差の絶対値が所定の閾値より大きいときには、前記周波数誤差と同じ符号を持った所定の第１誤差値を出力し、前記周波数誤差の絶対値が前記閾値より小さいときには、前記品質が良である期間で前記位相誤差を出力し前記品質が否である期間で前記保持された符号に応じた所定の第２誤差値を出力することを特徴とする、請求項２に記載のクロック再生装置。
- 前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記周波数誤差の絶対値が所定の閾値より大きいときには、前記周波数誤差と同じ符号を持った所定の第１誤差値を出力し、前記周波数誤差の絶対値が前記閾値より小さいときには、前記品質が良である期間で前記位相誤差を出力し前記品質が否である期間で前記保持された符号に応じた所定の第２誤差値を出力することを特徴とする、請求項２に記載のクロック再生装置。 - 前記位相周波数誤差検出手段は、
前記位相誤差を平滑化する位相誤差フィルタ手段を含み、
前記品質判別手段による判別結果に基づき、前記品質が良から否へと変化する毎に前記位相誤差フィルタ手段の出力信号の符号を取り込んで保持し、前記周波数誤差の絶対値が所定の閾値より大きいときには、前記周波数誤差と同じ符号を持った所定の第１誤差値を出力し、前記周波数誤差の絶対値が前記閾値より小さいときには、前記品質が良である期間で前記位相誤差を出力し前記品質が否である期間では前記品質が否であると判別された時点から所定の時間内に限り前記保持された符号に応じた所定の第２誤差値を出力することを特徴とする、請求項２に記載のクロック再生装置。 - 前記フィルタ手段は、前記位相周波数誤差検出手段の出力を積分する積分手段を含むことを特徴とする、請求項１または２のいずれかに記載のクロック再生装置。
- 前記標本化手段は、前記発振クロック信号により標本化された前記入力信号を等化して前記標本値として出力する等化手段を含むことを特徴とする、請求項１ないし３のいずれかに記載のクロック再生装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11005799A JP3683120B2 (ja) | 1999-04-16 | 1999-04-16 | クロック再生装置 |
| US09/549,586 US6560053B1 (en) | 1999-04-16 | 2000-04-14 | Clock recovery apparatus |
| CNB001068245A CN1158810C (zh) | 1999-04-16 | 2000-04-14 | 时钟脉冲再生装置 |
| EP00107938A EP1045545B1 (en) | 1999-04-16 | 2000-04-14 | Clock recovery apparatus |
| DE60035731T DE60035731T2 (de) | 1999-04-16 | 2000-04-14 | Vorrichtung zur Taktrückgewinnung |
| US10/352,157 US6747826B2 (en) | 1999-04-16 | 2003-01-28 | Clock recovery apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11005799A JP3683120B2 (ja) | 1999-04-16 | 1999-04-16 | クロック再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306340A JP2000306340A (ja) | 2000-11-02 |
| JP3683120B2 true JP3683120B2 (ja) | 2005-08-17 |
Family
ID=14526003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11005799A Expired - Fee Related JP3683120B2 (ja) | 1999-04-16 | 1999-04-16 | クロック再生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6560053B1 (ja) |
| EP (1) | EP1045545B1 (ja) |
| JP (1) | JP3683120B2 (ja) |
| CN (1) | CN1158810C (ja) |
| DE (1) | DE60035731T2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000036602A1 (fr) * | 1998-12-17 | 2000-06-22 | Matsushita Electric Industrial Co., Ltd. | Circuit de synchronisation de phase/stabilisation de frequence |
| JP3597433B2 (ja) * | 1999-12-20 | 2004-12-08 | 富士通株式会社 | データ再生システムにおけるクロック調整装置及び光ディスク装置 |
| US6791776B2 (en) * | 2000-04-26 | 2004-09-14 | Hitachi, Ltd. | Apparatus for information recording and reproducing |
| US6738922B1 (en) * | 2000-10-06 | 2004-05-18 | Vitesse Semiconductor Corporation | Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal |
| JP3821472B2 (ja) * | 2002-01-29 | 2006-09-13 | 松下電器産業株式会社 | 異常波形検出回路および情報再生装置 |
| JP2003256071A (ja) * | 2002-02-28 | 2003-09-10 | Fujitsu Ltd | 記憶装置およびクロック制御回路 |
| DE10245687B4 (de) * | 2002-09-30 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Frequenzfehlerkorrektur in einem Übertragungssystem |
| CN100341244C (zh) * | 2002-10-30 | 2007-10-03 | 联发科技股份有限公司 | 自动调整压控振荡器中心频率的时钟脉冲恢复电路 |
| DE10251313B4 (de) * | 2002-11-04 | 2007-05-03 | Advanced Micro Devices, Inc., Sunnyvale | Gemeinsame Benutzung eines Schaltkreises für Frequenz- und Phasenfehlerkorrektur |
| US7639736B2 (en) * | 2004-05-21 | 2009-12-29 | Rambus Inc. | Adaptive receive-side equalization |
| KR100631974B1 (ko) * | 2005-03-29 | 2006-10-11 | 삼성전기주식회사 | 디지털 타이밍 복원기능을 갖는 수신기 |
| US7564931B2 (en) * | 2005-05-10 | 2009-07-21 | Seagate Technology Llc | Robust maximum-likelihood based timing recovery |
| US7245449B2 (en) * | 2005-07-28 | 2007-07-17 | Guzik Technical Enterprises | Timing analysis of read back signals in magnetic recording devices |
| US7589927B2 (en) * | 2005-08-30 | 2009-09-15 | International Business Machines Corporation | Dynamically adapting a read channel equalizer |
| JP4821264B2 (ja) * | 2005-10-25 | 2011-11-24 | ソニー株式会社 | 同期装置、同期方法及び同期プログラム並びにデータ再生装置 |
| KR100758305B1 (ko) | 2005-12-08 | 2007-09-12 | 한국전자통신연구원 | 위성 디지털 비디오 방송 시스템에서 주파수 오프셋을보정하는 장치 및 방법 |
| US8074126B1 (en) | 2006-06-07 | 2011-12-06 | Marvell International Ltd. | Non-intrusive eye monitor system |
| US7634040B1 (en) * | 2006-11-06 | 2009-12-15 | Mediatek Inc. | Loop latency compensated phase-locked loop |
| EP2405577B1 (en) | 2010-07-06 | 2019-04-24 | Cisco Technology, Inc. | Phase detection method and circuit |
| US8780476B2 (en) * | 2011-09-23 | 2014-07-15 | Lsi Corporation | Systems and methods for controlled wedge spacing in a storage device |
| US10439793B2 (en) * | 2017-05-03 | 2019-10-08 | Global Unichip Corporation | Device and method for recovering clock and data |
| US10027332B1 (en) * | 2017-08-07 | 2018-07-17 | Pericom Semiconductor Corporation | Referenceless clock and data recovery circuits |
| US11799599B2 (en) * | 2021-02-25 | 2023-10-24 | Marvell Asia Pte Ltd | Measuring reception quality of a Differential Manchester Encoded signal |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552942A (en) * | 1994-08-23 | 1996-09-03 | Quantum Corporation | Zero phase start optimization using mean squared error in a PRML recording channel |
| JPH0863893A (ja) * | 1994-08-25 | 1996-03-08 | Canon Inc | クロック発生装置 |
| KR100442182B1 (ko) * | 1996-07-22 | 2004-07-30 | 시게이트 테크놀로지 엘엘씨 | 위상 검출 추정기 |
| JPH10107623A (ja) * | 1996-10-01 | 1998-04-24 | Sony Corp | 変換装置および方法、並びに、ｐｌｌ演算装置および方法 |
| JP3308846B2 (ja) | 1997-03-14 | 2002-07-29 | 株式会社東芝 | 位相同期回路及び記録再生装置 |
-
1999
- 1999-04-16 JP JP11005799A patent/JP3683120B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-14 CN CNB001068245A patent/CN1158810C/zh not_active Expired - Fee Related
- 2000-04-14 EP EP00107938A patent/EP1045545B1/en not_active Expired - Lifetime
- 2000-04-14 DE DE60035731T patent/DE60035731T2/de not_active Expired - Lifetime
- 2000-04-14 US US09/549,586 patent/US6560053B1/en not_active Expired - Fee Related
-
2003
- 2003-01-28 US US10/352,157 patent/US6747826B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000306340A (ja) | 2000-11-02 |
| US6747826B2 (en) | 2004-06-08 |
| CN1158810C (zh) | 2004-07-21 |
| US20030128451A1 (en) | 2003-07-10 |
| CN1271211A (zh) | 2000-10-25 |
| DE60035731D1 (de) | 2007-09-13 |
| EP1045545A2 (en) | 2000-10-18 |
| DE60035731T2 (de) | 2008-04-30 |
| EP1045545B1 (en) | 2007-08-01 |
| EP1045545A3 (en) | 2005-04-27 |
| US6560053B1 (en) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3683120B2 (ja) | クロック再生装置 | |
| US6542039B1 (en) | Phase-locked loop apparatus and method | |
| US5583706A (en) | Decimation DC offset control in a sampled amplitude read channel | |
| WO2005086352A1 (ja) | 位相同期回路および情報再生装置 | |
| JP3428376B2 (ja) | 自動等化システム | |
| JP2830803B2 (ja) | 位相検出器及びこれを用いた磁気ディスク装置 | |
| JP4433438B2 (ja) | 情報再生装置および位相同期制御装置 | |
| JP4784400B2 (ja) | Ｐｌｌ回路および記録情報再生装置 | |
| JPH097304A (ja) | ディジタル信号再生装置 | |
| US6781938B2 (en) | Expected value generation unit and a data reproduction apparatus | |
| JP3687425B2 (ja) | ディジタル信号再生装置 | |
| JP2000200467A (ja) | デジタルフェ―ズロックドル―プ回路 | |
| JP3428339B2 (ja) | 位相同期制御回路 | |
| US6118606A (en) | Apparatus for generating a signal whose phase is synchronized with an inputted digital signal | |
| JP2001110146A (ja) | 再生装置 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JP3639618B2 (ja) | 信号処理装置 | |
| JP3618787B2 (ja) | 信号処理装置 | |
| JP4433437B2 (ja) | 再生装置 | |
| JP3781163B2 (ja) | 再生装置 | |
| JP3994987B2 (ja) | 再生装置 | |
| JPH09106626A (ja) | データ処理装置 | |
| JP2001006287A (ja) | ディジタル信号再生装置 | |
| JP2002025201A (ja) | 記録再生装置 | |
| JP2001319427A (ja) | 情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |