JP3428339B2

JP3428339B2 - 位相同期制御回路

Info

Publication number: JP3428339B2
Application number: JP35225296A
Authority: JP
Inventors: 淳一郎戸波; 隆志清藤; 明昇須山
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1996-12-11
Filing date: 1996-12-11
Publication date: 2003-07-22
Anticipated expiration: 2016-12-11
Also published as: JPH10172250A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は伝送されたディジタ
ル情報信号の位相同期制御を行う位相同期制御回路に関
する。

【０００２】

【従来の技術】伝送されるディジタル情報信号の値を正
しく検出するため、データ存在時刻の信号サンプルのレ
ベル平均値を所定値に制御するレベル制御と、サンプリ
ングクロックをデータ存在点時刻に一致させるビット同
期制御が必要である。

【０００３】特に、磁気記録再生装置等で再生されたデ
ィジタル情報信号は、信号の高域成分が欠落して波形が
なまったり（波形の輪郭がはっきりしなくなり、誤認識
の原因となる）、記録再生の機構（メカ）系を通ること
によるジッタ等の変動成分が生じたり、ノイズの影響等
により所定の信号レベルを得られなかったりする。この
変動成分によってサンプリングクロックと信号の位相と
がずれてしまうと、サンプリングクロックに基づいてデ
ータ存在時刻で行う信号サンプルが本来の値を得ること
ができず、正しい検出を行うことができない。

【０００４】図５に従来の位相同期制御回路を示す。こ
の位相同期制御回路は、図示しない磁気記録再生装置等
に構成される回転ドラムに搭載された磁気ヘッドＨがテ
ープ状記録媒体（あるいは単に「テープ」という）Ｔ上
を走査することによって得た再生信号を所定レベルに増
幅する増幅器100、増幅器100からの増幅信号をディジタ
ルの多値信号（例えば、［＋１］，［０］，［−１］）
に変換するＡ／Ｄ変換器101、Ａ／Ｄ変換器101からのデ
ィジタル信号波形を等化するディジタル等化器102、デ
ィジタル等化器102を介して波形等化されたディジタル
信号の値を判別し、ディジタル情報信号を出力するビタ
ビ検出回路103、ディジタル等化器103からのディジタル
信号を所定のスレッシュレベルと比較して情報信号の仮
判定を行う仮判定回路104、ディジタル等化器102からの
ディジタル信号と仮判定回路104の判定結果とから誤差
信号を出力する演算回路110、演算回路110からの誤差信
号をＤ／Ａ変換するＤ／Ａ変換器105,108、Ｄ／Ａ変換
器105,108からの出力を夫々積分し信号の低域成分を夫
々出力するフィルタ106,109、フィルタ106からの信号の
電圧値に応じて周波数情報を上記Ａ／Ｄ変換器101、デ
ィジタル等化器102、ビタビ検出回路103に夫々供給する
電圧制御発振器（以下、「ＶＣＯ」ともいう）107とか
ら構成され、上記増幅器100は、フィルタ109からの信号
に応じて再生信号の増幅率を可変するゲイン制御を行
う。

【０００５】また、上記Ａ／Ｄ変換器101、ディジタル
等化器102、ビタビ検出回路103にはＶＣＯ107からのシ
ステムクロックが供給されており、上記したフィルタ10
6の出力であるエラー（誤差）信号に応じてＶＣＯ107の
発振周波数が制御され、システムクロックと処理すべき
再生信号（ディジタル信号）との位相制御を行ってい
る。

【０００６】こうして、再生信号のレベル制御と、ビッ
ト同期制御（ディジタル情報のビットとクロックとの同
期制御；位相制御ともいう）とを行う。

【０００７】

【発明が解決しようとする課題】しかしながら、上記し
た位相同期制御回路は、レベル制御ループ（図５中の構
成102,104,110,105,106,107で形成されるループ）とビ
ット同期制御ループ（図５中の構成102,104,110,108,10
9で形成されるループ）とが（構成102,104,110で）重な
っていることから、レベル制御ループとビット同期制御
ループ（位相制御ループともいう）とが影響を受け合っ
てしまい、必ずしも正しい状態に収束できないという問
題があった。

【０００８】また、図５に示す演算回路110は波形の対
称性のみを検出しているので、周波数が整数分の１であ
ってもロックしてしまったり、たとえ位相差が１８０°
あっても、原理的にロックしてしまうという問題があっ
た。

【０００９】誤った位相にロックした状態ではサンプリ
ング点において検出されるディジタル信号の値が本来検
出されるべき値からずれてしまい、「０」レベルしか検
出されなかったり、検出されても低いレベルのものしか
検出されなかったりすることがあり、その結果ループゲ
インが下がり情報信号の誤判別が増加するという問題が
あった。

【００１０】また、この位相同期制御回路ではディジタ
ル情報信号の値を仮判別して、その値に対して検出され
た誤差信号により位相制御を行うが、従来の仮判別回路
104はディジタル情報信号の仮判別を所定のスレッシュ
レベルとのレベル比較で行っていたため、信号波形上の
ノイズレベルが大きいと信号値の誤判別を行うことによ
り位相のずれが誤った位置にロックするという問題があ
った。

【００１１】

【課題を解決するための手段】本発明は上記した課題を
解決するため以下（１）、（２）の構成を提供する。

【００１２】（１）第１の発明は、伝送されたディジ
タル情報信号の位相同期制御を行う位相同期制御回路に
おいて、アナログ信号形態で供給されたディジタル情報
をディジタル情報信号に変換するＡ／Ｄ変換手段と、前
記Ａ／Ｄ変換手段のサンプリング周波数を制御する制御
手段と、最尤検出によって前記Ａ／Ｄ変換手段の出力か
ら最も確からしいディジタル情報信号を仮判別する仮判
別手段と、前記仮判別手段の仮判別結果に基づいて、仮
判別を行ったサンプリング点の隣り合う前後のサンプリ
ング点における振幅誤差を演算して振幅誤差に応じた値
を前記制御手段へ出力する誤差演算手段とを備え、前記
制御手段は、前記誤差演算手段からの誤差信号に基づい
て前記Ａ／Ｄ変換手段のサンプリング周波数を制御する
ための制御信号を出力することを特徴とする位相同期制
御回路である。

【００１３】（２）第２の発明は、前記仮判別手段
は、供給される信号のレベルあるいはその周波数特性に
応じて、確からしいディジタル情報信号を仮判別するた
めのしきい値を適応的に可変することを特徴とする請求
項１に記載の位相同期制御回路。前記仮判別手段は、供
給される信号のレベルあるいはその周波数特性に応じ
て、確からしいディジタル情報信号を仮判別するための
しきい値を適応的に可変することを特徴とする請求項１
に記載の位相同期制御回路である。

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【発明の実施の形態】図１は本発明の位相同期制御回路
を説明するブロック図、図２は本発明の要部である仮判
別手段を説明するブロック図、図３は本発明の仮判別手
段の動作を説明する図、図４は本発明の仮判別回路の動
作を説明する図である。以下、図面を参照しつつ本発明
の実施の形態を説明する。また、上述と同一の構成には
同一符号を付し、その説明を省略する。

【００２１】本発明は、図１に示すように、図示しない
回転ドラムに搭載された磁気ヘッドＨがテープＴを走査
することによって得た再生信号を所定レベルに増幅する
増幅器100、増幅器100からの増幅信号をディジタルサン
プリングした信号（例えば、８ビットでレベルを表す信
号）に変換するＡ／Ｄ変換器101、Ａ／Ｄ変換器101から
のディジタル信号波形を等化するディジタル等化器10
2、ディジタル等化器102を介して波形等化されたディジ
タル信号の値を判別し、ディジタル情報を表す２値信号
（例えば、［１］，［０］）を出力するビタビ検出回路
103、Ａ／Ｄ変換器101からのディジタル信号を仮判別し
誤差信号を出力する仮判別手段１、仮判別手段１に基づ
く誤差信号をＤ／Ａ変換するＤ／Ａ変換器105、Ｄ／Ａ
変換器105からの出力を積分出力し信号の低域成分を出
力するフィルタ106、フィルタ106からの信号の電圧値に
応じて周波数情報を制御し、上記Ａ／Ｄ変換器101、デ
ィジタル等化器102、ビタビ検出回路103に夫々供給する
ＶＣＯ107とから構成される。

【００２２】ここでは図示しないが、上記したＡ／Ｄ変
換器101の前段には増幅器100からの再生信号の雑音除去
を行うフィルタ、Ａ／Ｄ変換器101の後段にはディジタ
ル変換された信号のＤＣ（直流）レベルを設定するＤＣ
除去回路が構成される。ＤＣ除去回路によってディジタ
ル信号の直流レベルが定まったら、波形等化回路102で
ディジタル信号波形の等化を行う。

【００２３】波形等化されたディジタル信号はビタビ検
出回路103において２値判定（例えば、［１］，
［０］）された後、図示しない伝送路へ供給される。こ
の伝送路は、例えば、ディジタル情報信号処理回路等で
構成され、２値のディジタル情報信号の誤り訂正、デシ
ャッフリング等の再生処理を行い、この情報信号に含ま
れる映像又は音声等の情報を復元する。

【００２４】ここで、本発明は、従来の技術で説明した
位相同期制御回路とは異なり、波形等化される前のＡ／
Ｄ変換器101からのディジタル信号を仮判別することに
よって位相誤差信号を生成している点と、ディジタル信
号の仮判別に最尤検出のアルゴリズムを用いた点、及び
最も確からしい「１」もしくは「−１」を仮判別しその
隣り合うデータを演算に用いる点に特徴がある。

【００２５】本発明の要部である仮判別手段について説
明する。仮判別手段１は、図２に示すように、本仮判別
手段１への入力信号を所定量遅延する遅延素子11,12、
この入力信号と、遅延素子12からの遅延信号とのレベル
差を演算する演算回路13、遅延素子11からの遅延信号の
ディジタル多値（例えば、［＋１］，［０］，［−
１］）を夫々判別する仮判別回路16、演算回路13の出力
信号を反転する反転回路14、また、仮判別回路16の判別
結果[＋１]，[０]，[−１]に基づいて反転回路14と演算
回路13、あるいはここでは図示しないが仮判別結果[０]
に応じた値を持つ誤差信号を出力する回路とから夫々出
力される信号のいずれかを切換え出力する切換回路15と
から構成される。

【００２６】上記した遅延素子11,12は、例えば、ディ
ジタル情報信号のサンプリングクロックだけ入力信号を
遅延するものである。仮判別回路16において遅延素子11
の出力する遅延信号のディジタル信号値を判別し、演算
回路13において入力信号と遅延素子11,12を介した遅延
信号とのレベル差を演算することにより、そのとき仮判
別されるディジタル情報信号値に対して１サンプリング
クロック前後の値のレベル差が得られる。

【００２７】例えば、図３（Ａ）に示すようなディジタ
ル情報信号波形が得られたとすると、サンプリングのタ
イミングａで「＋１」が検出される。理想的な状況で
は、その前後のサンプリングのタイミングa-1,a+1で情
報信号の値は夫々「０」が検出される。上記したよう
に、タイミングa-1,a+1における信号レベル差は０a-1−
０a+1＝「０」となる（このとき夫々のサンプリングタ
イミングにおける信号レベルを０a-1，０a+1とする）。
また、図３（Ａ）〜（Ｃ）の横軸ｔは時間を表す。

【００２８】この情報信号がある位相差θで遅れている
と、図３（Ｂ）に示すように、タイミングa-1,a,a+1で
夫々検出される値がずれる。後述するように、タイミン
グａにおける情報信号の値が「＋１」と仮判別される
と、タイミングa-1,a+1における信号レベル差は０a-1−
Ｘa+1＝「−Ｘa+1」となる。同様に、この情報信号があ
る位相差θで進んでいると、図３（Ｃ）に示すように、
タイミングa-1,a+1における信号レベル差はＹa-1−０a+
1＝「Ｙa-1」となる。

【００２９】そこで、この信号レベル差「−Ｘa+1」あ
るいは「Ｙa-1」の値を誤差信号として上記した電圧制
御発振器108の発振周波数を制御させれば、ディジタル
情報信号の位相制御を行うことができる。但しこの場
合、タイミングａにおいて「＋１」が検出されることが
必要である。

【００３０】仮判別回路16の動作を説明する。図４
（Ａ）に示すような…１１０００１００１１１１０００
１…というディジタル情報信号が記録再生系によって記
録されたとする。磁気記録再生系及びここでは詳述しな
い波形等化のためのトランスバーサル型フィルタは１−
Ｄ（Ｄ：ビット周期の遅延演算子）の伝達特性を有する
ことから、…１０（−１）００１（−１）０１０００
（−１）００１…の情報信号が得られるはずである。
（−１）は符号間干渉の影響である。

【００３１】ここで、パーシャルレスポンス方式による
ディジタル情報信号の磁気記録の符号化の伝達関数は１
／１−Ｄ²であり、１／（１−Ｄ）（１＋Ｄ）に分離で
きる。このうち１−Ｄは再生時の微分特性で代行するこ
とができる。即ち、再生される信号は１−Ｄの処理によ
って上記した…１０（−１）００１（−１）０１０００
（−１）００１…が得られる。そして個々では詳述しな
いが、波形等化後の情報信号は１＋Ｄ（１ビット遅延及
び加算）によって処理され、復号される。

【００３２】再生信号波形は図４（Ｂ）に示すように得
られたとする。図４（Ｂ）に示すように、再生信号に対
して所定のタイミング…毎にサンプリングを行うと
き、例えば、タイミングに対して過去のサンプリング
結果が「−１」と判定されるとタイミングにおいて、
図４（Ｃ）に示すように、あるレベルの比較データ（点
線矢印）が設定される。このとき仮判定値「−１」から
次は「＋１」を検出するため比較データは図中点線矢印
のように−方向に設定される。

【００３３】次にサンプリングされるタイミングにお
いて、検出されたレベルがタイミングの比較データを
超えたのでタイミングにおける比較データの方向が＋
に切り替わると共にタイミングのサンプリング値が
「＋１」と確定される。この時点でタイミングの値は
「０」か「−１」である。

【００３４】タイミングにおいて、検出されたレベル
がタイミングの値よりも「−１」に近いのでここでは
じめてタイミングの値は「０」であるとされる。タイ
ミングにおいて、検出されたレベルがタイミングの
レベルと比較して「０」に近く、かつタイミングの比
較データを超えないので、の値は不確定のままタイミ
ングの値が「０」に確定される。タイミングにおい
て、検出されたレベルがタイミングの比較データを超
えたのでのサンプリング値「−１」が確定される。

【００３５】即ち、「＋１」、「−１」等の値は急峻な
波形を持っているので、その前後の波形は設定された比
較データを超えるはずなので、あるサンプリング値に対
し、次のサンプリング値がその比較データを超えず、よ
り「０」に近い値であった場合、そのデータは「０」と
確定する。但し前のデータは確定しない。

【００３６】例えば、タイミングの時点でサンプリン
グ値「０」が確定しているが、のデータは不確定のま
まで、タイミングが検出されてはじめてタイミング
が確定される。タイミングの検出レベルがのレベル
より更に低ければの値が「０」に確定し、図４(c)に
示すように、タイミングの検出レベルがのレベルよ
り大きければの値が「−１」に確定する。タイミング
以降は同様のサンプリングが行われていく。

【００３７】仮判別回路16は上記したように、最も確か
らしい「＋１」と「−１」とを検出しているが、言い換
えれば「＋１」あるいは「−１」が確定したらその他の
値は「０」として処理するものである。従って急峻な波
形を持つ前後の値で符号間干渉によって本来「０」であ
るべき値にノイズが加わることによって、従来のスレッ
シュレベルから「＋１」あるいは「−１」と誤判別され
るようなときでも「０」を確定することができる。

【００３８】ディジタル情報信号の場合、特にパーシャ
ルレスポンス方式によって記録されたディジタル信号は
符号間干渉を応用した記録方式であるため、同じ方向の
山が連続して検出されることはない。例えば、…00100
…と入力されたディジタル情報信号は…001-10…という
ように検出され、+1の孤立パルスに続いて-1の値を持つ
符号間干渉が生じる。よって、あるサンプリングによっ
て「＋１」のレベルが２回判別されたら「−１」がサン
プリングされる前に同じ「＋１」が検出されることはな
いので、いずれかの「＋１」はノイズである。

【００３９】このいずれかの「＋１」がノイズであるか
真の（あるいは確からしい）「＋１」であるかを最尤検
出のアルゴリズムを用いて行う。これは確からしい値を
求めていく検出方法であり、信号成分に相関があってノ
イズ成分には相関がないことを前提としている。例え
ば、あるサンプリングによって「＋１」のレベルが検出
され、次のサンプリングで更にレベルの高い「＋１」が
検出されたら、レベルの高い方がこの場合確からしい
「＋１」である。だがこの更にレベルの高い「＋１」の
代わりに「−１」らしきものが検出されたらその直前の
「＋１」が確からしい値と判別される。また、あるサン
プリングで「＋１」が検出され、その次が「−１」らし
きものであっても、更にその次のサンプリングで更に低
いレベルの「−１」らしきものが検出されたら、その直
前の「−１」らしきものはノイズとみなし「０」であっ
たと判別する。

【００４０】こうして、仮判別回路16においてあるサン
プリングの値が「＋１」と判別されたとき、仮判別回路
16は切換回路15に制御信号を供給し、切換回路15は演算
回路13からのレベル差信号を誤差信号としてＤ／Ａ変換
器105に供給する。Ｄ／Ａ変換器105は誤差信号をある
電圧の信号としてフィルタ106に供給する。フィルタ106
は供給された電圧の信号を積分して低周波数成分の信号
を出力し、ＶＣＯ107に供給する。

【００４１】ＶＣＯ107にはサンプリングクロック毎に
得られた誤差信号のレベル情報が積分された信号が供給
されることになる。例えば、誤差信号が上記した「−Ｘ
a+1」のように負（−）の値に大きくなるとこの情報信
号の位相が遅れていると見做してＶＣＯ107はクロック
の位相を遅らせ情報信号の位相と合うように上記したＡ
／Ｄ変換器101のサンプリングクロックを制御する。

【００４２】また、上記した誤差信号が「Ｙa-1」のよ
うに正（＋）の値に大きくなるとこの情報信号の位相が
進んでいると見做してＶＣＯ107はクロック位相を進ま
せ情報信号の位相と合うように上記したＡ／Ｄ変換器10
1のサンプリングクロックを制御する。

【００４３】ここで、上記した仮判別回路16が「−１」
を仮判別したときは、位相の遅れ／進みに対して、誤差
信号の極性が逆転するので（即ち、誤差信号が（−）の
値にずれると位相が進んでいる、（＋）の値で位相が遅
れている）、切換回路15が反転回路14からの信号を切換
出力するようにこれを制御する。その後は上記したと同
様の処理により、ＶＣＯ107が周波数制御を行う。

【００４４】更にここで、上記した仮判別回路16が
「０」を仮判別したときは、ここでは図示しないが、切
換回路15は「エラーなし」を表す所定レベルの信号を出
力する。あるいはこのとき、切換回路15は演算回路13か
らの信号も反転手段14からの信号も切換選択しないニュ
ートラルの状態にして誤差信号を出力しないようにして
もよい。

【００４５】こうして最も確からしいディジタル情報信
号の「＋１」又は「−１」を検出し、これに基づいて情
報信号の位相誤差を演算することができるので、ディジ
タル情報信号の位相が誤った位相にロックすることがな
くなり、正確な位相に収束していくという効果がある。

【００４６】ここで、確からしい「＋１」あるいは「−
１」が検出された前後のレベル誤差の値がノイズレベル
によって大きく変動することがあるが、サンプリングク
ロック毎に細かくレベル誤差が出力されても、フィルタ
106によって十分に長い積分処理が施されるので、電圧
制御回路107に供給する誤差信号としてはこの変動は吸
収され、問題はない。また、収束過程の初期段階ではす
べてを完全に判別することは困難であるが、確率的に正
しい判別を多く行うことによりディジタル情報信号の位
相は正しい位相に向かって収束する。

【００４７】また、増幅器100を介して得られたディジ
タル信号に対して確からしいディジタル情報信号を判別
することにより、イコライザ、波形等化回路等の回路を
経由しないので、これらのループゲイン、誤判別等の影
響を受けない位相制御を行うことができるという効果が
ある。またこのとき、仮判別を行うサンプリング点の隣
り合う信号値から得られるエラーレベルを大きくとるこ
とができるので、誤差信号の演算に有利であるという効
果がある。更にこのとき、本位相同期制御回路をほとん
どディジタル回路で構成することができるので特性のば
らつきがほとんどなく、安定した動作を確保できるとい
う効果がある。

【００４８】尚、本位相同期制御回路は、例えば、ディ
ジタルＶＴＲのようにディジタル情報信号を記録再生す
る記録再生装置において再生された信号の位相同期制御
を行うことを前提にしたが、ディジタル情報信号の伝送
路を用いるものであればそのメディアに限定されるもの
ではなく、ディジタルディスクの記録再生装置、通信用
モデム、ゴーストキャンセラ等の信号送受信装置等に用
いても良いことは勿論である。

【００４９】尚、本位相同期制御回路の仮判別回路を、
例えば、上記したビタビ復号回路と併用することによっ
て、更に確からしい再生ディジタル情報信号を求めるよ
うにしても良いことは勿論である。

【００５０】

【発明の効果】本発明によれば、供給されたディジタル
情報信号に対して確からしい情報信号値を仮判別する仮
判別手段を備えたことにより、このディジタル情報信号
に重畳するノイズ／ゲインに影響を受けないでディジタ
ル情報信号の値を判別することができるので、レベル制
御ループやビット同期制御ループ等に組み込む必要がな
く、これらから影響を受けない位相同期制御回路を提供
することができるという効果がある。

【００５１】また、上述した効果に加え、本位相同期制
御回路のうち、誤差演算回路をディジタル回路で構成す
ることが可能となるので、固体差を持つアナログ回路の
調整を省くとともに、ディジタル情報信号と同じサンプ
リングレートで動作させることが可能なので、サンプリ
ングレートの変換等を行う構成を備える必要が無く、集
積化に適した簡易な構成を実現することができるという
効果がある。

【００５２】更に、後段に構成されるディジタル信号処
理回路と一体化することができるので、小型化に有利で
あるという効果がある。

【図面の簡単な説明】

【図１】本発明の位相同期制御回路を説明するブロック
図である。

【図２】本発明の要部である仮判別手段を説明するブロ
ック図である。

【図３】本発明の仮判別手段の動作を説明する図であ
る。

【図４】本発明の仮判別回路の動作を説明する図であ
る。

【図５】従来の位相同期制御回路を説明するブロック図
である。

【符号の説明】

１００…増幅器、１０１…Ａ／Ｄ変換器、１０２…ディ
ジタル等化器、１０３…ビタビ検出回路、１０５…Ｄ／
Ａ変換器、１０６…フィルタ、１０７…電圧制御発振
器（ＶＣＯ）、１…仮判別手段、１１，１２…遅延素
子、１３…演算回路、１４…反転回路、１５…切換回
路、１６…仮判別回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０４Ｌ 25/40 Ｈ０４Ｌ 7/02 Ｂ (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/14 351 G11B 20/10 321

Claims

(57)【特許請求の範囲】

【請求項１】伝送されたディジタル情報信号の位相同
期制御を行う位相同期制御回路において、アナログ信号
形態で供給されたディジタル情報をディジタル情報信号
に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段のサ
ンプリング周波数を制御する制御手段と、最尤検出によ
って前記Ａ／Ｄ変換手段の出力から最も確からしいディ
ジタル情報信号を仮判別する仮判別手段と、前記仮判別
手段の仮判別結果に基づいて、仮判別を行ったサンプリ
ング点の隣り合う前後のサンプリング点における振幅誤
差を演算して振幅誤差に応じた値を前記制御手段へ出力
する誤差演算手段とを備え、前記制御手段は、前記誤差演算手段からの誤差信号に基
づいて前記Ａ／Ｄ変換手段のサンプリング周波数を制御
するための制御信号を出力することを特徴とする位相同
期制御回路。
【請求項２】前記仮判別手段は、供給される信号のレ
ベルあるいはその周波数特性に応じて、確からしいディ
ジタル情報信号を仮判別するためのしきい値を適応的に
可変することを特徴とする請求項１記載の位相同期制御
回路。