KR100442182B1 - 위상 검출 추정기 - Google Patents

위상 검출 추정기 Download PDF

Info

Publication number
KR100442182B1
KR100442182B1 KR10-1999-7000482A KR19997000482A KR100442182B1 KR 100442182 B1 KR100442182 B1 KR 100442182B1 KR 19997000482 A KR19997000482 A KR 19997000482A KR 100442182 B1 KR100442182 B1 KR 100442182B1
Authority
KR
South Korea
Prior art keywords
signal
output
error
input
indication
Prior art date
Application number
KR10-1999-7000482A
Other languages
English (en)
Other versions
KR20000067974A (ko
Inventor
리사 프레드릭슨
블라디미르 코브너
데니스 더블유. 호그
Original Assignee
시게이트 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 엘엘씨 filed Critical 시게이트 테크놀로지 엘엘씨
Publication of KR20000067974A publication Critical patent/KR20000067974A/ko
Application granted granted Critical
Publication of KR100442182B1 publication Critical patent/KR100442182B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 신호 샘플링 시스템에 제공된 입력 신호의 샘플러(20)에 의해 샘플을 선택하는 것을 제어하여 위상 에러 추정 조합기(48, 49, 51)를 가진 에러 결정기(21)와 기울기 추정기(30, 31)를 사용하여 신호 샘플 시퀀스를 출력하도록 신호 샘플링 시스템내에 제공된 타이밍 제어 루프를 위한 위상 검출기(26)에 관한 것이다. 조합기 출력은 위상 에러 추정치를 형성하는 지연 엘리먼트(19)를 통해 합산기(40)에 곧바로 제공된다.

Description

위상 검출 추정기 {PHASE DETECTOR ESTIMATOR}
디지털 자기 기록 시스템과 같은 정보 저장 시스템에서, 데이터는 저장 또는 "기록"에 의해 이동하는 자기 매체층내에 기록되고, 전류-자기장 변환기 또는 "헤드"가 바로 인접하여 위치한다. 데이터는 저장 변환기내의 권선을 통해 공급된 실질적으로 일정한 크기의 기록 전류의 흐름의 방향을 스위칭함으로써 자기 매체에 저장 또는 기록된다. 이러한 기록 전류의 다른 방향의 흐름으로의 전이는 각각 자화 방향과 관계하는 반전을 가져오는데, 이는 반대 방향으로의 이전 전류 흐름에 의해 유도된 매체내의 자화 방향에 대한 전류 방향이 변화하는 동안 자기 매체의 일부가 변환기를 통과하기 때문이다. 종종 "비제로복귀반전(NRZI)"이라 불리는 코딩 설계에서, 변환기를 통과하는 매체의 일부상에서의 각각의 자화 방향 반전은 이진수 "1"을 나타내고 이러한 부분에서의 이러한 반전의 결핍은 이진수 "0"을 나타낸다.
이러한 방식으로 저장된 데이터가 다음으로 재생될 때, 검색, (만일 두 가지 모두 매체 필드와 변환기 사이의 유도 커플링에 의존한다면, 저장 변환기와 같은)"헤드" 자기장-전압 변환기 또는 "헤드"가 이곳을 통과하는 이전에 저장된 데이터를 포함하는 자기 매체를 가지도록 위치한다. 변환기에 인접하여 매체를 통과하는 것은 이러한 매체내의 자화 반전 영역을 수반하는 플럭스로 하여금 이러한 검색 변환기를 위한 출력 아날로그 판독 신호를 형성할 때 해당 전압 펄스를 유도하게 하거나 또는 선택적으로 이러한 자화 반전 영역을 수반하는 플러그로 하여금 이번에는 변환기 회로 패러미터를 변화시키도록 하여 이러한 출력 신호 전압 펄스를 제공한다. 이상에서 설명된 코딩 설계에서, 판독 변환기 출력 신호내의 각각의 이러한 전압 펄스는 변환기를 통과하는 인접하는 매체의 부분 사이의 자화 방향 반전때문에 이진수 "1"을 나타내고, 이러한 부분과 관계하는 펄스의 부재는 이진수 "0"을 나타낸다.
디지털 데이터 자기 기록 시스템은 이러한 신호를 디지털화하기 위한 기초로서 검색된 아날로그 신호내의 이러한 전압 펄스의 검출을 위한 피크 검출 방법을 사용해 왔다. 이러한 방법은 이러한 신호내에서 어떠한 피크가 이러한 검색된 신호내에서 발생된 펄스와 관련된 이러한 이진수 "1"을 결정하는 선택된 임계치를 초과하는가를 결정하는 것에 기초하고, 데이터가 이상에서 설명된 자기 매체내에 저장되는 이전의 기록 동작내에서 사용되는 타이밍 정보를 재설계하기 위해 이러한 전압 펄스 사이의 시간 또한 사용한다. 아날로그 검색된 신호가 제어된 오실레이터 또는 위상-동기 오실레이터 혹은 동기 장치를 형성하는 위상-동기 루프에 공급되고, 이들은 이러한 아날로그 검색된 신호내에서 검출된 피크의 위치로부터 출력 타이밍 신호 또는 "동기" 신호를 발생시킨다. 저장 동작과 검색 동작 시간 이상동안 자기 매체의 속도가 변하여 아날로그 검색 신호내의 전압 펄스 사이에서 발생하는 불균일 시간 간격 또는 불균일 다중화를 야기하기 때문에, 절대 시간은 데이터 검색 시스템 부분을 동작시키는데 사용되지 않는다.
최근의 디지털 데이터 자기 기록 시스템에서, 펄스가 기록된 이진 데이터로부터 얻어진 데이터 기호를 다시 나타내는 변환기 아날로그 출력 신호를 형성하는데 관련된 재생된 데이터 펄스 사이에서 발생하는 기호간 인터페이스의 미리 설정된 양의 수신에 관계하는 부분적인 응답 신호가 사용된다. 이러한 장치는 자기 매체내에 증가된 밀도의 데이터가 저장될 수 있도록 한다. 데이터 재생은 이러한 신호를 디지털화하기 위한 기초로서 이러한 검색된 신호의 진폭을 주기적인 샘플링하는 것에 의해 계속되고, 이러한 샘플의 획득은 위상-동기 오실레이터에 의해 공급된 클록킹 신호내의 펄스에 의해 초기화된다. 이러한 클록킹 신호에 의해 초기화된 샘플의 크기는 계획된 기호간 인터페이스때문에 검색된 이진수를 나타내는 하나 이상의 펄스에 의해 이들의 크기에 기여한다.
부분 응답 시그널링에 적합한 주파수 응답 특성을 가진 신호 전송 채널을 제공하는 부품으로서, 디지털 자기 기록 시스템은 종종 4등급 시스템이라 불리는 부분 응답 시그널링 시스템의 한 형태를 사용한다. 신호 채널이 4등급 시스템 신호 스펙트럼에 실질적으로 적합한 채널 주파수 특성을 제공하기 위해 사용된 등화기에 의해 비교적 적은 등화를 요구하기 때문에, 이러한 시스템은 결과적인 아날로그 검색된 신호의 스펙트럼 특성의 관점에서 자기 기록에 특히 적합하다. 이러한 4등급 부분 응답 시그널링 시스템에서, 임의의 샘플링 시점에서 등화가 이러한 펄스의 크기로부터 기여받은 이후에 기록된 해당 이진수를 나타내는 검색된 신호 파형의 크기는 그 시점에 인접한 아날로그 검색된 신호내에 포함되지만, 한 샘플링 클록 주기 앞선 바로 이전의 펄스로부터는 설령 있다 하더라도 거의 기여받지 않는다. 하지만, 두 샘플링 클록 주기의 신호 파형내에서 인접하여 앞서 발생하는 펄스의 크기로부터 기여되지만, 다른 이전에 발생한 펄스로부터는 설령 있다 하더라도 거의 기여받지 않는다. 결과적으로, 아날로그 검색된 파형의 샘플은 하나는 짝수 샘플을 포함하고 다른 하나는 홀수 샘플을 포함하는 두 개의 삽입된 시퀀스로 나누어질 수 있다. 이러한 각각의 시퀀스는 최대 유사 신호 검출 배치의 일부로서 비터비(Viterbi) 검출기에 독립적으로 제공될 수 있다.
또한 여기서, 이러한 부분 응답 시그널링 시스템내의 아날로그 검색된 신호는 변환기로부터 아날로그 검색된 신호 즉, 아날로그 판독 신호내의 디지털 신호를 나타내는 펄스의 발생에 의해 나타나지는 타이밍내에 반영된 클록킹 신호를 재생하기 위한 기초로서 위상-동기 오실레이터에 제공된다. 이러한 신호내의 이진 정보의 정확한 재생은 이러한 신호의 샘플을 취하는 시간과 검출 시스템의 나머지 부분의 동작의 해당 동기화내에서의 정확성을 필요로 한다. 이러한 타이밍 정보를 성공적으로 재생하기 위해 필요한 것은 위상-동기 오실레이터가 이러한 타이밍 정보를 유출해내는 기초를 형성하는 아날로그 판독 신호내에서 발생하는 너무 적은 펄스를 야기할 수도 있는 이진 데이터내의 열(row)내의 "0" 비트 기호가 너무 많지 않아야 한다는 것이다. 이러한 필요성은 임의의 지나치게 긴 "0" 데이터 비트의 시퀀스를 방지하는 특성을 가진 코드를 사용하여 자기 디스크 매체상에 기록을 위해 제공된 데이터를 적절하게 프리코딩(precoding)함으로써 만족된다.
아날로그 판독 신호내의 이진 데이터를 나타내는 펄스의 발생의 유도된 시간을 나타내는 동기-위상 오실레이터의 평균 주파수는 판독 검출 시스템이 실제로 기록된 것과 같은 수의 샘플링의 주파수에 기초하는 데이터 비트를 발생시켜야만 하기 때문에 이러한 판독 신호내의 펄스 발생의 평균 주파수와 완전히 같아야 한다. 하지만, 이러한 요구 조건을 충족시킨다 하더라도 동기-위상 오실레이터 출력 클록킹 신호는 아날로그 판독 신호내의 각각의 펄스가 이러한 기간 이상으로 샘플링되는 바로 그 곳에서의 변화를 나타내는 위상 변화를 나타낼 것이다. 타이밍 두 가지서의 이러한 변화는 일반적으로 위상 지터 또는 타이밍 지터라 불린다. 이러한 지터는 반드시 정확한 샘플링을 위해 동기-위상 오실레이터의 클록킹 신호내에서 제어되어야 한다.
판독 변환기에 의해 제공된 아날로그 판독 신호 x(t)가 증폭과 등화를 포함하는 아날로그 신호 프로세싱 동작을 처음으로 겪는다. 이러한 아날로그 프로세싱 이후 프로세싱된 아날로그 판독 신호 y(t)가 다음으로 샘플링될 준비를 하고,로서 나타내질 수 있는 시간에 샘플링된다. 클록킹 신호의 주기 즉, 샘플링 간격은 T로 지정되어 전류 주기로의 시간이 kT가 되도록 하는데, 여기서 k는 초기 간격 이후로 발생된 샘플링 간격의 수를 제시하는 적합한 정수이고, 위상 에러는 k번째 샘플링 간격에서의 타이밍 에러를 나타낸다. 따라서, 전류 취해진 샘플은의 크기값을 가진다. 즉, 샘플 시간에서,동기-위상 오실레이터 출력 신호는 샘플-앤드-홀드(sample-and-hold) 회로가 y(t)의 다음 전류값을 보유하여의 아날로그 샘플값 또는 샘플[i]를 형성하도록 하고, 이는 다음으로 동등 디지털값으로 변환되기 위해 아날로그-디지털 컨버터에 전송된다.
채널내에 잡음이 없는 부분 응답 시스템에서, 등화기 y(t)의 출력은 이상적으로는 각각의 샘플링 주기의 시작에서 얻어진 세 샘플값 +1, 0 또는 -1중 하나이다. 하지만, 부분 응답 신호 전송 시스템 채널내에서 발생하는 비대칭과 스케일링(scaling) 효과 때문에, 무잡음 샘플에서 얻어진 실제 전압값은 대신에 특정 시간 의존성을 제공하지 않는 i번째 이상적인 샘플의 값을 나타내는 실제로 사용된 시스템 이상적인 샘플값 이상[i]를 제공하기 위해 상술된 이러한 이상적인 샘플과 관계하는 Vs+, 0 및 Vs-로 표현될 것이다. Vs+및 Vs-값은 높고 낮은 값의 샘플을 위해 평균값을 찾기 위해 평균 배치로부터 얻어질 수 있다.
잡음, 타이밍 지터 및 다른 신호 전송 결함 때문에, 일반적으로 샘플링 주기 샘플[i]에서 측정된 샘플값은 이상적인 셈플값 이상[i]중 하나와 같지 않을 것이다. 따라서, 대신에
에 해당하는 값을 가진 에러가 발생할 것이다. 이러한 에러는 과거에는 이하와 같이 원하는 루프 타이밍 함수를 위한 바이어스되지 않는 최소 변화 추정기를 사용하는 궤환 루프내에서 타이밍 위상을 적합하게 조정함으로써 타이밍 지터 기여에 따라 제어되었고,
이로써 이하와 같은 루프의 특성이 성립되어,
순환 타이밍 위상 수정을 제공하게 된다. 이러한 시스템은 도 1에 도시되어 있다.
도 1의 시스템에서, 각각의 다수의 대략 동심원 트랙을 따라 다수의 자화방향 반전을 가진 자기 재료로 덮인 디스크(10)가 "헤드" 위치기와 초기 신호 프로세서(12)에 의해 선택된 트랙에 인접하여 위치하는 데이터 검색 변환기 장치(11) 또는 "판독 헤드"를 지나 스핀들(13) 주위에서 회전하여, 초기 아날로그 판독 신호 x(t)를 제공한다. 이러한 신호는 가변 게인(gain) 증폭기(14)내에서 프로세싱되고 다음으로 선형 채널 등화기(15)내에서 프로세싱된다.
등화기(15)는 입력으로부터 시작해서 일련의 지연 엘리먼트(16)를 가지고, 일반적으로 샘플링 간격과 같은 T초의 지연을 그곳에 제공된 입력 신호에 제공하는 각각의 엘리먼트(16)를 가진 지연 라인을 형성하는데, 이는 이러한 입력 신호를 세 개의 T/3 지연 필터의 캐스케이드를 통과시킴으로써 가능하다. 따라서, x(t)는 등화기(15)의 입력부에 제공되고, T초가 이러한 지연 라인으로부터 탭핑(tapping)되고 다수의 탭 측정 배율기(17)중 해당하는 하나에 제공됨으로써 지연된 일련의 변형을 가진 지연 라인내로 인도되어 관련 탭 측정값 wn에 의해 증폭된다. 배율기(17)로부터 측정된 값은 합산기(18)에서 합산되어 등화기(15)의 아날로그 출력 y(t)를 제공한다. 탭 측정에서의 변화는 샘플-앤드 홀드 회로에 기초하는 샘플러(20)내의 출력 신호 y(t)로부터 샘플을 추출하여 결정된 에러 신호의 스케일링된 변형에 의해 입력 신호 x(t)의 해당 지연된 변형을 곱하는 것에 기초하는 다수의 해당 측정 변화 배율기(19)로부터 제공된다. 이러한 샘플을 소스(22)로부터 이러한 샘플에 대해 스케일링된 이상적인 값을 따라 에러 결정기(21)에 제공되고, 이로써 결정기(21)는 크기 스케일러(23)를 통과하여 변화 배율기(19)에 전달되는 에러를 결정한다.
샘플러(20)내에서 얻어진 샘플과 스케일링된 이상적인 샘플값 또한 해당 T초 지연 엘리먼트(24, 25)에 각각 제공되고, 지연 엘리먼트(24, 25)로부터 지연된 변형이 또한 제공되는 위상 검출기(26)에 곧바로 제공된다. 위상 검출기(26)는 이러한 입력을 사용하여 이상에서 설명된 추정을 형성하고, 이는 스텝 크기 배율기(27)에 의해 스케일링되고 다음으로 샘플링 클록 신호를 샘플러(20)에 공급하여 y(t)의 각각의 샘플을 시작하고 신호 프로세싱 시스템내에서 다른 행동을 동기화하는 전압-제어 오실레이터를 제어하는데 사용된다.
비록 이들이 사용 가능한 타이밍 에러 수정 배치를 제공하지만, 타이밍 에러는 수정되지 않으며 또한 0 값을 가진 일련의 샘플의 경우에는 가능하지 않다. 이 경우, 추정기 z가 이러한 상황에서 0 값을 취하여 어떠한 타이밍 에러 수정도 이러한 상황에 제공될 수 없도록 한다. 따라서, 복잡해짐없이 더 나은 타이밍 에러 수정을 제공하는 타이밍 수정 에러 배치가 요구된다.
본 발명은 샘플링된 검출 시스템 특히, 정보 저장 시스템내에서 사용되는 시스템에 관한 것이다.
도 1은 종래 기술의 타이밍 에러 수정 시스템의 블럭도이다.
도 2a 내지 도 2d는 본 발명에 따른 서브시스템의 블럭도이다.
도 3은 본 발명에 따른 타이밍 에러 수정 시스템의 블럭도이다.
도 4는 도 3에 도시된 시스템의 실행과 관련된 그래프이다.
도 5는 본 발명에 따른 타이밍 에러 수정 시스템의 블럭도이다.
도 6a와 도 6b는 도 5에 도시된 시스템의 실행과 관련된 그래프이다.
본 발명은 입력 신호를 수신하여 샘플링 간격내에서 신호 크기로부터 신호 그래디언트 추정을 제공하는 그래디언트 추정기 및 샘플러로부터 샘플을 수신하여 상기 샘플과 이러한 샘플의 예상된 값 사이에 발생하는 크기 차이에 기초하여 수신된 샘플에 해당하는 에러 크기 지시를 제공하는 에러 졀정기를 사용하여 신호 샘플 시퀀스 출력을 야기하는 신호 샘플링 시스템에 제공된 입력 신호의 샘플러에 의해 취해진 샘플을 제어하기 위해 신호 샘플링 시스템에 제공된 타이밍 제어 루프를 위한 위상 검출기를 제공하는 것에 관한 것이다. 위상 에러 추정 조합기는 그래디언트 추정기와 에러 결정기에 전기적으로 결합되어 그래디언트 추정에 의해 선택적으로 변조되어 에러 크기 지시에 기초한 해당 샘플링 간격을 위한 상기 출력 위치에서 위상 에러 추정치를 제공한다. 신호 지연기는 위상 에러 추정치로부터 해당 샘플링에 대해 지연된 합산기에 위상 에러 추정치를 제공하고 합산기는 위상 에러 추정 조합기로부터 곧바로 전류 위상 에러 추정치를 수신한다. 합산기는 전류와 지연된 위상 에러 추정치의 대수적 합산인 출력 신호를 제공한다.
그래디언트 추정기는 샘플링 간격중 하나인 선택된 전류의 일부를 위해 입력 신호를 지연시키는 신호 지연기에 결합되어, 샘플링 간격동안 신호 지연기를 통해 전달된 신호의 크기값을 결정할 때 그래디언트 추정기를 보조하여 해당 샘플링 간격에 대한 이러한 신호의 그래디언트의 추정치를 제공하도록 한다. 상기 2 신호 지연기는 전류 샘플링 간격의 선택된 전류 부분을 위해 그곳을 통해 전달된 입력 신호를 추가로 지연시켜 그래디언트 추정기로 하여금 샘플링 간격동안 제 1 및 제 2 지연기를 통해 전달된 신호의 크기값을 결정하도록 한다.
샘플링에서의 타이밍 에러에 의한 샘플내의 에러를 감소시키는 것은 이러한 에러의 제곱한 기대치 즉, 평균-제곱 에러를 형성하는 것과 타이밍 지터에 의해 이를 최소화하는 것에 의해 선택적으로 수행된다. 이러한 시도는 0으로 설정되고 해결할 수 있어야 하는 이러한 평균-제곱 에러의 타이밍 에러 그래디언트를 찾는 것을 필요로 한다. 최소 평균-제곱 에러를 찾는데 있어서의 어려움은 평균값을 찾아야만 하는 필요성 없이 최소를 향하는 타이밍 위상을 적응력 있게 조정하기 위한 기초로서 제곱 에러의 타이밍 에러 그래디언트를 대신 사용하도록 한다. 이는 피드백 루프내에서 반대되는 방향으로 타이밍 위상의 순환 조정을 위해 사용되는 확률적 그래디언트를 가져오거나 또는
이고, 여기서 α는 타이밍 에러 확률 그래디언트를 곱하는 스텝 크기 또는 스케일링 패러미터이다. 타이밍 또는 위상 에러에 대한 제곱된 에러의 확률 그래디언트는
이다. 다음으로 이러한 그래디언트는 위상-동기 시스템내의 피드백 루프내에서 이하를 기초로 하여 사용된 전압 제어 오실레이터를 업데이트하기 위하여 사용된다.
따라서, (상수 2가 결합된) 패러미터 β는 업데이팅 스텝 크기를 설정하고 결정된 값을 가짐으로써 위상-동기 오실레이터에 안정성을 제공하고 등화된 아날로그 판독 신호내의 펄스의 타이밍에서의 변화를 트래킹할 수 있도록 한다.
따라서, 위상-동기 오실레이터 루프는 반드시 이러한 루프를 동작시키기 위한 기초로서 타이밍 위상 또는 이들의 추정치에 대한 이러한 신호의 그래디언트를 따라 등화된 아날로그 판독 신호의 샘플링내의 에러를 제공받아야 한다. 전형적으로, 이상에서 언급된 바와 같이, 등화기는 부분 응답 신호 전송 시스템 채널에서 사용되고, 도 1의 시스템에서와 같이 시스템 채널내에서 발생하는 변화에 적응할 수 있는 적응력을 가진다. 전형적인 선형 적응 등화기는 이러한 적응을 위한 기초로서 최소 평균 제곱 에러 알고리즘을 사용하고, 이는 전류 샘플 에러[i]내의 에러의 추정치를 이러한 등화기를 형성하는 반전 필터 구조물내에서 사용된 각각의 배율기의 입력부에 존재하는 신호를 상호 관련시켜 배율기의 게인내에 작은 조정을 제공한다. 따라서, 시스템은 등화기내에서의 적응을 위해 전형적으로 에러 신호 또는 관련된 스케일링된 이상적인 샘플값에 기초한 이러한 에러 신호의 추정치를 사용할 수 있다.
게다가, 위상-동기 오실레이터 루프는 샘플링시 샘플링된 신호의 기울기의 추정치가 제공되어야만 한다. 루프에 제공된 그래디언트에 기초한 신호의 크기가 스케일링되기 때문에, 그래디언트의 대수적 신호가 충분한 추정치이다. 비록 아날로그 미분기 회로가 이러한 목적으로 사용될 수 있지만, 이러한 회로는 잡음을 증가시키고 따라서 바람직하지 못하다.
도 2a는 비교기쌍(30, 31)의 양의 출력부중 하나에 "1" 이진 논리값을 제공함으로써, 결과적으로 단극을 나타내는 양의 기울기에서 단투 스위치(32)로 또는 단극을 나타내는 음의 기울기에서 단투 스위치(33)에 "1" 이진 논리값을 제공하여 항상 양 또는 음인 기울기를 추정하는 기울기 신호 추정기 회로를 도시한다. 등화기(15)의 출력부로부터 아날로그 신호 y(t)가 비교기(30)의 비변환 입력부와 비교기(31)의 변환 입력부에 제공되고, 두 개의 T/3 지연 엘리먼트(34, 35)를 통과하여 2T/3초 지연된 신호는 비교기(30)의 변환 입력부와 비교기(31)의 비변환 입력부에 제공된다. 비교기(30)는 스위치(32)의 일측면에 접속되는 출력부를 가지고 비교기(31)는 스위치(33)의 일측면에 접속되는 출력부를 가진다.
따라서, 만일 y(t)가 y(t-2T/3)보다 클 경우에는 양의 기울기가 추정되어비교기(30)는 자신의 출력부에서 이진수 "1"값을 가지고 비교기(31)는 자신의 출력부에서 이진수 "0"값을 가진다. 비교된 신호 크기가 반대인 경우에는 비교기(30, 31)는 자신의 출력부에서 반대되는 값을 가진다. 관련된 기울기 추정기에 대한 이하의 식은 이러한 행동을 요약한 것이다.
비교기(30, 31)의 출력부상의 이진값은 스위치(32, 33)의 동작을 제어하는 점선으로 표시된 스위치 활동선상에서 클록킹 신호에 의해 스위치를 통해 전송된다. 이러한 추정기로부터 샘플링을 위해 전송된 신호는 지연 엘리먼트(34)의 출력부에서의 신호이고, T/3초 정도 등화기(15)의 출력부로부터 지연된다. 따라서, 시간 t와 t-2T/3에서 등화기 출력 신호 값으로부터 행해진 기울기 추정은 시간 t-T/3에서 얻어진 샘플값 y(t-T/3)의 일측면상에서 시간 맞춰 대칭적으로 발생하는 신호에 기초하고 샘플값에 관한 이러한 신호의 기울기 추정치를 제공한다,
도 2b는 비교기(30) 즉, 전체 차등 비교기상의 음의 논리 출력과 양의 논리 출력이 제거 비교기(31)를 가능케 하는 준비 단계를 도시한다. 도 2b에서 비교기(30)는 비교기(30')로 표시되어 있다.
도 2a와 도 2b의 제거기는 항상 1 또는 -1의 기울기값을 할당할 때 0의 기울기값을 제공하지는 않는다. 도 2c는 예를 들면, 0의 기울기값으로 간주되는 ±ε내의 작은 기울기 범위를 발생시키는 0의 기울기값의 존재를 검출하기 위한 기울기 기호 제거기를 도시한다. 이는 상수값 합산기 쌍(36, 37)에 의해 제공된 y(t)를가진 ±ε의 상수값을 조합하는 것을 제외하고 도 2a에 도시된 바와 같은 제거기 시스템을 사용하여 실행되지만, 이러한 값은 합산기(36, 37)중 하나와 관련되어 합산되는 상수의 산술 기호를 변화시킴으로써 이러한 비교기 각각을 위한 이러한 신호의 지연된 형태와 조합될 수도 있다. 도 2c의 제거기는 이하와 같이 표시된다.
이러한 제거기에 의한 0값의 발견은 비교기(30, 31)와 이러한 비교기에 결합된 스위치(32, 33)의 측면에 제공되어 "0"의 이진값을 가진다.
샘플값 y(t-T/3)의 각 면상의 기울기의 일치를 체킹하는 선택 기울기 기호 제거기가 도 2d에 도시된다. 일측면상에서 일치될 경우, 1 또는 -1의 기울기중 하나가 발생하도록 결정된다. 하지만, 이때, 양측면상에서 기울기가 다를 경우 0의 기울기값이 나타나도록 결정된다.
등화기(15)의 출력 신호는 다시 도 2d의 기울기 추정기내의 비교기(30)와 지연 엘리먼트(34)의 비변환 입력부에 제공된다. 지연 엘리먼트(34)로부터 지연된 신호는 비교기(30)의 변환 입력부와 비교기(31)의 비변환 입력부 모두에 제공되고, 지연 엘리먼트(35)의 입력부에도 제공된다. 두 지연 엘리먼트(34, 35)를 통해 이러한 방식으로 지연된 신호는 비교기(31)의 변환 입력부에 제공된다. 두 비교기(30, 31)의 출력은 AND 게이트(38)의 입력부와 NOR 게이트(39)의 입력부에 제공된다. 게이트(38)의 출력은 스위치(32)의 일측면에 제공되고 게이트(39)의 출력은 스위치(33)의 일측면에 제공된다.
따라서, 만일 y(t)가 y(t-T/3)보다 크고 또한 y(t-T/3)가 y(t-2T/3)보다 클 경우, 일치하는 양의 기울기가 y(t-T/3)의 샘플값에 대해 발견되고, 각각의 비교기(30, 31)는 AND 게이트(38)로 하여금 스위치(32)에 이진 "1"을 제공하도록 하는 출력부에서 이진 "1"을 제공한다. 한편 NOR 게이트(39)는 이러한 상황에서 이진 "0" 출력을 제공한다. 만일 이러한 신호값 사이의 관계가 반대라면, 일치하는 음의 기울기가 y(t-T/3)의 샘플값에 대해 발견되고 각각의 이러한 비교기는 NOR 게이트(38)로 하여금 스위치(33)에 이진 "1"을 제공하도록 하고 AND 게이트(38)로 하여금 자신의 출력부에 이진 "0"을 제공하도록 하는 출력 이진 "0"을 제공한다. 이러한 신호값 사이의 다른 관계는 0의 기울기를 나타내고 게이트(38, 39)의 출력부에 "0"의 이진값을 야기한다. 이러한 행동은 이하와 같이 표현된다.
타이밍 에러에 대해 제곱된 에러의 확률론적 그래디언트에 기초한 자기 데이터 저장 시스템의 검색 또는 판독 시스템을 위한 위상-동기 오실레이터 루프는 실제로 얻어진 샘플과 이상적으로 스케일링된 샘플 사이의 차이에 기초한 신호 기울기 추정기와 에러 추정기중 하나를 사용하여 실행될 수 있다. 이러한 루프에 대해 예상할 수 있는 결과와 앞에서 주어진 추정기를 사용하는 루프에 대해 예상되는 결과 사이의 비교는 후자의 추정기와 확률론적 그래디언트를 공동 등화기 출력 신호에 사용함으로써 가능하다. 적합한 신호는 네 개의 샘플링 간격과 동일한 주기의 자기 기록 매체내의 50% 듀티(duty) 사이클 구형파로서 기록되는 이러한 서브시스템내의 위상-동기 오실레이터 루프를 시작하는데 사용된 표준 전제 타이밍이다. "판독 헤드" 변환기내에서 감지되는 이러한 신호는 변환기가 유도 효과에 기초하는가 또는 자기저항 효과에 기초하는가에 따라 실질적으로 다르다. 이러한 감지된 표준 전제 신호는 등화기를 통해 전달되고 위상-동기 루프와 이하와 같은 샘플러에 제공된다.
이상에서 발견된 추정기에 기초한 확률론적 그래디언트는
이고, 여기서, m(kT)은 샘플링 위치에서 출력 신호의 기울기이고, 이상에서 표현된 바는 이하와 같이 감소될 수 있다.
여기서,는 전류 추정값이고,는 기울기의 전류 산술 기호이고 및 상수 "2"는 이상에서와 같이 루프 스텝 크기 패러미터 β내에서 조합된 것으로 간주된다. 만일 내부 잡음을 무시한 위상 에러를 가진 등화기 출력 신호가 이하의 제 1차 항을 포함하는 샘플값 kT에 대해 테일러 급수와 같다면,
는 이하와 같이 나타나고,
을 제공한다.
따라서, 표준 전제 신호의 기울기는또는 이하와 같이 계산될 필요가 있다.
이는 샘플 시간 KT에서 신호의 주기적 특성의 관점에서 일반적으로 어떠한 손실 없이 신호의 나머지를 특징짓는 것과 같은 신호의 제 1 주기를 사용하여 이하와 같이 계산될 수 있다.
따라서, 전제 신호를 위한 확률론적 그래디언트 추정기는 이하와 같이 계산된다.
추정기로 돌아가서, 추정기는 이상으로부터 이하와 같이 나타낼 수 있고,
또는 이상에서 발견된 바와 같이를로 대체함으로써 이하를 얻을 수 있다.
이는 이하와 같이 확대될 수 있다.
따라서, 샘플링 위치에서 전제 신호의 도함수를 위한 샘플값에 더불어, 이러한 위치에서의 실제 샘플값 또한 필요하다. 샘플 위치에서 신호의 도함수에 대한 값의 경우와 같은 기초에서 표준 전제 신호로부터 얻어진 이러한 값은 이하와 같다.
이러한 값을 샘플링시 표준 전제 신호로 사용하고 이전의 값을 같은 샘플링시 이러한 신호의 도함수로서 사용하면, 추정기 pr은 표준 전제 신호에 대해 이하와 같다.
따라서, 표준 전제 신호에 대한 추정기 pr와 같은 신호에 대한 확률론적 그래디언트 추정기을 비교하면, 추정기 pr은 전류 주기를 위한 확률론적 그래디언트 추정기와 이전의 샘플링 위치에 대한 확률론적 그래디언트 추정기 확률론적 그래디언트 추정기의 합과 같다. 이는 확률론적 그래디언트 추정기와 추정기모두의 장점이 새로운 추정기으로 얻어지고, 이러한 추정기는 계수 즉, 이동 평균 성분들을 가지고 사용된 웨이팅(weighting) 계수 또는 스케일링 계수들이 통일됨 없이 확률론적 그래디언트 추정기의 2-지점 이동 평균으로서 이와 같이 정의된다.
따라서, 이러한 조합된 추정기는 이상에서 지칭된 확률론적 그래디언트에 기초한 추정기와에 의해 제공되는 2-지점 평균에 의한 장점을 조합하여 제공한다.
타이밍 에러 수정 궤환 루프내에서 적절한 타이밍 위상에서 "동기"를 위해 사용되도록 표준 타이밍 전제를 가진 이들의 초기 사용동안 이러한 추정기들의 실행의 중요성의 관점에서, 이러한 추정기들의 확률론적 행동은 가장 먼저 작은 고정 위상 에러 τ의 존재를 나타내도록 이들에게 제공되는 표준 타이밍 전제 신호와 비교된다. 확률론적 그래디언트 추정기의 평균값은
이고, 여기서, 표준 전제 타이밍 신호를 위한 확률론적 그래디언트 추정기에 의해 제공된 값을 위한 상기 식은 k번째 위상 에러값의 기대값이 τ인 것에 따라 사용된다. 이동 평균 추정기의 평균값은
이고, 여기서, 이상에서 주어진 이동 평균 추정기에 대한 식이 사용되고, 각각의 샘플링시 위상 에러의 독립성이 추정기가 사용되는 궤환 루프가 도달한 안정 상태를 가지는 것을 나타낸다. 전제 타이밍 신호가 샘플링시 0값을 가지지 않기 때문에, 추정기 pr의 평균은 이동 평균 추정기의 것과 동일하다.
이러한 추정기의 분산을 비교할 때, 이러한 추정기가 사용된 궤환 루프는 추정기 출력 신호가 유사 바이어스상에서 각각의 유사 전압-제어 오실레이터를 동작시키기에 충분한 게인을 제공하는 것으로 가정될 수 있다. 따라서, 확률론적 그래디언트 추정기를 사용하는 루프 게인은 확률론적 그래디언트 그 자체에 의해 실행된 것의 두 배의 가진 확률론적 추정기 분포수를 가지지만, 이동 평균 추정기에 의해 제공된 신호를 가진 크기내에서 쌍으로 존재하는 전압-제어 오실레이터에 신호를 제공하도록 충분하게 증가된다. 따라서, 추정치를 명확히 비교하기 위해, 확률론적 그래디언트 추정기의 분산은 이러한 값을 두 배로 하는 것에 기초할 것이다. 따라서, 각각의 샘플링시 위상 에러가 표준 전제 타이밍 신호내의 다른 시점의 그것과는 무관하다는 목적과 이러한 에러가 0의 평균값을 가지며 σ의 표준 편차를 가진다고 가정하면, 각각의 오실레이터의 평균값은 이 경우에는 0이 되고 확률론적 그래디언트 추정기의 분산은
이고, 여기서, 표준 타이밍 전제 신호로 동작하는 확률론적 그래디언트 추정기의 값은 0의 평균 타이밍 위상 에어의 제곱의 기대값 즉 그 분산이 σ2라는 가정을 따라 사용된다. 이러한 경우 이동 평균 추정기의 분산은
이고, 이는 다시 이동 평균 추정기와 확률론적 그래디언트 추정기를 위한 식을 사용하고, 각각의 샘플링 시점에서 0 평균 위상 타이밍 에러의 독립성을 사용한다. 따라서, 이동 평균 추정기는 0의 평균 위상 오프셋을 가지고 대략 3db정도의 잡음 면역성을 개선시킨다.
도 3은 이상에서 설명된 이동 평균 위상 에러 추정기에 기초한 타이밍 또는 위상 에러 수정 루프를 포함하는 샘플-앤드-홀드 회로(20)를 통해 디스크(10)로부터 데이터 검색 채널의 일부를 형성하는 시스템의 블럭도이다. 또한, 도 2d의 기울기 기호 추정기가 도 3의 시스템내의 이러한 루프의 일부로서 사용된다. 지연 엘리먼트(34)내 샘플 간격의 1/3의 지연 T/3이후에, 등화기(15)로부터의 아날로그 신호가 샘플링을 위해 샘플-앤드-홀드 회로(20)에 제공된다. 샘플값의 결과가 데이터를 재생시키기 위한 다음 프로세싱을 위해 데이터 검색 채널내의 다음 컴포넌트에 제공된다. 또한, 이러한 샘플이 입력으로서 데이터 검색 채널내에서 사용된 타이밍 또는 위상 에러 궤환 루프에 제공된다.
후자의 사용에서, 샘플-앤드-홀드 회로(20)로부터의 각각의 샘플은 에러 결정기(21)에 제공되어, 이들로부터 적절한 샘플링 시점에서 등화기(15)의 출력으로부터 아날로그 신호내에서 발생할 것으로 예상되는 세 개의 샘플링 크기 각각을 위한 스케일링된 이상적인 샘플값을 감산한다. 이상적인 4등급 부분 응답 데이터 검색 채널에서, 등화기의 출력은 각각의 샘플링 시점에서 세 가지의 샘플값 1, 0 또는 -1중 하나를 선택적으로 나타낼 것으로 예상된다. 데이터 검색 채널내의 비대칭과 여러 스케일링 요소가 동작하기 때문에, 이러한 기대된 샘플값은 해당 스케일링된 이상적인 값인 Vδ+, (데이터 검색 채널내에서 임의의 오프셋이 수정될 것을 가정할 때) 0 및 Vδ-로서 훨씬 정확하게 나타내진다. 스케일링된 이상적인 샘플값 소스(22)에 의해 Vδ+및 Vδ-을 위해 제공된 값은 전형적으로 소스(22)내의 레지스터에 제공되고 사용 이전에 시스템내에서 형성된 측정으로부터 또는 시스템의 동작동안 얻어진 샘플값의 평균울 계산함으로써 얻어진다.
상술된 바와 같이, 오프셋은 데이터 검색 채널내에서 수정될 것으로 가정되기 때문에, 0의 샘플값을 가질 것으로 예상되는 샘플에 대한 기대값은 0이다. 결과적으로, 샘플-앤드-홀드 회로(20)에 의해 제공된 전류 샘플로부터 어떠한 감산도 에러 결정기(21)에서 수행되지 않고, 더욱이 전류 샘플은 이하에서 설명될 스위치를 통해 회로(20)의 출력부로부터 제 1 합산 압력 라인에 곧바로 제공되는데, 그 이유는 임의의 샘플값이 이로부터 감산된 0값을 자동적으로 가질 것으로 예상되기 때문이다. 스케일링된 이상적인 값 Vδ+이 소스(22)에 의해 통일 게인 감산기(42)에 제공되고, 이는 이러한 값으로부터 샘플-앤드-홀드 회로(20)에 의해 그곳에 제공된 전류 샘플값을 감산하고, 이하에서 설명될 스위치를 통해 합산기(40)로 향하는 합산 입력 라인(43)상에 차이를 제공한다. 마지막으로, 스케일링된 이상적인 샘플값 Vδ-이 소스(22)에 의해 추가의 통일 게인 감산기(44)에 제공되고, 이는 샘플-앤드-홀드 회로(20)에 의해 그곳에 제공된 전류 샘플값으로부터 Vδ-를 감산하고, 이하에서 설명될 추가의 스위치를 통해 합산기(40)로 향하는 최종 합산 라인(45)상에 차이를 제공한다.
가능한 샘플 에러를 나타내는 이러한 차이중 어느 것이 전류 샘플을 위한 에러값을 실질적으로 나타내는데 사용될 것인가는 각각의 해당 임계값의 쌍 VT+및 VT-에 대한 각각의 전류 샘플을 포함하는 두 값의 임계 배치에 의해 결정된다. 임계값 VT+의 전형적인 크기는 Vδ+/2이고, 임계값 VT-의 전형적인 값은 Vδ-/2이다. 임계 소스(45)는 제 1 비교기(46)에 변환 입력부에 임계값 VT+을 제공하고, 소스(45)는 추가의 비교기(47)의 비-변환 입력부에 임계값 VT-을 제공한다. 만일 샘플-앤드-홀드 회로(20)의 출력부로부터 비교기(46)의 비-변환 입력부로 공급된 전류 샘플의 값이 VT+을 초과하면, 비교기(46)의 출력부는 논리값 "1"을 나타내고 합산 라인(42)내의 스위치(48)를 폐쇄시켜 통일 게인 감산기(42)에 의해 결정된 차이를 합산기(40)에 제공한다. 한편, 비교기(47)의 출력부가 자신의 출력부에서 "0" 논리값을 유지하면, 이는 합산 라인(45)내의 추가의 스위치(49)가 개방되도록 하는데, 그 이유는 샘플-앤드-홀드 회로(20)로부터 비교기의 변환 입력부에 제공된 전류 샘플값이 VT-보다 크기 때문이다.
한편, 만일 전류 샘플의 값이 VT-보다 더 음이라면, 비교기(47)의 출력부는 논리값 "1"을 가지고 스위치(49)를 폐쇄시킬 것이고, 샘플값과 스케일링된 이상적인 값 사이의 차이가 합산 라인(45)상의 합산기(40)에 제공되도록 하는 반면에, 비교기(46)의 출력부는 논리값 "0"을 유지하여 스위치(48)를 개방된 상태로 유지한다. 마지막으로, 만일 전류 샘플값이 임계값 VT+을 초과하지도 않고 임계값 VT-보다 더 음이 아니라면, 비교기(46, 47) 각각은 자신의 출력부에서 논리값 "0"을 가질 것이고, 그 결과 비교기(46, 47)의 출력부에 자신의 입력부가 결합된 NOR 게이트에서 게이트의 출력부에 논리값 "1"을 가지도록 하여 추가의 스위치(51)를 폐쇄시키고, 따라서 샘플값이 합산 라인(41)상의 합산기(40)에 곧바로 제공되도록 한다. 따라서, 전류 샘플 에러의 크기와 산술 기호가 결정되고 합산기(40)를 통해 등화기(15)를 위한 스케일러(23) 및 타이밍 또는 위상 에러의 나머지 부분에 제공되고, 다음으로 2-지점 이동 평균 추정기가 타이밍 또는 위상 에러 제어 궤환 루프의 나머지 부분에 제공된다.
추가의 아날로그 신호 산술 합산기(60)는 a)추가의 제어된 스위치(61)를 통해 그곳에 제공된 합산기(40)에 의해 제공된 이러한 본래 에러 크기와 산술 기호 또는 b)그곳에 제공된 합산기(40)로부터 제공되지만 아날로그 산술 기호 인버터(62)와 다른 제어된 스위치(63)를 통해 합산기(40)의 출력 신호를 통과하기 때문에 변화된 산술 기호를 가지는 본래 에러 크기중 하나를 가진다. 전류 샘플과 관련하여 이러한 두 신호중 어느 신호를 합산기(60)에 의해 제공받느냐 하는 것은 도 3a에 도시된 시스템내에 구비되는 것과 같은 도 2d의 기울기 추정기 회로에 의해 결정된다. 따라서, 만일 기울기 추정기가 전류 샘플과 관련하여 양의 기울기를 결정하면, 기울기 추정기는 AND 게이트(38)의 출력에 "1"인 논리값을 제공하여 스위치(61)를 폐쇄하고 이러한 폐쇄는 전압-제어 오실레이터(28)에 의해 전류 샘플을 선택함과 동시에 동기화되고 또한 스위치(32)를 폐쇄하여 합산기(40)에 의해 제공된 에러 크기와 산술 기호를 합산기(60)에 제공하도록 한다. NOR 게이트(39)상의 "0"값은 비록 스위치(33)가 전압-제어 오실레이터(28)에 의해 폐쇄되지만 스위치(63)가 개방 상태를 유지하도록 한다.
대신에, 만일 전류 샘플과 관련된 등화기 출력 파형의 기울기가 음으로 결정된다면, 오실레이터를 통해 전압-제어 오실레이터(28)에 의해 전류 샘플을 선택함과 동시에 스위치(33)를 폐쇄하여 본래 에러 크기를 제공하지만, 합산기(60)에 대해 반대 산술 기호를 가진 본래 에러 크기를 제공함과 동시에 AND 게이트(38)의 출력부에서의 "0"의 논리값이 스위치(61)가 개방된 상태를 유지하도록 하고 NOR 게이트(39)의 출력부에서의 "1"의 논리값이 스위치(63)를 폐쇄하도록 한다. 만일 양의기울기 및 음의 기울기 모두 전류 샘플과 관련하여 발견되지 않지만 0의 기울기 추정기가 기울기 추정기에 의해 이루어진다면, 게이트(38, 39)의 양 출력부에서 "0"의 논리값이 스위치(32, 33)는 폐쇄되지만 양 스위치(61, 63)는 개방된 상태를 유지하여 합산기(60)의 출력이 특정 샘플에 대해 0이 되도록 한다. 따라서, 합산기(60)의 출력은 도 2d의 기울기 추정기를 사용하여 이상에서 설명된 확률론적 그래디언트 기초한 추정기이고 또한 이상에서 설명된 전류 샘플에 대한 등화기 출력 신호의 기울기 기호를 제공하도록 한다.
합산기(60)의 출력은 합산기(60)의 출력부에서 확률론적 그래디언트 기초한 추정기로부터 2-지점 이동 평균 추정기를 발생시키는 위상 에러 수정 루프의 추가의 일부에 제공된다. 추가의 아날로그 신호 산술 합산기(64)는 합산기(60)로부터 전류 확률론적 그래디언트 기초한 추정치를 곧바로 제공받고, 추가의 샘플-앤드-홀드 회로(65)로부터 한 샘플 주기 지연된 확률론적 그래디언트 기초한 추정치를 수신한다. 샘플-앤드-홀드 회로(65)는 합산기(60)로부터 전류 확률론적 그래디언트 기초한 추정치를 얻고 한 샘플 주기 동안 이를 보유하고, 이는 전압-제어 오실레이터에 의해 샘플-앤드-홀드 회로(20)에 제공된 같은 샘플 초기 펄스에 의해 시작될 때부터 유지된다.
따라서, 합산기(64)의 출력은 이상에서 설명된 합산기(60)로부터 확률론적그래디언트 기초한 추정치를 사용하여 2-지점 이동 평균 추정기이다 (도 3은 실행 추정기를 도시하지만 샘플-앤드-홀드 회로(65)를 통해 실행 추정기일 수도 있다). 이러한 2-지점 이동 평균 추정기 값은 스텝 크기 웨이팅 요소인 β만큼 곱해져서 스텝 크기 스케일러(27)에 제공된다. 다음으로 스케일러(27)의 출력은 이상에서 설명된 샘플-앤드-홀드 회로(20)를 위한 샘플 초기 펄스를 제공하는 단계를 포함하는 데이터 검색 시스템의 나머지를 위한 타이밍 또는 클록킹 파형의 소스와 같은 역할을 하는 전압-제어 오실레이터(28)를 동작시키기 위한 제어 전압 신호로서 사용된다.
도 4a는 15db의 신호 대 잡음비 범위의 잡음이 존재하는 임의 저장된 데이터의 검색과 관련된 위상 에러 범위 이상의 세 가지 다른 위상 에러 추정기의 행동을 도시하는 도면이고, 이러한 도면은 샘플링 주기의 일부로서 제공된 위상 에러 범위 이상의 해당 위상 추정치 각각의 평균이다. 확률론적 그래디언트 기초한 추정기는 데이터 포인트 지정자 "*"를 사용하여 도시되고, 추정기는 데이터 포인트 지정자 "o"을 사용하여 도시되고, 및 2-지점 이동 평균 추정기는 데이터 포인트 지정자 "+"을 사용하여 도시된다. 각각의 추정기에 대한 데이터 포인트를 통한 원활한 곡선 또한 도면에 추가될 수 있다. 도시된 바와 같이, 도시된 위상 에러 범위의 외부 종단에 인접한 추정기는 산술 기호를 관련된 위상 에러를 수정하기 위한 잘못된 산술 기호가 되도록 변화시킨다. 추정기와모두는 도시된 위상 에러 범위 이상의 적절한 기호를 유지한다. 모든 추정기는 도시된 위상 에러 범위의 1/2이하인 0 위상 에러값 주위의 위상 에러에 대해 다소 선형적이다.
도 4b는 같은 신호 대 잡음비를 가진 잡음이 존재하는 임의 저장된 데이터에 대한 샘플링 주기의 일부에서 다시 위상 에러 범위 이상의 이러한 위상 추정기를 위해 정규화된 위상 추정치의 분산을 도시한다. 2-지점 이동 평균 추정기은 이러한 추정기들 사이의 가장 작은 분산을 도시하고, 추정기는 추정기보다 작은 분산을 나타내는데 그 이유는 이상에서 설명된 유효 평균때문이다.
2-지점 이동 평균 추정치는 이상에서 타이밍 위상 에러 수정 궤환 루프를 동작시키기 위한 기초로서 시스템 데이터 검색 채널을 통해 전달되는 위상 결정을 목적으로 모든 데이터 샘플을 수신하는 것에 기초하여 설명되었다. 하지만, 앞에서 설명된 바와 같이, 4등급 부분 응답 시스템이 두 세트의 샘플 즉, 짝수 샘플과 홀수 샘플을 삽입하는 것 즉, 전체 부분 응답 채널을 가진 샘플링을 위해 사용된 샘플링율의 1/2에서 동작하는 각각의 두 디코드 채널을 삽입하는 것으로 간주될 수 있다. 따라서, 이동 평균 추정기는 궤환 루프내에서 타이밍 위상 에러 수정을 확립하기 위한 기초를 제공하기 위해 1/2 샘플링율 디코더 채널을 위한 타이밍을 제어하도록 사용될 수 있다. 이 경우, 이상에서 설명된 이동 평균 추정기는 모든 다른 샘플링 주기내에 주어진 효과이지만, 다른 디코더 채널이 다음 데이터 샘플이 요구하는 동안 삽입된 샘플링 주기내에 0값과 조합될 수 있다. 결과적으로, 조합된 이동 평균 위상 에러 추정기는 디코드 채널중 하나의 경우에 이하와 같다.
이러한 추정기의 통계학적 행동은 통계학적 알로리즘 추정기가 이러한 조합된 추정기내에서 평균값 mc와 분산 σc 2를 가지도록 몇몇 위상 에러가 존재한다는 가정에서 발견될 수 있다. 이 경우, 1/2률 샘플 주기 이상의 조합된 추정기의 평균은
이고, 여기서, 1/2률 샘플 주기내의 각각의 추정기값의 발생과 같은 것은 동일하게 간주된다. 다음으로 조합된 추정기의 분산은
이고, 여기서, 각각의 샘플링시 타이밍 위상 에러의 독립성이 사용된다. 따라서, 조합된 이동 평균 추정기는 전체 부분 응답 채널내의 타이밍 위상 에러를 제어하기 위한 이동 평균 추정기를 사용하는 것에 비해 디코드 채널내에서 타이밍 위상 에러를 제어하기에 덜 적합한 이러한 추정기를 만드는 자신의 평균값에 의존하는 분산을 가진다.
채널 신호의 샘플에 기초한 에러 정보를 사용하는 위상 타이밍 에러 결합 루프내에서 위상 에러 추정기를 사용하는 것과 관련된 또다른 경고는 루프 타이밍 위상 에러 제어 동작 시작시 타이밍 전제의 사용동안 에러성 논제로(nonzero) 타이밍 위상 에러에서의 루프내 "종화"의 가능성이다. 만일 타이밍 전제가 시간 t=kT에서 샘플링된다면, 샘플은 이상에서 설명된 바와 같이 등화기 파형내에서 양 또는 음의 피크값중 하나를 가질 것이고, 해당 평균 타이밍 에러는 설명된 시스템내에서 0으로 유도되어 루프를 0 위상 에러로 동기화시킬 것이다. 하지만, 만일 초기 타이밍 위상 에러가 충분히 커서 신호가 시간 t=kT+T/2에서 샘플링된다면, 채널 신호는 피크값뿐만 아니라 루프가 T/2 위상 에러에 동기화되도록 루프를 동기화하는 이러한 시스템내에서 평균 타임이 에러가 0이 되는 결과 또한 가져오는 0 크로싱값에서도 에서 샘플링될 것이다.
이러한 마지막 결과는 비활성 주기 이후에 동작하도록 요구될 때마다 데이터 검색 채널 시스템을 시작시키기 위한 0 위상 재시작 과정을 사용하여 방지된다. 이러한 과정에서, 초기 트레이닝 주기동안 전압 제어 오실레이터(28)의 위상은 초기점에서 패턴의 추정치를 발생시킴에 따라 거의 0에 코오디네이팅되고 타이밍 전제의 양과 음의 피크값이 수신되어 제어 스위치(48, 49, 51)에 해당 무잡음 샘플을 발생시키는데 사용된다. 이는 Vδ+와 Vδ-를 충분하게 설정하여 샘플 에러가 충분히 작아 타이밍 에러 또한 충분히 작게 되어 루프가 0 위상 에러에서 동기화되도록 한다.
도 5는 이러한 과정을 수행할 수 있도록 변조된 도 3의 데이터 검색 채널 시스템을 도시한다. 스위치(48, 49, 51)가 비교기(46, 47)와 NOR 게이트(50) 각각의 출력부에서 신호에 의해 동작되는 것 대신에, 이러한 출력부가 멀티플렉서(52)의 입력부에 결합되어 이러한 멀티플렉서의 출력부를 통해 상기 스위치들을 제어할 수 있도록 선택적으로 접속될 수 있게 된다. 도 5에서 참조 부호 22'로 표시되는 스케일링된 이상적인 값 소스는 멀티플렉서(52)의 추가의 입력부에 결합된 출력부를 통해 실질적으로 스위치(48, 49, 51)를 제어하는 무잡음 샘플인 출력 신호 또한 제공하는 시스템 제어에 관련하고, 멀티플렉서의 어떠한 입력부가 자신의 출력부에 결합될 것인가에 관해 멀티플렉서를 지시하는 추가의 출력부를 제공한다.
도 6a는 15db의 신호 대 잡음비 범위의 잡음이 존재하는 등화기(15)로부터 표준 타임이 전제상에서 동작하는 (샘플-앤드-홀드 회로(65)의 제거를 통해 실행 추정기와 실행 추정기를 도시하는) 도 5에 도시된 것과 같은 시스템에서 예상될 수 있는 추정기,및으로부터 평균 위상 추정치의 행동을 도시하는 도면이다. 평균 위상 추정기는 표준 타이밍 전제를 위해 임의 데이터보다 더 큰 선형 범위를 가지고, 어떠한 추정기도 이러한 과정을 사용하여 도시된 위상 에러 범위내의 잘못된 산술 기호를 가진 위상 추정치를 발생시키지 않는다. 도 6b는 2-지점 이동 평균 추정기를 가진 경우 위상 에러점들의 범위에 대한 분산을 다시 도시하는 추정기로부터 정규화된 위상 추정기의 분산의 행동을 도시하는 도면이다.
비록 본 발명이 바람직한 실시예를 통해 설명되었지만, 당업자라면 본 발명의 정신과 범위에 벗어남 없이 변경될 수 있다는 것을 알 수 있을 것이다.

Claims (16)

  1. 해당하는 샘플링 간격으로 상호 분리되어 있고, 신호 샘플링 시스템의 데이터 출력부에 제공되는 출력부에서 입력 신호의 샘플의 시퀀스를 형성하는 샘플러에 의해 상기 신호 샘플링 시스템의 입력부에 제공된 상기 입력 신호의 크기를 갖는 상기 샘플의 획득을 제어하기 위해 상기 신호 샘플링 시스템내에 제공된 타이밍 제어 루프를 위한 위상 검출기에 있어서,
    기울기 지시 출력부 및 상기 신호 샘플링 시스템 입력부에 접속되는 제 1 신호 입력부를 구비하는 기울기 추정기를 포함하는데, 상기 기울기 추정기는 상기 샘플링 간격동안 상기 신호 샘플링 입력부에 제공된 상기 입력 신호의 크기값을 결정하여 이들로부터 해당하는 상기 샘플링 간격을 위한 상기 신호의 상기 기울기 에 대한 추정치를 제공할 수 있고 및 상기 기울기 지시 출력부에서 상기 기울기 추정치의 지시를 제공할 수 있으며;
    상기 샘플을 수신하는 상기 샘플러 출력부에 접속된 신호 입력부와 크기 에러 출력부를 구비하는 에러 결정기를 포함하는데, 상기 에러 결정기는 수신된 상기 샘플에 해당하는 상기 출력부에서 에러 크기를 지시하여 상기 샘플과 기대값 사이에 발생하는 크기에 있어서의 차이에 기초할 수 있으며;
    출력부, 상기 기울기 추정기 기울기 지시 출력부에 접속된 기울기 지시 입력부 및 상기 에러 결정기 크기 에러 출력부에 접속된 에러 지시 입력부를 구비하는 위상 에러 추정 조합기를 포함하는데, 상기 위상 에러 추정 조합기는 상기 출력부에서 상기 기울기 입력부에서 제공된 신호에 의해 선택적으로 변조되는 상기 에러 지시 입력부에서 발생하는 신호에 기초하여 해당하는 상기 샘플링 간격 동안 위상 에러 추정치를 제공하며;
    상기 위상 에러 추정 조합기에 접속된 입력부와 출력부를 구비하는 제 1 신호 지연기를 포함하는데, 상기 신호 지연기는 상기 샘플링 간격동안 상기 출력부에 전송을 위해 상기 입력부에 제공된 신호를 지연시키고; 및
    상기 위상 에러 추정 조합기에 접속된 제 1 입력부와 상기 제 1 신호 지연 출력부에 접속된 제 2 입력부를 구비하는 합산기를 포함하는데, 상기 합산기는 상기 제 1 및 제 2 입력부상에 제공된 해당 신호의 산술적 합인 출력 신호를 상기 출력부에서 제공하는 것을 특징으로 하는 위상 검출기.
  2. 제 1 항에 있어서, 상기 위상 에러 추정 조합기는 해당하는 샘플링 간격동안 상기 에러 지시 입력부에서 에러 크기의 상기 지시를 수신하며, 상기 에러 크기 지시 각각으로부터 반대극의 에러 크기의 해당 지시를 제공하고, 상기 위상 에러 추정 조합기는 상시 에러 지시 입력부에서 발생하는 상기 신호를 적어도 상기 에러 크기의 지시 또는 해당하는 상기 반대극 에러 크기의 지시중 하나가 상기 기울기 지시 입력부에 제공된 기울기 추정치의 상기 지시에 기초한 상기 위상 에러 추정 조합기 출력부에서 나타나도록 선택적으로 선택하는 상기 기울기 입력부에 제공된 신호에 의해 변조하기 위한 선택기를 포함하는 것을 특징으로 하는 위상 검출기.
  3. 제 1 항에 있어서, 상기 위상 에러 추정 조합기에 접속된 입력부 및 상기 위상 에러 추정 조합기 출력부에 제공된 상기 위상 에러 추정치가 상기 샘플러에 의한 샘플의 획득을 제어하는 상기 출력부에서 상기 제어 신호 발생기에 의해 제공된 출력 신호의 특성을 제어하도록 상기 샘플러에 전기적으로 접속된 출력부를 구비하는 제어 신호 발생기를 더 포함하는 것을 특징으로 하는 위상 검출기.
  4. 해당하는 샘플링 간격으로 상호 분리되어 있고, 신호 샘플링 시스템의 데이터 출력부에 제공되는 출력부에서 입력 신호의 샘플의 시퀀스를 형성하는 샘플러에 의해 상기 신호 샘플링 시스템의 입력부에 제공된 상기 입력 신호의 크기를 갖는 상기 샘플의 획득을 제어하기 위해 상기 신호 샘플링 시스템내에 제공된 타이밍 제어 루프를 위한 위상 검출기에 있어서,
    상기 신호 샘플링 시스템 입력부에 접속되는 입력부 및 출력부를 구비하는 제 1 신호 지연기를 포함하는데, 상기 제 1 신호 지연기는 자신을 통과하여 상기 출력부로 상기 샘플링 간격의 전류 샘플중 하나의 선택된 일부가 전송되도록 상기 입력부에 제공된 신호를 지연시키고;
    기울기 지시 출력부 및 상기 출력부와 입력부중 하나에서 상기 제 1 신호 지연기에 접속되는 제 1 신호 입력부를 구비하는 기울기 추정기를 포함하는데, 상기 기울기 추정기는 상기 샘플링 간격동안 상기 제 1 신호 지연기에 전송된 신호의 크기값을 결정하여 이들로부터 해당하는 상기 샘플링 간격을 위한 상기 신호의 상기 기울기 에 대한 추정치를 제공할 수 있고 및 상기 기울기 지시 출력부에서 상기 기울기 추정치의 지시를 제공할 수 있으며;
    상기 샘플을 수신하는 상기 샘플러 출력부에 접속된 신호 입력부와 크기 에러 출력부를 구비하는 에러 결정기를 포함하는데, 상기 에러 결정기는 수신된 상기 샘플에 해당하는 상기 출력부에서 에러 크기를 지시하여 상기 샘플과 기대값 사이에 발생하는 크기에 있어서의 차이에 기초할 수 있으며; 및
    출력부, 상기 기울기 추정기 기울기 지시 출력부에 접속된 기울기 지시 입력부 및 상기 에러 결정기 크기 에러 출력부에 접속된 에러 지시 입력부를 구비하는 위상 에러 추정 조합기를 포함하는데, 상기 위상 에러 추정 조합기는 상기 출력부에서 상기 기울기 입력부에서 제공된 신호에 의해 선택적으로 변조되는 상기 에러 지시 입력부에서 발생하는 신호에 기초하여 해당하는 상기 샘플링 간격 동안 위상 에러 추정치를 제공하는 것을 특징으로 하는 위상 검출기.
  5. 제 4 항에 있어서, 상기 제 1 신호 지연기 출력부에 접속되는 입력부 및 상기 기울기 추정기의 제 2 신호 입력부에 접속되는 출력부를 구비하는 제 2 신호 지연기를 더 포함하는데, 상기 제 2 신호 지연기는 상기 샘플링 간격의 전류 샘플중 선택된 일부가 상기 입력부를 통해 상기 출력부로 전송되도록 상기 입력부에서 제공된 신호를 지연하며, 상기 기울기 추정기는 상기 샘플링 간격동안 상기 제 1 및 제 2 신호 지연기를 통해 전송된 신호의 크기값을 결정하여 해당하는 상기 샘플링 간격에 대한 상기 신호의 추정된 기울기를 제공하는 것을 특징으로 하는 위상 검출기.
  6. 제 4 항에 있어서, 상기 위상 에러 추정 조합기는 해당하는 샘플링 간격동안 상기 에러 지시 입력부에서 에러 크기의 상기 지시를 수신하며, 상기 에러 크기 지시 각각으로부터 반대극의 에러 크기의 해당 지시를 제공하고, 상기 위상 에러 추정 조합기는 상시 에러 지시 입력부에서 발생하는 상기 신호를 적어도 상기 에러 크기의 지시 또는 해당하는 상기 반대극 에러 크기의 지시중 하나가 상기 기울기 지시 입력부에 제공된 기울기 추정치의 상기 지시에 기초한 상기 위상 에러 추정 조합기 출력부에서 나타나도록 선택적으로 선택하는 상기 기울기 입력부에 제공된 신호에 의해 변조하기 위한 선택기를 포함하는 것을 특징으로 하는 위상 검출기.
  7. 제 4 항에 있어서, 상기 위상 에러 추정 조합기에 접속된 입력부 및 상기 위상 에러 추정 조합기 출력부에 제공된 상기 위상 에러 추정치가 상기 샘플러에 의한 샘플의 획득을 제어하는 상기 출력부에서 상기 제어 신호 발생기에 의해 제공된 출력 신호의 특성을 제어하도록 상기 샘플러에 전기적으로 접속된 출력부를 구비하는 제어 신호 발생기를 더 포함하는 것을 특징으로 하는 위상 검출기.
  8. 제 5 항에 있어서, 상기 기울기 추정기는 클록킹 입력부를 구비하며 상기 제어 신호 발생기 출력부로부터 상기 클록킹 입력부상에 상기 출력 신호를 수신함과 동시에 상기 기울기 지시 출력부에서 상기 기울기 추정의 지시를 제공하는 것을 특징으로 하는 위상 검출기.
  9. 제 5 항에 있어서, 상기 위상 에러 추정 조합기는 해당하는 샘플링 간격동안 상기 에러 지시 입력부에서 에러 크기의 상기 지시를 수신하며, 상기 에러 크기 지시 각각으로부터 반대극의 에러 크기의 해당 지시를 제공하고, 상기 위상 에러 추정 조합기는 상시 에러 지시 입력부에서 발생하는 상기 신호를 적어도 상기 에러 크기의 지시 또는 해당하는 상기 반대극 에러 크기의 지시중 하나가 상기 기울기 지시 입력부에 제공된 기울기 추정치의 상기 지시에 기초한 상기 위상 에러 추정 조합기 출력부에서 나타나도록 선택적으로 선택하는 상기 기울기 입력부에 제공된 신호에 의해 변조하기 위한 선택기를 포함하는 것을 특징으로 하는 위상 검출기.
  10. 제 6 항에 있어서, 상기 위상 에러추정 조합기는 추가로 상기 신호를 0값으로 감소시키는 상기 에러 지시 입력에서 발생하는 상기 신호를 선택적으로 변조하는 것을 특징으로 하는 위상 검출기.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR10-1999-7000482A 1996-07-22 1997-07-22 위상 검출 추정기 KR100442182B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US2229196P 1996-07-22 1996-07-22
US60/022,291 1996-07-22
US2446596P 1996-08-20 1996-08-20
US60/024,465 1996-08-20

Publications (2)

Publication Number Publication Date
KR20000067974A KR20000067974A (ko) 2000-11-25
KR100442182B1 true KR100442182B1 (ko) 2004-07-30

Family

ID=26695758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7000482A KR100442182B1 (ko) 1996-07-22 1997-07-22 위상 검출 추정기

Country Status (6)

Country Link
US (1) US6263032B1 (ko)
JP (1) JP3647047B2 (ko)
KR (1) KR100442182B1 (ko)
DE (1) DE19781888T1 (ko)
GB (1) GB2330505B (ko)
WO (1) WO1998004074A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324225B1 (en) * 1997-12-22 2001-11-27 Stmicroelectronics, Inc. Timing recovery for data sampling of a detector
US6587529B1 (en) * 1999-02-25 2003-07-01 Texas Instruments Incorporated Phase detector architecture for phase error estimating and zero phase restarting
JP3683120B2 (ja) * 1999-04-16 2005-08-17 松下電器産業株式会社 クロック再生装置
FR2820521B1 (fr) * 2001-02-02 2003-04-25 St Microelectronics Sa Procede et dispositif de generation d'une variable de synchronisation, circuit integre et lecteur de disque numerique correspondants
US7239682B2 (en) * 2002-11-12 2007-07-03 Carnegie Mellon University Timing recovery system and method
DE602004029010D1 (de) 2003-02-04 2010-10-21 Bracco Suisse Sa Ultraschall kontrastmittel und verfahren zur erstellung
EP1524663A1 (en) * 2003-10-14 2005-04-20 Thomson Licensing S.A. Defect handling for recording media
US9750821B2 (en) 2003-12-22 2017-09-05 Bracco Suisse S.A. Gas-filled microvesicle assembly for contrast imaging
EP1784228B1 (en) 2004-08-18 2016-10-05 Bracco Suisse SA Gas-filled microvesicles composition for contrast imaging
KR100641328B1 (ko) 2004-12-24 2006-11-01 삼성전자주식회사 타이밍 복원 방법 및 타이밍 복원 장치
US7365609B2 (en) * 2006-07-26 2008-04-29 Texas Instruments Incorporated Hybrid stochastic gradient based digitally controlled oscillator gain KDCO estimation
JP5178844B2 (ja) * 2007-12-21 2013-04-10 エルエスアイ コーポレーション 記録チャネルにおける適応等化のためのシステムおよび方法
WO2010010541A1 (en) * 2008-07-25 2010-01-28 Nxp B.V. Method of correcting timing jitter in an adc, and an adc

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5022052A (en) * 1987-11-13 1991-06-04 Seismograph Service Corp. Analog signal binary transmission system using slope detection
US5272725A (en) 1991-02-25 1993-12-21 Alliedsignal Inc. Digital video quantizer
US5216554A (en) * 1991-07-01 1993-06-01 International Business Machines Corporation Digital phase error estimator
US5504790A (en) * 1994-12-09 1996-04-02 Conner Peripherals, Inc. Digital data phase detector
US5638010A (en) 1995-06-07 1997-06-10 Analog Devices, Inc. Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters

Also Published As

Publication number Publication date
JP2000515346A (ja) 2000-11-14
JP3647047B2 (ja) 2005-05-11
US6263032B1 (en) 2001-07-17
GB9828016D0 (en) 1999-02-10
DE19781888T1 (de) 1999-07-01
GB2330505B (en) 2001-02-07
KR20000067974A (ko) 2000-11-25
GB2330505A (en) 1999-04-21
WO1998004074A1 (en) 1998-01-29

Similar Documents

Publication Publication Date Title
US8325433B2 (en) Systems and methods for reduced format data processing
US6801380B1 (en) Acquisition timing loop for read channel
KR100442182B1 (ko) 위상 검출 추정기
US7564931B2 (en) Robust maximum-likelihood based timing recovery
US7193942B2 (en) Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus
JP3129156B2 (ja) 位相検出方法およびその実施装置
US6831884B2 (en) Clock adjusting device for use with data reproducing apparatus, offset detecting device, and data reproducing apparatus
US20030076903A1 (en) Asynchronous timing for interpolated timing recovery
KR100393198B1 (ko) E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치
US6788485B2 (en) Synchronous timing for interpolated timing recovery
Spurbeck et al. Interpolated timing recovery for hard disk drive read channels
KR100398879B1 (ko) 입력신호의 영점교차 특성을 이용한 위상오차 검출장치
KR100726787B1 (ko) 적응등화회로 및 적응등화방법
JP3188558B2 (ja) 適応ビテルビ検出器
US20030112733A1 (en) Expected value generation unit and a data reproduction apparatus
US20040030948A1 (en) Timing recovery method and storage apparatus
JP3650984B2 (ja) 情報検出装置および方法
JP2830776B2 (ja) 高密度記録向けクロック抽出方式
JP3707711B2 (ja) 再生クロック抽出装置
JPH06343039A (ja) 位相検出回路およびデジタルｐｌｌ回路
US6000052A (en) Signal conditioning system for controlling data retrieval channel characteristics in which errors in samples are segregated by association with intended sample values to control selected characteristics
JPH05135510A (ja) 情報処理システム
KR100662601B1 (ko) 위상차 보정 장치 및 데이터 선두 검출 장치를 갖는 데이터재생 장치
JP3781163B2 (ja) 再生装置
JPH09219067A (ja) デジタル情報再生装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee