JP3707711B2 - 再生クロック抽出装置 - Google Patents
再生クロック抽出装置 Download PDFInfo
- Publication number
- JP3707711B2 JP3707711B2 JP12950897A JP12950897A JP3707711B2 JP 3707711 B2 JP3707711 B2 JP 3707711B2 JP 12950897 A JP12950897 A JP 12950897A JP 12950897 A JP12950897 A JP 12950897A JP 3707711 B2 JP3707711 B2 JP 3707711B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- error
- circuit
- reproduction
- error calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
- G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Description
【０００１】
【発明の属する技術分野】
本発明は、記録媒体から再生された微分波形信号より再生クロックを抽出するのに好適な再生クロック抽出装置に関する。
【０００２】
【従来の技術】
磁気テープ等からディジタルデータを再生するにあたり、再生された微分波形信号より再生クロックを抽出するのに再生クロック抽出装置が必要となる。
【０００３】
従来、この種の再生クロック抽出装置として、たとえば、電子情報通信学会論文誌(Ｖol.Ｊ７５−Ｃ−２／Ｎｏ.１１)での招待論文「磁気ディスク用信号処理技術の最近の展開」第６１８頁に記載されている構成のものがある。
【０００４】
図９にこの従来の再生クロック抽出装置の構成を示す。
【０００５】
図９において、Ａ／Ｄ変換回路１１は、入力した再生微分波形信号をデータレートの再生クロック(サンプリングクロック)にてサンプリングしてディジタルデータとして出力する。このデジタルデータは、タイミング調整用のＤフリップフロップ４０１に入力されてラッチされ、再生データとして出力される。
【０００６】
３値判別回路１２は、入力したディジタルデータの３値判別を行ってその判別結果を出力する。すなわち、入力されるデジタルデータが正値スレッシュレベル(図１０中の正th)よりも大きければ"１"と判別し、負値スレッシュレベル(図１０中の負th)よりも小さければ"−１"と判別し、それ以外であれば"０"と判別する。
【０００７】
電圧制御発振回路１５は、入力する誤差演算結果および誤差累積データに基づいて周波数調整を行って生成した再生クロックを出力する。すなわち、生成される再生クロックの周波数は、入力した誤差演算結果が正の値であれば瞬時的に大きく、負の値であれば瞬時的に小さくなる。また、入力した誤差累積データの値が大きければ周波数は大きく、値が小さければ周波数は小さくなる。そして、この再生クロックは、Ａ／Ｄ変換回路１１、および各Ｄフリップフロップ４０１，４３１，４３２に与えられる。
【０００８】
誤差演算回路４３は、タイミング調整用の２つのＤフリップフロップ４３１，４３２と、減算器４３３と、乗算器４３４とからなり、Ｄフリップフロップ４３１，４３２によって現在のデジタルデータを再生クロックの２クロック分遅延し、次の減算器４３３で現在のデジタルデータから２クロック前のデジタルデータを減算し、さらに、次の乗算器４３４でその減算結果に３値判別回路１２による判別結果を乗算したものをサンプリングタイミングの誤差分を示す誤差演算結果として出力する。
【０００９】
なお、３値判別回路１２への入力データは、Ｄフリップフロップ４０１で再生クロックの１クロック分が、誤差演算回路４３の減算器４３３の(＋)端子への入力データは２つのＤフリップフロップ４３１，４３２で再生クロックの２クロック分がそれぞれ遅延されるため、３値判別回路１２からは、減算器４３３の(−)端子へ入力されるデータよりも再生クロックで１クロック分前のデータについて判別した結果が乗算器４３４に加わるようになっている。
【００１０】
誤差累積回路１４は、誤差演算回路４３の出力を入力し、その誤差演算結果を累積加算したものを誤差累積データとして出力する。
【００１１】
図１０は、図９に示した従来装置における再生微分波形信号と再生クロック(サンプリングクロック)との関係を示すタイミングチャートである。
【００１２】
図１０において、点a〜点hはＡ／Ｄ変換回路１１での再生クロック(サンプリングクロック)によるサンプリングタイミングであり、ここでは、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｈ"で表している。
【００１３】
図９の従来装置において、再生微分波形信号は、再生クロックの立ち上がりごとにＡ／Ｄ変換回路１１でサンプリングされてＤフリップフロップ４０１でラッチされるので、再生データは、"Ａ"〜"Ｇ"となる。
【００１４】
図１０(ア)は、再生微分波形信号に対して再生クロックの位相が合っている場合である。この場合において、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｃ"に対する判別結果が"１"、"Ｆ"に対する判別結果が"−１"となるときであり、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"(＝{Ｂ−Ｄ}×{１})および"Ｇ−Ｅ"(＝{Ｅ−Ｇ}×{−１})の各値となる。
【００１５】
ここで、図１０(ア)の位相では、"Ｂ−Ｄ"および"Ｇ−Ｅ"の各値は共にほとんど零となるので、電圧制御発振回路１５において生成する再生クロックの周波数は保持され、位相も再生微分波形信号に対して合ったままとなる。
【００１６】
図１０(イ)は、再生微分波形信号に対する再生クロックの位相が進んでいる場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｃ"に対する判別結果が"１"、"Ｆ"に対する判別結果が"−１"となるときであり、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"(＝{Ｂ−Ｄ}×{１})および"Ｇ−Ｅ"(＝{Ｅ−Ｇ}×{−１})の各値となる。
【００１７】
ここで、図１０(イ)の位相では、"Ｂ−Ｄ"と"Ｇ−Ｅ"の各値は共に負となるので、電圧制御発振回路１５で生成される再生クロックの周波数は瞬時的に小さくなり、その位相は再生微分波形信号に対して遅れる方向、つまり位相が合う方向に移動する。
【００１８】
図１０(ウ)は、再生微分波形信号に対する再生クロックの位相が遅れている場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｃ"に対する判別結果が"１"、"Ｆ"に対する判別結果が"−１"となるときであり、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"(＝{Ｂ−Ｄ}×{１})および"Ｇ−Ｅ"(＝{Ｅ−Ｇ}×{−１})の各値となる。
【００１９】
ここで、図１０(ウ)の位相では、"Ｂ−Ｄ"と"Ｇ−Ｅ"の各値は共に正となるので、電圧制御発振回路１５で生成される再生クロックの周波数は瞬時的に大きくなり、その位相は再生微分波形信号に対して進む方向、つまり位相が合う方向に移動する。
【００２０】
このように、図９に示した従来の上記構成の再生クロック抽出装置は、微分波形信号に対して再生クロックの位相が合うように自動的に制御されて、できるだけ正確な信号再生を行えるようにしている。
【００２１】
【発明が解決しようとする課題】
しかしながら、図９に示した構成の従来のものでは、次の問題がある。
【００２２】
(１) 磁気テープ等の特性によっては、再生微分波形信号について、波形等化が行われていない、あるいは、等化残りがあるような状態では、生成される再生クロックの位相が再生微分波形信号の位相から余分にずれるという現象(以下、これを位相ジッタという)が発生してしまう。このため、正確な信号再生を行えなくなる場合がある。
【００２３】
(２) また、３値判別回路１２において判別余裕(マージン)を持たせるために、正値スレッシュレベル(正th)を小さめに、負値スレッシュレベル(負th)を大きめに設定しておく必要があるが、その結果として、再生クロックの位相が再生微分波形信号の位相に合うように最終的に収束される状態(以下、これを位相収束点という)が、本来の位相収束点の他に、再生クロックの位相が半周期分ずれた場合にも誤った位相収束点が存在することになってしまう。このため、正確な信号再生を行えなくなる場合がある。
【００２４】
(３) さらに、電圧制御発振回路１５から出力される再生クロックの周波数は、誤差演算回路４３の出力によって瞬時的に変化されるため、再生クロックの再生微分波形信号に対する位相ずれを解消する性能(以下、これを位相引き込み能力という)はあるものの、誤差演算回路４３の出力を累積した値が変化しないとき(たとえば、誤差演算回路４３の誤差演算結果の絶対値が同じで、正負が交互に出力されるような場合)には、誤差累積回路１４の出力が変化しないため、再生クロックが目的とする所期の周波数からずれている場合でも、これを解消する性能(以下、これを周波数引き込み能力という)がない。このため、正確な信号再生を行えなくなる場合がある。
【００２５】
次に、上記(１)の問題点に関して、生成される再生クロックに位相ジッタが発生する理由について、以下にさらに詳述する。
【００２６】
磁気テープ等からの再生微分波形信号は、理想的にはきれいな微分特性であり、図９のＡ／Ｄ変換回路１１における再生微分波形信号に対する再生クロックの位相が合っているときには、図１０(ア)に示したように、点bおよび点dにおけるサンプリング値"Ｂ"，"Ｄ"はほぼ零となるのであるが、実際の再生微分波形信号は、記録媒体自体および磁気再生系の特性により周波数特性が劣化しており、理想的な微分特性を得るためには波形等化を行う必要がある。
【００２７】
波形等化が行われていない、あるいは、等化残りがあるような場合には、再生微分波形信号はゼロクロス付近で大きく歪んだ微分特性となる。
【００２８】
図１１は、図９の従来装置における等化残りがある再生微分波形信号と再生クロックとの関係を示すタイミングチャートである。
【００２９】
図１１において、点a〜点hはＡ／Ｄ変換回路１１での再生クロック(サンプリングクロック)のサンプリングタイミングであり、ここでは、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｈ"で表している。
【００３０】
図１１は、再生微分波形信号に対して再生クロックの位相が合っているにもかかわらず、等化残りがある再生微分波形信号では、ゼロクロス付近(点dおよび点g付近)の波形が大きく歪んでいることにより、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"および"Ｇ−Ｅ"の各値は共に正となり、その結果、電圧制御発振回路１５において生成する再生クロックの周波数は瞬時的に大きくなり、位相は再生微分波形信号に対して進んでしまう。
【００３１】
つまり、波形等化が行われていない、あるいは、等化残りがあるような状態で誤差演算を行うと、生成される再生クロックに位相ジッタが発生する。
【００３２】
次に、上記(２)の問題点に関して、誤った位相収束点が存在することになってしまう理由について、以下にさらに詳述する。
【００３３】
図１２は、図９の従来装置における再生微分波形信号と再生クロック(サンプリングクロック)との関係を示すタイミングチャートである。
【００３４】
図１２において、点a〜点hはＡ／Ｄ変換回路１１での再生クロック(サンプリングクロック)のサンプリングタイミングであり、ここでは、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｈ"で表している。
【００３５】
図１２(ア)は、再生微分波形信号に対する再生クロックの位相が１７０度程度進んでいる場合である。この場合において、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｃ"および"Ｄ"に対する判別結果が共に"１"、"Ｆ"および"Ｇ"に対する判別結果が共に"−１"となるときであり、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"、"Ｃ−Ｅ"、"Ｇ−Ｅ"、"Ｈ−Ｆ"の各値となる。
【００３６】
ここで、図１２(ア)に示す場合、電圧制御発振回路１５には、誤差演算回路４３からの誤差演算結果として、"Ｂ−Ｄ"(負)が、次に"Ｃ−Ｅ"(正)が到来する。さらに、"Ｇ−Ｅ"(負)が、次に"Ｈ−Ｆ"(正)が到来する。"Ｂ−Ｄ"と"Ｃ−Ｅ""、Ｇ−Ｅ"と"Ｈ−Ｆ"は、それぞれ互いに大部分を打ち消し合うものの、互いに完全に相殺するまでにはいたらず、全体としてはわずかに正の傾向となる({Ｃ−Ｅ}＋{Ｂ−Ｄ}＞０、{Ｈ−Ｆ}＋{Ｇ−Ｅ}＞０)ので、電圧制御発振回路１５において生成する再生クロックの周波数は瞬時的に大きくなり、再生クロックの位相は再生微分波形信号に対して進む方向に移動する。そして、最終的には位相が０度でなく丁度半周期(１８０度)進んだところで位相が収束してしまう。そして、このときには、誤った再生信号が出力されることになる。
【００３７】
図１２(イ)は、再生微分波形信号に対する再生クロックの位相が１９０度程度進んでいる(つまり１７０度程度遅れている)場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｃ"および"Ｄ"に対する判別結果が"１"、"Ｆ"および"Ｇ"に対する判別結果が"−１"となるときであり、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"、"Ｃ−Ｅ"、"Ｇ−Ｅ"、"Ｈ−Ｆ"の各値となる。
【００３８】
ここで、図１２(イ)の場合、電圧制御発振回路１５には、誤差演算回路４３からの誤差演算結果として、"Ｂ−Ｄ"(負)が、次に"Ｃ−Ｅ"(正)が到来する。また、"Ｇ−Ｅ"(負)が、次に"Ｈ−Ｆ"(正)が到来する。"Ｂ−Ｄ"と"Ｃ−Ｅ""、Ｇ−Ｅ"と"Ｈ−Ｆ"は、それぞれ互いに大部分を打ち消し合うものの、互いに完全に相殺するまでにはいたらず、全体としてはわずかに負の傾向となる({Ｃ−Ｅ}＋{Ｂ−Ｄ}＜０、{Ｈ−Ｆ}＋{Ｇ−Ｅ}＜０)ので、電圧制御発振回路１５において生成する再生クロックの周波数は瞬時的に小さくなり、再生クロックの位相は再生微分波形信号に対して遅れる方向に移動する。そして、最終的には位相が０度でなく丁度半周期(１８０度)遅れたところで収束してしまう。そして、このときには、誤った再生信号が出力されることになる。
【００３９】
図１３は、図９の従来装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図である。
【００４０】
再生クロックの位相が再生微分波形信号に対して０度のときが本来の位相収束点である。ところが、図１２に示したように、再生クロックの位相が半周期(±１８０度)近くずれたときには、２クロック分連続して"１"あるいは"−１"の判別結果が得られる事態が生じる(微分波形では、このような事態は正しい位相でサンプリングされている限りは生じない)。
【００４１】
換言すれば、図１３に示しているように、本来、０度(あるいは±３６０度)となるべき位相収束点の他に、再生クロックの位相が半周期(±１８０度)ずれた点にも誤った位相収束点が存在することになってしまう。このため、忠実に信号を再生することができなくなる。
【００４２】
さらに、上記(３)の問題点に関して、図９に示す従来の装置は、電圧制御発振回路１５から出力される再生クロックの周波数が、誤差演算回路４３の出力によって瞬時的に変化されるため、再生クロックの位相引き込み能力がある。
【００４３】
しかし、誤差演算回路４３の誤差演算結果の絶対値が同じで、正負が交互に出力されるような場合、例えば、図１３の±θ0の位相進み遅れが交互に発生して誤差演算結果として±Δ0が交互に出力されるような場合には、誤差累積回路１４で誤差演算回路４３の出力±Δ0を累積しても、全体の値は時間経過に伴う変化が起こらないので(図１３を見て分かるように、このグラフは原点oを中心として点対称図形となっている)、電圧制御発振回路１５から出力される再生クロックの周波数が本来の所期の値からずれていても、これを修正することができず、再生クロックの周波数引き込み能力に欠ける。
【００４４】
このように従来の装置では、再生クロックの周波数引き込み能力がないために、例えば、Ａ／Ｄ変換回路１１が出力するディジタルデータに対して、ディジタル的に適応型等化処理を施しながら後段の処理を行うような系を考えた場合、適応型等化処理のための遅延により、Ａ／Ｄ変換からクロック生成までの制御ループの遅延が大きくなり、再生クロックの位相および周波数の引き込み可能な範囲が狭くなってしまうことになる。
【００４５】
本発明は、上記従来の(１)〜(３)の各問題点を解決するもので、波形等化が行われていない、あるいは、等化残りがあるような状態でタイミング誤差演算を行っても、位相ジッタの少ない再生クロックを生成できる再生クロック抽出装置を提供することを第１の課題とし、本来のクロック位相収束点の他に誤った位相収束点が発生することがない再生クロック抽出装置を提供することを第２の課題とし、さらに、再生クロックの位相引き込み能力とともに、周波数引き込み能力をもつ再生クロック抽出装置を提供することを第３の課題とする。
【００５０】
【課題を解決するための手段】
本発明の再生クロック抽出装置は、記録媒体から再生された信号をデータレートの２倍のレートのサンプリングクロックで量子化する量子化手段と、前記量子化手段が出力するサンプルデータのうち１サンプリングクロックおきのサンプルデータを再生データとして正値か零値か負値かの３値判別を行う３値判別手段と、前記３値判別手段が出力する判別結果を判別対象である再生データの直前と直後のサンプルデータの差に乗算することにより前記量子化手段でのサンプリングタイミング誤差を演算する誤差演算手段と、前記量子化手段に供給するサンプリングクロックの生成に際して、前記誤差演算手段が出力する誤差演算結果に基づいて位相を調整するサンプリングクロック生成手段と、前記サンプリングクロックを２分周することにより再生クロックを生成する再生クロック生成手段と、を備えた再生クロック抽出装置であって、前記誤差演算手段が出力する誤差演算結果を累積する誤差累積手段と、前記誤差演算結果の一定期間での遷移が増加傾向にあるか減少傾向にあるかを検出する誤差遷移検出手段と、前記３値判別手段が出力する判別結果が連続して正値あるいは連続して負値となるときには、前記誤差遷移検出手段が出力する誤差遷移検出結果に基づいて、誤差が増加傾向に遷移するときには連続するうちの１回目の判別結果を強制的に零値に、誤差が減少傾向に遷移するときには連続するうちの２回目の判別結果を強制的に零値にそれぞれ変更して前記誤差演算手段に出力する判別変更手段と、を設け、前記サンプリングクロック生成手段を、前記量子化手段に供給するサンプリングクロックの生成に際して、前記誤差演算手段が出力する誤差演算結果に基づいて主として位相を調整し、前記誤差累積手段が出力する誤差累積結果に基づいて主として周波数を調整するよう構成したことを特徴とする。
【００５１】
これにより、本来のクロック位相収束点の他に誤った位相収束点が発生することがなくなるうえ、クロックの位相引き込み能力とともに周波数引き込み能力をもたせることができる。
【００５６】
【発明の実施の形態】
本発明の再生クロック抽出装置は、記録媒体から再生された信号をデータレートの２倍のレートのサンプリングクロックで量子化する量子化手段と、前記量子化手段が出力するサンプルデータのうち１サンプリングクロックおきのサンプルデータを再生データとして正値か零値か負値かの３値判別を行う３値判別手段と、前記３値判別手段が出力する判別結果を判別対象である再生データの直前と直後のサンプルデータの差に乗算することにより前記量子化手段でのサンプリングタイミング誤差を演算する誤差演算手段と、前記量子化手段に供給するサンプリングクロックの生成に際して、前記誤差演算手段が出力する誤差演算結果に基づいて位相を調整するサンプリングクロック生成手段と、前記サンプリングクロックを２分周することにより再生クロックを生成する再生クロック生成手段と、を備えた再生クロック抽出装置であって、前記誤差演算手段が出力する誤差演算結果を累積する誤差累積手段と、前記誤差演算結果の一定期間での遷移が増加傾向にあるか減少傾向にあるかを検出する誤差遷移検出手段と、前記３値判別手段が出力する判別結果が連続して正値あるいは連続して負値となるときには、前記誤差遷移検出手段が出力する誤差遷移検出結果に基づいて、誤差が増加傾向に遷移するときには連続するうちの１回目の判別結果を強制的に零値に、誤差が減少傾向に遷移するときには連続するうちの２回目の判別結果を強制的に零値にそれぞれ変更して前記誤差演算手段に出力する判別変更手段と、を設け、前記サンプリングクロック生成手段を、前記量子化手段に供給するサンプリングクロックの生成に際して、前記誤差演算手段が出力する誤差演算結果に基づいて主として位相を調整し、前記誤差累積手段が出力する誤差累積結果に基づいて主として周波数を調整するよう構成する。
【００５７】
これらの構成によると、判別変更手段において、判別結果が連続して正値あるいは連続して負値となるときには、誤差遷移検出手段が出力する誤差遷移検出結果に基づいて、遷移傾向が継続するように、一方の判別結果を零値に変更して出力する。
【００５８】
(実施形態１)
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
【００５９】
図１は、この実施形態１の再生クロック抽出装置の構成を示すブロック図である。
【００６０】
図１において、量子化手段としてのＡ／Ｄ変換回路１１は、入力した再生微分波形信号をデータレートの２倍のレートのサンプリングクロックにてサンプリングしてディジタルデータとして出力する。このデジタルデータは、Ｄフリップフロップ１０１に入力されて再生データとして出力される。
【００６１】
３値判別回路１２は、入力したディジタルデータの３値判別を行ってその判別結果を出力する。すなわち、入力されるデジタルデータが正値スレッシュレベル(図中の正th)よりも大きければ"１"と判別し、負値スレッシュレベル(図中の負th)よりも小さければ"−１"と判別し、それ以外であれば"０"と判別する
サンプリングクロック生成手段としての電圧制御発振回路１５は、入力する誤差演算結果および誤差累積データに基づいて周波数調整を行って生成したサンプリングクロックを出力する。すなわち、生成されるサンプリングクロックの周波数は、入力した誤差演算結果が正の値であれば瞬時的に大きく、負の値であれば瞬時的に小さくなる。また、入力した誤差累積データの値が大きければ周波数は大きく、また、その値が小さければ周波数は小さくなる。そして、このサンプリングクロックは、Ａ／Ｄ変換回路１１、Ｄフリップフロップ１０１、および分周回路１６にそれぞれ与えられる。
【００６２】
再生クロック生成手段としての分周回路１６は、サンプリングクロックを２分周することにより再生クロックを生成して出力する。そして、この再生クロックは、各Ｄフリップフロップ１０２，１０３，１３１にそれぞれ与えられる。
【００６３】
誤差演算回路１３は、１つのＤフリップフロップ１３１と、減算器１３３と、乗算器１３４とからなり、Ｄフリップフロップ１３１によってデジタルデータを１クロック分遅延し、次の減算器１３３でそのデジタルデータから１クロック前のデジタルデータを減算し、さらに、次の乗算器１３４でその減算結果に３値判別回路１２により判別結果を乗算したものをサンプリングタイミングの誤差分を示す誤差演算結果として出力する。
【００６４】
なお、３値判別回路１２への入力データは、２つのＤフリップフロップ１０１，１０２でサンプリングクロックの３クロック分が、誤差演算回路１３の減算器１３３の(＋)端子への入力データは２つのＤフリップフロップ１０３，１３１でサンプリングクロックの４クロック分がそれぞれ遅延されるため、３値判別回路１２からは、減算器１３３の(−)端子へ入力されるデータよりもサンプリングクロックで１クロック分前のデータについて判別した結果が乗算器１３４に加わるようになっている。
【００６５】
誤差累積回路１４は、誤差演算回路１３の出力を入力し、その誤差演算結果を累積加算したものを誤差累積データとして出力する。
【００６６】
図２は、この実施形態１の再生クロック抽出装置における等化残りがある再生微分波形信号とサンプリングクロックと再生クロックとの関係を示すタイミングチャートである。
【００６７】
図２において、点a〜点oはＡ／Ｄ変換回路１１でのサンプリングタイミングであり、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｏ"で表している。
【００６８】
この実施形態１の装置において、再生微分波形信号は、サンプリングクロックの立ち上がりごとにＡ／Ｄ変換回路１１でサンプリングされて次段のＤフリップフロップ１０１でラッチされるが、さらに、次のＤフリップフロップ１０２は、分周回路１６から出力される再生クロックごとに前段のＤフリップフロップ１０１の出力をラッチするので、再生データは、"Ａ"，"Ｃ"，"Ｅ"，"Ｇ"，"Ｉ"，"Ｋ"，"Ｍ"，"Ｏ"となる。なお、"Ｄ"，"Ｆ”，"Ｊ"，"Ｌ"は再生データにはならない。
【００６９】
図２(ア)は、再生微分波形信号に対して再生クロックの位相が合っている場合である。この場合において、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"に対する判別結果が"１"、"Ｋ"に対する判別結果が"−１"となるときであり、誤差演算回路１３が出力する誤差演算結果は、"Ｄ−Ｆ"および"Ｌ−Ｊ"の各値となる。
【００７０】
ここで、再生微分波形信号に等化残りがあっても、ゼロクロス付近以外は歪みも少なく、図２(ア)の位相では、"Ｄ−Ｆ"と"Ｌ−Ｊ"とは共にほとんど零となるので、電圧制御発振回路１５において生成するサンプリングクロックの周波数は保持され、再生クロックの位相は再生微分波形信号に対して合ったままとなる。図２(イ)は、再生微分波形信号に対する再生クロックの位相が進んでいる場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"に対する判別結果が"１"、"Ｋ"に対する判別結果が"−１"となるときであり、誤差演算回路１３が出力する誤差演算結果は"Ｄ−Ｆ"と"Ｌ−Ｊ"となる。
【００７１】
ここで、図２(イ)の位相では、"Ｄ−Ｆ"および"Ｌ−Ｊ"の各値が共に負となるので、電圧制御発振回路１５において生成するサンプリングクロックの周波数は瞬時的に小さくなり、これに伴い、再生クロックの位相は再生微分波形信号に対して遅れる方向、つまり位相が合う方向に移動する。
【００７２】
図２(ウ)は、再生微分波形信号に対する再生クロックの位相が遅れている場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"に対する判別結果が"１"、"Ｋ"に対する判別結果が"−１"となるときであり、誤差演算回路１３が出力する誤差演算結果は"Ｄ−Ｆ"と"Ｌ−Ｊ"となる。
【００７３】
ここで、図２(ウ)の位相では、"Ｄ−Ｆ"および"Ｌ−Ｊ"の各値は共に正となるので、電圧制御発振回路１５において生成されるサンプリングクロックの周波数は瞬時的に大きくなり、これに伴い、再生クロックの位相は再生微分波形信号に対して進む方向、つまり位相が合う方向に移動する。
【００７４】
上記のように、この実施形態１では、Ａ／Ｄ変換のサンプリングはデータレートの２倍のレートのサンプリングクロックで行われ、誤差演算回路１３が、再生データ以外の歪みの少ないサンプルデータを用いてＡ／Ｄ変換のサンプリングタイミング誤差を演算するので、波形等化が行われていない、あるいは、等化残りがあるような状態でタイミング誤差演算を行っても、位相ジッタの少ない再生クロックを生成することができる。
【００７５】
ただし、この実施形態１の構成の場合には、【発明が解決しようとする課題】の項で指摘した(２)，(３)の問題点、すなわち、本来不要な位相収束点が発生するのを解消し、また、周波数の引き込み能力を高めるまでには至らない。
【００７６】
(実施形態２)
以下、本発明の実施形態２について、図面を参照しながら説明する。
【００７７】
図３は、この実施形態２の再生クロック抽出装置の構成を示すブロック図である。
【００７８】
図３において、Ａ／Ｄ変換回路１１、３値判別回路１２、誤差演算回路１３、誤差累積回路１４、電圧制御発振回路１５および分周回路１６は、図１に示した実施形態１と同様の構成であるから、ここでは詳しい説明は省略する。
【００７９】
この実施形態２において、図１に示した実施形態１の構成と異なるところは、再生データ比較回路２８、判別変更回路２７、およびＤフリップフロップ２０４が追加されていることである。
【００８０】
再生データ比較回路２８は、Ｄフリップフロップ２８１と比較器２８２とからなり、再生クロックの１クロック前後の再生データの振幅値の大きさを比較して比較結果を出力する。
【００８１】
判別変更回路２７は、３値判別回路１２が出力する判別結果が連続して正値あるいは連続して負値となるときには、再生データ比較回路２８が出力する比較結果に基づいて、振幅値の小さいほうの再生データに対する判別結果を強制的に零の値に変更して出力する。
【００８２】
再生クロックは、各Ｄフリップフロップ１０２，１０３，１３１にそれぞれ与えられるとともに、さらに、判別変更回路２７とＤフリップフロップ２０４、および再生データ比較回路２８のＤフリップフロップ２８１にもそれぞれ与えられる。
【００８３】
なお、３値判別回路１２への入力データは、２つのＤフリップフロップ１０１，１０２でサンプリングクロックの３クロック分、さらに、判別変更回路２７の判別変更処理のためにサンプリングクロックの２クロック分の計５クロック分が遅延される一方、誤差演算回路１３の減算器１３３の(＋)端子への入力データは３つのＤフリップフロップ１０３，２０４，１３１でサンプリングクロックの６クロック分が遅延されるため、３値判別回路１２からは、減算器１３３の(−)端子へ入力されるデータよりもサンプリングクロックで１クロック分前のデータについて判別した結果が乗算器１３４に加わるようになっている。
【００８４】
図４は、この実施形態２の再生クロック抽出装置における再生微分波形信号とサンプリングクロックと再生クロックとの関係を示すタイミングチャートである。
【００８５】
図４において、点a〜点oはＡ／Ｄ変換回路１１でのサンプリングタイミングであり、ここでは、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｏ"で表している。
【００８６】
この実施形態２の装置において、再生微分波形信号は、サンプリングクロックの立ち上がりごとにＡ／Ｄ変換回路１１でサンプリングされて次段のＤフリップフロップ１０１でラッチされるが、さらに、次のＤフリップフロップ１０２は、分周回路１６から出力される再生クロックごとに前段のＤフリップフロップ１０１の出力をラッチするので、再生データは、"Ａ"，"Ｃ"，"Ｅ"，"Ｇ"，"Ｉ"，"Ｋ"，"Ｍ"，"Ｏ"となる。なお、"Ｆ"，"Ｌ”，"Ｄ"，"Ｆ"，"Ｈ"，"Ｊ"，"Ｌ"，"Ｎ"は再生データにはならない。
【００８７】
図４(ア)は、再生微分波形信号に対する再生クロックの位相が１７０度程度進んでいる場合である。この場合において、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"および"Ｇ"に対する判別結果が"１"、"Ｋ"および"Ｍ"に対する判別結果が"−１"となるときである。
【００８８】
ここで、"Ｅ"と"Ｇ"は連続して"１"となっているので、再生データ比較回路２８は、｜Ｅ｜＞｜Ｇ｜の比較結果を判別変更回路２７に出力するため、判別変更回路２７によって振幅値の小さい"Ｇ"に対する判別結果が"０"に強制的に変更される。また、"Ｋ"と"Ｍ"は連続して"−１"となっているので、再生データ比較回路２８は、｜Ｋ｜＞｜Ｍ｜の比較結果を判別変更回路２７に出力するため、判別変更回路２７によって振幅値の小さい"Ｍ"に対する判別結果が"０"に強制的に変更される。
【００８９】
したがって、誤差演算回路１３が出力する誤差演算結果は、"Ｄ−Ｆ"と"Ｌ−Ｊ"で、共に負の値となるので、電圧制御発振回路１５において生成されるサンプリングクロックの周波数は瞬時的に小さくなり、これに伴い、再生クロックの位相は再生微分波形信号に対して遅れる方向、つまり位相が合う方向に移動する。
【００９０】
図４(イ)は、再生微分波形信号に対する再生クロックの位相が１９０度程度進んでいる(つまり１７０度程度遅れている)場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"および"Ｇ"に対する判別結果が"１"、"Ｋ"および"Ｍ"に対する判別結果が"−１"となるときである。
【００９１】
ここで、"Ｅ"と"Ｇ"は連続して"１"となっているので、再生データ比較回路２８は、｜Ｅ｜＜｜Ｇ｜の比較結果を判別変更回路２７に出力するため、判別変更回路２７によって振幅値の小さい"Ｅ"に対する判別結果が"０"に強制的に変更される。また、"Ｋ"と"Ｍ"は連続して"−１"となっているので、再生データ比較回路２８は、｜Ｋ｜＜｜Ｍ｜の比較結果を判別変更回路２７に出力するため、判別変更回路２７によって振幅値の小さい"Ｋ"に対する判別結果が"０"に強制的に変更される。
【００９２】
したがって、誤差演算回路１３が出力する誤差演算結果は、"Ｆ−Ｈ"と"Ｎ−Ｌ"で、共に正の値となるので、電圧制御発振回路１５において生成するサンプリングクロックの周波数は瞬時的に大きくなり、これに伴い、再生クロックの位相は再生微分波形信号に対して進む方向、つまり位相が合う方向に移動する。
【００９３】
図５は、この実施形態２の再生クロック抽出装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図である。
【００９４】
従来の再生クロック抽出装置や実施形態１の再生クロック抽出装置の場合では、前述のように、再生クロック位相の半周期(±１８０度)ずれ付近に誤った位相収束点が発生するが(図１３参照)、この実施形態２の場合、再生クロックの位相が半周期(±１８０度)近くずれたために、３値判別回路１２で２クロック分に連続して"１"あるいは"−１"の２つの判別結果が得らたとしても、次の判別変更回路２７で２つの判別結果の一方が強制的に"０"にされるため、再生クロックの位相が半周期(±１８０度)ずれたところで誤って収束される事態には至らず、再生微分波形信号の位相に対して、再生クロックの位相は、本来の０度(あるいは±３６０度)の位相で収束するようになる。
【００９５】
このように、この実施形態２では、実施形態１の場合に比べてわずかに回路規模が増加するが、Ａ／Ｄ変換のサンプリングはデータレートの２倍のレートのサンプリングクロックで行われ、誤差演算回路１３が、再生データ以外の歪みの少ないサンプルデータを用いてＡ／Ｄ変換のサンプリングタイミング誤差を演算するので、波形等化が行われていない、あるいは、等化残りがあるような状態でタイミング誤差演算を行っても、位相ジッタの少ない再生クロックを生成することができる。
【００９６】
しかも、この実施形態２では、判別変更回路２７において、３値判別回路１２の出力する判別結果が連続して正値あるいは連続して負値となるときには、再生データ比較回路２８の出力する比較結果に基づいて、振幅値の小さいほうの再生データに対する判別結果を強制的に零値に変更して出力するので、再生クロックの位相ずれに対する誤差演算結果の特性は図５に示すようになり、本来のクロック位相収束点の他に誤った位相収束点が発生することがなくなる。
【００９７】
ただし、この実施形態２の構成の場合には、【発明が解決しようとする課題】の項で指摘した(３)の問題点、すなわち、周波数の引き込み能力を高めるまでには至らない。
【００９８】
また、位相ジッタの影響を無視して、本来のクロック位相収束点の他に誤った位相収束点が発生するのを防止する観点からは、Ａ／Ｄ変換のサンプリングはデータレートの２倍のレートのサンプリングクロックではなく、１倍のレートのサンプリングクロックであってもかわまない。
【００９９】
(実施形態３)
以下、本発明の実施形態３について、図面を参照しながら説明する。
【０１００】
図６は、この実施形態３の再生クロック抽出装置の構成を示すブロック図である。
【０１０１】
図６において、Ａ／Ｄ変換回路１１、３値判別回路１２、誤差演算回路１３、誤差累積回路１４、電圧制御発振回路１５および分周回路１６は、図１に示した実施形態１と同様の構成であるから、ここでは詳しい説明は省略する。
【０１０２】
この実施形態３において、図１に示した実施形態１の構成と異なるところは、誤差遷移検出回路３８、判別変更回路３７、およびＤフリップフロップ２０４が追加されていることである。
【０１０３】
誤差遷移検出回路３８は、誤差演算回路１３が出力する誤差演算結果が一定期間内において増加傾向に遷移のするか、あるいは減少傾向に遷移するのあるかを検出してその検出結果を出力する。
【０１０４】
判別変更回路３７は、３値判別回路１２が出力する判別結果が連続して正値あるいは連続して負値となるときには、誤差遷移検出回路３８が出力する検出結果に基づいて、誤差が増加傾向に遷移するときには連続するうちの１回目(最初)の判別結果を強制的に零値に、誤差が減少傾向に遷移するときには連続するうちの２回目の判別結果を強制的に零値にそれぞれ変更して出力する。
【０１０５】
再生クロックは、各Ｄフリップフロップ１０２，１０３，１３１にそれぞれ与えられるとともに、さらに、判別変更回路３７とＤフリップフロップ２０４にも与えられる。
【０１０６】
なお、３値判別回路１２への入力データは、２つのＤフリップフロップ１０１，１０２でサンプリングクロックの３クロック分、さらに、判別変更回路３７の判別変更処理のためにサンプリングクロックの２クロック分の計５クロック分が遅延される一方、誤差演算回路１３の減算器１３３の(＋)端子への入力データは３つのＤフリップフロップ１０３，２０４，１３１でサンプリングクロックの６クロック分が遅延されるため、３値判別回路１２からは、減算器１３３の(−)端子へ入力されるデータよりもサンプリングクロックで１クロック分前のデータについて判別した結果が乗算器１３４に加わるようになっている。
【０１０７】
図７は、この実施形態３の再生クロック抽出装置における再生微分波形信号とサンプリングクロックと再生クロックとの関係を示すタイミングチャートである。
【０１０８】
図７において、点a〜点oはＡ／Ｄ変換回路１１でのサンプリングタイミングであり、ここでは、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｏ"で表している。
【０１０９】
この実施形態３の装置において、再生微分波形信号は、サンプリングクロックの立ち上がりごとにＡ／Ｄ変換回路１１でサンプリングされて次段のＤフリップフロップ１０１でラッチされるが、さらに、次のＤフリップフロップ１０２は、分周回路１６から出力される再生クロックごとに前段のＤフリップフロップ１０１の出力をラッチするので、再生データは、"Ａ"，"Ｃ"，"Ｅ"，"Ｇ"，"Ｉ"，"Ｋ"，"Ｍ"，"Ｏ"となる。なお、"Ｆ"，"Ｌ，"Ｄ"，"Ｆ"，"Ｈ"，"Ｊ"，"Ｌ"，"Ｎ"は再生データにはならない。
【０１１０】
図７(ア)は、再生微分波形信号に対する再生クロックの位相が１７０度程度進んでいる場合である。この場合において、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"および"Ｇ"に対する判別結果が"１"、"Ｋ"および"Ｍ"に対する判別結果が"−１"となるときである。
【０１１１】
ここで、"Ｅ"と"Ｇ"は連続して"１"となっているので、判別変更回路３７によって、誤差が減少傾向に遷移する場合には２回目の"Ｇ"に対する判別結果が"０"に、誤差が増加傾向に遷移する場合には１回目の"Ｅ"に対する判別結果が"０"に強制的に変更される。図７に示す例において、誤差が減少傾向に遷移していたとすると、"Ｇ"が"０"に変更される。また、"Ｋ"と"Ｍ"は連続して"−１"となっているので、判別変更回路３７によって、誤差遷移が減少傾向にある場合には２回目の"Ｍ"に対する判別結果が"０"に、誤差遷移が増加傾向にある場合には１回目の"Ｋ"に対する判別結果が"０"に強制的に変更される。図７に示す例において、誤差が減少傾向に遷移していたとすると、"Ｍ"が"０"に変更される。
【０１１２】
したがって、誤差遷移が減少傾向にある場合には、誤差演算回路１３が出力する誤差演算結果は、"Ｄ−Ｆ"と"Ｌ−Ｊ"のみで、共に負の値となる。すなわち、(Ｄ−Ｆ)×(１)＝Ｄ−Ｆ、(Ｆ−Ｈ)×(０)＝０、(Ｊ−Ｌ)×(−１)＝Ｌ−Ｊ、(Ｌ−Ｎ)×(０)＝０である。また、誤差遷移が増加傾向にある場合には、誤差演算回路１３が出力する誤差演算結果は、"Ｆ−Ｈ"と"Ｎ−Ｌ"で、共に正の値となる。
【０１１３】
図７(イ)は、再生微分波形信号に対する再生クロックの位相が１９０度程度進んでいる(つまり１７０度程度遅れている)場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"および"Ｇ"に対する判別結果が"１"、"Ｋ"および"Ｍ"に対する判別結果が"−１"となるときである。
【０１１４】
ここで、"Ｅ"と"Ｇ"は連続して"１"となっているので、判別変更回路３７によって、誤差遷移が減少傾向にある場合には"Ｇ"に対する判別結果が"０"に、誤差遷移が増加傾向にある場合には"Ｅ"に対する判別結果が"０"に強制的に変更される。
【０１１５】
また、"Ｋ"と"Ｍ"は連続して"−１"となっているので、判別変更回路３７によって、誤差遷移が減少傾向にある場合には"Ｍ"に対する判別結果が"０"に、誤差遷移が増加傾向にある場合には"Ｋ"に対する判別結果が"０"に強制的に変更される。
【０１１６】
したがって、誤差遷移が減少傾向にある場合には、誤差演算回路１３が出力する誤差演算結果は、"Ｄ−Ｆ"と"Ｌ−Ｊ"で、共に負の値となり、誤差遷移が増加傾向にある場合には、誤差演算回路１３が出力する誤差演算結果は、"Ｆ−Ｈ"と"Ｎ−Ｌ"で、共に正の値となる。
【０１１７】
ここで、誤差が減少傾向に遷移するということは、サンプリングクロックの位相が再生微分波形信号に対して進んでいくということであるので、サンプリングクロックの周波数が目的とする周波数よりも大きいということになる。
【０１１８】
また、誤差が増加傾向に遷移するということは、サンプリングクロックの位相が再生微分波形信号に対して遅れていくということであるので、サンプリングクロックの周波数が目的とする周波数よりも小さいということになる。
【０１１９】
図８は、この実施形態３の再生クロック抽出装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図である。
【０１２０】
図８に示す特性においては、従来の再生クロック抽出装置および実施形態１の再生クロック抽出装置における再生クロック位相の半周期ずれ付近に見られるような誤った位相収束点(図１３参照)は見られない。
【０１２１】
そのうえ、誤差遷移が減少傾向にある場合には、誤差演算結果の値が負の値に全般的に片寄っている(原点oを中心とした点対称図形とはなっていない)ことから、例えば、±θ1の位相進み遅れが交互に発生しても、誤差演算結果は、−Δ1と−Δ2となっている。したがって、誤差累積回路１４が出力する誤差累積データは時間経過とともに次第に小さくなっていき、電圧制御発振回路１５が出力するサンプリングクロックの周波数は小さくなる。
【０１２２】
また、誤差遷移が増加傾向にある場合には、誤差演算結果の値が正の値に全般的に片寄っている(原点oを中心とした点対称図形とはなっていない)ことから、例えば、±θ2の位相進み遅れが交互に発生しても、誤差演算結果は、Δ3とΔ4となっている。したがって、誤差累積回路１４が出力する誤差累積データは時間経過とともに次第に大きくなっていき、電圧制御発振回路１５が出力するサンプリングクロックの周波数は大きくなる。
【０１２３】
つまり、この実施形態３では、再生クロックの周波数引き込み能力を同時にもつことになる。
【０１２４】
上記のように、この実施形態３では、実施形態２の場合に比べて、さらに回路規模が増加するが、Ａ／Ｄ変換のサンプリングはデータレートの２倍のレートのサンプリングクロックで行われ、誤差演算回路１３が、再生データ以外の歪みの少ないサンプルデータを用いてＡ／Ｄ変換のサンプリングタイミング誤差を演算するので、波形等化が行われていない、あるいは、等化残りがあるような状態でタイミング誤差演算を行っても、位相ジッタの少ない再生クロックを生成することができる。
【０１２５】
しかも、この実施形態３では、判別変更回路３７において、３値判別回路１２の出力する判別結果が連続して正値あるいは連続して負値となるときには、誤差遷移検出回路３８が出力する検出結果に基づいて、誤差遷移が増加傾向にあれば連続するうちの１回目の判別結果を零値に、誤差遷移が減少傾向にあれば連続するうちの２回目の判別結果を零値に変更して出力するので、本来のクロック位相収束点の他に誤った位相収束点が発生することがなくなる。
【０１２６】
さらに、この実施形態３では、再生クロックの位相ずれに対する誤差演算結果の特性は、図８に示したようになるため、再生クロックの位相引き込み能力とともに、周波数引き込み能力をもたせることができる。
【０１２７】
なお、以上の本発明の各実施形態１〜３の説明では、電圧制御発振回路１５において、生成するクロックの位相移動を周波数を瞬時的に変えることにより行っているが、例えば遅延器を用いて行うなどの他の方法によっても可能である。
【０１２８】
また、以上の本発明の実施形態１〜３の説明では、再生微分信号に等化残りがある場合について述べているが、Ａ／Ｄ変換回路１１が出力するディジタルデータに対して、ディジタル的に適応型等化処理を施しながら後段の処理を行うことも可能である。
【０１２９】
この場合、適応型等化処理のための遅延により、Ａ／Ｄ変換からクロック生成までの制御ループの遅延が大きくなり、従来の方法であればクロックの引き込み範囲が狭くなってしまうが、本発明の実施形態３ではクロックの周波数引き込み能力をもたせることができるので、クロックの引き込み範囲を広くすることができる。すなわち、等化残りが大きい状態においてディジタル的適応型等化処理とタイミング誤差演算を同時に行っても、両者とも速やかに収束し、適応型等化とサンプリングタイミングとが最適値となる。
【０１３０】
また、位相ジッタの影響を無視して、本来のクロック位相収束点の他に誤った位相収束点が発生するのを防止し、また、再生クロックの周波数の引き込み能力を高める観点からは、Ａ／Ｄ変換のサンプリングはデータレートの２倍のレートのサンプリングクロックではなく、１倍のレートのサンプリングクロックであってもかわまない。
【０１３１】
【発明の効果】
以上のように、本発明によれば、次の効果を奏する。
【０１３６】
誤差演算手段が出力する誤差演算結果を累積する誤差累積手段と、誤差演算結果の一定期間での遷移が増加傾向にあるか減少傾向にあるかを検出する誤差遷移検出手段とを設け、判別変更手段において、３値判別手段が出力する判別結果が連続して正値あるいは連続して負値となるときには、誤差遷移検出手段が出力する誤差遷移検出結果に基づいて、遷移傾向が継続するように、一方の判別結果を零値に変更して出力する。
【０１３７】
そのため、本来のクロック位相収束点の他に誤った位相収束点が発生することがなくなるうえ、クロックの位相引き込み能力とともに、周波数引き込み能力をもたせることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る再生クロック抽出装置の構成を示すブロック図
【図２】図１の再生クロック抽出装置における等化残りがある再生微分波形信号とサンプリングクロックおよび再生クロックの関係を示すタイミングチャート
【図３】本発明の実施形態２に係る再生クロック抽出装置の構成を示すブロック図
【図４】図３の再生クロック抽出装置における再生微分波形信号とサンプリングクロックおよび再生クロックの関係を示すタイミングチャート
【図５】図３の再生クロック抽出装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図
【図６】本発明の実施形態３に係る再生クロック抽出装置の構成を示すブロック図
【図７】図６の再生クロック抽出装置における再生微分波形信号とサンプリングクロックおよび再生クロックの関係を示すタイミングチャート
【図８】図６の再生クロック抽出装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図
【図９】従来の再生クロック抽出装置の構成を示すブロック図
【図１０】図９の再生クロック抽出装置における再生微分波形信号と再生クロックおよびサンプリングクロックの関係を示すタイミングチャート
【図１１】図９の再生クロック抽出装置における等化残りがある再生微分波形信号と再生クロックおよびサンプリングクロックの関係を示すタイミングチャート
【図１２】図９に示す再生クロック抽出装置における再生微分波形信号と再生クロックおよびサンプリングクロックの関係を示すタイミングチャート
【図１３】図９に示す再生クロック抽出装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図
【符号の説明】
１１ Ａ／Ｄ変換回路
１２ ３値判別回路
１３ 誤差演算回路
１４ 誤差累積回路
１５ 電圧制御発振回路
１６ 分周回路
２７ 判別変更回路
２８ 再生データ比較回路
３８ 誤差遷移検出回路
【発明の属する技術分野】
本発明は、記録媒体から再生された微分波形信号より再生クロックを抽出するのに好適な再生クロック抽出装置に関する。
【０００２】
【従来の技術】
磁気テープ等からディジタルデータを再生するにあたり、再生された微分波形信号より再生クロックを抽出するのに再生クロック抽出装置が必要となる。
【０００３】
従来、この種の再生クロック抽出装置として、たとえば、電子情報通信学会論文誌(Ｖol.Ｊ７５−Ｃ−２／Ｎｏ.１１)での招待論文「磁気ディスク用信号処理技術の最近の展開」第６１８頁に記載されている構成のものがある。
【０００４】
図９にこの従来の再生クロック抽出装置の構成を示す。
【０００５】
図９において、Ａ／Ｄ変換回路１１は、入力した再生微分波形信号をデータレートの再生クロック(サンプリングクロック)にてサンプリングしてディジタルデータとして出力する。このデジタルデータは、タイミング調整用のＤフリップフロップ４０１に入力されてラッチされ、再生データとして出力される。
【０００６】
３値判別回路１２は、入力したディジタルデータの３値判別を行ってその判別結果を出力する。すなわち、入力されるデジタルデータが正値スレッシュレベル(図１０中の正th)よりも大きければ"１"と判別し、負値スレッシュレベル(図１０中の負th)よりも小さければ"−１"と判別し、それ以外であれば"０"と判別する。
【０００７】
電圧制御発振回路１５は、入力する誤差演算結果および誤差累積データに基づいて周波数調整を行って生成した再生クロックを出力する。すなわち、生成される再生クロックの周波数は、入力した誤差演算結果が正の値であれば瞬時的に大きく、負の値であれば瞬時的に小さくなる。また、入力した誤差累積データの値が大きければ周波数は大きく、値が小さければ周波数は小さくなる。そして、この再生クロックは、Ａ／Ｄ変換回路１１、および各Ｄフリップフロップ４０１，４３１，４３２に与えられる。
【０００８】
誤差演算回路４３は、タイミング調整用の２つのＤフリップフロップ４３１，４３２と、減算器４３３と、乗算器４３４とからなり、Ｄフリップフロップ４３１，４３２によって現在のデジタルデータを再生クロックの２クロック分遅延し、次の減算器４３３で現在のデジタルデータから２クロック前のデジタルデータを減算し、さらに、次の乗算器４３４でその減算結果に３値判別回路１２による判別結果を乗算したものをサンプリングタイミングの誤差分を示す誤差演算結果として出力する。
【０００９】
なお、３値判別回路１２への入力データは、Ｄフリップフロップ４０１で再生クロックの１クロック分が、誤差演算回路４３の減算器４３３の(＋)端子への入力データは２つのＤフリップフロップ４３１，４３２で再生クロックの２クロック分がそれぞれ遅延されるため、３値判別回路１２からは、減算器４３３の(−)端子へ入力されるデータよりも再生クロックで１クロック分前のデータについて判別した結果が乗算器４３４に加わるようになっている。
【００１０】
誤差累積回路１４は、誤差演算回路４３の出力を入力し、その誤差演算結果を累積加算したものを誤差累積データとして出力する。
【００１１】
図１０は、図９に示した従来装置における再生微分波形信号と再生クロック(サンプリングクロック)との関係を示すタイミングチャートである。
【００１２】
図１０において、点a〜点hはＡ／Ｄ変換回路１１での再生クロック(サンプリングクロック)によるサンプリングタイミングであり、ここでは、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｈ"で表している。
【００１３】
図９の従来装置において、再生微分波形信号は、再生クロックの立ち上がりごとにＡ／Ｄ変換回路１１でサンプリングされてＤフリップフロップ４０１でラッチされるので、再生データは、"Ａ"〜"Ｇ"となる。
【００１４】
図１０(ア)は、再生微分波形信号に対して再生クロックの位相が合っている場合である。この場合において、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｃ"に対する判別結果が"１"、"Ｆ"に対する判別結果が"−１"となるときであり、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"(＝{Ｂ−Ｄ}×{１})および"Ｇ−Ｅ"(＝{Ｅ−Ｇ}×{−１})の各値となる。
【００１５】
ここで、図１０(ア)の位相では、"Ｂ−Ｄ"および"Ｇ−Ｅ"の各値は共にほとんど零となるので、電圧制御発振回路１５において生成する再生クロックの周波数は保持され、位相も再生微分波形信号に対して合ったままとなる。
【００１６】
図１０(イ)は、再生微分波形信号に対する再生クロックの位相が進んでいる場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｃ"に対する判別結果が"１"、"Ｆ"に対する判別結果が"−１"となるときであり、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"(＝{Ｂ−Ｄ}×{１})および"Ｇ−Ｅ"(＝{Ｅ−Ｇ}×{−１})の各値となる。
【００１７】
ここで、図１０(イ)の位相では、"Ｂ−Ｄ"と"Ｇ−Ｅ"の各値は共に負となるので、電圧制御発振回路１５で生成される再生クロックの周波数は瞬時的に小さくなり、その位相は再生微分波形信号に対して遅れる方向、つまり位相が合う方向に移動する。
【００１８】
図１０(ウ)は、再生微分波形信号に対する再生クロックの位相が遅れている場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｃ"に対する判別結果が"１"、"Ｆ"に対する判別結果が"−１"となるときであり、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"(＝{Ｂ−Ｄ}×{１})および"Ｇ−Ｅ"(＝{Ｅ−Ｇ}×{−１})の各値となる。
【００１９】
ここで、図１０(ウ)の位相では、"Ｂ−Ｄ"と"Ｇ−Ｅ"の各値は共に正となるので、電圧制御発振回路１５で生成される再生クロックの周波数は瞬時的に大きくなり、その位相は再生微分波形信号に対して進む方向、つまり位相が合う方向に移動する。
【００２０】
このように、図９に示した従来の上記構成の再生クロック抽出装置は、微分波形信号に対して再生クロックの位相が合うように自動的に制御されて、できるだけ正確な信号再生を行えるようにしている。
【００２１】
【発明が解決しようとする課題】
しかしながら、図９に示した構成の従来のものでは、次の問題がある。
【００２２】
(１) 磁気テープ等の特性によっては、再生微分波形信号について、波形等化が行われていない、あるいは、等化残りがあるような状態では、生成される再生クロックの位相が再生微分波形信号の位相から余分にずれるという現象(以下、これを位相ジッタという)が発生してしまう。このため、正確な信号再生を行えなくなる場合がある。
【００２３】
(２) また、３値判別回路１２において判別余裕(マージン)を持たせるために、正値スレッシュレベル(正th)を小さめに、負値スレッシュレベル(負th)を大きめに設定しておく必要があるが、その結果として、再生クロックの位相が再生微分波形信号の位相に合うように最終的に収束される状態(以下、これを位相収束点という)が、本来の位相収束点の他に、再生クロックの位相が半周期分ずれた場合にも誤った位相収束点が存在することになってしまう。このため、正確な信号再生を行えなくなる場合がある。
【００２４】
(３) さらに、電圧制御発振回路１５から出力される再生クロックの周波数は、誤差演算回路４３の出力によって瞬時的に変化されるため、再生クロックの再生微分波形信号に対する位相ずれを解消する性能(以下、これを位相引き込み能力という)はあるものの、誤差演算回路４３の出力を累積した値が変化しないとき(たとえば、誤差演算回路４３の誤差演算結果の絶対値が同じで、正負が交互に出力されるような場合)には、誤差累積回路１４の出力が変化しないため、再生クロックが目的とする所期の周波数からずれている場合でも、これを解消する性能(以下、これを周波数引き込み能力という)がない。このため、正確な信号再生を行えなくなる場合がある。
【００２５】
次に、上記(１)の問題点に関して、生成される再生クロックに位相ジッタが発生する理由について、以下にさらに詳述する。
【００２６】
磁気テープ等からの再生微分波形信号は、理想的にはきれいな微分特性であり、図９のＡ／Ｄ変換回路１１における再生微分波形信号に対する再生クロックの位相が合っているときには、図１０(ア)に示したように、点bおよび点dにおけるサンプリング値"Ｂ"，"Ｄ"はほぼ零となるのであるが、実際の再生微分波形信号は、記録媒体自体および磁気再生系の特性により周波数特性が劣化しており、理想的な微分特性を得るためには波形等化を行う必要がある。
【００２７】
波形等化が行われていない、あるいは、等化残りがあるような場合には、再生微分波形信号はゼロクロス付近で大きく歪んだ微分特性となる。
【００２８】
図１１は、図９の従来装置における等化残りがある再生微分波形信号と再生クロックとの関係を示すタイミングチャートである。
【００２９】
図１１において、点a〜点hはＡ／Ｄ変換回路１１での再生クロック(サンプリングクロック)のサンプリングタイミングであり、ここでは、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｈ"で表している。
【００３０】
図１１は、再生微分波形信号に対して再生クロックの位相が合っているにもかかわらず、等化残りがある再生微分波形信号では、ゼロクロス付近(点dおよび点g付近)の波形が大きく歪んでいることにより、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"および"Ｇ−Ｅ"の各値は共に正となり、その結果、電圧制御発振回路１５において生成する再生クロックの周波数は瞬時的に大きくなり、位相は再生微分波形信号に対して進んでしまう。
【００３１】
つまり、波形等化が行われていない、あるいは、等化残りがあるような状態で誤差演算を行うと、生成される再生クロックに位相ジッタが発生する。
【００３２】
次に、上記(２)の問題点に関して、誤った位相収束点が存在することになってしまう理由について、以下にさらに詳述する。
【００３３】
図１２は、図９の従来装置における再生微分波形信号と再生クロック(サンプリングクロック)との関係を示すタイミングチャートである。
【００３４】
図１２において、点a〜点hはＡ／Ｄ変換回路１１での再生クロック(サンプリングクロック)のサンプリングタイミングであり、ここでは、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｈ"で表している。
【００３５】
図１２(ア)は、再生微分波形信号に対する再生クロックの位相が１７０度程度進んでいる場合である。この場合において、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｃ"および"Ｄ"に対する判別結果が共に"１"、"Ｆ"および"Ｇ"に対する判別結果が共に"−１"となるときであり、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"、"Ｃ−Ｅ"、"Ｇ−Ｅ"、"Ｈ−Ｆ"の各値となる。
【００３６】
ここで、図１２(ア)に示す場合、電圧制御発振回路１５には、誤差演算回路４３からの誤差演算結果として、"Ｂ−Ｄ"(負)が、次に"Ｃ−Ｅ"(正)が到来する。さらに、"Ｇ−Ｅ"(負)が、次に"Ｈ−Ｆ"(正)が到来する。"Ｂ−Ｄ"と"Ｃ−Ｅ""、Ｇ−Ｅ"と"Ｈ−Ｆ"は、それぞれ互いに大部分を打ち消し合うものの、互いに完全に相殺するまでにはいたらず、全体としてはわずかに正の傾向となる({Ｃ−Ｅ}＋{Ｂ−Ｄ}＞０、{Ｈ−Ｆ}＋{Ｇ−Ｅ}＞０)ので、電圧制御発振回路１５において生成する再生クロックの周波数は瞬時的に大きくなり、再生クロックの位相は再生微分波形信号に対して進む方向に移動する。そして、最終的には位相が０度でなく丁度半周期(１８０度)進んだところで位相が収束してしまう。そして、このときには、誤った再生信号が出力されることになる。
【００３７】
図１２(イ)は、再生微分波形信号に対する再生クロックの位相が１９０度程度進んでいる(つまり１７０度程度遅れている)場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｃ"および"Ｄ"に対する判別結果が"１"、"Ｆ"および"Ｇ"に対する判別結果が"−１"となるときであり、誤差演算回路４３が出力する誤差演算結果は、"Ｂ−Ｄ"、"Ｃ−Ｅ"、"Ｇ−Ｅ"、"Ｈ−Ｆ"の各値となる。
【００３８】
ここで、図１２(イ)の場合、電圧制御発振回路１５には、誤差演算回路４３からの誤差演算結果として、"Ｂ−Ｄ"(負)が、次に"Ｃ−Ｅ"(正)が到来する。また、"Ｇ−Ｅ"(負)が、次に"Ｈ−Ｆ"(正)が到来する。"Ｂ−Ｄ"と"Ｃ−Ｅ""、Ｇ−Ｅ"と"Ｈ−Ｆ"は、それぞれ互いに大部分を打ち消し合うものの、互いに完全に相殺するまでにはいたらず、全体としてはわずかに負の傾向となる({Ｃ−Ｅ}＋{Ｂ−Ｄ}＜０、{Ｈ−Ｆ}＋{Ｇ−Ｅ}＜０)ので、電圧制御発振回路１５において生成する再生クロックの周波数は瞬時的に小さくなり、再生クロックの位相は再生微分波形信号に対して遅れる方向に移動する。そして、最終的には位相が０度でなく丁度半周期(１８０度)遅れたところで収束してしまう。そして、このときには、誤った再生信号が出力されることになる。
【００３９】
図１３は、図９の従来装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図である。
【００４０】
再生クロックの位相が再生微分波形信号に対して０度のときが本来の位相収束点である。ところが、図１２に示したように、再生クロックの位相が半周期(±１８０度)近くずれたときには、２クロック分連続して"１"あるいは"−１"の判別結果が得られる事態が生じる(微分波形では、このような事態は正しい位相でサンプリングされている限りは生じない)。
【００４１】
換言すれば、図１３に示しているように、本来、０度(あるいは±３６０度)となるべき位相収束点の他に、再生クロックの位相が半周期(±１８０度)ずれた点にも誤った位相収束点が存在することになってしまう。このため、忠実に信号を再生することができなくなる。
【００４２】
さらに、上記(３)の問題点に関して、図９に示す従来の装置は、電圧制御発振回路１５から出力される再生クロックの周波数が、誤差演算回路４３の出力によって瞬時的に変化されるため、再生クロックの位相引き込み能力がある。
【００４３】
しかし、誤差演算回路４３の誤差演算結果の絶対値が同じで、正負が交互に出力されるような場合、例えば、図１３の±θ0の位相進み遅れが交互に発生して誤差演算結果として±Δ0が交互に出力されるような場合には、誤差累積回路１４で誤差演算回路４３の出力±Δ0を累積しても、全体の値は時間経過に伴う変化が起こらないので(図１３を見て分かるように、このグラフは原点oを中心として点対称図形となっている)、電圧制御発振回路１５から出力される再生クロックの周波数が本来の所期の値からずれていても、これを修正することができず、再生クロックの周波数引き込み能力に欠ける。
【００４４】
このように従来の装置では、再生クロックの周波数引き込み能力がないために、例えば、Ａ／Ｄ変換回路１１が出力するディジタルデータに対して、ディジタル的に適応型等化処理を施しながら後段の処理を行うような系を考えた場合、適応型等化処理のための遅延により、Ａ／Ｄ変換からクロック生成までの制御ループの遅延が大きくなり、再生クロックの位相および周波数の引き込み可能な範囲が狭くなってしまうことになる。
【００４５】
本発明は、上記従来の(１)〜(３)の各問題点を解決するもので、波形等化が行われていない、あるいは、等化残りがあるような状態でタイミング誤差演算を行っても、位相ジッタの少ない再生クロックを生成できる再生クロック抽出装置を提供することを第１の課題とし、本来のクロック位相収束点の他に誤った位相収束点が発生することがない再生クロック抽出装置を提供することを第２の課題とし、さらに、再生クロックの位相引き込み能力とともに、周波数引き込み能力をもつ再生クロック抽出装置を提供することを第３の課題とする。
【００５０】
【課題を解決するための手段】
本発明の再生クロック抽出装置は、記録媒体から再生された信号をデータレートの２倍のレートのサンプリングクロックで量子化する量子化手段と、前記量子化手段が出力するサンプルデータのうち１サンプリングクロックおきのサンプルデータを再生データとして正値か零値か負値かの３値判別を行う３値判別手段と、前記３値判別手段が出力する判別結果を判別対象である再生データの直前と直後のサンプルデータの差に乗算することにより前記量子化手段でのサンプリングタイミング誤差を演算する誤差演算手段と、前記量子化手段に供給するサンプリングクロックの生成に際して、前記誤差演算手段が出力する誤差演算結果に基づいて位相を調整するサンプリングクロック生成手段と、前記サンプリングクロックを２分周することにより再生クロックを生成する再生クロック生成手段と、を備えた再生クロック抽出装置であって、前記誤差演算手段が出力する誤差演算結果を累積する誤差累積手段と、前記誤差演算結果の一定期間での遷移が増加傾向にあるか減少傾向にあるかを検出する誤差遷移検出手段と、前記３値判別手段が出力する判別結果が連続して正値あるいは連続して負値となるときには、前記誤差遷移検出手段が出力する誤差遷移検出結果に基づいて、誤差が増加傾向に遷移するときには連続するうちの１回目の判別結果を強制的に零値に、誤差が減少傾向に遷移するときには連続するうちの２回目の判別結果を強制的に零値にそれぞれ変更して前記誤差演算手段に出力する判別変更手段と、を設け、前記サンプリングクロック生成手段を、前記量子化手段に供給するサンプリングクロックの生成に際して、前記誤差演算手段が出力する誤差演算結果に基づいて主として位相を調整し、前記誤差累積手段が出力する誤差累積結果に基づいて主として周波数を調整するよう構成したことを特徴とする。
【００５１】
これにより、本来のクロック位相収束点の他に誤った位相収束点が発生することがなくなるうえ、クロックの位相引き込み能力とともに周波数引き込み能力をもたせることができる。
【００５６】
【発明の実施の形態】
本発明の再生クロック抽出装置は、記録媒体から再生された信号をデータレートの２倍のレートのサンプリングクロックで量子化する量子化手段と、前記量子化手段が出力するサンプルデータのうち１サンプリングクロックおきのサンプルデータを再生データとして正値か零値か負値かの３値判別を行う３値判別手段と、前記３値判別手段が出力する判別結果を判別対象である再生データの直前と直後のサンプルデータの差に乗算することにより前記量子化手段でのサンプリングタイミング誤差を演算する誤差演算手段と、前記量子化手段に供給するサンプリングクロックの生成に際して、前記誤差演算手段が出力する誤差演算結果に基づいて位相を調整するサンプリングクロック生成手段と、前記サンプリングクロックを２分周することにより再生クロックを生成する再生クロック生成手段と、を備えた再生クロック抽出装置であって、前記誤差演算手段が出力する誤差演算結果を累積する誤差累積手段と、前記誤差演算結果の一定期間での遷移が増加傾向にあるか減少傾向にあるかを検出する誤差遷移検出手段と、前記３値判別手段が出力する判別結果が連続して正値あるいは連続して負値となるときには、前記誤差遷移検出手段が出力する誤差遷移検出結果に基づいて、誤差が増加傾向に遷移するときには連続するうちの１回目の判別結果を強制的に零値に、誤差が減少傾向に遷移するときには連続するうちの２回目の判別結果を強制的に零値にそれぞれ変更して前記誤差演算手段に出力する判別変更手段と、を設け、前記サンプリングクロック生成手段を、前記量子化手段に供給するサンプリングクロックの生成に際して、前記誤差演算手段が出力する誤差演算結果に基づいて主として位相を調整し、前記誤差累積手段が出力する誤差累積結果に基づいて主として周波数を調整するよう構成する。
【００５７】
これらの構成によると、判別変更手段において、判別結果が連続して正値あるいは連続して負値となるときには、誤差遷移検出手段が出力する誤差遷移検出結果に基づいて、遷移傾向が継続するように、一方の判別結果を零値に変更して出力する。
【００５８】
(実施形態１)
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
【００５９】
図１は、この実施形態１の再生クロック抽出装置の構成を示すブロック図である。
【００６０】
図１において、量子化手段としてのＡ／Ｄ変換回路１１は、入力した再生微分波形信号をデータレートの２倍のレートのサンプリングクロックにてサンプリングしてディジタルデータとして出力する。このデジタルデータは、Ｄフリップフロップ１０１に入力されて再生データとして出力される。
【００６１】
３値判別回路１２は、入力したディジタルデータの３値判別を行ってその判別結果を出力する。すなわち、入力されるデジタルデータが正値スレッシュレベル(図中の正th)よりも大きければ"１"と判別し、負値スレッシュレベル(図中の負th)よりも小さければ"−１"と判別し、それ以外であれば"０"と判別する
サンプリングクロック生成手段としての電圧制御発振回路１５は、入力する誤差演算結果および誤差累積データに基づいて周波数調整を行って生成したサンプリングクロックを出力する。すなわち、生成されるサンプリングクロックの周波数は、入力した誤差演算結果が正の値であれば瞬時的に大きく、負の値であれば瞬時的に小さくなる。また、入力した誤差累積データの値が大きければ周波数は大きく、また、その値が小さければ周波数は小さくなる。そして、このサンプリングクロックは、Ａ／Ｄ変換回路１１、Ｄフリップフロップ１０１、および分周回路１６にそれぞれ与えられる。
【００６２】
再生クロック生成手段としての分周回路１６は、サンプリングクロックを２分周することにより再生クロックを生成して出力する。そして、この再生クロックは、各Ｄフリップフロップ１０２，１０３，１３１にそれぞれ与えられる。
【００６３】
誤差演算回路１３は、１つのＤフリップフロップ１３１と、減算器１３３と、乗算器１３４とからなり、Ｄフリップフロップ１３１によってデジタルデータを１クロック分遅延し、次の減算器１３３でそのデジタルデータから１クロック前のデジタルデータを減算し、さらに、次の乗算器１３４でその減算結果に３値判別回路１２により判別結果を乗算したものをサンプリングタイミングの誤差分を示す誤差演算結果として出力する。
【００６４】
なお、３値判別回路１２への入力データは、２つのＤフリップフロップ１０１，１０２でサンプリングクロックの３クロック分が、誤差演算回路１３の減算器１３３の(＋)端子への入力データは２つのＤフリップフロップ１０３，１３１でサンプリングクロックの４クロック分がそれぞれ遅延されるため、３値判別回路１２からは、減算器１３３の(−)端子へ入力されるデータよりもサンプリングクロックで１クロック分前のデータについて判別した結果が乗算器１３４に加わるようになっている。
【００６５】
誤差累積回路１４は、誤差演算回路１３の出力を入力し、その誤差演算結果を累積加算したものを誤差累積データとして出力する。
【００６６】
図２は、この実施形態１の再生クロック抽出装置における等化残りがある再生微分波形信号とサンプリングクロックと再生クロックとの関係を示すタイミングチャートである。
【００６７】
図２において、点a〜点oはＡ／Ｄ変換回路１１でのサンプリングタイミングであり、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｏ"で表している。
【００６８】
この実施形態１の装置において、再生微分波形信号は、サンプリングクロックの立ち上がりごとにＡ／Ｄ変換回路１１でサンプリングされて次段のＤフリップフロップ１０１でラッチされるが、さらに、次のＤフリップフロップ１０２は、分周回路１６から出力される再生クロックごとに前段のＤフリップフロップ１０１の出力をラッチするので、再生データは、"Ａ"，"Ｃ"，"Ｅ"，"Ｇ"，"Ｉ"，"Ｋ"，"Ｍ"，"Ｏ"となる。なお、"Ｄ"，"Ｆ”，"Ｊ"，"Ｌ"は再生データにはならない。
【００６９】
図２(ア)は、再生微分波形信号に対して再生クロックの位相が合っている場合である。この場合において、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"に対する判別結果が"１"、"Ｋ"に対する判別結果が"−１"となるときであり、誤差演算回路１３が出力する誤差演算結果は、"Ｄ−Ｆ"および"Ｌ−Ｊ"の各値となる。
【００７０】
ここで、再生微分波形信号に等化残りがあっても、ゼロクロス付近以外は歪みも少なく、図２(ア)の位相では、"Ｄ−Ｆ"と"Ｌ−Ｊ"とは共にほとんど零となるので、電圧制御発振回路１５において生成するサンプリングクロックの周波数は保持され、再生クロックの位相は再生微分波形信号に対して合ったままとなる。図２(イ)は、再生微分波形信号に対する再生クロックの位相が進んでいる場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"に対する判別結果が"１"、"Ｋ"に対する判別結果が"−１"となるときであり、誤差演算回路１３が出力する誤差演算結果は"Ｄ−Ｆ"と"Ｌ−Ｊ"となる。
【００７１】
ここで、図２(イ)の位相では、"Ｄ−Ｆ"および"Ｌ−Ｊ"の各値が共に負となるので、電圧制御発振回路１５において生成するサンプリングクロックの周波数は瞬時的に小さくなり、これに伴い、再生クロックの位相は再生微分波形信号に対して遅れる方向、つまり位相が合う方向に移動する。
【００７２】
図２(ウ)は、再生微分波形信号に対する再生クロックの位相が遅れている場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"に対する判別結果が"１"、"Ｋ"に対する判別結果が"−１"となるときであり、誤差演算回路１３が出力する誤差演算結果は"Ｄ−Ｆ"と"Ｌ−Ｊ"となる。
【００７３】
ここで、図２(ウ)の位相では、"Ｄ−Ｆ"および"Ｌ−Ｊ"の各値は共に正となるので、電圧制御発振回路１５において生成されるサンプリングクロックの周波数は瞬時的に大きくなり、これに伴い、再生クロックの位相は再生微分波形信号に対して進む方向、つまり位相が合う方向に移動する。
【００７４】
上記のように、この実施形態１では、Ａ／Ｄ変換のサンプリングはデータレートの２倍のレートのサンプリングクロックで行われ、誤差演算回路１３が、再生データ以外の歪みの少ないサンプルデータを用いてＡ／Ｄ変換のサンプリングタイミング誤差を演算するので、波形等化が行われていない、あるいは、等化残りがあるような状態でタイミング誤差演算を行っても、位相ジッタの少ない再生クロックを生成することができる。
【００７５】
ただし、この実施形態１の構成の場合には、【発明が解決しようとする課題】の項で指摘した(２)，(３)の問題点、すなわち、本来不要な位相収束点が発生するのを解消し、また、周波数の引き込み能力を高めるまでには至らない。
【００７６】
(実施形態２)
以下、本発明の実施形態２について、図面を参照しながら説明する。
【００７７】
図３は、この実施形態２の再生クロック抽出装置の構成を示すブロック図である。
【００７８】
図３において、Ａ／Ｄ変換回路１１、３値判別回路１２、誤差演算回路１３、誤差累積回路１４、電圧制御発振回路１５および分周回路１６は、図１に示した実施形態１と同様の構成であるから、ここでは詳しい説明は省略する。
【００７９】
この実施形態２において、図１に示した実施形態１の構成と異なるところは、再生データ比較回路２８、判別変更回路２７、およびＤフリップフロップ２０４が追加されていることである。
【００８０】
再生データ比較回路２８は、Ｄフリップフロップ２８１と比較器２８２とからなり、再生クロックの１クロック前後の再生データの振幅値の大きさを比較して比較結果を出力する。
【００８１】
判別変更回路２７は、３値判別回路１２が出力する判別結果が連続して正値あるいは連続して負値となるときには、再生データ比較回路２８が出力する比較結果に基づいて、振幅値の小さいほうの再生データに対する判別結果を強制的に零の値に変更して出力する。
【００８２】
再生クロックは、各Ｄフリップフロップ１０２，１０３，１３１にそれぞれ与えられるとともに、さらに、判別変更回路２７とＤフリップフロップ２０４、および再生データ比較回路２８のＤフリップフロップ２８１にもそれぞれ与えられる。
【００８３】
なお、３値判別回路１２への入力データは、２つのＤフリップフロップ１０１，１０２でサンプリングクロックの３クロック分、さらに、判別変更回路２７の判別変更処理のためにサンプリングクロックの２クロック分の計５クロック分が遅延される一方、誤差演算回路１３の減算器１３３の(＋)端子への入力データは３つのＤフリップフロップ１０３，２０４，１３１でサンプリングクロックの６クロック分が遅延されるため、３値判別回路１２からは、減算器１３３の(−)端子へ入力されるデータよりもサンプリングクロックで１クロック分前のデータについて判別した結果が乗算器１３４に加わるようになっている。
【００８４】
図４は、この実施形態２の再生クロック抽出装置における再生微分波形信号とサンプリングクロックと再生クロックとの関係を示すタイミングチャートである。
【００８５】
図４において、点a〜点oはＡ／Ｄ変換回路１１でのサンプリングタイミングであり、ここでは、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｏ"で表している。
【００８６】
この実施形態２の装置において、再生微分波形信号は、サンプリングクロックの立ち上がりごとにＡ／Ｄ変換回路１１でサンプリングされて次段のＤフリップフロップ１０１でラッチされるが、さらに、次のＤフリップフロップ１０２は、分周回路１６から出力される再生クロックごとに前段のＤフリップフロップ１０１の出力をラッチするので、再生データは、"Ａ"，"Ｃ"，"Ｅ"，"Ｇ"，"Ｉ"，"Ｋ"，"Ｍ"，"Ｏ"となる。なお、"Ｆ"，"Ｌ”，"Ｄ"，"Ｆ"，"Ｈ"，"Ｊ"，"Ｌ"，"Ｎ"は再生データにはならない。
【００８７】
図４(ア)は、再生微分波形信号に対する再生クロックの位相が１７０度程度進んでいる場合である。この場合において、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"および"Ｇ"に対する判別結果が"１"、"Ｋ"および"Ｍ"に対する判別結果が"−１"となるときである。
【００８８】
ここで、"Ｅ"と"Ｇ"は連続して"１"となっているので、再生データ比較回路２８は、｜Ｅ｜＞｜Ｇ｜の比較結果を判別変更回路２７に出力するため、判別変更回路２７によって振幅値の小さい"Ｇ"に対する判別結果が"０"に強制的に変更される。また、"Ｋ"と"Ｍ"は連続して"−１"となっているので、再生データ比較回路２８は、｜Ｋ｜＞｜Ｍ｜の比較結果を判別変更回路２７に出力するため、判別変更回路２７によって振幅値の小さい"Ｍ"に対する判別結果が"０"に強制的に変更される。
【００８９】
したがって、誤差演算回路１３が出力する誤差演算結果は、"Ｄ−Ｆ"と"Ｌ−Ｊ"で、共に負の値となるので、電圧制御発振回路１５において生成されるサンプリングクロックの周波数は瞬時的に小さくなり、これに伴い、再生クロックの位相は再生微分波形信号に対して遅れる方向、つまり位相が合う方向に移動する。
【００９０】
図４(イ)は、再生微分波形信号に対する再生クロックの位相が１９０度程度進んでいる(つまり１７０度程度遅れている)場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"および"Ｇ"に対する判別結果が"１"、"Ｋ"および"Ｍ"に対する判別結果が"−１"となるときである。
【００９１】
ここで、"Ｅ"と"Ｇ"は連続して"１"となっているので、再生データ比較回路２８は、｜Ｅ｜＜｜Ｇ｜の比較結果を判別変更回路２７に出力するため、判別変更回路２７によって振幅値の小さい"Ｅ"に対する判別結果が"０"に強制的に変更される。また、"Ｋ"と"Ｍ"は連続して"−１"となっているので、再生データ比較回路２８は、｜Ｋ｜＜｜Ｍ｜の比較結果を判別変更回路２７に出力するため、判別変更回路２７によって振幅値の小さい"Ｋ"に対する判別結果が"０"に強制的に変更される。
【００９２】
したがって、誤差演算回路１３が出力する誤差演算結果は、"Ｆ−Ｈ"と"Ｎ−Ｌ"で、共に正の値となるので、電圧制御発振回路１５において生成するサンプリングクロックの周波数は瞬時的に大きくなり、これに伴い、再生クロックの位相は再生微分波形信号に対して進む方向、つまり位相が合う方向に移動する。
【００９３】
図５は、この実施形態２の再生クロック抽出装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図である。
【００９４】
従来の再生クロック抽出装置や実施形態１の再生クロック抽出装置の場合では、前述のように、再生クロック位相の半周期(±１８０度)ずれ付近に誤った位相収束点が発生するが(図１３参照)、この実施形態２の場合、再生クロックの位相が半周期(±１８０度)近くずれたために、３値判別回路１２で２クロック分に連続して"１"あるいは"−１"の２つの判別結果が得らたとしても、次の判別変更回路２７で２つの判別結果の一方が強制的に"０"にされるため、再生クロックの位相が半周期(±１８０度)ずれたところで誤って収束される事態には至らず、再生微分波形信号の位相に対して、再生クロックの位相は、本来の０度(あるいは±３６０度)の位相で収束するようになる。
【００９５】
このように、この実施形態２では、実施形態１の場合に比べてわずかに回路規模が増加するが、Ａ／Ｄ変換のサンプリングはデータレートの２倍のレートのサンプリングクロックで行われ、誤差演算回路１３が、再生データ以外の歪みの少ないサンプルデータを用いてＡ／Ｄ変換のサンプリングタイミング誤差を演算するので、波形等化が行われていない、あるいは、等化残りがあるような状態でタイミング誤差演算を行っても、位相ジッタの少ない再生クロックを生成することができる。
【００９６】
しかも、この実施形態２では、判別変更回路２７において、３値判別回路１２の出力する判別結果が連続して正値あるいは連続して負値となるときには、再生データ比較回路２８の出力する比較結果に基づいて、振幅値の小さいほうの再生データに対する判別結果を強制的に零値に変更して出力するので、再生クロックの位相ずれに対する誤差演算結果の特性は図５に示すようになり、本来のクロック位相収束点の他に誤った位相収束点が発生することがなくなる。
【００９７】
ただし、この実施形態２の構成の場合には、【発明が解決しようとする課題】の項で指摘した(３)の問題点、すなわち、周波数の引き込み能力を高めるまでには至らない。
【００９８】
また、位相ジッタの影響を無視して、本来のクロック位相収束点の他に誤った位相収束点が発生するのを防止する観点からは、Ａ／Ｄ変換のサンプリングはデータレートの２倍のレートのサンプリングクロックではなく、１倍のレートのサンプリングクロックであってもかわまない。
【００９９】
(実施形態３)
以下、本発明の実施形態３について、図面を参照しながら説明する。
【０１００】
図６は、この実施形態３の再生クロック抽出装置の構成を示すブロック図である。
【０１０１】
図６において、Ａ／Ｄ変換回路１１、３値判別回路１２、誤差演算回路１３、誤差累積回路１４、電圧制御発振回路１５および分周回路１６は、図１に示した実施形態１と同様の構成であるから、ここでは詳しい説明は省略する。
【０１０２】
この実施形態３において、図１に示した実施形態１の構成と異なるところは、誤差遷移検出回路３８、判別変更回路３７、およびＤフリップフロップ２０４が追加されていることである。
【０１０３】
誤差遷移検出回路３８は、誤差演算回路１３が出力する誤差演算結果が一定期間内において増加傾向に遷移のするか、あるいは減少傾向に遷移するのあるかを検出してその検出結果を出力する。
【０１０４】
判別変更回路３７は、３値判別回路１２が出力する判別結果が連続して正値あるいは連続して負値となるときには、誤差遷移検出回路３８が出力する検出結果に基づいて、誤差が増加傾向に遷移するときには連続するうちの１回目(最初)の判別結果を強制的に零値に、誤差が減少傾向に遷移するときには連続するうちの２回目の判別結果を強制的に零値にそれぞれ変更して出力する。
【０１０５】
再生クロックは、各Ｄフリップフロップ１０２，１０３，１３１にそれぞれ与えられるとともに、さらに、判別変更回路３７とＤフリップフロップ２０４にも与えられる。
【０１０６】
なお、３値判別回路１２への入力データは、２つのＤフリップフロップ１０１，１０２でサンプリングクロックの３クロック分、さらに、判別変更回路３７の判別変更処理のためにサンプリングクロックの２クロック分の計５クロック分が遅延される一方、誤差演算回路１３の減算器１３３の(＋)端子への入力データは３つのＤフリップフロップ１０３，２０４，１３１でサンプリングクロックの６クロック分が遅延されるため、３値判別回路１２からは、減算器１３３の(−)端子へ入力されるデータよりもサンプリングクロックで１クロック分前のデータについて判別した結果が乗算器１３４に加わるようになっている。
【０１０７】
図７は、この実施形態３の再生クロック抽出装置における再生微分波形信号とサンプリングクロックと再生クロックとの関係を示すタイミングチャートである。
【０１０８】
図７において、点a〜点oはＡ／Ｄ変換回路１１でのサンプリングタイミングであり、ここでは、サンプリングして得られたディジタルデータの値をそれぞれ符号"Ａ"〜"Ｏ"で表している。
【０１０９】
この実施形態３の装置において、再生微分波形信号は、サンプリングクロックの立ち上がりごとにＡ／Ｄ変換回路１１でサンプリングされて次段のＤフリップフロップ１０１でラッチされるが、さらに、次のＤフリップフロップ１０２は、分周回路１６から出力される再生クロックごとに前段のＤフリップフロップ１０１の出力をラッチするので、再生データは、"Ａ"，"Ｃ"，"Ｅ"，"Ｇ"，"Ｉ"，"Ｋ"，"Ｍ"，"Ｏ"となる。なお、"Ｆ"，"Ｌ，"Ｄ"，"Ｆ"，"Ｈ"，"Ｊ"，"Ｌ"，"Ｎ"は再生データにはならない。
【０１１０】
図７(ア)は、再生微分波形信号に対する再生クロックの位相が１７０度程度進んでいる場合である。この場合において、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"および"Ｇ"に対する判別結果が"１"、"Ｋ"および"Ｍ"に対する判別結果が"−１"となるときである。
【０１１１】
ここで、"Ｅ"と"Ｇ"は連続して"１"となっているので、判別変更回路３７によって、誤差が減少傾向に遷移する場合には２回目の"Ｇ"に対する判別結果が"０"に、誤差が増加傾向に遷移する場合には１回目の"Ｅ"に対する判別結果が"０"に強制的に変更される。図７に示す例において、誤差が減少傾向に遷移していたとすると、"Ｇ"が"０"に変更される。また、"Ｋ"と"Ｍ"は連続して"−１"となっているので、判別変更回路３７によって、誤差遷移が減少傾向にある場合には２回目の"Ｍ"に対する判別結果が"０"に、誤差遷移が増加傾向にある場合には１回目の"Ｋ"に対する判別結果が"０"に強制的に変更される。図７に示す例において、誤差が減少傾向に遷移していたとすると、"Ｍ"が"０"に変更される。
【０１１２】
したがって、誤差遷移が減少傾向にある場合には、誤差演算回路１３が出力する誤差演算結果は、"Ｄ−Ｆ"と"Ｌ−Ｊ"のみで、共に負の値となる。すなわち、(Ｄ−Ｆ)×(１)＝Ｄ−Ｆ、(Ｆ−Ｈ)×(０)＝０、(Ｊ−Ｌ)×(−１)＝Ｌ−Ｊ、(Ｌ−Ｎ)×(０)＝０である。また、誤差遷移が増加傾向にある場合には、誤差演算回路１３が出力する誤差演算結果は、"Ｆ−Ｈ"と"Ｎ−Ｌ"で、共に正の値となる。
【０１１３】
図７(イ)は、再生微分波形信号に対する再生クロックの位相が１９０度程度進んでいる(つまり１７０度程度遅れている)場合である。この場合においても、３値判別回路１２が出力する判別結果が"０"以外になるのは、"Ｅ"および"Ｇ"に対する判別結果が"１"、"Ｋ"および"Ｍ"に対する判別結果が"−１"となるときである。
【０１１４】
ここで、"Ｅ"と"Ｇ"は連続して"１"となっているので、判別変更回路３７によって、誤差遷移が減少傾向にある場合には"Ｇ"に対する判別結果が"０"に、誤差遷移が増加傾向にある場合には"Ｅ"に対する判別結果が"０"に強制的に変更される。
【０１１５】
また、"Ｋ"と"Ｍ"は連続して"−１"となっているので、判別変更回路３７によって、誤差遷移が減少傾向にある場合には"Ｍ"に対する判別結果が"０"に、誤差遷移が増加傾向にある場合には"Ｋ"に対する判別結果が"０"に強制的に変更される。
【０１１６】
したがって、誤差遷移が減少傾向にある場合には、誤差演算回路１３が出力する誤差演算結果は、"Ｄ−Ｆ"と"Ｌ−Ｊ"で、共に負の値となり、誤差遷移が増加傾向にある場合には、誤差演算回路１３が出力する誤差演算結果は、"Ｆ−Ｈ"と"Ｎ−Ｌ"で、共に正の値となる。
【０１１７】
ここで、誤差が減少傾向に遷移するということは、サンプリングクロックの位相が再生微分波形信号に対して進んでいくということであるので、サンプリングクロックの周波数が目的とする周波数よりも大きいということになる。
【０１１８】
また、誤差が増加傾向に遷移するということは、サンプリングクロックの位相が再生微分波形信号に対して遅れていくということであるので、サンプリングクロックの周波数が目的とする周波数よりも小さいということになる。
【０１１９】
図８は、この実施形態３の再生クロック抽出装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図である。
【０１２０】
図８に示す特性においては、従来の再生クロック抽出装置および実施形態１の再生クロック抽出装置における再生クロック位相の半周期ずれ付近に見られるような誤った位相収束点(図１３参照)は見られない。
【０１２１】
そのうえ、誤差遷移が減少傾向にある場合には、誤差演算結果の値が負の値に全般的に片寄っている(原点oを中心とした点対称図形とはなっていない)ことから、例えば、±θ1の位相進み遅れが交互に発生しても、誤差演算結果は、−Δ1と−Δ2となっている。したがって、誤差累積回路１４が出力する誤差累積データは時間経過とともに次第に小さくなっていき、電圧制御発振回路１５が出力するサンプリングクロックの周波数は小さくなる。
【０１２２】
また、誤差遷移が増加傾向にある場合には、誤差演算結果の値が正の値に全般的に片寄っている(原点oを中心とした点対称図形とはなっていない)ことから、例えば、±θ2の位相進み遅れが交互に発生しても、誤差演算結果は、Δ3とΔ4となっている。したがって、誤差累積回路１４が出力する誤差累積データは時間経過とともに次第に大きくなっていき、電圧制御発振回路１５が出力するサンプリングクロックの周波数は大きくなる。
【０１２３】
つまり、この実施形態３では、再生クロックの周波数引き込み能力を同時にもつことになる。
【０１２４】
上記のように、この実施形態３では、実施形態２の場合に比べて、さらに回路規模が増加するが、Ａ／Ｄ変換のサンプリングはデータレートの２倍のレートのサンプリングクロックで行われ、誤差演算回路１３が、再生データ以外の歪みの少ないサンプルデータを用いてＡ／Ｄ変換のサンプリングタイミング誤差を演算するので、波形等化が行われていない、あるいは、等化残りがあるような状態でタイミング誤差演算を行っても、位相ジッタの少ない再生クロックを生成することができる。
【０１２５】
しかも、この実施形態３では、判別変更回路３７において、３値判別回路１２の出力する判別結果が連続して正値あるいは連続して負値となるときには、誤差遷移検出回路３８が出力する検出結果に基づいて、誤差遷移が増加傾向にあれば連続するうちの１回目の判別結果を零値に、誤差遷移が減少傾向にあれば連続するうちの２回目の判別結果を零値に変更して出力するので、本来のクロック位相収束点の他に誤った位相収束点が発生することがなくなる。
【０１２６】
さらに、この実施形態３では、再生クロックの位相ずれに対する誤差演算結果の特性は、図８に示したようになるため、再生クロックの位相引き込み能力とともに、周波数引き込み能力をもたせることができる。
【０１２７】
なお、以上の本発明の各実施形態１〜３の説明では、電圧制御発振回路１５において、生成するクロックの位相移動を周波数を瞬時的に変えることにより行っているが、例えば遅延器を用いて行うなどの他の方法によっても可能である。
【０１２８】
また、以上の本発明の実施形態１〜３の説明では、再生微分信号に等化残りがある場合について述べているが、Ａ／Ｄ変換回路１１が出力するディジタルデータに対して、ディジタル的に適応型等化処理を施しながら後段の処理を行うことも可能である。
【０１２９】
この場合、適応型等化処理のための遅延により、Ａ／Ｄ変換からクロック生成までの制御ループの遅延が大きくなり、従来の方法であればクロックの引き込み範囲が狭くなってしまうが、本発明の実施形態３ではクロックの周波数引き込み能力をもたせることができるので、クロックの引き込み範囲を広くすることができる。すなわち、等化残りが大きい状態においてディジタル的適応型等化処理とタイミング誤差演算を同時に行っても、両者とも速やかに収束し、適応型等化とサンプリングタイミングとが最適値となる。
【０１３０】
また、位相ジッタの影響を無視して、本来のクロック位相収束点の他に誤った位相収束点が発生するのを防止し、また、再生クロックの周波数の引き込み能力を高める観点からは、Ａ／Ｄ変換のサンプリングはデータレートの２倍のレートのサンプリングクロックではなく、１倍のレートのサンプリングクロックであってもかわまない。
【０１３１】
【発明の効果】
以上のように、本発明によれば、次の効果を奏する。
【０１３６】
誤差演算手段が出力する誤差演算結果を累積する誤差累積手段と、誤差演算結果の一定期間での遷移が増加傾向にあるか減少傾向にあるかを検出する誤差遷移検出手段とを設け、判別変更手段において、３値判別手段が出力する判別結果が連続して正値あるいは連続して負値となるときには、誤差遷移検出手段が出力する誤差遷移検出結果に基づいて、遷移傾向が継続するように、一方の判別結果を零値に変更して出力する。
【０１３７】
そのため、本来のクロック位相収束点の他に誤った位相収束点が発生することがなくなるうえ、クロックの位相引き込み能力とともに、周波数引き込み能力をもたせることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る再生クロック抽出装置の構成を示すブロック図
【図２】図１の再生クロック抽出装置における等化残りがある再生微分波形信号とサンプリングクロックおよび再生クロックの関係を示すタイミングチャート
【図３】本発明の実施形態２に係る再生クロック抽出装置の構成を示すブロック図
【図４】図３の再生クロック抽出装置における再生微分波形信号とサンプリングクロックおよび再生クロックの関係を示すタイミングチャート
【図５】図３の再生クロック抽出装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図
【図６】本発明の実施形態３に係る再生クロック抽出装置の構成を示すブロック図
【図７】図６の再生クロック抽出装置における再生微分波形信号とサンプリングクロックおよび再生クロックの関係を示すタイミングチャート
【図８】図６の再生クロック抽出装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図
【図９】従来の再生クロック抽出装置の構成を示すブロック図
【図１０】図９の再生クロック抽出装置における再生微分波形信号と再生クロックおよびサンプリングクロックの関係を示すタイミングチャート
【図１１】図９の再生クロック抽出装置における等化残りがある再生微分波形信号と再生クロックおよびサンプリングクロックの関係を示すタイミングチャート
【図１２】図９に示す再生クロック抽出装置における再生微分波形信号と再生クロックおよびサンプリングクロックの関係を示すタイミングチャート
【図１３】図９に示す再生クロック抽出装置における再生クロックの位相ずれに対する誤差演算結果の関係を示す特性図
【符号の説明】
１１ Ａ／Ｄ変換回路
１２ ３値判別回路
１３ 誤差演算回路
１４ 誤差累積回路
１５ 電圧制御発振回路
１６ 分周回路
２７ 判別変更回路
２８ 再生データ比較回路
３８ 誤差遷移検出回路
Claims (3)
- 記録媒体から再生された信号をデータレートの２倍のレートのサンプリングクロックで量子化する量子化手段と、
前記量子化手段が出力するサンプルデータのうち１サンプリングクロックおきのサンプルデータを再生データとして正値か零値か負値かの３値判別を行う３値判別手段と、
前記３値判別手段が出力する判別結果を判別対象である再生データの直前と直後のサンプルデータの差に乗算することにより前記量子化手段でのサンプリングタイミング誤差を演算する誤差演算手段と、
前記量子化手段に供給するサンプリングクロックの生成に際して、前記誤差演算手段が出力する誤差演算結果に基づいて位相を調整するサンプリングクロック生成手段と、
前記サンプリングクロックを２分周することにより再生クロックを生成する再生クロック生成手段と、
を備えた再生クロック抽出装置であって、
前記誤差演算手段が出力する誤差演算結果を累積する誤差累積手段と、
前記誤差演算結果の一定期間での遷移が増加傾向にあるか減少傾向にあるかを検出する誤差遷移検出手段と、
前記３値判別手段が出力する判別結果が連続して正値あるいは連続して負値となるときには、前記誤差遷移検出手段が出力する誤差遷移検出結果に基づいて、誤差が増加傾向に遷移するときには連続するうちの１回目の判別結果を強制的に零値に、誤差が減少傾向に遷移するときには連続するうちの２回目の判別結果を強制的に零値にそれぞれ変更して前記誤差演算手段に出力する判別変更手段と、
を設け、前記サンプリングクロック生成手段を、前記量子化手段に供給するサンプリングクロックの生成に際して、前記誤差演算手段が出力する誤差演算結果に基づいて主として位相を調整し、前記誤差累積手段が出力する誤差累積結果に基づいて主として周波数を調整するよう構成した再生クロック抽出装置。 - 記録媒体から再生された信号が微分波形である請求項１に記載の再生クロック抽出装置。
- 前記量子化手段が出力するサンプルデータに対して、ディジタル的に適応型等化処理を施しながら後段の処理を行う請求項２記載の再生クロック抽出装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12950897A JP3707711B2 (ja) | 1997-05-20 | 1997-05-20 | 再生クロック抽出装置 |
| US09/080,385 US6134064A (en) | 1997-05-20 | 1998-05-18 | Playback clock extracting apparatus |
| CNB981092284A CN1145967C (zh) | 1997-05-20 | 1998-05-20 | 重放时钟提取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12950897A JP3707711B2 (ja) | 1997-05-20 | 1997-05-20 | 再生クロック抽出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10320932A JPH10320932A (ja) | 1998-12-04 |
| JP3707711B2 true JP3707711B2 (ja) | 2005-10-19 |
Family
ID=15011232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12950897A Expired - Fee Related JP3707711B2 (ja) | 1997-05-20 | 1997-05-20 | 再生クロック抽出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6134064A (ja) |
| JP (1) | JP3707711B2 (ja) |
| CN (1) | CN1145967C (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4555454B2 (ja) * | 2000-11-21 | 2010-09-29 | 富士通株式会社 | データ再生装置 |
| AU2002339626A1 (en) * | 2001-11-30 | 2003-06-10 | Koninklijke Philips Electronics N.V. | Bit-detection arrangement and apparatus for reproducing information |
| US7248194B2 (en) * | 2003-06-04 | 2007-07-24 | Koninklijke Philips Electronics N.V. | Bit-detection arrangement and apparatus for reproducing information |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002538A (en) * | 1994-03-18 | 1999-12-14 | Fujitsu, Ltd. | PRML regenerating apparatus having adjusted slice levels |
-
1997
- 1997-05-20 JP JP12950897A patent/JP3707711B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-18 US US09/080,385 patent/US6134064A/en not_active Expired - Fee Related
- 1998-05-20 CN CNB981092284A patent/CN1145967C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1145967C (zh) | 2004-04-14 |
| JPH10320932A (ja) | 1998-12-04 |
| US6134064A (en) | 2000-10-17 |
| CN1201984A (zh) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1045545B1 (en) | Clock recovery apparatus | |
| JPH09153262A (ja) | ディジタル情報信号再生回路及びディジタル情報装置 | |
| JPH10107623A (ja) | 変換装置および方法、並びに、ｐｌｌ演算装置および方法 | |
| JP3129156B2 (ja) | 位相検出方法およびその実施装置 | |
| US7193942B2 (en) | Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus | |
| JP2830803B2 (ja) | 位相検出器及びこれを用いた磁気ディスク装置 | |
| US20020027963A1 (en) | Information regenerating apparatus and information regenerating method | |
| US20020181360A1 (en) | Clock adjusting device for use with data reproducing apparatus, offset detecting device, and data reporducing apparatus | |
| KR100393198B1 (ko) | E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치 | |
| JP3707711B2 (ja) | 再生クロック抽出装置 | |
| JP2001168712A (ja) | クロック抽出回路 | |
| JP3109587B2 (ja) | オーバーサンプリング型クロックリカバリ回路 | |
| US20110095786A1 (en) | Phase comparator, pll circuit, information reproduction processing device, optical disk playback device and magnetic disk playback device | |
| JP2830776B2 (ja) | 高密度記録向けクロック抽出方式 | |
| JP2985957B1 (ja) | 位相比較器及びデジタル式位相同期回路 | |
| JP3492713B2 (ja) | タイミング再生装置 | |
| JP3906556B2 (ja) | 再生クロック抽出装置 | |
| JP2001155441A (ja) | Ｐｌｌ回路およびこれを用いた記録情報再生装置 | |
| JPH0896516A (ja) | クロック発生装置 | |
| JP2581765B2 (ja) | タイミング再生回路 | |
| US20050128907A1 (en) | PLL circuit and an optical disk apparatus thereof | |
| JPH10228730A (ja) | クロック生成回路 | |
| JPH09219067A (ja) | デジタル情報再生装置 | |
| JP3781163B2 (ja) | 再生装置 | |
| JPH09106626A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |