CN1145967C - 重放时钟提取装置 - Google Patents

Abstract

一种重放时钟提取装置，包括：量化装置；数字均衡装置；三元判定装置，用于进行三元判定，以便判定重放数据是正是零还是负；计算装置，用于通过将三元判定装置的判定结果乘以紧接重放数据之前和之后输出的PLL数据的连续两个之间的差，计算量化装置中的取样相位误差；取样时钟产生装置，该装置根据计算装置输出的取样相位误差，控制相位和振荡频率，以便产生取样时钟；以及重放时钟产生装置，以便产生用于检测重放数据的重放时钟。

Description

重放时钟提取装置

本发明涉及重放时钟提取装置，适用于从记录媒体重放的差分波形信号中提取与该信号同相的重放时钟。

在从磁带重放记录在磁带等上的数字数据的情况下，从重放的差分波形信号中提取重放时钟，并且与提取的重放时钟同步检测数字数据。重放信号在其跳变部分包含同步信息，即有关重放时钟的相位的信息。

图1表示常规的重放时钟提取装置的结构。在图1中，模拟均衡器10接收重放的差分波形信号，并将它通过波形均衡输出。模/数转换器11以重放时钟(取样时钟)的记录速率，对从模拟均衡器10输出的信号进行取样，并将该信号作为数字数据输出。用于时间调整的触发器101接收和锁存该信号，并将该信号作为重放数据输出。三元判定电路12对输出的重放数据进行三元判定，并输出判定的结果，这就是说，如果输入的重放数据大于图2中的正阈值，那么判定的结果是“1”。如果输入的重放数据小于图2中的负阈值，那么判定的结果是“-1”。在除此以外的另一种情况下，判定的结果是“0”。

电压控制振荡器14根据输入的相位误差输出调整频率，并输出产生的重放时钟。这就是说，如果输入的相位误差输出是一个正值和一个负值，那么产生的重放时钟的频率分别瞬间变高和瞬间变低。重放信号被送至模/数转换器11和触发器101、131和132。

用于计算相位误差的计算电路13由两个调整时间的触发器131和132、减法器133以及乘法器134构成。通过触发器131和132，当前的重放数据被延迟两个重放时钟。然后，在减法器133中从当前重放数据中减去超前当前重放数据两个重放时钟的重放数据。在乘法器134中，减得的结果与从三元判定电路12输出的判定结果相乘，乘得的结果作为表示取样相位误差的相位误差输出。

同时，由于通过触发器101从模/数转换器11的输出到三元判定电路12的输出延迟一个重放时钟，通过触发器131和132从模/数转换器11的输出到触发器132的输出延迟两个重放时钟，所以从三元判定电路12向乘法器134传送对数据判定的结果，该数据超前输入至减法器133(-)端的数据一个重放时钟，落后输入至减法器133(+)端的数据一个重放时钟。包括模/数转换器11、计算电路13和电压控制振荡器14的回路构成锁相环(PLL)电路。

图2是表示在图1的常规重放时钟提取装置中重放差分波形信号和重放时钟(取样时钟)之间的关系的时间图。在图2中，在模/数转换器11中，通过在重放时钟(取样时钟)的取样点a至h取样得到的数字数据分别具有值A至H。在图1的常规的重放时钟提取装置中，由于重放的差分波形信号在重放时钟的每个上升沿被模/数转换器11取样，然后被触发器101锁存，所以重放数据假定具有值A至H。

图2A表示重放时钟与重放的差分波形信号同相。在这种情况下，当对值C的判定结果是“1”，对值F的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路13输出的相位误差值分别假定为(B-D){＝(B-D)×(1)}和(G-E){＝(E-G)×(-1)}。在图2A所示相位的情况下，由于(B-D)和(G-E)的值都基本为零，所以保持由电压控制振荡器14产生的重放时钟的频率，并且电压控制振荡器14产生的重放时钟与重放的差分波形信号保持同相。

图2B表示重放时钟的相位超前重放的差分波形信号的情况。在这种情况下，当对值C的判定结果是“1”，对值F的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路13输出的相位误差值分别假定为(B-D){＝(B-D)×(1)}和(G-E){＝(E-G)×(-1)}。在图2B所示相位的情况下，由于(B-D)和(G-E)的值都是负的，所以由电压控制振荡器14产生的重放时钟的频率瞬间变低，由电压控制振荡器14产生的重放时钟向相对于重放的差分波形信号相位滞后的方向移动，该方向即为试图与重放的差分波形信号同相的方向。

图2C表示重放时钟的相位滞后重放的差分波形信号的情况。在这种情况下，当对值C的判定结果是“1”，对值F的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路13输出的相位误差值分别假定为(B-D){＝(B-D)×(1)}和(G-E){＝(E-G)×(-1)}。在图2C所示相位的情况下，由于(B-D)和(G-E)的值都是正的，所以由电压控制振荡器14产生的重放时钟的频率瞬间变高，由电压控制振荡器14产生的重放时钟向相对于重放的差分波形信号相位超前的方向移动，该方向即为试图与重放的差分波形信号同相的方向。

因此，在图1常规的重放时钟提取装置中，进行自动控制，以便使重放时钟与重放的差分波形信号同相，因此可以尽可能精确地重放信号。

然而，在图1常规的重放时钟提取装置中，存在以下问题(1)至(4)：

(1)在重放的差分波形信号的连续变化部分，不能获得相位信息。

(2)根据磁带等的特性，会出现相位变动现象，产生的重放时钟的相位还进一步与重放的差分波形信号的相位发生偏移，其状态为重放的差分波形信号不被进行波形均衡，或被进行不完全的波形均衡。结果，不能精确地重放信号。为了解决上述问题，当模/数转换后进行数字化波形均衡时，波形均衡进入PLL电路的回路，因此波形均衡的汇聚将和PLL同时进行，由于缺少信息内容，汇聚被延迟或被错误地进行。因此，需要在模/数转换之前，进行模拟波形均衡。

(3)为了给三元判定电路12一个判定的范围，所以正阈值和负阈值需要分别设置得小和大。结果，存在这样一种状态(以后称为“相位汇聚点”)，除了正常的相位汇聚点，重放时钟的相位最终与重放的差分波形信号的相位汇聚，重放时钟的相位移动一半周期，于是不能精确地重放信号。

(4)在重放的差分波形信号部分，重放的差分波形信号连续地变化，在瞬间相位误差输出中产生大的偏差。这里“偏差”是指瞬间相位误差输出中的残余信号分量。虽然该偏差将会被PLL电路的整体作用消除，但是它会影响产生的重放时钟的瞬间相位，导致重放时钟中产生瞬间相位变动。

下面更详细地说明上述问题(1)。假定对信号串{an}进行三元判定的结果如下，得到以下相位误差输出：

(信号串)    (三元判定)     (相位误差输出)

a1          0

a2          0              0

a3          1              0

a4          0              a2-a4

a5          0              0

a6          -1             0

a7          1              a7-a5

a8          -1             a6-a8

a9          1              a9-a7

a10         0              a8-a10

当三元判定的结果持续是非“0”值时，信号a7和a8被全部取消，信号a6和a9不包含相位信息。

下面更详细说明在产生的重放时钟中出现相位变动的原因。理想情况下，从磁带等重放的重放的差分波形信号具有满意的差分特性。因此，当重放时钟与图1的模/数转换器11中的重放的差分波形信号同相时，在点b和d的取样值B和D基本为零，如图2A所示。然而，实际上由于记录媒体本身和磁重放系统的影响，重放的差分波形信号的频率特性变差。因此，为了获得理想的差分特性，必须进行波形均衡。假如重放的差分波形信号不被进行波形均衡或进行不完全的波形均衡，那么重放的差分波形信号的差分特性在零交叉点附近显著变差。

图3是表示在图1的常规重放时钟提取装置中被不完全波形均衡的重放差分波形信号和重放时钟(取样时钟)之间的关系的时间图。在图3中，通过在模/数转换器11中在重放时钟(取样时钟)的取样点a至h取样得到的数字数据分别具有值A至H。在图3中，虽然重放时钟与重放的差分波形信号同相，但是被不完全波形均衡的重放的差分波形信号在零交叉点例如点d和g附近变形。因此，从计算电路13输出的相位误差(B-D)和(G-E)的值都是正的，所以由电压控制振荡器14产生的重放时钟的频率瞬间变大，于是重放时钟的相位超前重放的差分波形信号。

这就是说，如果在重放的差分波形信号不被进行波形均衡或进行不完全的波形均衡状态下计算相位误差，那么在产生的重放时钟中将出现相位变动。

以下涉及上述问题(3)，更详细地说明错误的相位汇聚点存在的原因。图4是表示在图1的常规重放时钟提取装置中重放差分波形信号和重放时钟(取样时钟)之间的关系的时间图。在图4中，在模/数转换器11中，通过在重放时钟(取样时钟)的取样点a至h取样得到的数字数据分别具有值A至H。

图4A表示重放时钟相位超前重放的差分波形信号170度的情况。在这种情况下，当对值C和D的判定结果是“1”，对值F和G的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路13输出的相位误差值分别假定为(B-D)，(C-E)，(G-E)和(H-F)。

在图4A中，从计算电路13向电压控制振荡器14顺序提供(B-D)的负值和(C-E)的正值，作为相位误差输出。此外，从计算电路13向电压控制振荡器14顺序提供(G-E)的负值和(H-F)的正值。(B-D)和(C-E)的值互相抵消，但又没有完全抵消，因此总体略微为正，即{(C-E)+(B-D)}＞0。类似地，(G-E)和(H-F)的值互相抵消，但又没有完全抵消，因此总体略微为正，即{(H-F)+(G-E)}＞0。因此，电压控制振荡器14产生的重放时钟的频率瞬间变高，重放时钟偏移，因此重放的差分波形信号的相位超前。当相位最终超前不是0度，而是半个周期，即180度时，相位汇聚。这时，输出错误的重放信号。

图4B表示重放时钟相位超前重放的差分波形信号大约190度即滞后大约170度的情况。在这种情况下，当对值C和D的判定结果是“1”，对值F和G的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路13输出的相位误差值分别假定为(B-D)，(C-E)，(G-E)和(H-F)。

在图4B中，从计算电路13向电压控制振荡器14顺序提供(B-D)的负值和(C-E)的正值，作为相位误差输出。此外，从计算电路13向电压控制振荡器14顺序提供(G-E)的负值和(H-F)的正值。(B-D)和(C-E)的值互相抵消，但又没有完全抵消，因此总体略微为负，即{(C-E)+(B-D)}＜0。类似地，(G-E)和(H-F)的值互相抵消，但又没有完全抵消，因此总体略微为负，即{(H-F)+(G-E)}＜0。因此，电压控制振荡器14产生的重放时钟的频率瞬间变低，重放时钟偏移，因此重放的差分波形信号的相位滞后。当相位最终滞后不是0度，而是半个周期，即180度时，相位汇聚。这时，输出错误的重放信号。

图5表示在图1的常规重放时钟提取装置中重放时钟的超前相位与相位误差输出之间的关系。重放时钟的相位相对于重放的差分波形信号的相位具有0度角的点是适合的相位汇聚点。然而，如图4所示，当重放时钟的相位与重放的差分波形信号的相位偏离大约半个周期(±180度)时，对两个时钟连续判定的结果是“1”或“-1”。在重放的差分波形信号，只要在适当的相位进行取样，就不会出现这一现象。

换句话说，除了重放时钟相对于重放的差分波形信号具有0度(或±360度)角的适当的相位汇聚点以外，在重放时钟相对于重放的差分波形信号相位偏移半个周期(±180度)的点也存在错误相位汇聚点。结果，不能高保真地重放信号。

下面的描述涉及问题(4)，将更详细地说明产生的重放时钟中存在瞬间相位变动的原因。假定对信号串{an}进行三元判定的结果如下，得到以下相位误差输出：

(信号串)    (三元判定)     (相位误差输出)

a1          0

a2          0              0

a3          1              0

a4          0              a2-a4

a5          0              0

a6          -1             0

a7          1              a7-a5

a8          -1             a6-a8

a9          1              a9-a7

a10         0              a8-a10

当三元判定的结果持续是非“0”值时，重放时钟与重放的差分波形信号同相，(a7-a5)和(a8-a10)的值也变得极大。结果，由于在相位误差输出中产生了瞬间大的偏差，所以在重放时钟中产生了瞬间相位变动。

因此，本发明的第一个目的是为了消除现有技术的上述(1)至(4)中的缺点，提供一种重放时钟提取装置，其中在重放的差分波形信号的连续变化部分也能获得相位信息，并且即使在不进行波形均衡或波形均衡不完全的情况下，也能计算相位误差，这时可以产生相位稳定的重放时钟。

本发明的第二个目的是提供一种重放时钟提取装置，其中除了适合的时钟相位汇聚点之外，避免产生错误的相位汇聚点。

本发明的第三个目的是提供一种重放时钟提取装置，其中在重放的差分波形信号的连续变化部分也能产生具有较少瞬间相位变动的重放时钟。

为了达到本发明的第一个目的，根据本发明的重放时钟提取装置包括：一个量化装置，用于以其速率是两倍记录速率的取样时钟，对从记录媒体重放的信号进行量化，以便输出取样数据；一个数字均衡器，用于对取样数据进行数字均衡，以便在一个取样时钟的一个间隔交替地输出重放数据和PLL数据；一个三元判定装置，用于进行三元判定，以便判定重放数据是正是零还是负；一个计算装置，用于通过将三元判定装置的判定结果乘以分别用于三元判定装置判定的紧接重放数据之前和之后输出的PLL数据的连续两个之间的差，计算量化装置中的取样相位误差；一个取样时钟产生装置，该装置根据计算装置输出的取样相位误差，控制相位和振荡频率，以便产生取样时钟；以及一个重放时钟产生装置，该装置将取样时钟的频率二分频，以便产生用于检测重放数据的重放时钟。

利用本发明的重放时钟提取装置的上述结构，以其速率是两倍记录速率的取样时钟进行模/数转换的取样，计算装置利用取样数据部分而不是重放数据，即利用PLL数据，计算模/数转换的取样相位误差。因此，就能在重放的差分波形信号的连续变化部分获得相位信息，并且即使在不进行波形均衡或波形均衡不完全的情况下，也能计算相位误差，产生相位变动小的重放时钟。同时，即使在PLL电路的回路中提供了均衡器，在不受均衡器的汇聚状态的影响下，也能使PLL汇聚，并且根据PLL的汇聚状况，均衡器汇聚到一个最佳值。结果，PLL和均衡器都分别汇聚到各自的最佳值。

为了达到本发明的第二个目的，根据本发明的重放时钟提取装置包括：一个量化装置，用于以其速率等于记录速率的取样时钟，对从记录媒体重放的信号进行量化，以便输出取样数据作为重放数据；一个三元判定装置，用于进行三元判定，以便判定重放数据是正是零还是负；一个重放数据比较装置，用于比较两个连续的重放数据之间的幅度大小，以便输出比较结果；一个判定改变装置；其中当三元判定装置的判定结果连续为正或负时，判定改变装置根据重放数据比较装置输出的比较结果，使对两个连续的重放数据中幅度较小的那个的判定结果为零，以便输出零；一个计算装置，用于通过将判定改变装置改变的判定结果乘以分别用于三元判定装置判定的紧接重放数据之前和之后输出的PLL数据的连续两个之间的差，计算量化装置中的取样相位误差；以及一个取样时钟产生装置，该装置根据计算装置输出的取样相位误差，控制相位和振荡频率，以便产生取样时钟，因此取样时钟作为用于检测重放数据的重放时钟。

利用本发明的重放时钟提取装置的上述结构，当三元判定装置的判定结果连续为正或负时，判定改变装置根据重放数据比较装置输出的比较结果，使对两个连续的重放数据中幅度较小的那个的判定结果为零，以便输出零。因此，除了适合的时钟相位汇聚点，避免产生错误的相位汇聚点。

此外，为了达到本发明的第三个目的，根据本发明的重放时钟提取装置包括：一个量化装置，用于以其速率是两倍记录速率的取样时钟，对从记录媒体重放的信号进行量化，以便输出取样数据；一个数字均衡器，用于对取样数据进行数字均衡，以便在一个取样时钟的一个间隔交替地输出重放数据和PLL数据；一个三元判定装置，用于进行三元判定，以便判定重放数据是正是零还是负；一个计算装置，利用将三元判定装置的判定结果改变的两个连续的重放数据之间输出的PLL数据，根据将三元判定装置的判定结果改变的极性和数据阵列，计算量化装置中的取样相位误差；一个取样时钟产生装置，该装置根据计算装置输出的取样相位误差，控制相位和振荡频率，以便产生取样时钟；以及一个重放时钟产生装置，该装置将取样时钟的频率二分频，以便产生用于检测重放数据的重放时钟；其中对于作为三元判定装置判定结果的包括一个非零值和除零外的连续值的一组来说，计算装置直接加或减分别导致三元判定装置判断零和非零的结果并具有第一偏差的在两个连续的重放数据之间输出的PLL数据的第一个，以及分别导致三元判定装置判断的非零和零的结果并具有第二偏差的在两个连续的重放数据之间输出的PLL数据的第二个，以便取消第一和第二PLL数据的第一和第二偏差，输出加或减的结果。

此外，计算装置最好包括极性转换装置、存储装置和加法装置，极性转换装置用于根据三元判定装置的连续两个判定结果的变化方向转换PLL数据的极性；其中当三元判定装置的连续两个判定结果从零变为非零值时，极性转换装置的输出存储在存储装置中；其中当三元判定装置的连续两个判定结果从非零值变为非零值时，极性转换装置的输出用作计算装置输出的相位误差；其中当三元判定装置的连续两个判定结果从非零值变为零时，极性转换装置的输出和存储在存储装置中的值由加法装置计算算术平均值，以便作为相位误差输出。

利用本发明的重放时钟提取装置的上述结构，以其速率是两倍记录速率的取样时钟进行模/数转换的取样，计算装置利用将三元判定装置的判定结果改变的两个连续的重放数据之间输出的PLL数据，计算取样相位误差。因此，在重放数据的差分波形被隔开的情况下，取重放数据之前和之后出现的连续PLL数据之间的差，以便取消偏差。同时，在根据记录速率连续改变重放数据的情况下，对重放数据最前端和最后端产生的偏差直接进行加或减，以便将它们消除。因此，由于重放信号中变化点提供的所有相位信息都能被利用，并且可以得到没有瞬间偏差的相位误差输出，所以能够产生瞬间相位变动小的重放时钟。

本发明的目的和特征从下面结合附图的描述中将看得很清楚，附图中：

图1是表示现有技术的重放时钟提取装置结构的框图；

图2A、2B和2C是表示现有技术的重放时钟提取装置中重放的差分波形信号和重放时钟(取样时钟)之间关系的时间图；

图3是表示在图1的常规重放时钟提取装置中被不完全波形均衡的重放差分波形信号和重放时钟(取样时钟)之间的关系的时间图；

图4A和4B是表示现有技术的重放时钟提取装置中重放的差分波形信号和重放时钟(取样时钟)之间关系的时间图；

图5表示在图1的常规重放时钟提取装置中重放时钟的超前相位与相位误差输出之间的关系；

图6是表示根据本发明的第一实施例的重放时钟提取装置结构的框图；

图7A、7B和7C是表示图6的重放时钟提取装置中被不完全波形均衡的重放的差分波形信号、取样时钟和重放时钟之间的关系的时间图；

图8是表示根据本发明的第二实施例的重放时钟提取装置结构的框图；

图9A和9B是表示在图8的重放时钟提取装置中重放的差分波形信号、取样时钟和重放时钟之间的关系的时间图；

图10是表示图8的重放时钟提取装置中重放时钟的超前相位与相位误差输出之间的关系；

图11是表示根据本发明的第三实施例的重放时钟提取装置结构的框图；

图12是表示用于图11的重放时钟提取装置的计算电路的具体结构的框图；

图13A、13B和13C是用以说明图11的重放时钟提取装置的工作过程的图；

图14类似于图8，只是做了部分修改。

在描述本发明之前需要指出的是，在附图中，相同的部分用相同的参考号表示。

下面参照附图描述本发明的实施例。图6是表示根据本发明的第一实施例的重放时钟提取装置K1结构的框图。在图6中，模/数转换器61以其速率是两倍记录速率的取样时钟对输入的重放的差分波形信号进行取样，并输出经取样的差分波形信号作为数字数据。该数字数据被输入至数字均衡器60，进行差分量化，因此在一个取样时钟的一个间隔从数字均衡器60交替地输出重放数据和PLL数据。该输出数据顺序地输入至用于时间调整的触发器601和602，并被锁存和作为重放数据从触发器602中输出。从数字均衡器60输出的数据还输入至用于时间调整的触发器603，并被锁存和作为PLL数据从触发器603中输出。与图1所示常规的重放时钟提取装置的模拟均衡器10不同的是，数字均衡器60位于重放时钟提取装置K1中模/数转换器61的后面。

三元判定电路12对输出的重放数据进行三元判定，并输出判定的结果，这就是说，如果输入的重放数据大于图7中的正阈值，那么判定的结果是“1”。如果输入的重放数据小于图7中的负阈值，那么判定的结果是“-1”。在除此以外的另一种情况下，判定的结果是“0”。

电压控制振荡器64根据输入的相位误差输出调整频率，并输出产生的取样时钟。这就是说，如果输入的相位误差输出是一个正值和一个负值，那么产生的取样时钟的频率分别瞬间变高和瞬间变低。取样信号被送至模/数转换器61、触发器601和分频器65。分频器65将取样时钟的频率二分频，并输出重放时钟。该重放时钟被送至触发器602、603和631。

用于计算相位误差的计算电路63由触发器631、减法器633以及乘法器634构成。通过触发器631，输入的PLL数据被延迟一个重放时钟。然后，在减法器633中从PLL数据中减去超前一个重放时钟的PLL数据。在乘法器634中，减得的结果与从三元判定电路12输出的判定结果相乘，乘得的结果作为表示取样相位误差的相位误差输出。

同时，从数字均衡器60的输出到三元判定电路12的输出通过两个触发器601和602延迟取样时钟的三个时钟，从数字均衡器60的输出到触发器631的输出通过两个触发器603和631延迟取样时钟的四个时钟。因此从三元判定电路12向乘法器634传送对数据判定的结果，该数据超前输入至减法器633(-)端的数据一个取样时钟，落后输入至减法器633(+)端的数据一个取样时钟。包括模/数转换器61、数字均衡器60、触发器603、计算电路63和电压控制振荡器64的回路构成锁相环(PLL)电路。

图7是表示重放时钟提取装置K1中被不完全波形均衡的重放的差分波形信号、取样时钟和重放时钟之间的关系的时间图。在图7中，在模/数转换器61中，通过在取样时钟的取样点a至o取样得到的数字数据分别具有值A至O。在重放时钟提取装置K1中，重放的差分波形信号在取样时钟的每个上升沿被模/数转换器61取样，以便由数字均衡器60进行差分均衡，然后被触发器601锁存，同时在分频器65输出的重放时钟的一个间隔触发器602锁存前面的触发器601的输出。因此，重放数据的值假定为A、C、E、G、I、K、M和0，而值B、D、F、H、J、L和N不成为重放数据，而成为PLL数据。

图7A表示重放时钟与重放的差分波形信号同相。在这种情况下，当对值E的判定结果是“1”，对值K的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路63输出的相位误差值假定为(D-F)和(L-J)。

即使这时在重放的差分波形信号进行不完全差分均衡的情况下，除了在零交叉点附近重放的差分波形信号的失真都很小，在图7A的相位情况下，(D-F)和(L-J)的值基本为零。因此，保持由电压控制振荡器64产生的取样时钟的频率，重放时钟保持与重放的差分波形信号同相。

图7B表示重放时钟相位超前重放的差分波形信号。在这种情况下，当对值E的判定结果是“1”，对值K的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路63输出的相位误差值假定为(D-F)和(L-J)。

在图7B的情况下，由于(D-F)和(L-J)的值都是负的，所以由电压控制振荡器64产生的取样时钟的频率瞬间变低，因此重放时钟向相对于重放的差分波形信号相位滞后的方向移动，该方向即为试图与重放的差分波形信号同相的方向。

图7C表示重放时钟的相位滞后重放的差分波形信号的情况。在这种情况下，当对值E的判定结果是“1”，对值K的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路63输出的相位误差值假定为(D-F)和(L-J)。

在图7C的情况下，由于(D-F)和(L-J)的值都是正的，所以由电压控制振荡器64产生的取样时钟的频率瞬间变高，因此重放时钟向相对于重放的差分波形信号相位超前的方向移动，该方向即为试图与重放的差分波形信号同相的方向。

假定对信号串{bn}进行三元判定的结果如下，得到以下相位误差输出：

(信号串)    (三元判定)     (相位误差输出)

b1          0

b2                         0

b3          0

b4                         0

b5          1

b6                         b4-b6

b7          0

b8                         0

b9          0

b10                        0

b11         -1

b12                        b12-b10

b13         1

b14                        b12-b14

b15         -1

b16                        b16-b14

b17         1

b18                        b16-b18

b19         0

b20                        0

因此，即使当三元判定的结果是连续非零的情况，也不会取消相位信息。

在第一实施例中，以其速率是两倍记录速率的取样时钟进行模/数转换取样，如上所述，计算电路63利用失真较小的取样数据(PLL数据)而不是利用重放数据计算取样相位误差。因此，即使在不进行波形均衡或波形均衡不完全的情况下，也能计算相位误差，重放时钟的相位变动较小。此外，在重放的差分波形信号的连续变化部分也能获得相位信息。

同时，在第一实施例中，从取样数据(PLL数据)而不是从重放数据中得到相位信息。因此，即使在PLL电路的回路中提供数字均衡器60，也能在不受均衡器汇聚状态的影响下使PLL汇聚，并且根据PLL的汇聚状况，使均衡器汇聚到一个最佳值。结果，PLL和均衡器都能汇聚于各自的最佳值。

图8是表示根据本发明的第二实施例的重放时钟提取装置K2结构的框图。重放时钟提取装置K2包括数字均衡器60、模/数转换器61、三元判定电路12、计算电路63、电压控制振荡器64和分频器65，其组成方式与重放时钟提取装置K1相同。在重放时钟提取装置K2中，比重放时钟提取装置K1增加了重放数据比较电路86、判定改变电路87和触发器804。由于重放时钟提取装置K2的其它结构与重放时钟提取装置K1类似，所以为简化起见对其描述予以简化。

重放数据比较电路86由触发器861和比较器862组成，用于将重放数据的幅度大小与超前一个重放时钟的重放数据进行比较，并输出比较结果。

当三元判定电路12的判定结果连续为正或负时，判定改变电路87根据重放数据比较电路86输出的比较结果使对第一和第二重放数据中幅度较小的那个的判定结果为零，并输出零。

重放时钟送至触发器602、603和631，还送至判定改变电路87、触发器804以及重放数据比较电路86的触发器861。

同时，从数字均衡器60的输出至判定改变电路87的输出得到取样时钟的总共五个时钟的延时，包括两个触发器601和602引起的取样时钟的三个时钟的延时和在判定改变电路87中进行处理所需的取样时钟的两个时钟的延时，以及由于三个触发器603、804和631，从数字均衡器60的输出到触发器631的输出得到取样时钟的六个时钟的延时。因此，从判定改变电路87向乘法器634传送对数据判定的结果，该数据超前输入至减法器633(-)端的数据一个取样时钟，落后输入至减法器633(+)端的数据一个取样时钟。包括模/数转换器61、数字均衡器60、触发器603和804、计算电路63和电压控制振荡器64的回路构成锁相环(PLL)电路。

图9是表示在重放时钟提取装置K2中重放的差分波形信号、取样时钟和重放时钟之间的关系的时间图。在图9中，在/数转换器61中，通过在取样时钟的取样点a至o取样得到的数字数据分别具有值A至O。

在重放时钟提取装置K2中，重放的差分波形信号在取样时钟的每个上升沿被模/数转换器61取样，以便由数字均衡器60进行差分均衡，然后被触发器601锁存，同时在分频器65输出的重放时钟的一个间隔触发器602锁存前面的触发器601的输出。因此，重放数据的值假定为A、C、E、G、I、K、M和0，而值B、D、F、H、J、L和N不成为重放数据，而成为PLL数据。

图9A表示重放时钟相位超前重放的差分波形信号大约170度的情况。在这种情况下，当对值E和G的判定结果是“1”，对值K和M的判定结果是“-1”，三元判定电路12判定的结果是非“0”。由于E和G的值连续是“1”，所以重放数据比较电路86将比较结果(|E|＞|G|)输出至判定改变电路87，因此对具有较小幅度的重放数据G的判定结果被判定改变电路87强迫改为“0”。同时，由于K和M的值连续是“-1”，所以重放数据比较电路86将比较结果(|K|＞|M|)输出至判定改变电路87，因此对具有较小幅度的重放数据M的判定结果被判定改变电路87强迫改为“0”。

由于从计算电路63输出的相位误差假定(D-F)和(L-J)的值都是负的，所以由电压控制振荡器64产生的取样时钟的频率瞬间变低，因此重放时钟向相对于重放的差分波形信号相位滞后的方向移动，该方向即为试图与重放的差分波形信号同相的方向。

图9B表示重放时钟相位超前重放的差分波形信号大约190度，即落后170度的情况。在这种情况下，当对值E和G的判定结果是“1”，对值K和M的判定结果是“-1”，三元判定电路12判定的结果是非“0”。由于E和G的值连续是“1”，所以重放数据比较电路86将比较结果(|E|＜|G|)输出至判定改变电路87，因此对具有较小幅度的重放数据E的判定结果被判定改变电路87强迫改为“0”。同时，由于K和M的值连续是“-1”，所以重放数据比较电路86将比较结果(|K|＜|M|)输出至判定改变电路87，因此对具有较小幅度的重放数据K的判定结果被判定改变电路87强迫改为“0”。

由于从计算电路63输出的相位误差假定(F-H)和(N-L)的值都是正的，所以由电压控制振荡器64产生的取样时钟的频率瞬间变高，因此重放时钟向相对于重放的差分波形信号相位超前的方向移动，该方向即为试图与重放的差分波形信号同相的方向。

图10是表示重放时钟提取装置K2中重放时钟的超前相位与相位误差输出之间的关系。在图1所示常规的重放时钟提取装置和重放时钟提取装置K1中，在重放时钟相对于重放的差分波形信号相位偏移半个周期(±180度)的点存在错误相位汇聚点，如图5所示。然而，在第二实施例中，即使重放时钟相对于重放的差分波形信号相位偏移半个周期(±180度)，在三元判定电路12中对两个时钟的两个判定结果也连续为“1”或“-1”，两个判定结果中的一个被判定改变电路87强迫变为“0”，因此当重放时钟相对于重放的差分波形信号相位偏移半个周期(±180度)时，重放时钟的相位不会错误地汇聚。因此，当重放时钟的相位相对于重放的差分波形信号适当地具有0度角时，重放时钟的相位汇聚。

在重放时钟提取装置K2中，其电路结果比重放时钟提取装置K1略微复杂。然而，当三元判定电路12的判定结果连续为正或负时，判定改变电路87根据重放数据比较电路86输出的比较结果使对幅度较小的那个重放数据的判定结果为零，并输出零。因此，在重放时钟提取装置K2中，

由于相位误差输出具有图10所示的特性，所以除了适合的时钟相位汇聚点，避免产生错误的相位汇聚点。

同时，从忽视相位变动的影响，除了适合的时钟相位汇聚点，避免产生错误的相位汇聚点的观点来看，在重放时钟提取装置K2中不仅以其速率是两倍记录速率的取样时钟进行模/数转换，而且以其速率等于记录速率的取样时钟进行模/数转换。

图11是表示根据本发明的第三实施例的重放时钟提取装置结构K3的框图。重放时钟提取装置K3包括数字均衡器60、模/数转换器61、三元判定电路12、电压控制振荡器64和分频器65，其组成方式与重放时钟提取装置K1相同。在重放时钟提取装置K3中，重放时钟提取装置K1的计算电路63被用于计算相位误差的计算电路93代替。由于重放时钟提取装置K3的其它结构与重放时钟提取装置K1类似，所以为简化起见对其描述予以简化。

计算电路93直接加或减分别导致三元判定电路12判断的零和非零的结果的两个连续的重放数据之间输出的PLL数据，以及分别导致三元判定电路12判断的非零和零的结果的两个连续的重放数据之间输出的PLL数据，通过取消各个PLL数据的偏差，输出相位误差。

图12表示计算电路93的具体结构。在图12中，方式检测电路931检测三元判定电路12作出的判定结果改变的方向和特定方式，并向选择器933和936输出控制信号，和向锁存电路934输出一个允许信号。乘法器932将PLL数据乘以(-1)，从而改变PLL数据的符号。当在方式检测电路931中两个连续的判定结果变为正值或负值时，选择器933选择并输出PLL数据，并且PLL数据经过符号改变。同时，当在方式检测电路931中两个连续的判定结果从正值变为“0”时，选择器933选择并输出经过符号改变的PLL数据。当在方式检测电路931中两个连续的判定结果从非正值变为“0”时，选择器933选择并输出PLL数据。

当在方式检测电路931中两个连续的判定结果从“0”变为非“0”值时，锁存电路934锁存选择器933的输出。否则，锁存电路934保持前面的值。

加法器935取选择器933的输出和锁存电路934中锁存的值的算术平均值。

当在方式检测电路931中两个连续的判定结果从“0”变为“0”和从“0”变为非“0”值时，选择器936输出“0”作为相位误差输出。当在方式检测电路931中两个连续的判定结果从非“0”值变为非“0”值时，选择器936输出选择器933的输出，作为相位误差输出．同时，当在方式检测电路931中两个连续的判定结果从“0”变为“0”，时，选择器936输出加法器935的输出，作为相位误差输出。

此处加法器935中的算术平均值是输入之和的(1/2)，理想情况是输入之和的

。在汇聚点假定加法器935的算术平均值是“0”，因此不需要很高的精度。因此，加法器935的算术平均值可以仅用输入之和代替，或用把输入之和乘以适当系数得到的值代替。

假定对信号串{bn}进行三元判定的结果如下，得到以下相位误差输出：

(信号串)    (三元判定)     (相位误差输出)

b1          0

b2                         0

b3          1

b4                         (b2-b4)/2

b5          0

b6                         0

b7          0

b8                         0

b9          -1

b10                        b10

b11         1

b12                        -b12

b13         -1

b14                        b14

b15         1

b16                        (-b8-b16)/2

b17         0

b18                        0

b19         0

b20                        0

图13用以说明重放时钟提取装置K3的工作过程，并对应于上述信号串{bn}。图13A表示由数字均衡器60进行差分均衡的重放信号的波形，图13B表示选择器933的输出，即具有现有技术中的偏差的相位误差信号。另一方面，图13C表示重放时钟提取装置K3的相位误差信号，其中存在于选择器933的输出中的偏差被全部消除了。在图13中，涂黑部分表示相位误差信号分量。

在重放时钟提取装置K3中，电路结构比重放时钟提取装置K1略微复杂，但是计算电路93利用使三元判定电路12输出中变化的两个连续的重放数据之间输出的PLL数据计算相位误差。因此，在隔离重放数据的差分波的情况下，得到重放数据之前和之后出现的PLL数据的连续数据之间的差，以便消除偏差。同时，在根据记录速率连续改变重放数据的情况下，对重放数据的最前端和最后端产生的偏差直接进行加或减，以便予以消除。因此，由于可以利用重放信号中由变化点提供的所有相位信息，并且可以得到消除了瞬间偏差的相位误差输出，所以就能够产生没有瞬间相位变动的重放时钟。

另外，重放时钟提取装置K2中的计算电路63可以用重放时钟提取装置K3代替，如图14所示，图14表示重放时钟提取装置K2’，它是重放时钟提取装置K2的改进型。

Claims (7)

1.一种重放时钟提取装置，包括：

一个量化装置，用于以其速率是两倍记录速率的取样时钟，对从记录媒体重放的信号进行量化，以便输出取样数据；

一个数字均衡器，用于对取样数据进行数字均衡，以便在一个取样时钟的一个间隔交替地输出重放数据和PLL数据；

一个三元判定装置，用于进行三元判定，以便判定重放数据是正是零还是负；

一个计算装置，用于通过将三元判定装置的判定结果乘以分别用于三元判定装置判定的紧接重放数据之前和之后输出的PLL数据的连续两个之间的差，计算量化装置中的取样相位误差；

一个取样时钟产生装置，该装置根据计算装置输出的取样相位误差，控制相位和振荡频率，以便产生取样时钟；以及

一个重放时钟产生装置，该装置将取样时钟的频率二分频，以便产生用于检测重放数据的重放时钟。

2.根据权利要求1的重放时钟提取装置，其特征在于进一步包括：

一个重放数据比较装置，用于比较两个连续的重放数据之间的幅度大小，以便输出比较结果；以及

一个判定改变装置；

其中当三元判定装置的判定结果连续为正或负时，判定改变装置根据重放数据比较装置输出的比较结果，使对两个连续的重放数据中幅度较小的那个的判定结果为零，并将零输出至计算装置。

3.一种重放时钟提取装置，包括：

一个量化装置，用于以其速率等于记录速率的取样时钟，对从记录媒体重放的信号进行量化，以便输出取样数据作为重放数据；

一个三元判定装置，用于进行三元判定，以便判定重放数据是正是零还是负；

一个重放数据比较装置，用于比较两个连续的重放数据之间的幅度大小，以便输出比较结果；

一个判定改变装置；

其中当三元判定装置的判定结果连续为正或负时，判定改变装置根据重放数据比较装置输出的比较结果，使对两个连续的重放数据中幅度较小的那个的判定结果为零，以便输出零；

一个计算装置，用于通过将判定改变装置改变的判定结果乘以分别在用于三元判定装置判定的重放数据紧接之前和之后输出的两个重放数据之间的差，计算量化装置中的取样相位误差；以及

一个取样时钟产生装置，该装置根据计算装置输出的取样相位误差，控制相位和振荡频率，以便产生取样时钟，因此取样时钟作为用于检测重放数据的重放时钟。

4.一种重放时钟提取装置，包括：

一个量化装置，用于以其速率是两倍记录速率的取样时钟，对从记录媒体重放的信号进行量化，以便输出取样数据；

一个数字均衡器，用于对取样数据进行数字均衡，以便在一个取样时钟的一个间隔交替地输出重放数据和PLL数据；

一个三元判定装置，用于进行三元判定，以便判定重放数据是正是零还是负；

一个计算装置，利用将三元判定装置的判定结果改变的两个连续的重放数据之间输出的PLL数据，根据将三元判定装置的连续三元判定结果的极性的改变模式，计算量化装置中的取样相位误差；

一个取样时钟产生装置，该装置根据计算装置输出的取样相位误差，控制相位和振荡频率，以便产生取样时钟；以及

一个重放时钟产生装置，该装置将取样时钟的频率二分频，以便产生用于检测重放数据的重放时钟；

其中对于作为三元判定装置判定结果的包括一个非零值和除零外的连续值的一组来说，计算装置直接加或减分别导致三元判定装置判断零和非零的结果并具有第一偏差的在两个连续的重放数据之间输出的PLL数据的第一个，以及分别导致三元判定装置判断的非零和零的结果并具有第二偏差的在两个连续的重放数据之间输出的PLL数据的第二个，以便取消第一和第二PLL数据的第一和第二偏差，输出加或减的结果。

5.根据权利要求4的重放时钟提取装置，其特征在于进一步包括：

一个重放数据比较装置，用于比较两个连续的重放数据之间的幅度大小，以便输出比较结果；以及

一个判定改变装置；

其中当三元判定装置的判定结果连续为正或负时，判定改变装置根据重放数据比较装置输出的比较结果，使对两个连续的重放数据中幅度较小的那个的判定结果为零，并将零输出至计算装置。

6.根据权利要求4的重放时钟提取装置，其特征在于：计算装置包括极性转换装置、存储装置和加法装置，极性转换装置用于根据三元判定装置的连续两个判定结果的变化方向转换PLL数据的极性；

其中当三元判定装置的连续两个判定结果从零变为非零值时，极性转换装置的输出存储在存储装置中；

其中当三元判定装置的连续两个判定结果从非零值变为非零值时，极性转换装置的输出用作计算装置输出的相位误差；

其中当三元判定装置的连续两个判定结果从非零值变为零时，极性转换装置的输出和存储在存储装置中的值由加法装置计算算术平均值，以便作为相位误差输出。

7.根据权利要求5的重放时钟提取装置，其特征在于：计算装置包括极性转换装置、存储装置和加法装置，极性转换装置用于根据三元判定装置的连续两个判定结果的变化方向转换PLL数据的极性；

其中当三元判定装置的连续两个判定结果从零变为非零值时，极性转换装置的输出存储在存储装置中；

其中当三元判定装置的连续两个判定结果从非零值变为非零值时，极性转换装置的输出用作计算装置输出的相位误差；

其中当三元判定装置的连续两个判定结果从非零值变为零时，极性转换装置的输出和存储在存储装置中的值由加法装置计算算术平均值，以便作为相位误差输出。

Images