CN1720580A - 自适应均衡电路和自适应均衡方法 - Google Patents
自适应均衡电路和自适应均衡方法 Download PDFInfo
- Publication number
- CN1720580A CN1720580A CNA2003801047128A CN200380104712A CN1720580A CN 1720580 A CN1720580 A CN 1720580A CN A2003801047128 A CNA2003801047128 A CN A2003801047128A CN 200380104712 A CN200380104712 A CN 200380104712A CN 1720580 A CN1720580 A CN 1720580A
- Authority
- CN
- China
- Prior art keywords
- unit
- coefficient
- phase
- signal
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0227—Measures concerning the coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
- H03H2021/0096—Digital adaptive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; anti-aliasing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
提供一种规模小、能进行运算精读良好的信号处理、改善再现信号质量,并且可对异常信号改善播放能力的自适应均衡电路和自适应均衡方法。本发明由均衡目标值产生单元(104)从相位同步后的重取样频率部分中的信号求出取样频率部分中的均衡目标值(真实目标值),并根据此均衡目标值和前置数字均衡单元(102)的输入输出信号自适应地运算前置数字均衡单元(102)的抽头系数。
Description
技术领域
本发明涉及自适应均衡的自适应均衡电路和自适应均衡方法,是具有通过使前均衡进行自适应,改善再现数字数据质量、PLL(锁相环)的跟踪性能,尤其在再现数据的频率变化时,能实现有效的均衡的特征的自适应均衡电路和自适应均衡方法。
背景技术
近年来,随着处理信息量的增大,磁记录再现装置或光记录再现装置的存储容量快速增大,因而需要提高记录密度。记录密度的增加导致数据质量的劣化,为了确保可靠性,最近采用称为PRML(Partial Response MaximumLikelihood:部分响应最大似然)信号处理方式的方式。这种方式对高密度再现波形具有高再现性能。PRML信号处理方式是指:在随着线记录方向记录密度的增大,信号高频段分量的振幅劣化,且信噪比增大的再现系统中,通过有意添加波形相干,使再现信号不需要高频段分量,而且通过兼用由考虑所述波形相干的概率计算解调最大概率序列的最大似然译码方法(Maximum Likelihooddecoding method),改善再现数据的差错率。
PRML信号处理方式的PR进行有意添加波形相干的处理,并进行滤波处理,使其符合系统的PR形式。达到PR形式的均衡(滤波)中常用的组成是:用模拟滤波进行前均衡后,又用后置数字自适应滤波器进行调整。然而,由于记录媒体的偏差等,模拟滤波器中的PR均衡往往错位。后置数字自适应滤波器通过进行自适应均衡,减少前均衡的均衡偏差的影响。
PRML信号处理方式的ML是最大似然译码,在解调器输入信号序列之间具有相关性时取得特性的改善,使最大概率数据译码。PRML中,利用PR使解调器输入信号序列之间具有相关性,因而获得改善。由于上述ML是同步电路,需要与再现信号同步的时钟信号。然而,例如光盘装置的再现信号因主轴电机旋转不稳等而频率有些变化。为了跟踪此变化,需要称为PLL(锁相环)的电路。
在这些PRML信号处理方式和使用PLL的系统中,最近付诸实用的有采用使用插补的数字PLL系统。用这种方式时,能减少模拟部件。由于模拟—数字变换器不进入PLL的环路,即使模拟—数字变换器与PLL之间插入前置滤波器,也不增加PLL的环路延迟,可达到性能改善。能几乎完全仅用数字电路构成系统,没有PLL的模拟部件,消除模拟电路偏差的问题(例如参考JP10-27435A的第4页~第7页、图1)。
使用上述数字PLL的系统中,由于以数字滤波器构成前置滤波器,通过设定该滤波器的系数,能自由改变数字滤波器的特性。因此,能在前均衡的时候使再现信号为期望的频率特性,从而在PLL的前级可实现最能获得PLL性能的频率特性。
图8示出实现此前置滤波器自适应的组成例。自适应进行如下。使用插补的数字PLL在图8中是相位同步单元103。此相位同步单元103中,对作为前置滤波器的第1数字均衡单元102的输入输出信号双方都进行重取样,使相位同步。第1数字均衡单元102的输出信号在第1插补单元1031受到重取样,第1数字均衡单元102的输入信号经“延迟”后,在A/D变换信息插补单元802受到重取样。在虚拟系数运算单元802用这些重取样的第1数字均衡单元102的输入输出信号运算第1数字均衡单元102的抽头系数。这里,第1数字均衡单元102和虚拟系数运算单元802是以不同的频率(例如频率A和频率B)进行运作的运算单元,因而虚拟系数运算单元802获得的抽头系数通过作频率变换的比率变换器803送回第1数字均衡单元102。通过用此比率变换器803,可形成前置滤波器的自适应控制(例如参考JP2001-184795A的第6页~第9页、图1)。
然而,上述系统如果模拟—数字变换器的取样频率与PLL的取样频率之差大,则进行抽头系数的比率变换的比率变换器803的负载大,为了保持性能,比率变换器803内部需要高次插补,必须加大电路规模。
例如,在从线密度一定的光盘媒体读出数据时,以CAV(Constant AngularVelocity:恒定角速度)方式进行读出的情况下,在光盘媒体的内周和外周读出的数据的频率大为不同。然而,使用上述数字PLL的系统中,模拟—数字变换器的取样频率大致固定。数字PLL进行重取样,以便与数据的频率同步。此例的情况下,模拟—数字变换器的取样频率与PLL的重取样频率的比率进行等于或大于2倍的变动,因而存在比率变换器803要求能承受此变动的性能的问题。
又,此系统中,模拟—数字变换器的取样频率高于PLL的重取样频率。数字信号处理中,用越高的频率进行运算,运算精度越提高,但上述系统用低频率(即重取样后的信号)进行前置滤波器的抽头系数运算,因而存在得不到运算精度提高的问题。
发明内容
为了解决上述课题,本发明的自适应均衡电路,具有对从记录媒体读出的信号进行取样的模拟—数字变换单元、对所述模拟—数字变换单元的输出进行波形均衡的第1数字均衡单元、对所述第1数字均衡单元均衡后的信号进行相位同步的相位同步单元、从所述相位同步单元加以相位同步后的信号产生所述第1数字均衡单元的均衡目标值的均衡目标值产生单元、以及从所述模拟—数字变换信息和所述第1数字均衡单元均衡后的信号和所述均衡目标值运算所述第1数字均衡单元的抽头系数的第1系数运算单元。由于用重取样前的频率(模拟—数字变换器的取样频率)运算抽头系数,不需要比率变换器,又由于用高于重取样后的频率的频率进行运算,能取得运算精度的提高,而且硬件化时可减小电路规模。
本发明的第1发明的自适应均衡电路,具有对从记录媒体读出的信号进行取样的模拟—数字变换单元、对所述模拟—数字变换单元的输出进行波形均衡的第1数字均衡单元、对所述第1数字均衡单元均衡后的信号进行相位同步的相位同步单元、从所述相位同步单元加以相位同步后的信号产生所述第1数字均衡单元的均衡目标值的均衡目标值产生单元、以及从所述模拟—数字变换单元的输出和所述第1数字均衡单元均衡后的信号和所述均衡目标值运算所述第1数字均衡单元的抽头系数的第1系数运算单元。由于用重取样前的频率运算抽头系数,不需要比率变换器,又由于用高于重取样后的频率的频率进行运算,能取得运算精度的提高,而且硬件化时可减小电路规模。
根据本发明的所述第1发明的自适应均衡电路,抽头系数不需要比率变换,因而即使模拟—数字变换器的取样频率与PLL的重取样频率之差变动,规模也不大,又由于能用高于重取样频率的频率进行信号处理,能进行有效利用频带的均衡单元的自适应控制,从而可提高再现信号质量,并可提高对异常信号的播放能力。
第2发明是第1发明所述的自适应均衡电路,其中,所述均衡目标值产生单元具有产生作为所述相位同步后的信号的均衡目标值的虚拟目标值的虚拟目标值产生单元、以及从所述虚拟目标值产生所述相位同步单元在进行相位同步前的均衡目标值的真实目标值的均衡目标相位旋转单元。均衡目标旋转单元仅使虚拟目标值旋转就能方便地产生均衡目标值。
根据上述第2发明所述的自适应均衡电路,由于用相位同步后的信号求均衡目标值,可靠性高;其后立即变换成相位同步前的频率进行运算,因而能作信号处理,可进行有效利用频带的均衡单元的自适应控制。
第3发明是第1或第2发明所述的均衡电路,其中,所述第1数字均衡单元是抽头系数为对称型的FIR滤波器。通过所述第1数字均衡单元中不进行相位控制,能防止锁相环与自适应均衡环竞争。
根据上述第3发明所述的自适应均衡电路,将进行均衡的FIR滤波器的抽头系数取为左右对称型,因而能减小规模,可防止相位同步与相位控制的竞争。
第4发明是第1发明所述的均衡电路,其中,具有输入所述相位同步单元加以相位同步后的信号并进行均衡的第2数字均衡单元、以及从所述相位同步单元加以相位同步后的信号和所述第2数字均衡单元均衡后的信号运算所述第2数字均衡单元的抽头系数的第2系数运算单元。其中具有前置、后置两种均衡单元,因而能进一步改善再现信号质量。
根据上述第4发明所述的自适应均衡电路,通过在相位同步后进行后置数字自适应均衡,能调整进一步的均衡,达到再现信号质量的改善。
第5发明是第4发明所述的均衡电路,其中,所述第2数字均衡单元是抽头系数为非对称型的FIR滤波器。通过也在所述第2数字均衡单元控制相位,即使再现信号通过群延迟特性不平坦的传输线路,也能校正。
根据上述第5发明所述的自适应均衡电路,通过将相位同步后进行后置数字自适应均衡的FIR滤波器的抽头系数取为非对称型,也能进行群延迟特性的校正,达到再现信号质量的改善。
第6发明是第2发明所述的均衡电路,其中,所述相位同步单元是具有插补所述第1数字均衡单元均衡后的信号的第1插补单元,以及从第1插补单元的输出运算所述第1插补单元的插补位置的插补位置运算单元的锁相环,所述均衡目标相位旋转单元是插补所述虚拟目标值以取得所述真实目标值的第2插补单元,并且由所述插补位置运算单元运算所述第2插补单元的插补位置。通过使用插补,便于求出第1数字均衡单元均衡的信号的相位滑移后的信号、虚拟目标值的相位滑移后的信号两者。
根据上述第6发明所述的自适应均衡电路,利用插补完成相位同步,同样也利用插补完成均衡目标值的相位变换,并且用同一插补位置运算单元或具有相同功能的插补位置运算单元的控制进行这两种插补,从而达到规模减小、实现方便。
第7发明是第6发明所述的均衡电路,其中,所述第1插补单元和第2插补单元是FIR滤波器,所述插补位置运算单元输出抽头系数作为插补位置信息,如果使n为抽头数时的各抽头系数为COE(n),则供给所述第1插补单元的抽头系数h1表示为h1={COE(1)COE(2)COE(3)……COE(n)},并且在所述第2插补单元的抽头数与所述第1插补单元的抽头数相同时,供给第2插补单元的抽头系数h2形成使所述h1左右反转的关系如下:h2={COE(n)COE(n-1)COE(n-2)……COE(1)},或者输入使该系数h2延迟的系数;所述第2插补单元的抽头数与所述第1插补单元的抽头数不同时,使m为抽头数,则具有与所述h1相同的相位特性的系数h3备有表示为h3={COE(1)COE(2)COE(3)……COE(m)}的系数,并且供给第2插补单元的抽头系数h4是使所述h3左右反转的系数,即h4={COE(m)COE(m-1)COE(m-2)……COE(1)},或者输入使该系数h4延迟的系数。仅用抽头系数反转,不另外设置专门单元,就能进行第1数字均衡单元均衡的信号和虚拟目标值这两个信号的插补。
根据上述第7发明所述的自适应均衡电路,在将所述两个插补单元取为FIR滤波器,并且插补位置运算单元输出抽头系数,作为插补位置的信息的情况下,上述公式那样形成两个插补滤波器的系数,从而达到规模减小、便于实现。
第8发明是第3发明所述的均衡电路,其中,即使所述相位同步单元中进行的相位同步为模拟状态,所述第1系数运算单元也对第1数字均衡单元供给其运算的抽头系数,以进行自适应均衡。利用第1数字均衡单元为对称型且不进行相位控制,能实现防止因均衡偏差而使PLL的牵引劣化。
根据上述第8发明所述的自适应均衡电路,即使相位同步为模拟状态也启动均衡单元的自适应控制,因而能改善均衡偏差造成的PLL的牵引性能劣化,可改善再现信号质量,并且能提高对异常信号的播放能力。
第9发明是第3或第6发明所述的均衡电路,其中,具有监视所述相位同步单元中进行的相位同步的频率误差的频率误差监视器,并且在所述频率误差小于规定值时,所述第1系数运算单元将运算的抽头系数供给第1数字均衡单元,以启动自适应均衡。利用第1数字均衡单元为对称型并且不进行相位控制,使频率误差小,则启动自适应均衡也能不发散地进行均衡,可防止因均衡偏差而使PLL牵引劣化。
根据上述第9发明所述的自适应均衡电路,具有对相位同步的频率误差进行监视的频率误差监视器,并且在该频率误差监视器检测出的频率误差小于任意设定值时,启动均衡单元的自适应均衡,从而能使自适应均衡控制不发散,改善均衡偏差造成的PLL的牵引性能劣化,改善再现信号质量,并且能提高对异常信号的播放能力。
第10发明是第9发明所述的均衡电路,其中,具有频率牵引单元,该单元使所述插补位置运算单元的运算中用的频率信息变化,以减小所述频率误差监视器检测出的频率误差。利用所述频率牵引单元的频率牵引,使频率误差变小,则启动自适应均衡也能不发散地进行均衡,可防止因均衡偏差而使PLL牵引劣化。
根据上述第10发明所述的自适应均衡电路,通过与相位同步单元分开,另外配备频率牵引单元110,改善PLL牵引性能,因而改善均衡性能,形成PLL牵引性能进一步改善的性能改善的良好环路,能改善均衡偏差造成的PLL性能的劣化,提高再现信号质量,并可提高对异常信号的播放能力。
第11发明是一种自适应均衡方法,将从记录媒体读出的信号均衡成期望特性,具有对读出的信号取样的步骤、对取样后的信号进行波形均衡的步骤、对波形均衡后的信号进行相位同步的步骤、从相位同步后的信号产生所述波形均衡的均衡目标值的步骤、以及从所述取样后的信号和所述波形均衡后的信号和所述均衡目标值运算所述波形均衡用的抽头系数的步骤。由于用重取样前的频率运算抽头系数,不需要比率变换器,又由于用高于重取样后的频率的频率进行运算,取得运算精度的提高。
根据上述第11发明所述的自适应均衡方法,由于不需要抽头系数的比率变换,即使进行取样的取样频率与PLL的重取样频率之差变动,规模也不大,能用高频进行信号处理,因而能进行有效利用频带的均衡的自适应控制,可提高再现信号质量,并可提高对异常信号的播放能力。
第12发明是一种自适应均衡方法,将从记录媒体读出的信号均衡成期望特性,具有对读出的信号取样的步骤、对取样后的信号进行波形均衡的步骤、对波形均衡后的信号进行相位同步的步骤、产生作为相位同步后的信号的均衡目标值的虚拟目标值的步骤、从所述虚拟目标值产生作为进行相位同步前的均衡目标值的真实目标值的步骤、以及从所述取样后的信号和所述波形均衡后的信号和所述真实目标值运算所述波形均衡用的抽头系数的步骤。由于用重取样前的频率运算抽头系数,不需要比率变换,又由于用高于重取样后的频率的频率进行运算,取得运算精度的提高,并且求出虚拟目标值后能方便地产生真实目标值。
根据上述第12发明所述的自适应均衡方法,由于用相位同步的信号求出均衡目标值,可靠性高,又由于其后立即变换成相位同步前的频率进行运算,能作信号处理,可进行有效利用频带的均衡单元的自适应控制。
第13发明是第1发明所述的自适应均衡电路,其中,具有用一个或多个阈值将所述相位同步单元的频率信息判为多个状态的频率信息阈单元、存储与所述频率阈单元判别的状态对应的抽头系数用的存储器、对所述第1数字均衡单元供给抽头系数时选择所述第1系数运算单元或所述存储器的输出的均衡系数选择单元、测量所述频率信息阈单元判别的状态中所述状态的持续时间并与规定值比较的状态时间测量单元、控制所述第1系数运算单元的运算的启动或停止的系数运算控制单元、所述状态时间测量单元中所述持续时间大于规定值时将停止所述第1系数运算单元中的运算的指示传给所述系数运算单元并且将所述系数运算单元停止后的抽头系数存储在所述存储器的与所述频率信息阈单元判别的状态对应的位置的系数存储器存储处理单元、以及状态变化处理单元,该状态变化处理单元在所述频率信息阈单元判别的状态变化时,所述存储器中存储与变化后的状态对应的抽头系数的情况下,切换所述均衡系数选择单元,使该抽头系数供给所述第1数字均衡单元,而且将停止所述第1系数运算单元中的运算的信息传给所述系数运算控制单元,在所述存储器中未存储与变化后的状态对应的抽头系数的情况下,切换所述均衡系数选择单元,使作为第1系数运算单元的运算结果的抽头系数供给所述第1数字均衡单元,而且将启动所述第1系数运算单元中的系数运算的信息传给所述系数运算控制单元。
第14发明是一种自适应均衡电路,其中,具有对从记录媒体读出的信号进行取样的模拟—数字变换单元、对所述模拟—数字变换单元的输出进行波形均衡的第1数字均衡单元、对所述第1数字均衡单元均衡后的信号进行相位同步的相位同步单元、用一个或多个阈值将所述相位同步单元的频率信息判为多个状态的频率信息阈单元、预先存储分别与所述频率信息阈单元判别的多个状态对应的抽头系数用的第2存储器、以及根据所述频率信息阈单元判别的状态的变迁对所述第1数字均衡单元供给与所述状态对应的抽头系数的状态变化系数供给单元。
附图说明
图1是本发明实施方式1的自适应均衡电路的图;
图2是说明实施方式中均衡目标检测用的图;
图3是实施方式中具有左右对称的抽头系数的FIR滤波器的组成图;
图4是实施方式中相位同步单元的组成图;
图5是说明实施方式中控制均衡目标值的相位的插补滤波器的特性用的第1图;
图6是说明实施方式中控制均衡目标值的相位的插补滤波器的特性用的第2图;
图7是本发明实施方式2中的自适应均衡电路的图;
图8是实施方式中简易地示出已有技术例的图;
图9是示出频率误差监视器109的组成的图;
图10是说明本发明实施方式2的运作用的图;
图11是本发明实施方式3中的自适应均衡电路的图。
实施发明用的最佳方式
实施方式1
下面,用图1至图6和图8说明发明的实施方式。
本实施方式是采用PRML信号处理的数字读通道,该通道在图1中,用第1数字均衡单元102对从记录媒体读出的信号通过放大器(未示出)、限制频带用的低通滤波器(未示出)等后在模拟—数字变换单元101取样的信号进行自适应均衡,并且在相位同步单元103加以相位同步后,在第2数字均衡单元106自适应地调整均衡,并且在最大似然译码单元108进行译码,输出2值数据。
由低通滤波限制频带的信号在模拟—数字变换单元101受到取样,变换成数字数据。说明此模拟—数字变换单元101的取样频率。现在,例如使主轴电机的速度为1倍速,并将数据写入光盘后,以1倍速再现写入数据的纹道,则数据的写入时钟频率与数据的读出频率(通道频率)大致相同。然而,本发明由于在用模拟—数字变换单元101取样后进行相位同步,模拟—数字变换单元101的取样与读出数据不同步。因此,为了读出数据,模拟—数字变换单元101的取样频率必须等于或高于数据的读出时钟频率。
用第1数字均衡单元102对模拟—数字变换单元101以略高于数据读出时钟频率的频率取样的信号(模拟—数字变换信息)进行均衡。本实施方式决定用PR(3、4、4、3)方式。
第1数字均衡单元102的组成为FIR(Finite Impulse Response:有限脉冲响应)滤波器,可用第1系数运算单元105输出的抽头系数A控制传递函数。本实施方式中,第1数字均衡单元102进行达到PR(3、4、4、3)的均衡。自适应进行抽头系数控制的方法有若干,但现举采用LMS(Least Mean Square:最小均方)算法的自适应均衡为例进行说明。LMS算法是将系数运算成与均衡目标值的平方误差为最小的方法,其运算式如式1。
式1
h(n+1)=h(n)+(1/2)*μe(n)u(n)
h(n):自适应前的滤波器系数矢量
h(n+1):自适应后的滤波器系数矢量
μ:步长参数
e(n):第n次循环时的误差信号
u(n):第n次循环时的抽头输入矢量
e(n)=d(n)-uT(n)h(n)
e(n):误差信号
d(n):期望响应
uT(n):抽头矢量输入转置
使LMS算法运转时,系数h(n)逼近最佳值h0,使误差信号e(n)最小,即均衡误差最小。使用此算法,需要均衡器的输入输出信号和均衡目标值(期望响应)。
均衡器的输入输出信号、即模拟—数字变换信息和第1数字均衡单元102的输出已经存在。成为问题的是均衡目标值。求出均衡目标值的方法例如有如下的方法。正确的取样点上,已知均衡PR(3、4、4、3)的信号取0、3、7、11、14这5个值,因而正确取样点上如果能取样,求出均衡目标值就不那么难。例如,可通过设4个阈值1.5、5、9、12.5,按阈值进行虚拟判断,使信号小于1.5时为0,信号在1.5与5之间则为3,并将该结果估计为均衡目标值(图2)。然而,这是正确取样点上能取样,即相位能同步,且能进行通道频率上的取样时的例子。本实施方式在模拟—数字变换单元101与相位同步单元103之间插入第1数字均衡单元102,并且在相位同步单元103进行相位同步前用略高于通道频率的频率进行取样。即,即使第1数字均衡单元102均衡的信号正确均衡到PR(3、4、4、3),也不能进行正确取样点上的取样,因而不形成0、3、7、11、14、15这5个值。因此,不能用上述阈值直接估计均衡目标值。
其考虑方法有已有技术中所示的JP2001-184795A的方法。为了能与作为本发明实施方式的图1比较,图8示出此已有技术例。对与上述图1相同的组成部分采用相同的符号,省略说明。此图8的例子不仅对第1数字均衡单元102的输出信号,而且对第1数字均衡单元102的输入信号,都用A/D变换单元801,应用相位同步,对正确取样点上的信号进行重取样。由于正确取样点上的信号进行重取样(相位同步),便于用上述阈值的虚拟判断等进行均衡目标值估计。用此方法能求出正确取样点上取样的均衡器输入输出信号和均衡目标值,并使用这些信号在虚拟系数运算单元802求出第1数字均衡单元102用的抽头系数。但是,第1数字均衡单元102是用进行相位同步前的频率进行工作的电路。因此,需要又从相位同步的信号推算,又将取样频率上的抽头系数(虚拟抽头系数)变换成进行相位同步前的取样频率的抽头系数(真实抽头系数)。所以需要比率变换器803。然而,取样频率与重取样频率之差越大,此比率变换器803的负载越大,保不住性能。例如在光盘媒体的纹道位置变化时、主轴电机速度变化时等情况下,该两个频率之差变动。而且,此方法在进行相位同步后进行抽头系数运算,得不到运算精度的提高。上文已阐述使用PLL的系统通常取样频率>重取样频率。即,以频率延迟的部分进行运算。数字信号处理中,用高频运算能提高运算精度。这点已熟知。
与上述已有例相反,本发明在图1中,能用第1系数运算单元102以进行相位同步前的模拟—数字变换单元101的取样频率运算第1数字均衡单元102的抽头系数A。即,不需要上述方法的缺陷的比率变换器803,进一步提高信号处理精度。用本发明,则比上述例子规模小,且性能也可改善。
本发明中,用均衡目标值产生单元104从相位同步单元103加以相位同步后的信号求出相位同步前在取样频率上的均衡目标值。例如,虚拟目标值产生单元1041中,用上述阈值的虚拟判断求出重取样频率上的均衡目标值、即虚拟目标值后,用第2插补单元(均衡目标相位旋转单元)1042求出相位同步前的取样频率上的均衡目标值、即真实目标值。然后,在第1系数运算单元105根据第1数字均衡单元102的输入输出信号和真实目标值运算抽头系数A。此方法,则不需要抽头系数的比率变换器803,并且用高取样频率进行信号处理,因而运算精度提高。
为了进一步详细说明求上述相位同步前的取样频率上的均衡目标值(即真实目标值)的方法,先说明相位同步单元103的相位同步方法。图4示出相位同步单元103的组成例。
插补单元401(图1中为第1插补单元1031)使第1数字均衡单元102均衡后的信号相位滑移到正确取样点的相位。在插补位置运算单元1032运算插补单元401进行插补所需的插补单元1032对插补位置信息的抽头系数。
本发明中,此插补带来的正确取样点的信号或取得正确取样点的过程的信号(正在牵引的信号)是受到“重取样”的信号,是相位同步单元103的输出信号。实际上,即使进行取样后不修正也能通过设置保持单元等得以实现。因此,“重取样”是指包括用保持单元形成的“虚拟重取样”且方便的叫法。
将插补后的信号(重取样后的信号)输入到相位误差检测单元402,该单元402检测出相位误差。将检测出的相位误差输入到环滤波器403,而环滤波器403输出频率信息。将所得的频率信息输入到频率—相位变换器404,频率—相位变换器404输出下一应采用的相位信息。插补系数选择单元405根据该相位信息,选择抽头系数h1。插补单元401用该抽头系数h1使信号的相位滑移。这样,就构成锁相环。
首先,插补单元401的组成是FIR滤波器。如上文所述,此滤波器是使相位滑移的滤波器。该滤波器例如可用称为奈奎斯特滤波器的滤波器。其特性的增益频率特性大致平坦,能仅使相位滑移。设相位为分辨率π/x(这里所说的相位是用奈奎斯特频率归一化且π上为1取样份额的相位),则准备x组抽头系数的组合,并且在插补系数选择单元405根据相位信息决定使用哪个系数时,用选择的系数的相位特性使信号的相位滑移。
其次,相位误差检测单元402例如有检测出零交叉点后、检测出相位误差的方法。首先是检测出零交叉点,可通过设定阈值求出该点。例如,分别检测出信号大于阈值A的情况(状态a)、小于阈值B之间的情况(状态b)、阈值A与阈值B之间的情况(状态c),信号从状态a或状态b变化到状态c时,变化后的取样点是零交叉点。从状态c变化到状态a或状态b时,变化前的取样点是零交叉点。通过判断这些零交叉点上的信号振幅和状态转移,可获得相位误差的大小和方向的信息。
接着,虽然是环滤波器403,但进行插入,以便形成不残留恒定相位误差的2次环。例如,做成全积分型2次环时,具有对相位误差积分后乘常数和加相位误差的组成。
接着,频率—相位变换单元404进行频率—相位变换。已熟知用积分4042构成频率—相位变换。但是,频率误差恒定存在时,进行积分,则相位信息的数值相加后,变成庞大。本实施方式中,作为插补单元1031的输入输出频率的模拟—数字变换单元101的取样频率及重取样频率存在恒定频率误差。为了防止数据庞大,例如可构成偏移相位π(1取样份额的相位)时,使相位旋转。即,用0~1024(十进制,下文简为dec)表示从无相位偏移至相位偏移1取样份额,则数值变成1024(dec)时,返回0(dec)。设置频率—相位变换单元404的加法器4041,以调节环滤波器403输出的频率信息,并且加法器4041的另一输入端连接后文阐述的频率牵引单元110。不用频率牵引单元110时,不需要加法器4041。
接着,插补系数选择单元405根据相位信息选择使相位滑动的系数。
这样,用相位同步单元103进行同步。
根据上述相位同步方法说明第2插补单元1042。
第2插补单元1042由FIR滤波器构成。首先,在与第1插补单元1031抽头系数相同时,第1插补单元1031和第2插补单元1042用相同的组成实现。第2插补单元1031将第1数字均衡单元102均衡后的频率的信号变换成重取样频率的信号。第2插补单元1042进行与此相反的处理。即,将重取样频率的均衡目标值(即虚拟目标值)变换成相位同步前的取样频率的均衡目标值(即真实目标值)。作为此方法,有将第1插补单元1031使用的抽头系数左右翻转后,用于第2插补单元1042的方法。n为抽头数时,如果使各个抽头系数为COE(抽头编号),则输入到第1插补单元1031的抽头系数表示成h1={COE(1)COE(2)COE(3)……COE(n)},输入到第2插补单元1042的抽头系数表示成将h1左右翻转的h2={COE(n)COE(n-1)COE(n-2)……COE(1)}。图5示出系数的例子,图6示出使用图5的系数时的滤波器特性。
现在,第1插补单元1031的抽头系数从图5、图6的抽头系数(a-1)变化到抽头系数(a-2)时,第2插补单元1042的抽头系数从(b-1)变化到抽头系数(b-2)。可知这时第1插补单元1031的相位特性的变化与第2插补单元1042的相位特性的变化相同。相位特性的变化就是指频率的变化,在第1插补单元1031将模拟—数字变化单元101的取样频率的信号重取样到重取样频率的信号时,第2插补单元1042能进行与其相反的控制。此方法不需要新设专用单元,便于实现。
接着,与第1插补单元1031抽头数不同时,例如为了减小规模,以少于第1插补单元1031的抽头数的数量构成第2插补单元1042的抽头数时,使第1插补单元1031的抽头数为n,第2插补单元1042的抽头数为m的情况下,m<n。准备具有与h1相同的特性的用后文所述方法取得的h3={COE(1)COE(2)COE(3)……COE(m)},并供给第2插补单元1042作为将h3左右翻转的系数的h4={COE(m)COE(m-1)COE(m-2)……COE(1)}。
此情况下,可考虑h3取为h1应用方形窗并减去抽头数的方法、或h3取为h1应用方形窗并减去抽头数后又进一步应用另一窗函数取出有限长非线性分量的方法、或具有预先用这些方法求出的系数作为第2插补单元1042用的系数表的方法等。插补滤波器的抽头系数一般是使用在取样函数中应用窗函数(汉明函数和哈宁函数等)去除有限长非线性分量的。
这样,通过这样使用左右反转的系数,使第2插补单元1042能方便地进行与第1插补单元1031互逆的信号频率控制。
通过上文所述那样安排,能用第2插补单元1042求出真实目标值。第1系数运算单元105中,能根据此真实目标值和第1数字均衡单元102的输入输出信号,用模拟—数字变换单元101的取样频率进行抽头系数的运算,而且达到运算精度高于已有例。数字信号处理中,能以高频进行运算,是非常大的优点。
本实施例将第1数字均衡单元102和第1插补单元1031作为分别开的FIR滤波器介绍,但也可对两个FIR滤波器的系数进行对合,从而作为1个FIR滤波器。
上文阐述以FIR滤波器构成第1数字均衡单元102,但使该滤波器为抽头系数左右对称的结构,则产生新的优点。图3示出抽头系数左右对称型的FIR滤波器的组成例。作为使抽头系数A左右对称的一个优点,可列举规模变小。抽头数n例如为奇数,则滤波器的乘法器的数量可减少到(n+1)/2个,而且第1系数运算单元105用的乘法器也能同样减少,因此达到规模减小很大。
作为做成左右对称的抽头系数的另一优点有:防止相位控制的竞争。本发明的组成结构的自适应均衡环和锁相环成为双环,用第1数字均衡单元102控制相位时,可能引起与锁相环竞争。通过将抽头系数A取为左右对称,能改进成第1数字均衡单元102不进行相位控制。但是,即使不是对称型也可不控制相位,因而结构上做成该控制的频带与相位同步单元103的频带差别大,则可形成即使控制相位,也难以引起竞争。
接着,说明频率误差监视器109和频率牵引单元110。
上文已阐述可通过将第1数字均衡单元102的抽头系数A取为左右对称,形成不进行相位控制。利用这点,即使为相位不锁定状况,也可使自适应均衡运作。相位不锁定的状况下使自适应运作的问题是均衡目标值未估计好而用均衡单元进行相位控制时,自适应均衡控制发散。然而,做成均衡单元不控制相位,则产生优点:即使相位不锁定,且均衡目标值未估计好,也难以引起控制发散。尽管如此,频率偏移很大时,存在控制发散的危险性。因此,为了防止这点,设置频率误差监视器109。通过设置该监视器,可在频率误差小于任意值时,启动自适应控制。它带来的优点可列举:某些原因使均衡偏差而相位同步单元103难以牵引时,也能通过预先进行自适应均衡解决此问题。即,信号特性异常时,PLL牵引使差错急剧减少。信号特性正常时,通过预先减少均衡误差,能抑制抖动量,可筛选有利于PLL的信号。
图9示出上述频率误差监视器109的例子。首先说明频率信息。从频率相位变换单元404输出的重取样频率信息可知相位同步单元103用模拟/数字单元101的取样频率的几倍的比率进行重取样。例如模拟—数字变换单元101的取样频率为110MHz,且相位同步单元103重取样成100MHz的重取样频率信息为值256(dec),则值512(dec)表示模拟—数字变换单元101的取样频率为120MHz,且相位同步单元103重取样成100MHz时的重取样频率信息。按照这样,比率与频率信息分别具有对应的值。这时的比率取为比率A。
接着,阐述求出相当于实际应取样的比率的频率信息的例子。基于汇集模式的频率信息运算单元1091运算频率信息如下。光盘媒体记录的数据中,每一一定数据数存在汇集模式时,从模拟—数字变换单元101的输出对两个汇集模式之间的取样数进行计数,并从该取样数产生基于汇集模式的频率信息。例如,每1000个记录数据存在记录模式,并且上述那样对汇集模式间的取样数进行计数的结果为1100个,则可知模拟—数字变换单元的取样频率为数据频率的1.1倍。基于汇集模式的频率信息运算单元1091能求出大致正确的取样频率与应取样的频率的比率,并输出与该比率对应的频率信息。这时的比率取为比率B。
频率误差监视器109对相当于相位同步单元103当前进行的重取样的比率(比率A)的频率信息和相当于实际应取样的比率(比率B)的频率信息进行比较,其差额大于某判定值时,对第1系数运算单元105发送不进行抽头系数运算用的控制信号,或其差额小于某判定值时,对第1系数运算单元发送进行抽头系数运算用的控制信号。
接着,频率信息差运算单元1092运算差额(频率误差),以便上述那样比较频率信息。即,运算频率—相位变换单元404输出的频率信息与基于汇集模式的频率信息运算单元1091输出的频率信息的差额。频率信息差判断单元1093中,对该频率误差比较是否大于未示出的寄存器设定的判定值,并将比较结果输出到第1系数运算单元105和频率牵引单元110。第1系数运算单元105在频率信息差判断单元1093输出的控制信号示出频率误差大于判断值时,不进行抽头系数运算,而示出小于判断值时,进行抽头系数运算。
接着,说明频率牵引单元110。如上文所述,频率误差小时,能启动自适应控制。利用上述相位同步单元103的相位同步控制进行控制,使该频率误差变小。然而,锁相环的频率牵引范围存在界线,所述频率误差往往只能始终不变小。因此,通过重新设置减小该频率误差的控制,取得性能进一步提高。进行此控制的就是频率牵引单元110。频率牵引单元110例如根据频率信息判断单元1093的结果,如果得出频率信息差运算单元1092输出的频率误差大于判断值的结果,就将频率误差输入到频率—相位变换单元404的加法器4041,从而使相位同步单元103的重取样频率与实际应取样的频率对应。或者得出频率误差小于判断值的结果,则通过将0输入到频率—相位变换单元404的加法器4041,不进行使用频率牵引单元110的频率牵引。说明了用频率牵引控制重取样频率信息,但不限于本实施例,也可不控制重取样频率的信息,而通过控制模拟—数字变换单元101的取样频率进行频率牵引。
这样就能进入良好的性能改善的控制环:通过分别改善相位同步(包括频率牵引)和自适应均衡的性能,使相位同步性能改善,则自适应均衡性能改善,使自适应均衡性能改善,则相位同步性能改善;从而取得性能大提高。
接着,说明第2自适应均衡。后置自适应均衡根据第2数字均衡单元106的输入输出信号,在第2系数运算部107例如用式1的LMS算法运算抽头系数B,对第2数字均衡单元106的传递特性进行自适应控制。本实施例中,第2数字均衡单元106是可具有非左右对称型抽头系数B的FIR滤波器,将第2系数运算部107的组成取为可运算与其对应的非左右对称系数。将系数取为非左右对称的优点源于再现信号通过某些群延迟不平坦的特性的传输线路时,可进行该方面的校正。将该左右非对称的信息用于第1数字均衡单元102的结构,也是有效的方法。
如上文所述,为了进行自适应均衡,需要均衡单元的输入输出信号和均衡目标值。作为第2数字均衡单元106的均衡目标值,可考虑使用虚拟目标值产生单元1041中求出的虚拟目标值的方法、或新设从第2数字均衡单元106的输出信号估计均衡目标值的第2虚拟目标值产生单元(未示出)的方法等。将求出的均衡目标值、第2数字均衡单元106的输入输出信号输入到第2系数运算部107,以运算系数。
将这样用后置自适应均衡进一步调整均衡的信号输入到最大似然译码单元108,利用信号序列PR(3、4、4、3)之间的相关,运算当前能取的状态、各自具有的概率的大小等。用该概率运算,能对概率最大的数据进行译码。
对由最大似然译码单元108加以2值化的数据进行记录码的译码,并进行纠错等后,传送到主机。
本发明用光盘装置进行了说明,但不限于本实施方式,只要是需要均衡的信号,DVD-RAM、CD、DVD-ROM等光盘、HDD等磁盘、DSS(数字数据存储器)等磁带等,都能用。
实施方式2
下面,用图7、图10说明本实施方式。图7示出表示本实施方式的组成的图。对与上述实施方式相同的组成部分采用相同的符号,并省略说明。与实施方式1的不同点是具有频率信息阈单元701、存储器702、状态时间测量单元703、状态变化处理单元704、系数存储器存储处理单元705、系数运算控制单元706、以及均衡系数选择单元707。
本实施方式是采用PRML信号处理的数字读通道,该通道用第1数字均衡单元102对从记录媒体读出的信号通过放大器(未示出)、限制频带用的低通滤波器(未示出)等后在模拟一数字变换单元101取样的信号进行自适应均衡,并且在相位同步单元103加以相位同步后,用最大似然译码单元(未示出)进行译码,输出2值数据。
在主轴电机旋转速度产生不稳的情况下,或以CAV方式读出时纹道位置改变的情况下,模拟—数字变换单元101的取样频率与相位同步单元103的重取样频率的比率变化。本实施方式的自适应均衡电路,其特征为:进行与该变化对应的抽头系数的学习,如果比率在一定期间稳定,就不再进行系数学习。
本实施方式中,将以下的情况作为一个例子进行说明:设使模拟—数字变换单元101的取样频率∶相位同步单元103的重取样频率的比率等于1.1∶1.0~1.2∶1.0之间为状态2A,而等于1.2∶1.0~1.3∶1.0之间为状态2B,并且比率在该区间变迁。
实施方式1已阐述图4所示的重取样频率信息对应于相位同步单元103的比率。本实施方式中,设重取样频率信息例如在1.1∶1.0时为256(dec),在1.2∶1.0时为512(dec),在1.3∶1.0时为768(dec)。即,设比率在该区间变迁,因而重取样频率信息在256~768(dec)之间变迁。
频率信息阈单元701对相位同步单元103输出的重取样频率信息减去阈值,从而分成多个状态。现在,如上文所述,分成上述状态2A和上述状态2B,因而将阈值设定为512(dec)。即,重取样频率信息大于512,则比率在1.1∶1.0~1.2∶1.0之间,如果小于512,则在1.2∶1.0~1.3∶1.0之间。将判断结果输出到状态时间测量单元703、状态变化处理单元704、系数存储器存储处理单元705。状态时间测量单元703具有计数器,在频率信息阈单元701输出的状态变化时复原,对处在该状态的期间进行计数。例如,当前状态为2A,则对过去从状态2B变到状态2A后开始、直到现在的时间进行计数。对模拟—数字变换单元101的取样数进行计数,以获得该时间。将计数所得的取样数与未示出的寄存器设定值比较,假设大于设定值时能充分学习,并将该判断传给系数存储器存储处理单元705。
根据状态时间测量单元703的输出,判断为进行充分学习时,系数存储器存储处理单元705对系数运算控制单元706进行传达,使第1系数运算单元105的运算停止。同时还将第1系数运算单元105停止运算时的抽头系数写入到存储器702的状态2A的区域,作为与状态2A对应的系数。
系数运算控制单元706根据来自系数存储器存储控制单元705和状态变化处理单元704的控制信号,控制第1系数运算单元105的学习停止和启动处理。
状态变化处理单元704观察频率信息阈单元701输出的状态的变化,例如状态从状态2A变化到状态2B,则从存储器702参考状态2B的区域的抽头系数。倘若存储器702中未存储与状态2B对应的抽头系数,就对系数运算控制单元706通知启动第1系数运算单元105中的系数运算,而且通知均衡系数选择单元707将第1系数运算单元105的输出供给第1数字均衡单元102。反之,存储器702中存储与状态2B对应的抽头系数,则对系数运算控制单元706通知停止第1系数运算单元105中的系数运算,而且通知均衡系数选择单元707将存储器702存放的状态2B所对应的抽头系数供给第1数字均衡单元102。即,状态变换时,如果已经学习与变化后的状态对应的系数,用该学习结果的抽头系数在第1数字均衡单元102进行均衡,尚未学习变化后的状态系数,则用第1系数运算单元105中当前学习的抽头系数,在第1数字均衡单元102进行均衡。
因此,已经学习与当前状态对应的抽头系数,且将其存放到存储器时,可停止第1系数运算装置的学习,从而谋求减小耗电。本实施方式中,可在停止第1系数运算单元105时,均衡目标值产生单元104也停止。
下面,用图10进一步说明状态变化和系数学习操作。
此例的情况为:存储器702未存储系数时,使电路工作并启动,从状态2B变动到状态2A,取样1000后变动到状态2B又取样280后变动到状态2A,取样450后变动到状态2B,又取样1005后变动到状态2A。而且,将与状态时间测量单元703中计数所得的取样数比较的设定值取为500取样。
首先,开始从状态2B变动到状态2A时,状态变化处理单元704参考存储器702的状态2A区域。这时,存储器702中未存储与状态2A对应的系数。因此,状态变化处理单元704对系数运算控制单元706传达,启动第1系数运算单元105中的运算,以便使系数运算控制单元706对第1系数运算单元105启动运算。这时,状态变化处理单元704对均衡系数选择单元707传达将第1系数运算单元105中正在学习的抽头系数供给第1数字均衡单元102的信息,并且均衡系数选择单元707选择第1系数运算单元105输出的抽头系数,输出到第1数字均衡单元102。
接着,状态时间测量单元703观察频率信息阈单元701的输出的状态,测量状态2A且连续的取样数。图10的例子中,在状态时间测量单元703的长于作为寄存器设定值的500取样的期间为状态2A。状态时间测量单元703在计数所得的取样数超过500取样时,对系数存储器705传送超过寄存器设定值的信息。于是,系数存储器存储处理单元705对系数运算处理单元706传送停止第1系数运算单元105中的抽头系数运算的信息。因此,第1系数运算单元105的运算停止,其输出固定在停止时的抽头系数上。同时系数存储器处理单元705还将第1系数运算单元105输出的抽头系数写入到存储器702的状态2A的区域。这样,将状态2A的抽头系数确定为h2a,并加以存储。然后,在接着从状态2A变迁到状态2B前,第1系数运算单元105停止,使供给第1数字均衡单元102的抽头系数固定不变。
然后,从状态2A变到状态2B时,状态变化处理单元704参考存储器702的状态2B的区域。然而,由于存储器702中未存储与状态2B对应的系数,再次启动第1系数运算单元105的运作,将抽头系数供给第1数字均衡单元102。
然后,经历280取样的时间时,状态从状态2B变化到状态2A。由于状态时间测量单元703中对取样数的计数未超过寄存器设定值,不进行上述对存储器703的写入作业。同时状态变化处理单元704还参考存储器702的状态2A的区域。于是,存储器702的状态2A中存储与状态2A对应的系数。因而状态变化处理单元704将停止第1系数运算单元中的抽头系数运算的信息传给系数运算控制单元706,使第1系数运算单元停止。进而,状态变化处理单元704对均衡系数选择单元707传送信息,使其选择对第1数字均衡单元102供给读入的存储器703的值,将状态变化处理单元读入的存储器703的状态2A区域存储的抽头系数供给第1数字均衡单元102。这样,状态变化时,存储器703中存储与该变化后的状态对应的系数,则将该抽头系数供给第1数字均衡单元102。
然后,经历450取样后,从状态2A变化到状态2B。这时,由于存储器702中未存储与状态2B对应的系数,再次启动第1系数运算单元105的运作,将抽头系数供给第1数字均衡单元102。
然后,在1005取样期间,状态保持状态2B不变。因此,状态时间测量单元703在计数到500取样的时刻,判断为能充分学习,系数存储器存储处理单元705使第1系数运算单元105停止,同时还将抽头系数写入到存储器703的状态2B区域。这里也确定状态2B的抽头系数,并作为h2b加以存储。
其后,变化到状态2A时,将存储器703的h2a供给第1数字均衡单元102,变化到状态2B则对其供给存储器703的h2b,并且第1系数运算单元保持停止不变。
综上所述,根据本实施方式,存储器未存储与各状态对应的系数,则使第1系数运算单元105运作,存储该系数,则使第1系数运算单元105停止,用存储器702存储的抽头系数在第1数字均衡单元102进行均衡,因而能实现减小耗电。
本实施方式中,用状态时间测量单元703中对取样数进行计数的方法判断能充分学习,但也可用根据对第1系数运算单元105中求出的均衡误差减去阈值后与阈值的比较,均衡误差小时,判断为能充分学习的方法,
本实施方式中,示出将频率信息阈单元701的阈值设定成一个的例子,也可将设定多个阈值而分别开的状态数增加到3个以上,并学习与各状态对应的抽头系数,将其存储到存储器702。这样,对较宽的频带也能细致地切换抽头系数,因而能减小第1数字均衡单元102的均衡偏差。
本发明不限于本实施方式,只要是需要均衡的信号,DVD-RAM、CD、DVD-ROM等光盘、HDD等磁盘、DSS(数字数据存储器)等磁带等,都能用。
实施方式3
下面,用图11说明本实施方式。对与上述实施方式相同的组成部分采用相同的符号,并省略说明。
本实施方式是采用PRML信号处理的数字读通道,该通道用第1数字均衡单元102对从记录媒体读出的信号通过放大器(未示出)、限制频带用的低通滤波器(未示出)等后在模拟—数字变换单元101取样的信号进行自适应均衡,并且用最大似然译码单元(未示出)进行译码,输出2值数据。
实施方式2中,说明了频率信息阈单元701是用阈值判断多个比率状态的单元,存储器702存储分别与该多个状态对应的抽头系数,则不需要在第1系数运算单元105进行系数运算,仅参考存储器702就能选择与这时的比率对应的抽头系数。
对此进行发展,则可形成以下的结构。例如,用计算机模拟等实现上述实施方式2,并且预先用测试用的再现信号求出与频率信息阈单元701中判断的多个状态全部对应的抽头系数,存储到第2存储器1101。以图10为例进行说明:预先求出与状态2A对应的抽头系数h2a和与状态2B对应的抽头系数h2b,并将这些抽头系数存储到第2存储器1101。
状态变化系数供给单元1102观察频率信息阈单元701输出的状态的变化,如果状态变化,从第2存储器1101读入与变化后的状态对应的抽头系数,并将该抽头系数输入到第3数字均衡单元1101。
这样,就能选择与各重取样频率信息对应的抽头系数。
根据本实施方式,预先利用计算机模拟等求出第1数字均衡单元102中用的抽头系数,并根据重取样频率的变化切换抽头系数,因而不需要学习抽头系数用的电路,能减小电路规模。又由于预先求出抽头系数,能在重取样频率变化后,紧接着用最佳抽头系数进行均衡。
本实施例中,用实施方式2求出抽头系数,但不限于本实施方式,也可用实施方式1等其他方法求出。
本发明不限于本实施方式,只要是需要均衡的信号,DVD-RAM、CD、DVD-ROM等光盘、HDD等磁盘、DSS(数字数据存储器)等磁带等,都能用。
Claims (14)
1、一种自适应均衡电路,其特征在于,包括
对从记录媒体读出的信号进行取样的模拟-数字变换单元、
对所述模拟-数字变换单元的输出进行波形均衡的第1数字均衡单元、
对所述第1数字均衡单元均衡后的信号进行相位同步的相位同步单元、
从所述相位同步单元加以相位同步后的信号,产生所述第1数字均衡单元的均衡目标值的均衡目标值产生单元、以及
从所述模拟-数字变换单元的输出和所述第1数字均衡单元均衡后的信号以及所述均衡目标值,运算所述第1数字均衡单元的抽头系数的第1系数运算单元。
2、如权利要求1所述的均衡电路,其特征在于,
所述均衡目标值产生单元具有产生作为所述相位同步后的信号的均衡目标值的虚拟目标值的虚拟目标值产生单元、以及
从所述虚拟目标值产生作为所述相位同步单元在进行相位同步前的均衡目标值的真实目标值的均衡目标相位旋转单元。
3、如权利要求1或2所述的均衡电路,其特征在于,
所述第1数字均衡单元是抽头系数为对称型的FIR滤波器。
4、如权利要求1所述的均衡电路,其特征在于,包括
输入所述相位同步单元加以相位同步后的信号,并进行均衡的第2数字均衡单元、以及
从所述相位同步单元加以相位同步后的信号和所述第2数字均衡单元均衡后的信号,运算所述第2数字均衡单元的抽头系数的第2系数运算单元。
5、如权利要求4所述的均衡电路,其特征在于,
所述第2数字均衡单元是抽头系数为非对称型的FIR滤波器。
6、如权利要求2所述的均衡电路,其特征在于,
所述相位同步单元是具有插补所述第1数字均衡单元均衡后的信号的第1插补单元,以及从所述第1插补单元的输出,运算所述第1插补单元的插补位置的插补位置运算单元的锁相环,
所述均衡目标相位旋转单元是插补所述虚拟目标值以取得所述真实目标值的第2插补单元,并且由所述插补位置运算单元运算所述第2插补单元的插补位置。
7、如权利要求6所述的均衡电路,其特征在于,
所述第1插补单元和第2插补单元是FIR滤波器,
所述插补位置运算单元输出抽头系数作为插补位置信息,如果使n为抽头数时的各抽头系数为COE(n),则供给所述第1插补单元的抽头系数h1表示为h1={COE(1)COE(2)COE(3)……COE(n)},并且
在所述第2插补单元的抽头数与所述第1插补单元的抽头数相同时,供给第2插补单元的抽头系数h2形成使所述h1左右反转的关系如下:h2={COE(n)COE(n-1)COE(n-2)……COE(1)},或者输入使该系数h2延迟的系数,
所述第2插补单元的抽头数与所述第1插补单元的抽头数不同时,使m为抽头数,则具有与所述h1相同的相位特性的系数h3备有表示为h3={COE(1)COE(2)COE(3)……COE(m)}的系数,并且
供给第2插补单元的抽头系数h4是使所述h3左右反转的系数,即h4={COE(m)COE(m-1)COE(m-2)……COE(1)},或者输入使该系数h4延迟的系数。
8、如权利要求3所述的均衡电路,其特征在于,
即使所述相位同步单元中进行的相位同步为模拟状态,所述第1系数运算单元也对第1数字均衡单元供给其运算的抽头系数,以进行自适应均衡。
9、如权利要求3或6所述的均衡电路,其特征在于,
具有监视所述相位同步单元中进行的相位同步的频率误差的频率误差监视器,并且
在所述频率误差小于规定值时,所述第1系数运算单元将运算的抽头系数供给第1数字均衡单元,以启动自适应均衡。
10、如权利要求9所述的均衡电路,其特征在于,
具有频率牵引单元,该单元使所述插补位置运算单元的运算中用的频率信息变化,以减小所述频率误差监视器检测出的频率误差。
11、一种自适应均衡方法,将从记录媒体读出的信号均衡成期望特性,其特征在于,包括
对读出的信号取样的步骤、
对取样后的信号进行波形均衡的步骤、
对波形均衡后的信号进行相位同步的步骤、
从相位同步后的信号产生所述波形均衡的均衡目标值的步骤、以及
从所述取样后的信号和所述波形均衡后的信号以及所述均衡目标值,运算所述波形均衡用的抽头系数的步骤。
12、一种自适应均衡方法,将从记录媒体读出的信号均衡成期望特性,其特征在于,包括
对读出的信号取样的步骤、
对取样后的信号进行波形均衡的步骤、
对波形均衡后的信号进行相位同步的步骤、
产生作为相位同步后的信号的均衡目标值的虚拟目标值的步骤、
从所述虚拟目标值产生作为进行相位同步前的均衡目标值的真实目标值的步骤、以及
从所述取样后的信号和所述波形均衡后的信号以及所述真实目标值,运算所述波形均衡用的抽头系数的步骤。
13、如权利要求1所述的自适应均衡电路,其特征在于,包括
用一个或多个阈值将所述相位同步单元的频率信息判为多个状态的频率信息阈单元、
存储与所述频率阈单元判别的状态对应的抽头系数用的存储器、
对所述第1数字均衡单元供给抽头系数时,选择所述第1系数运算单元或所述存储器的输出的均衡系数选择单元、
测量所述频率信息阈单元判别的状态中所述状态的持续时间,并与规定值比较的状态时间测量单元、
控制所述第1系数运算单元的运算的启动或停止的系数运算控制单元、
所述状态时间测量单元中所述持续时间大于规定值时,将停止所述第1系数运算单元中的运算的指示传给所述系数运算单元,并且将所述系数运算单元停止后的抽头系数存储在所述存储器的与所述频率信息阈单元判别的状态对应的位置的系数存储器存储处理单元、以及
状态变化处理单元,该状态变化处理单元在所述频率信息阈单元判别的状态变化时,所述存储器中存储与变化后的状态对应的抽头系数的情况下,切换所述均衡系数选择单元,使该抽头系数供给所述第1数字均衡单元,而且将停止所述第1系数运算单元中的运算的信息传给所述系数运算控制单元,在所述存储器中未存储与变化后的状态对应的抽头系数的情况下,切换所述均衡系数选择单元,使作为第1系数运算单元的运算结果的抽头系数供给所述第1数字均衡单元,而且将启动所述第1系数运算单元中的系数运算的信息传给所述系数运算控制单元。
14、一种自适应均衡电路,其特征在于,包括
对从记录媒体读出的信号进行取样的模拟-数字变换单元、
对所述模拟-数字变换单元的输出进行波形均衡的第1数字均衡单元、
对所述第1数字均衡单元均衡后的信号进行相位同步的相位同步单元、
用一个或多个阈值将所述相位同步单元的频率信息判为多个状态的频率信息阈单元、
预先存储分别与所述频率信息阈单元判别的多个状态对应的抽头系数用的第2存储器、以及
根据所述频率信息阈单元判别的状态的变迁,对所述第1数字均衡单元供给与所述状态对应的抽头系数的状态变化系数供给单元。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002349683 | 2002-12-02 | ||
JP349683/2002 | 2002-12-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1720580A true CN1720580A (zh) | 2006-01-11 |
CN100435231C CN100435231C (zh) | 2008-11-19 |
Family
ID=32463046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003801047128A Expired - Fee Related CN100435231C (zh) | 2002-12-02 | 2003-12-02 | 自适应均衡电路和自适应均衡方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7567615B2 (zh) |
JP (1) | JP4480584B2 (zh) |
KR (1) | KR100726787B1 (zh) |
CN (1) | CN100435231C (zh) |
TW (1) | TWI261229B (zh) |
WO (1) | WO2004051648A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101250266B (zh) * | 2008-03-27 | 2011-09-07 | 上海三爱富新材料股份有限公司 | 氟硅共聚橡胶及其制备方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7505537B1 (en) * | 2003-03-25 | 2009-03-17 | Marvell International Ltd. | System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter |
EP1832033A2 (en) * | 2004-12-23 | 2007-09-12 | Philips Intellectual Property & Standards GmbH | Interface circuit as well as method for receiving and/or for decoding data signals |
DE102005039621A1 (de) * | 2005-08-19 | 2007-03-01 | Micronas Gmbh | Verfahren und Vorrichtung zur adaptiven Reduktion von Rausch- und Hintergrundsignalen in einem sprachverarbeitenden System |
JP4945955B2 (ja) * | 2005-08-19 | 2012-06-06 | ソニー株式会社 | タップ係数設計方法及びタップ係数設計装置 |
US7348748B2 (en) * | 2006-06-02 | 2008-03-25 | Delta Tau Data Systems, Inc. | Motorized system and method of control |
US20100215193A1 (en) * | 2009-02-25 | 2010-08-26 | Conexant Systems, Inc. | Speaker Distortion Deduction System and Method |
JP4764939B2 (ja) | 2009-04-14 | 2011-09-07 | 株式会社日立製作所 | 記録条件の調整方法及び光ディスク装置 |
TWI391918B (zh) | 2009-06-15 | 2013-04-01 | Novatek Microelectronics Corp | 資料復原裝置與方法 |
JP5056905B2 (ja) * | 2010-06-16 | 2012-10-24 | 株式会社日立製作所 | 記録条件の調整方法、光ディスク装置および情報の記録方法 |
US8810950B1 (en) * | 2013-03-15 | 2014-08-19 | Lsi Corporation | Data sequence detection in band-limited channels using two stream detector architecture |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787015B2 (ja) | 1989-10-23 | 1995-09-20 | 松下電器産業株式会社 | 可変速再生装置 |
US6307868B1 (en) * | 1995-08-25 | 2001-10-23 | Terayon Communication Systems, Inc. | Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops |
JPH1027435A (ja) | 1996-07-15 | 1998-01-27 | Sony Corp | 再生装置および方法 |
JP3855358B2 (ja) | 1997-04-25 | 2006-12-06 | ソニー株式会社 | 情報再生装置および再生方法 |
JPH1198033A (ja) * | 1997-09-25 | 1999-04-09 | Circuit Design:Kk | ワイヤレス・マイクロホン用uhf帯搬送波fm送信機 |
JPH11345460A (ja) | 1998-06-01 | 1999-12-14 | Hitachi Ltd | 光ディスク装置 |
JP2999759B1 (ja) * | 1998-10-13 | 2000-01-17 | 松下電器産業株式会社 | デジタル再生信号処理装置 |
JP2001184795A (ja) | 1999-12-24 | 2001-07-06 | Nec Corp | 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置 |
JP3486145B2 (ja) * | 2000-01-17 | 2004-01-13 | 松下電器産業株式会社 | デジタル記録データ再生装置 |
US6678230B2 (en) * | 2000-10-31 | 2004-01-13 | Matsushita Electric Industrial Co., Ltd. | Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium |
JP2002216422A (ja) | 2001-01-16 | 2002-08-02 | Sony Corp | 磁気データ再生装置および磁気データ再生方法、記録媒体、並びにプログラム |
JP2002269925A (ja) * | 2001-03-09 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 光ディスク再生装置 |
-
2003
- 2003-12-02 CN CNB2003801047128A patent/CN100435231C/zh not_active Expired - Fee Related
- 2003-12-02 JP JP2004556879A patent/JP4480584B2/ja not_active Expired - Fee Related
- 2003-12-02 US US10/536,719 patent/US7567615B2/en not_active Expired - Fee Related
- 2003-12-02 WO PCT/JP2003/015378 patent/WO2004051648A1/ja active Application Filing
- 2003-12-02 TW TW092133783A patent/TWI261229B/zh active
- 2003-12-02 KR KR1020057009978A patent/KR100726787B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101250266B (zh) * | 2008-03-27 | 2011-09-07 | 上海三爱富新材料股份有限公司 | 氟硅共聚橡胶及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060072379A1 (en) | 2006-04-06 |
JPWO2004051648A1 (ja) | 2006-04-06 |
KR100726787B1 (ko) | 2007-06-11 |
WO2004051648A1 (ja) | 2004-06-17 |
US7567615B2 (en) | 2009-07-28 |
TWI261229B (en) | 2006-09-01 |
CN100435231C (zh) | 2008-11-19 |
KR20050089020A (ko) | 2005-09-07 |
TW200414135A (en) | 2004-08-01 |
JP4480584B2 (ja) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1240068C (zh) | 数字再生信号处理装置 | |
US7616395B2 (en) | Information reproduction apparatus | |
CN1108564C (zh) | 采样频率变换装置 | |
CN1358310A (zh) | 数字记录数据再生装置 | |
CN1136573C (zh) | 调节均衡器的滤波器系数改善性能的数据再现设备和方法 | |
CN1598959A (zh) | 光盘装置 | |
CN1720580A (zh) | 自适应均衡电路和自适应均衡方法 | |
CN1207707C (zh) | 光盘装置和光盘记录方法 | |
JPH10199148A (ja) | 波形等化器 | |
TWI270053B (en) | Regenerated signal processor, and optical disk regenerator equipped with the processor | |
CN1128447C (zh) | 自动均衡系统 | |
JPWO2007010994A1 (ja) | デジタル信号再生装置 | |
CN1220183C (zh) | 使用多检测器再现光存储介质上的数据的装置 | |
CN1220180C (zh) | 磁带驱动器的读检测系统及其调整方法 | |
CN1138255C (zh) | 偏移控制电路及偏移控制方法 | |
JP3986647B2 (ja) | 記録情報再生装置 | |
CN1356692A (zh) | 信息再现装置 | |
CN1151507C (zh) | 再生信号处理装置 | |
CN1619684A (zh) | 再生信号处理设备和光盘设备 | |
CN1136572C (zh) | 一种光学储存媒体读取通道的取样系统及取样方法 | |
JP2001053650A (ja) | 半導体装置 | |
JP3852727B2 (ja) | 情報再生方法 | |
JP4383270B2 (ja) | 再生信号評価装置、再生信号評価方法および再生信号評価用コンピュータプログラム | |
JPH097301A (ja) | ディスク記録再生システムに適用するデータ再生装置 | |
JP2001086039A (ja) | 半導体装置及び判定帰還型等化器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081119 Termination date: 20111202 |