1261229
(一）先BU技術： 近年來隨著要 應等化，所具有之特徵是利用前等化之 ΐ數位資料品質，P L L ( P h a s e L 〇 c k e d 特別是在再生資料之頻率有變化之情況 處理之資訊量之增大，磁記錄再生裝置或 光η錄再生衣置之記憶容量急速的增大，因此需要提高記 錄担、度。記錄密度之增加會造成資料品質之劣化，爲著進 行可舞度之確保，最近採用被稱爲P R M L ( P a r t i a 1 R e s ρ 〇 n s e M a x l m u m L i k e 1 i h 〇 〇 d)信號處理方式之方式。該方式對於高 密度記錄再生波形具有高再生性能。PRML信號處理方式 隨著線記錄方向之記錄密度之增大，會使信號之高頻帶成 分之振幅劣化，在信號雜訊比增大之再生系中，經由故意 的附加波形干涉，在再生信號中不需要高頻帶成分，而且 利用考慮到該波形千涉之機率計算，可以最正確解調該系 列，經由倂用最優解碼法（M a X i m u m L i k e 1 i h ο 〇 d d e c 〇 r d i n g method)，可以提高再生資料之誤差率。 P R M L信號處理方式之P R是故意附加波形干涉的進行處 理，是配合系統之PR之形式過濾處理。可以良好使用對PR 型式之等化（過濾）之構造’被構建成在類比過濾之前等化 之後，利用後置數位適應過濾器更進一步的進行調整。但 是，由於記錄媒體之不規則性等，類比過濾器之對PR之等 -6- 1261229
等化，可以減 獲得在解碼器 ，最確實的進 解碼器輸入信 電路，所以需 碟片裝置之再 ，使頻率稍微 PLL(Phase 之系統，最近 使用該方式可 換器未被放入 PLL之間插入 ，可以達成性 完全只由數位 問題。（例如， 圖）。 過濾器由數位 的變更數位過 使再生信號成 ，能夠獲得PLL 化會偏移。利用後置數位適應過濾器適應的 小由於前等化之等化偏移所造成之影響。 PRML信號處理方式之ML利用最優解碼， 輸入信號系列之間具有相關性時之特性改善 行資料之解碼。在PRML利用PR改善，因爲 號系列之間具有相關性。該M L因爲是同步 要與再生信號同步之再生信號。但是，例如 生信號’會由於轉軸馬達之旋轉之不均勻等 變化。爲著要追隨該變化，所以需要被稱爲 Locked Loop :鎖相迴路）之電路。 在使用有該等PRML信號處理方式和PLL 被實用化者是使用內插之數位PLL之系統。 以減少類比零件。另外，因爲類比-數位變 PLL之迴路，所以即使在類比-數位變換器和 前置過濾器時，亦不會增加PLL之迴路延遲 能之改善。沒有PLL之類比零件，系統大致 電路構成，可以消除類比電路之不規則性之 參照JP 1 0 - 2 74 3 5 A之第4頁〜第7頁，第1 在使用有該數位PLL之系統中，因爲前置 過濾器構成，所以經由設定其係數可以自由 濾器之特性。因此，在前等化之時刻，可以 爲所希望之頻率特性，在P L L之前段可以實現 之最佳性能之頻率特性。 用以實現該前置過濾器之適應化之構造例如第8圖所示 1261229 。適應化以下面所述之方式進行。使用內插 第8圖中是相位同步裝置1 〇 3。利用該相位 對削置過濾器之第1數位等化裝置1 〇 2之輸 行雙方之再取樣和相位同步。第1數位等化 出伯號以第1內插裝置1 〇 3 1再取樣，第1 1 0 2之輸入信號在通過「延遲」後，被A / D 裝置8 0 1再取樣。使用該等被再取樣之第1 1 02之輸入/輸出信號，利用假係數演算裝置 數位等化裝置1 02之分支係數。此處之第i 102和假係數演算裝置8 0 2是以不同頻率， 頻率B進行動作之演算裝置，所以以假係數 獲得之分支係數，通過用以變換頻率之頻率 回饋到第1數位等化裝置1 〇 2。經由使用該頻 可以進行該前置過濾器之適應控制。（例如， 184795A之第6頁〜第9頁，第1圖）。 但是，在該系統當類比-數位變換器之取樣 再取樣頻率之差很大時，用以進行分支係數 頻率變換器8 〇 3之負擔變大，要確保其性能 率變換器8 0 3之內部進行高次之內插，必需 大。 例如’當從線記錄密度爲一'疋之s5錄有貝 讀出資料時，在以 c A V ( C Ο n s t a 111 A n g u 1 a r V ί 出之情況時，在碟片媒體之內周和外周’讀 有很大之不同。但是，在使用有上述之數位 之數位P L L在 同步裝置1 03 入/輸出信號進 裝置 1 0 2之輸 數位等化裝置 變換資訊內插 數位等化裝置 8 0 2演算第1 數位等化裝置 例如頻率Α和 演算裝置8 0 2 :變換器8 0 3， ΐ率變換器8 0 3 參照 J Ρ 2 0 0 1 - 頻率和P L L之 之頻率變換之 時，需要在頻 使電路規模變 料之碟片媒體 docity)方式讀 出資料之頻率 P L L之系統， -8- Ϊ261229 _比-數位變換器之取樣頻率成爲大致一定之頻率。數位 p L L以與資料之頻率同步之方式進行再取樣。在此實例之 情況，因爲類比-數位變換器之取樣頻率和P L L之再取樣之 頻率比以2倍以上進行變動，所以具有之問題爲頻率變換 器8 0 3被要求有足以承受該變動之性能。 另外’在該系統中，類比-數位變換器之取樣頻率高於 P L L之再取樣頻率。在數位信號處理時，以越高之頻率進 行演算’可以越提高演算之精確度，但是該系統因爲以低 頻率進行演算，亦即以再取樣後之信號進行前置過濾器之 分支係數演算，所以具有之問題爲不能獲得演算精確度之提 高。 (H )發明內容： 用以解決上述問題之本發明之適應等化電路，其特徵是 具備有：類比-數位變換裝置，用來使從記錄媒體讀出之信 歲標本化，弟1數位寺化裝置’用來進fr該類比數位變換 裝置之輸出之波形等化；相位同步裝置，用來對被該第1 數位等化裝置等化之信號進行相位同步；等化目標値產生 裝置，利用被該相位同步裝置進行過相位同步之信號，用 來產生該第1數位等化裝置之等化目標値；和第1係數演 算裝置，爲演算該類比-數位變換資訊、以該第1數位等化 裝置所等化之信號、以及來自該等化目標値之該第1數位 等化裝置之分支係數；因爲利用再取樣前之頻率（類比-數 位變換器之取樣頻率）演算分支係數’所以不需要頻率變換 器，因爲利用比再取樣後之頻率高之頻率進行演算，所以 可以獲得演算精確度之提高’而且在硬體化之情況時可以 -9- 1261229 使電路規模減小。 本發明之第1發明是一種適應等化電路，其特徵是具備 有：類比··數位變換裝置，用來使從記錄媒體讀出之信號標 本化；第1數位等化裝置，用來進行該類比-數位變換裝置 之輸出之波形等化；相位同步裝置，用來對被該第1數位 等化裝置等化之信號進行相位同步；等化目標値產生裝置 ，利用被該相位同步裝置進行過相位同步之信號，用來產 生該第1數位等化裝置之等化目標値；和第1係數演算裝 置，利用該類比-數位變換裝置之輸出和被該第1數位等化 裝置等化之信號以及該等化目標値，用來演算該第1數位 等化裝置之分支係數；因爲利用再取樣前之頻率演算分支 係數，所以不需要頻率變換器，因爲利用比再取樣後之頻 率高之頻率進行演算，所以可以獲得演算精確度之提高， 而且在硬體化之情況時可以使電路規模減小。 依照本發明之該第1發明之適應等化電路時，因爲不需 要分支係數之頻率變換，所以即使在類比-數位變換器之取 樣頻率和P L L之再取樣頻率之差有變動時亦可以使規模變 小，由於可藉由較再取樣頻率爲更高之頻率進行信號處理 ，故可進行活性化頻帶之等化裝置的適應控制’可以提高 再生信號之品質、以及可以提高對異常信號之再生能力。 第2發明係爲，在第1發明之適應等化電路中’該等化 目標値產生裝置具備有：假目標値產生裝置，用來產生該 被相位同步之信號之等化目標値之假目標値；等化目標相 位旋轉裝置，利用該假目標値’用來產生以該相位同步裝 1261229 ®進行相位同步前之等化目標値之真目標値；等化目標相 位旋轉裝置只要使假目標値之相位旋轉，就可以很容易產 生等化目標値。 另外，依照該第2發明之適應等化電路時，因爲利用相 位同步後之信號求得等化目標値，所以可以提高可靠度， 在其後因爲立即變換成爲相位同步前之頻率和進行演算， 所以可以進行使能夠信號處理之頻帶活性化之等化裝置之 之適應控制。 第3發明係爲，在該第1、2發明之適應等化電路中，該 第1數位等化裝置是分支係數爲對稱型之FIR過濾器；不 手1J用該第1數位等化裝置進行相位控制，可以防止相位同 步*迴路和適應等化之迴路發生競爭。 另外’依照該第3發明之適應等化電路時，經由使進行 等化之F I R過濾器之分支係數成爲左右對稱型，可以使規 模減小，可以防止發生相位同步和相位控制之競爭。 第4發明是在第1發明之適應等化電路中，具備有第2 數位等化裝置，用來輸入被該相位同步裝置進行過相位同 步之信號，藉以進行適應等化，和具備有第2係數演算裝 置’利用被該相位同步裝置進行過相位同步之信號和被該 第2數位等化裝置等化之信號，用來演算該第2數位等化 裝置之分支係數；經由具有前置和後置之兩個等化裝置， 可以更進一步的提高再生信號品質。 另外，依照該第4發明之適應等化電路時，在相位同步 後，經由進行後置之數位適應等化，可以進行等化之調整 1261229 ，籍以提高再生信號品質。 /第5發明是在第4發明之適應等化電路中，使該第2數 ^ ^ t裝置是分支係數爲非對稱型之F I R過濾器；經由以 $ ^ 2數位等化裝置控制相位，即使再生信號通過群延遲 牛寸性不平坦之傳送路徑時，亦可以進行校正。 3外’依照該第5發明之適應等化電路時，在相位同步 2 ’進行後置之數位適應等化使FIR過濾器之分支係數 $爲左右非對稱型，可以用來進行群延遲特性之校正，藉 以提高再生信號品質。 · 第6發明是在第2發明之適應等化電路中，使該相位同步 裝置是相位同步迴路，具備有：第1內插裝置，用來內插 被該第1數位等化裝置等化之信號；和內插位置演算裝置 ’利用該第1內插裝置之輸出，用來演算該第1內插裝置 之內插位置；該等化目標相位旋轉裝置是第2內插裝置， 對該假目標値進行內插用來獲得該真正目標値，該第2內 插裝置之內插位置利用該內插位置演算裝置演算；該等化 目標相位旋轉裝置是第2內插裝置，對該假目標値進行內 馨 插用來獲得該真目標値，該第2內插裝置之內插位置利用 該內插位置演算裝置，或具有相同功能之第2內插位置演 算裝置演算’藉由內插以第i數位等化裝置所等化之信號 相位爲滑動的柄號以及假目標値之相位已滑動之信號雙方 而可以容易的求得。 另外，依照該第6發明之適應等化電路時，相位同步利 用內插形成’等化目標値之相位變換亦同樣的利用內插形 -12- 1261229 成’該二個內插利用相同，或具有相同功能之內插位置演 算裝置進行控制，藉此達到削減規模和易知貫現。 第7發明是在第6發明之適應等化電路中’使該第1內 插裝置和第2內插裝置是FIR過濾器，該內插位置演算裝 竃輸出分支係數作爲內插位置之資訊，假如n爲分支數時 之各個分支係數成爲C Ο E ( η )時，供給到該第1內插裝置之 分支係數h 1以 hl-{COE(l) C0E(2) C0E(3 ) ··· C〇E(n) } 在該第2內插裝置之分支數與該第1內插裝置之分支數 相同之情況時，供給到第2內插裝置之分支係數h2如下列 之方式，使該h 1成爲左右逆轉之關係 h2 = {C0E(n) COE(n-l) C Ο E (η - 2 ) ·** C 0 E ( 1 ) } 或是使該係數h 2延遲的輸入， 在該第2內插裝置之分支數與該第1內插裝置之分支數 不同之情況時，假如m爲分支數，具有與該h 1同等之相位 特性之係數之h 3使用以 h3 = {C0E(l) C0E(2) C Ο E ( 3 ) ··· C 0 E (m ) } 表示之係數，供給到該第2內插裝置之分支係數h4是使該 h 3左右逆轉之係數，h 4成爲 h 4 = { C 0 E ( m ) C Ο E ( m - 1 ) C Ο E ( m - 2 )…C 〇 E ( 1 )} 或是使該係數h4延遲的輸入；另外，不需要特別之裝置， 只要使分支係數反轉，就可以進行被第1數位等化裝置等 -13- 1261229 化之信號和假目標値之兩個信號之內插。 另外，依照該第7發明之適應等化電路時，使該2個內 插裝置成爲F I R過濾器，在內插位置演算裝置輸出作爲內 插位置之資訊之分支係數之情況時，經由使兩個內插過濾 器之係數成爲上述數式之方式，藉此達到削減規模和易於 實現。 第8發明是在第3發明之適應等化電路中，在以該相位 同步裝置進行之相位同步爲未鎖定之狀態，將該第1係數 演算裝置所演算出之分支係數供給到第1數位等化裝置， 藉以進行適應等化；利用第1數位等化裝置不進行對稱型 之相位控制，可以防止由於等化之偏移造成P LL之引入之 劣化。 另外，依照第7發明之適應等化電路時，即使相位同步 爲未鎖定狀態，經由開始等化裝置之適應控制，可以改善 由於等化偏移造成之PLL之引入性能之劣化，可以提高再 生信號品質，和可以提高對異常信號之再生能力。 第9發明是在第3和6發明之適應等化電路中，具備有 頻率誤差監視器’用來監視以該相位同步裝置進行之相位 同步之頻率誤差’當該頻率誤差小於指定値之情況時，將 該第1係數演算裝置所演算出之分支係數供給到第1數位 等化裝置，藉以開始適應等化；利用第1數位等化裝置不 進行對稱型之相位控制，假如頻率誤差變小時，即使開始 適應等化亦可以不會發散的等化，可以防止由於等化之偏 移造成之PLL之引入之劣化。 -14- 1261229 另外，依照該第9發明之適應等化電路時’具備有頻率 誤差監視器，用來監視相位同步之頻率誤差’當該頻率誤 差監視器所檢測到之頻率誤差小於任意之設定値時’經由 開始等化裝置之適應等化，可以使適應等化之控制不會發 散，可以改善由於等化偏移所造成之PLL之引入性能之劣 化，可以提高再生信號之品質，和可以提高對異常信號之 再生能力。 第1 〇發明是在第9發明之適應等化電路中’具備有頻率 引入裝置，使用該內插位置演算裝置之演算用來變化頻率 資訊，藉以使該頻率誤差監視器所檢測到頻率誤差變小； 因爲利用該頻率引入裝置引入頻率，假如頻率誤差變小時 ，即使開始適應等化，亦可以不會發散的等化，所以可以 防止由於等化之偏移所造成之PLL之引入之劣化。 另外，依照該第1 〇發明之適應等化電路時，經由具備與 相位同步裝置分開之頻率引入裝置110，可以改善PLL之 引入性能，利用此種構成改善等化性能，用來更進一步的 改善PLL之引入性能。成爲性能改善之良好之迴路，可以 改善由於等化偏移造成之PLL之引入性能之劣化，可以提 高再生信號之品質，和提高對異常信號之再生能力。 第1 1發明是一種適應等化方法，用來將從記錄媒體讀出 之5虎等化成爲所希望之特性，其特徵是所具備之步驟包 含有··標本化步驟，使被讀出之信號標本化；波形等化步 驟’對被標本化之信號進行波形等化；相位同步步驟，對 被波形等化之信號進行相位同步；產生步驟，利用被相位 同步之信號產生該波形等化之等化目標値；演算步驟，係 1261229 由該被標本化之信號、該被波形等化之信號、以及該等化 -目標値來演算用以波形等化之分支係數；因爲以再取樣前 之頻率進行分支係數之演算，所以不需要頻率變換器，因 爲以比再取樣後之頻率高之頻率進行演算’所以可以提局 演算精確度。 另外，依照該第1 1發明之適應等化方法時，因爲不需要 分支係數之頻率變換，所以即使標本化之取樣頻率和P L· L· 之再取樣頻率之差有變動亦可以使規模變小’因爲可藉由 較高頻率進行信號處理’所以可以進行頻帶活性化之等化 · 之適應控制，可以提高再生信號之品質’和提高對異常信 號之再生能力。 第1 2發明是一種適應等化方法’用來將從記錄媒體讀出 ‘ 之信號等化成爲所希望之特性，其特徵是所具備之步驟包 含有：標本化步驟，使被讀出之信號標本化；波形等化步 驟，對被標本化之信號進行波形等化；相位同步步驟，對 被波形等化之信號進行相位同步；假目標値產生步驟，產 生作爲被相位同步之信號之等化目標値的假目標値；真目 φ 標値產生步驟，利用該假目標値產生進行相位同步前之等 化目標値的真目標値；演算步驟，係由該被標本化之信號 、該被波形等化之仏號、以及該真目標値，演算該波形等 化用之分支係數；因爲以再取樣之前之頻率演算分支係數 ，所以不需要頻率變換’因爲以比再取樣後之頻率高之頻 率進行演算，所以可以提高演算精確度，在求得假目標値 之後，可以很容易產生真目標値。 另外’依照該第1 2發明之適應等化方法時，因爲利用相 -16- 1261229 位同步後之信號求得等化目標値，所以可以提高可靠度， 然後因爲立即變換成爲相位同步前之頻率和進行演算，所 以可以進行使能夠信號處理之頻帶活性化之等化裝置之適 應控制。 第1 3發明是在第1發明之適應等化電路中，具備有：頻率 資訊臨限値裝置，以一個或多個之臨限値，判別該相位同 步裝置之頻率資訊爲多種狀態；記憶器，用來儲存與以該 頻率資訊臨限値裝置判別之狀態對應之分支係數；等化係 數選擇裝置，當對該第1數位等化裝置供給分支係數時， 選擇該第1係數演算裝置或該記憶器之任一方之輸出；狀 態時間測定裝置，在該頻率資訊臨限値裝置所判別之狀態 中，測定該狀態之持續時間，使其與指定之値進行比較； 係數演算控制裝置，用來控制該第1係數演算裝置之演算 開始或停止；係數記憶器記憶處理裝置，在利用該狀態時 間測定裝置測定到該持續時間大於該指定値之情況時，就 對該係數演算控制裝置傳達指示，指示停止該第1係數演 算裝置之演算， 將該係數演算裝置之停止後之分支係數儲存在與該記憶器 之該頻率資訊臨限値裝置所判別之狀態對應之位置；和狀 態變化處理裝置，當該頻率資訊臨限値裝置所判別之狀態 進行變化時，在與變化後之狀態對應之分支係數有被儲存 在該記憶器之情況，就變換該等化係數選擇裝置，將該分 支係數供給到該第1數位等化裝置，和將停止該第1係數 演算裝置之演算之信息傳達到該係數演算控制裝置，在該 記憶器未儲存有與變化後之狀態對應之分支係數之情況， 1261229 變換該等化係數選擇裝置，將該第1係數演算裝置之演算 結果之分支係數供給到第1數位等化裝置，和將開始該第 1係數演算裝置之係數演算之信息傳達到該係數演算控制裝 置。 第14發明是一種適應等化電路，其特徵是具備有：類比— 數位變換裝置，用來使從記錄媒體讀出之信號標本化；第 1數位等化裝置，用來進行該類比-數位變換裝置之輸出之 波形等化；相位同步裝置，用來對被該第1數位等化裝置 等化之信號進行相位同步；頻率資訊臨限値裝置，以一個 或多個之臨限値’判別該相位同步裝置之頻率資訊爲多種 狀態；第2記憶器’用來預先儲存與該頻率資訊臨限値裝 置所判別之多個狀態之各個對應之分支係數；和狀態變化 係數供給裝置，利用該頻率資訊臨限値裝置所判別之狀態 之推移’用來對該第1數位等化裝置供給與該狀態對應之 分支係數。 (四）實施方式： (實施例1) 下面將使用第1圖至第6圖和第8圖用來說明本發明之 實施例。 本實施例是使用有p R M L信號處理之數位讀取通道，在 第1圖中，使從記錄媒體讀出之信號通過放大器（圖中未顯 示）、頻帶限制用之低通濾波器（圖中未顯示）等，被類比_ 數位變換裝置1 0 1標本化之信號在第1數位等化裝置i 〇 2 適應等化’利用相位同步裝置1 0 3進行相位同步後，以第 2數位等化裝置1 〇 6適應的調整等化，最後以解碼裝置1 〇 8 1261229 進行解碼，藉以輸出2進位制資料。 被低通濾波器限制頻帶之信號被類比-數位變換裝置1 0 1 取樣和變換成爲數位資料。下面說明該類比-數位變換裝置 1 0 1之取樣頻率。例如，使轉軸馬達之速度成爲1倍速， 將資料寫入碟片，然後使寫入有資料之軌以1倍速進行再 生’使資料之寫入時脈頻率和資料之讀出時脈頻率（通道頻 率）成爲大致相同。但是，在本發明中，因爲以類比-數位 變換裝置1 〇 1取樣後進行相位同步，所以類比-數位變換裝 置1 0 1之取樣變成與讀出資料非同步。因此’爲了讀出資 料，類比-數位變換裝置1 〇 1之取樣頻率必需高於資料之讀 出時脈頻率以上。 利用類比-數位變換裝置1 〇 1讀出資料’以比讀出時脈 頻率稍高之頻率被取樣之信號（類比-數位變換資訊）在第1 數位等化裝置1 0 2被等化。該等化在本實施例中使用P R (3,4,4,3)方式進行。 第1數位等化裝置102之構造是FIR(Finite Impulse Response)過濾器，利用從第1係數演算裝置105輸出之分 支係數A可以控制傳達函數。在本實施例中，第1數位等 化裝置102進行對於PR(3,4,4,3)之等化。適應的進行分支 係數之控制之方法有數種，在此處以使用有L M S ( L e a s t Mean Square)演算之適應等化爲例進行說明。 LM S演算之方法是以與等化目標値之平方誤差成爲最小 之方式對係數進行演算之方法，其式如數式1所示。 [數式1 ] h(n+l)=h(n)+(l/2)*pe(n)u(n) -19- 1261229 h(n):適應前之過濾器係數向量 h(n+1):適應後之過濾器係數向量 μ :步距大小參數 eU):第η號之電複 u( η):第η號之婁辛复 e ( n ) = d ( η ) - u T ( n ) h (η ) e ( η ):誤差信號 時之誤差信號 時之分支輸入向量 d(n):希望之回應 uT(n):分支輸入向量之轉置 _ 當使LMS演算動作時，以使誤差信號e⑷成爲最小，亦 即使寺化之誤差成爲最小之方式，使係數向量h(n)接近最 適値h〇。當使用該演算時需要等化器之輸入/輸出信號和等 化目標値（希望之回應）。 等化器之輸入/輸出信號，亦即類比-數位變換資訊，和 第1數位等化裝置1 〇 2之輸出是已經存在。成爲問題者是 等化目標値。求得等化目標値之方法如下面所述者。在正 確之取樣點，p R ( 3，4，4，3 )等化後之信號獲〇，3，7，1 1，1 4之5 鲁 個値爲已知，所以假如可以進行正確取樣點之取樣時，求 得等化目標値不會很困難。例如，經由設置5，9，丨2.5 之4個臨限値，當信號小於1 .5之情況時爲〇，信號在1 . 5 和5之間時爲3，以此方式以臨限値進行假判定，可以推 疋其結果作爲等化目標値（第2圖）。但是此實例是進行正 確取樣點之取樣，亦即，可以相位同步，以通道頻率進行 取樣之情況。在本實施例中，在類比-數位變換裝置1 〇 1 -20- 1261229 和相位同步裝置1 Ο 3之間插入有第1數位等化裝置1 〇 2， 在利用相位同步裝置1 03獲得相位同步之前，以比通道頻 率稍局之頻率取樣。亦即，利用第1數位等化裝置〗〇 2等 化之is號’即使正確的等化成爲p R ( 3，4，4，3 )，因爲不能進 行正確之取樣點之取樣，所以不會成爲〇，3 ; 7，ii 4之5個 値。因此’不能使用上述之臨限値直接推定等化目標値。 其中所4慮之方法是先前技術所示之j p 2 0 0 1 - 1 8 4 7 9 5 A 之方法。第8圖表示先前技術例，可以與本發明之實施例 Ϊ之第1圖進行比較。另外，對於與上述之第1圖相同之 · 構造使用相同之符號表示，其說明加以省略。該第8圖之 實例是不只第1數位等化裝置1 〇 2之輸出信號，而且第1 數位等化裝置102之輸入亦使用a/D變換資訊內插裝置801 進行相位同步，在正確取樣點對信號進行再取樣。因爲在 正確之取樣點對信號進行再取樣（相位同步），所以使用上 述之臨限値之假判定等，可以很容易進行等化目標値之推 定。利用此種方法可以求得在正確取樣點被取樣之等化器 輸入/輸出信號和等化目標値，使用該等之信號，在假係數 馨 演算裝置8 0 2使用第1數位等化裝置1 〇 2求得分支係數， 但是，第1數位等化裝置1 02是以進行相位同步前之頻率 進行動作之電路。因此，必需將利用相位同步之信號求得 之再取樣頻率之分支係數（假分支係數），變換成爲進行相 位同步前之取樣頻率之分支係數（真分支係數）。因此需要 頻率變換器8 0 3，但是該頻率變換器8 0 3在取樣頻率和再 取樣頻率之差越大時，負擔就變成越大，不能確保性能。 -21- 1261229 該兩個頻率之差，例如，當碟片媒體之軌位置有變化時， 或轉軸馬達之速度有變化時等’其差就進行變動。另外該 方法是在進行相位同步後’進行分支係數之演算，所以不 能提高演算精確度。在使用數位PLL之系統中，通常如前 所述具有取樣頻率 >再取樣頻率之關係。亦即，以頻率較慢 之部份進行演算。在數位信號處理中’一般習知者是以越 高之頻率進行演算越可以提高精確度。 與該先前技術例相對的’本發明在第1圖中，可以進行 相位同步前之類比-數位變換裝置1 01之取樣頻率，在第1 係數演算裝置1 0 5，對第1數位等化裝置1 02之分支係數A 進行演算。亦即不需要成爲上述方法之缺點之頻率變換器 8 0 3，和可以提高信號處理之演算精確度。使用本發明時 當與上述之實例比較，可以使規模減小和提高性能。 在本發明中具有等化目標値產生裝置1 0 4，利用被相位 同步裝置1 〇 3相位同步之信號，求得相位同步前之取樣頻 率之等化目標値。例如，在假目標値產生裝置1 〇 4 1，利用 依照上述方式之臨限値之假判定，求得再取樣頻率之等化 目標値之假目標値，然後使用第2內插裝置（等化目標相位 旋轉裝置）1 0 4 2 ’求得相位同步前之取樣頻率之等化目標値 之真目標値。然後，利用第1數位等化裝置〗〇 2之輸入/輸 出信號和真目標値，在第丨係數演算裝置〗〇 5對分支係數 A進行演算。使用此種方法時，不需要分支係數之頻率變 換器8 0 3，因爲可藉由較高取樣頻率進行信號處理，所以 可以提商演算精確度。 -22- 1261229 爲著更詳細的說明利用上述之相位同步前之取樣頻率， 求得等化目標値之真目標値之方法，首先說明相位同步裝 置103之相位同步方法。第4圖表示相位同步裝置103之 ' 構造例。 被第1數位等化裝置102等化之信號，在內插裝置4〇1 (在第1圖中爲第1內插裝置1 0 3 1 )被相位滑動成爲正確耳又 樣點之相位。另外，內插裝置4 0 1進行內插所需要之內插 位置資訊之內插裝置4 0 1之分支係數，在內插位置演算裝 置1 〇 3 2進行演算。 _ 在本發明中，該內插之正確取樣點之信號或用以獲得正 確取樣點之過程之信號（引入中之信號）是被「再取樣」之 信號，成爲相位同步裝置1 0 3之輸出信號。實際上經由設 置保持裝置等可以實現取樣。因此，「再取樣」爲著稱呼 之方便包含使用保持裝置所形成之「虛擬再取樣」。 內插之信號（再取樣信號）被輸入到相位誤差檢測裝置 4 0 2，利用該相位誤差檢測裝置4 0 2檢測相位誤差。被檢測 到之相位誤差輸入到迴路過濾器40 3，由該迴路過濾器403 · 輸出頻率資訊。將所獲得之頻率資訊輸入到頻率-相位變換 裝置4 0 4，該頻率-相位變換裝置4 0 4輸出下一個應採用之 相位資訊。依照該相位資訊，內插係數選擇裝置4 0 5選擇 分支係數h 1。內插裝置4 0 1以該分支係數h 1使信號之相 位滑動。以此方式構成相位同步迴路。 首先，使內插裝置401之構造成爲FIR過濾器。如上述 之方式，該過濃器是使相位滑動之過濃器。該過濃器亦司 -23 - 1261229 以使用作爲例如所謂之尼奎斯特（N y q u i s t)過濾器。宜特性 是使增益之頻率特性成爲平坦，可以只使相位滑動。使用 相位成爲τι/χ之分解能力（此處之相位是指以尼奎斯特頻率 規格化之相位，以π作爲1個樣本部份之相位），準備和χ 組之分支係數之組合，在內插係數選擇裝置4 0 5依照相位 資訊使用或決定任一係數，以被選擇之係數之相位特性， 使信號之相位滑動。 其次之檢測方法是相位誤差檢測裝置4 0 2例如檢測零交 叉點用來檢測相位誤差。首先零交叉點之檢測可經由設定 鲁 臨限値求得。例如，分別檢測信號大於臨限値Α之情況 (狀態a)、小於臨限値B之間之情況（狀態b)、臨限値a和 臨限値B之間之情況（狀態c)，在從（狀態。或（狀態b)變化 -成爲（狀態c)之信號變化之情況，使變化後之取樣點成爲零 父叉點。另外，在從（狀態c)變化成爲（狀態a)或（狀態b) 之情況，變化前之取樣點成爲零交叉點。經由判斷該等之 零交叉點之信號之振幅和狀態之遷移，可以獲得相位誤差 之大小和方向之資訊。 0 其次具有迴路過濾器4 0 3，其插入作爲2次迴路，不殘 留正常相位誤差。例如在完全積分型之2次迴路之情況， 構建成對相位誤差進行積分、乘以常數，和對相位誤差進 行加算。 其次在頻率-相位變換裝置4 0 4進行頻率-相位變換。已 知頻率-相位變換是使用積分4 0 4 2進行。但是，當頻率之 誤差經常存在之情況下，進行積分時，相位資訊之數値之 加算會變成巨大。在本實施例中，內插裝置1 〇 3 1之輸入和 -24- 1261229 輸出頻率之類比-數位變換裝置1 〇 1之取樣頻率、以及再取 樣頻率中存在有經常性之頻率之誤差。要防止數値成爲巨大 時，例如在相位偏移π (1個樣本部份之相位）之情況時，可 以構建使相位資訊旋轉。亦即，因爲沒有相位之偏移，所 以相位偏移1個樣本部份以〇〜1 0 2 4 ( d e c i m ο 1 :以下簡寫爲 dec)表示時，在數値成爲1024(dec)時回到〇(dec)。例如可 以構建成在數値成爲1 〇 3 0 ( d e c )時，變成爲6 ( d e c )。頻率― 相位變換裝置404之加算器4 0 4 1之設置用來調節迴路過濾 器4 0 3所輸出之頻率資訊，在加算器4 0 4 1之另外一方之輸 | 入端連接有後述之頻率引入裝置110。另外，在未使用頻 率引入裝置1 10之情況時，不需要加算器404 1。 ‘ 其次內插係數選擇裝置405依照該相位資訊，選擇相位 - 被滑動之係數。 依照此種方式，利用相位同步裝置1 〇 3進行相位同步。 根據該相位同步方法外，下面說明第2內插裝置1 〇 4 2。 第2內插裝置1〇42由FIR過濾器構成。首先在分支數與 第1內插裝置1 0 3 1相同之情況時，第1內插裝置1 〇 3 1和 鲁 第2內插裝置1〇42可以以相同之構造實現。第1內插裝置 1 〇3 1將被第1數位等化裝置1 〇2等化之取樣頻率之信號， 變換成爲再取樣頻率之信號。第2內插裝置1 〇 4 2進行與此 相反之動作。亦即，將假目標値產生裝置1 〇4()所求得之再 取樣頻率之等化目標値之假目標値，變換成爲相位同步前 之取樣頻率之等化目標値之真目標値。此種方法是將使用 在第1內插裝置1 0 3 1之分支係數左右反轉，然後使用在第 -25- 1261229 2內插裝置1 〇 4 2之方法。假如η爲分支數時之各個分支係 數成爲C Ο Ε (分支號碼）時，對第1內插裝置1 〇 3 1丨箭入之分 支係數以 hi 二{COE(l) COE(2) COE(3)..· COE(n)}表示，對 · 第2內插裝置1 〇 4 2之輸入之分支係數以使h 1左右反轉之 h2 二{C〇E(n) COE(n-l) COE(n - 2)...C〇E(1)}表示。第 5 圖表 示係數之實例，第6圖表示使用有第5圖之係數之情況時 之過濾器之特性。 這時，當第1內插裝置1031之分支係數從第5圖、第6 圖之分支係數（a-1)變化成爲分支係數（a-2)時，第2內插裝 _ 置1 0 4 2之分支係數就從分支係數（b - 1 )變化成爲分支係數 (b-2)。這時之第1內插裝置1031之相位特性之變化和第2 內插裝置1 042之相位特性之變化成爲大小相同方向相反。 、 因爲相位特性之變化即爲頻率，所以在第1內插裝置1 0 3 1 對於類比-數位變換裝置1 〇 1之取樣頻率之信號，以再取 樣頻率對信號進行再取樣之情況時，第2內插裝置1 042可 以進行相反之控制。該方法可以很容易實現，不需要新設 置特別之裝置。 φ 其次，在分支數與第1內插裝置1 〇 3 1不同之情況時，例 如爲規模之削減，構建成使第2內插裝置1 042之分支數少 於第1內插裝置1 〇 3 1之分支數之情況，當第1內插裝置 1〇31之分支數成爲η，第2內插裝置1042之分支數成爲m 時，具有m<n之關係。形成具有與h 1同等特性之以後面 所述方法獲得之 h 3 = { C Ο E (1 ) C Ο E ( 2 ) C Ο E ( 3 )…C Ο E ( m )}， 第2內插演算裝置1 042被供給使h3左右反轉之係數之 -26- 1261229 h4 = {C〇E(m) COE(m-l) C0E〇-2)·.· COE(l)}。 在此種情況，可考慮之方法有：h 3使方形窗適用在h i 用來減少分支數；和h 3使方形窗適用在h 1用來減少分支 女女’而且使用其他之窗函數（w i n d 〇 w i n g f u 11 c t i ο π )，去除有 限長度之非線性成分；和以使用該等方法預先求得之係數 作爲第2內插裝置1 〇 4 2用之係數列表等之方法。內插過濾 益之分支係數一般所使用者是使窗函數（漢明（h a Π! ni i n g )窗 或漢尼（hanging)窗等）適用在標本化函數，去除有限長度之 非線性成分。 依照此種方式，經由使用左右逆轉之係數，第2內插裝 置1 042可以很容易進行與第丨內插裝置103ι相反之信號 頻率控制。 利用上述之方式，使用第2內插裝置1 042可以求得真目 標値。在第1係數演算裝置1 0 5中，可由該真目標値和第 1數位等化裝置1 0 2之輸入/輸出信號，以類比-數位變換裝 置1 〇 1之取樣頻率進行分支係數之演算，當與先前技術例 比較時，可以提高演算精確度。在數位信號處理時可藉由 較高頻率演算是其非常大之優點。 另外，在實施例中所說明者是第1數位等化裝置1 0 2和 第內插裝置1 0 3 1使用個別之F I R過濾器，但是亦可以使兩 個FIR過濾器之係數進行疊入，成爲1個之FIR過濾器。 亦即，第1數位等化裝置1 02由FIR過濾器構成如前所 述’但是使該過濾器成爲分支係數左右對稱型之構造時可 以產生新的優點。分支係數左右對稱型之FIR過濾、器之構 造例如第3圖所示。使分支係數A成爲左右對稱之優點之 -27- 1261229 一是可以使規模變小。分支數n假如爲奇數時’過濾器之 、 乘算器之數目可以削減成爲（n+1)/2個’另外’因爲第1係 -數演算裝置1 〇 5所使用之乘算器之數目亦可以同樣的削減 ，所以可以形成相當之規模削減。 成爲左右對稱型之分支係數之另一優點是可以防止相位 控制之競爭。本發明之構造是成爲具有適應等化之迴路和 相位同步之迴路之雙重迴路，以第1數位等化裝置102控 制相位之結果，有可能發生與相位同步迴路之競爭。經由 使分支係數A成爲左右對稱型，可以改良成爲在第1數位 β 等化裝置1 〇 2不進行相位之控制。但是’亦可能是不爲對 . 稱型而且不控制相位，假如構建成其控制之頻帶與相位同 步裝置1 0 3之頻帶具有很大之不同時，即使進行相位控制 亦不容易發生競爭。 下面說明頻率誤差監視器109和頻率引入裝置1 1〇。 使第1數位等化裝置1 〇 2之分支係數Α成爲左右對稱型 ，如前所述可以不進行相位控制。利用此種方式，即使在 相位未被鎖定之狀況，亦可以進行適應等化之動作。在相 · 位未鎖定之狀況，進行適應等化之動作之問題是不能良好 的推定等化目標値，在以等化裝置進行相位控制之情況時 ，會使適應等化之控制發散。但是，當不以等化裝置控制 相位時，相位未鎖定，即使不能良好的推定等化目標値時 ，亦不容易發生控制之發散爲其優點。但是在頻率有很大 之偏移時，亦會有使控制發散之危險性。在此處爲著防止 該危險性所以設置頻率誤差監視器1 〇 9。利用此種設置， -28- 1261229 當頻率誤差小於某一任意値時，可以開始適應控制。其優 點係列舉有，即使因任何原因使等化偏移、而欲使相位同 步裝置1 0 3之引入之情況時，藉由先進行適應等化，可以 ' 解決此種問題。亦即’利用信號之特性異常之情況時之P L L 引入，用來使誤差激減。另外，即使在信號之特性爲正常 之情況時，藉由先進行減少等化誤差，可以壓制變動（jitter) 量，可以在P L L過濾成爲有利之信號。 該頻率誤差監視器1 〇 9之實例如第9圖所示。首先說明 頻率資訊。利用頻率-相位變換裝置404所輸出之再取樣頻 _ 率資訊，可以得知相位同步裝置1 0 3以類比-數位變換裝置 1 〇 1之取樣頻率之多少倍之頻率進行再取樣。例如類比-數 位變換裝置1 0 1之取樣頻率爲11 0 Μ Η z，相位同步裝置1 0 3 " 以1 0 0 Μ Η ζ再取樣時之再取樣頻率資訊成爲2 5 6 ( d e c )之値 ，和類比-數位變換裝置1 0 1之取樣頻率爲1 2 0 Μ Η z，相位 同步裝置1 03以1 00MHz再取樣時之再取樣頻率資訊成爲 5 1 2 ( d e c )之値，比率和頻率資訊分別成爲對應之値。這時 之比率成爲比率A。 Φ 下面說明實際求得相當於再取樣之比率之頻率資訊之實 例。依照同步圖案，頻率資訊演算裝置1 〇 9 1以下面所述之 方式演算頻率資訊。當被記錄在碟片媒體之資料存在有同 步圖案爲一定資料數之情況時，利用類比-數位變換裝置 1 0 1之輸出計數2個同步圖案間之樣本數，利用該樣本數 產生與同步圖案對應之頻率資訊。例如，在每1 〇 〇 0個被記 錄之資訊成爲同步圖案，如上述之方式，當同步圖案間之 -29- 1261229 樣本數之計數結果爲]1 〇 0個時，類比_數位變換裝置之取 杨c頻率髮成爲資料之頻率之1 · 1倍。依照同步圖案，在頻 率資訊演算裝置1 〇9 1可以求得大致正確之取樣頻率和再 取樣之間的比率，藉以輸出與該比率對應之頻率資訊。這 時之比率爲比率B。 頻率灰差監視器1 0 9係爲比較相當於相位同步裝置1 〇 3 現在進行之再取樣之比率（比率A )的頻率資訊以及相當於 實際再取樣之比率（比率B)相當之頻率資訊，在其差分大於 某一判定値之情況時，將用以不進行分支係數之演算的控 制信號傳送至第1係數演算裝置1 〇 5，或是在其差分小於 某一判定値之情況時，將用以進行分支係數之演算的控制 信號傳送至第1係數演算裝置1 〇 5。 其次在頻率資訊差演算裝置1092中，如前所述的演算用 以比較頻率資訊之差（頻率誤差）。亦即，演算頻率-相位變 換裝置4 0 4之輸出之頻率資訊、以及依照同步圖案之頻率 資訊演算裝置1 0 9 1之輸出之頻率資訊之差。在頻率資訊差 判定裝置1 0 9 3中，使該頻率誤差，與圖中未顯示之暫存器 所設定之判定値比較大小，將比較之結果輸出到第1係數 演算裝置1 0 5和頻率引入裝置丨！ 〇。第1係數演算裝置1 0 5 ’在頻率資訊差判定裝置1 〇 9 3之輸出之控制信號表示頻率 如差大於判定値之情況時，不進分支係數之演算，在表不 小於判定値之情況時，進行分支係數之演算。 下面說明頻率引入裝置1 1 〇。如前所述，在頻率誤差較 小之情況時可以開始適應控制。利用該相位同步裝置1 0 3 -30- 1261229 之相位同步控制，使該頻率誤差控制成形成較小。但是， 相位同步迴路之頻率引入範圍具有一定之限度，會有頻率 誤差不能減小之情況。在此，經由設置新的控制用來減小 該頻率誤，可以更進一步的提高性能。進行該控制者是步貝 率引入裝置1 1 0。頻率引入裝置1 1 0假如利用例如頻率薈 訊差判定裝置1 0 9 3之結果，判定頻率資訊差演算裝置丨〇 9 2 所輸出之頻率誤差大於判定値，輸出其判定結果時，經_ 將頻率誤輸入到頻率-相位變換裝置404之加算器404 1，可 以使相位同步裝置1 0 3之再取樣頻率，實際的對應到再取 樣之頻率。或是假如輸出頻率誤差小於判定値之結果時， 經由將〇輸入到頻率-相位變換裝置4 04之加算器404 1，可 以不進行使用頻率引入裝置1 1 0之頻率引入。另外，所_ 明之控制是以頻率引入用來控制再取樣頻率之資訊，但是 並不只限於本實施例之方式，亦可以不控制再取樣頻率之 資訊，即使控制類比-數位變換裝置1 0 1之取樣頻率時，亦 可以進行頻率引入。 如此，藉由分別改善相位同步（包含頻率引入）和適應等 化之性能，可以改善相位同步之性能和改善適應等化之性 ㉟’可以成爲適應等化之性通被改善和相位同步之性能被 改善之良好性能改善之迴路，藉以獲得大幅之性能提高。 下面說明第2適應等化。後置適應等化是利用第2數位 等化裝置1 〇 6之輸入/輸出信號，例如，使用數式1之L M s 演算等，以第2係數演算邰1 0 7演算分支係數B，適應的 -31- 1261229 控制第2數位等化裝置1 〇 6之傳達特性。在本實施例中’ 第2數位等化裝置1 〇 6是可以具有左右非對稱型之分支係 數Β之FIR過濾器，在第2係數演算部1 07中，構建成可以 演算與其對應之左右非對稱型之係數。使係數成爲左右對 稱型之優點是當再生信號通過由於某種群延遲成爲不平坦 特性之傳送路徑時，可以進行其校正。使該左右對稱型之 資訊適用第1數位等化裝置1 02之構成亦爲有效之方法。 亦即，如上所述，要進行適應等化時，需要等化裝置之 輸入/輸出信號和等化目標値。作爲第2數位等化裝置1 〇 6 ，係可判斷有下述方法，即，使用以假目標値產生裝置1 〇 4 1 求得之假目標値的方法，或新設置第2假目標値產生裝置 (圖中未顯示），利用第2數位等化裝置1 〇 6之輸出信號用 來進行等化目標値之推定。所求得之等化目標値和第2數 位等化裝置1 06之輸入/輸出信號被輸入到第2係數演算部 1 〇 7，用來演算係數。 依照此種方式，利用後置適應等化被更進一步調整等化 之信號，被輸入到最優解碼裝置108，利用被稱爲PR(3,4, 4，3 )之信號系列間之相關性，演算現在採用之狀態之機率 爲何種程度。使用該機率演算可以最確實的進行資料之解 碼。 以最優解碼裝置1 〇 8所二進位制化之資料，被進行記錄 編碼之解碼，在進行錯誤訂正等之後，被轉送到主機。
另外，本發明是使用碟片裝置進行說明，但是並不只限 於本實施例者，亦可以適用在DVD-RAM、CD、DVD-ROM -32- 1261229 等之光碟、HDD等之磁碟、DDS (Digital Data Storage)等之 磁帶，以及其他需要等化之信號。 (實施例2) 下面使用第7圖和第1 0圖用來說明本實施例。第7圖表 示本實施例之構造。另外，對於與上述實施例相同之構造 使用相同之符號表示，其說明加以省略。其與實施例1不 同之部份是具備有頻率資訊臨限値裝置70 1、記憶器702 、狀態時間測定裝置7 0 3、狀態變化處理裝置7 04、係數記 憶器記憶處理裝置70 5、係數演算控制裝置70 6，和等化係 麵 數選擇裝置7 0 7。 本實施例是使從碟片媒體讀出之信號通過放大器（圖中 未顯示），頻帶限制用之低通濾波器（圖中未顯示）等，對於 — 被類比-數位變換裝置1 〇 1標本化之信號，以第1數位等化 裝置1 〇 2進行等化，在以相位同步裝置1 0 3進行相位同步 後，以最優解碼裝置（圖中未顯不）進行解碼，輸出2進位 制資料，成爲使用PRML信號處理之讀取通道。 在轉軸馬達之旋轉速度產生不均勻之情況，或以CAV方 鲁 式讀出時變更軌位置之情況，類比-數位變換裝置1 0 1之 取樣頻率和相位同步裝置1 0 3之再取樣頻率之比率進行變 化。本實施例中之適應等化電路之特徵是進行與該變化對 應之分支係數之學習，假如頻率有一定期間之穩定時，就 不進行更進一步之係數之學習。 在本實施例中，當類比-數位變換裝置1 0 1之取樣頻率 :相位同步裝置1 〇 3之再取樣頻率之比率爲1 . 1 : 1 . 0〜1 . 2 : -33- 1261229 1 . 〇之間係設爲狀態2 A，在1 . 2 : 1 . 0〜1 . 3 : 1 . 0之間係設爲狀 態2 B，下面以比率在其間推移Z情況作爲1貫例的進仃說 明。 第4圖所示之再取樣頻率資訊對應到相位同步裝置1 0 3 之比率如實施例1之說明。在本實施例中’再取樣頻率資 訊，例如在1 . 1 : 1 .〇時係設爲2 5 6 (dec)，在1 .2 : 1 .〇時係設 爲512(dec)，在1.3:1.0時係設爲768(dec)。亦即，因爲比 率在此間推移，所以再取樣頻率資訊變成在25 6〜7 6 8 (dec) 之間推移。 頻率資訊臨限値裝置7 〇1係爲一種在相位同步裝置1 〇 3 所輸出之再取樣頻率中減去臨限値、且區分成爲多個狀態 的裝置。如上所述，因爲區分成爲前述狀態2 A和前述狀態 2B，所以臨限値被設定爲512(dec)。亦即，假如再取樣頻 率資訊大於5 1 2時，比率爲在1 . 1 1 . 0〜1 . 2 : 1 · 0之間，小於 5 1 2時，比率則在！ . 2 :丨.〇〜3 :丨.〇之間。判別結果被輸出到 狀態時間測定裝置7 0 3、狀態變化處理裝置7〇4、和係數記 憶器記憶處理裝置7 0 5。 狀態時間測定裝置7 〇 3具備有計數器，當頻率資訊臨限 値裝置7 0 1所輸出之狀態有變化時被重設，在相同狀態之 期間進行計數。例如，現在狀態爲2 A時，計數從過去狀態 2B轉移到狀態2A至現在之時間。該時間之獲得是計數類 比-數位變換裝置丨〇丨之樣本數。已計數之樣本數與圖中未 顯示之暫存器設定値進行比較，在大於設定値之情況時可 以充分學習’將其判斷傳送到係數記憶器記憶處理裝置7 0 5。 當判斷爲利用狀態時間測定裝置7 0 3之輸出進行充分學 - 34- 1261229 習之情況時，係數記憶器記憶處理裝置7 〇 5將控制信號傳 送到係數演算控制裝置7 〇 6，用來停止第丨係數演算裝置1 〇 5 之演算。同時，將第1係數演算裝置1 0 5停止演算之時刻 之分支係數，寫入到記憶器7 〇 2之狀態2 Α之區域，作爲與 狀態2 A對應之係數。 係數演算控制裝置706根據來自係數記憶器記憶處理裝 置7 Q 5或狀態變化處理裝置7 〇 4之控制信號，用來控制第 1係數演算裝置1 05之停止學習或開始處理。 狀態變化處理裝置704觀察頻率資訊臨限値裝置701所 輸出之狀態之變化，例如當狀態從狀態2A變化成爲狀態2B 時，便參照來自記憶器7 0 2之狀態2 B之區域之分支係數。 假如在記憶器7 0 2未收納有與狀態2 B對應之分支係數時， 就對係數演算控制裝置7 0 6通知在第1係數演算裝置1 0 5 開始係數演算之信息，和對等化係數選擇裝置707通知將 第1係數演算裝置1 0 5之輸出供給到第1數位等化裝置1 0 2 。另外一方面，假如在記憶器7 〇 2收納有與狀態2 B對應之 分支係數時，就對係數演算控制裝置706通知在第1係數 演算裝置1 0 5停止係數演算之訊息，並且對等化係數選擇 裝置7 0 7通知將被收納在記憶器7〇2之與狀態2B對應之分 支係數供給到第1數位等化裝置1 0 2。亦即，在有狀態變 化時，假如與變化後之狀態對應之係數已經學習時，使用 其學習結果之分支係數，以第1數位等化裝置1 0 2進行等 化，假如變化後之狀態之係數尙未學習時’使用以第1係 數演算裝置1 0 5現在學習之分支係數，以第1數位等化裝 置1 0 2進行等化。 因此，當與現在之狀態對應之分支係數已被學習和被收 -35- 1261229 納在記憶器時，可以停止第1係數演算裝置之學習，利用 此種方式可以減小消耗電力。另外，在停止本實施例之第 1係數演算裝置1 0 5時，亦可以使等化目標値產生裝置1 0 4 停止。 下面將使用第1 〇圖用來更進一步的說明狀態變化和係 數學習動作。 亦即，當在記憶器未儲存有係數之情況時，使電路 開始動作，從狀態2B變動成爲狀態2 A，在1 000個樣本之 後變動成爲狀態2 B，在2 8 0個樣本之後變動成爲狀態2 A ’在4 5 0個樣本之後變動成爲狀態2 B、在1 0 0 5個樣本之 後變動成爲狀態2A，以此情況爲例。另外，與利用狀態時 間測定裝置7 0 3所計數之樣本數進行比較，設定値成爲500 個樣本。 首先，當從狀態2B變動成爲狀態2A時，狀態變化處理 裝置704就參照記憶器7 02之狀態2A區域。這時在記憶器 7 0 2未儲存有與狀態2A對應之係數。因此，狀態變化處理 裝置7 0 4對係數演算控制裝置7 〇 6傳送開始在第1係數演 算裝置1 05之演算的訊息，係數演算控制裝置70 6開始在 第1係數演算裝置1 0 5之演算。另外，這時之狀態變化處 理裝置7 0 4對等化係數選擇裝置7 〇 7傳送訊息，其訊息主 旨係爲將第1係數演算裝置1 〇 5之學習中之分支係數供給 到第1數位等化裝置1 0 2，等化係數選擇裝置7 〇 7選擇第1 係數演算裝置1 〇 5所輸出之係數，將其輸出到第1數位等 化裝置1 0 2。 其次’狀態時間測定裝置7 0 3觀察頻率資訊臨限値裝置 -36- 1261229 7 〇 1之輸出之狀態，測定狀態2 A中某持續之樣本數。在第 1 0圖之實例中，在比狀態時間測定裝置7 〇 3之暫存器設定 値之5 0 0個樣本爲更長之期間，成爲狀態2 a。當狀態時間 測定裝置7 0 3所計數到之樣本數超過5 〇 〇個樣本時，就將 超過暫存器設定値之訊息傳送到係數記憶處理裝置7 〇 5。 然後’係數記憶器記憶處理裝置7 0 5對係數演算控制裝置 7 0 6傳送停止以第1係數演算裝置丨q 5演算分支係數之訊 息。因此，停止第1係數演算裝置1 〇 5之演算，其輸出被 固定爲停止時之分支係數。同時係數記憶器記憶處理裝置 7 0 5將第1係數演算裝置1 〇 5所輸出之分支係數，寫入到 記憶器7 0 2之狀態2 A之區域。依照此種方式，狀態2 A之 分支係數被決定和儲存成爲h2a。然後，從狀態2A推移到 狀態2 B之期間，第1係數演算裝置1 〇 5停止動作，供給到 第1數位等化裝置1 02之分支係數爲維持被固定之狀態。 然後，當從狀態2A推移到狀態2B時，狀態變化處理裝 置7 0 4就參照記憶器7 0 2之狀態2 B之區域。但是，因爲在 記憶器7 02未儲存有與狀態2B對應之係數，所以再度的開 始第1係數演算裝置105之動作，對第1數位等化裝置102 供給分支係數。 然後，經過2 8 0個樣本之時間後，從狀態2B變化成爲狀 態2 A之狀態。狀態時間測定裝置7 0 3之樣本數之計數’因 爲未超過暫存器設定値’所以不進行上述之寫入到記憶器 7 02之作業。同時，狀態變化處理裝置7 04參照記憶器702 之狀態2 A之區域。如此一來，因爲在記憶器7 0 2之狀態 2 A儲存有與狀態2 A對應之係數’所以狀態變化處理裝置 •37- 1261229 7 Ο 4對係數演算控制裝置7 〇 6傳送停止第1係數演算裝置 之分支係數之演算之訊息，用來使第1係數演算裝置停止 動作。另外’狀態變化處理裝置7 〇 4對等化係數選擇裝置 7 0 7傳送選擇將讀入之記憶器7 〇 2之値供給到第1數位等 化裝置1 0 2之訊息’在第丨數位等化裝置i 〇 2被供給有利 用狀態變化處理裝置7 0 4讀入之被儲存在記憶器7 0 2之狀 態2 A之區域之分支係數。依照此種方式，在有狀態之變化 時’在S3憶器7 0 2中，假如儲存有與其變化後之狀態對應 之係數時，就對第1數位等化裝置1 〇 2供給該分支係數。 然後，經過4 5 0個樣本後，從狀態2A變化成爲狀態2B 。這時在記憶器7 〇 2因爲未儲存有與狀態2 B對應之係數， 所以再度開始第1係數演算裝置1 0 5之動作，對第1數位 等化裝置102供給分支係數。 在其後之1 〇 〇 5個樣本之期間，狀態保持爲狀態2 B。因 此，在狀態時間測定裝置7 〇 3計數到5 0 0個樣本之時刻， 判斷爲可充分學習，係數記憶器記憶處理裝置7 0 5使第1 係數演算裝置1 〇 5停止動作，同時將分支係數寫入到記憶 器7〇2之狀態2B區域。利用此種方式，狀態2B之分支係 數亦被決定和儲存作爲h2b。 然後，變化成爲狀態2A時將記憶器7 0 2之h2a供給到第 1數位等化裝置1 0 2，變化成爲狀態2 B時供給記憶器7 0 2 之h 2 b，第1係數演算裝置保持爲停止動作之狀態。 依照上述方式之本實施例時，與各個狀態對應之係數假 如未被儲存在記憶器時，第1係數演算裝置1 0 5就進行動 -38- 1261229 作，假如有被儲存時，就使第1係數演算裝置〗〇 5停止動 作，利用被儲存在記憶器7 0 2之分支係數，在第1數位等 化裝置1 0 2進行等化，所以可以實現消耗電力之減少。 另外，在本實施例中是使用以狀態時間測定裝置7 〇 3計 數樣本數之方法，用來判斷可以充分學習，但是亦可以從 第1係數演算裝置1 〇 5所求得之等化誤差減去臨限値，使 其與臨限値比較，當等化誤差很小時判斷爲可以充分學習。 另外，在本實施例中所示之實例是設定1個之頻率資訊 臨限値裝置7 Ο 1之臨限値，但是亦可以設定多個之臨限値 ，使不同之狀態之數目增加成爲3個以上，學習與各個狀 態對應之分支係數，將其儲存在記憶器7 0 2。利用此種方 式，因爲對於更寬廣之頻帶亦可以精細的變換分支係數， 所以可以減小第1數位等化裝置1 〇 2之等化偏移。 另外，本發明可以適用在DVD-RAM、CD、DVD-ROM等 之光碟、HDD等之磁碟、DDS等之碟帶，以及其他需要等 化之信號。 (實施例3) 下面使用第1 1圖用來說明本實施例。另外，對於與上述 實施例相同之構造使用相同之符號表示，其說明加以省略。 本實施例是使從碟片媒體讀出之信號通過放大器（匱| ψ 未顯示）和頻帶限制用之低通濃波器（圖中未顯示）等，對於 被類比-數位變換裝置1 〇 1標本化之信號，以第1數位等 化裝置1 02進行等化，在以相位同步裝置1 〇3進行相位同 步之後，以最優解碼裝置（圖中未顯示）進行解碼，輸出2 - 39 - 1261229 進制資料，成爲使用p RML信號處理之讀取通道。 在實施例2中，所說明之頻率資訊臨限値裝置7 0 1是以 臨限値判別多個頻率之狀態之裝置。假如與該多個狀態之 各個對應之分支係數有被儲存在記憶器702時，不需要以 第1係數演算裝置1 〇 5進行係數之演算，只需要參照記憶 器7 0 2就可以選擇與當時之頻率對應之分支係數。 使其發展時亦可以成爲以下之方式之構造。例如，使用 電腦模擬等實現上述之實施例2，預先使用測試用再生信 號，求得與頻率資訊臨限値裝置7 0 1所判別之多個狀態對 #1 應之分支係數，將其儲存到第2記憶器1 1 0 1。以第1 0圖 爲例進行說明，預先求得與狀態2A對應之分支係數之h2 a 和與狀態2B對應之分支係數之2b，將該等之分支係數儲 * 存在第2記憶器1 1 〇 1。 狀態變化係數供給裝置1 1 〇2觀察頻率資訊臨限値裝置 7 〇 1之輸出之狀態之變化，假如狀態有變化時’就第2記 憶器1 1 0 1讀入與變化後之狀態對應之分支係數，將該分支 係數輸入到第3數位等化裝置1 1 〇1。 利用此種方式可以選擇與各個再取樣頻率資訊對應之分 支係數。 依照本實施例時，利用電腦模擬等預先求得第1數位等 化裝置1 0 2所使用之分支係數，依照再取樣頻率之變化， 變換分支係數，所以不需要用來學習分支係數之電路’可 以減小電路規模。另外，因爲預先求得分支係數，所以在 再取樣頻率之變化後，可以立即使用最佳之分支係數進行 -40- 1261229 等化。 另外’在本實施例中是使用實施例2求得分支係數，但 是亦可以使用實施例1等之其他方法求得，並不只限於本 實施例。 另外’本發明可以適用在DVD-RAM、CD、DVD-ROM等 之光碟、H D D等磁碟、D D S等之碟帶，以及其他需要等化 之信號，並不只限於本實施例。 (五）圖式簡單說明： 弟10疋本發明之貫施例1之適應等化電路圖。 第2圖用來說明實施例之等化目標之檢測的說明圖。 _ 第3圖是實施例之具有左右對稱之分支係數之F I R過濾 器之構造圖。 第4圖是實施例之相位同步裝置之構造圖。 第5圖是用來說明實施例之控制等化目標値之相位之內 插過濾器之特性之第1說明圖。 第6圖是用來說明實施例之控制等化目標値之相位之內 插過濾器之特性之第2說明圖。 ^ 第7圖是本發明之實施例2之適應等化電路圖。 第8圖簡易的表示實施例之先前技術例的示葸圖。 第9圖表示頻率誤差監視器1〇9之構造示意圖。 第1 0圖用來說明本發明之實施例2之動作的說明圖。 第1 1圖是本發明之實施例3之適應等化電路® ° 主要部分之代表符號說明： 10 1 類比-數位變換裝置 -41- 第1數位等化裝置 相位同步裝置 等化目標產生裝置 第1係數演算裝置 第2數位等化裝置 第2係數演算裝置 最優解碼裝置 頻率誤差監視器 頻率引入裝置 第1內插裝置 內插位置演算裝置 假目標値產生裝置 第2內插裝置 -42·