JP2002260346A

JP2002260346A - 再生装置

Info

Publication number: JP2002260346A
Application number: JP2001394878A
Authority: JP
Inventors: Junichiro Tonami; 淳一郎戸波
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2000-12-26
Filing date: 2001-12-26
Publication date: 2002-09-13
Anticipated expiration: 2021-12-26
Also published as: JP4443085B2

Abstract

(57)【要約】【課題】複数種類信号の入力機器では、スレッショル
ドを合わせる制御が煩雑で波形等化を安定に行うまでの
収束時間が長く、高速データレート対応が困難。【解決手段】適応等化回路２０ａは、リサンプリングＤ
ＰＬＬ１９からの奇数番目のリサンプリング・データΦ
３、偶数番目のリサンプリング・データΦ４に対して個
別にトランスバーサルフィルタ２１ａ、２１ｂでＰＲ等
化特性を付与し、乗算器・低域フィルタ（ＬＰＦ）２２
ａ、２２ｂは、トランスバーサルフィルタ２１ａ、２１
ｂのタップ係数をエラー信号に応じて可変し、ＤＰＬＬ
１９からの０ポイント情報ＺＤａ及びＺＤｂを遅延する
タップ遅延回路２３からの遅延信号とトランスバーサル
フィルタ２１ａ、２１ｂの出力信号とに基づいて仮判別
回路２４ａ、２４ｂがエラー信号を生成する。更にビタ
ビ復号をパラレル処理し、かつ１クロックで２ステップ
分を一括演算して演算余裕を改善、高速処理に対応す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は再生装置に係り、特
に光ディスク等の記録媒体から再生された、ランレング
ス制限符号を波形等化する波形等化回路を備えた再生装
置に関する。

【０００２】

【従来の技術】ランレングス制限符号が高密度記録され
た光ディスク等の記録媒体から当該ランレングス制限符
号を再生する再生装置では、再生信号の波形歪を除去す
るために、パーシャルレスポンス（以下、ＰＲともい
う）等化特性を持つ波形等化回路を使用するものが従来
より知られている（特開平１０−１０６１６１号公
報）。図３７はこの従来の再生装置の一例のブロック図
を示す。同図において、光ディスク６０１より記録／再
生系６０２により再生されたランレングス制限符号は、
トランスバーサルフィルタ６０３に供給され、ここでパ
ラメータ設定器６０５内のタップ係数決定器６０６より
入力されるタップ係数に基づいて、ＰＲ等化される。

【０００３】Ｘ値選定器６１０は、トランスバーサルフ
ィルタ６０３での例えばＰＲ（１，Ｘ，Ｘ，１）等化に
おける符号間干渉値であるＸの値を再生波形の特性に基
づいて選定するもので、誤り率判定器６０９の判定結果
から順次Ｘｉを求め、最終的に誤り率が許容値を満たす
Ｘの値を選定する。等化後目標波形作成器６０８は、パ
ラメータ設定用二値データ用メモリ６０７から与えられ
る二値データと、Ｘ値選定器６１０で選定された、ＰＲ
等化における符号間干渉付与値のＸの値とから等化後目
標波形を作成し、タップ係数決定器６０６に与える。

【０００４】光ディスク６０１には予めパラメータ設定
用二値データ用メモリ６０７に対応するビットが記録さ
れている。タップ係数決定器６０６は、このビットに対
応する再生波形と等化後目標波形とから、再生波形が等
化後目標波形に一致するようなタップ係数を求めてトラ
ンスバーサルフィルタ６０３に入力する。識別点信号レ
ベル決定器６１１は、Ｘ値選定器６１０から与えられる
Ｘの値に基づいて識別点信号レベルを求め、これをＭＬ
復号器６０４に供給する。ＭＬ復号器６０４は、トラン
スバーサルフィルタ３から取り出された等化後再生波形
を、上記の識別点信号レベルを基準にして二値データに
復号して出力する。

【０００５】ＭＬ復号器６０４から取り出された復号デ
ータは、誤り率判定器６０９に供給され、ここでパラメ
ータ設定用二値データ用メモリ６０７からのパラメータ
設定用二値データと比較されて誤り率が求められ、その
誤り率が許容値を満たしているか否かの判定結果がＸ値
選定器６１０に供給される。誤り率判定器６０９で誤り
率が許容値を満たしていると判定された段階で、その時
のタップ係数及び識別点信号レベルを用いたＰＲ（１，
Ｘ，Ｘ，１）ＭＬ方式により、ＰＲ等化及び最尤復号が
行われる。

【０００６】また、従来、最小符号反転間隔が２以上の
定数に制限されたランレングス制限符号による再生信号
を等化した上で、符号反転間隔を拘束条件としてもつよ
うな最尤検出を行う光ディスク信号再生方式で、符号の
反転位置の直前又は直後の点のうちで最小符号反転間隔
をもつデータ列に対応する点を除く振幅と、符号の反転
位置の振幅のみを対象として、三値等化する再生装置も
知られている（特開平７−１９２２７０号公報）。

【０００７】

【発明が解決しようとする課題】しかるに、上記の従来
の再生装置のうち前者の再生装置は、光ディスク６０１
には予めパラメータ設定用二値データ用メモリ６０７に
対応するビットが記録されていることが前提となってお
り、光ディスク６０１の記録信号がパラメータ設定用二
値データ用メモリ６０７に記憶されている二値データに
対応しているものであるかどうか不明な場合、適応的に
波形等化ができない。

【０００８】そのため、パラメータ設定用二値データ用
メモリ６０７の記憶二値データに対応した既知のパター
ンのデータを再生して、正常に波形等化されるようにト
ランスバーサルフィルタ６０３のタップ係数を決定しな
ければならない。このため、タップ係数を決定したとき
と異なる再生特性で再生信号が入力されたときには対応
できない。

【０００９】また、上記の従来の再生装置のうち後者の
ものは、再生装置が行うＰＲ等化が、目標値が多値とな
るため、細かいスレッショルド比較が誤り率判定器６０
９で必要となり、ノイズや歪によって判定が難しくなる
という問題がある。従って、複数種類の信号が入力され
る機器（例えばＣＤ、ＤＶＤなどの再生装置）では、再
生する信号の性質によってランレングスや等化したいＰ
Ｒ特性等が異なるため、スレッショルドを合わせるため
の制御が煩雑となり、波形等化を安定に行うまでの収束
時間が長くかかる可能性がある。

【００１０】また、従来の再生装置では、システムクロ
ックはデータレート以上である必要があり、高速化には
対応できなかった。

【００１１】本発明は以上の点に鑑みなされたもので、
ノイズや歪の影響なくより高品質なＰＲ等化による波形
等化を行い得る再生装置を提供することを目的とする。

【００１２】また、本発明の他の目的は、収束範囲の拡
大及び収束時間の短縮を実現し得る再生装置を提供する
ことにある。

【００１３】更に、本発明の他の目的は、ＩＣデバイス
による速度制限を緩和し、かつ、消費電力を低減し得る
再生装置を提供することにある。

【００１４】更に、本発明の他の目的は、入力信号の信
号帯域が狭いことに着目し、システムクロック周波数を
従来の半分に下げることにより、高速データレート処理
の実現をすることにある。

【００１５】更に、本発明の他の目的は、システムクロ
ック周波数を従来の半分に下げたことによる回路の並列
処理化の増大を、奇数データ・偶数データそれぞれ独立
して処理し、かつ等化処理の対象を、奇数データ間の符
号間干渉及び偶数データ間の符号間干渉に特化すること
により、回路規模削減を実現することにある。

【００１６】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は記録媒体に記録されているランレングス制
限符号を再生し、その再生信号をトランスバーサルフィ
ルタを用いてパーシャルレスポンス等化した後復号する
再生装置において、再生信号をサンプリングした信号、
もしくはサンプリング信号をさらにリサンプリング補間
して得られる信号を、偶数番目の再生データ信号と奇数
番目のデータ信号とに振り分けて並列に出力するサンプ
リング出力手段と、偶数番目の再生データ信号を第１の
タップ係数に基づいてフィルタリングし、第１の波形等
化後再生信号として出力する偶数フィルタリング手段
と、奇数番目の再生データ信号を第２のタップ係数に基
づいてフィルタリングし、第２の波形等化後再生信号と
して出力する奇数フィルタリング手段と、偶数フィルタ
リング後信号の仮判別値を算出し、その仮判別値と偶数
フィルタリング後信号との差分値を偶数エラー信号とし
て出力する偶数仮判別回路と、奇数フィルタリング後信
号の仮判別値を算出し、その仮判別値と奇数フィルタリ
ング後信号との差分値を奇数エラー信号として出力する
奇数仮判別回路と、偶数仮判別回路からの偶数エラー信
号及び偶数番目の再生データ信号に基づき、偶数フィル
タリング手段の第１のタップ係数を偶数エラー信号が最
小になるように可変して生成する第１のタップ係数生成
手段と、奇数仮判別回路からの奇数エラー信号及び奇数
番目の再生データ信号に基づき、奇数フィルタリング手
段の第２のタップ係数を奇数エラー信号が最小になるよ
うに可変して生成する第２のタップ係数生成手段と、奇
数フィルタリング手段から出力される第１の波形等化後
再生信号と偶数フィルタリング手段から出力される第２
の波形等化後再生信号を復号する復号手段とを有する構
成としたものである。

【００１７】本発明は、記録媒体からの再生信号は、再
生信号のデータレートに比べて周波数帯域が狭いので、
符号間干渉を低減するために従来のように隣接するサン
プル点での処理を行う必要が無く、一つおき毎のサンプ
ル点での処理が可能になることに着目し、偶数番目の再
生データ信号と奇数番目の再生データ信号を、それぞれ
別々の偶数フィルタリング手段と奇数フィルタリング手
段に供給する。すなわち、本発明は、奇数番目の再生デ
ータ信号及び偶数番目の再生データ信号に対してそれぞ
れ独立して処理し、かつ、波形等化処理の対象を、奇数
番目の再生データ間の符号間干渉及び偶数番目の再生デ
ータ信号間の符号間干渉に特化することを特徴とする。

【００１８】また、本発明は、現在のサンプル点のレベ
ルに依存することなく、ゼロクロスサンプルを状態遷移
から決定される収束目標値との誤差であるエラー信号を
生成して出力し、このエラー信号に基づいて偶数フィル
タリング手段と奇数フィルタリング手段のタップ係数を
可変制御することで、パーシャルレスポンス波形等化特
性から外れたエラー信号を最小にするような制御を行う
ことができる。

【００１９】また、本発明は上記の目的を達成するた
め、偶数フィルタリング手段及び奇数フィルタリング手
段は、第１のタップ係数生成手段の出力するｎ個（ｎは
２以上の整数）のタップ係数と、第２のタップ係数生成
手段の出力するｎ個のタップ係数を、対応するタップ係
数同士でそれぞれ平均化したｎ個の係数を出力する係数
平均化手段からのｎ個の係数を第１及び第２のタップ係
数として入力されることを特徴とする。この発明では、
有効データが偶数番目の再生データもしくは奇数番目の
再生データに偏ってしまった場合にも、正しいタップ係
数を生成することができる。

【００２０】また、上記の目的を達成するため、本発明
は、偶数仮判別回路及び奇数仮判別回路を、それぞれ偶
数番目の再生データ信号及び奇数番目の再生データ信号
の両方に基づき、ゼロクロスポイントか否かを検出して
０ポイント情報を出力する検出手段と、検出手段よりビ
ットクロックに同期して取り出される０ポイント情報の
うち、少なくとも連続する３つの０ポイント情報を出力
する遅延回路とを共通に有し、パーシャルレスポンス等
化の種類を示すＰＲモード信号と、再生信号のランレン
グス制限符号の種類を示すＲＬＬモード信号と、遅延回
路からの複数の０ポイント情報と、第１の波形等化後再
生信号又は第２の波形等化後再生信号とを入力として受
け、ＰＲモード信号とＲＬＬモード信号で定まる状態遷
移と、複数の０ポイント情報のパターンとに基づき、第
１又は第２の波形等化後再生信号の仮判別値を算出する
仮判別手段をそれぞれ個別に有することを特徴とする。
本発明では、仮判別手段によりＰＲモード信号とＲＬＬ
モード信号で定まる状態遷移と、複数の０ポイント情報
のパターンとに基づき、波形等化信号の仮判別値を算出
し、その仮判別値と波形等化後再生信号との差分値をエ
ラー信号として出力するようにしたため、現在のサンプ
ル点のレベルに依存することなく、収束目標値との誤差
であるエラー信号を生成して出力し、このエラー信号に
基づいてフィルタリング手段のタップ係数を可変制御す
ることで、フィルタリング手段によるパーシャルレスポ
ンス波形等化特性をエラー信号を０にするような制御が
できる。

【００２１】また、本発明は、偶数（もしくは奇数）仮
判別回路から出力されるエラー信号が第１の入力端子に
入力され、偶数（もしくは奇数）仮判別手段から出力さ
れる仮判別値が第２の入力端子に入力され、仮判別値に
応じてエラー信号のうちの有効な成分だけを選択して出
力するエラー選択回路と、エラー選択回路から出力され
る信号に基づき、偶数（もしくは奇数）フィルタリング
手段のタップ係数をエラー信号が最小になるように可変
生成する係数生成手段とを有することを特徴とする。

【００２２】この発明では、エラー選択回路により０ポ
イント情報が示すサンプルポイントとその直前直後のサ
ンプルポイントでエラー信号を選択するようにしている
ので、確からしくないエラー値を示す信号を無効化し、
確からしいエラー信号だけを有効成分として取り出すこ
とができる。

【００２３】また、本発明は上記の目的を達成するた
め、仮判別手段から出力されるエラー信号が第１の入力
端子に入力され、リサンプリングＤＰＬＬがロックすべ
きゼロクロス点に相当する、リサンプリングによって形
成されたサンプルポイントが存在するタイミングを示す
偶数（もしくは奇数）０ポイント情報が第２の入力端子
に入力され、０ポイント情報が示すサンプルポイントと
その直前直後のサンプルポイントでエラー信号を選択
し、それ以外のサンプルポイントではエラー信号を無効
化するエラー選択回路と、エラー選択回路から出力され
る信号に基づき、偶数（もしくは奇数）フィルタリング
手段のタップ係数をエラー信号が最小になるように可変
生成する係数生成手段とを有することを特徴とする。こ
の発明では、エラー選択回路により、仮判別回路から出
力されるエラー信号のうち確からしくないエラー値を示
す信号を無効化し、確からしいエラー信号だけを有効成
分として取り出すことができる。

【００２４】また、本発明は上記の目的を達成するた
め、ＰＲモード信号により指定されるパーシャルレスポ
ンス等化特性をＰＲ（ａ，ｂ，ｂ，ａ）で表わしたと
き、仮判別手段は、連続する３つの０ポイント情報にお
ける中央値とその前後両方の０ポイント情報の値とがす
べてゼロクロス点を示していないときは（ａ＋ｂ）*ラＧ
（ただし、Ｇは所定のゲイン、＊は中央値（ａ＋ｂ）が
０になるようにオフセットした後の値であることを示
す）なる式により値Ｐを算出すると共に仮判別値を０と
し、３つの０ポイント情報における中央値の前後両方の
０ポイント情報の値のみがゼロクロス点を示しており、
かつ、ＲＬＬモード信号が示す記録信号の最小反転間隔
が２であるときは（ｂ−ａ）*ラＧなる式により値Ｐを算
出し、３つの０ポイント情報における中央値の前後両方
の０ポイント情報の値のみがゼロクロス点を示してお
り、かつ、ＲＬＬモード信号が示す記録信号の最小反転
間隔が２でないとき、又は３つの０ポイント情報におけ
る中央値の前後のいずれか一方の０ポイント情報の値の
みがゼロクロス点を示しているときはｂ*ラＧなる式によ
り値Ｐを算出し、３つの０ポイント情報における中央値
がゼロクロス点を示しているときは仮判別値を０と算出
し、（ｂ−ａ）*ラＧなる式又はｂ*ラＧなる式により値Ｐ
を算出したときは、その値Ｐを連続する３つの０ポイン
ト情報のうちの中央値の０ポイント情報が得られるとき
の第１又は第２の波形等化後再生信号の極性に応じた極
性の仮判別値として算出することを特徴とする。

【００２５】また、本発明は上記の目的を達成するた
め、ＰＲモード信号により指定されるパーシャルレスポ
ンス等化特性をＰＲ（ａ，ｂ，ｂ，ａ）で表わしたと
き、仮判別手段は、連続する５つの０ポイント情報にお
ける中央値とその前後両方の０ポイント情報の値とが共
にゼロクロス点を示していないときは（ａ＋ｂ）*ラＧ
（ただし、Ｇは所定のゲイン、＊は中央値（ａ＋ｂ）が
０になるようにオフセットした後の値であることを示
す）なる式により値Ｐを算出すると共に仮判別値を０と
し、５つの０ポイント情報における中央値の前後両方の
０ポイント情報の値のみがゼロクロス点を示しており、
かつ、ＲＬＬモード信号が示す記録信号の最小反転間隔
が２であるときは（ｂ−ａ）*ラＧなる式により値Ｐを算
出し、５つの０ポイント情報における中央値の前後両方
の０ポイント情報の値のみがゼロクロス点を示してお
り、かつ、ＲＬＬモード信号が示す記録信号の最小反転
間隔が２でないとき、又は５つの０ポイント情報におけ
る中央値の前後のいずれか一方の０ポイント情報の値の
みがゼロクロス点を示しているとき、又は５つの０ポイ
ント情報における１番目と４番目の０ポイント情報の値
のみがゼロクロス点を示しているとき、又は５つの０ポ
イント情報における２番目と５番目の０ポイント情報の
値のみがゼロクロス点を示しているときは、ｂ*ラＧなる
式により値Ｐを算出し、５つの０ポイント情報の値が上
記のいずれにも当てはまらないときは仮判別値を０と算
出し、（ｂ−ａ）*ラＧなる式又はｂ*ラＧなる式により値
Ｐを算出したときは、その値Ｐを連続する５つの０ポイ
ント情報のうちの中央値の０ポイント情報が得られると
きの第１又は第２の波形等化後再生信号の極性に応じた
極性の仮判別値として算出することを特徴とする。

【００２６】また、本発明は上記の目的を達成するた
め、リサンプリングＤＰＬＬによりリサンプリングした
ディジタルデータがビットクロックのタイミングで書き
込まれ、新たに作成したクロックのタイミングで格納デ
ィジタルデータが読み出されて偶数フィルタリング手段
又は奇数フィルタリング手段に供給する第１のメモリ素
子と、０ポイント情報がビットクロックのタイミングで
書き込まれ、新たに作成したクロックのタイミングで格
納０ポイント情報が読み出されて遅延回路に供給する第
２のメモリ素子とを設けたことを特徴とする。

【００２７】さらに、本発明は上記の目的を達成するた
め、記録媒体から再生されたランレングス制限符号をＡ
／Ｄ変換器によりシステムクロックでサンプリングして
得たディジタル信号を、ビットレートでリサンプリング
して出力するリサンプリングＤＰＬＬから取り出された
リサンプリングしたディジタルデータを、ビットクロッ
クのタイミングで書き込み、新たに作成したクロックの
タイミングで格納ディジタルデータを読み出して偶数フ
ィルタリング手段又は奇数フィルタリング手段に供給す
るメモリ素子を設けたことを特徴とする。また、本発明
は上記の目的を達成するため、復号装置を並列処理する
ことによってシステムクロックを下げるとともに、、復
号装置のシステムクロックに対する演算余裕を改善する
ことの出来る再生装置を提供する。

【００２８】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる再生装置の
第１の実施の形態のブロック図を示す。同図において、
ランレングス制限符号が高密度記録された光ディスク１
５からＰＤヘッドアンプ１６で光電変換及び増幅された
ランレングス制限符号（ディジタル信号）は、低域フィ
ルタ（ＬＰＦ）１７を用いて高域（ノイズ）成分が阻止
され、続いてＡ／Ｄ変換器１８を通し、必要に応じて図
示しないＡＧＣ回路で振幅が一定になるように自動利得
制御（ＡＧＣ）された後、リサンプリングＤＰＬＬ１９
に供給される。なお、Ａ／Ｄ変換器を設ける位置は、リ
サンプリングＤＰＬＬ１９の前であればどこであっても
よい。

【００２９】リサンプリングＤＰＬＬ１９は、自分自身
のブロックの中でループが完結しているディジタルＰＬ
Ｌ回路で、Ａ／Ｄ変換器１８により固定のシステムクロ
ックでサンプリングされている入力信号に対し、所望の
ビットレートでリサンプリングしたディジタルデータ
（すなわち、ディジタルデータの位相０°、１８０°の
うち、１８０°のリサンプリングデータ）を生成し、本
実施の形態の要部を構成する後述の適応等化回路２０に
供給する。

【００３０】なお、ここでリサンプリングとは、ビット
クロックのタイミングにおけるサンプリングデータを、
システムクロックのタイミングでＡ／Ｄ変換したデータ
より間引き補間演算をして求めることをいう。このと
き、データを奇数番目のデータФ３と偶数番目のデータ
Ф４に振り分けて適応等化回路２０へ出力する。

【００３１】また、リサンプリングＤＰＬＬ１９は、位
相０°のリサンプリングデータのゼロクロスを検出して
おり、それにより得られる奇数データ信号に対応した奇
数０ポイント情報ＺＤａ及び偶数データ信号に対応した
偶数０ポイント情報ＺＤｂを適応等化回路２０に供給す
る。リサンプリングＤＰＬＬ１９から適応等化回路２０
に受け渡されるデータΦ３及びΦ４と、０ポイント情報
ＺＤａ及びＺＤｂと、時間軸通りに並べたサンプル点Ｄ
１〜Ｄ１５の関係を図３に示す。

【００３２】図３に示すように、奇数０ポイント情報Ｚ
Ｄａの立ち上がりのタイミングでは、奇数データ信号の
サンプル点Ｄ１、Ｄ９がゼロクロス点にあり、偶数０ポ
イント情報ＺＤｂの立ち上がりのタイミング直後では、
偶数データ信号のサンプル点Ｄ６、Ｄ１４がゼロクロス
点にある。

【００３３】なお、上記０ポイント情報ＺＤａ及びＺＤ
ｂは、ビットサンプリングのデータが、ゼロレベルとク
ロスするポイントをビット単位で示している。更に、リ
サンプリングＤＰＬＬ１９は、この０ポイント情報が示
すゼロクロスポイントに相当する位相１８０°のリサン
プリングデータの値に基づいて、それが０になるよう
に、リサンプリングのタイミング、つまり周波数及び位
相をロックさせる。

【００３４】ここで、リサンプリングＤＰＬＬ１９につ
いて、更に詳細に説明する。図２はリサンプリングＤＰ
ＬＬ１９の一実施の形態のブロック図を示す。同図に示
すように、リサンプリングＤＰＬＬ１９は、補間器４
１、位相検出器４２、ループフィルタ４３及びタイミン
グ発生器４４からなる一巡のフィードバックループ回路
であり、補間器４１には図１のＡ／Ｄ変換器１８からの
再生ディジタル信号Φ０と、タイミング発生器４４から
のデータ点位相情報とビットクロックが入力され、再生
ディジタル信号Φ０の位相点データのデータ値が補間に
より推定されて出力される。このとき、データ点位相情
報に従って、入力された再生ディジタル信号を直接推定
しても良いが、先に再生ディジタル信号を補間して情報
を増やしておいた後、データ点位相情報に従って推定し
ても良い。この方がさらに精度が良くなる。

【００３５】補間器４１の出力データ値であるΦ１及び
Φ２は、リサンプリングデータとして位相検出器４２に
供給される。位相検出器４２は図１の適応等化回路２０
へ奇数再生データΦ３及び偶数再生データΦ４を出力す
る一方、位相誤差信号を生成し、ループフィルタ４３に
供給し、ここで積分させた後タイミング発生器４４に供
給する。タイミング発生器４４は入力されるループフィ
ルタ４３のデータに基づいて次のデータ点位相の推定を
行い、このデータ点位相情報と同じく生成されたビット
クロックを補間器４１へ出力する。

【００３６】位相検出器４２はデータの極性が変化する
点、つまりゼロクロスポイントを認識して、位相誤差信
号を出力するので、そのポイントをすでに認識してい
る。そこで、奇数再生データΦ３のうち、どのデータが
ゼロクロスポイントに相当するかを示す奇数０ポイント
情報ＺＤａ、偶数再生データΦ４のうち、どのデータが
ゼロクロスポイントに相当するかを示す偶数０ポイント
情報ＺＤｂ、をそれぞれ適応等化回路２０に供給する。

【００３７】再び図１に戻って説明するに、適応等化回
路２０は、リサンプリングＤＰＬＬ１９から出力され
た、奇数再生データΦ３、奇数０ポイント情報ＺＤａ、
偶数再生データΦ４、偶数０ポイント情報ＺＤｂをそれ
ぞれ入力信号として受け、ＰＲ特性を付与して等化後再
生波形（奇数等化後データΦ９と偶数等化後データΦ１
０）を生成し、その２つの等化後再生波形を復号回路３
８に並列に供給して、例えばビタビ復号させる。

【００３８】適応等化回路２０によりＰＲ特性が付与さ
れた等化後再生波形は、復号回路３８に供給されて、例
えばビタビ復号される。このビタビ復号の具体的な回路
構成は後述するが、等化後再生波形のサンプル値からブ
ランチメトリックを計算するブランチメトリック演算回
路と、そのブランチメトリックを１クロック毎に累積加
算してパスメトリックを計算するパスメトリック演算回
路と、パスメトリックが最小となる、最も確からしいデ
ータ系列を選択する信号を記憶するパスメモリとよりな
る。このパスメモリは、複数の候補系列を格納してお
り、パスメトリック演算回路からの選択信号に従って選
択した候補系列を復号データ系列として出力する。

【００３９】ＥＣＣ回路３９は、上記の復号回路３８か
らの復号データ系列中の誤り訂正符号を用いて、その誤
り訂正符号の生成要素の符号誤りを訂正し、誤りの大幅
に低減された復号データを出力する。以上の構成におい
て、本実施の形態は適応等化回路２０の構成に特徴を有
するものであり、以下、この適応等化回路２０について
更に詳細に説明する。

【００４０】図４は本発明装置の要部の適応等化回路２
０の第１の実施の形態のブロック図を示す。図１の適応
等化回路２０に相当する図４の第１の実施の形態の適応
等化回路２０ａは、リサンプリングＤＰＬＬ１９からの
リサンプリング・データΦ３に対してＰＲ等化特性を付
与するトランスバーサルフィルタ（ＴＶＦ）２１ａと、
このトランスバーサルフィルタ２１ａの係数をエラー信
号に応じて可変する乗算器・低域フィルタ（ＬＰＦ）２
２ａと、リサンプリングＤＰＬＬ１９からの０ポイント
情報ＺＤａ及びＺＤｂを遅延するタップ遅延回路２３
と、トランスバーサルフィルタ２１の出力信号とタップ
遅延回路２３からの遅延信号とに基づいて前記エラー信
号を生成する仮判別回路２４ａと、前記エラー信号を極
性反転して乗算器・ＬＰＦ２２ａに供給するインバータ
（ＩＮＶ）２５ａと、リサンプリングＤＰＬＬ１９から
のリサンプリング・データΦ４に対してＰＲ等化特性を
付与するトランスバーサルフィルタ（ＴＶＦ）２１ｂ
と、このトランスバーサルフィルタ２１ｂの係数をエラ
ー信号に応じて可変する乗算器・低域フィルタ（ＬＰ
Ｆ）２２ｂと、トランスバーサルフィルタ２１の出力信
号とタップ遅延回路２３からの遅延信号とに基づいて前
記エラー信号を生成する仮判別回路２４ｂと、前記エラ
ー信号を極性反転して乗算器・ＬＰＦ２２ｂに供給する
インバータ（ＩＮＶ）２５ｂとからなる。

【００４１】上記のタップ遅延回路２３は、例えば図５
及び図６に示す如き回路構成とされている。また、仮判
別回路２４ａ及び２４ｂは、例えば図７に示す如き回路
構成とされている。タップ遅延回路２３は、図５に示す
ように、リサンプリングＤＰＬＬ１９からの０ポイント
情報ＺＤａ及びＺＤｂを遅延素子（Ｄｅｌａｙ）１０１
ａ、１０１ｂでそれぞれ遅延されて遅延信号Ｚａ１、Ｚ
ｂ１として出力されると共に、更に４段縦続接続された
ラッチモジュール（ＬＭ）１０２〜１０５を通して、そ
れぞれ遅延され、それぞれから遅延信号Ｚａ２及びＺｂ
２、Ｚａ３及びＺｂ３、Ｚａ４及びＺｂ４、Ｚａ５及び
Ｚｂ５を出力する。

【００４２】上記のＬＭ１０２〜１０５は、それぞれ同
一構成で図６に示すように、Ｄ型フリップフロップ１０
６で構成された遅延回路部とそのままスルーで入力信号
を出力する非遅延回路部からなる回路である。なお、タ
ップ遅延回路２３内のＤ型フリップフロップの各イネー
ブル端子（図示省略）にはビットクロックがそれぞれ入
力されており、また、各クロック端子には端子４５を介
してシステムクロックがそれぞれ入力され、更に各クリ
ア端子にはリセット信号がそれぞれ入力される。

【００４３】また、仮判別回路２４ａ及び２４ｂは同一
構成で、それぞれ図７に示すように、仮判別器１１０ａ
（または１１０ｂ）と減算器１１１ａ（または１１１
ｂ）により構成されている。仮判別器１１０ａ（または
１１０ｂ）には、トランスバーサルフィルタ２１ａ（ま
たは２１ｂ）からのデータと、タップ遅延回路２３の出
力遅延信号と、後述のＰＲモード信号と、後述のＲＬＬ
モード信号とが入力される。

【００４４】仮判別器１１０ａ（または１１０ｂ）は論
理回路により構成されており、入力された信号に基づい
て、後述のアルゴリズムに従ってパーシャルレスポンス
特性の性質を巧みに利用した仮判別動作を行う。減算器
１１１ａ（または１１１ｂ）は入力データФ３（または
Ф４）から、仮判別器１１０ａ（または１１０ｂ）から
の仮判別結果を差し引いてエラー信号を生成する。これ
を図４のＩＮＶ２５ａ（または２５ｂ）を介して乗算器
・ＬＰＦ２２ａ（または２２ｂ）へ出力する。このよう
に、タップ遅延回路２３及び仮判別回路２４ａ（または
２４ｂ）は、いずれもディジタル回路で構成されるた
め、アナログ特有の経時変化・パラメータばらつきの影
響を受けることがなく、信頼性が高く、しかも回路規模
も殆ど増えることのない構成である。

【００４５】次に、パーシャルレスポンス（ＰＲ）特性
について説明するに、例えばＰＲ（ａ，ｂ，ｂ，ａ）の
特性を図８（Ａ）に示す孤立波に付与して等化すると、
その等化波形はよく知られているように図８（Ｂ）に示
すようになる。更に、連続波では、この等化波形は、
０，ａ，ａ＋ｂ，２ａ，２ｂ，ａ＋２ｂ，２ａ＋２ｂの
７値をとる。この７値をビタビ復号器に入力すると、元
のデータ（入力値）とＰＲ等化後の再生信号（出力値）
は、過去の信号の拘束を受け、これと（１，７）ＲＬＬ
によって入力信号の”１”は２回以上続かないことを利
用すると、図８（Ｃ）に示すような状態遷移図で表わす
ことができることが知られている。

【００４６】図８（Ｃ）において、Ｓ０〜Ｓ５は直前の
出力値により定まる状態を示す。この状態遷移図から例
えば状態Ｓ２にあるときは、入力値がａ＋２ｂのとき出
力値が１となって状態Ｓ３へ遷移し、入力値が２ｂのと
き出力値が１となって状態Ｓ４へ遷移するが、それ以外
の入力値は入力されないことが分かり、また、もし入力
されればそれはエラーであることが分かる。

【００４７】図９は上記のＰＲ（ａ，ｂ，ｂ，ａ）の特
性とランレングス制限規則ＲＬＬモードと仮判別器１１
０ａ（または１１０ｂ）の出力する仮判定値との関係を
示す図である。同図において、一番上の行のＰＲモード
は、仮判別回路２４ａ（または２４ｂ）に入力される信
号の値を示しており、一番左の列のＲＬＬモードは、仮
判別回路２４ａ（または２４ｂ）の仮判別器１１０ａ
（または１１０ｂ）に入力される信号を示しており、こ
こではＲＬＬ（１，Ｘ）とＲＬＬ（２，Ｘ）を示してい
る。

【００４８】ＰＲモードの値はパーシャルレスポンス特
性がＰＲ（１，１）、ＰＲ（１，１，１）、ＰＲ（１，
２，２，１）、ＰＲ（１，３，３，１）、ＰＲ（２，
３，３，２）及びＰＲ（３，４，４，３）のいずれであ
るかを示す。また、ＲＬＬ（１，Ｘ）は最小反転間隔
が”２”で、最大反転間隔が変調方式によって異なる所
定の値Ｘのランレングス制限規則を示し、ＲＬＬ（２，
Ｘ）は最小反転間隔が”３”で、最大反転間隔が変調方
式によって異なる所定の値Ｘのランレングス制限規則を
示している。

【００４９】ＲＬＬ（１，Ｘ）の場合は、図８と共に説
明したように、等化波形は、ＰＲ（ａ，ｂ，ｂ，ａ）で
は０，ａ，ａ＋ｂ，２ａ，２ｂ，ａ＋２ｂ，２ａ＋２ｂ
の７値をとり、これらに対応した各パーシャルレスポン
ス特性における仮判定値が図９に示されている。仮判定
値のうち、矢印の右側の値が上記の７値の中央値である
「ａ＋ｂ」が”０”になるようにオフセットしたときの
値を示す。ＲＬＬ（２，Ｘ）はＲＬＬ（１，Ｘ）と同様
の仮判定値を示すが、ＲＬＬ（１，Ｘ）の２ａ、２ｂで
示す２行の値は存在しない。これは、図８（Ｃ）の状態
遷移図のＳ５→Ｓ１、Ｓ２→Ｓ４の遷移が存在しないか
らである（値２ａ、２ｂをとらないからである）。

【００５０】また、図９において、ＰＲ（１，１）はＰ
Ｒ（ａ，ｂ，ｂ，ａ）のａ＝０、ｂ＝１の場合である。
更に、図９において、ゲインＧはオフセット後の絶対値
の最大値（ａ＋ｂ）*を正規化するための乗算係数であ
り、Ａ／（ａ＋ｂ）*で表される（ただし、Ａは任意の
レベル）。

【００５１】次に、再び図７に戻って図７に示す仮判別
回路２４ａ（２４ｂ）の動作について説明するに、入力
されたトランスバーサルフィルタ２１ａ（または２１
ｂ）からの波形等化再生信号は、現在時刻における信号
Ｄ３として取り扱われる。一方、リサンプリングＤＰＬ
Ｌ１９からの０ポイント情報ＺＤａ（またはＺＤｂ）
は、タップ遅延回路２３に供給され、そのタップ遅延出
力が仮判別器１１０ａ（または１１０ｂ）に入力され
る。仮判別器１１０ａ（または１１０ｂ）は後述のアル
ゴリズムに従って、パーシャルレスポンス等化を前提と
した仮判別（収束目標設定）を行う。

【００５２】減算器１１１ａ（または１１１ｂ）は、現
在時刻信号Ｄ３から仮判別器１１０ａ（または１１０
ｂ）により得られた判別結果を減算してエラー信号ＥＲ
Ｒａ（またはＥＲＲｂ）を演算し、図４のインバータ２
５ａ（または２５ｂ）で極性反転させた後、乗算器・Ｌ
ＰＦ２２ａ（または２２ｂ）へ出力する。インバータ２
５ａ（または２５ｂ）で極性反転されたエラー信号は、
乗算器・ＬＰＦ２２ａ（または２２ｂ）でトランスバー
サルフィルタ２１ａ（または２１ｂ）からのタップ出力
と乗算された後高域周波数成分が除去され、上記のエラ
ー信号を０にするようなタップ係数（フィルタ係数）と
してトランスバーサルフィルタ２１ａ（または２１ｂ）
へ出力される。

【００５３】次に、仮判別器１１０ａ（または１１０
ｂ）による動作について、図１０のフローチャート等と
共に更に詳細に説明する。ここで、上記の０ポイント情
報の値Ｚが”１”であるときはゼロクロスポイントを示
しており、これは、図８（Ｃ）に示したＰＲ（ａ，ｂ，
ｂ，ａ）の状態遷移図では「ａ＋ｂ」という値で表わさ
れており、状態Ｓ１→Ｓ２又は状態Ｓ４→Ｓ５へ遷移す
る過程において発生する。

【００５４】この場合、図８（Ｃ）中、右半分の状態Ｓ
２、Ｓ３及びＳ４は正の値の経路（ａ＋ｂ＝０に正規化
した場合、図９と共に説明したように、ａ＋２ｂ、２ａ
＋２ｂ、２ｂのいずれか）を辿り、左半分の状態Ｓ５、
Ｓ０及びＳ１は負の値の経路（ａ＋ｂ＝０に正規化した
場合、図９と共に説明したように、０、ａ、２ａのいず
れか）を辿るため、ゼロクロスポイントの前又は後の値
を参照することにより、正の経路なのか、負の経路なの
かが判別できる。

【００５５】しかも、あるゼロクロスポイントから次の
ゼロクロスポイントまでの間隔が分かれば、つまり状態
Ｓ２から状態Ｓ５に至るまで、又は状態Ｓ５から状態Ｓ
２に至るまでの遷移数がわかれば、経路が確定し、取り
得るべき値が各々のサンプル点に対して明確になる。

【００５６】また、上記の状態遷移図で「ａ＋ｂ」以外
の値、すなわちゼロクロスポイントでないときは、上記
の０ポイント情報の値Ｚは”０”である。この状態遷移
図から、ゼロクロスポイント（Ｚ＝１）は２つ連続して
取り出されることはなく、また、ＲＬＬ（１，Ｘ）の場
合は、隣接するＺ＝１の間には最低１つの”０”が存在
する（０ポイント情報の値Ｚが１→０→１と変化したと
き、すなわち、状態Ｓ２→Ｓ４→Ｓ５、あるいは状態Ｓ
５→Ｓ１→Ｓ２と遷移したとき）。なお、ＲＬＬ（２，
Ｘ）の場合は、隣接するＺ＝１の間には最低２つの”
０”が存在する。２ａ及び２ｂの値は存在しないからで
ある。

【００５７】実際の信号では、ノイズ等の影響により、
ゼロクロスポイント自体の検出を誤ることも十分に予想
されるが、フィードバック制御の場合、正しい判定ので
きる確率が誤る確率を上回っていれば、正しい方向に収
束していくはずであり、また、十分な積分処理のため、
単発のノイズは実用上問題ないと考えられる。

【００５８】以上の点に着目し、仮判別器１１０ａ（ま
たは１１０ｂ）は、まず、タップ遅延回路２３ａ（また
は２３ｂ）を介してビットクロックの周期毎に入力され
る０ポイント情報の値Ｚを識別し、連続する５クロック
周期の５つの値がオール”０”であるかどうか（図１０
のステップ６１）、上記の５つの値のうちの最後の値の
みが”１”かどうか（図１０のステップ６２）、上記の
５つの値のうちの最初の値のみが”１”かどうか（図１
０のステップ６３）、上記の５つの値のうちの最初と最
後の値が”１”で残りの３つの値は”０”かどうかを判
別する（図１０のステップ６４）。

【００５９】これらのパターンは、着目する０ポイント
情報の値Ｚの中央の値を”０”としたとき、前後両側の
０ポイント情報の値Ｚがいずれも”０”である場合であ
り、このときは信号波形が正側、又は負側に張り付いて
いる場合であるので、これらのパターンのいずれかを満
たすときは、Ｐ＝（ａ＋ｂ）*ラＧ（１）なる式により、大なる値Ｐを算出する（図１０のステッ
プ６５）。ただし、（１）式及び後述の（２）、（３）
式中、Ｇは図９に示したゲイン、ａ*、ｂ*はＰＲ（ａ，
ｂ，ｂ，ａ）におけるａとｂの値を、中央値（ａ＋ｂ）
が０になるようにオフセットした後の値であることを示
す。これらａ*、ｂ*及びＧの値は、ＰＲモード信号、Ｒ
ＬＬモード信号により求められる既知の値である。

【００６０】上記のパターンのいずれでもないときは、
連続する５クロック周期の５つの０ポイント情報の値Ｚ
が”０１０１０”であるかどうか判別し（図１０のステ
ップ６６）、このパターンのときはＲＬＬモード信号に
基づき、ＲＬＬ（１，Ｘ）のパーシャルレスポンス等化
であるかどうか判定する（図１０のステップ６７）。こ
のパターンは、着目する中央値の０ポイント情報の値Ｚ
を”０”としたとき、中央値の前後両側に隣接する２つ
のＺの値がいずれも”１”の場合であり、これは前記し
たように、ＲＬＬ（１，Ｘ）のときのみ発生する可能性
があるので、ＲＬＬ（１，Ｘ）であるときはＰ＝（ｂ−ａ）*ラＧ（２）なる式により、値Ｐを算出する（図１０のステップ６
８）。なお、このときは、極性が２クロック目で瞬時に
変化するので、（２）式により小なる値Ｐが算出され
る。

【００６１】連続する５クロック周期の５つの０ポイン
ト情報の値Ｚが”０１０１０”でないときは、それら５
つの０ポイント情報の値Ｚが”０１００１”、”１００
１０”、”０００１０”及び”０１０００”のうちのい
ずれかのパターンであるかどうか判別する（図１０のス
テップ６９〜７２）。これら４つのパターンは、連続す
る５つの０ポイント情報のうち中央値がゼロクロス点を
示しておらず、かつ、中央値の前後に隣接する２つの０
ポイント情報の一方がゼロクロス点を示しているときで
ある。

【００６２】上記の４つのパターンのどれかであると
き、あるいはステップ６７でＲＬＬモードが（１，Ｘ）
でないと判定されたときは、Ｐ＝ｂ*ラＧ（３）なる式により、値Ｐを算出する（図１０のステップ７
３）。この場合、信号波形は短期間、同じ極性を保って
いるので、（１）式及び（２）式の中間レベルの値Ｐが
（３）式により算出される。

【００６３】上記のステップ６５、６８及び７３のいず
れかで値Ｐを算出すると、続いてＤ型フリップフロップ
４７から取り出される現在時刻の波形等化信号Ｄ３が０
以上であるかどうか判別する（図１０のステップ７
４）。現在時刻の波形等化信号Ｄ３が０以上であるとき
は最終仮判定レベルＱをＰの値とし（図１０のステップ
７５）、負であるときは最終仮判定レベルＱを−Ｐの値
とする（図１０のステップ７６）。

【００６４】なお、ステップ７２で０ポイント情報の値
Ｚが”０１０００”でないと判定されたときは、最終仮
判定レベルＱを”０”とする（図１０のステップ７
７）。例えば、連続する５つの０ポイントＺの中央値
が”１”の場合などがこの場合に相当する。

【００６５】以上の仮判別処理により得られた仮判定レ
ベルＱは、図７の減算器５２ａ（または５２ｂ）に供給
されて現在時刻の波形等化信号Ｄ３との差分をとられて
エラー信号とされ、前述したように、Ｄ型フリップフロ
ップ５３でラッチされた後図４のＩＮＶ２５ａ（または
２５ｂ）を介して図４の乗算器・ＬＰＦ２２ａ（または
２２ｂ）へ出力され、ここで乗算されてから高域周波数
成分が除去され、トランスバーサルフィルタ２１ａ（ま
たは２１ｂ）にタップ係数として出力される。

【００６６】このようにして、図７の減算器５２ａ（ま
たは５２ｂ）から取り出されるエラー信号が０になるよ
うに、トランスバーサルフィルタ２１ａ（または２１
ｂ）のタップ係数が可変制御されることにより、トラン
スバーサルフィルタ２１ａ（または２１ｂ）による波形
等化を収束範囲を拡大させて好適に行うことができる。

【００６７】次に、上記の仮判別処理による波形等化に
ついて、更に具体的に説明する。例えば、図１１（Ａ）
に実線で示す波形の等化後再生信号が、トランスバーサ
ルフィルタ２１ａ（又は２１ｂ）から取り出されて仮判
別回路２４ａ（又は２４ｂ）に入力される場合、この仮
判別回路２４ａ（又は２４ｂ）にはリサンプリングＤＰ
ＬＬ１９から同図（Ａ）の波形の下部に示すような値Ｚ
の０ポイント情報もタップ遅延回路２３を介して入力さ
れる。

【００６８】ここで、図１１（Ａ）において、○印は記
録媒体に記録されたランレングス制限符号の本来のデー
タ点を示す。また、×印はトランスバーサルフィルタ２
１ａ（又は２１ｂ）によりパーシャルレスポンス等化す
るときの等化用のサンプル点を示し、これは本来のデー
タ点から１８０°ずれている（他の図１１（Ｂ）〜
（Ｄ）、図１２、図１３も同様）。

【００６９】図１１（Ａ）において、連続する５つの０
ポイント情報の値Ｚがオール”０”のときと”１０００
０”のときと”００００１”のときは前記（１）式に基
づいて等化され（図１０のステップ６１〜６３、６
５）、図１１（Ｂ）に示すように、再生信号が本来と同
様の波形で得られる。なお、上記の（１）式〜（３）式
の演算結果による波形等化は、連続する５つの０ポイン
ト情報の値Ｚの３番目のタイミングで、波形等化信号Ｄ
３の極性に応じて行われることは図１０に示した通りで
ある。

【００７０】図１１（Ｃ）はリサンプリングＤＰＬＬ１
９から取り出された連続する５つの０ポイント情報の値
Ｚが”１０００１”であるときの、トランスバーサルフ
ィルタ２１ａ（又は２１ｂ）の出力等化後再生信号波形
の一例を示す。この場合、連続する５つの０ポイント情
報の値Ｚの３番目のタイミングの、波形等化信号Ｄ３の
値は正であるから、このとき（１）式による波形等化が
行われ（図１０のステップ６４、６５、７４、７５）、
図１１（Ｄ）に示す等化後再生信号がトランスバーサル
フィルタ２１から得られる。

【００７１】図１２（Ａ）はリサンプリングＤＰＬＬ１
９から取り出された連続する５つの０ポイント情報の値
Ｚが”０１０１０”で、かつ、ＲＬＬ（１，Ｘ）である
ときと、連続する５つの０ポイント情報の値Ｚが”０１
００１”であるときのトランスバーサルフィルタ２１の
出力等化後再生信号波形の一例を示す。この場合、連続
する５つの０ポイント情報の値Ｚが”０１０１０”のと
きの波形等化信号Ｄ３の値は正であるから、（２）式に
よる正の値の波形等化が行われ（図１０のステップ６６
〜６８、７４、７５）、”０１００１”のときの波形等
化信号Ｄ３の値は負であるから、（３）式による負の値
の波形等化が行われ（図４のステップ６９、７３、７
４、７６）、図１２（Ｂ）に示す等化後再生信号がトラ
ンスバーサルフィルタ２１から得られる。

【００７２】図１３（Ａ）はリサンプリングＤＰＬＬ１
９から取り出された連続する５つの０ポイント情報の値
Ｚが”０１０００”であるときと、連続する５つの０ポ
イント情報の値Ｚが”０００１０”であるときのトラン
スバーサルフィルタ２１の出力等化後再生信号波形の一
例を示す。この場合、連続する５つの０ポイント情報の
値Ｚが”０１０００”、”０００１０”のときはいずれ
も波形等化信号Ｄ３の値は正であるから、（３）式によ
る正の値の波形等化が行われ（図１０のステップ７１、
７３〜７５、又はステップ７２〜７５）、図１３（Ｂ）
に示す等化後再生信号がトランスバーサルフィルタ２１
から得られる。

【００７３】更に、図１３（Ｃ）はリサンプリングＤＰ
ＬＬ１９から取り出された連続する５つの０ポイント情
報の値Ｚが”０１００１”であるときと、連続する５つ
の０ポイント情報の値Ｚが”１００１０”であるときの
トランスバーサルフィルタ２１の出力等化後再生信号波
形の一例を示す。この場合、連続する５つの０ポイント
情報の値Ｚが”０１００１”、”１００１０”のときは
いずれも波形等化信号Ｄ３の値は正であるから、（３）
式による正の値の波形等化が行われ（図１０のステップ
６９、７３〜７５、又はステップ７０、７３〜７５）、
図１３（Ｄ）に示す等化後再生信号がトランスバーサル
フィルタ２１から得られる。

【００７４】このように、この実施の形態では、０ポイ
ント情報の値Ｚを参照し、状態遷移図から自と決定され
る値に等化するようにしたため、現在のサンプル点のレ
ベルに依存しない（他の目標値に近くても影響されな
い）正確な波形等化ができる。また、異なるパーシャル
レスポンス等化に対応でき、更に判定を誤る確率はスレ
ッショルドが固定の従来装置に比べて少ないので、収束
時間を短時間にできる。なお、本実施の形態は、ＲＬＬ
（２，Ｘ）にも同様に適用できる。図９と共に説明した
ように、ＲＬＬ（１，Ｘ）と略同様の状態遷移が行われ
るからである。

【００７５】図１４は適応等化回路２０ａの出力信号の
アイパターンの一例を示す。同図（Ａ）及び（Ｂ）にお
いて、縦軸は２の補数表示で表したレベル、横軸はサン
プル点数により表現される時間を示す。図１４（Ａ）は
適応等化回路２０ａから出力される奇数等化後データΦ
９のアイパターンを示し、同図（Ｂ）は適応等化回路２
０ａから出力される偶数等化後データΦ１０のアイパタ
ーンを示す。

【００７６】図１４（Ａ）及び（Ｂ）から分かるよう
に、本実施の形態によれば、例としてＰＲ（１，１，
１，１）に等化した場合、奇数等化後データΦ９及び偶
数等化後データΦ１０のいずれも、「０」、「３２」、
「６４」、「−３２」及び「−６４」の５つの目標値の
それぞれに収束していることがわかる。

【００７７】次に、本発明の他の実施の形態について説
明する。図１５（Ａ）は本発明装置の要部の適応等化回
路の第２の実施の形態のブロック図を示す。同図中、図
４と同一構成部分には同一符号を付し、その説明を省略
する。図１５（Ａ）に示す第２の実施の形態の適応等化
回路２０ｂは、トランスバーサルフィルタ２１ａ及び２
１ｂに入力されるそれぞれのタップ係数Ｃ１〜Ｃ５を、
乗算器・低域フィルタ（ＬＰＦ）２２ａの出力する係数
Ｃａ１〜Ｃａ５と乗算器・低域フィルタ（ＬＰＦ）２２
ｂの出力する係数Ｃｂ１〜Ｃｂ５とを係数平均化ブロッ
ク２６にて平均化した値としたものである。

【００７８】上記の係数平均化ブロック２６は、図１５
（Ｂ）に示すように、対応する係数同士の平均化演算処
理を行う５つの平均化回路（ＡＶＥ）２６１〜２６５か
ら構成されており、平均の値Ｃ１〜Ｃ５を出力して、ト
ランスバーサルフィルタ２１ａ及び２１ｂに供給する。
このようにすることで、有効データが偶数データもしく
は奇数データに偏ってしまった場合にも、正しい係数に
制御することが可能となる。

【００７９】次に、本発明の第２の実施の形態について
説明する。図１６は本発明になる再生装置の第２の実施
の形態のブロック図を示す。同図中、図１と同一構成部
分には同一符号を付し、その説明を省略する。図１６に
おいて、図１の適応等化回路２０に相当する第２の実施
の形態の適応等化回路３０は、リサンプリングＤＰＬＬ
１９ａからのリサンプリング・データΦ３及びΦ４に対
して適応等化処理を行って、波形等化後再生信号Φ９及
びΦ１０を復号回路３８に出力する点に特徴がある。

【００８０】図１７は本発明装置の要部の適応等化回路
の第３の実施の形態のブロック図を示す。同図中、図４
と同一構成部分には同一符号を付し、その説明を省略す
る。図１７に示す第３の実施の形態の適応等化回路３０
ａは、図１６の適応等化回路３０の実施の形態で、リサ
ンプリングＤＰＬＬ１９ａからのリサンプリング・デー
タΦ３及びΦ４に対してＰＲ等化特性を付与するトラン
スバーサルフィルタ２１ａ及び２１ｂと、このトランス
バーサルフィルタ２１ａ及び２１ｂの係数をエラー信号
に応じて可変する乗算器・低域フィルタ（ＬＰＦ）２２
ａ及び２２ｂと、タップ遅延回路２３と、トランスバー
サルフィルタ２１ａの出力信号とタップ遅延回路２３か
らの遅延信号とに基づいてエラー信号を生成して乗算器
・ＬＰＦ２２ａに供給する仮判別回路２４ａと、トラン
スバーサルフィルタ２１ｂの出力信号とタップ遅延回路
２３からの遅延信号とに基づいてエラー信号を生成して
乗算器・ＬＰＦ２２ｂに供給する仮判別回路２４ｂと、
トランスバーサルフィルタ２１ａ及び２１ｂの出力信号
よりゼロクロスポイントを検出してタップ遅延回路２３
に供給するゼロ検出器３１からなる。

【００８１】ゼロ検出器３１は、例えば時間的に連続す
る等化後再生信号の極性が反転したときに、近傍の２つ
のサンプル点のうち、より０に近い方を０ポイント情報
としてタップ遅延回路２３に供給する。これにより、こ
の実施の形態も、図４の実施の形態と同様の動作を行
う。

【００８２】次に、本発明装置の要部の適応等化回路の
第４の実施の形態について説明する。図１８（Ａ）は本
発明装置の要部の適応等化回路の第４の実施の形態のブ
ロック図を示す。同図中、図１７と同一構成部分には同
一符号を付し、その説明を省略する。図１８（Ａ）に示
す第４の実施の形態の適応等化回路３０ｂは、図１６の
適応等化回路３０の他の実施の形態で、トランスバーサ
ルフィルタ２１ａ及び２１ｂに入力されるそれぞれのタ
ップ係数Ｃ１〜Ｃ５を、乗算器・低域フィルタ（ＬＰ
Ｆ）２２ａの出力する係数Ｃａ１〜Ｃａ５と乗算器・低
域フィルタ（ＬＰＦ）２２ｂの出力する係数Ｃｂ１〜Ｃ
ｂ５とを係数平均化ブロック２７にて平均化した値とし
たものである。

【００８３】上記の係数平均化ブロック２７は、図１８
（Ｂ）に示すように、対応する係数同士の平均化演算処
理を行う５つの平均化回路（ＡＶＥ）２７１〜２７５か
ら構成されており、平均の値Ｃ１〜Ｃ５を出力して、ト
ランスバーサルフィルタ２１ａ及び２１ｂに供給する。
このようにすることで、有効データが偶数データもしく
は奇数データに偏ってしまった場合にも、正しい係数に
制御することが可能となる。

【００８４】ところで、リサンプリングＤＰＬＬ１９
は、適宜その入力側にはＡＧＣ回路やＡＴＣ回路が設け
られ、その出力側には適応等化回路２０ａ、２０ｂ（３
０ａ，３０ｂ）が設けられているが、自分自身でループ
が完結しているために、確実な収束が期待でき、また外
付けの回路も不要であるので構成が簡単であり、更に、
ディジタル回路であるので信頼性が高いという利点を有
する。しかし、本発明はこれに限らず、以下の実施の形
態のようにリサンプリングＤＰＬＬを使用しない構成に
も適用できる。

【００８５】次に、本発明の再生装置の第３の実施の形
態について説明する。図１９は本発明になる再生装置の
第３の実施の形態のブロック図を示す。同図中、図１と
同一構成部分には同一符号を付し、その説明を省略す
る。図１９に示す再生装置の第３の実施の形態では、Ｌ
ＰＦ１７の入力再生信号が位相同期ループ（ＰＬＬ）回
路３２に供給され、ここでビットに同期したクロックが
生成され、そのクロックがＡ／Ｄ変換器１８及びＩＰＦ
３３に供給される。

【００８６】そのＡ／Ｄ変換器１８から出力される奇数
データ（もしくは偶数データ）Φ１は、遅延及びゼロ検
出器３４に直接に供給されると共に、補間フィルタ（Ｉ
ＰＦ）３３に供給され、ＩＰＦ３３において隣り合う２
つの奇数データ（もしくは偶数データ）Φ１からシステ
ムクロックのタイミングで間引き補間演算して生成され
た、隣り合う２つの奇数データ（もしくは偶数データ）
Φ１の中間位置のサンプル点データΦ２が、偶数データ
（もしくは奇数データ）として遅延及びゼロ検出器３４
に供給される。

【００８７】これにより、遅延及びゼロ検出器３４は、
入力されたデータФ１及びФ２に基づき、入力データФ
１及びФ２の極性が反転したときに、近傍の２つのサン
プル点のうち、より０に近い方を０ポイント情報として
遅延回路に供給して遅延することにより、リサンプリン
グＤＰＬＬ１９と同様に、奇数番目のデータФ３と偶数
番目のデータФ４と、奇数番目データФ３に対応した奇
数０ポイント情報ＺＤａ及び偶数番目データФ４に対応
した偶数０ポイント情報ＺＤｂを生成出力し、適応等化
回路３５に供給する。

【００８８】適応等化回路３５は、第１乃至第４の実施
の形態の適応等化回路２０ａ、２０ｂ、３０ａあるいは
３０ｂと同様の構成により、入力されたデータФ３、Ф
４及び０ポイント情報ＺＤａ及びＺＤａに対して適応等
化処理を行って奇数番目のデータФ９と偶数番目のデー
タФ１０を出力する。

【００８９】このように、本実施の形態では、適応等化
回路３５が、リサンプリングＤＰＬＬ１９からの信号で
はなく、Ａ／Ｄ変換した再生信号を入力信号として受
け、Φ３、Φ４及びＺＤａ、ＺＤｂを出力する遅延及び
ゼロ検出器３４の出力信号を入力として動作するところ
に特徴がある。

【００９０】次に、本発明の再生装置の第５の実施の形
態について説明する。図２１は本発明になる再生装置の
第５の実施の形態のブロック図を示す。同図中、図１９
と同一構成部分には同一符号を付し、その説明を省略す
る。図２１に示す再生装置の第５の実施の形態では、適
応等化回路５０が、遅延及びゼロ検出器３４からの信号
Φ３及びΦ４ではなく、Ａ／Ｄ変換器１８から取り出さ
れる奇数番目データΦ１及び偶数番目データΦ２を入力
として用いており、同じく奇数番目データΦ１及び偶数
番目データΦ２が供給されたゼロクロス検出・位相比較
器５１の出力である０ポイント情報ＺＤａ及びＺＤｂを
入力として、適応等化動作を行うところに特徴がある。

【００９１】ゼロクロス検出・位相比較器５１は、奇数
番目データΦ１及び偶数番目データΦ２のゼロクロス検
出を行い、その検出ゼロクロス点の位相と電圧制御発振
器（ＶＣＯ）５３よりのビットクロックの位相とを位相
比較して位相誤差信号を生成する。この位相誤差信号は
ループフィルタ５２を通してＶＣＯ５３に制御電圧とし
て印加され、その出力システムクロック周波数を可変制
御する。ＶＣＯ５３から出力されるシステムクロックは
上記のビットクロックを含み、装置のクロックが必要な
各ブロックに印加される。

【００９２】ループフィルタ５２及びＶＣＯ５３はディ
ジタルでもアナログでも構成可能であり、アナログの場
合はＤ／Ａ変換を行うインターフェースが必要となる。
この実施の形態も上記の各実施の形態と同様の特長を有
する。

【００９３】次に、本発明の再生装置の第６の実施の形
態について説明する。図２２は本発明になる再生装置の
第６の実施の形態のブロック図を示す。同図中、図２１
と同一構成部分には同一符号を付し、その説明を省略す
る。図２２に示す再生装置の第６の実施の形態では、Ｌ
ＰＦ１７から出力された再生信号が、２つのＡ／Ｄ変換
器５４及び５５にそれぞれ供給される。

【００９４】一方、ＶＣＯ５３から出力されるシステム
クロックは上記のビットクロックを含むが、互いに位相
が１８０°異なるシステムクロックが出力され、Ａ／Ｄ
変換器５４には位相０°のシステムクロックが供給され
て再生信号のＡ／Ｄ変換を行わせて奇数データ（もしく
は偶数データ）Φ１を生成させ、Ａ／Ｄ変換器５５には
位相１８０°のシステムクロックが供給されて再生信号
のＡ／Ｄ変換を行わせて偶数データ（もしくは奇数デー
タ）Φ２を生成させる。これらのデータΦ１及びΦ２は
適応等化回路５０及びゼロクロス検出・位相比較器５１
にそれぞれ供給される。

【００９５】次に、本発明の再生装置の第７の実施の形
態について説明する。図２３は本発明になる再生装置の
第７の実施の形態のブロック図を示す。同図中、図２１
と同一構成部分には同一符号を付し、その説明を省略す
る。図２３に示す再生装置の第７の実施の形態では、ゼ
ロクロス検出・位相比較器５６が、適応等化回路５０に
入力されるデータΦ１及びΦ２ではなく、適応等化回路
５０から出力されるデータΦ９及びΦ１０を入力とし
て、ゼロクロス検出動作・位相比較動作を行うことを特
徴とする。

【００９６】次に、本発明の再生装置の第８の実施の形
態について説明する。図２４は本発明になる再生装置の
第８の実施の形態のブロック図を示す。同図中、図２２
と同一構成部分には同一符号を付し、その説明を省略す
る。図２４に示す再生装置の第８の実施の形態は、ゼロ
クロス検出・位相比較器５７が、適応等化回路５０に入
力されるデータΦ１及びΦ２ではなく、適応等化回路５
０から出力されるデータΦ９及びΦ１０を入力として、
ゼロクロス検出動作・位相比較動作を行う点が、図２２
に示した第６の実施の形態の再生装置と異なる。

【００９７】図２５及び図２６は適応等化回路５０の各
例の内部ブロック図を示し、図２５は適応等化回路２０
ａ、３０ａと同様の構成であり、図２６は適応等化回路
３０ｂと同様の構成である。

【００９８】なお、以上の実施の形態では、仮判別器１
１０ａ（または１１０ｂ）は、図１０のフローチャート
と共に説明したように、タップ遅延回路２３を介してビ
ットクロックの周期毎に入力される、連続する５つの０
ポイント情報の値Ｚに基づいて仮判別結果を得ている
が、連続する３つの０ポイント情報の値Ｚに基づいて仮
判別結果を得ることもできる。図２７はこの場合のフロ
ーチャートを示す。まず、連続する３クロック周期の３
つの０ポイント情報の値Ｚがオール”０”であるかどう
か判別し（図２７のステップ８１）、このときは信号波
形が正側、又は負側に張り付いている場合であるので、
このパターンを満たすときは、前記（１）式により大な
る値Ｐを算出する（図２７のステップ８２）。

【００９９】上記のパターンでないときは、連続する３
クロック周期の３つの０ポイント情報の値Ｚが”１０
１”であるかどうか判別し（図２７のステップ８３）、
このパターンのときはＲＬＬモード信号に基づき、ＲＬ
Ｌ（１，Ｘ）のパーシャルレスポンス等化であるかどう
か判定する（図２７のステップ８４）。このパターン
は、着目する中央値の０ポイント情報の値Ｚを”０”と
したとき、前後両側に隣接するＺの値がいずれも”１”
の場合であり、これは前記したように、ＲＬＬ（１，
Ｘ）のときのみ発生する可能性があるので、ＲＬＬ
（１，Ｘ）であるときは前記（２）式により値Ｐを算出
する（図２７のステップ８５）。

【０１００】連続する３クロック周期の３つの０ポイン
ト情報の値Ｚが”１０１”でないときは、それら３つの
０ポイント情報の値Ｚが”１００”と”００１”のうち
のいずれかのパターンであるかどうか判別する（図２７
のステップ８７、８８）。これらのパターンは、着目す
る中央値の０ポイント情報の値Ｚの中央の値を”０”と
したとき、前後両側に隣接する２つの０ポイント情報の
値Ｚの一方が”１”である場合である。これらのパター
ンのどれかであるとき、あるいはステップ８４でＲＬＬ
モードが（１，Ｘ）でないと判定されたときは、前記
（３）式により値Ｐを算出する（図２７のステップ８
６）。

【０１０１】上記のステップ８２、８５及び８６のいず
れかで値Ｐを算出すると、前記の現在時刻の波形等化信
号Ｄ３が０以上であるかどうか判別する（図２７のステ
ップ８９）。現在時刻の波形等化信号Ｄ３が０以上であ
るときは最終仮判定レベルＱをＰの値とし（図２７のス
テップ９１）、負であるときは最終仮判定レベルＱを−
Ｐの値とする（図２７のステップ９０）。ステップ８８
で０ポイント情報の値Ｚが”００１”でないと判定され
たときは、最終仮判定レベルＱを”０”とする（図２７
のステップ９２）。例えば、連続する３つの０ポイント
Ｚの中央値が”１”の場合がこの場合に相当する。

【０１０２】次に、本発明装置の要部の適応等化回路の
第５の実施の形態について説明する。図２８は本発明装
置の要部の適応等化回路の第５の実施の形態のブロック
図を示す。同図中、図４と同一構成部分には同一符号を
付し、その説明を省略する。図２８に示す適応等化回路
６０は、仮判別回路２４ａとＩＮＶ２５ａの間にエラー
選択回路２８ａを、仮判別回路２４ｂとＩＮＶ２５ｂの
間にエラー選択回路２８ｂを設けた点に特徴がある。

【０１０３】エラー選択回路２８ａ及び２８ｂは、例え
ば図２９に示すように、第１の入力端子２８１に仮判別
回路２４ａ（または２４ｂ）から出力されたエラー信号
が入力され、第２の入力端子２８２に仮判別回路２４ａ
（または２４ｂ）の別の出力である仮判別情報が入力さ
れ、選択回路２８３、スイッチ回路２８４及び０発生器
２８５から構成されている。仮判別回路２４ａ（または
２４ｂ）から出力される仮判別情報は、ＰＲ等化の目標
値に設定されているはずであり、その目標値からのずれ
がエラー信号として出力されているので、選択回路２８
３は仮判別回路２４が目標値としてゼロクロスポイント
に対応した０*を出力するときは”１”を出力する。

【０１０４】また、選択回路２８３はＲＬＬ（２，Ｘ）
のときは上記の仮判別情報の値が＋ｂ*、−ｂ*であると
きも”１”を出力する。このｂ*は前述したように、Ｐ
Ｒ（ａ，ｂ，ｂ，ａ）におけるｂの値を、ＲＬＬ（１，
Ｘ）又はＲＬＬ（２，Ｘ）の中央値（ａ＋ｂ）で正規化
（いわゆるオフセット）した値であり、＋ｂ*又は−ｂ*
のときは、ゼロクロスポイントの直前又は直後の値であ
ると判断して”１”を出力する。仮判別情報の値が上記
の値以外のときは、選択回路２８３は”０”を出力す
る。ＲＬＬ（１，Ｘ）のときは＋（ｂ−ａ）*、−（ｂ
−ａ）*のときには、ゼロクロスポイントの直前又は直
後の値であると判断して”１”を、それ以外のときは”
０”を出力する。

【０１０５】スイッチ回路２８４は、端子ａに入力され
るエラー信号と、端子ｂに入力される０発生器２８５か
らの固定の値０を入力として受けると共に、選択回路２
８３の出力信号がスイッチング信号として供給され、選
択回路２８３の出力信号が”１”のときは端子ａに入力
されたエラー信号の有効成分を選択し、選択回路２８３
の出力信号が”０”のときは端子ｂに入力された値０を
選択する。選択回路２８３で選択された信号は、出力端
子２８６を介して図２８のＩＮＶ２５ａ（または２５
ｂ）を経由して乗算器・ＬＰＦ２２ａ（又は２２ｂ）に
供給され、トランスバーサルフィルタ２１ａ（又は２２
ｂ）からのタップ出力と乗算された後高域周波数成分が
除去された後、上記のエラー信号を０にするようなタッ
プ係数（フィルタ係数）とされてトランスバーサルフィ
ルタ２１ａ（または２１ｂ）に入力される。

【０１０６】次に、この実施の形態の作用について、Ｒ
ＬＬ（２，Ｘ）の場合を例にとって説明する。エラー選
択回路２８ａ（または２８ｂ）を有しない適応等化回路
２０等では、適応等化回路２０の出力信号が図３０
（Ａ）にＩで示すように正しくＰＲ等化されている信号
である場合は、目標値０（ゼロクロスポイント）のとき
のサンプル点は丸印で、目標値が＋ｂ*又は−ｂ*のとき
のサンプル点は×印で、目標値が（ａ＋ｂ）*又は−
（ａ＋ｂ）*のときのサンプル点は三角印でそれぞれ示
され、このときの仮判別回路２４から出力されるエラー
信号は図３０（Ｂ）に模式的に示すように目標値とのず
れは僅かであり、正しい波形等化が得られる。

【０１０７】しかし、光ディスクからの再生信号に見ら
れるように、再生信号に歪みが大きいときは、適応等化
回路２０の出力信号は例えば図３１（Ａ）にIIで示すよ
うに、歪みにより丸印で示す目標値０（ゼロクロスポイ
ント）のときのサンプル点と、×印で示す目標値が＋ｂ
*又は−ｂ*のときのサンプル点と、三角印で示す目標値
が（ａ＋ｂ）*又は−（ａ＋ｂ）*のときのサンプル点の
うち、三角印で示すサンプル点が目標値からずれた波形
部分IIIが生じ、仮判別回路２４ａ又は２４ｂから出力
されるエラー信号中には図３１（Ｂ）にIVで模式的に示
すように目標値とのずれが大きなエラーが発生する。つ
まり、ゼロクロス付近でないサンプル点に不正確なデー
タが現れる。

【０１０８】そこで、この実施の形態では、図２９に示
した構成のエラー選択回路２８ａ及び２８ｂを、図２８
に示すように仮判別回路２４ａ及び２４ｂの出力側に設
け、目標値０*、＋ｂ*又は−ｂ*（ＲＬＬ（２，Ｘ）の
場合）のときのゼロクロス付近のサンプル点以外のサン
プル点のエラー信号は出力せず、固定値０を出力するこ
とでエラー信号を無効化するようにしているため、歪み
が大きくて図３２（Ａ）にII（図３１（Ａ）のIIと同
じ）で示すような正しくＰＲ等化されていない信号が適
応等化回路２０から出力されるような場合であっても、
適応等化回路６０ではエラー選択回路２８ａ（または２
８ｂ）から出力されるエラー信号が、図３２（Ｂ）に示
すように、ゼロクロス付近でないサンプル点は黒三角印
で示すように固定値０に置き換えられる。

【０１０９】このため、エラー選択回路２８ａ及び２８
ｂが存在しないときに目標値とのずれが大きく発生した
サンプル位置でも、この実施の形態では図３２（Ｂ）に
Vで示すように、目標値とのずれがないようにされる。
このように、この実施の形態では、エラー信号のうち確
からしくないエラー信号を無効化し、確からしいものだ
けをエラー信号の有効成分として用いることにより、正
しい目標値に収束でき、結果としてエラーレートを改善
できる。なお、前記の各実施の形態に比べてこの実施の
形態ではエラー信号の一部を無効化しているので効率が
落ちるが、適応等化回路６０のループゲインを上げるこ
とで効率の低下を抑えることができる。

【０１１０】次に、本発明装置の要部の適応等化回路の
第６の実施の形態について説明する。図３３は本発明装
置の要部の適応等化回路の第６の実施の形態のブロック
図を示す。同図中、図４と同一構成部分には同一符号を
付し、その説明を省略する。図３３に示す適応等化回路
は、仮判別回路２４ａとＩＮＶ２５ａの間にエラー選択
回路２９ａを、仮判別回路２４ｂとＩＮＶ２５ｂの間に
エラー選択回路２９ｂを設けた点に特徴がある。

【０１１１】エラー選択回路２９ａ及び２９ｂは、図２
８に示したエラー選択回路２８ａ及び２８ｂとは構成が
異なり、例えば図３４に示すように、スイッチ回路２９
１と０発生器２９２とよりなる。また、図３４には、タ
ップ遅延回路２３の一部の回路２３ａが示されている。

【０１１２】図３４において、リサンプリングＤＰＬＬ
１９からの偶数０ポイント情報（または奇数０ポイント
情報）は、リサンプリングＤＰＬＬ１９がロックすべき
ゼロクロス点に相当する、リサンプリングによって形成
されたサンプルポイントが存在するタイミングを示す情
報（例えば、そのポイントだけ”１”で、それ以外は”
０”）であり、図３４の縦続接続された２つのラッチ回
路２３１及び２３２によりそれぞれ１サンプルクロック
ずつ遅延されてＯＲ回路２３３に供給されると共に、直
接にＯＲ回路２３３に供給される。

【０１１３】従って、ＯＲ回路２３３からは連続する３
つの０ポイント情報の少なくともどれか１つが”１”で
あるときのみ”１”が出力され、スイッチ回路２９１に
スイッチング信号として印加される。このスイッチ回路
２９１は、ＯＲ回路２３３の出力信号が”１”のとき
は、仮判別回路２４ａ（または２４ｂ）から出力された
エラー信号を選択して出力端子２９３へ出力し、ＯＲ回
路２３３の出力信号が”０”のときは、０発生器２９２
から出力された固定の値”０”を選択して出力端子２９
３へ出力する。

【０１１４】ここで、ＯＲ回路２３３に入力される連続
する３クロック周期の３つの０ポイント情報の少なくと
もどれか一つが”１”であるときには、リサンプリング
ＤＰＬＬ１９に入力されるディジタル再生信号がゼロク
ロスサンプル値及びその直前のサンプル値と直後のサン
プル値の計３つのサンプル値のどれかであることを示し
ており、よって、スイッチ回路２９１はこのときの仮判
別回路２４ａ（または２４ｂ）から出力されるエラー信
号のみを選択し、それ以外のサンプル値のタイミングで
は、０発生器２９２からの固定値０を選択する。

【０１１５】これにより、図２９の構成のエラー選択回
路２８ａ及び２８ｂと同様に、エラー選択回路２９ａ及
び２９ｂからはゼロクロス付近でない確からしくないエ
ラー信号を無効化し、確からしいエラー信号のみを選択
出力するため、エラー選択回路２８ａ及び２８ｂ使用時
と同様の効果を得ることができる。

【０１１６】次に、仮判別回路２４ａ（または２４ｂ）
内の図７に示した仮判別器１１０ａ（または１１０ｂ）
の他の例の動作について、図３５のフローチャートと共
に説明する。同図中、図１０と同一処理ステップには同
一符号を付し、その説明を省略する。図３５において、
着目する０ポイント情報の値Ｚの中央の値を”０”とし
たとき、前後両側の０ポイント情報の値Ｚがいずれも”
０”である場合（すなわち、信号波形がゼロクロスポイ
ントから離れている場合）には、ステップ６５で（１）
式の演算によりＰを算出した後、仮判定レベルＱを０と
し（ステップ７９）、処理を終了する。

【０１１７】仮判定レベルＱは、現在時刻の波形等化信
号Ｄ３との差分をとられてエラー信号とされるが、
（１）式によりＰを算出する場合は、サンプル値がゼロ
クロスサンプルより離れているサンプル値を示している
ので、それらのサンプル値は確からしくないと判断し、
仮判定レベルＱを０とすることで、エラー信号を無効化
する。

【０１１８】図３６は仮判別回路２４ａ（または２４
ｂ）内の図７に示した仮判別器１１０ａ（または１１０
ｂ）の更に他の例の動作説明用フローチャートを示す。
同図中、図２７と同一処理ステップには同一符号を付
し、その説明を省略する。図３６において、連続する３
クロック周期の３つの０ポイント情報の値Ｚがオール”
０”であるときは信号波形がゼロクロスポイントから離
れている場合であるので、ステップ８２で前記（１）式
により大なる値Ｐを算出した後、仮判定レベルＱを０と
し（ステップ９７）、処理を終了する。

【０１１９】仮判定レベルＱは、現在時刻の波形等化信
号Ｄ３との差分をとられてエラー信号とされるが、
（１）式によりＰを算出する場合は、サンプル値がゼロ
クロスサンプルより離れているサンプル値を示している
ので、それらのサンプル値は確からしくないと判断し、
仮判定レベルＱを０とすることで、エラー信号を無効化
する。

【０１２０】ところで、以上の実施の形態では、リサン
プリングＤＰＬＬ１９及び適応等化回路２０、２０ａ、
２０ｂ、３０、３０ａ、３０ｂ、３５、５０、６０はフ
ルディジタル処理で、効果も大きいのであるが、動作周
波数はシステムクロックなので、すべての演算がシステ
ムクロック周波数の中で行わなければならず、システム
によっては、ＩＣデバイスによる速度制限・消費電力の
点で適さない場合が考えられる。

【０１２１】そのような場合には、適応等化回路に入力
されるリサンプリングデータ及び０ポイント情報に対し
て、それぞれＦＩＦＯのようなメモリ素子を追加し、シ
ステムクロックに同期してリサンプリングＤＰＬＬ１９
などで生成されたビットクロックのタイミングで書き込
み、例えば、ビットクロックの発生する周波数の平均値
に相当する新しいクロック周波数のタイミングで読み出
し、後段の演算を新しいクロックを使用して行ってもよ
いことはもちろんである。

【０１２２】なお、本発明は以上の実施の形態に限定さ
れるものではなく、例えば仮判別回路２４ａ、２４ｂは
ＰＲモード信号とＲＬＬモード信号の両方を可変として
エラー信号を生成するようにしたが、いずれか一方又は
両方を固定してエラー信号を生成することもできる。

【０１２３】また、前記ＩＮＶ２５ａ及び２５ｂはトラ
ンスバーサルフィルタ２１ａ及び２１ｂの係数を更新す
る際に、ネガティブフィードバック（負帰還）にする目
的で挿入しているものであり、その目的を達成する方法
は他にも多く考えられ、代表的な方法は次の通りであ
る。ＩＮＶでトランスバーサルフィルタ２１ａ（また
は２１ｂ）のタップ出力それぞれを反転する。ＩＮＶ
で乗算器・ＬＰＦ２２ａ（または２２ｂ）の出力を反転
する。トランスバーサルフイルタ２１ａ（または２１
ｂ）内部のメイン信号の極性を変えてつじつまを合わせ
る。ルーブ内各ブロックのうちのいずれかの中で極性
反転を行う。このとき、図１０、図２７、図３５、図３
６に示したフローチャートで使用されているＤ３の極性
及びそのエラー出力の極性について配慮されなければな
らないことは勿論である。また、メモリ素子としてはＦ
ＩＦＯ以外のＲＡＭその他のメモリ素子を用いることも
可能である。

【０１２４】次に、本発明の復号回路３８の具体的な実
施の形態について図面と共に説明する。図３８は本発明
になる復号回路の一実施の形態のブロック図を示す。同
図において、適応等化回路２０より出力された等化後信
号Φ９及びΦ１０は、各々、ブランチメトリック演算回
路３８１ａ・３８１ｂに入力され、それぞれのブランチ
メトリック（状態遷移によって示される、とり得る全て
の値との差、つまりユークリッド距離を２乗したもの、
もしくはそれに負の極性を付加したもの）が演算され
る。その結果（この場合は、ブランチメトリック演算回
路３８１ａより得られるbm_p3a,bm_p2a,bm_p1a,bm_0a,b
m_m1a,bm_m2a,bm_m3a及びブランチメトリック演算回路
３８１ｂより得られるbm_p3b,bm_p2b,bm_p1b,bm_0b,bm_
m1b,bm_m2b,bm_m3b)は、パスメトリック３８２に供給さ
れ、パスメトリック演算の過程で得られるパスメモリー
制御信号（ctl1a,ctl2a,ctl3a,ctl4a 及び ctl1b,ctl2
b,ctl3b,ctl4b）が、パスメモリー演算回路３８３に供
給される。パスメモリー演算回路３８３は、パスメモ
リ制御信号に基づき、復号後データΦ１１及びΦ１２を
出力する。

【０１２５】図３９はブランチメトリック演算回路３８
１ａ・３８１ｂ各々の実施例を示している。図８（ｃ）
に示した状態遷移図の入力値をそれぞれ図３９右に示し
たようにaim_p3,aim_p2,aim_p1,aim_0,aim_m1,aim_m2,a
im_m3に割り当てたとすると、入力された信号とそれぞ
れの値を減算し、２乗演算ブロックにて２乗を演算した
結果をブランチメトリックとして出力する。

【０１２６】図４０はパスメトリック演算３８２の実施
例を示している。まず、ブランチメトリック演算回路３
８１ａより得られるbm_p3a,bm_p2a,bm_p1a,bm_0a,bm_m1
a,bm_m2a,bm_m3aは、図８（ｃ）に示した状態遷移図で
示される所定の経路に従い、第１のパスメトリックL3a,
L4a,L5a,L2a,L1a,L0aと加算した後、マージが発生する
ところ（図８（ｃ）に示した状態遷移図のうちＳ３、Ｓ
４、Ｓ１、Ｓ０に相当）で比較を行い、小さいほうを選
択する。その結果はＬＭ（図６参照）に送られ、第２の
パスメトリックL3b,L4b,L5b,L2b,L1b,L0bとして出力さ
れる。この過程において、比較選択で得られた情報がパ
スメモリー制御信号ctl1a,ctl2a,ctl3a,ctl4aとして出
力される。

【０１２７】次にブランチメトリック演算回路３８１ｂ
より得られるbm_p3b,bm_p2b,bm_p1b,bm_0b,bm_m1b,bm_m
2b,bm_m3b)は、図８（ｃ）に示した状態遷移図で示され
る所定の経路に従い、第２のパスメトリックL3b,L4b,L5
b,L2b,L1b,L0bと加算した後、マージが発生するところ
（図８（ｃ）に示した状態遷移図のうちＳ３、Ｓ４、Ｓ
１、Ｓ０に相当）で比較を行い、小さいほうを選択す
る。その結果はＬＭに送られ、ラッチにて１データ単位
遅延された後、第１のパスメトリックL3a,L4a,L5a,L2a,
L1a,L0aとして出力される。この過程において、比較選
択で得られた情報がパスメモリー制御信号ctl1b,ctl2b,
ctl3b,ctl4bとして出力される。

【０１２８】つまり、１クロックで２ステップ分のメト
リック演算を行うのである。従来、１クロックで１ステ
ップ分のメトリックを行っていた際には、ラッチのセッ
トアップ・ホールド期間を除いた時間が演算余裕となっ
ていた。これに対し、本願では、１クロックで２ステッ
プ分のメトリック演算を行うが、ラッチのセットアップ
・ホールド期間は２倍にはならず、従来どおりである。
よって、その分、演算余裕を稼げるのである。また、２
ステップ分の演算が組み合わせ論理だけで構成されるた
め、ＬＳＩの配置配線などでも有利であり、通常の合成
ツールによる処理だけであっても、高速化が可能とな
る。

【０１２９】図４１はオフセット演算を考慮したパスメ
トリック演算３８２の別の実施例を示している。ビタビ
復号のパスメトリック演算においては、時間経過と共に
パスメトリックが増大（極性を負方向に扱う場合は減
少）する一方なので、全ての状態に対するパスメトリッ
クがある閾値を超えた事を確認して、その値を、各々の
パスメトリックから減算する（オフセットする）ような
オフセット減算という方法がとられる。しかし、この減
算も、各ステップに要する演算（累算・比較・選択）と
同様、１ステップ以内に完結しなくてはならない。図４
１においては、第１のパスメトリックL3b,L4b,L5b,L2b,
L1b,L0b及び第２のパスメトリックL3b,L4b,L5b,L2b,L1
b,L0bはオフセット演算回路に入力され、必要に応じて
共通のオフセット分を減算した新しいパスメトリックL3
b',L4b',L5b',L2b',L1b',L0b'及びL3b',L4b',L5b',L2
b',L1b',L0b'を得る。これがbm_p3a,bm_p2a,bm_p1a,bm_
0a,bm_m1a,bm_m2a,bm_m3a及びbm_p3b,bm_p2b,bm_p1b,bm
_0b,bm_m1b,bm_m2b,bm_m3bに加算される。

【０１３０】図４２は、オフセット演算ブロックの実施
例を示している。第１のパスメトリックL3a,L4a,L5a,L2
a,L1a,L0aはオフセット演算回路に入力され、予め設定
されたスレッショールドレベルと比較し、すべてのメト
リックがこの値を超えていたら、オフセット値ｆｓ１を
その値にし、それ以外は０とする。このオフセット値ｆ
ｓ１を入力されたパスメトリックより減算することによ
り、新しいパスメトリックを得る。第２のパスメトリッ
クL3b,L4b,L5b,L2b,L1b,L0bはオフセット演算回路に入
力され、予め設定されたスレッショールドレベルと比較
し、すべてのメトリックがこの値を超えていたら、オフ
セット値ｆｓ２をその値にし、それ以外は０とする。こ
のオフセット値ｆｓ１を入力されたパスメトリックより
減算することにより、新しいパスメトリックを得る。こ
れらは両方使っても良いし、片方でも良い。また、回路
のビット制限に余裕があるのならば、（第１の、第２
の）パスメトリックとｆｓ（１，２）の関係を入れ替え
てもよい。

【０１３１】図４３は、パスメモリー演算回路３８３の
具体的な実施例を示している。パスモジュールを必要段
数だけ従属接続されている。最初のパスモジュールには
固定値が入力されており、各パスモジュールはパスメモ
リ制御信号ctl1a,ctl2a,ctl3a,ctl4a及びctl1b,ctl2b,c
tl3b,ctl4bによって制御される。最終的に、多数決回路
を２つ用意して、最も多い値に決定し、復号出力Φ１
１、及びΦ１２として出力する。

【０１３２】図４４は、パスモジュールの具体的な実施
例を示している。各入力は、ＳＷによる選択動作とＬＭ
（図６参照）によるラッチ及びマトリックス動作を経て
出力される。

【０１３３】なお、本発明は、以上の実施の形態に限定
されるものではなく、前記復号回路の入力は直前で補間
したものであっても良い。この実施例を図４５・図４６
に示す。本発明装置の第９の実施の形態について、図４
５を用いて説明する。同図のうち、図１と同一構成部分
には同一符号を付し、その説明を省略する。リサンプリ
ングＤＰＬＬ３００は、図１の１９と同等の機能を有し
ており、そこから出力される奇数番目のデータΦ３（も
しくは偶数番目のデータΦ４）のみを等化回路３０１に
供給する。このとき、等化回路３０１は公知のトランス
バーサルフィルタなどで構成される。

【０１３４】この出力は奇数番目のデータΦ９（もしく
は偶数番目のデータΦ１０）として復号回路３８に供給
される。ここで、奇数番目のデータΦ９（もしくは偶数
番目のデータΦ１０）はＩＰＦ３０２にも供給され、補
間によって偶数番目のデータΦ１０（もしくは奇数番目
のデータΦ９）が生成されて、復号回路３８に供給され
る。このような構成にすることにより、引き込み性能・
データの精度は落ちるものの回路規模を削減できるとい
うメリットがある。

【０１３５】本発明装置の第１０の実施の形態につい
て、図４６を用いて説明する。同図のうち、図１９と同
一構成部分には同一符号を付し、その説明を省略する。
Ａ／Ｄ変換器１８より出力された奇数番目のデータΦ１
（もしくは偶数番目のデータΦ２）は等化回路３０３に
供給され、奇数番目のデータΦ９（もしくは偶数番目の
データΦ１０）として復号回路３８に供給される。奇数
番目のデータΦ９（もしくは偶数番目のデータΦ１０）
はＩＰＦ３０４にも供給され、補間によって偶数番目の
データΦ１０（もしくは奇数番目のデータΦ９）が生成
されて、復号回路３８に供給される。このような構成に
することにより、引き込み性能・データの精度は落ちる
ものの回路規模を削減できるというメリットがある。

【０１３６】

【発明の効果】以上説明したように、本発明によれば、
システムクロック周波数を従来の半分に下げたことによ
る回路の並列処理化の増大を、奇数番目の再生データ信
号及び偶数番目の再生データ信号に対してそれぞれ独立
して処理し、かつ、波形等化処理の対象を、奇数番目の
再生データ間の符号間干渉及び偶数番目の再生データ信
号間の符号間干渉に特化するようにしたため、回路規模
削減を実現することができる。

【０１３７】また、本発明によれば、現在のサンプル点の
レベルに依存することなく、ゼロクロスサンプルを状態
遷移から決定される収束目標値との誤差であるエラー信
号を生成して出力し、このエラー信号に基づいてトラン
スバーサルフィルタのタップ係数を可変制御すること
で、パーシャルレスポンス波形等化特性から外れたエラ
ー信号を最小にするような制御を行うようにしたため、
異なるパーシャルレスポンス特性に対応できると共に、
収束範囲を従来のタップ係数固定値の波形等化回路に比
し収束範囲を拡大できる。また、本発明によれば、従来
のタップ係数固定値の波形等化回路に比べ判定を誤る確
率が低いので、従来に比べて収束時間を短縮できる。

【０１３８】また、本発明によれば、偶数フィルタリン
グ手段及び奇数フィルタリング手段は、第１のタップ係
数生成手段の出力するｎ個（ｎは２以上の整数）のタッ
プ係数と、第２のタップ係数生成手段の出力するｎ個の
タップ係数を、対応するタップ係数同士でそれぞれ平均
化したｎ個の係数を出力する係数平均化手段からのｎ個
の係数を第１及び第２のタップ係数として入力されるよ
うにしたため、有効データが偶数番目の再生データもし
くは奇数番目の再生データに偏ってしまった場合にも、
正しいタップ係数を生成することができる。

【０１３９】更に、本発明によれば、最小反転間隔２と
３のいずれのランレングス制限符号に対応でき、また、
ディジタル回路で構成できるため、アナログ回路に比べ
て信頼性が高く、また回路規模も殆ど増大することのな
い構成にできる。

【０１４０】また、本発明によれば、リサンプリングＤ
ＰＬＬから取り出されるリサンプリングデータ及び０ポ
イント情報を、ＦＩＦＯのようなメモリ素子にシステム
クロックに同期してビットクロックのタイミングで一旦
書き込んでから、ビットクロックの発生する周波数の平
均値などの低い周波数の新しいクロックのタイミングで
読み出して適応等化回路に入力することにより、適応等
化回路が上記の新しいクロックに基づいて演算動作を行
えるようにしたため、回路の動作周波数がメモリ素子を
用いない回路に比べて低くて済み、演算時間に余裕がで
き、このことからラッチ等が少なくなり、回路遅延・回
路規模が小さくて済み、結果として、ＩＣデバイスによ
る速度制限の問題を解決でき、また、コストや消費電力
を低減できる。

【０１４１】更にまた、本発明によれば、入力信号の信
号帯域が狭いことに着目し、システムクロック周波数を
従来の半分に下げることにより、高速データレート処理
の実現をすることができる。

【０１４２】また、本発明によれば、復号装置を並列処
理することによってシステムクロックを下げるととも
に、復号装置のシステムクロックに対する演算余裕を改
善したため、ＩＣデバイスによる速度制限の問題を解決
でき、また、コストや消費電力を低減できる。

【図面の簡単な説明】

【図１】本発明になる再生装置の第１の実施の形態のブ
ロック図である。

【図２】本発明装置の要部のリサンプリングＤＰＬＬの
一例のブロック図である。

【図３】本発明装置の要部のデータ形態を示す図であ
る。

【図４】本発明装置の要部の適応等化回路の第１の実施
の形態のブロック図である。

【図５】図４中のタップ遅延回路の一実施の形態の回路
図である。

【図６】図５中のＬＭの一例の回路図である。

【図７】図４中の仮判別回路の一実施の形態の回路図で
ある。

【図８】パーシャルレスポンス特性の説明図である。

【図９】ＰＲ（ａ，ｂ，ｂ，ａ）の特性とランレングス
制限規則ＲＬＬモードと仮判別器の仮判定値との関係を
示す図である。

【図１０】図７中の仮判別器の一例の動作説明用フロー
チャートである。

【図１１】本発明による波形等化前と波形等化後の波形
例を示す図（その１）である。

【図１２】本発明による波形等化前と波形等化後の波形
例を示す図（その２）である。

【図１３】本発明による波形等化前と波形等化後の波形
例を示す図（その３）である。

【図１４】本発明による再生装置内の適応等化回路の出
力信号のアイパターンの一例を示す図である。

【図１５】本発明装置の要部の適応等化回路の第２の実
施の形態のブロック図である。

【図１６】本発明装置の第２の実施の形態のブロック図
である。

【図１７】本発明装置の要部の適応等化回路の第３の実
施の形態のブロック図である。

【図１８】本発明装置の要部の適応等化回路の第４の実
施の形態のブロック図である。

【図１９】本発明装置の第３の実施の形態のブロック図
である。

【図２０】本発明装置の第４の実施の形態のブロック図
である。

【図２１】本発明装置の第５の実施の形態のブロック図
である。

【図２２】本発明装置の第６の実施の形態のブロック図
である。

【図２３】本発明装置の第７の実施の形態のブロック図
である。

【図２４】本発明装置の第８の実施の形態のブロック図
である。

【図２５】本発明装置の要部の適応等化回路の一例のブ
ロック図である。

【図２６】本発明装置の要部の適応等化回路の他の例の
ブロック図である。

【図２７】図３中の仮判別器の他の例の動作説明用フロ
ーチャートである。

【図２８】本発明装置の要部の適応等化回路の第５の実
施の形態のブロック図である。

【図２９】図２８中のエラー選択回路の一例のブロック
図である。

【図３０】正しくＰＲ等化されている場合のサンプル点
の様子と抽出されたエラー成分を示す図である。

【図３１】正しくＰＲ等化されていない場合のサンプル
点の様子とエラー選択回路を有しないで抽出されたエラ
ー成分を示す図である。

【図３２】正しくＰＲ等化されていない場合のサンプル
点の様子と図１４のエラー選択回路により抽出されたエ
ラー成分を示す図である。

【図３３】本発明装置の要部の適応等化回路の第６の実
施の形態のブロック図である。

【図３４】図３３中のエラー選択回路の一例のブロック
図である。

【図３５】仮判別回路の要部の他の例の動作説明用フロ
ーチャートである。

【図３６】仮判別回路の要部の更に他の例の動作説明用
フローチャートである。

【図３７】従来の再生装置の一例のブロック図である。

【図３８】図３８は本発明になる復号回路の一実施の形
態のブロック図である。

【図３９】図３９はブランチメトリック演算回路３８１
ａ・３８１ｂ各々の実施例を示す図である。

【図４０】図４０はパスメトリック演算３８２の実施例
を示す図である。

【図４１】図４１はオフセット演算を考慮したパスメト
リック演算３８２の別の実施例を示す図である。

【図４２】図４２はオフセット演算ブロックの実施例を
示す図である。

【図４３】図４３は、パスメモリー演算回路３８３の具
体的な実施例を示鈴である。

【図４４】図４４は、パスモジュールの具体的な実施例
を示す図である。

【図４５】図４５は、本発明装置の第９の実施の形態の
ブロック図である。

【図４６】図４６は、本発明装置の第１０の実施の形態
のブロック図である。

【符号の説明】

１５光ディスク１７ＬＰＦ１８、４３、４４Ａ／Ｄ変換器１９リサンプリングＤＰＬＬ２０、２０ａ、２０ｂ、３０、３０ａ、３０ｂ、３５、
５０、６０適応等化回路２１ａ、２１ｂトランスバーサルフィルタ２２ａ、２２ｂ乗算器・低域フィルタ（ＬＰＦ）２３タップ遅延回路２３ａタップ遅延回路の要部２４ａ、２４ｂ仮判別回路２５ａ，２５ｂＩＮＶ２６ａ，２６ｂ、２６ｃ、２６ｄ、２６ｅ平均演算器２７ａ，２７ｂ、２７ｃ、２７ｄ、２７ｅ平均演算器２８ａ、２８ｂ、２９ａ、２９ｂエラー選択回路３１ゼロ検出器３２位相同期ループ（ＰＬＬ）回路３３ＩＰＦ３４遅延及びゼロ検出器３８復号回路３９ＥＣＣ回路４１補間器４２、５５位相比較器４３ループフィルタ４４タイミング発生器５１、５６、５７ゼロクロス検出・位相比較器５３電圧制御発振器（ＶＣＯ）１１０ａ、１１０ｂ仮判別器１１１ａ，１１１ｂ減算器２３１、２３２ラッチ回路２３３ＯＲ回路２８３選択回路２８４、２９１スイッチ回路２８５、２９２０発生器３００リサンプリングＤＰＬＬ３０１等化回路３０２ＩＰＦ３０３等化回路３０４ＩＰＦ

Claims

【特許請求の範囲】

【請求項１】記録媒体に記録されているランレングス
制限符号を再生し、その再生信号をトランスバーサルフ
ィルタを用いてパーシャルレスポンス等化した後復号す
る再生装置において、前記再生信号をサンプリングした信号、もしくは前記サ
ンプリング信号をさらにリサンプリング補間して得られ
る信号を、偶数番目の再生データ信号と奇数番目のデー
タ信号とに振り分けて並列に出力するサンプリング出力
手段と、前記偶数番目の再生データ信号を第１のタップ係数に基
づいてフィルタリングし、第１の波形等化後再生信号と
して出力する偶数フィルタリング手段と、前記奇数番目の再生データ信号を第２のタップ係数に基
づいてフィルタリングし、第２の波形等化後再生信号と
して出力する奇数フィルタリング手段と、前記偶数フィルタリング後信号の仮判別値を算出し、そ
の仮判別値と前記偶数フィルタリング後信号との差分値
を偶数エラー信号として出力する偶数仮判別回路と、前記奇数フィルタリング後信号の仮判別値を算出し、そ
の仮判別値と前記奇数フィルタリング後信号との差分値
を奇数エラー信号として出力する奇数仮判別回路と、前記偶数仮判別回路からの前記偶数エラー信号及び前記
偶数番目の再生データ信号に基づき、前記偶数フィルタ
リング手段の第１のタップ係数を前記偶数エラー信号が
最小になるように可変して生成する第１のタップ係数生
成手段と、前記奇数仮判別回路からの前記奇数エラー信号及び前記
奇数番目の再生データ信号に基づき、前記奇数フィルタ
リング手段の第２のタップ係数を前記奇数エラー信号が
最小になるように可変して生成する第２のタップ係数生
成手段と、前記奇数フィルタリング手段から出力される前記第１の
波形等化後再生信号と前記偶数フィルタリング手段から
出力される前記第２の波形等化後再生信号を復号する復
号手段とを有することを特徴とする再生装置。
【請求項２】前記偶数フィルタリング手段及び前記奇
数フィルタリング手段は、前記第１のタップ係数生成手
段の出力するｎ個（ｎは２以上の整数）のタップ係数
と、前記第２のタップ係数生成手段の出力するｎ個のタ
ップ係数を、対応するタップ係数同士でそれぞれ平均化
したｎ個の係数を出力する係数平均化手段からのｎ個の
係数を前記第１及び第２のタップ係数として入力される
ことを特徴とする請求項１記載の再生装置。
【請求項３】前記偶数仮判別回路及び前記奇数仮判別
回路は、それぞれ前記偶数番目の再生データ信号及び前
記奇数番目の再生データ信号の両方に基づき、ゼロクロ
スポイントか否かを検出して０ポイント情報を出力する
検出手段と、前記検出手段よりビットクロックに同期し
て取り出される前記０ポイント情報のうち、少なくとも
連続する３つの０ポイント情報を出力する遅延回路とを
共通に有し、前記パーシャルレスポンス等化の種類を示すＰＲモード
信号と、前記再生信号のランレングス制限符号の種類を
示すＲＬＬモード信号と、前記遅延回路からの複数の前
記０ポイント情報と、前記第１の波形等化後再生信号又
は前記第２の波形等化後再生信号とを入力として受け、
前記ＰＲモード信号とＲＬＬモード信号で定まる状態遷
移と、前記複数の０ポイント情報のパターンとに基づ
き、前記第１又は第２の波形等化後再生信号の仮判別値
を算出する仮判別手段をそれぞれ個別に有することを特
徴とする請求項１又は２記載の再生装置。
【請求項４】前記偶数仮判別回路及び前記奇数仮判別
回路は、それぞれ前記第１及び第２の波形等化後再生信
号に基づき、ゼロクロスポイントか否かを検出して０ポ
イント情報を出力する検出手段と、前記検出手段よりビ
ットクロックに同期して取り出される前記０ポイント情
報のうち、少なくとも連続する３つの０ポイント情報を
出力する遅延回路とを共通に有し、前記パーシャルレスポンス等化の種類を示すＰＲモード
信号と、前記再生信号のランレングス制限符号の種類を
示すＲＬＬモード信号と、前記遅延回路からの複数の前
記０ポイント情報と、前記第１の波形等化後再生信号又
は前記第２の波形等化後再生信号とを入力として受け、
前記ＰＲモード信号とＲＬＬモード信号で定まる状態遷
移と、前記複数の０ポイント情報のパターンとに基づ
き、前記第１又は第２の波形等化後再生信号の仮判別値
を算出する仮判別手段をそれぞれ個別に有することを特
徴とする請求項１又は２記載の再生装置。
【請求項５】前記仮判別手段は、前記ＰＲモード信号
及びＲＬＬモード信号の少なくとも一方を固定値として
前記波形等化再生信号の仮判別値を算出し、その仮判別
値と前記波形等化後再生信号との差分値をエラー信号と
して出力することを特徴とする請求項３又は４記載の再
生装置。
【請求項６】前記検出手段は、前記記録媒体から再生
された前記ランレングス制限符号をＡ／Ｄ変換器により
システムクロックでサンプリングして得たディジタル信
号を入力信号として受け、所望のビットレートでリサン
プリングした前記偶数番目の再生データ信号及び前記奇
数番目の再生データ信号を生成して前記偶数フィルタリ
ング手段及び前記奇数フィルタリング手段に供給すると
共に、ゼロクロスポイントか否かを検出して前記０ポイ
ント情報を出力するリサンプリングＤＰＬＬにより構成
されていることを特徴とする請求項１乃至５のうちいず
れか一項記載の再生装置。
【請求項７】前記ＰＲモード信号により指定される前
記パーシャルレスポンス等化特性をＰＲ（ａ，ｂ，ｂ，
ａ）で表わしたとき、前記仮判別手段は、前記連続する
３つの０ポイント情報における中央値とその前後両方の
０ポイント情報の値とがすべてゼロクロス点を示してい
ないときは（ａ＋ｂ）*ラＧ（ただし、Ｇは所定のゲイ
ン、＊は中央値（ａ＋ｂ）が０になるようにオフセット
した後の値であることを示す）なる式により値Ｐを算出
し、前記３つの０ポイント情報における中央値の前後両
方の０ポイント情報の値のみがゼロクロス点を示してお
り、かつ、前記ＲＬＬモード信号が示す記録信号の最小
反転間隔が２であるときは（ｂ−ａ）*ラＧなる式により
値Ｐを算出し、前記３つの０ポイント情報における中央
値の前後両方の０ポイント情報の値のみがゼロクロス点
を示しており、かつ、前記ＲＬＬモード信号が示す記録
信号の前記最小反転間隔が２でないとき、又は前記３つ
の０ポイント情報における中央値の前後のいずれか一方
の０ポイント情報の値のみがゼロクロス点を示している
ときはｂ*ラＧなる式により値Ｐを算出し、前記３つの０
ポイント情報における中央値がゼロクロス点を示してい
るときは前記仮判別値を０と算出し、算出した前記値Ｐ
を、前記連続する３つの０ポイント情報のうちの中央値
の０ポイント情報が得られるときの前記第１又は第２の
波形等化後再生信号の極性に応じた極性の前記仮判別値
として算出することを特徴とする請求項３乃至５のうち
いずれか一項記載の再生装置。
【請求項８】前記ＰＲモード信号により指定される前
記パーシャルレスポンス等化特性をＰＲ（ａ，ｂ，ｂ，
ａ）で表わしたとき、前記仮判別回路は、前記連続する
５つの０ポイント情報における中央値とその前後両方の
０ポイント情報の値とが共にゼロクロス点を示していな
いときは（ａ＋ｂ）*ラＧ（ただし、Ｇは所定のゲイン、
＊は中央値（ａ＋ｂ）が０になるようにオフセットした
後の値であることを示す）なる式により値Ｐを算出し、
前記５つの０ポイント情報における中央値の前後両方の
０ポイント情報の値のみがゼロクロス点を示しており、
かつ、前記ＲＬＬモード信号が示す記録信号の最小反転
間隔が２であるときは（ｂ−ａ）*ラＧなる式により値Ｐ
を算出し、前記５つの０ポイント情報における中央値の
前後両方の０ポイント情報の値のみがゼロクロス点を示
しており、かつ、前記ＲＬＬモード信号が示す記録信号
の前記最小反転間隔が２でないとき、又は前記５つの０
ポイント情報における中央値の前後のいずれか一方の０
ポイント情報の値のみがゼロクロス点を示していると
き、又は前記５つの０ポイント情報における１番目と４
番目の０ポイント情報の値のみがゼロクロス点を示して
いるとき、又は前記５つの０ポイント情報における２番
目と５番目の０ポイント情報の値のみがゼロクロス点を
示しているときは、ｂ*ラＧなる式により値Ｐを算出し、
前記５つの０ポイント情報の値が上記のいずれにも当て
はまらないときは値Ｐを０と算出し、算出した前記値Ｐ
を、前記連続する５つの０ポイント情報のうちの中央値
の０ポイント情報が得られるときの前記波形等化後再生
信号の極性に応じた極性の前記仮判別値として算出する
ことを特徴とする請求項３乃至５のうちいずれか一項記
載の再生装置。
【請求項９】ディジタル信号を復号する復号装置におい
て、前記ディジタル信号を、偶数番目のデータ信号と奇
数番目のデータ信号とに振り分けて、もしくは補間して
並列に出力するサンプリング出力手段と、前記偶数番目のデータ信号と前記奇数番目のデータ信号
に基づいて偶数番目のデータを復号し、偶数番目の復号
データを出力することを特徴とする偶数復号手段と、前記偶数番目のデータ信号と前記奇数番目のデータ信号
に基づいて奇数番目のデータを復号し、奇数番目の復号
データを出力することを特徴とする奇数復号手段とを有
し、前記復号手段は、前記偶数番目のデータ信号を入力とし、偶数ブランチメ
トリック演算結果を出力する偶数ブランチメトリック演
算手段と、前記奇数番目のデータ信号を入力とし、奇数ブランチメ
トリック演算結果を出力する奇数ブランチメトリック演
算手段と、前記偶数ブランチメトリック演算結果を第１のパスメト
リックと加算して第２のパスメトリックを算出するとと
もに、その過程において発生する比較・選択結果に基づ
く偶数パスメモリー制御信号を出力し、前記奇数ブランチメトリック演算結果を前記第２のパス
メトリックと加算して１データ単位分遅延したものを第
１のパスメトリックとして算出するとともに、その過程
において発生する比較・選択結果に基づく奇数パスメモ
リー制御信号を出力するパスメトリック演算手段と、前記偶数パスメモリー制御信号及び前記奇数パスメモリ
ー制御信号を入力とし、偶数復号データ及び奇数復号デ
ータを出力するパスメモリー演算手段とを有することを
特徴とする復号装置。
【請求項１０】前記偶数フィルタリング後信号を入力と
し、偶数ブランチメトリック演算結果を出力する偶数ブ
ランチメトリック演算手段と、前記奇数フィルタリング後信号を入力とし、奇数ブラン
チメトリック演算結果を出力する奇数ブランチメトリッ
ク演算手段と、前記偶数ブランチメトリック演算結果を第１のパスメト
リックと加算して第２のパスメトリックを算出するとと
もに、その過程において発生する比較・選択結果に基づ
く偶数パスメモリー制御信号を出力し、前記奇数ブランチメトリック演算結果を前記第２のパス
メトリックと加算して１データ単位分遅延したものを第
１のパスメトリックとして算出するとともに、その過程
において発生する比較・選択結果に基づく奇数パスメモ
リー制御信号を出力するパスメトリック演算手段と、前記偶数パスメモリー制御信号及び前記奇数パスメモリ
ー制御信号を入力とし、偶数復号データ及び奇数復号デ
ータを出力するパスメモリー演算手段を有することを特
徴とする請求項１至８記載の再生装置。