JP3986647B2 - 記録情報再生装置 - Google Patents
記録情報再生装置 Download PDFInfo
- Publication number
- JP3986647B2 JP3986647B2 JP01901198A JP1901198A JP3986647B2 JP 3986647 B2 JP3986647 B2 JP 3986647B2 JP 01901198 A JP01901198 A JP 01901198A JP 1901198 A JP1901198 A JP 1901198A JP 3986647 B2 JP3986647 B2 JP 3986647B2
- Authority
- JP
- Japan
- Prior art keywords
- sample value
- coefficient
- read
- filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 claims description 65
- 238000005070 sampling Methods 0.000 claims description 39
- 238000001514 detection method Methods 0.000 claims description 27
- 230000010355 oscillation Effects 0.000 claims description 16
- 230000010363 phase shift Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000012935 Averaging Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 18
- 230000003111 delayed effect Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、記録媒体から記録情報の再生を行う記録情報再生装置に関する。
【０００２】
【従来の技術】
図１は、従来の記録情報再生装置の構成を示す図である。
図１において、ピックアップ１は、スピンドルモータ２によって回転駆動せしめられる記録ディスク３から記録情報の読み取りを行い、この際得られた読取信号をＡ／Ｄ変換器５に供給する。Ａ／Ｄ変換器５は、この読取信号を、ＰＬＬ回路１０から供給されたクロック信号のタイミングにて順次サンプリングし、この際得られた読取サンプル値系列をＰＬＬ回路１０及び復号回路３０の各々に供給する。
【０００３】
ＰＬＬ回路１０における位相誤差検出回路１１は、上記Ａ／Ｄ変換器５から順次供給されてくる読取サンプル値系列に基づいて上記読取信号に生じている位相誤差を検出し、この位相誤差分に対応した位相誤差信号をＬＰＦ（ローパスフィルタ）１２に供給する。ＬＰＦ１２は、かかる位相誤差信号を平均化して得られた平均位相誤差信号を周波数可変発振器１３に供給する。周波数可変発振器１３は、この平均位相誤差信号に応じた周波数を有するクロック信号を生成し、これを上記Ａ／Ｄ変換器５に供給する。復号回路３０は、例えばビタビ（Viterbi）復号器からなり、上記読取サンプル値系列を連続した時系列として捉えこの時系列に基づいて最も確からしい２値の再生データを復号する。
【０００４】
このように、上記記録情報再生装置においては、ＰＬＬ回路１０により、記録ディスク３から読み取られた読取信号に位相同期したクロック信号を生成し、このクロック信号にて上記読取信号をサンプリングすることにより読取サンプル値系列を得るようにしている。
しかしながら、記録ディスク３に記録されている情報の線記録密度が高いと、スピンドルモータ２の回転ムラ、あるいは記録ディスク３自体の偏芯等の影響をうけ、上記読取信号には時間軸変動が生じる。この際、かかる時間軸変動に上記ＰＬＬ回路１０が追従しきれなくなると、Ａ／Ｄ変換器５から出力された上記読取サンプル値系列には位相ずれが起こる。従って、この位相ずれの影響により、上記読取サンプル値系列中には残留誤差が残ってしまい、後段の復号回路３０では信頼性の高い復号が為されなくなるという問題が発生した。
【０００５】
【発明が解決しようとする課題】
本発明は、かかる問題を解決すべくなされたものであり、時間軸変動の影響によって生じた読取信号中の残留位相誤差を低減させることが出来る記録情報再生装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載による記録情報再生装置は、記録媒体から読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、 前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、前記読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るローパスフィルタと、前記読取サンプル値系列から前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａn(even)は、
ａn(even)＝α・Ｘ／ｎ
α：比例定数
Ｘ：前記補正信号
であり、前記ＦＩＲフィルタのｎ番目の係数タップの内の奇数番目の係数タップに対応したフィルタ係数ａn(odd)は、
ａn(odd)＝−α・Ｘ／ｎ
であり、前記ＦＩＲフィルタの０番目の係数タップに対応したフィルタ係数ａ0は１である。
又、請求項２記載による記録情報再生装置は、記録媒体から読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、補正読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るループフィルタと、前記読取サンプル値系列に基づき前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを前記補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａn(even)は、
ａn(even)＝α・Ｘ／ｎ
α：比例定数
Ｘ：前記補正信号
であり、前記ＦＩＲフィルタのｎ番目の係数タップの内の奇数番目の係数タップに対応したフィルタ係数ａn(odd)は、
ａn(odd)＝−α・Ｘ／ｎ
であり、前記ＦＩＲフィルタの０番目の係数タップに対応したフィルタ係数ａ0は１である。
又、請求項３記載による記録情報再生装置は、記録媒体に形成されている記録トラックから読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、前記読取サンプル値系列から隣接トラックからのクロストーク成分を除去したクロストーク除去読取サンプル値系列を得るクロストーク除去回路と、前記クロストーク除去読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るローパスフィルタと、前記クロストーク除去読取サンプル値系列から前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａn(even)は、
ａn(even)＝α・Ｘ／ｎ
α：比例定数
Ｘ：前記補正信号
であり、前記ＦＩＲフィルタのｎ番目の係数タップの内の奇数番目の係数タップに対応したフィルタ係数ａn(odd)は、
ａn(odd)＝−α・Ｘ／ｎ
であり、前記ＦＩＲフィルタの０番目の係数タップに対応したフィルタ係数ａ0は１である。
又、請求項４記載による記録情報再生装置は、記録媒体に形成されている記録トラックから読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、前記読取サンプル値系列から隣接トラックからのクロストーク成分を除去したクロストーク除去読取サンプル値系列を得るクロストーク除去回路と、補正読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るループフィルタと、前記クロストーク除去読取サンプル値系列に基づき前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを前記補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａn(even)は、
ａn(even)＝α・Ｘ／ｎ
α：比例定数
Ｘ：前記補正信号
であり、前記ＦＩＲフィルタのｎ番目の係数タップの内の奇数番目の係数タップに対応したフィルタ係数ａn(odd)は、
ａn(odd)＝−α・Ｘ／ｎ
であり、前記ＦＩＲフィルタの０番目の係数タップに対応したフィルタ係数ａ0は１である。
【０００７】
【発明の実施の形態】
以下、本発明の実施例について説明する。
図２は、本発明による記録情報再生装置の構成を示す図である。
図２において、ピックアップ１は、スピンドルモータ２によって回転駆動せしめられる記録ディスク３の記録トラックから記録情報の読み取りを行い、この際得られた読取信号をＡ／Ｄ変換器５に供給する。Ａ／Ｄ変換器５は、この読取信号をＰＬＬ回路１０から供給されたクロック信号のタイミングにて順次サンプリングし、この際得られた読取サンプル値系列ＲをＰＬＬ回路１０及び位相補正回路２０の各々に供給する。ＰＬＬ回路１０は、上記Ａ／Ｄ変換器５から順次供給されてくる読取サンプル値系列Ｒに基づいて上記読取信号に生じている位相誤差を検出し、この位相誤差に対応した周波数を有するクロック信号を発生してこれを上記Ａ／Ｄ変換器５及び位相補正回路２０の各々に供給する。尚、かかるＰＬＬ回路１０の内部構成は、前述した図１に示されるものと同一である。
【０００８】
位相補正回路２０は、かかる読取サンプル値系列Ｒに残留している位相ずれを検出し、読取サンプル値系列Ｒにおいて上記位相ずれを補正した時点にて得られるであろうサンプル値系列を求め、これを上記補正読取サンプル値系列Ｐとして復号回路３０に供給する。
図３は、かかる位相補正回路２０による位相補正動作の一例を示す図である。
【０００９】
尚、図３の横軸は時系列的に見て右に行く程新しく、左に行く程古い。よって、グラフ上右にあるデータほど遅れ、左にあるデータほど進んでいる。
図３（ａ）に示すように、サンプリングタイミングがΔtだけ遅れている場合には、サンプリングタイミングをΔｔだけ進ませたときに得られる補正読取サンプル値系列Ｐを、読取サンプル値系列Ｒに基づいて求める。
【００１０】
また、図３（ｂ）に示すように、サンプリングタイミングがΔｔだけ進んでいる場合には、サンプリングタイミングをΔｔ遅らせたときに得られる補正読取サンプル値系列Ｐを、読取サンプル値系列Ｒに基づいて求める。
このようにして読み取りサンプル値系列Ｐに残留している位相差を補正する。
復号回路３０は、例えばビタビ（Viterbi）復号器からなり、上記補正読取サンプル値系列Ｐに基づいて最も確からしい２値の再生データを復号する。
【００１１】
図４は、上記位相補正回路２０の内部構成を示す図である。
図４において、遅延可変フィルタ２１は、ナイキストの標本化定理に基づき、上記読取サンプル値系列Ｒ中における連続した複数個分の読取サンプル値から、補正信号Ｘに応じた分だけ位相をずらした時点において得られるであろう読取サンプル値を順次求め、これを補正読取サンプル値系列Ｐとして出力する。位相誤差検出回路２２は、かかる補正読取サンプル値系列Ｐと、上記ＰＬＬ回路１０から供給されたクロック信号との間に生じている位相誤差を検出し、この検出した位相誤差に対応した位相誤差ｅをループフィルタ２３に供給する。ループフィルタ２３は、かかる位相誤差ｅをフィルタリングしこれを上記補正信号Ｘとして遅延可変フィルタ２１に供給する。
【００１２】
このような構成により、位相誤差検出回路２２で検出される補正読取サンプル値系列Ｐの位相誤差ｅに応じて後述する遅延可変フィルタ２１の補正量(Δｔ／Ｔ)を増減させて、位相誤差ｅがゼロとなるようにフィードバック制御することにより、補正読取サンプル値系列Ｐの位相誤差を補正している。
次に、遅延可変フィルタ２１の動作原理について説明する。
【００１３】
読取サンプル値系列ＲからサンプリングタイミングをΔtだけずらしたときに得られる補正読取サンプル値系列Ｐを求める方法は、ナイキストの標本化定理として良く知られており、読取サンプル値系列Ｒに基づき、任意の時間サンプリングタイミングをずらしたときに得られるサンプル値系列Ｐを次式の演算で求めることができる。
【００１４】
【数９】
【００１５】
ここで、Ｐk、Ｒkは、ｋ番目のサンプル値、Ｔはサンプリング周期を表す。
実際には、ｎが無限大の場合の総和を求めることは出来ない。そこで、係数ａn はｎの絶対値が大きくなるにつれてゼロに近づくので、ｎの絶対値が大きい場合のａnをゼロと近似して、有限個(2ｍ＋１、ｍ:自然数、１，２，３，・・・）のサンプル値に基づいて次式の演算で求める。
【００１６】
【数１０】
【００１７】
図５は、上記の演算を実現する、遅延可変フィルタ２１の内部構成の一例を示す図である。
係数演算回路２１１は、上式（２）において、Δｔ／Ｔ＝−Ｘとして、
【００１８】
【数１１】
なる演算により可変係数フィルタ２１２の係数ａnを求め、
可変係数フィルタ２１２は、
【００１９】
【数１２】
【００２０】
なる演算を行うことにより、補正信号Ｘに応じた分だけ位相をずらした時点において得られる補正読取サンプル値系列Ｐを求める。
この演算の結果、補正信号Ｘが正極性の場合、すなわち読取サンプル値系列Ｒが遅れている場合には、サンプリングタイミングを｜−ＸＴ｜（＝｜Δt｜）だけ進ませた補正読取サンプル値系列Ｐが得られ、補正信号Ｘが負極性の場合、すなわち読取サンプル値系列Ｒが進んでいる場合には、サンプリングタイミングを｜−ＸＴ｜（＝｜Δt｜）だけ遅らせた補正読取サンプル値系列Ｐが得られることになる。
【００２１】
以上の説明では式（３）をそのまま用いる場合について説明したが、Ｘ＜＜１の場合は、式（３）を１次近似することが可能である。
尚、位相補正回路は通常のＰＬＬの残留位相誤差を補正するものであり、ＰＬＬの残留位相誤差においては、通常はＸ＜＜１が成り立つ。
【００２２】
【数１３】
なる演算から可変係数フィルタ２１２の係数ａnを求めても良い。
【００２３】
更に、ｍ＝１(３タップ）の場合には、
【００２４】
【数１４】
となる。
【００２５】
このときの可変係数フィルタ２１２の構成は、図７において後述する。
可変係数フィルタ２１２は、上述した如き、
【００２６】
【数１５】
【００２７】
なる演算により補正読取サンプル値系列Ｐを求める。
例えば、上記演算を実現する回路は、図６に示されるが如きＦＩＲ（Finite Impulse Response)フィルタからなる。
図６において、上記読取サンプル値系列Ｒは、縦続接続された２ｍ個の単位遅延素子Ｄ1〜Ｄ2mからなる系に供給される。単位遅延素子Ｄ1〜Ｄ2m各々は、サンプリング周期Ｔに等しい遅延時間を与えるものであり、１つの単位遅延素子の出力は、１サンプリング時間前の入力となる。図６においては、単位遅延素子Ｄmから出力された読取サンプルＲ0を時点０での読取サンプルと捉えて、各単位遅延素子Ｄ1〜Ｄ2m各々の出力を記載してある。例えば、この際、単位遅延素子Ｄm+1は、かかる時点０よりも１サンプリング前の時点における読取サンプル値Ｒ-1を出力し、単位遅延素子Ｄm-1は、かかる時点０よりも１サンプリング後の時点における読取サンプル値Ｒ1を出力する。又、単位遅延素子Ｄ2mは、上記時点０よりもｍサンプリング前の時点における読取サンプル値Ｒ-mを出力し、単位遅延素子Ｄ1は、かかる時点０よりも（ｍ−１）サンプリング後の時点における読取サンプル値Ｒm-1を出力する。よって、この際、単位遅延素子Ｄ1には、上記時点０よりもｍサンプリング後の時点における読取サンプル値Ｒmが供給されていることになる。
【００２８】
これら読取サンプル値Ｒm,Ｒm-1,・・・・Ｒ1,Ｒ0,Ｒ-1,・・・・Ｒ-mは、夫々、係数乗算器Ｍ1〜Ｍ2m+1に供給される。係数乗算器Ｍ1〜Ｍ2m+1は、これら読取サンプル値Ｒm,Ｒm-1,・・・・Ｒ1,Ｒ0,Ｒ-1,・・・・Ｒ-m各々に対して、上記係数演算回路２１１から供給されたフィルタ係数｛ａn｝を乗算し、各乗算結果を加算器ＡＤ１に供給する。加算器ＡＤ１は、これら乗算結果を全て加算して得られた加算結果を補正読取サンプル値系列Ｐとして出力する。
【００２９】
以上の如き構成により、遅延可変フィルタ２１は、ナイキストの標本化定理に基づいた下記の如き補間演算によって、読取サンプル値系列Ｒ中における連続した（２ｍ＋１）個の読取サンプル値から、位相誤差時間Δtだけ位相をずらした正しいサンプリング時点にて得られる補正読取サンプル値系列Ｐを求める。
一方、図７は、図６に示される可変係数フィルタ２１２を前述した如きｍ＝１(３タップ）にて実現した際の構成例である。
【００３０】
図７において、単位遅延素子Ｄ1及びＤ2は、夫々、サンプリング周期Ｔに等しい遅延時間を与えるものであり、１つの単位遅延素子の出力は、１サンプリング時間前の入力となる。図７においては、単位遅延素子Ｄ1から出力された読取サンプルＲ0を時点０での読取サンプル、単位遅延素子Ｄ2は、かかる時点０よりも１サンプリング前の時点における読取サンプル値Ｒ-1を出力するものとする。よって、この際、単位遅延素子Ｄ1には、上記時点０よりも１サンプリング後の時点における読取サンプル値Ｒ1が供給されていることになる。係数乗算器Ｍ1は、かかる読取サンプル値Ｒ1に上記フィルタ係数ａ1、すなわち（−Ｘ／π）を乗算して得られた乗算結果を加算器ＡＤ１に供給する。係数乗算器Ｍ2は、上記読取サンプル値Ｒ0に上記フィルタ係数ａ0、すなわち"１"を乗算して得られた乗算結果を加算器ＡＤ１に供給する。又、係数乗算器Ｍ3は、上記読取サンプル値Ｒ-1に上記フィルタ係数ａ-1、すなわち（Ｘ／π）を乗算して得られた乗算結果を加算器ＡＤ１に供給する。加算器ＡＤ１は、上記係数乗算器Ｍ1〜Ｍ3各々から供給されてくる乗算結果各々を加算して得られた加算結果を補正読取サンプル値系列Ｐとして出力する。
【００３１】
図８は、位相誤差検出回路２２の内部構成の一例を示す図である。
図８において、ゼロクロスサンプル抽出回路２２１は、補正読取サンプル値系列Ｐにおける連続した３サンプル間においてその極性が反転する際の最もゼロに近いサンプル値、いわゆるゼロクロスの際のゼロクロスサンプル値を抽出してこれを極性セレクト回路２２２に供給する。上昇／下降検出回路２２３は、かかる補正読取サンプル値系列Ｐが上昇傾向にあるのか、又は下降傾向にあるのかを検出して、その検出結果を上記極性セレクト回路２２２に供給する。極性セレクト回路２２２は、上記上昇／下降検出回路２２３により、補正読取サンプル値系列Ｐが上昇傾向にあると検出された場合には、上記ゼロクロスサンプル値をそのまま検出感度換算回路２２４に供給する。一方、補正読取サンプル値系列Ｐが下降傾向にあると検出された場合には、上記ゼロクロスサンプル値の極性を反転させたものを検出感度換算回路２２４に供給する。検出感度換算回路２２４は、かかる極性セレクト回路２２２から供給されたゼロクロスサンプル値を、サンプリング周期Ｔに対する位相ずれの割合τ／Ｔに換算し、これを位相誤差ｅとして出力する。
【００３２】
次に、かかる構成からなる位相誤差検出回路２２の動作について説明する。
尚、補正読取サンプル値系列Ｐが上昇傾向にある場合と下降傾向にある場合とで処理が異なるので、それぞれの場合にわけて説明する。
ここで、入力された補正読取サンプル値系列Ｐに位相誤差がない場合には、連続した３サンプル間においてその極性が反転する際の最もゼロに近いゼロクロスサンプル値（後述する図９、図１０におけるＰ0の値）は、"０"になるものとする。
【００３３】
まず、図９により、サンプル値が上昇傾向にある場合について説明する。
図９（ａ）に示すように、サンプリングタイミングが遅れている場合には、ゼロクロスの際のサンプル値Ｐ'0の値は正極性となる。一方、図９(ｂ)に示すように、サンプリングタイミングが進んでいる場合には、ゼロクロスの際のサンプル値Ｐ'0の値は負極性となる。したがって、ゼロクロスの際のサンプル値Ｐ'0がそのまま位相誤差を表す。この際、検出感度換算回路２２４は、かかるサンプル値Ｐ'0を、サンプリング周期Ｔに対する割合τ／Ｔに換算したものを位相誤差ｅとして出力する。
【００３４】
次に、図１０に示すようにサンプル値が下降傾向にある場合について説明する。図１０（ａ）に示すように、サンプリングタイミングが遅れている場合には、ゼロクロスの際のサンプル値Ｐ'0の値は負極性となる。一方、図１０（ｂ）に示すように、サンプリングタイミングが進んでいる場合には、ゼロクロスの際のサンプル値Ｐ'0は正極性となる。したがって、ゼロクロスの際のサンプル値Ｐ'0は、図９に示したサンプル値が上昇傾向にある場合と極性が反転するので、ゼロクロスの際のサンプル値 Ｐ'0の極性を反転させた値に基づく位相誤差を、検出感度換算回路２２４にてサンプリング周期Ｔに対する割合τ／Ｔに換算し、これを位相誤差ｅとして出力する。
【００３５】
このように、サンプリングタイミングが遅れている場合には正極性となる一方、進んでいる場合には負極性となる位相誤差ｅを得るのである。
以上の如き構成により、図４に示される位相補正回路２０においては、位相誤差検出回路２２にて検出された補正読取サンプル値系列Ｐの位相誤差ｅに応じて遅延可変フィルタ２１の補正量△ｔを増減させ、その位相誤差ｅがゼロとなるようにフィードバック制御することにより補正読取サンプル値系列Ｐの位相誤差を補正するのである。
【００３６】
例えば、図９（ａ）及び図１０（ａ）に示すように、補正読取サンプル値系列Ｐのサンプルタイミングの位相が遅れている場合には、位相誤差検出回路２２で検出される位相誤差ｅの極性が正極性となり、それに応じて補正信号Ｘが増加する。この際、遅延可変フィルタ２１の補正量△ｔは補正信号Ｘに従って変化し、補正読取サンプル値系列Ｐのサンプルタイミングを進めるように作用する。
【００３７】
一方、図９（ａ）及び図１０（ｂ）に示すように、補正読取サンプル値系列Ｐのサンプルタイミングの位相が進んでいる場合には、位相誤差検出回路２２で検出される位相誤差ｅの極性が負極性となり、それに応じて補正信号Ｘが減少する。この際、遅延可変フィルタ２１の補正量△ｔは補正信号Ｘに従って変化し、補正読取サンプル値系列Ｐのサンプルタイミングを遅らせるように作用する。
【００３８】
このようにして補正読取サンプル値系列Ｐの位相誤差ｅがゼロとなるように遅延可変フィルタ２１の補正量△ｔを制御することにより、読取サンプル値系列Ｒの残留位相誤差が補正されるのである。
尚、上記図４に示される位相補正回路２０においては、最終的に得られた補正読取サンプル値系列Ｐから位相誤差を検出して位相補正を行うといういわゆるフィードバック構成を採用しているが、かかる位相補正回路２０としては、図１１に示されるが如きフィードフォワード構成を採用するようにしても良い。
【００３９】
かかる図１１に示される構成では、位相補正回路２０における位相誤差検出回路２２は、Ａ／Ｄ変換器５から供給された読取サンプル値系列Ｒに対して位相誤差検出を行って得られた位相誤差ｅをＬＰＦ２３’に供給することになる。
このようなフィードフォワード構成の場合には、図４に示したフィードバック構成の場合のように、位相誤差ｅがゼロとなるように遅延可変フィルタ２１の補正量を制御するのではなく、位相誤差ｅの大きさそのものを遅延可変フィルタ２１の補正量△ｔ／Ｔとすることによって、読取りサンプル値系列Ｒの残留位相誤差を補正する。このため、位相誤差ｅから補正量△ｔ／Ｔへの変換は定量的に正確に行う必要があるので、図１１におけるＬＰＦ２３’は、位相誤差ｅの平均値を補正信号Ｘとして遅延可変フィルタ２１に供給し、そのゲインは１である。
【００４０】
又、図１２に示されるように、読取サンプル値系列Ｒ中に重畳してしまった隣接トラックからのクロストークを除去するクロストーク除去回路４０を上記位相補正回路２０の前段に設けるようにしても良い。この際、上記位相補正回路２０は、クロストーク除去された後の読取サンプル値系列に対して位相補正を行うことになるので、より信頼性の高い位相補正が可能となる。
【００４１】
以上の如く、本発明による記録情報再生装置によれば、例え上記ＰＬＬ回路１０が、スピンドルモータ２の回転ムラ、又は記録ディスク３自体の偏芯等の影響による時間軸変動に追従しきれなくなっても、この時間軸変動によって生じた残留位相誤差は位相補正回路２０によって低減されるのである。更に、かかる構成によれば、ＰＬＬ回路１０のサーボ帯域を狭帯域にすることが出来るので、かかるサーボ帯域を狭くすることにより、ディスク記録面上のキズ及び情報読取時のクロストークの影響を受けにくくさせることが可能となるのである。
【図面の簡単な説明】
【図１】従来の記録情報再生装置の構成を示す図である。
【図２】本発明による記録情報再生装置の構成を示す図である。
【図３】位相補正回路２０による位相補正動作を説明する為の図である。
【図４】位相補正回路２０の内部構成を示す図である。
【図５】遅延可変フィルタ２１の内部構成の一例を示す図である。
【図６】（２ｍ＋１）タップにて形成した場合の可変係数フィルタ２１２の内部構成を示す図である。
【図７】３タップにて形成した場合の可変係数フィルタ２１２の内部構成を示す図である。
【図８】位相誤差検出回路２２の内部構成の一例を示す図である。
【図９】位相補正回路２０による位相補正動作を説明する為の図である。
【図１０】位相補正回路２０による位相補正動作を説明する為の図である。
【図１１】フィードフォワード構成による位相補正回路２０の内部構成を示す図である。
【図１２】クロストーク除去回路を付加した記録情報再生装置の構成を示す図である。
【主要部分の符号の説明】
１ ピックアップ
３ 記録ディスク
５ Ａ／Ｄ変換器
10 ＰＬＬ回路
20 位相補正回路
21 遅延可変フィルタ
22 位相誤差検出回路
211 係数演算回路
212 可変係数フィルタ
【発明の属する技術分野】
本発明は、記録媒体から記録情報の再生を行う記録情報再生装置に関する。
【０００２】
【従来の技術】
図１は、従来の記録情報再生装置の構成を示す図である。
図１において、ピックアップ１は、スピンドルモータ２によって回転駆動せしめられる記録ディスク３から記録情報の読み取りを行い、この際得られた読取信号をＡ／Ｄ変換器５に供給する。Ａ／Ｄ変換器５は、この読取信号を、ＰＬＬ回路１０から供給されたクロック信号のタイミングにて順次サンプリングし、この際得られた読取サンプル値系列をＰＬＬ回路１０及び復号回路３０の各々に供給する。
【０００３】
ＰＬＬ回路１０における位相誤差検出回路１１は、上記Ａ／Ｄ変換器５から順次供給されてくる読取サンプル値系列に基づいて上記読取信号に生じている位相誤差を検出し、この位相誤差分に対応した位相誤差信号をＬＰＦ（ローパスフィルタ）１２に供給する。ＬＰＦ１２は、かかる位相誤差信号を平均化して得られた平均位相誤差信号を周波数可変発振器１３に供給する。周波数可変発振器１３は、この平均位相誤差信号に応じた周波数を有するクロック信号を生成し、これを上記Ａ／Ｄ変換器５に供給する。復号回路３０は、例えばビタビ（Viterbi）復号器からなり、上記読取サンプル値系列を連続した時系列として捉えこの時系列に基づいて最も確からしい２値の再生データを復号する。
【０００４】
このように、上記記録情報再生装置においては、ＰＬＬ回路１０により、記録ディスク３から読み取られた読取信号に位相同期したクロック信号を生成し、このクロック信号にて上記読取信号をサンプリングすることにより読取サンプル値系列を得るようにしている。
しかしながら、記録ディスク３に記録されている情報の線記録密度が高いと、スピンドルモータ２の回転ムラ、あるいは記録ディスク３自体の偏芯等の影響をうけ、上記読取信号には時間軸変動が生じる。この際、かかる時間軸変動に上記ＰＬＬ回路１０が追従しきれなくなると、Ａ／Ｄ変換器５から出力された上記読取サンプル値系列には位相ずれが起こる。従って、この位相ずれの影響により、上記読取サンプル値系列中には残留誤差が残ってしまい、後段の復号回路３０では信頼性の高い復号が為されなくなるという問題が発生した。
【０００５】
【発明が解決しようとする課題】
本発明は、かかる問題を解決すべくなされたものであり、時間軸変動の影響によって生じた読取信号中の残留位相誤差を低減させることが出来る記録情報再生装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載による記録情報再生装置は、記録媒体から読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、 前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、前記読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るローパスフィルタと、前記読取サンプル値系列から前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａn(even)は、
ａn(even)＝α・Ｘ／ｎ
α：比例定数
Ｘ：前記補正信号
であり、前記ＦＩＲフィルタのｎ番目の係数タップの内の奇数番目の係数タップに対応したフィルタ係数ａn(odd)は、
ａn(odd)＝−α・Ｘ／ｎ
であり、前記ＦＩＲフィルタの０番目の係数タップに対応したフィルタ係数ａ0は１である。
又、請求項２記載による記録情報再生装置は、記録媒体から読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、補正読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るループフィルタと、前記読取サンプル値系列に基づき前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを前記補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａn(even)は、
ａn(even)＝α・Ｘ／ｎ
α：比例定数
Ｘ：前記補正信号
であり、前記ＦＩＲフィルタのｎ番目の係数タップの内の奇数番目の係数タップに対応したフィルタ係数ａn(odd)は、
ａn(odd)＝−α・Ｘ／ｎ
であり、前記ＦＩＲフィルタの０番目の係数タップに対応したフィルタ係数ａ0は１である。
又、請求項３記載による記録情報再生装置は、記録媒体に形成されている記録トラックから読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、前記読取サンプル値系列から隣接トラックからのクロストーク成分を除去したクロストーク除去読取サンプル値系列を得るクロストーク除去回路と、前記クロストーク除去読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るローパスフィルタと、前記クロストーク除去読取サンプル値系列から前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａn(even)は、
ａn(even)＝α・Ｘ／ｎ
α：比例定数
Ｘ：前記補正信号
であり、前記ＦＩＲフィルタのｎ番目の係数タップの内の奇数番目の係数タップに対応したフィルタ係数ａn(odd)は、
ａn(odd)＝−α・Ｘ／ｎ
であり、前記ＦＩＲフィルタの０番目の係数タップに対応したフィルタ係数ａ0は１である。
又、請求項４記載による記録情報再生装置は、記録媒体に形成されている記録トラックから読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、前記読取サンプル値系列から隣接トラックからのクロストーク成分を除去したクロストーク除去読取サンプル値系列を得るクロストーク除去回路と、補正読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るループフィルタと、前記クロストーク除去読取サンプル値系列に基づき前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを前記補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａn(even)は、
ａn(even)＝α・Ｘ／ｎ
α：比例定数
Ｘ：前記補正信号
であり、前記ＦＩＲフィルタのｎ番目の係数タップの内の奇数番目の係数タップに対応したフィルタ係数ａn(odd)は、
ａn(odd)＝−α・Ｘ／ｎ
であり、前記ＦＩＲフィルタの０番目の係数タップに対応したフィルタ係数ａ0は１である。
【０００７】
【発明の実施の形態】
以下、本発明の実施例について説明する。
図２は、本発明による記録情報再生装置の構成を示す図である。
図２において、ピックアップ１は、スピンドルモータ２によって回転駆動せしめられる記録ディスク３の記録トラックから記録情報の読み取りを行い、この際得られた読取信号をＡ／Ｄ変換器５に供給する。Ａ／Ｄ変換器５は、この読取信号をＰＬＬ回路１０から供給されたクロック信号のタイミングにて順次サンプリングし、この際得られた読取サンプル値系列ＲをＰＬＬ回路１０及び位相補正回路２０の各々に供給する。ＰＬＬ回路１０は、上記Ａ／Ｄ変換器５から順次供給されてくる読取サンプル値系列Ｒに基づいて上記読取信号に生じている位相誤差を検出し、この位相誤差に対応した周波数を有するクロック信号を発生してこれを上記Ａ／Ｄ変換器５及び位相補正回路２０の各々に供給する。尚、かかるＰＬＬ回路１０の内部構成は、前述した図１に示されるものと同一である。
【０００８】
位相補正回路２０は、かかる読取サンプル値系列Ｒに残留している位相ずれを検出し、読取サンプル値系列Ｒにおいて上記位相ずれを補正した時点にて得られるであろうサンプル値系列を求め、これを上記補正読取サンプル値系列Ｐとして復号回路３０に供給する。
図３は、かかる位相補正回路２０による位相補正動作の一例を示す図である。
【０００９】
尚、図３の横軸は時系列的に見て右に行く程新しく、左に行く程古い。よって、グラフ上右にあるデータほど遅れ、左にあるデータほど進んでいる。
図３（ａ）に示すように、サンプリングタイミングがΔtだけ遅れている場合には、サンプリングタイミングをΔｔだけ進ませたときに得られる補正読取サンプル値系列Ｐを、読取サンプル値系列Ｒに基づいて求める。
【００１０】
また、図３（ｂ）に示すように、サンプリングタイミングがΔｔだけ進んでいる場合には、サンプリングタイミングをΔｔ遅らせたときに得られる補正読取サンプル値系列Ｐを、読取サンプル値系列Ｒに基づいて求める。
このようにして読み取りサンプル値系列Ｐに残留している位相差を補正する。
復号回路３０は、例えばビタビ（Viterbi）復号器からなり、上記補正読取サンプル値系列Ｐに基づいて最も確からしい２値の再生データを復号する。
【００１１】
図４は、上記位相補正回路２０の内部構成を示す図である。
図４において、遅延可変フィルタ２１は、ナイキストの標本化定理に基づき、上記読取サンプル値系列Ｒ中における連続した複数個分の読取サンプル値から、補正信号Ｘに応じた分だけ位相をずらした時点において得られるであろう読取サンプル値を順次求め、これを補正読取サンプル値系列Ｐとして出力する。位相誤差検出回路２２は、かかる補正読取サンプル値系列Ｐと、上記ＰＬＬ回路１０から供給されたクロック信号との間に生じている位相誤差を検出し、この検出した位相誤差に対応した位相誤差ｅをループフィルタ２３に供給する。ループフィルタ２３は、かかる位相誤差ｅをフィルタリングしこれを上記補正信号Ｘとして遅延可変フィルタ２１に供給する。
【００１２】
このような構成により、位相誤差検出回路２２で検出される補正読取サンプル値系列Ｐの位相誤差ｅに応じて後述する遅延可変フィルタ２１の補正量(Δｔ／Ｔ)を増減させて、位相誤差ｅがゼロとなるようにフィードバック制御することにより、補正読取サンプル値系列Ｐの位相誤差を補正している。
次に、遅延可変フィルタ２１の動作原理について説明する。
【００１３】
読取サンプル値系列ＲからサンプリングタイミングをΔtだけずらしたときに得られる補正読取サンプル値系列Ｐを求める方法は、ナイキストの標本化定理として良く知られており、読取サンプル値系列Ｒに基づき、任意の時間サンプリングタイミングをずらしたときに得られるサンプル値系列Ｐを次式の演算で求めることができる。
【００１４】
【数９】
ここで、Ｐk、Ｒkは、ｋ番目のサンプル値、Ｔはサンプリング周期を表す。
実際には、ｎが無限大の場合の総和を求めることは出来ない。そこで、係数ａn はｎの絶対値が大きくなるにつれてゼロに近づくので、ｎの絶対値が大きい場合のａnをゼロと近似して、有限個(2ｍ＋１、ｍ:自然数、１，２，３，・・・）のサンプル値に基づいて次式の演算で求める。
【００１６】
【数１０】
図５は、上記の演算を実現する、遅延可変フィルタ２１の内部構成の一例を示す図である。
係数演算回路２１１は、上式（２）において、Δｔ／Ｔ＝−Ｘとして、
【００１８】
【数１１】
可変係数フィルタ２１２は、
【００１９】
【数１２】
なる演算を行うことにより、補正信号Ｘに応じた分だけ位相をずらした時点において得られる補正読取サンプル値系列Ｐを求める。
この演算の結果、補正信号Ｘが正極性の場合、すなわち読取サンプル値系列Ｒが遅れている場合には、サンプリングタイミングを｜−ＸＴ｜（＝｜Δt｜）だけ進ませた補正読取サンプル値系列Ｐが得られ、補正信号Ｘが負極性の場合、すなわち読取サンプル値系列Ｒが進んでいる場合には、サンプリングタイミングを｜−ＸＴ｜（＝｜Δt｜）だけ遅らせた補正読取サンプル値系列Ｐが得られることになる。
【００２１】
以上の説明では式（３）をそのまま用いる場合について説明したが、Ｘ＜＜１の場合は、式（３）を１次近似することが可能である。
尚、位相補正回路は通常のＰＬＬの残留位相誤差を補正するものであり、ＰＬＬの残留位相誤差においては、通常はＸ＜＜１が成り立つ。
【００２２】
【数１３】
【００２３】
更に、ｍ＝１(３タップ）の場合には、
【００２４】
【数１４】
【００２５】
このときの可変係数フィルタ２１２の構成は、図７において後述する。
可変係数フィルタ２１２は、上述した如き、
【００２６】
【数１５】
なる演算により補正読取サンプル値系列Ｐを求める。
例えば、上記演算を実現する回路は、図６に示されるが如きＦＩＲ（Finite Impulse Response)フィルタからなる。
図６において、上記読取サンプル値系列Ｒは、縦続接続された２ｍ個の単位遅延素子Ｄ1〜Ｄ2mからなる系に供給される。単位遅延素子Ｄ1〜Ｄ2m各々は、サンプリング周期Ｔに等しい遅延時間を与えるものであり、１つの単位遅延素子の出力は、１サンプリング時間前の入力となる。図６においては、単位遅延素子Ｄmから出力された読取サンプルＲ0を時点０での読取サンプルと捉えて、各単位遅延素子Ｄ1〜Ｄ2m各々の出力を記載してある。例えば、この際、単位遅延素子Ｄm+1は、かかる時点０よりも１サンプリング前の時点における読取サンプル値Ｒ-1を出力し、単位遅延素子Ｄm-1は、かかる時点０よりも１サンプリング後の時点における読取サンプル値Ｒ1を出力する。又、単位遅延素子Ｄ2mは、上記時点０よりもｍサンプリング前の時点における読取サンプル値Ｒ-mを出力し、単位遅延素子Ｄ1は、かかる時点０よりも（ｍ−１）サンプリング後の時点における読取サンプル値Ｒm-1を出力する。よって、この際、単位遅延素子Ｄ1には、上記時点０よりもｍサンプリング後の時点における読取サンプル値Ｒmが供給されていることになる。
【００２８】
これら読取サンプル値Ｒm,Ｒm-1,・・・・Ｒ1,Ｒ0,Ｒ-1,・・・・Ｒ-mは、夫々、係数乗算器Ｍ1〜Ｍ2m+1に供給される。係数乗算器Ｍ1〜Ｍ2m+1は、これら読取サンプル値Ｒm,Ｒm-1,・・・・Ｒ1,Ｒ0,Ｒ-1,・・・・Ｒ-m各々に対して、上記係数演算回路２１１から供給されたフィルタ係数｛ａn｝を乗算し、各乗算結果を加算器ＡＤ１に供給する。加算器ＡＤ１は、これら乗算結果を全て加算して得られた加算結果を補正読取サンプル値系列Ｐとして出力する。
【００２９】
以上の如き構成により、遅延可変フィルタ２１は、ナイキストの標本化定理に基づいた下記の如き補間演算によって、読取サンプル値系列Ｒ中における連続した（２ｍ＋１）個の読取サンプル値から、位相誤差時間Δtだけ位相をずらした正しいサンプリング時点にて得られる補正読取サンプル値系列Ｐを求める。
一方、図７は、図６に示される可変係数フィルタ２１２を前述した如きｍ＝１(３タップ）にて実現した際の構成例である。
【００３０】
図７において、単位遅延素子Ｄ1及びＤ2は、夫々、サンプリング周期Ｔに等しい遅延時間を与えるものであり、１つの単位遅延素子の出力は、１サンプリング時間前の入力となる。図７においては、単位遅延素子Ｄ1から出力された読取サンプルＲ0を時点０での読取サンプル、単位遅延素子Ｄ2は、かかる時点０よりも１サンプリング前の時点における読取サンプル値Ｒ-1を出力するものとする。よって、この際、単位遅延素子Ｄ1には、上記時点０よりも１サンプリング後の時点における読取サンプル値Ｒ1が供給されていることになる。係数乗算器Ｍ1は、かかる読取サンプル値Ｒ1に上記フィルタ係数ａ1、すなわち（−Ｘ／π）を乗算して得られた乗算結果を加算器ＡＤ１に供給する。係数乗算器Ｍ2は、上記読取サンプル値Ｒ0に上記フィルタ係数ａ0、すなわち"１"を乗算して得られた乗算結果を加算器ＡＤ１に供給する。又、係数乗算器Ｍ3は、上記読取サンプル値Ｒ-1に上記フィルタ係数ａ-1、すなわち（Ｘ／π）を乗算して得られた乗算結果を加算器ＡＤ１に供給する。加算器ＡＤ１は、上記係数乗算器Ｍ1〜Ｍ3各々から供給されてくる乗算結果各々を加算して得られた加算結果を補正読取サンプル値系列Ｐとして出力する。
【００３１】
図８は、位相誤差検出回路２２の内部構成の一例を示す図である。
図８において、ゼロクロスサンプル抽出回路２２１は、補正読取サンプル値系列Ｐにおける連続した３サンプル間においてその極性が反転する際の最もゼロに近いサンプル値、いわゆるゼロクロスの際のゼロクロスサンプル値を抽出してこれを極性セレクト回路２２２に供給する。上昇／下降検出回路２２３は、かかる補正読取サンプル値系列Ｐが上昇傾向にあるのか、又は下降傾向にあるのかを検出して、その検出結果を上記極性セレクト回路２２２に供給する。極性セレクト回路２２２は、上記上昇／下降検出回路２２３により、補正読取サンプル値系列Ｐが上昇傾向にあると検出された場合には、上記ゼロクロスサンプル値をそのまま検出感度換算回路２２４に供給する。一方、補正読取サンプル値系列Ｐが下降傾向にあると検出された場合には、上記ゼロクロスサンプル値の極性を反転させたものを検出感度換算回路２２４に供給する。検出感度換算回路２２４は、かかる極性セレクト回路２２２から供給されたゼロクロスサンプル値を、サンプリング周期Ｔに対する位相ずれの割合τ／Ｔに換算し、これを位相誤差ｅとして出力する。
【００３２】
次に、かかる構成からなる位相誤差検出回路２２の動作について説明する。
尚、補正読取サンプル値系列Ｐが上昇傾向にある場合と下降傾向にある場合とで処理が異なるので、それぞれの場合にわけて説明する。
ここで、入力された補正読取サンプル値系列Ｐに位相誤差がない場合には、連続した３サンプル間においてその極性が反転する際の最もゼロに近いゼロクロスサンプル値（後述する図９、図１０におけるＰ0の値）は、"０"になるものとする。
【００３３】
まず、図９により、サンプル値が上昇傾向にある場合について説明する。
図９（ａ）に示すように、サンプリングタイミングが遅れている場合には、ゼロクロスの際のサンプル値Ｐ'0の値は正極性となる。一方、図９(ｂ)に示すように、サンプリングタイミングが進んでいる場合には、ゼロクロスの際のサンプル値Ｐ'0の値は負極性となる。したがって、ゼロクロスの際のサンプル値Ｐ'0がそのまま位相誤差を表す。この際、検出感度換算回路２２４は、かかるサンプル値Ｐ'0を、サンプリング周期Ｔに対する割合τ／Ｔに換算したものを位相誤差ｅとして出力する。
【００３４】
次に、図１０に示すようにサンプル値が下降傾向にある場合について説明する。図１０（ａ）に示すように、サンプリングタイミングが遅れている場合には、ゼロクロスの際のサンプル値Ｐ'0の値は負極性となる。一方、図１０（ｂ）に示すように、サンプリングタイミングが進んでいる場合には、ゼロクロスの際のサンプル値Ｐ'0は正極性となる。したがって、ゼロクロスの際のサンプル値Ｐ'0は、図９に示したサンプル値が上昇傾向にある場合と極性が反転するので、ゼロクロスの際のサンプル値 Ｐ'0の極性を反転させた値に基づく位相誤差を、検出感度換算回路２２４にてサンプリング周期Ｔに対する割合τ／Ｔに換算し、これを位相誤差ｅとして出力する。
【００３５】
このように、サンプリングタイミングが遅れている場合には正極性となる一方、進んでいる場合には負極性となる位相誤差ｅを得るのである。
以上の如き構成により、図４に示される位相補正回路２０においては、位相誤差検出回路２２にて検出された補正読取サンプル値系列Ｐの位相誤差ｅに応じて遅延可変フィルタ２１の補正量△ｔを増減させ、その位相誤差ｅがゼロとなるようにフィードバック制御することにより補正読取サンプル値系列Ｐの位相誤差を補正するのである。
【００３６】
例えば、図９（ａ）及び図１０（ａ）に示すように、補正読取サンプル値系列Ｐのサンプルタイミングの位相が遅れている場合には、位相誤差検出回路２２で検出される位相誤差ｅの極性が正極性となり、それに応じて補正信号Ｘが増加する。この際、遅延可変フィルタ２１の補正量△ｔは補正信号Ｘに従って変化し、補正読取サンプル値系列Ｐのサンプルタイミングを進めるように作用する。
【００３７】
一方、図９（ａ）及び図１０（ｂ）に示すように、補正読取サンプル値系列Ｐのサンプルタイミングの位相が進んでいる場合には、位相誤差検出回路２２で検出される位相誤差ｅの極性が負極性となり、それに応じて補正信号Ｘが減少する。この際、遅延可変フィルタ２１の補正量△ｔは補正信号Ｘに従って変化し、補正読取サンプル値系列Ｐのサンプルタイミングを遅らせるように作用する。
【００３８】
このようにして補正読取サンプル値系列Ｐの位相誤差ｅがゼロとなるように遅延可変フィルタ２１の補正量△ｔを制御することにより、読取サンプル値系列Ｒの残留位相誤差が補正されるのである。
尚、上記図４に示される位相補正回路２０においては、最終的に得られた補正読取サンプル値系列Ｐから位相誤差を検出して位相補正を行うといういわゆるフィードバック構成を採用しているが、かかる位相補正回路２０としては、図１１に示されるが如きフィードフォワード構成を採用するようにしても良い。
【００３９】
かかる図１１に示される構成では、位相補正回路２０における位相誤差検出回路２２は、Ａ／Ｄ変換器５から供給された読取サンプル値系列Ｒに対して位相誤差検出を行って得られた位相誤差ｅをＬＰＦ２３’に供給することになる。
このようなフィードフォワード構成の場合には、図４に示したフィードバック構成の場合のように、位相誤差ｅがゼロとなるように遅延可変フィルタ２１の補正量を制御するのではなく、位相誤差ｅの大きさそのものを遅延可変フィルタ２１の補正量△ｔ／Ｔとすることによって、読取りサンプル値系列Ｒの残留位相誤差を補正する。このため、位相誤差ｅから補正量△ｔ／Ｔへの変換は定量的に正確に行う必要があるので、図１１におけるＬＰＦ２３’は、位相誤差ｅの平均値を補正信号Ｘとして遅延可変フィルタ２１に供給し、そのゲインは１である。
【００４０】
又、図１２に示されるように、読取サンプル値系列Ｒ中に重畳してしまった隣接トラックからのクロストークを除去するクロストーク除去回路４０を上記位相補正回路２０の前段に設けるようにしても良い。この際、上記位相補正回路２０は、クロストーク除去された後の読取サンプル値系列に対して位相補正を行うことになるので、より信頼性の高い位相補正が可能となる。
【００４１】
以上の如く、本発明による記録情報再生装置によれば、例え上記ＰＬＬ回路１０が、スピンドルモータ２の回転ムラ、又は記録ディスク３自体の偏芯等の影響による時間軸変動に追従しきれなくなっても、この時間軸変動によって生じた残留位相誤差は位相補正回路２０によって低減されるのである。更に、かかる構成によれば、ＰＬＬ回路１０のサーボ帯域を狭帯域にすることが出来るので、かかるサーボ帯域を狭くすることにより、ディスク記録面上のキズ及び情報読取時のクロストークの影響を受けにくくさせることが可能となるのである。
【図面の簡単な説明】
【図１】従来の記録情報再生装置の構成を示す図である。
【図２】本発明による記録情報再生装置の構成を示す図である。
【図３】位相補正回路２０による位相補正動作を説明する為の図である。
【図４】位相補正回路２０の内部構成を示す図である。
【図５】遅延可変フィルタ２１の内部構成の一例を示す図である。
【図６】（２ｍ＋１）タップにて形成した場合の可変係数フィルタ２１２の内部構成を示す図である。
【図７】３タップにて形成した場合の可変係数フィルタ２１２の内部構成を示す図である。
【図８】位相誤差検出回路２２の内部構成の一例を示す図である。
【図９】位相補正回路２０による位相補正動作を説明する為の図である。
【図１０】位相補正回路２０による位相補正動作を説明する為の図である。
【図１１】フィードフォワード構成による位相補正回路２０の内部構成を示す図である。
【図１２】クロストーク除去回路を付加した記録情報再生装置の構成を示す図である。
【主要部分の符号の説明】
１ ピックアップ
３ 記録ディスク
５ Ａ／Ｄ変換器
10 ＰＬＬ回路
20 位相補正回路
21 遅延可変フィルタ
22 位相誤差検出回路
211 係数演算回路
212 可変係数フィルタ
Claims (5)
- 記録媒体から読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、 前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、前記読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るローパスフィルタと、前記読取サンプル値系列から前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、
前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａn(even)は、
- 記録媒体から読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、 前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、補正読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るループフィルタと、前記読取サンプル値系列に基づき前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを前記補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、
前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａn(even)は、
- 記録媒体に形成されている記録トラックから読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、
前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、前記読取サンプル値系列から隣接トラックからのクロストーク成分を除去したクロストーク除去読取サンプル値系列を得るクロストーク除去回路と、前記クロストーク除去読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るローパスフィルタと、前記クロストーク除去読取サンプル値系列から前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、
前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａ n(even) は、
- 記録媒体に形成されている記録トラックから読取られた読取信号に基づいて前記記録媒体に記録されている記録情報に対応した情報データを再生する記録情報再生装置であって、
前記読取信号をクロック信号に応じたタイミングにてサンプリングして得られた読取サンプル値系列に位相同期した発振信号を発生し該発振信号を前記クロック信号とするＰＬＬ回路と、前記読取サンプル値系列から隣接トラックからのクロストーク成分を除去したクロストーク除去読取サンプル値系列を得るクロストーク除去回路と、補正読取サンプル値系列と前記クロック信号との位相誤差を検出する位相誤差検出手段と、前記位相誤差を平均化して補正信号を得るループフィルタと、前記クロストーク除去読取サンプル値系列に基づき前記補正信号に対応した時間だけ位相をずらした時点にて得られるサンプル値系列を求めこれを前記補正読取サンプル値系列として出力するＦＩＲフィルタと、前記補正読取サンプル値系列に対して復号処理を施して前記情報データを得る復号手段と、を備え、
前記ＦＩＲフィルタのｎ番目の係数タップの内の偶数（０を含まず）番目の係数タップに対応したフィルタ係数ａ n(even) は、
- 前記ＦＩＲフィルタの係数タップの数は３つであり、各係数タップに対応したフィルタ係数ａ-1、ａ0、及びａ1は、
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01901198A JP3986647B2 (ja) | 1998-01-30 | 1998-01-30 | 記録情報再生装置 |
| US09/239,121 US6314074B1 (en) | 1998-01-30 | 1999-01-28 | Recording information reproducing apparatus having circuits for reducing residual phase error |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01901198A JP3986647B2 (ja) | 1998-01-30 | 1998-01-30 | 記録情報再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11213570A JPH11213570A (ja) | 1999-08-06 |
| JP3986647B2 true JP3986647B2 (ja) | 2007-10-03 |
Family
ID=11987571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01901198A Expired - Fee Related JP3986647B2 (ja) | 1998-01-30 | 1998-01-30 | 記録情報再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6314074B1 (ja) |
| JP (1) | JP3986647B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445662B1 (en) * | 1998-12-24 | 2002-09-03 | Victor Company Of Japan, Ltd. | Reproducing apparatus |
| JP3649930B2 (ja) * | 1999-02-12 | 2005-05-18 | 株式会社ケンウッド | クロック再生回路 |
| KR100385978B1 (ko) | 2000-11-30 | 2003-06-02 | 삼성전자주식회사 | 신호 재생 장치 및 방법 |
| JP2002216434A (ja) * | 2001-01-17 | 2002-08-02 | Sharp Corp | 位相補正回路及びそれを用いたディスク再生装置 |
| TWI366168B (en) * | 2007-05-02 | 2012-06-11 | Novatek Microelectronics Corp | Controlling device of liquid crystal display |
| US20100042350A1 (en) * | 2008-08-12 | 2010-02-18 | Certrite Llc | Doppler radar gun certification system |
| JP5784986B2 (ja) * | 2011-05-26 | 2015-09-24 | 日本電信電話株式会社 | 信号シフト装置及び方法 |
| JP5545885B2 (ja) * | 2011-05-26 | 2014-07-09 | 日本電信電話株式会社 | 信号シフト装置及び方法 |
| FR3094593B1 (fr) * | 2019-03-29 | 2021-02-19 | Teledyne E2V Semiconductors Sas | Procédé de synchronisation de données numériques envoyées en série |
| WO2021121637A1 (en) | 2019-12-20 | 2021-06-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Multiple pll system with common and difference mode loop filters |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5142377A (en) * | 1988-04-06 | 1992-08-25 | Pioneer Electronic Corporation | Time base correction apparatus |
| US5412638A (en) * | 1993-06-02 | 1995-05-02 | Vimak Corporation | Method for correcting errors in digital audio data |
| US5901128A (en) * | 1996-05-14 | 1999-05-04 | Pioneer Electronic Corporation | Recorded information reproducing apparatus |
| JPH1031869A (ja) * | 1996-07-16 | 1998-02-03 | Pioneer Electron Corp | 再生装置 |
-
1998
- 1998-01-30 JP JP01901198A patent/JP3986647B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-28 US US09/239,121 patent/US6314074B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6314074B1 (en) | 2001-11-06 |
| JPH11213570A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109003B2 (ja) | 情報記録再生装置、信号復号回路及び方法 | |
| KR100490498B1 (ko) | 디지털 기록 데이터 재생 장치 | |
| TWI228707B (en) | Device for playing disc | |
| US6304538B1 (en) | Information reproducing apparatus for reproducing digital information on record medium | |
| JP4317826B2 (ja) | ジッタ検出装置 | |
| JP3986647B2 (ja) | 記録情報再生装置 | |
| JPH06295540A (ja) | ディジタル信号検出回路 | |
| JP4232207B2 (ja) | 情報再生装置 | |
| JP2006221762A (ja) | 記録情報再生装置 | |
| JP4480584B2 (ja) | 適応等化回路及び適応等化方法 | |
| US6002730A (en) | Method for detecting data and device therefor of data storing unit | |
| JP3569906B2 (ja) | 記録媒体駆動装置 | |
| JP2006344255A (ja) | 位相誤差検出回路、位相同期ループ回路及び情報再生装置 | |
| JP4804268B2 (ja) | デジタルｐｌｌ回路およびデータ再生装置 | |
| KR100936031B1 (ko) | 비선형 변환기를 사용한 이진 신호 검출 장치 | |
| JP3751015B2 (ja) | 波形等化器及び記録情報再生装置 | |
| JP2004013940A (ja) | 情報再生装置 | |
| JP2006216175A (ja) | Ｐｌｌ回路およびディスク再生装置 | |
| JP2011060369A (ja) | フィルタ係数制御器 | |
| JPH08249665A (ja) | 光ディスクプレーヤ及び光ディスク | |
| JP3983450B2 (ja) | 再生装置と再生回路 | |
| JP4249424B2 (ja) | 波形等化器および記録情報再生装置 | |
| JP4383270B2 (ja) | 再生信号評価装置、再生信号評価方法および再生信号評価用コンピュータプログラム | |
| US20040228252A1 (en) | Method of detecting binary data and apparatus therefor | |
| KR100813074B1 (ko) | 광 기록매체 등화 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |