JP4232207B2

JP4232207B2 - 情報再生装置

Info

Publication number: JP4232207B2
Application number: JP2006351372A
Authority: JP
Inventors: 博巳本間
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2006-12-27
Filing date: 2006-12-27
Publication date: 2009-03-04
Anticipated expiration: 2026-12-27
Also published as: US8085639B2; WO2008078545A1; JP2008165855A; US20100091624A1

Description

本発明は、情報再生装置に関し、更に詳しくは、光ディスク等の読出し信号から情報を再生する情報再生装置に関する。

ＣＤやＤＶＤの普及により、個人が光ディスク媒体に大量の情報を記録し、或いは、光ディスク媒体から再生することは一般的なことになっている。これらのデジタル情報は、光ディスク媒体上に形成されたスパイラル形状の案内溝に沿って、微小なマーク列として記録されている。データ再生時には、媒体面に照射されたレーザの反射光を電気信号（以下、再生信号と呼ぶ）に変換し、再生信号に対して、種々のフィルタリング処理や復調処理を行い、１ビットのデジタル情報列を生成する。

再生信号から、１ビットのデジタル情報列を得るためには、まず、再生信号に同期したクロックを、再生信号から抽出する必要がある。これは、たとえスピンドルの回転が正確であったとしても、ディスクの偏芯等により再生信号のチャネルレートがごくわずかにずれ、固定周波数のクロックタイミングでは識別すべき位置がずれてしまうためである。このような理由から、通常、ＰＬＬ（Phase Locked Loop）と呼ばれる回路で、再生信号に同期したクロックを抽出する。この同期クロックタイミングで、例えば再生信号をあるしきい値で２値化して取り出すことで、１ビットのデジタル情報列が得られる。このデジタル情報列を復調した後、誤り訂正等を行うことで、最終的に映像や音楽情報が得られる。

一般的なＰＬＬは、位相比較器、ループフィルタ、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）の３つを基本構成とする。ＰＬＬでは、位相比較器にて入力信号とＶＣＯ出力との位相差を生成し、ループフィルタによって位相差の高調波成分及び雑音を除去し、ループフィルタの出力に基づいてＶＣＯの周波数を制御する帰還ループが形成される。この帰還ループにより、ＶＣＯ出力が、入力信号に同期するように動作する。

位相比較器、ループフィルタ、ＶＣＯのそれぞれの伝達特性を、Ｋｐ、Ｆ（ｓ）、Ｋｖ／ｓとすると、ＰＬＬの開ループ伝達特性Ｇ（ｓ）は、下記式（１）で表せる。
Ｇ（ｓ）＝Ｋｐ・Ｋｖ・Ｆ（ｓ）／ｓ（１）
また、閉ループ伝達特性Ｈ（ｓ）は、下記式（２）で表せる。
Ｈ（ｓ）＝Ｇ（ｓ）／（１＋Ｇ（ｓ））（２）
開ループ伝達特性Ｇ（ｓ）が１次の場合には、周波数引き込み過程が存在しないため、引き込みのレンジが狭く、速い応答速度と低ジッタとの双方を満足させることはできない。このため、ループフィルタの伝達特性Ｆ（ｓ）として、ラグリードフィルタなどを用いて、通常２次以上の特性が選択される。ただし、ループ特性は、抵抗やキャパシター等によって決定する場合が多い。

これまでのアナログＰＬＬ方式では、部品ばらつき及び環境温度によって特性が変化することに起因して、均一ループ特性のＰＬＬを量産することが困難であった。また、アナログＰＬＬでは、経年変化による特性劣化が避けられないという問題もあった。このような問題を回避できるＰＬＬとしては、デジタルＰＬＬがある。デジタルＰＬＬは、例えば特許文献１に記載されている。

図１１は、従来のデジタルＰＬＬを含む再生装置の構成を示している。この再生装置５００では、光ディスク等から読み出されたアナログ信号は、Ａ／Ｄ変換器５０１により、固定周波数のシステムクロックによってサンプリングされる。補間器５０２は、ＰＬＬクロック位相信号発生器５０６が出力するＰＬＬクロック位相信号に応じて、Ａ／Ｄ変換器５０１が出力するサンプリング値から、線形補間により、サンプリング位相をずらしたときの再生信号のサンプリング値を算出する。位相誤差検出器５０４は、補間器５０２が出力する補間値から位相差情報を算出する。この位相差情報は、ループフィルタ５０５に入力されて高周波成分が抑圧された後、ＰＬＬクロック位相信号発生器５０６に入力される。

ＰＬＬクロック位相信号発生器５０６は、ループフィルタ５０５の出力に基づいて、のこぎり波状のＰＬＬクロック位相信号を生成する。このＰＬＬクロック位相信号によって補間器５０２の位相を制御することで、補間器５０２にて、システムクロックに同期した読出し信号のサンプリング値から、チャネルクロックに同期した読出し信号のサンプリング値に対応した補間値を生成できる。補間器５０２が出力する補間値は、２値化回路５０３に入力され、２値化回路５０３にて、記録情報が検出される。

上記構成では、Ａ／Ｄ変換器５０１のサンプリングクロックの位相と、読出し信号のチャネルクロックの位相とは無関係であり、ＰＬＬクロック位相信号を補間器５０２に帰還することにより、補間器５０２、位相誤差検出器５０４、ループフィルタ５０５、及び、ＰＬＬクロック位相信号発生器５０６でＰＬＬループを構成している。この構成では、発振器も含めてデジタル化することができるので、同一特性で、かつ、環境変化に強いＰＬＬを量産することが可能である。また、通常、アナログＶＣＯは、非線形、すなわちＫｖがｓの非線形関数であり、線形で広いキャプチャレンジのＰＬＬを作ることが困難であったが、デジタル化によってこの問題も解消することができる。

次に、ディスク回転制御に関して説明する。ディスクの回転制御方法には、主に２つの方式がある。すなわち、線速度を一定に保つＣＬＶ（Constant Linear Velocity）制御方式と、回転角速度を一定とするＣＡＶ（Constant Angular Velocity）制御方式である。ここでは、ＣＤやＤＶＤのような媒体上には線密度が一定で記録されているものとする。ＣＬＶ制御は、内外周でスピンドル回転数が約２．４倍変化するため、ランダムアクセス時にスピンドル制御の待ち時間が発生する点、及び、これにより多くの電力が消費される点が問題となる。一方、ＣＡＶ制御方式では、スピンドルを一定速度で回転させるため、回転制御にかかる待ち時間が０となりアクセス性が向上する。このような理由から、ＣＡＶ制御方式を用いる装置が増えてきている。しかし、ＣＬＶ制御で記録されたディスクを、ＣＡＶ制御する場合、再生信号の同期クロック周波数はディスクの内周と外周とで約２．４倍変化するため、広いロックレンジとキャプチャレンジとを持つＰＬＬが必要となる。

ＰＬＬの位相比較器は、内部発振器のクロックタイミングと、入力信号をあるしきい値でコンパレートした信号との位相差を検出する。光ディスクの再生信号では、ディスク媒体とピックアップ間の伝送路特性により、記録密度が高いほどエッジの傾きが小さくなる。このため、コンパレートしきい値にずれが生じると、位相比較出力に位相ずれが発生し、出力の同期クロックに定常位相誤差が生じることになる。位相ずれの発生により、データの識別位置がずれるため、定常位相誤差の発生は、データ識別を誤る確率が増えることにつながる。

コンパレートしきい値のずれは、主に再生信号に含まれる低周波成分によって発生する。記録符号自体に含まれる低周波の変動は、光ディスクの場合、周期的に挿入する同期パタンを数種類設けておき、直前までの記録データの０と１の割合が同じになるように同期パタンを選んで記録する等の方法で回避している。しかしながら、これによって低周波の変動を完全に抑えることはできず、読み取り用のビーム位置の制御系の乱れや、ディスク上の欠陥などによっても変動は発生する。

上記変動の問題を解消するために、ＰＬＬの前段にＨＰＦ（High Pass Filter）を設け、低周波数帯域のノイズを除去する機能を付加するのが一般的である（例えば特許文献２参照）。図１２に、特許文献２に記載の情報再生装置の構成を示す。光ディスク等から読み出されたアナログ信号は、Ａ／Ｄ変換器５１１によって、ＶＣＯ５１８が生成するクロックタイミングでサンプリングされる。サンプリング値は、ＤＣ帰還回路５１２に入力され、ＤＣ変動が抑圧される。その後、位相誤差検出器５１５に入力されて位相誤差が生成され、次段のループフィルタ５１６によって高周波成分が除去されてデジタル周波数情報が出力される。

ループフィルタ５１６が出力するデジタル周波数情報は、Ｄ／Ａ変換器５１７によりアナログ信号に変換されて、ＶＣＯ５１８の発振周波数を制御する。Ａ／Ｄ変換器５１１をＶＣＯ５１８が出力する同期クロックで動作させ、ＶＣＯ５１８によってＡ／Ｄ変換器５１１のサンプリング位相を制御することにより、Ａ／Ｄ変換器５１１とＤＣ帰還回路５１２とを含めたＰＬＬループが構成される。ＤＣ帰還回路５１２の出力は、ＰＲ（Partial Response）等化器５１３に入力されて所望のＰＲチャネルに等化されたのち、このチャネル特性を利用して最尤検出器５１４によって情報が検出される。情報再生装置５１０では、位相比較をする前にＤＣ帰還などのＨＰＦ機能を付加することで、ＤＣのレベル変動に依存せずに位相同期特性を安定化させることができ、安定した情報再生が可能となる。ＨＰＦをＰＬＬ前段に配置しても同様の効果がある。

ここで、ＨＰＦは、制御帯域を上げるほど低域の減衰率が大きくなり、低域のノイズに対するＰＬＬの安定性は高まる。しかし、ＨＰＦの制御帯域を上げ過ぎると、逆に、高い帯域のノイズに対する感度が高くなり、ＰＬＬ同期クロックのジッタが増加し、同期はずれが発生する。従って、ＨＰＦの制御帯域には、最適解が存在する。また、光ディスクの再生信号に重畳する低周波数帯域ノイズは、主に媒体面の情報や形状に依存するものが多く、再生倍速数に比例する成分が主である。従って、ＨＰＦの制御帯域は、再生倍速に対して最適解が存在することになる。ＣＡＶ方式で再生を行う場合、ディスク線速度がディスク内外周で約２．４倍変化し、ＣＬＶ方式の再生でも、ロングシーク直後にスピンドルが低速になる前から再生する場合には、２．４^２＝５．８倍の変化に対応する必要がある。これらの場合には、ＰＬＬ前段のＨＰＦの制御帯域は、倍速数に応じて変化させることが望ましい。

特開平１０−２７４３５号公報特開２００６−４０４５８号公報

特許文献２に記載の情報再生装置５１０は、ＨＰＦ（ＤＣ帰還回路５１２）を含めた位相同期ループとなっている。このため、デジタル構成のＨＰＦは、入力信号に同期したクロックで動作し、ループ特性も倍速に依存して変化する。しかし、特許文献２に記載の情報再生装置５１０では、ＰＬＬループ中にＨＰＦを挿入しているため、これによってＰＬＬループディレイが増加し、ＰＬＬとしての追従性能が悪くなるという問題がある。追従性能を改善するためには、ＰＬＬのループ帯域を上げればよいが、その場合にはノイズに対して弱くなるという問題が発生する。ＨＰＦをＰＬＬループの外に出した構成の場合、ＰＬＬループディレイは短縮されるが、倍速数に応じたＨＰＦループ特性が確保できない。

本発明は、上記従来技術の問題点を解消し、ＰＬＬループディレイを増加させることなく、ＣＡＶ再生時にも安定的に情報を検出できる情報再生装置を提供することを目的とする。

また、本発明は、上記目的を達成した上で、同一特性で経年変化がなく、量産可能なＰＬＬを含む情報検出装置を提供することを目的とする。

上記目的を達成するために、本発明の情報再生装置は、チャネル周波数が変化するアナログ信号からデジタル情報を再生する情報再生装置であって、前記アナログ信号を固定周波数のシステムクロックでサンプリングし、デジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器が出力するデジタル信号の変動を抑圧する内部帰還型の変動補償器と、前記変動補償器が出力するデジタル信号から、前記チャネル周波数に同期したタイミングでの前記アナログ信号のサンプリング値を補間生成し、該補間生成した補間値に基づいて前記チャネル周波数の同期クロックを生成すると共に、前記補間生成に用いる補間位相信号を生成するデジタルＰＬＬと、前記補間値と前記同期クロックとに基づいて、前記デジタル情報を識別する復調器とを備え、前記変動補償器の周波数特性を、前記デジタルＰＬＬが生成する同期クロックの周波数に依存して制御することを特徴とする。

本発明の情報再生装置では、ＰＬＬをデジタルＰＬＬで構成し、ＰＬＬループの外側に、変動補償器を配置する。変動補償器により、Ａ／Ｄ変換器でサンプリングされたサンプリングデータ列（デジタル信号）の変動を抑圧することで、ノイズ等によって読出し信号に変動が生じる場合でも、復調器にて、読出し信号を正しく識別できる。このとき、変動補償器はＰＬＬループの外側に配置されているため、ＰＬＬループディレイは、変動補償器によっては増加せず、ＰＬＬの追従性能の低下を招かずに、デジタル信号の変動を抑圧できる。また、変動補償器の周波数特性を、デジタルＰＬＬが生成する同期クロックの周波数に依存して制御することで、チャネル周波数に変化が生じたときでも、そのチャネル周波数に応じた変動抑圧特性が実現でき、安定的な情報再生が可能となる。更に、ＰＬＬを、発振器を含めてデジタル化することで、同一特性で経年変化がなく、量産可能なＰＬＬを含む情報再生装置を得ることができる。

本発明の情報再生装置では、前記変動補償器は、前記同期クロック周波数によりカットオフ周波数が制御できるＨＰＦ（High Pass Filter）を含む構成を採用することができる。ＨＰＦにより、Ａ／Ｄ変換器が出力するデジタル信号の低周波数の変動を抑圧することで、デジタルＰＬＬの位相同期特性を、ＤＣのレベル変動に依存せずに安定化させることができ、安定した情報再生が可能となる。また、チャネル周波数に依存して、ＨＰＦのカットオフ周波数を制御することで、例えばＣＡＶ制御時に、外周再生時と内周再生時とで、適切なＨＰＦ特性を実現できる。

本発明の情報再生装置では、前記変動補償器は、前記同期クロック周波数によりループ特性が制御できるＡＧＣ（Auto Gain Controller）を含む構成を採用できる。ＡＧＣにより、デジタルＰＬＬに入力するデジタル信号の振幅を一定に保つことで、振幅変化によるＰＬＬループ特性の変化を回避することができる。

本発明の情報再生装置では、前記デジタルＰＬＬが、前記変動補償器が出力するデジタル信号と前記補間位相信号とに基づいて、前記補間値を生成する補間器と、該補間器が生成した補間値と前記同期クロックとの位相誤差を生成する位相比較器と、該位相比較器が出力する位相誤差に基づいて周波数値を生成するループフィルタと、該ループフィルタが出力する周波数値に基づいて、前記同期クロックと前記補間位相信号とを生成する数値制御発振器とを含む構成を採用することができる。

本発明の情報再生装置では、前記位相比較器は、前記補間値に基づいて前記アナログ信号のエッジを検出し、該エッジが検出されたタイミングで、前記補間値に基づいて位相誤差を生成する構成を採用できる。この場合、例えばエッジ以外のタイミングでは、位相誤差をエッジタイミングでの位相誤差に保持することで、読出し信号に様々な周波数が混在する場合でも、ＰＬＬループ特性が変化することを防ぐことができる。

本発明の情報再生装置では、前記ループフィルタが、積分器と、１次のローパスフィルタとで構成される構成を採用できる。この場合、ループフィルタが、１次のローパスフィルタを含むことで、位相誤差の高次ノイズを圧縮することができる。

本発明の情報再生装置では、前記数値制御発振器が、Ｎ＋１ビット（Ｎは自然数）の演算結果を出力する加算器と、該加算器が出力する値を２^Ｎで割った余りを出力するモジュロ演算器と、該モジュロ演算器が出力する余り値を前記システムクロックの１クロック分遅延する遅延器と、該遅延器の出力に固定係数を乗算する乗算器とを含み、前記加算器によって、前記ループフィルタが出力する周波数値と前記遅延器が出力する余り値とを加算し、前記乗算器が出力する値を補間位相信号として前記補間器に帰還する構成を採用できる。また、前記数値制御発振器は、前記加算器が出力するＮ＋１ビットの加算結果の最上位ビットと前記システムクロックとに基づいて、前記同期クロックを生成する構成を採用できる。

本発明の情報再生装置は、線密度一定で情報が記録されたディスク媒体をＣＡＶ（Constant Angular Velocity）回転制御させるための機構と、前記ディスク媒体から記録情報を読み出し、該読み出した記録情報を前記アナログ情報として前記Ａ／Ｄ変換器に入力するピックアップ手段とを備える構成を採用できる。ＣＡＶ制御方式では、ディスク媒体の最内周と最外周とで、読出し信号のチャネル周波数は約２．４倍変化することになるが、変動補償器の周波数特性を、同期クロックの周波数に依存して制御することで、ＣＡＶ再生において、安定的な情報再生が可能となる。

本発明の情報再生装置では、ＰＬＬをデジタル回路で構成し、ＰＬＬループの外側に、Ａ／Ｄ変換器でサンプリングされたサンプリングデータ列（デジタル信号）の変動を抑圧する変動補償器を配置する。このようにすることで、ＰＬＬのループディレイを増加させることなく、すなわちＰＬＬの追従性能を低下させることなく、デジタル信号の変動を抑圧することができる。また、変動補償器の周波数特性を、デジタルＰＬＬが生成する同期クロックの周波数に依存して制御することで、チャネル周波数に変化が生じたときでも、そのチャネル周波数に応じた変動抑圧特性が実現でき、安定的な情報再生が可能となる。更に、ＰＬＬを、発振器を含めてデジタル化することで、同一特性で経年変化がなく、量産可能なＰＬＬを含む情報再生装置を得ることができる。

以下、図面を参照し、本発明の実施の形態を詳細に説明する。図１は、本発明の一実施形態のＰＬＬ回路を含む情報再生装置の構成を示している。情報再生装置１００は、Ａ／Ｄ変換器１０１、変動補償器１０２、デジタルＰＬＬ１０３、２値化回路１０４、光ピックアップ１０５、及び、スピンドルモータ１０６を有する。デジタルＰＬＬ１０３は、補間器１３１、位相比較器１３２、ループフィルタ１３３、及び、数値制御発振器（ＮＣＯ：Numerical Controlled Oscillator）１３４を有する。

スピンドルモータ１０６は、光ディスク媒体１０７を回転させる。光ディスク媒体１０７には、線速度一定で情報が記録されており、スピンドルモータ１０６の回転制御方式は、ＣＡＶ回転制御方式とする。光ピックアップ１０５は、光ディスク媒体１０７の記録面に集光ビームを照射し、その反射光を受光して、反射光量に応じたアナログ電気信号を出力する。記録面に照射する集光ビームは、図示しないアクチュエーターサーボにより、ディスク面に対して、フォーカス方向及びトラッキング方向に正確に位置決めされる。光ピックアップ１０５が出力するアナログ電気信号（読出し信号）は、図示しないプリアンプによって増幅され、アナログフィルタによって高域ブースト等化及び帯域制限処理がなされ、Ａ／Ｄ変換器１０１に入力される。

Ａ／Ｄ変換器１０１は、読出し信号を、システムクロック（サンプリングクロック）ｓｃｌｋに同期してサンプリングし、デジタル信号を出力する。システムクロックｓｃｌｋは、読出し信号のチャネルクロック位相とは無関係な固定周波数のクロック信号である。このシステムクロックｓｃｌｋの周波数は、読出し信号に同期した同期クロックの周波数よりも高い周波数とする。つまり、Ａ／Ｄ変換器１０１は、オーバーサンプリングで、読出し信号をサンプリングする。システムクロックｓｃｌｋの周波数を同期クロックの周波数よりも高くするのは、オーバーサンプリング後に情報を抜き取ることは容易であるが、少ないサンプリングデータ系列にデータを挿入することは困難なためである。

Ａ／Ｄ変換器１０１が出力するオーバーサンプリングされたデジタル信号は、変動補償器１０２に入力される。変動補償器１０２は、入力デジタル信号の各種変動を抑圧する。特に、ＤＣ変動を抑圧するために、変動補償器１０２をＨＰＦを含む構成とすると大きな効果が得られる。また、変動補償器１０２には、振幅変動を抑圧するためにＡＧＣ（Auto Gain Controller）を追加してもよい。更に、アシンメトリずれを抑圧するフィルタを追加してもよい。変動補償器１０２にて各種変動が抑圧されたデジタル信号は、補間器１３１に入力される。補間器１３１は、入力したデジタル信号と、ＮＣＯ１３４から入力する補間位相情報とに基づいて、読出し信号を、読出し信号に同期したタイミングでサンプルした場合と等価な値を補間生成する。

位相比較器１３２は、補間器１３１が出力する補間値を入力し、同期クロックと補間値との位相誤差を生成する。位相誤差は、ループフィルタ１３３に入力され、ループフィルタ１３３にて高周波成分が抑圧されて周波数情報が生成される。ＮＣＯ１３４は、ループフィルタ１３３から入力する周波数情報に基づいて、同期クロックを生成する。ＮＣＯ１３４が出力する同期クロックは、システムクロックｓｃｌｋのクロックパルスが周期的に欠けたクロック信号である。

また、ＮＣＯ１３４は、サンプリングクロックｓｃｌｋと同期クロックとの位相誤差を示す、のこぎり波状の位相補間信号を出力する。ＮＣＯ１３４が出力する補間位相信号は、補間器１３１にフィードバックされ、位相誤差が０になるように、ＰＬＬループが構成される。情報再生装置１００では、Ａ／Ｄ変換器１０１、変動補償器１０２、補間器１３１、及び、ＮＣＯ１３４をシステムクロックｓｃｌｋで動作させ、位相比較器１３２及びループフィルタ１３３を、ＮＣＯ１３４が出力する同期クロックで動作させる。

補間器１３１が同期するチャネルクロックに同期したデジタル信号列は、２値化回路１０４に入力され、２値化回路１０４にて情報が検出される。２値化回路１０４は、例えば、ＰＲＭＬのような最尤検出により２値データを検出回路として構成されることが望ましい。ただし、２値化回路１０４における２値データの検出方法としては、最尤検出以外の方法を用いることもできる。ループフィルタ１３３が出力する周波数情報は、変動補償器１０２に入力され、変動補償器１０２は、入力する周波数情報に基づいて、補償フィルタの周波数特性を制御する。変動補償器１０２は、ＰＬＬループの外側に配置されているため、例えば補償フィルタとしてＨＰＦとＡＧＣとアシンメトリ補償器との３つを従属に接続しても、ループディレイには影響が出ない。

なお、上記では、情報再生装置１００は、光ディスクからの情報を再生する光ディスク用の情報再生装置として説明したが、情報再生装置１００は、光ディスク用の情報再生装置には限定されない。Ａ／Ｄ変換器１０１に入力する信号は、磁気ディスクの再生信号でもよいし、他のベースバンド伝送方式で伝送されたアナログ信号でもかまわない。

図２は、補間器１３１の構成を示している。補間器１３１は、遅延器（ラッチ回路）３１１と、加算器３１２と、減算器３１３と、乗算器３１４とで構成される。補間器１３１は、変動補償器１０２からの入力信号Ｘｉと、入力信号Ｘ_ｉを遅延器３１１でサンプリングクロックｓｃｌｋの１クロック分だけ遅延した信号Ｘ_ｉ−１と、ＮＣＯ１３４から入力する補間位相φ_ｉとに基づいて、補間値ｙ_ｉを生成する。補間位相φ_ｉは、２πで規格化されており、０≦φ_ｉ＜１である。図２に示す構成の補間器１３１が出力する補間値ｙ_ｉは、下記式（３）で表すことができる。
ｙ_ｉ＝ｘ_ｉ−１＋（ｘ_ｉ−ｘ_ｉ−１）×φ_ｉ（３）
図２に示す構成では、補間器１３１は、線形補間により補間値を生成しているが、スプライン補間などの高次関数を用いて補間値を生成してよい。高次関数を用いた場合には、補間精度を上げることができるが、通常は、線形補間で十分である。

図３は、位相比較器１３２の構成を示している。位相比較器１３２は、補間器１３１が出力する補間値（デジタル信号列）に基づいて極性の変化タイミングを検出し、そのタイミングのデジタル信号の振幅値から位相誤差を生成する。位相比較器１３２に入力されたデジタル信号は、絶対値算出器３２１にてその絶対値が演算される。ラッチ回路（遅延器）３２２は、同期クロックに基づいて動作しており、絶対値算出器３２１が出力する絶対値を、同期クロックの１クロック分遅らせて出力する。

比較器３２３は、絶対値算出器３２１から出力される絶対値｜Ｘ_ｉ｜と、遅延器３２２が出力する１クロック前の絶対値｜Ｘ_ｉ−１｜とを比較する。セレクタ３２４には、絶対値算出器３２１が出力する絶対値｜Ｘ_ｉ｜に乗算器３２５で「−１」をかけた値（−｜Ｘ_ｉ｜）と、遅延器３２２が出力する１クロック前の絶対値｜Ｘ_ｉ−１｜とが入力される。セレクタ３２４が出力する値は、比較器３２３での比較結果に基づいて決定され、セレクタ３２４は、｜Ｘ_ｉ｜＞｜Ｘ_ｉ−１｜のときは｜Ｘ_ｉ−１｜を出力し、｜Ｘ_ｉ−１｜＞｜Ｘ_ｉ｜のときは−｜Ｘ_ｉ｜を出力する。

一方、ラッチ回路３２７には、位相比較器１３２に入力されたデジタル信号のうちの符号を表すビットが入力される。ラッチ回路３２７は、同期クロックに基づいて動作しており、入力された符号ビットを、１クロック分遅らせて出力する。排他的論理和３２６には、現在のデジタル信号の符号ビットと、ラッチ回路３２７を介して入力する１クロック前の符号ビットとが入力される。排他的論理和３２６は、現在の入力デジタル信号の符号と１クロック前の入力デジタル信号の符号との排他的論理和により、符号が反転する時点、すなわち入力信号のエッジを検出する。

排他的論理和３２６の出力は、ラッチ回路３２８のイネーブル信号ＥＮとして用いられ、ラッチ回路３２８は、イネーブル信号ＥＮがＨレベルのとき、つまり入力信号のエッジのタイミングで、同期クロックに従って、セレクタ３２４の出力をラッチする。ラッチ回路３２８は、ラッチしたセレクタ３２４の出力を、次にイネーブル信号ＥＮがＨレベルとなるまで保持する。位相比較器１３２は、ラッチ回路３２８がラッチし保持するデータを、位相誤差信号として出力する。

ここで、光ディスクの再生信号には様々な周波数が混在しており、通常のＰＬＬ回路で位相同期をかけると、位相比較頻度によってＰＬＬのループ特性が変化する。位相比較器１３２では、エッジ以外のタイミングでは、位相誤差を、ラッチ回路３２８にてホールドすることで、ＰＬＬのループ特性の変化を防いでいる。ただし、データ再生中に、ディフェクト等で入力信号が途絶えたときに、直前の位相誤差がそのまま長期間維持されると、同期クロック周波数が大きくずれ、入力信号が復帰した際に、同期に要する時間が長くなる可能性がある。これを防ぐために、カウンタを用いて、エッジが検出される間隔を計測し、エッジ検出間隔がしきい値を超えたときに、ラッチ回路３２８をリセットする機能を付加してもよい。この構成の位相比較器１３２の位相差検出レンジは、±πとなるが、レンジを広げた位相周波数比較器構成にしてもよい。

図４は、ループフィルタ１３３の構成を示している。ループフィルタ１３３は、加算器
３３１と、クロック１周期分だけ出力を遅延する遅延器（ラッチ回路）３３２と、乗算器３３３とで構成される。ｚ＝ｅｘｐ（ｊωＴ）、Ｔはデジタル回路動作周期とすると、図４に示す構成のループフィルタ１３３の伝達関数Ｆ（ｚ）は、下記式（４）で示すことができる。
Ｆ（ｚ）＝{Ｋ₂Ｚ^-1/(１−Ｚ^-1)}＋Ｋ₁Ｚ^-1/{１−(１−Ｋ₁)Ｚ^-1} （４）
式（４）において、第１項は積分器であり、第２項は１次のローパスフィルタとなる。第２項は、１次ローパスフィルタではなく、単にＫ_１としてもよいが、その場合には、高域のノイズ圧縮効果が低減する。

図５は、ＮＣＯ１３４の構成例を示している。加算器３４１は、ループフィルタ１３３が出力するデジタル周波数値と、遅延器（ラッチ回路）３４３の出力とを加算して出力する。加算器３３１が出力するデータは、遅延器３４３がＮビットのバス幅で、デジタル周波数値がＮビット以下のバス幅とすると、Ｎ＋１ビットのバス幅となる。加算器３４１の出力は、モジュロ演算器３４２に入力される。モジュロ演算器３４２は、加算器３４１の出力を２^Ｎで割った余りを出力する。

遅延器３４３は、システムクロックｓｃｌｋに同期して動作しており、モジュロ演算器３４２が出力する２^Ｎで除算した余りを、１クロック分遅らせて出力する。乗算器３４４は、遅延器３４３が出力する値に固定係数Ｂを乗じて出力する。ＮＣＯ１３４は、乗算器３４４の出力を、位相補間情報として出力する。この補間位相情報は、のこぎり波状の信号となり、デジタル周波数値に逆比例してのこぎり波周期が変化する。

加算器３４１が出力するＮ＋１ビットの値（符号なし）のうちの最上位ビットＭＳＢは、ゲーティング素子３４５のイネーブル信号ＥＮとして用いる。ゲーティング素子３４５は、サンプリングクロックｓｃｌｋとイネーブル信号ＥＮとの論理積を出力する。イネーブル信号ＥＮは、例えばサンプリングクロックｓｃｌｋのクロックパルス１０個のうちの１個に対応した期間だけＬレベルになり、ゲーティング素子３４５は、周期的にクロックパルスが欠けたクロック信号を、同期クロックとして出力する。

なお、同期クロックに基づいて動作する回路については、ＮＣＯ１３４で生成された同期クロックを用いるのに代えて、システムクロックｓｃｌｋとＮＣＯ１３４が生成するイネーブル信号ＥＮとを各回路に入力し、各回路内で同期クロックに相当するクロックを生成し、これを用いる構成としてもよい。ただし、ゲーティング素子３４５を用いた方が低消費電力で動作させることができるので実用的である。

図６は、変動補償器１０２のうちのＨＰＦ部分の構成を示している。ＨＰＦ出力は、加算器２０４及び遅延器（ラッチ回路）２０６で構成した積分器で積算される。この積算値に、乗算器２０５及び２０２を用いてループフィルタ１３３から出力された周波数値と固定係数とを乗算し、減算器２０１によってＨＰＦの入力からその値を減算することで、出力を入力にフィードバックする。減算器２０１の出力をラッチ回路２０３でラッチしたものをＨＰＦ出力とする。この構成では、入力周波数値が大きいほど閉ループゲインが高くなり、ＨＰＦのカットオフ周波数も高くなる。別の構成としては、閉ループ系のループゲインを乗算器２０５によって制御するのではなく、デジタルＰＬＬが出力する同期クロックで積分器を動作させることでも実現できる。

図７は、変動補償器１０２のうちのＡＧＣ部分の構成を示している。ラッチ回路２１２から出力されるＡＧＣ出力は、全波整流器２１５を通り、全波整流器２１５の出力と目標振幅値との差を減算器２１４で算出することで、誤差が生成される。この誤差に、乗算器２１６及び２１７により、ループフィルタ１３３が出力する周波数値と固定定数とを乗算し、その後、その値を、加算器２１３と遅延器（ラッチ回路）２１８で構成された積分器で積分する。この結果を、乗算器２１１によりＡＧＣ入力にフィードバックすることで、誤差が０になるように乗算値が制御される。図７に示す構成では、周波数値が大きいほど、ＡＧＣループゲインが高くなり、オープンループ特性のカットオフ周波数が高くなる。

ＡＧＣの別の構成方法としては、閉ループ系のループゲインを乗算器２１６によって制御するのではなく、デジタルＰＬＬが出力する同期クロックで積分器を動作させることでも実現できる。図３に示す構成の位相比較器１３２を用いてＰＬＬを構成した場合には、位相比較器１３２への入力振幅に応じてＰＬＬループのゲインが変動する。このため、位相比較器１３２よりも前段にＡＧＣを配置して、入力振幅を一定に保つことが望ましい。情報再生装置１００では、ＡＧＣのループ特性を、チャネルクロック周波数に依存して変化させることで、半径位置による特性の差が少なく均質な再生特性が得られるという利点がある。

以下、情報再生装置における動作について説明する。ＣＡＶ制御で回転させた光ディスク媒体１０７から情報を再生することを考える。光ディスク媒体１０７の最内周にＰＬＬが同期しているときに、ループフィルタ１３３が出力する周波数値をＦＱとすると、最外周でＰＬＬが同期しているときのループフィルタ１３３の出力周波数値は、２．４×ＦＱとなる。図８は、変動補償器１０２におけるＨＰＦの周波数特性を示している。最内周再生時には、変動補償器１０２に周波数値ＦＱが入力され、その値がループゲインに乗算されることで、ＨＰＦのカットオフ周波数はｆｃとなる。最外周再生時には、変動補償器１０２に周波数値２．４×ＦＱが入力され、その値がループゲインに乗算されることで、ＨＰＦのカットオフ周波数は２．４×ｆｃとなる。ＨＰＦは、チャネル周波数に依存してシームレスにカットオフ周波数が制御され、チャネル周波数に応じた周波数特性が実現できる。

図９は、位相比較器１３２に２Ｔ長のマーク／スペースが連続した信号が入力した際の動作波形を示している。位相比較器１３２は、図３に示す構成により、入力したデータ列から、エッジ近傍の振幅値を符号補正して出力する。検出する位相差が−πまでくると＋πに戻り、検出レンジは±πとなる。この構成では、入力振幅によって出力振幅が変わるため、ＰＬＬループを組んだときに振幅変動によってループ特性が変わる場合がある。これを防ぐために、位相比較器前段にＡＧＣを配置してもよい。

図１０は、情報再生装置１００における各部の動作波形を示している。この例では、入力信号は、２Ｔ長のマーク／スペースが連続した信号である。Ａ／Ｄ変換器１０１は、チャネルクロックよりも高い固定周波数でサンプリングを行い、チャネルクロックに同期しないデジタル信号列を出力する。補間器１３１に入力される補間位相は、同期クロックタイミングとシステムクロックｓｃｌｋのタイミングとの誤差を表しており、のこぎり波状に変化する。また、ＮＣＯ１３４で生成されるイネーブル信号ＥＮは、Ｈレベル期間が続いた後に、不連続タイミングで一時的にＬレベルに立ち下がる。ゲーティング素子３４５は、イネーブル信号ＥＮのＬレベル期間ではサンプリングクロックｓｃｌｋのクロックパルスを出力しない。これにより、固定周波数のシステムクロックから、チャネルクロック周波数に応じた同期クロックが得られる。

補間器１３１は、前記式（３）により、隣接する２つのサンプリング点と補間位相とから、チャネルクロックに同期した時点でのサンプリング値に対応する補間値を算出する。補間器１３１により、チャネルクロックに同期した時点でのサンプリング値に対応する補間値を生成することで、Ａ／Ｄ変換器１０１でチャネルクロックに基づいてサンプリングを行ったのと同等なデータを得ることができる。補間器１３１における補間関数は、回路規模と補間精度とを勘案して決定する必要があるが、通常１次関数で問題ない。

本実施形態では、デジタルＰＬＬ１０３のループ外に変動補償器１０２を配置している。このため、ＰＬＬループディレイが少なく、良好な追従特性を得ることができる。また、デジタルＰＬＬ１０３の前段に変動補償器１０２を配置し、変動補償器１０２にＨＰＦ機能を持たせることで、低周波ノイズによる同期クロックのジッタを最小に抑えることができる。変動補償器１０２の周波数特性を、ループフィルタ１３３が出力する周波数値に応じて制御することで、ＣＡＶ再生時にチャネル周波数が大きく変化しても、良好なＰＬＬ追従特性を得ることができる。

本実施形態の情報再生装置１００は、ＣＡＶ制御再生時にも安定に情報を検出することができるので、光ディスクからデータを再生する情報再生装置として好適に用いることができる。また、本実施形態では、ＰＬＬを、発振器を含めてデジタル化している。このため、経時変化や温度依存性がない均一特性のＰＬＬが量産可能であり、情報再生装置の量産化が可能となる。

以上、本発明をその好適な実施形態に基づいて説明したが、本発明の情報再生装置は、上記実施形態にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。

本発明の一実施形態の情報再生装置の構成を示すブロック図。補間器の構成を示すブロック図。位相比較器の構成を示すブロック図。ループフィルタの構成を示すブロック図。数値制御発振器の構成を示すブロック図。ＨＰＦの構成を示すブロック図。ＡＧＣの構成を示すブロック図。ＨＰＦの周波数特性を示すグラフ。位相比較器の動作波形を示す波形図。情報再生装置における各部の動作波形を示す波形図。従来技術の再生装置の構成を示すブロック図。従来技術の情報再生装置の構成を示すブロック図。

符号の説明

１００：情報再生装置
１０１：Ａ／Ｄ変換器
１０２：変動補償器
１０３：デジタルＰＬＬ
１０４：２値化回路（ＰＲＭＬ検出器）
１０５：ピックアップ
１０６：スピンドルモータ
１０７：ディスク媒体
１３１：補間器
１３２：位相比較器（ＰＣ）
１３３：ループフィルタ（ＬＰＦ）
１３４：数値制御発振器（ＮＣＯ）

Claims

チャネル周波数が変化するアナログ信号からデジタル情報を再生する情報再生装置であって、
前記アナログ信号を固定周波数のシステムクロックでサンプリングし、デジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器が出力するデジタル信号の変動を抑圧する内部帰還型の変動補償器と、
前記変動補償器が出力するデジタル信号から、前記チャネル周波数に同期したタイミングでの前記アナログ信号のサンプリング値を補間生成し、該補間生成した補間値に基づいて前記チャネル周波数の同期クロックを生成すると共に、前記補間生成に用いる補間位相信号を生成するデジタルＰＬＬと、
前記補間値と前記同期クロックとに基づいて、前記デジタル情報を識別する復調器とを備え、
前記変動補償器の周波数特性を、前記デジタルＰＬＬが生成する同期クロックの周波数に依存して制御することを特徴とする情報再生装置。
前記変動補償器は、前記同期クロック周波数によりカットオフ周波数が制御できるＨＰＦ（High Pass Filter）を含む、請求項１に記載の情報再生装置。
前記変動補償器は、前記同期クロック周波数によりループ特性が制御できるＡＧＣ（Auto Gain Controller）を含む、請求項１に記載の情報再生装置。
前記デジタルＰＬＬが、前記変動補償器が出力するデジタル信号と前記補間位相信号とに基づいて、前記補間値を生成する補間器と、該補間器が生成した補間値と前記同期クロックとの位相誤差を生成する位相比較器と、該位相比較器が出力する位相誤差に基づいて周波数値を生成するループフィルタと、該ループフィルタが出力する周波数値に基づいて、前記同期クロックと前記補間位相信号とを生成する数値制御発振器とを含む、請求項１に記載の情報再生装置。
前記位相比較器は、前記補間値に基づいて前記アナログ信号のエッジを検出し、該エッジが検出されたタイミングで、前記補間値に基づいて位相誤差を生成する、請求項４に記載の情報再生装置。
前記ループフィルタが、積分器と、１次のローパスフィルタとで構成される、請求項４に記載の情報再生装置。
前記数値制御発振器が、Ｎ＋１ビット（Ｎは自然数）の演算結果を出力する加算器と、該加算器が出力する値を２^Ｎで割った余りを出力するモジュロ演算器と、該モジュロ演算器が出力する余り値を前記システムクロックの１クロック分遅延する遅延器と、該遅延器の出力に固定係数を乗算する乗算器とを含み、前記加算器によって、前記ループフィルタが出力する周波数値と前記遅延器が出力する余り値とを加算し、前記乗算器が出力する値を補間位相信号として前記補間器に帰還する、請求項４に記載の情報再生装置。
前記数値制御発振器は、前記加算器が出力するＮ＋１ビットの加算結果の最上位ビットと前記システムクロックとに基づいて、前記同期クロックを生成する、請求項７に記載の情報再生装置。
線密度一定で情報が記録されたディスク媒体をＣＡＶ（Constant Angular Velocity）回転制御させるための機構と、前記ディスク媒体から記録情報を読み出し、該読み出した記録情報を前記アナログ情報として前記Ａ／Ｄ変換器に入力するピックアップ手段とを備える、請求項１に記載の情報再生装置。