JP2006134501A - 位相同期装置及びデータ再生装置 - Google Patents

Abstract

【課題】
本発明は適切な初期位相誤差を算出することにより短時間で位相を同期できるようにする。
【解決手段】
本発明は、入力信号ｘｋの位相を複数通りに変化させたシフトパターンｉの位相変化信号θｉ（ｋ）を生成するインターポレータ１０と、各シフトパターンｉにおける位相誤差Δτｉ′（ｋ）をそれぞれ検出する位相誤差検出器７０ｓｉと、各シフトパターンｉにおける複数の位相誤差Δτｉ′（ｋ）を基に平均値ＡＶｉと標準偏差σｉとをそれぞれ算出する平均算出器７１ｓｉ及び標準偏差算出器７２ｓｉと、位相誤差Δτｉ′（ｋ）の標準偏差σｉが最小となるシフトパターンｉにおける平均値ＡＶｉを基に初期サンプリング位相μｚｐｒを算出する初期位相算出器７５と、当該初期サンプリング位相μｚｐｒに応じて現位相を目標位相に近づけるインターポレータ１０とを設けるようにした。
【選択図】 図２

Description

本発明は位相同期装置及びデータ再生装置に関し、例えばタイミングリカバリを行うＰＬＬ（Phase Locked Loop）回路を用いてディジタル信号を検出しデータを再生する光ディスク再生装置に適用して好適なものである。

従来、光ディスク装置や磁気ディスク装置等においては、光ディスクや磁気ディスク等の記録媒体から読み出したアナログの再生ＲＦ（Radio Frequency）信号を基にディジタルデータを高精度に判別することにより、記録されたデータを正確に再生し得るようになされている。

特に近年の光ディスク装置や磁気ディスク装置等においては、ＰＲＭＬ（Partial Response Maximum Likelihood）等のＰＬＬ（Phase Locked Loop）における位相誤差を検出するための判定指示型の検出方式等が知られている（例えば、非特許文献１参照）。

ここで図１３に示すように、アナログ信号を基にディジタルデータを検出する際には、実際にサンプリングする現位相を当該アナログ信号における所定の目標位相（図中に○印で示す）に同期させて正確にサンプリングすることが望ましく、このために一般的にＰＬＬ回路が用いられている。ちなみにこのアナログ信号はＰＲ（１２２１）方式によりＰＲ等化されたものである。

この場合ＰＬＬ回路は、最初の時点では現位相が目標位相に同期していなかったとしても、当該ＰＬＬ回路のループ処理を繰り返すことにより当該現位相と当該目標位相との位相誤差を徐々に小さくしていき、最終的に当該現位相と当該目標位相とを同期させる。例えばＰＬＬ回路は、図１３に示したように、○印で示した目標位相Ｐｊに対して□印で示した現位相が初期位相Ｐｓのように位相誤差を有している場合、当該現位相を当該初期位相Ｐｓから当該目標位相Ｐｊへ徐々に近づけながら同期させていく。

すなわちＰＬＬ回路は、位相誤差を徐々に縮小していくため、初期位相Ｐｓと目標位相Ｐｊとの位相誤差が比較的大きい場合には最終的に現位相と目標位相とを同期させるまで時間を要することになるが、逆に初期位相Ｐｓと目標位相Ｐｊとの位相誤差が比較的小さい場合には、当該現位相と当該目標位相とを短時間で同期させることができる。

ここで光ディスク装置や磁気ディスク装置は、このＰＬＬ回路において現位相と目標位相とを同期させることによって初めてデータを読み出すことができるため、当該データの読み出しをできるだけ早く完了するべく、当該現位相と当該目標位相との同期をできるだけ短時間で完了することが望ましい。

そこで、例えばＰＲ４ＭＬにおいて位相誤差を検出する例が非特許文献２により提案されており、さらにこの中で図１４に示すような既知のＮＲＺパターン（例えば「＋１、＋１、−１、−１、＋１、＋１、−１、−１、……」のようなパターン、以下これを２Ｔパターンと呼ぶ）が記録されている場合の引き込み用検出方式としてＶＴＤ（Variable Threshold Decision）も提案されている。

特に磁気ディスク装置等のように、各セクタの先頭にＰＬＬ引き込み用の２Ｔパターンのような既知のＮＲＺパターンが記録されており、この２ＴパターンからＰＬＬを開始する場合、ＶＴＤを用いて位相誤差を検出し、検出した位相誤差に応じて初期位相を調整してから実際のＰＬＬを開始する、いわゆるＺＰＲ（Zero Phase Restart）を行うことにより、引き込み動作を短時間で完了することが出来る。
KURTH H. MUELLER, "Timing Recovery in Digital Synchronous Data Receivers", IEEE TRANSACTIONS ON COMMUNICATIONS, VOL.COM-24, NO.5, MAY 1976 VOL.10, NO.1, JANUARY 1992 Roy D. Cideciyan, "A PRML System for Digital Magnetic Recording",IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS, VOL.10, NO.1, JANUARY 1992

これに対して光ディスク装置においては、一般に２Ｔパターンのような既知のＮＲＺパターンが記録される頻度が低く、光ディスクにおけるトラック上の任意の箇所から（すなわち既知のＮＲＺパターンではない）データを読み出し始める場合が多いため、既知パターンからの読み出しの開始を前提としたＶＴＤ等を用いてＺＰＲを行うことができなかった。

このため光ディスク装置においては、ランダムなタイミングでＰＬＬを開始せざるを得ず、初期位相と目標位相との位相誤差が大きい場合、現位相と当該目標位相とを同期させるまでに長い時間を要してしまい、データを再生するまでに時間がかかってしまうという問題があった。

本発明は以上の点を考慮してなされたもので、適切な初期位相誤差を算出することにより短時間で位相の同期が可能な位相同期装置、位相同期方法及びデータ再生装置を提案しようとするものである。

かかる課題を解決するため本発明の位相同期装置においては、アナログの入力信号を周期的にサンプリングしてディジタルデータに変換する際の目標位相と実際にサンプリングする現位相との位相誤差を基に当該現位相を当該目標位相に近づける処理を繰り返すことにより最終的に当該現位相と当該目標位相とを同期させる位相同期装置において、入力信号を複数種類の遅延量だけ遅延させることにより当該入力信号の位相を複数通りに変化させた複数種類の位相変化信号でなる位相変化信号群を生成する信号遅延手段と、位相変化信号における目標位相と現位相との位相誤差をそれぞれ検出する位相誤差検出手段と、位相誤差検出手段によって位相変化信号毎にそれぞれ複数検出された位相誤差を基に、当該位相誤差の平均値及びばらつき度合いを当該位相変化信号毎にそれぞれ算出する統計値算出手段と、位相誤差のばらつき度合いを最も小さくする位相変化信号を選択し、当該選択された位相変化信号における位相誤差の平均値を基に、現位相と目標位相との差を表す予測値である初期位相誤差を算出する初期位相誤差算出手段と、初期位相誤差に応じて現位相を目標位相に近づける位相制御手段とを設けるようにした。

これにより、入力信号の位相を複数通りに変化させた位相変化信号のうち位相誤差のばらつきが最も小さいものを目標位相に最も近い位相変化信号として選択し、当該選択された位相変化信号を基に初期位相誤差を算出することができるので、当該初期位相誤差に応じて現位相を目標位相に近づけた状態から、当該現位相を当該目標位相に近づける処理の繰返回数を大幅に削減して短時間で同期させることができる。

また本発明の位相同期方法においては、アナログの入力信号を周期的にサンプリングしてディジタルデータに変換する際の目標位相と実際にサンプリングする現位相との位相誤差を基に当該現位相を当該目標位相に近づける処理を繰り返すことにより最終的に当該現位相と当該目標位相とを同期させる位相同期装置において、入力信号を複数種類の遅延量だけ遅延させることにより当該入力信号の位相を複数通りに変化させた複数種類の位相変化信号でなる位相変化信号群を生成する信号遅延ステップと、位相変化信号における目標位相と現位相との位相誤差をそれぞれ検出する位相誤差検出ステップと、位相誤差検出ステップによって位相変化信号毎にそれぞれ複数検出された位相誤差を基に、当該位相誤差の平均値及びばらつき度合いを当該位相変化信号毎にそれぞれ算出する統計値算出ステップと、位相誤差のばらつき度合いを最も小さくする位相変化信号を選択し、当該選択された位相変化信号における位相誤差の平均値を基に、現位相と目標位相との差を表す予測値である初期位相誤差を算出する初期位相誤差算出ステップと、初期位相誤差に応じて現位相を目標位相に近づける位相制御ステップとを設けるようにした。

これにより、入力信号の位相を複数通りに変化させた位相変化信号のうち位相誤差のばらつきが最も小さいものを目標位相に最も近い位相変化信号として選択し、当該選択された位相変化信号を基に初期位相誤差を算出することができるので、当該初期位相誤差に応じて現位相を目標位相に近づけた状態から、当該現位相を当該目標位相に近づける処理の繰返回数を大幅に削減して短時間で同期させることができる。

さらに本発明のデータ再生装置においては、デアナログの入力信号を周期的にサンプリングしてディジタルデータに変換する際の目標位相と実際にサンプリングする現位相との位相誤差を基に当該現位相を当該目標位相に近づける処理を繰り返すことにより最終的に当該現位相と当該目標位相とを同期させてデータを再生するデータ再生装置において、入力信号を複数種類の遅延量だけ遅延させることにより当該入力信号の位相を複数通りに変化させた複数種類の位相変化信号でなる位相変化信号群を生成する信号遅延手段と、位相変化信号における目標位相と現位相との位相誤差をそれぞれ検出する位相誤差検出手段と、位相誤差検出手段によって位相変化信号毎にそれぞれ複数検出された位相誤差を基に、当該位相誤差の平均値及びばらつき度合いを当該位相変化信号毎にそれぞれ算出する統計値算出手段と、位相誤差のばらつき度合いを最も小さくする位相変化信号を選択し、当該選択された位相変化信号における位相誤差の平均値を基に、現位相と目標位相との差を表す予測値である初期位相誤差を算出する初期位相誤差算出手段と、初期位相誤差に応じて現位相を目標位相に近づける位相制御手段とを設けるようにした。

これにより、入力信号の位相を複数通りに変化させた位相変化信号のうち位相誤差のばらつきが最も小さいものを目標位相に最も近い位相変化信号として選択し、当該選択された位相変化信号を基に初期位相誤差を算出することができるので、当該初期位相誤差に応じて現位相を目標位相に近づけた状態から、当該現位相を当該目標位相に近づける処理の繰返回数を大幅に削減して短時間で同期させることができ、データの再生を直ちに開始することができる。

本発明によれば、入力信号の位相を複数通りに変化させた位相変化信号のうち位相誤差のばらつきが最も小さいものを目標位相に最も近い位相変化信号として選択し、当該選択された位相変化信号を基に初期位相誤差を算出することができるので、当該初期位相誤差に応じて現位相を目標位相に近づけた状態から、当該現位相を当該目標位相に近づける処理の繰返回数を大幅に削減して短時間で同期させることができ、かくして適切な初期位相を算出することにより短時間で位相の同期が可能な位相同期装置及び位相同期方法を実現できる。

また本発明によれば、入力信号の位相を複数通りに変化させた位相変化信号のうち位相誤差のばらつきが最も小さいものを目標位相に最も近い位相変化信号として選択し、当該選択された位相変化信号を基に初期位相誤差を算出することができるので、当該初期位相誤差に応じて現位相を目標位相に近づけた状態から、当該現位相を当該目標位相に近づける処理の繰返回数を大幅に削減して短時間で同期させると共にデータの再生を直ちに開始することができ、かくして適切な初期位相を算出することにより短時間で位相の同期が可能なデータ再生装置を実現できる。

以下、図面について、本発明の一実施の形態を詳述する。

（１）光ディスク装置の全体構成
図１において、１は全体として本発明による光ディスク装置の構成を示しており、図示しない外部装置等からデータの読出要求を受け付けると、ブルーレイディスク（商標）でなる光ディスク１００に記録されているデータを読み出して再生し、その再生データを当該外部装置へ送出し得るようになされている。

データ再生装置としての光ディスク装置１は、制御部２により全体を統括制御しており、レーザピックアップ３によりレーザ光を光ディスク１００へ照射させると共にその反射光を基に再生ＲＦ（Radio Frequency）信号を生成させて、これをアンプ４によって増幅し、さらにＡＧＣ（Auto Gain Control）回路５により信号レベルを調整した後、これを位相同期部６へ供給する。なお以下の説明では、当該位相同期部６へ供給される再生ＲＦ信号を特に入力信号ｘｋ（ただしｋはクロックを表す）と呼ぶ。

位相同期部６は、入力信号ｘｋのタイミング調整や補間等を行うＩＴＲ（Interpolated Timing Recovery）回路を構成しており、入力信号ｘｋを基にＰＬＬ（Phase Locked Loop）回路を用いたサンプリング位相の同期及びＰＲ（Partial Response）等化器による信号波形の整形を行いながら、ＡＧＣ回路５へゲインのフィードバック制御用の信号を送出すると共に、出力信号ｙｋ′を最尤復号器７へ供給する。

最尤復号器７は、位相同期部６から供給された出力信号ｙｋ′を基に最尤（ＭＬ：Maximum Likelihood）復号処理を行い、その結果得られた復号データを復調回路８へ供給する。

復調回路８は、最尤復号器７から供給された復号データに対して所定の復調処理を施すことにより再生データを生成し、データの読出要求を受け付けた外部装置へ当該再生データを送出する。

このように光ディスク装置１は、光ディスク１００から読み出した再生ＲＦ信号に対してＰＬＬ回路による位相の同期を行うと共にＰＲ等化を行い、さらに最尤復号した後に復調して再生データを生成するようになされている。

（２）位相同期部の構成
次に、位相同期部６の構成について説明する。位相同期装置としての位相同期部６は、図２に示すようにＰＬＬ回路のループ内にＰＲ等化部１１を組み込んだ構成を有しており、まずＡＧＣ回路５（図１）から供給された入力信号ｘｋをインターポレータ１０へ供給する。

インターポレータ１０は、基本動作として、ＮＣＯ（Number Controlled Oscillator）回路１４から供給されるサンプリング位相μｋ（詳しくは後述する）に基づき、入力信号ｘｋをサンプリングする際の位相（以下、これを現位相と呼ぶ）を変化させることにより位相変化信号θ０（ｋ）を生成し、これをＰＲ等化部１１へ送出するようになされている。

ＰＲ等化部１１のＰＲ等化器１１ｓ０は、位相変化信号θ０（ｋ）に対してＰＲ等化処理を施すことにより、符号間干渉を前提とした上でサンプリング位相における位相変化信号θ０（ｋ）の値（以下、これをサンプル値と呼ぶ）が整数比となるように波形を整形して等化波形信号ｙｋを生成し、当該等化波形信号ｙｋを位相誤差検出器１２へ送出する。

位相誤差検出器１２は、等化波形信号ｙｋを基に、所定の目標位相と現位相との位相誤差に応じて位相誤差信号Δτ′ｋを検出し、これをＬＰＦ（Low Pass Filter）回路１３へ送出する。

ＬＰＦ回路１３は、非特許文献２のように制御工学的に２次の制御ループを構成してサンプリング位相を更新するためのタイミング差を算出する回路であり、位相誤差信号Δτ′ｋの低域成分を抽出することによりタイミング差νｋを算出し、これをＮＣＯ回路１４へ送出する。

ＮＣＯ回路１４は、アナログのＰＬＬ回路におけるＶＣＯ（Voltage Controlled Oscillator）に相当するものであり、タイミング差νｋに基づいてサンプリング位相μｋを生成し、これをインターポレータ１０へ供給する。これに応じてインターポレータ１０は、新たに供給されたサンプリング位相μｋを基に、新たな入力信号ｘｋの位相を変化させる。

このように位相同期部６は、インターポレータ１０、ＰＲ等化部１１、位相誤差検出器１２、ＬＰＦ回路１３、及びＮＣＯ回路１４によってディジタルＰＬＬ回路を構成しており、現位相と目標位相との位相誤差を検出して当該現位相を当該目標位相に近づけるといった一連のループ処理を繰り返すことにより、当該現位相を当該目標位相に徐々に近づけ、最終的に同期させるようになされている。

さらに位相同期部６は、このディジタルＰＬＬ回路における一連のループ処理を開始する前に、予め現位相を目標位相に近づけておくＺＰＲ（Zero Phase Restart）回路１５を有している（詳しくは後述する）。

（３）本発明の基本原理
ここで本発明の基本原理について説明する。図１３に○印で示したように、アナログの再生ＲＦ信号を基にディジタルデータを検出する場合、所定の目標位相に同期してサンプリングする必要がある。

しかしながら光ディスク１００等からデータを読み出す際、磁気ディスク等とは異なりトラック上の任意の箇所からデータを読み出し始める可能性が高く、当該磁気ディスクのように既知パターンを基に位相を同期させる手法を適用することができない。

このため、位相同期部６においてディジタルＰＬＬ回路によるループ処理を開始する時点における現位相と目標位相との位相誤差（以下、これを初期位相誤差と呼ぶ）が非常に大きくなってしまう可能性がある。このような場合、当該位相同期部６は、ディジタルＰＬＬ回路により現位相を目標位相に徐々に近づけていくため、当該現位相を当該目標位相に同期させるまでに多くの時間を要することになってしまう。

ここで、実際の現位相と目標位相との位相誤差を高精度に算出することができれば、当該位相誤差に基づいて初期位相誤差を極めて小さく抑えることができ、位相の同期に要する時間を格段に短縮できると考えられる。

しかしながら図２に示した位相誤差検出器１２は、位相誤差が比較的小さい場合には当該位相誤差を精度良く検出することができるものの、当該位相誤差が比較的大きい場合には当該位相誤差を正しく検出できずに検出値をばらつかせてしまう可能性が高く、またノイズ等の影響によって位相誤差を誤って検出する可能性もあった。

このため位相同期部６は、位相誤差検出器１２のみでは初期位相誤差を確実に小さくし得るような初期位相を高精度に定めることができないという問題があった。

そこで本発明においては、この位相誤差検出器１２における「位相誤差が比較的小さい場合には当該位相誤差がまとまった値となり、位相誤差が比較的大きい場合には当該位相誤差の値がばらつく」といった特性を積極的に利用する。

具体的には、位相同期部６において、インターポレータ１０により位相を所定の割合ずつ変化させた（以下、このときの各位相をそれぞれ「シフトパターンｎ」（ｎは整数）と呼ぶ）複数種類の位相変化信号を生成し、後述するＺＰＲ回路１５により位相誤差検出器１２と同等の位相誤差検出器を用いて各シフトパターンにおける位相誤差をそれぞれ算出する。

このように複数種類の位相変化信号を生成するのは、仮に現位相と目標位相との位相誤差が大きい場合であっても、現位相から位相を様々に変化させた複数のシフトパターンの中には、当該位相誤差が小さくなるものが必ず存在することになるからである。

さらに位相同期部６において、現位相を強制的に固定した状態で、各シフトパターンにおける１クロック毎の位相誤差を複数クロックに渡ってそれぞれ算出し、シフトパターン毎に位相誤差を統計して平均値及び標準偏差をそれぞれ算出する。この場合、標準偏差の大きさは位相誤差の値のばらつきの大きさを表すことになる。

ここでＺＰＲ回路１５の位相誤差検出器は、上述したように、位相誤差が比較的小さい場合には当該位相誤差の値がまとまるものの、当該位相誤差が比較的大きい場合には当該位相誤差の値がばらつくことになる。

すなわち、標準偏差が比較的大きく位相誤差の値がばらついているシフトパターンは、その位相が目標位相から離れている可能性が高く、反対に標準偏差が比較的小さく位相誤差の値がまとまっているシフトパターンは、その位相が目標位相に近い可能性が高い。

そこで位相同期部６は、標準偏差が最も小さいシフトパターンが最も目標位相に近いとみなし、このシフトパターンにおける位相誤差の平均値を基に初期位相誤差を求めるようにした。

これにより位相同期部６は、初期位相誤差を基に現位相を変化させることにより、当該現位相を目標位相に極めて近づけることができるので、最初から位相誤差を非常に小さくした状態で位相の同期処理を開始することができ、極めて短い時間で現位相を目標位相に同期させることができる。

（４）各回路の構成
次に、位相同期部６を構成する各回路について順次説明する。

（４−１）インターポレータ及びＰＲ等価回路の構成
インターポレータ１０（図２）は、まずＮＣＯ回路１４から供給されたサンプリング位相μｋに基づき、クロックｋにおける入力信号ｘｋの位相を変化させて位相変化信号θ０（ｋ）を生成するようになされている（以下、位相変化信号θ０（ｋ）の位相をシフトパターン０と呼ぶ）。

さらにインターポレータ１０は、当該位相変化信号θ０（ｋ）を基に１周期の０％〜１００％の範囲内でタイミング分割数Ｎ＝１１より１少ない１０等分した割合ずつ（すなわち１０％ずつ）位相を変化させる（以下、各位相をそれぞれシフトパターン１〜１０と呼ぶ）ことにより、１０個のシフトパターンの位相変化信号θ１（ｋ）〜θ１０（ｋ）を生成するようになされている。

なお位相を１００％変化させることは位相を０％変化させる（すなわち位相を変化させない）ことと同義であり、シフトパターン１０は実質的にシフトパターン０と同一となる。このためインターポレータ１０は、シフトパターン１０については以降の処理や計算等を行う必要がないため、１０通りのシフトパターン０〜９における位相変化信号θ０（ｋ）〜θ９（ｋ）を後段のＰＲ等化部１１へ出力するようになされている。

ちなみにインターポレータ１０は、入力信号ｘｋに対して、本来のデータの周期であるデータ周期Ｔｉ［ｓｅｃ］よりも短い周期でなるサンプリング周期Ｔｓ［ｓｅｃ］でのサンプリング、すなわちオーバーサンプリングを行うことにより、当該入力信号ｘｋに含まれる情報をもれなく取り込むようになされている。このときのデータ周期Ｔｉ［ｓｅｃ］とサンプリング周期Ｔｓ［ｓｅｃ］との比でなるオーバーサンプリングレートεは、次式

のように定義される。

実際上インターポレータ１０は、図３に示すように、ＬタップのＦＩＲ（Finite Impulse Response）フィルタ部２０と、当該ＦＩＲフィルタ部２０における補間フィルタ係数ｈｉ（ｊ）を算出する補間フィルタ係数算出部２１とにより構成されている。

補間フィルタ係数算出部２１は、ＮＣＯ回路１４（図２）から供給されるサンプリング位相μｋを基に、位相変化範囲の上限である１周期の１００％を小数で表したときの上限値Ｒ（すなわちＲ＝１）、及びｓｉｎｃ関数を用いて補間フィルタ係数ｈｉ（ｊ）（ただし０≦ｉ≦９、０≦ｊ≦Ｌ−１）を次式

に基づいて算出し、補間フィルタ係数ｈｉ（ｊ）をそれぞれＦＩＲフィルタ部２０へ供給する。

ＦＩＲフィルタ部２０は、ＡＧＣ回路５（図１）から供給される入力信号ｘｋを遅延部としての（Ｌ−１）個のシフトレジスタ２２ｓ１〜２２ｓ（Ｌ−１）によって順次シフトしていくことにより、１クロック前の入力信号ｘ（ｋ−１）から（Ｌ−１）クロック前の入力信号ｘ（ｋ−（Ｌ−１））までをそれぞれ取り込んで保持（ラッチ）するようになされている。

またＦＩＲフィルタ部２０は、信号算出部としての第１算出回路２３において、Ｌ個の乗算器２４ｓ０〜２４ｓ（Ｌ−１）に入力信号ｘｋ及びシフトレジスタ２２ｓ１〜２２ｓ（Ｌ−１）によりそれぞれ保持している過去の入力信号ｘ（ｋ−１）〜ｘ（ｋ−（Ｌ−１））をそれぞれ入力し、補間フィルタ係数算出部２１で算出されたＬ個の補間フィルタ係数ｈ０（０）〜ｈ０（Ｌ−１）とそれぞれ掛け合わせ、これらを加算器２５によって足し合わせることにより、次式

においてｉ＝０とした場合の（すなわちシフトパターン０の）位相変化信号θ０（ｋ）を生成し、これをＰＲ等化部１１（図２）へ送出する。

同時にＦＩＲフィルタ部２０（図３）は、信号算出部としての第２算出回路２６において、第１算出回路２３と同様に、Ｌ個の乗算器２７ｓ０〜２７ｓ（Ｌ−１）に入力信号ｘｋ及びシフトレジスタ２２ｓ１〜２２ｓ（Ｌ−１）によりそれぞれ保持している過去の入力信号ｘ（ｋ−１）〜ｘ（ｋ−（Ｌ−１））をそれぞれ入力し、補間フィルタ係数算出部２１で算出されたＬ個の補間フィルタ係数ｈ１（０）〜ｈ１（Ｌ−１）とそれぞれ掛け合わせ、これらを加算器２８によって足し合わせることにより、上述した（３）式においてｉ＝１とした場合の演算を行ってシフトパターン１の位相変化信号θ１（ｋ）を生成し、これをＰＲ等化部１１（図２）へ送出する。

ここでＦＩＲフィルタ部２０は、シフトレジスタ２２を一組（すなわち（Ｌ−１）個）のみ用いて過去の入力信号ｘ（ｋ−１）〜ｘ（ｋ−（Ｌ−１））を第１算出回路２３及び第２算出回路２６の両方へ供給するようになされており、この結果、当該シフトレジスタ２２を複数の算出回路で共有することにより構成を簡素化することができる。

さらにＦＩＲフィルタ部２０は、上述した第２算出回路２６と同様の構成でなる算出回路を他に８回路有しており（図示せず）、シフトパターン２〜９の位相変化信号θ２（ｋ）〜θ９（ｋ）についてもそれぞれ同様に算出し、これらを全てＰＲ等化部１１（図２）へ送出する。

このようにインターポレータ１０は、ＮＣＯ回路１４から供給されたサンプリング位相μｋに基づいて入力信号ｘｋの位相を変化させたシフトパターン０の位相変化信号θ０（ｋ）を生成すると共に、当該位相変化信号θ０（ｋ）の位相を９通りに変化させたシフトパターン１〜９の位相変化信号θ１（ｋ）〜θ９（ｋ）を生成し、これらの位相変化信号θ０（ｋ）〜θ９（ｋ）を全てＰＲ等化部１１へ送出するようになされている。

ＰＲ等化部１１（図２）は、ＰＲ等化器１１ｓ０〜１１ｓ９によって構成されており、インターポレータ１０から供給された位相変化信号θ０（ｋ）〜θ９（ｋ）に対してそれぞれＰＲ等化処理を施すことにより１０種類の等化波形信号ｙｋ０〜ｙｋ９を生成し、これらをＺＰＲ回路１５へ供給する。

実際上ＰＲ等化器１１ｓ０〜１１ｓ９は、それぞれタップ数ＦのＦＩＲフィルタによって構成され、それぞれＰＲ（１２２１）のＰＲ等化処理を施すようになされている。

またＰＲ等化部１１は、シフトパターン０の位相変化信号θ０（ｋ）にＰＲ等化処理を施した等化波形信号ｙｋ０（以下、この等化波形信号ｙｋ０を特に等化波形信号ｙｋと呼ぶ）を位相誤差検出器１２（図２）へ送出すると共に、位相が５０％ずれたシフトパターン４の位相変化信号θ４（ｋ）にＰＲ等化処理を施した等化波形信号ｙｋ４を位相同期部６の出力信号ｙｋ′として最尤復号器７（図１）へ送出するようになされている。

ちなみにＰＲ等化部１１は、ＰＲ（１２２１）のように値「０」をとり得るＰＲ等化クラスの場合には、等化波形信号ｙｋ４を出力信号ｙｋ′として最尤復号器７へ送出し、ＰＲ（１１１）のように値「０」をとり得ないＰＲ等化クラスの場合には、等化波形信号ｙｋ０を出力信号ｙｋ′として最尤復号器７へ送出するようになされている（詳しくは後述する）。

（４−２）位相誤差検出器の構成
次に位相誤差検出器１２について説明する。図４に示すように、位相誤差検出器１２は、ＰＲ等化部１１から供給されたシフトパターン０の等化波形信号ｙｋをゼロクロス検出器３０、シフトレジスタ３１及び乗算器３４へ供給する。

ゼロクロス検出器３０は、等化波形信号ｙｋの符号が変化したか否か、すなわち当該等化波形信号ｙｋのゼロクロスを検出し、その検出結果を表すゼロクロス結果ａｋをシフトレジスタ３３、乗算器３２及び出力回路３６へ供給する。

シフトレジスタ３１は、等化波形信号ｙｋを１クロック分遅延させることにより等化波形信号ｙ（ｋ−１）を生成し、これを乗算器３２へ供給する。同様にシフトレジスタ３２は、ゼロクロス結果ａｋを１クロック分遅延させることによりゼロクロス結果ａ（ｋ−１）を生成し、これを乗算器３４へ供給する。

なおシフトレジスタ３１及び３２は、ＮＣＯ回路１４から供給されるイネーブル信号ｅｎ（詳しくは後述する）によって動作を制御されており、当該イネーブル信号ｅｎが「１」のときのみ入力データを取り込んで保持し、「０」のときには入力データを取り込まないようになされている。

乗算器３２は、等化波形信号ｙ（ｋ−１）とゼロクロス結果ａｋとを掛け合わせることにより乗算値ｄ３２を生成し、これを加算器３５へ供給する。また乗算器３４は、等化波形信号ｙｋとゼロクロス結果ａ（ｋ−１）とを掛け合わせることにより乗算値ｄ３４を生成し、これを加算器３５へ供給する。

加算器３５は、乗算器３２から供給された乗算値ｄ３２と乗算器３４から供給された乗算値ｄ３４とを加算することにより、次式

によって表される位相誤差Δτｋを算出して、これを出力回路３６へ供給する。ここで位相誤差Δτｋは、シフトパターン０の等化波形信号ｙｋ０における現位相と目標位相との位相誤差を表している。

また出力回路３６は、シフトレジスタ３３からゼロクロス結果ａ（ｋ−１）の供給を受け、さらにＺＰＲ回路１５（図２）からｚｐｒイネーブル信号ｅｚ（詳しくは後述する）を取得する。

そして出力回路３６は、ｚｐｒイネーブル信号ｅｚが「ｈｉｇｈ」であり、かつゼロクロス結果ａｋとゼロクロス結果ａ（ｋ−１）とが一致しなかった場合、すなわち等化波形信号ｙｋの符号が１クロック前の等化波形信号ｙ（ｋ−１）から変化した（ゼロクロスした）場合のみ位相誤差Δτｋを、それ以外の場合は全て値「０」を、位相誤差Δτ′ｋとして出力する。

また出力回路３６は、ｚｐｒイネーブル信号ｅｚが「ｌｏｗ」である間は、位相誤差Δτｋやゼロクロス結果ａｋの値に関わらず、常に値「０」を出力することにより、後段のＬＰＦ回路１３に対して現位相の位相誤差が０であると「騙す」ことになる。これにより位相同期部６は、現位相を変化させずに固定させておくことができる（詳しくは後述する）。

このように位相誤差検出器１２は、等化波形信号ｙｋを基に位相誤差Δτｋを算出し、ｚｐｒイネーブル信号ｅｚ、ゼロクロス結果ａｋ及びａ（ｋ−１）に応じて、当該位相誤差Δτｋ又は値「０」を位相誤差Δτ′ｋとして後段のＬＰＦ回路１３へ送出するようになされている。

（４−３）ＬＰＦ回路の構成
次に、ＬＰＦ回路１３の構成について説明する。図５に示すように、ＬＰＦ回路１３は、まず位相誤差検出器１２から供給された位相誤差Δτ′ｋを乗算器４０及び乗算器４１へ送出する。

乗算器４０は、位相誤差Δτ′ｋに所定の係数αを乗じて乗算値ｄ４０を生成し、これを加算器４５へ供給する。また乗算器４１は、位相誤差Δτ′ｋに所定の係数ρを乗じて乗算値ｄ４１を生成し、これを加算器４２へ供給する。

加算器４２は、シフトレジスタ４３により保持されている１クロック前の加算器４２の出力信号である遅延値ｄ４３と乗算器４１から供給される乗算値ｄ４１とを加算して加算値ｄ４２を生成し、これをシフトレジスタ４３及び４４へ供給する。

シフトレジスタ４４は、加算値ｄ４２を１クロック分遅延させることにより、次式

によって表される位相差信号ΔＴｋを算出し、これを加算器４５へ供給する。

ちなみにシフトレジスタ４３及び４４は、位相誤差検出器１２におけるシフトレジスタ３１及び３２（図４）と同様に、ＮＣＯ回路１４から供給されるイネーブル信号ｅｎにより動作を制御されるようになされている。

加算器４５は、乗算器４０から供給される乗算値ｄ４０とシフトレジスタ４４から供給される位相差信号ΔＴｋとを加算することにより、次式

によって表されるタイミング差νｋを算出する。

このタイミング差νｋは、位相誤差Δτ′ｋから所定の係数α及び係数ρによって定められるカットオフ周波数以下の低域成分のみを抽出したものであり、インターポレータ１０（図２）においてサンプリングを行うタイミング（すなわち現位相）を変化させる際の、現位相と変化後の位相とのタイミング差を表している。

このようにＬＰＦ回路１３は、位相誤差Δτ′ｋを基にタイミング差νｋを算出し、これをＮＣＯ回路１４へ送出するようになされている。

（４−４）ＮＣＯ回路の構成
次に、ＮＣＯ回路１４について説明する。図６に示すように、ＮＣＯ回路１４は、まず加算器５０によってＬＰＦ回路１３から供給されたタイミング差νｋを「１」から差し引くことにより周波数誤差ｄ５０を生成し、さらに乗算器５１によって当該周波数誤差ｄ５０にオーバーサンプリングレートεを乗じることによりオーバーサンプリング周波数比で補正した補正周波数誤差ｄ５１を生成し、これを加算器５２へ供給する。

ここで補正周波数誤差ｄ５１は、整数部が２ビット、小数部が６ビットの合計８ビットで表される２進数となっているが、実際上、整数部のビット数は２ビットに限らず、ＮＣＯ回路１４内の処理においてオーバーフローしない程度のビット数であればよい。

続いてＮＣＯ回路１４は、加算器５２によって、補正周波数誤差ｄ５１（８ビット）にサンプリング位相μｋ（小数・６ビット）を加算し、さらにＺＰＲ回路１５から取得した初期サンプリング位相μｚｐｒ（後述する）を加算器５３によって加算することにより、ゼロフェーズリスタート分補正されたサンプリング位相である周波数誤差積分値ｄ５３を生成する。

ここで加算器５３は、補正周波数誤差ｄ５１と同様に整数部が２ビット、小数部が６ビットの合計８ビットの２進数でなる周波数誤差積分値ｄ５３のうち、小数部６ビットを次のクロックにおけるサンプリング位相μ（ｋ＋１）としてシフトレジスタ５４へ供給する。すなわちサンプリング位相μ（ｋ＋１）は、整数「１」による剰余演算を表す記号「ｍｏｄ−１」を用いることにより、次式

のように表すことができる。

ちなみにＮＣＯ回路１４は、上述したように周波数誤差積分値ｄ５３のうち小数部６ビットのみを直接取り出してサンプリング位相μ（ｋ＋１）としているため、（７）式における剰余演算を実際に行う必要は無く、当該サンプリング位相μ（ｋ＋１）を簡易な処理によって高速に生成することができる。

シフトレジスタ５４は、イネーブル信号ｅｎによる制御の下でサンプリング位相μ（ｋ＋１）を保持し、現クロックのサンプリング位相μｋ（小数・６ビット）を出力する。

このようにＮＣＯ回路１４は、加算器５２−加算器５３−シフトレジスタ５４のループを１クロック毎に繰り返すことにより、サンプリング位相μｋを累積加算して次のクロックにおけるサンプリング位相μ（ｋ＋１）を生成する。

なおサンプリング位相μｋは、矩形波でなるディジタル信号の１周期毎の「間隔」を数値（６ビットの小数）によって示したものであり、インターポレータ１０において現位相を変化させる際に用いられる。

また加算器５３は、周波数誤差積分値ｄ５３のうち整数部２ビットを整数値ｐとしてイネーブル信号生成部５５の切換器５６へ送出する。ここで整数値ｐは、整数除算（ｉｎｔ）を用いて次式

のように表すことができ、また当該整数値ｐの２ビットのうち、上位１ビットは実質的にイネーブルを表している。

ちなみにＮＣＯ回路１４は、サンプリング位相μ（ｋ＋１）の場合と同様に、周波数誤差積分値ｄ５３のうち整数部２ビットのみを直接取り出して整数値ｐとしているため、（８）式における整数除算を実際に行う必要は無く、当該整数値ｐを簡易な処理によって高速に生成することができる。

切換器５６はイネーブル信号ｅｎによって制御されており、当該イネーブル信号ｅｎが「１」の場合、整数値ｐをレジスタ５７へ供給し、当該イネーブル信号ｅｎが「０」の場合、加算器５８から供給される加算値ｄ５８を当該レジスタ５７へ供給する。

レジスタ５７は、サンプリングのタイミングと同期して切換器５６から供給される信号を取り込むようになされており、取り込んだ信号を保持値ｄ５７として加算器５８及び比較器５９へ供給する。

加算器５８は、レジスタ５７から供給された保持値ｄ５７から「１」を差し引いた減算値ｄ５８を生成し、これを切換器５６へ供給する。

比較器５９は、レジスタ５７から供給される保持値ｄ５７を「１」と比較し、その比較結果に応じて、当該保持値ｄ５７が「１」以下の場合は「ｔｒｕｅ」を、また当該保持値ｄ５７が「１」より大きい場合は「ｆａｌｓｅ」を、それぞれ論理値ｄ５９として論理回路６０へ供給する。

論理回路６０は、論理演算を行うことにより、比較器５９から供給された論理値ｄ５９が「ｔｒｕｅ」であれば「１」を、「ｆａｌｓｅ」であれば「０」を、それぞれイネーブル信号ｅｎとして生成し、当該イネーブル信号ｅｎをシフトレジスタ５５、切換器５６、位相誤差検出器１２（図３）、及びＬＰＦ回路１３（図４）へそれぞれ出力する。

このイネーブル信号ｅｎは、上述した位相誤差検出器１２（図３）及びＬＰＦ回路１３（図４）の各シフトレジスタの動作を制御することにより、当該位相誤差検出器１２全体及び当該ＬＰＦ回路１３全体の動作を制御するようになされている。

この結果、イネーブル信号生成部５５においては、例えばオーバーサンプリングレートε＝１．１であり、インターポレータ１０の内部で本来のサンプリング周期の１．１倍で入力信号ｘｋをオーバーサンプリングしてシフトパターン０の位相変化信号θ０（ｋ）を出力する場合に、オーバーサンプリングの１１回中１０回はイネーブル信号ｅｎを「１」とし、残り１回は「０」として生成する。

これによりインターポレータ１０から出力するシフトパターン０の位相変化信号θ０（ｋ）が１１回に１回の割合で間引かれることになり、最終的に位相同期部６（図２）から本来のサンプリング周期で出力信号ｙｋ′を出力することができる。

このようにＮＣＯ回路１４は、タイミング差νｋを基にサンプリング位相μｋを生成してインターポレータ１０（図２）へ送出すると共に、イネーブル信号ｅｎを生成して位相誤差検出器１２及びＬＰＦ回路１３へ送出するようになされている。

（４−５）ＺＰＲ回路の構成
次に、ＺＰＲ回路１５について説明する。ＺＰＲ回路１５は、制御部２（図１）の制御に基づいて動作するようになされており、例えば当該制御部２が外部装置からデータの読出要求を受け付ける等して光ディスク１００から新たにデータを読み出し始める際に動作を開始するようになされている。

（４−５−１）位相誤差の平均値及び標準偏差の算出
図７に示すように、ＺＰＲ回路１５は、ＰＲ等化部１１（図２）から送出された１０通りのシフトパターンの等化波形信号ｙｋ０〜ｙｋ９を位相誤差検出器７０ｓ０〜７０ｓ９へそれぞれ供給する。

位相誤差検出器７０ｓ０〜７０ｓ９は、いずれも位相誤差検出器１２（図４）とほぼ同様の構成を有しているが、イネーブル信号ｅｎ及びｚｐｒイネーブル信号ｅｚの制御を受けない点において当該位相誤差検出器１２とは異なっている。

このため位相誤差検出器７０ｓ０〜７０ｓ９は常時動作するようになされており、供給された等化波形信号ｙｋ０〜ｙｋ９を基にそれぞれ位相誤差Δτ０′（ｋ）〜Δτ９′（ｋ）を生成し、それぞれ平均値算出器７１ｓ０〜７１ｓ９及び標準偏差算出器７２ｓ０〜７２ｓ９へ供給する。

平均値算出器７１ｓ０〜７１ｓ９は、１クロック毎に供給される位相誤差Δτ０′（ｋ）〜Δτ９′（ｋ）について、シフトパターン毎に所定のＭクロック分（例えばＭ＝１００クロック）の平均値ＡＶｉ（０≦ｉ≦９）を次式

に従ってそれぞれ同時に算出し、当該平均値ＡＶｉを平均選択器７４へそれぞれ供給する。

標準偏差算出器７２ｓ０〜７２ｓ９は、１クロック毎に供給される位相誤差Δτ０′（ｋ）〜Δτ９′（ｋ）について、シフトパターン毎にＭクロック分の標準偏差σｉ（０≦ｉ≦９）を次式

に従ってそれぞれ算出し、当該標準偏差σｉを平均選択器７４へそれぞれ供給する。

（４−５−２）特性曲線による位相誤差の算出
ここで、シフトパターン０の等化波形信号ｙｋ０の位相を「０」と仮定し、この位相をグラフの横軸として、各シフトパターンの等化波形信号ｙｋｉ（０≦ｉ≦９）における位相誤差Δτｉ′（ｋ）の平均値ＡＶｉ及び標準偏差σｉを当該グラフ上にプロットすると、図８に示すような特性曲線を得ることができる。

なお図８において、各シフトパターンはインターポレータ１０（図２）によって入力信号ｘｋの位相を１周期の０％〜１００％の範囲で変化させたものであるため、位相の範囲としては０〜１となるが、一般的に周期信号における位相はこの０〜１の範囲を循環するものであるため、説明の都合上、当該図８においては位相０を中心とした−０．５〜＋０．５の範囲に置き換えてある。なお位相の−０．５と＋０．５とは同義である。

ちなみに、図８は現位相と目標位相との位相誤差が０である場合の特性曲線を示しており、現位相の位相誤差が０でない場合は、当該特性曲線が位相方向（すなわち図８における左右方向）に位相誤差分だけずれた位置に現れることになる。

ところで、仮にあるシフトパターンｉの平均値ＡＶｉが「０」となった場合、このことは位相誤差Δτｉ′（ｋ）が平均的に「０」であることをあらわしており、すなわちこのシフトパターンｉにおける等化波形信号ｙｋｉの位相が目標位相と同期している可能性が高いといえる。

そこで、図８における平均値ＡＶｉの特性曲線（実線で示す）に着目すると、全体として正弦波のような形状を呈しており、位相０付近及び位相０．５付近の２箇所において値「０」をとっている。しかしながら、１周期の範囲内で実際に現位相が目標位相と同期しているのはどちらか一方のみであり、この平均値ＡＶｉの特性曲線のみでは、いずれの位相が目標位相と同期しているか判断することはできない。

次に標準偏差σｉ（破線で示す）について着目すると、位相０のときに最大となり、位相０．５のときに最小となっている。これはすなわち位相０．５のときに位相誤差Δτｉ′（ｋ）のばらつきが最も小さくなることを表している。

ここで、位相誤差Δτｉ′（ｋ）を算出した位相誤差検出器７０ｓ０〜７０ｓ９の特性である「位相誤差が比較的小さい場合には当該位相誤差がまとまった値となり、位相誤差が比較的大きい場合には当該位相誤差の値がばらつく」ことを考慮すると、仮にある位相の平均値ＡＶｉが０付近にあったとしても、標準偏差σｉが大きいときにはＭ個の位相誤差Δτｉ′（ｋ）が大きくばらついているため、これはすなわち当該位相における位相誤差が比較的大きいことになる。

これに対して、ある位相において平均値ＡＶｉが０付近にあり、かつ標準偏差σｉが小さいときにはＭ個の位相誤差Δτｉ′（ｋ）にほとんどばらつきが無いため、これはすなわち当該位相における位相誤差が比較的小さいことになる。

そこで平均選択器７４（図７）は、標準偏差σｉが最も小さいシフトパターンｉを、目標位相に対する位相誤差が最も小さいシフトパターンであると推定し、当該シフトパターンｉを選択すると共に当該シフトパターンｉと平均値ＡＶｉとを初期位相計算機７５へ供給する。

（４−５−３）ＰＲ等化クラスの違いによる補正
ところで、図８は位相誤差が０の場合の特性曲線であるにも関わらず、位相０ではなく位相０．５付近で標準偏差σｉが最小となっており、当該特性曲線にそのまま従うと、位相誤差を誤って「０．５」と算出することになる。

ここで図９（Ａ）に示すように、ＰＲ（１２２１）のＰＲ等化アイパターンにおいては、○印で示す正しいサンプリングポイントＳＰ（すなわち目標位相）で０、±２、±４、及び±６といった整数値をとるようになされている。

すなわち位相同期部６（図２）は、最終的にこの正しいサンプリングポイントＳＰに現位相を同期させればよい。

ところが位相誤差検出器１２（図４）のゼロクロス検出器３０は、ゼロクロス検出の特性上、値「０」をとり得る位相０ではなく、図９（Ｂ）に示すように値「０」をとる箇所から位相が０．５ずれたサンプリングポイントＳＰ（○印で示す）を位相０として誤検出してしまう。この結果、上述したように特性曲線の位相が０．５ずれてしまう。

そこで初期位相計算機７５は、ＰＲ（１２２１）のように値「０」をとり得るＰＲ等化クラスの場合には、図８の特性曲線を基に算出した位相誤差から位相を０．５だけずらす（補正する）ことにより、正しい位相誤差を得ることができる。

これに対して初期位相計算機７５は、ＰＲ（１１１）等のように値「０」をとり得ないＰＲ等化クラスの場合には、ゼロクロス検出器３０の特性上、正しい位相の特性曲線を得ることができるため、当該特性曲線を基に得られた正しい位相誤差をそのまま用いることができる。

このように初期位相計算機７５においては、ＰＲ等化クラスに応じて位相誤差を補正する必要があるため、予め補正係数ＰＲ＿Ｄを定義し、ＰＲ等化クラスが値「０」をとり得る場合に当該補正係数ＰＲ＿Ｄ＝０．５とし、ＰＲ等化クラスが値「０」をとり得ない場合に当該補正係数ＰＲ＿Ｄ＝０とする。

ちなみに上述したＰＲ等化部１１（図２）は、この初期位相計算機７５と同様に、位相誤差検出器１２（図４）におけるゼロクロス検出器３０の特性を考慮し、ＰＲ等化クラスに応じて、入力信号ｘｋと位相が５０％ずれた等化波形信号ｙｋ４又は当該入力信号ｘｋと同位相の（位相ずれが０％の）等化波形信号ｙｋ０のいずれかを出力信号ｙｋ′として最尤復号器７へ送出するようになされている。

（４−５−４）初期サンプリング位相の算出及び出力
ここで再び図８を参照すると、標準偏差σｉが最も小さくなるのは位相が０．５のときであり、平均値ＡＶｉも位相０．５付近で値「０」をとっている。さらに平均値ＡＶｉについて着目すると、位相がおよそ＋０．２〜＋０．５の間、及びおよそ−０．５〜−０．３の間では、特性曲線がほぼ線形に変化していると見なすことができる。

そこで、このように特性曲線がほぼ線形に変化していると見なすことができる区間を線形区間ＬＡとすると、当該線形区間ＬＡにおける特性曲線の傾きを表す係数Ｃを用いて、ある位相ｑとその平均値ＡＶ（ｑ）との関係を次式

と表すことができる。ここで図８における平均値ＡＶｉの特性曲線を基に、位相０．５付近における係数Ｃを求めるとＣ＝０．１１２となる。

初期位相算出器７５は、この係数Ｃと、平均選択器７４から供給されたシフトパターンｉ及び平均値ＡＶｉと、補正係数ＰＲ＿Ｄ等とを用いることにより、初期位相誤差としての初期サンプリング位相μｚｐｒを次式

に従って算出する。

この初期サンプリング位相μｚｐｒは、現位相と目標位相との位相誤差を高精度に予測した値であり、光ディスク装置１においてデータを読み出し始める際のように位相誤差が未知である場合に、当該位相誤差の予測値となるものである。

一方、タイマー７６は、制御部２（図１）の制御によりＺＰＲ回路１５の動作が開始された時点からクロックｋをカウントすると共に、初期位相算出器７５の動作を制御する制御信号ｅｍ０、及び位相誤差検出器１２（図２）の動作を制御するｚｐｒイネーブル信号ｅｚを生成するようになされている。

実際上タイマー７６は、図１０に示すように、平均値算出器７１ｓ０〜７１ｓ９及び標準偏差算出器７２ｓ０〜７２ｓ９においてそれぞれ平均値ＡＶｉ及び標準偏差σｉを算出しているクロック０〜クロック（Ｍ−１）の間は、「ｌｏｗ」レベルの制御信号ｅｍ０を出力することにより初期位相算出器７５を停止させ、クロックＭのタイミングにおいて「ｈｉｇｈ」レベルの制御信号ｅｍ０を出力して初期位相算出器７５を動作させる。

これによりタイマー７６は、平均値ＡＶｉ及び標準偏差σｉを母数Ｍ個分算出し終えたタイミングで初期位相算出器７５に初期サンプリング位相μｚｐｒを算出させることができる。

またタイマー７６は、図１０に示したように、平均値算出器７１ｓ０〜７１ｓ９及び標準偏差算出器７２ｓ０〜７２ｓ９においてそれぞれ平均値ＡＶｉ及び標準偏差σｉを算出し始めるクロック０から、平均値ＡＶｉ及び標準偏差σｉを算出するクロック数Ｍ及びＰＲ等化器１１ｓ０〜１１ｓ９（図２）のタップ数Ｆを足し合わせたクロック（Ｍ＋Ｆ−１）までの間「ｌｏｗ」レベルのｚｐｒイネーブル信号ｅｚを出力し、クロック（Ｍ＋Ｆ）以降「ｈｉｇｈ」レベルのｚｐｒイネーブル信号ｅｚを位相誤差検出器１２（図４）へ送出する。

位相誤差検出器１２（図４）は、上述したように、ｚｐｒイネーブル信号ｅｚが「ｌｏｗ」である間、出力回路３６によって位相誤差Δτ′ｋを「０」として出力し続ける。これに応じて位相同期部６は、ディジタルＰＬＬ回路を動作させ続けたまま位相誤差を強制的に「０」とし続けることになり、当該ディジタルＰＬＬ回路を「空回り」させることによりインターポレータ１０において現位相を変化させず固定しておく。

この結果位相同期部６は、ＺＰＲ回路１５において平均値ＡＶｉ及び標準偏差σｉを算出している間に現位相が変化してしまうことを防止することができ、位相誤差Δτｉ′（ｋ）がばらついて平均値及び標準偏差を正しく算出できなくなってしまうことを防止できる。

さらにタイマー７６は、図１０に示したように、ｚｐｒイネーブル信号ｅｚが「ｌｏｗ」から「ｈｉｇｈ」に変化する（Ｍ＋Ｆ）クロックのタイミングで、初期位相算出器７５から初期サンプリング位相μｚｐｒを出力させるようになされている。

このようにＺＰＲ回路１５は、ｚｐｒイネーブル信号ｅｚによって現位相を固定させている間にＭクロックに渡って１０種類の等化波形信号ｙｋ０〜ｙｋ９を基にそれぞれ位相誤差Δτｉ′（ｋ）を算出してそれぞれの平均値ＡＶｉ及び標準偏差σｉを算出した後、当該標準偏差σｉが最小となるときの平均値ＡＶｉを基に初期サンプリング位相μｚｐｒを算出して、当該初期サンプリング位相μｚｐｒをＮＣＯ回路１４（図２）へ送出するようになされている。

これに応じてＮＣＯ回路１４は、初期サンプリング位相μｚｐｒに基づいたサンプリング位相μｋをインターポレータ１０へ送出し、当該インターポレータ１０は当該サンプリング位相μｋに基づいて現位相を変化させる。

この結果、位相同期部６は、直前の位相誤差を高精度に表す初期サンプリング位相μｚｐｒに応じて現位相を変化させることにより、当該現位相を目標位相に極力近づけた状態でディジタルＰＬＬ回路のループ処理を開始することができ、当該現位相を目標位相に短時間で同期させることができる。

なおＺＰＲ回路１５は、光ディスク１００から新たにデータを読み出し始める際のみ動作するようになされており、初期サンプリング位相μｚｐｒを送出した時点で一連の動作を終了し、改めて制御部２から動作を開始する指示を受け付けるまでの間はｚｐｒイネーブル信号ｅｚを「ｈｉｇｈ」レベルに保ったまま各回路を動作させないようになされている。

これにより位相同期部６は、ＺＰＲ回路１５が動作を停止している間はディジタルＰＬＬ回路による通常のループ処理を繰り返し、現位相を徐々に目標位相に同期させていくことができる。

ここで、位相同期部６において位相が同期する様子をシミュレートした結果を図１１及び図１２に示す。このシミュレートの条件として、予め位相が０．５ずれた状態とし、ランダムにノイズが重畳された１００パターンの入力信号ｘｋを基に、１００クロックの時点で位相の同期を開始させ、位相０に収束させていくものとした。

図１１は、ＺＰＲ回路１５を動作させることなく、すなわち初期サンプリング位相μｚｐｒを算出することなく、ディジタルＰＬＬ回路のループ処理のみによって位相を同期させた場合のシミュレート結果を示している。この図１１においては、位相０付近に達するまでに、最も早いものでも約５００クロック、遅いものになると約８００クロック以上を要している。

これに対して図１２は、ＺＰＲ回路１５を動作させ初期サンプリング位相μｚｐｒに応じて位相を変化させてからディジタルＰＬＬ回路のループ処理を開始した場合のシミュレート結果を示している。この図１２においては、位相の同期を開始した１００クロックの時点から、平均値ＡＶｉ及び標準偏差σｉを算出している（Ｍ＋Ｆ）クロックの期間（すなわちおよそ２００クロックまでの期間）では、ｚｐｒイネーブル信号ｅｚの制御によって位相０．５のまま変化しないものの、当該ｚｐｒイネーブル信号ｅｚが「ｈｉｇｈ」レベルに切り換わったおよそ２００クロックにおいて、瞬間的に位相０付近に収束していることがわかる。

なお図１２において、位相が０付近に収束してから再度位相がずれているのは、入力信号ｘｋにノイズを重畳してシミュレートしていることによる影響である。

このように位相同期部６は、初期サンプリング位相μｚｐｒに基づいて現位相を変化させてからディジタルＰＬＬ回路のループ処理を開始することにより、僅かな時間で当該現位相を目標位相に同期させることができる。

（５）動作及び効果
以上の構成において、光ディスク装置１の制御部２は、外部装置からのデータの読出要求を受け付けると、レーザピックアップ３によって光ディスク１００から再生ＲＦ信号を読み出させ、アンプ４及びＡＧＣ回路５を介して当該再生ＲＦ信号を入力信号ｘｋとして位相同期部６へ供給させる。

位相同期部６は、まずインターポレータ１０によって入力信号ｘｋを基に１０種類のシフトパターンの位相変化信号θｉ（ｋ）（０≦ｉ≦９）を生成し、次にＰＲ等化部１１によって各位相変化信号θｉ（ｋ）にそれぞれＰＲ等化処理を施すことにより等化波形信号ｙｋｉを生成して、これらをＺＰＲ回路１５へ供給すると共に等化波形信号ｙｋ０（ｙｋ）を位相誤差検出器１２へ送出し、さらに等化波形信号ｙｋ４を出力信号ｙｋ′として最尤復号器７へ送出する。

また位相同期部６は、制御部２の制御に基づきＺＰＲ回路１５の動作を開始させ、当該ＺＰＲ回路１５によって、「ｌｏｗ」レベルのｚｐｒイネーブル信号ｅｚを出力する。

従って位相同期部６は、インターポレータ１０、ＰＲ等化部１１、位相誤差検出器１２、ＬＰＦ回路１３、及びＮＣＯ回路１４によって構成されるディジタルＰＬＬ回路の動作を停止することなく、あたかも位相誤差が「０」と検出されたような位相誤差Δτ′ｋを後段のＬＰＦ回路１３へ送出することができる。

これにより位相同期部６は、インターポレータ１０により現位相を変化させることがなく、結果的にディジタルＰＬＬ回路を「空回り」させておくことになり、当該現位相を固定させておくことができる。

続いて位相同期部６は、位相誤差検出器７０ｓｉの「位相誤差が比較的小さい場合には当該位相誤差がまとまった値となり、位相誤差が比較的大きい場合には当該位相誤差の値がばらつく」といった性質を積極的に利用し、ＺＰＲ回路１５によって１クロック毎の等化波形信号ｙｋｉから検出した位相誤差をＭクロック分用いて平均値ＡＶｉ及び標準偏差σｉをそれぞれ算出し、平均選択器７４によって当該標準偏差σｉが最小となるときの平均値ＡＶｉを選択する。

従って位相同期部６は、ＺＰＲ回路１５において、単体での検出精度が必ずしも高くない位相誤差検出器７０ｓｉによって検出された位相誤差そのものを用いるのではなく、当該位相誤差検出器７０ｓｉにより検出した位相誤差のばらつき具合を積極的に利用して統計的に処理することにより、標準偏差σｉが最も小さくなるシフトパターンｉを目標位相に最も近いものと推定して選択することができる。

さらに位相同期部６は、平均選択器７４により選択した平均値ＡＶｉ及びシフトパターンｉを用い、初期位相算出器７５により（１２）式に従って初期サンプリング位相μｚｐｒを算出し、ｚｐｒイネーブル信号ｅｚを「ｈｉｇｈ」レベルに切り換えて送出すると共に当該初期サンプリング位相μｚｐｒをＮＣＯ回路１４へ送出する。

従って位相同期部６は、ＺＰＲ回路１５により、複数のシフトパターンｉのうち最も目標位相に近いと推定されるシフトパターンｉの平均値ＡＶｉを基に、現位相と目標位相との位相誤差を高精度に予測した値の初期サンプリング位相μｚｐｒを算出することができる。

そのうえ位相同期部６は、ＮＣＯ回路１４によって初期サンプリング位相μｚｐｒに基づいたサンプリング位相μｋをインターポレータ１０へ送出することにより、当該インターポレータ１０において現位相を目標位相に対して高精度に近接させ、同時にｚｐｒイネーブル信号ｅｚを「ｈｉｇｈ」レベルに切り換えて位相誤差検出器１２による強制的な「０」の出力を終了させ、ディジタルＰＬＬ回路における本来のループ処理を開始させる。

従って位相同期部６は、現位相と目標位相との位相誤差が極めて小さい状態でディジタルＰＬＬ回路における本来のループ処理を開始することができるので、当該ディジタルＰＬＬ回路のループ処理によって極めて短い時間で現位相と目標位相との同期を完了することができ、当該現位相が当該目標位相に同期した出力信号ｙｋ′を直ちに後段の最尤復号器７へ送出することができる。

この結果、光ディスク装置１は、再生ＲＦ信号が既知パターンであるか否かに関わらず、外部装置からデータ読出要求を受け付けてから極めて短い時間で、当該外部装置から要求された再生データを再生し始めることができる。

以上の構成によれば、光ディスク装置１の位相同期部６は、光ディスク１００から再生ＲＦ信号を読み出し始める際に、現位相を固定してから、入力信号ｘｋを基に生成した１０種類のシフトパターンの位相変化信号θｉ（ｋ）をＰＲ等化処理した等化波形信号ｙｋｉを基に、Ｍクロックに渡って各等化波形信号ｙｋｉにおける位相誤差Δτｉ′（ｋ）を算出して各シフトパターン毎に平均値ＡＶｉ及び標準偏差σｉを算出し、当該標準偏差σｉが最小となるときのシフトパターンｉ及び平均値ＡＶｉを基に初期サンプリング位相μｚｐｒを算出して、当該初期サンプリング位相μｚｐｒを基に位相を変化させてからディジタルＰＬＬ回路における位相の同期処理を開始するようにしたことにより、現位相と目標位相との位相誤差が極めて小さい状態で位相の同期処理を開始することができ、極めて短い時間で目標位相に対する同期処理を完了することができ、データを直ちに再生し始めることができる。

（６）他の実施の形態
なお上述の実施の形態においては、ＺＰＲ回路１５（図７）の初期位相算出器７５によって、図８に示した平均値ＡＶｉの線形区間ＬＡにおける傾きを表す係数Ｃを算出してから初期サンプリング位相μｚｐｒを算出するようにした場合について述べたが、本発明はこれに限らず、例えば予め算出しておいた係数Ｃを不揮発性メモリに格納しておき、当該係数Ｃを用いて初期サンプリング位相μｚｐｒを算出するようにしても良い。

実際上、図８に示した平均値ＡＶｉの特性曲線は、光ディスク１００の種類やＰＲ等化クラスの種類等に応じて様々に変化するため、ブルーレイディスク（登録商標）やＤＶＤ（Digital Versatile Disc）等といった光ディスクの種類毎に予め平均値ＡＶｉの特性曲線を算出し、それぞれの線形区間ＬＡにおける係数Ｃを求めて予め不揮発性メモリに格納しておけばよい。

これにより、初期サンプリング位相μｚｐｒを求める度に係数Ｃを算出する必要が無くなり、一段と少ない演算量で短時間に初期サンプリング位相μｚｐｒを算出することができる。

また上述の実施の形態においては、インターポレータ１０によって位相変化信号θｉ（ｋ）を生成する際に、１周期の１００％を上限値として０％〜１００％の範囲内で位相を変化させるようにした場合について述べたが、本発明はこれに限らず、例えば１周期の５０％等の任意の上限値までの範囲内で位相を変化させるようにしても良い。

これは、図８において平均値ＡＶｉの線形区間ＬＡが位相の変化範囲である−０．５〜＋０．５のうち約半分に渡っていることから、位相を０％〜５０％の範囲で変化させれば、少なくとも１つ以上のシフトパターンが必ず線形区間ＬＡに含まれることになり、上述した（１２）式を用いて初期サンプリング位相μｚｐｒを算出できるためである。

実際上、位相の変化範囲の上限は、光ディスク１００の種類等に応じて様々に変化する平均値ＡＶｉの各特性曲線における線形区間ＬＡに応じて決めれば良く、例えば線形区間ＬＡが位相全体の約３０％に渡っている場合には、位相の変化範囲の上限を７０％以上に設定すれば、少なくとも１つ以上のシフトパターンが必ず線形区間ＬＡに含まれ、初期サンプリング位相μｚｐｒを算出できる。

ちなみに上述した実施の形態においては、位相の上限を１００％としたことによりタイミング分割数１１におけるシフトパターン１０とシフトパターン０とが実質的に同義となったため、当該シフトパターン１０について計算や処理等を省略したが、位相の上限を１００％以外にする場合、当該シフトパターン１０についても他のシフトパターンと同様に計算や処理等を行う必要がある。

さらに上述の実施の形態においては、タイミング分割数を１１として１０通りのシフトパターンの位相変化信号θｉ（ｋ）を基に平均値ＡＶｉ及び標準偏差σｉをそれぞれ１０通りずつ算出するようにした場合について述べたが、本発明はこれに限らず、インターポレータ１０において２以上の任意数のシフトパターンの位相変化信号θｉ（ｋ）を生成するようにし、当該シフトパターンの数だけ平均値ＡＶｉ及び標準偏差σｉをそれぞれ算出するようにしても良い。

ここでシフトパターンｉの数を削減した場合、ＰＲ等化器１１ｓｉ、位相誤差検出器７０ｓｉ、平均算出器７１ｓｉ、及び標準偏差算出器７２ｓｉの数を削減することができるので、位相同期部６の構成を簡略化することができ、また反対に当該シフトパターンｉの数を増加した場合、図８に示した平均値ＡＶｉの特性曲線を高密度に求めることができ、これにより係数Ｃを高精度に算出することができる。

そのうえ、例えば図８に示したような平均値ＡＶｉの特性曲線が得られる場合、上述した「予め算出しておいた係数Ｃを用いて初期サンプリング位相μｚｐｒを算出する」こと、及び「位相の変化範囲の上限を変更する」ことと組み合わせることにより、例えば位相の変化範囲の上限を１周期の５０％とし、シフトパターンｉの数を「２」としても、いずれかのシフトパターンが必ず線形区間ＬＡに含まれるため、初期サンプリング位相μｚｐｒを適切に算出することができる。

さらに上述の実施の形態においては、ＺＰＲ回路１５の位相誤差検出器７０ｓｉにより、ＰＲ等化部１１から出力された等化波形信号ｙｋｉを基に位相誤差Δτｉ′（ｋ）を出力するようにした場合について述べたが、本発明はこれに限らず、当該ＰＲ等化部１１によりＰＲ等化処理を施す前の位相変化信号θｉ（ｋ）を基に当該位相誤差Δτｉ′（ｋ）を出力するようにしても良い。

この場合、等化波形信号ｙｋｉを基に位相誤差Δτｉ′（ｋ）を出力する場合と比較して位相誤差の検出精度は若干低下するものの、ＰＲ等化部１１においてＰＲ等化器１１ｓｉを複数設ける必要がないため、位相同期部６の構成を簡略化することができる。

さらに上述の実施の形態においては、ＺＰＲ回路１５において位相誤差Δτｉ′（ｋ）の標準偏差σｉを算出し、当該標準偏差σｉが最小となるときのシフトパターンｉを選択するようにした場合について述べたが、本発明はこれに限らず、例えば分散σ^２ｉを算出し、当該分散σ^２ｉが最小となるときのシフトパターンｉを選択する等、位相誤差Δτｉ′（ｋ）のばらつきの度合いを示す他の統計値を用いてシフトパターンｉを選択するようにしても良い。

さらに上述の実施の形態においては、ＺＰＲ回路１５において平均値ＡＶｉ及び標準偏差σｉを算出する際の母数Ｍを１００とするようにした場合について述べたが、本発明はこれに限らず、当該母数Ｍを有効な平均値ＡＶｉ及び標準偏差σｉを算出できる程度の任意の数としても良い。

さらに上述の実施の形態においては、ＰＲ等化部１１におけるＰＲ等化クラスをＰＲ（１２２１）とするようにした場合について述べたが、本発明はこれに限らず、ＰＲ（１１１）等の他のＰＲ等化クラスを用いるようにしても良い。この場合、ＰＲ等化クラスに応じて（１２）式におけるＰＲ＿Ｄの値を変化させることにより、適切な初期サンプリング位相μｚｐｒを算出することができる。

さらに上述の実施の形態においては、ＺＰＲ回路１５から「ｌｏｗ」レベルのｚｐｒイネーブル信号ｅｚを位相誤差検出器１２へ送出してディジタルＰＬＬ回路を「空回り」させることにより現位相を固定させるようにした場合について述べたが、本発明はこれに限らず、例えば当該ＺＰＲ回路１５から「ｌｏｗ」レベルのｚｐｒイネーブル信号ｅｚをインターポレータ１０へ供給し、当該インターポレータ１０において当該ｚｐｒイネーブル信号ｅｚに応じて現位相を固定させるようにしても良い。

さらに上述の実施の形態においては、光ディスク１００に記録されている任意のトラックからデータから読み出し始める際の位相を、ＺＰＲ回路１５によって算出された初期サンプリング位相μｚｐｒを用いて変化させるようにした場合について述べたが、本発明はこれに限らず、ＺＰＲ回路１５に加えて、既知パターンでなるデータから読み出し始める際の位相を極めて短時間で同期させ得るＶＴＤ回路も設けるようにし、読み出し始めるデータに既知パターンが含まれている場合に当該ＺＰＲ回路１５から当該ＶＴＤ回路に切り換えて位相を同期させるようにしても良い。

この場合、既知パターンのデータから読み出し始めるときにはＶＴＤ回路に切り換えることにより、ＺＰＲ回路１５のみを用いる場合よりも格段に短い時間で位相を同期させることができ、既知パターン以外のデータから読み出し始めるときには、当該ＺＰＲ回路１５を用いて最初に位相誤差を極力小さくしておき短時間で位相を同期させることができる。

さらに上述の実施の形態においては、光ディスク１００からデータを読み出す光ディスク装置１に本発明を適用するようにした場合について述べたが、これに限らず、磁気ディスクからデータを読み出す磁気ディスク装置や、磁気テープからデータを読み出す磁気テープ装置等、ディジタルＰＬＬ回路を用いて再生ＲＦ信号に対するサンプリングの位相を同期させてデータを再生する種々のデータ再生装置に適用してもよい。

そのうえ本発明は、有線通信や無線通信による種々の通信経路を経て受信した受信信号に対し、ディジタルＰＬＬ回路を用いてサンプリングの位相を同期させてデータを再生する種々のデータ再生装置に適用しても良い。

さらに上述の実施の形態においては、信号遅延手段としてのインターポレータ１０と、位相誤差検出手段としての位相誤差検出器７０ｓ０〜７０ｓ９と、統計値算出手段としての平均算出器７１ｓ０〜７１ｓ９及び標準偏差算出器７２ｓ０〜７２ｓ９と、初期位相誤差算出手段としての平均選択器７４及び初期位相算出器７５と、位相制御手段としてのインターポレータ１０とによって位相同期装置としての位相同期部６及びデータ再生装置としての光ディスク装置１を構成する場合について述べたが、本発明はこれに限らず、その他種々の回路構成でなる信号遅延手段と、位相誤差検出手段と、統計値算出手段と、初期位相誤差算出手段と、位相制御手段とによって位相同期装置及びデータ再生装置を構成するようにしても良い。

本発明の位相同期装置、位相同期方法及びデータ再生装置は、光ディスク装置の他、磁気ディスク装置や磁気テープ装置等でも利用できる。

本発明による光ディスク装置の構成を示すブロック図である。 位相同期部の構成を示すブロック図である。 Ｉｎｔｅｒｐｏｌａｔｏｒの構成を示すブロック図である。 位相誤差検出器の構成を示すブロック図である。 ＬＰＦ回路の構成を示すブロック図である。 ＮＣＯ回路の構成を示すブロック図である。 ＺＰＲ回路の構成を示すブロック図である。 位相に対する平均値及び標準偏差の関係を示す略線図である。 ＰＲ（１２２１）におけるアイパターンとサンプリングポイントの例を示す略線図である。 ＺＰＲ回路における信号出力タイミングを示すタイミングチャートである。 位相同期の様子（１）を示す略線図である。 位相同期の様子（２）を示す略線図である。 初期位相及び位相の同期の説明に供する略線図である。 既知のＮＲＺパターン（２Ｔパターン）の例を示す略線図である。

符号の説明

１……光ディスク装置、２……制御部、６……位相同期部、１０……Ｉｎｔｅｒｐｏｌａｔｏｒ、１１……ＰＲ等化部、１１ｓ０〜１１ｓ９……ＰＲ等化器、１２……位相誤差検出器、１３……ＬＰＦ回路、１４……ＮＣＯ回路、２０……ＦＩＲフィルタ部、２２……シフトレジスタ、３０……ゼロクロス検出器、３６……出力回路、５５……イネーブル信号生成部、７０ｓ０〜７０ｓ９……位相誤差検出器、７１ｓ０〜７１ｓ９……平均算出器、７２ｓ０〜７２ｓ９……標準偏差算出器、７４……平均選択器、７５……初期位相算出器、７６……タイマー、１００……光ディスク、ｘｋ……入力信号、θ０（ｋ）〜θ９（ｋ）……位相変化信号、ｙｋ、ｙｋ０〜ｙｋ９……等化波形信号、ｙｋ′……出力信号、Δτｋ、Δτ′ｋ……位相誤差、νｋ……タイミング差、μｋ……サンプリング位相、μｚｐｒ……初期サンプリング位相、ｅｎ……イネーブル信号、ｅｚ……ｚｐｒイネーブル信号、ＡＶｉ……平均値、σｉ……標準偏差、Ｃ……係数、ε……オーバーサンプリングレート。

Claims (8)

1. アナログの入力信号を周期的にサンプリングしてディジタルデータに変換する際の目標位相と実際にサンプリングする現位相との位相誤差を基に当該現位相を当該目標位相に近づける処理を繰り返すことにより最終的に当該現位相と当該目標位相とを同期させる位相同期装置において、
   上記入力信号を複数種類の遅延量だけ遅延させることにより当該入力信号の位相を複数通りに変化させた複数種類の位相変化信号でなる位相変化信号群を生成する信号遅延手段と、
   上記位相変化信号における上記目標位相と上記現位相との位相誤差をそれぞれ検出する位相誤差検出手段と、
   上記位相誤差検出手段によって位相変化信号毎にそれぞれ複数検出された上記位相誤差を基に、当該位相誤差の平均値及びばらつき度合いを当該位相変化信号毎にそれぞれ算出する統計値算出手段と、
   上記位相誤差のばらつき度合いを最も小さくする上記位相変化信号を選択し、当該選択された位相変化信号における上記位相誤差の平均値を基に、上記現位相と上記目標位相との差を表す予測値である初期位相誤差を算出する初期位相誤差算出手段と、
   上記初期位相誤差に応じて上記現位相を上記目標位相に近づける位相制御手段と
   を具えることを特徴とする位相同期装置。
2. 上記位相制御手段は、
   上記位相誤差検出手段により上記位相誤差の検出を開始してから上記初期位相誤差算出手段により上記初期位相誤差を算出するまでの間、上記現位相を上記目標位相に近づける処理を中断する
   ことを特徴とする請求項１に記載の位相同期装置。
3. 上記統計値算出手段は、
   上記ばらつき度合いとして位相変化信号毎における上記位相誤差の標準偏差又は分散を算出し、
   上記初期位相誤差算出手段は、
   上記標準偏差又は上記分散が最も小さい位相変化信号を選択して当該位相変化信号に基づいて上記初期位相誤差を算出する
   ことを特徴とする請求項１に記載の位相同期装置。
4. 上記信号遅延手段は、
   上記入力信号を遅延させる遅延素子を直列に複数接続した遅延部を具えると共に、上記入力信号と当該入力信号が各遅延素子によりそれぞれ遅延された遅延入力信号とを基に複数の信号算出部においてそれぞれ所定の演算を行うことにより上記位相変化信号群を生成する際に、当該入力信号及び当該遅延入力信号を複数の演算部で共有する
   ことを特徴とする請求項１に記載の位相同期装置。
5. 上記初期位相誤差算出手段は、
   上記選択された位相変化信号における上記位相誤差の平均値を基に当該位相誤差の変化分と当該平均値の変化分とに基づいて算出した係数を用いて上記初期位相誤差を算出する
   ことを特徴とする請求項１に記載の位相同期装置。
6. 上記初期位相誤差算出手段は、
   上記位相誤差の変化分と上記平均値の変化分とに基づいて予め算出した係数を記憶手段に記憶しておき、上記選択された位相変化信号における上記位相誤差の平均値を基に当該記憶手段から読み出した当該係数を用いて上記初期位相誤差を算出する
   ことを特徴とする請求項１に記載の位相同期装置。
7. アナログの入力信号を周期的にサンプリングしてディジタルデータに変換する際の目標位相と実際にサンプリングする現位相との位相誤差を基に当該現位相を当該目標位相に近づける処理を繰り返すことにより最終的に当該現位相と当該目標位相とを同期させる位相同期装置において、
   上記入力信号を複数種類の遅延量だけ遅延させることにより当該入力信号の位相を複数通りに変化させた複数種類の位相変化信号でなる位相変化信号群を生成する信号遅延ステップと、
   上記位相変化信号における上記目標位相と上記現位相との位相誤差をそれぞれ検出する位相誤差検出ステップと、
   上記位相誤差検出ステップによって位相変化信号毎にそれぞれ複数検出された上記位相誤差を基に、当該位相誤差の平均値及びばらつき度合いを当該位相変化信号毎にそれぞれ算出する統計値算出ステップと、
   上記位相誤差のばらつき度合いを最も小さくする上記位相変化信号を選択し、当該選択された位相変化信号における上記位相誤差の平均値を基に、上記現位相と上記目標位相との差を表す予測値である初期位相誤差を算出する初期位相誤差算出ステップと、
   上記初期位相誤差に応じて上記現位相を上記目標位相に近づける位相制御ステップと
   を具えることを特徴とする位相同期方法。
8. アナログの入力信号を周期的にサンプリングしてディジタルデータに変換する際の目標位相と実際にサンプリングする現位相との位相誤差を基に当該現位相を当該目標位相に近づける処理を繰り返すことにより最終的に当該現位相と当該目標位相とを同期させてデータを再生するデータ再生装置において、
   上記入力信号を複数種類の遅延量だけ遅延させることにより当該入力信号の位相を複数通りに変化させた複数種類の位相変化信号でなる位相変化信号群を生成する信号遅延手段と、
   上記位相変化信号における上記目標位相と上記現位相との位相誤差をそれぞれ検出する位相誤差検出手段と、
   上記位相誤差検出手段によって位相変化信号毎にそれぞれ複数検出された上記位相誤差を基に、当該位相誤差の平均値及びばらつき度合いを当該位相変化信号毎にそれぞれ算出する統計値算出手段と、
   上記位相誤差のばらつき度合いを最も小さくする上記位相変化信号を選択し、当該選択された位相変化信号における上記位相誤差の平均値を基に、上記現位相と上記目標位相との差を表す予測値である初期位相誤差を算出する初期位相誤差算出手段と、
   上記初期位相誤差に応じて上記現位相を上記目標位相に近づける位相制御手段と
   を具えることを特徴とするデータ再生装置。
   

Images