JP4837778B2 - 再生信号処理装置及び映像表示装置 - Google Patents

Description

本発明は、主に光ディスクなどの記録媒体から読み出された再生信号から、その信号に含まれるタイミング情報を抽出する機能を必要とする再生信号処理装置、及びこれを備えた映像表示装置に関するものである。

従来の再生信号処理装置では、記録データと同期したクロックを抽出するために、例えば特許文献１では、入力される再生信号をＡ／Ｄ変換器によって量子化し、量子化されたデータをもとに周波数誤差及び位相誤差をデジタル回路により算出し、そのデジタル補正量をＤ／Ａ変換器を用いてアナログ値に変換しＶＣＯ（電圧制御発振器）の発振周波数制御を行っている。図２０に、フィードバック型タイミング抽出装置のブロック構成を示す。このようなフィードバック型の制御を行うことにより、Ａ／Ｄ変換器及びデジタル部を駆動するクロックと再生信号の同期を図っている。データの復号に関しては、クロックと量子化されたデータとの同期がとれるようになっているので、このデータをもとに復号処理を行うことが可能である。

これに対し、固定レートで動作する周波数シンセサイザを用いたフィードフォワード型制御方式を用いた再生信号処理装置についても、例えば特許文献２により検討されている。図２１にフィードフォワード方式のブロック構成を示す。この方式では、一定周期（固定レート）のクロックで再生信号を量子化するＡ／Ｄ変換器を用い、量子化されたデジタルデータ系列と固定レートクロックとをもとに同期クロックのエッジ位置を推定し、量子化データの補間処理を行うと共に、固定ＣＬＫを間引いて擬似的に同期した擬似同期クロックＤａｔａ ＣＬＫを生成し、これらのデータと擬似同期クロックとを用いて復号処理を行っている。

特開２００２−８３１５号公報 特開平８−１６１８２９号公報

しかしながら、特許文献１に記載の従来のフィードバック型の構成では、高速再生が必要な場合には、デジタル回路にはタイミング補償のためのパイプラインレジスタが必要となるため、クロックレイテンシが増加する。このため、フィードバック型の構成では、ループの安定性が損なわれやすいという課題があった。また、同期クロックを抽出する際には、周波数引き込み、位相引き込み及び位相トラッキングからなるプロセスが時系列に必要であり、データの同期が取れるのは、図２２にその様子を示すように、位相トラッキング動作となってからであった。このため、同期データを抽出するために必要となる同期クロックが安定になるまで、長時間を有するという課題があった。

これに対し、フィードフォワード型の制御は、量子化したデータ系列から補正量を算出して、既に量子化されたデータ系列に対して補正処理を施す方式であるので、クロックレイテンシの影響を受けず、高速再生に適している。

しかしながら、このフィードフォワード型の制御方式では、常に固定レートで動作するクロック（通常このクロック生成には周波数シンセサイザ等が使用される）が必要であり、このクロックの周波数は、再生信号のチャネル周波数（チャネルレート）に対してオーバーサンプルになっていることが前提となる。従って、一旦、再生信号のチャネル周波数（チャネルレート）が決定すると、固定レートで動作するクロックが、それよりも高い周波数となるように設定しておく必要がある。従って、再生信号のチャネル周波数（チャネルレート）が時間的に変化するような場合や、ランダムシークアクセスが発生するような場合では、再生信号のチャネル周波数（チャネルレート）の最大値より高い周波数に固定レートクロックは設定される。このように固定レートクロックをチャネル周波数の最大値よりも高い周波数に設定した場合には、図２３に示すように、再生速度が連続的に変化する場合での図２１における固定クロックＣＬＫと擬似同期クロックＤａｔａ ＣＬＫとの関係から判るように、再生速度が速い場合には、固定クロックを間引くタイミング間隔が狭くて（間引くクロック数が少なくて）消費電力の増加は少ない一方、再生速度が遅く再生信号のチャネル周波数（チャネルレート）が低い場合には、必要以上にオーバーサンプルすることとなって、固定クロックを間引く間隔が広くなる（間引くクロック数が多い）ため、必要以上にデジタル回路を高速に動作させることとなり、システム的に考えた場合、消費電力の増加を招くこととなる。

更に、フィードフォワード型の制御では、Ａ／Ｄ変換器の出力段に一定クロックで動作するデジタル型の波形等化器を接続する場合には、再生レートに応じて波形等化器の係数等の設定を変更する必要があるため、制御が複雑になるという課題も生じる。また、周波数シンセサイザを用いる場合には、急峻な周波数変動に追従させるために、周波数シンセサイザ自体の出力クロックの発振周波数を変化させようとしたとき、応答が遅くなる場合も考えられる。

そこで、例えば再生信号処理装置としてフィードフォワード型の制御のものを採用することにより、フィードバック制御方式と較べてクロックレイテンシ増加に対する安定性の改善及びデータ同期の高速化を図りながら、更にこのフィードフォワード型の制御において、生成するクロックの周波数を可変制御することにより、再生信号のチャネル周波数（チャネルレート）が時間変化しても、この時間変化に対応して常に生成するクロックの周波数を再生信号のチャネル周波数よりも若干オーバーサンプルな状態に設定し、これにより、必要以上にデジタル回路を高速に動作させることをなくして、消費電力の増加を抑制する提案が考えられる。

しかしながら、前記の提案では、生成するクロックの周波数が再生信号のチャネル周波数よりも若干オーバーサンプルとなった状態において、生成するクロックの周波数を更に微調整した際に、その調整されたクロックで量子化されたデータ系列を補正処理する復号処理系の安定性が弱い場合には、このクロック周波数の微調整に起因して、それまで良好に行われていた復号処理が良好に行われなくなる懸念がある。

本発明は、このような懸念に対処することとして、その目的は、再生信号処理装置としてフィードフォワード制御型を採用しつつ、復号処理系の安定性が弱い場合であっても、良好な復号処理を維持しながら、クロック周波数の微調整を行い得るようにすることにある。

前記の目的を達成するため、本発明では、クロック周波数の微調整を行う際に、そのクロック周波数の変化を極く小さくできるようにして、良好な復号処理を維持することとする。

具体的に、請求項１記載の発明の再生信号処理装置は、再生信号から記録タイミングを抽出する再生信号処理装置において、設定されるデジタル値に応じた周波数のクロックを出力するクロック生成手段と、前記クロック生成手段の出力クロックのタイミングで前記再生信号を量子化して出力する量子化手段と、前記量子化手段で量子化された再生信号に基づいて、前記再生信号の再生周波数と前記クロック生成手段の出力クロックとの周波数比率を算出する周波数比率算出手段と、前記量子化手段で量子化された再生信号に基づいて、位相補正値を算出する位相補正値算出手段と、前記周波数比率算出手段で算出された周波数比率と前記位相補正量算出手段で算出された位相補正値とに応じて、前記記録タイミングに擬似的に同期した擬似同期クロックと前記擬似同期クロックの位相を生成する擬似同期クロック生成手段と、前記周波数比率算出手段の周波数比率の値が所定値又は所定範囲内にあるか否かの予め設定した条件を満足しているとき、前記クロック生成手段の出力クロックを用いて変調成分を生成し、この変調成分により前記設定されるデジタル値を更新する変調手段とを備えたことを特徴とする。

請求項２記載の発明は、前記請求項１記載の再生信号処理装置において、前記変調手段は、前記周波数比率算出手段の周波数比率が前記予め設定した条件を満足しているとき、前記設定されるデジタル値の変化が緩やかになるように、前記変調成分を生成することを特徴とする。

請求項３記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記量子化手段と前記周波数比率算出手段との間に配置され、前記量子化手段で量子化された再生信号を等化する等化手段を備え、前記等化手段で等化された再生信号は前記周波数比率算出手段に出力されることを特徴とする。

請求項４記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記周波数比率算出手段は、前記量子化手段の出力系列に含まれる特定パターン、特定パターンの出現間隔又はその双方を前記クロック生成手段の出力クロックに基づいて計測し、その計測値に基づいて、前記再生信号の再生周波数と前記クロック生成手段の出力クロックとの周波数比率を算出することを特徴とする。

請求項５記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記予め設定した条件は、前記周波数比率に基づいてこの周波数比率が安定している周波数ロックが検出された後、前記周波数比率の値と所定値とを大小比較することによって判定されることを特徴とする。

請求項６記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記予め設定した条件は、前記周波数比率に基づいてこの周波数比率が安定している周波数ロックが検出された後、前記周波数比率の値が所定の範囲内にあるか否かを判別することによって判定されることを特徴とする。

請求項７記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記変調手段の変調速度は、前記設定されるデジタル値に応じて設定されることを特徴とする。

請求項８記載の発明は、前記請求項５又は６記載の再生信号処理装置において、前記周波数ロックは、前記周波数比率算出手段の出力変動に基づいて検知されることを特徴とする。

請求項９記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記設定されるデジタル値は、前記周波数比率が安定している周波数ロックが検知されない場合において、前記クロック生成手段の出力クロックの周波数が前記再生信号の再生周波数よりも低いときには、前記周波数比率算出手段の周波数比率に応じた値、又はこの周波数比率に応じた値に所定オフセットを加算した値に設定されて、前記クロック生成手段の出力クロックの周波数が前記再生信号の再生周波数よりも高くなるように制御されることを特徴とする。

請求項１０記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記設定されるデジタル値は、再生中に、前記周波数比率が安定している周波数ロックが検知されなくなった場合において、前記再生信号の再生周波数に対する前記クロック生成手段の出力クロックの周波数の比率が予め設定された範囲よりも高いときには、前記周波数比率算出手段の周波数比率、又はこの周波数比率に応じた値に所定オフセットを減算した値に設定されて、前記再生信号の再生周波数に対する前記クロック生成手段の出力クロックの周波数の比率が前記予め設定された範囲内に収まるように制御されることを特徴とする。

請求項１１記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記変調手段は、再生中に、前記周波数比率が安定している周波数ロックが検知できなくなった場合には、生成する変調成分の値をホールドすることを特徴とする。

請求項１２記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記クロック生成手段は、Ｄ／Ａ変換器と電圧制御発振器との組合せ、又は電流制御発振器により、構成されることを特徴とする。

請求項１３記載の発明は、前記請求項１又は２記載の再生信号処理装置と、前記再生信号処理装置により得られた結果に基づいて、音声データ及び映像データを含む受信信号を復号する信号処理回路とを有するＬＳＩと、前記ＬＳＩからの復号信号を受けて、復号された音声データを発音すると共に、復号された映像データを表示するディスプレイ端末とを備えたことを特徴とする。

請求項１４記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記再生信号は、無線の通信路、光ファイバ若しくは同軸ケーブル、又は電力線を含む通信路を経て供給されることを特徴とする。

請求項１５記載の発明は、前記請求項１又は２記載の再生信号処理装置において、前記再生信号は、ＤＶＤディスク、ＣＤディスク又はＢｌｕ−ｒａｙディスクを含む光ディスクから供給されることを特徴とする。

以上により、請求項１〜１５記載の発明では、フィードフォワード制御方式の再生信号処理装置であるので、フィードバック制御方式と較べてクロックレイテンシ増加に対する安定性の改善及びデータ同期の高速化を図ることができ、更には、クロック生成手段が、設定されるデジタル値に応じてクロック周波数を変更するので、システムの消費電力の最適化及び制御の簡易化を図ることができると共に、周波数比率算出手段で算出した周波数比率が設定条件を満たした周波数ロック状態になると、クロック生成手段のクロックを用いて変調成分を生成するので、この変調成分の変化を極く小さくすれば、この変調成分で前記デジタル値が更新されて、クロック生成手段のクロック周波数の変化が緩やかになり、これにより、このクロック周波数の変化が復号処理の応答性に与える影響が小さくなるので、良好な復号処理が維持されることになる。

以上説明したように、請求項１〜１５記載の発明によれば、フィードフォワード制御方式の再生信号処理装置において、フィードバック制御方式と較べてクロックレイテンシ増加に対する安定性の改善及びデータ同期の高速化を図りながら、システムの消費電力の最適化及び制御の簡易化を図ることができ、更には、良好な復号処理を維持しつつクロック周波数の微調整を行うことが可能である。

本発明の第１の実施形態の再生信号処理装置を示すブロック図である。 ＤＶＤ−ＲＯＭのデータフォーマットを示す図である。 同実施形態の再生信号処理装置に備える周波数比率算出部の構成例を示す図である。 再生信号のチャネルビット周期で規格化したクロック生成部の出力クロックの位相状態を示す図である。 同実施形態の再生信号処理装置に備える位相補正量算出部の補正量とＡ／Ｄ変換器２の出力サンプル値との関係を示す図である。 同実施形態の再生信号処理装置に備える擬似同期クロック生成部の構成例を示す図である。 同擬似同期クロック生成部に備える平滑化フィルタの構成例を示す図である。 同擬似同期クロック生成部の動作プロセスを示す図である。 同実施形態の再生信号処理装置に備える変調データ生成部の構成例を示す図である。 同変調データ生成部に備える判定部の構成例を示す図である。 同変調データ生成部に備えるベースタイミング生成部の構成例を示す図である。 図２１の回路のタイミングチャートである。 図９における変調タイミング生成部６３と出力部６４の構成例を示す図である。 図９、図１３における変調データ生成部のタイミングチャート図である。 図１におけるデジタル値生成部７の構成例を示す図である。 図１に示す再生信号処理装置の動作プロセスを示す図である。 図１に示す再生信号処理装置の変形例を示すブロック図である。 同再生信号処理装置に備える波形等化器のゲイン特性の一例を示す図である。 図１の再生信号処理装置を備えた情報再生装置の全体概略構成を示すブロック図である。 従来の光ディスク再生装置などで用いられるフィードバック型タイミング抽出装置の構成を示すブロック図である。 従来の光ディスク再生装置などで用いられるフィードフォワード型タイミン抽出装置の構成を示すブロック図である。 従来のフィードバック型タイミング抽出装置において周波数引き込みから位相引き込みを経て位相トラッキングを行う場合のＡ／Ｄ変換器のＡ／Ｄ変換の様子を示したタイミングチャート図である。 従来のフィードフォワード型タイミン抽出装置において再生速度が変化する場合の擬似同期クロックの変化の様子を示すタイミングチャート図である。

以下、本発明の実施形態に関して図面を参照して詳細に説明する。

（実施形態１）
図１は、本発明のタイミング抽出装置の第１の実施形態を示したブロック図である。本実施形態のタイミング抽出装置は、光ディスクなどの記録媒体に記録されているデータを再生する際に得られるアナログ再生信号から、記録データとそのデータ記録タイミングとを抽出する情報再生装置における例を示している。

図１において、１はクロック生成部（クロック生成手段）であって、Ｄ／Ａ変換器１１と電圧制御発振器（ＶＣＯ）１２とにより構成される。尚、クロック生成部１はこの構成に限らず、電流制御発振器により構成しても良い。２はＡ／Ｄ変換器（量子化手段）、３は周波数比率算出部（周波数比率算出手段）、４は位相補正量算出部（位相補正量算出手段）、５は擬似同期クロック生成部（擬似同期クロック生成手段）、６は変調データ生成部（変調手段）、７はデジタル値生成部、８は周波数ロック検出部である。以下、各部について、その詳細な構成及び動作を説明する。

Ａ／Ｄ変換器２は、入力される再生信号に関し、クロック生成部１が出力するクロックに基づいてサンプリングを行い、量子化して出力する。

周波数比率算出部３は、Ａ／Ｄ変換器１の出力系列の中から特定パターン、又は特定パターンの出現間隔、又はその両方を、クロック生成部１が出力するクロックに基づいて計測し、その計測値をもとに再生信号のチャネル周波数（チャネルレート）とクロック生成部１の出力クロックとの周波数比率を算出する。特定パターンとしては、例えば再生信号がＤＶＤ、Ｂｌｕ−ｒａｙディスクやＣＤの場合にはシンクマークが用いられる。

図２に、ＤＶＤ−ＲＯＭのデータフォーマットを示す。ＤＶＤ−ＲＯＭに記録されるデータは、ＥＣＣブロック（Error Correction Coding Block）で構成されている。１ＥＣＣブロックは１６セクタからなり、１セクタは２６フレームから構成される。１フレームは１４８８チャネルビットのデータで構成され、そのヘッダ部分にはシンクマークが挿入されている。このシンクマークは、予め決められたビット間隔からなる特定パターンであり、ＤＶＤ−ＲＯＭの場合には、連続する１４チャネルビットの「１」と、連続する４チャネルビットの「０」とにより構成、又は、連続する１４チャネルビットの「０」と、連続する４チャネルビットの「１」とにより構成される。この時、シンクマークは１４８８チャネルビット毎に出現する。尚、シンクマークは、ＣＤの場合には、連続する１１チャネルビットの「０」と連続する１１チャネルビットの「１」、又はその逆の組み合わせであり、５８８チャネルビット毎に出現する。Ｂｌｕ−ｒａｙにおけるシンクマークは、連続する２チャネルビットの「０」と連続する９チャネルビットの「１」と連続する９チャネルビットの「０」、又はその逆の組み合わせであり、１９３２チャネルビット毎に出現する。このようなシンクマークはユーザデータ中には出現しないパターンである。従って、このシンクマークを利用することにより、再生信号のチャネル周波数（チャネルレート）とクロック生成部１の出力クロックとの周波数比率を容易に算出することができる。

図３に、周波数比率算出部３の構成例を示す。同図において、３１はシンクマーク検出器、３２は除算器、３３はシンクマーク設定値である。シンクマーク検出器はＡ／Ｄ変換器２の出力系列の中からシンクマークを検出する。但し、本構成では必ずしもＡ／Ｄ変換器２はチャネルビット周期で動作しているわけではないので、Ａ／Ｄ変換器２の出力系列を２値化し、その状態遷移間隔をもとにシンクマークの検出を行う。例えば、ＤＶＤ−ＲＯＭの場合、状態遷移の間隔の比率が１４：４（７：２）に比例した間隔となる場合、シンクマークが検出できたとすれば良い。このシンクマーク検出に関しては、マージンを持たせた設定にしても良い。このようにクロック生成部１の出力クロックで計測したシンクマークとチャネルビット周期でカウントしたシンクマーク（１４Ｔ＋４Ｔ：Ｔはチャネルビット周期）の比を求めることにより、再生信号のチャネル周波数（チャネルレート）とクロック生成部１の出力クロックとの周波数比率（又は周期比率）を算出することができる。

擬似同期クロック生成部５では、得られた周波数比率をもとに再生信号のチャネルビット周期に対するクロック生成部１のクロックの周期の周期比率を算出し、この周期比率に応じてクロック生成部１の出力クロックを間引いて擬似的に同期した擬似同期クロックを生成し、この擬似同期クロックの位相位置を算出する。尚、間引くタイミングに関しては、再生信号の揺らぎ（ジッタ）や再生信号のチャネル周波数の変動を考慮して、位相補正量算出部４の出力結果を反映させる必要がある。

図４に再生信号のチャネルクロックとクロック生成部１の出力クロックのタイミングチャートを示す。同図では、基準エッジを合わせており、再生信号のチャネル周波数（チャネルレート）に対して、クロック生成部１の出力クロックの周波数は２．５倍としている。同図に示す通り、再生信号のチャネルビット周期を１とした場合、クロック生成部１の出力クロックの位相状態は、０．４、０．８、０．２（実際は１．２となるが、再生信号のチャネルビット周期を基準とすると１．２−１＝０．２となる）となる。実際のシステムでは、クロック生成部１の出力クロックのエッジは基準点と一致しない場合がほとんどであるので、位相補正を行う必要がある。位相誤差に関しては、図５の位相補正量ｐｅｒｒを算出すれば良い。図５において、図中黒丸は理想サンプル値を、白丸はクロック生成部１の生成クロックを用いた再生信号のサンプル結果値を示し、再生信号のチャネル周波数（チャネルレート）とクロック生成部１の出力クロックとの周波数同士の比率が判っているので、位相誤差θ１、θ２は算出可能である。また、電圧値Ｖ１、Ｖ２はＡ／Ｄ変換器１の出力結果であるので、こちらも既知である。よって、位相補正量ｐｅｒｒは、

となる（但し、θ２＞θ１）。尚、位相補正量ｐｅｒｒに関しては、他の算出手法を用いても良い。このように位相補正量算出部４は、クロック生成部１の出力クロックと再生信号との間の位相補正量の算出を行う。

周波数ロック検出部８は、周波数比率算出部３が出力する周波数比率の変動を読み取って、周波数比率が安定しているか否かを判断し、安定しているとき周波数ロック信号を出力する。また、再生信号に周波数変動が発生し、周波数比率の変動が所定値を越えるような場合、又は周波数比率が大幅に変化した場合には、周波数ロックを解除する。また、周波数比率が１．０より小さい場合、すなわち再生信号のチャネル周波数よりクロック生成部１の出力クロックの周波数が低い場合には、周波数ロックを検知しない。尚、周波数ロック検出部８は、周波数比率が予め設定した範囲内に収まっていないような場合には、周波数ロックを検知しない機能を追加しても良い。

次に、擬似同期クロック生成部５の構成例を図６に示す。同図において、５１は位相補正量を平滑化する平滑化フィルタであり、周波数ロックが検知された後に動作する。この平滑化フィルタ５１は、例えば、図７に示すような比例演算を行う部分と、積分演算を行う部分とからなる構成が一般的である。図７において、周波数ロックが検出される前は、セレクタ５１１の出力が０となると共に、積分器も０にリセットされ、このブロックの出力は０となる。周波数ロック検出後、位相補正量は比例項と積分項とに分けて演算がなされる。比例項に関しては、乗算器５１２によってゲインＧｐ倍される。積分項に関しては、乗算器５１３によってゲインＧｉ倍した後に、積分器５１４によって積分演算がなされる。前記各項は、加算器５１５によって加算され、平滑化フィルタ５１の出力として次段に接続される加算器５２（図６参照）に出力される。加算器５２は、周波数比率（周期比率）と平滑化フィルタ５１の出力とを加算し、クロック生成部１の出力クロックの現時点の周期（チャネルビット周期を１として規格化した値）を出力する。

図６の擬似同期クロック生成部５において、エッジ生成回路５３は、クロック生成部１の出力クロックの現時点での周期に対してｍｏｄ１演算を行う。具体的には、入力される周期値の蓄積処理を行い、演算結果が「１」を超える場合は、「１」を減算したものを蓄積結果とする。例えば、図８に示す例では、クロック生成部１の出力クロックの周波数と再生レートとの周波数比率が１．３３（再生レートの周期を１として、周期比率に換算すると０．７５）の場合を示している。この場合、クロック生成部１の出力クロックの周期は一定値０．７５である。従って、エッジ生成回路５３は、クロック生成部１の出力クロックに同期して、０．７５の蓄積処理を行う。この場合、単に蓄積するだけでは、０、０．７５、１．５、…となるが、毎回ｍｏｄ１演算を行うので、蓄積結果は０、０．７５、０．５（１．５は１を超えるので１．５から１を減算した結果がｍｏｄ１演算結果となる）…となる。エッジ出力はｍｏｄ１演算を行った際に、減算処理を行った場合ＨＩとなる。また、位相はｍｏｄ１演算を行った結果となる。ＡＮＤ回路５４は、エッジ生成回路５３のエッジ出力とクロック生成部１の出力クロックとのＡＮＤ演算を行い、その結果を擬似同期クロックとして出力する。

次に、図１に示した変調データ生成部６の構成について説明する。図９に変調データ生成部６の構成例を示す。変調データ生成部６は、周波数ロック検出部８により周波数ロックが検知された後、周波数比率算出部３から入力される周波数比率（周期比率）が予め設定した条件を満足しているかに基づいて動作する。この動作は、結果を概述すると、前記設定条件を満足した周波数ロック後において、図１４の最下部に示すように、クロック生成部１の電圧制御発振器（ＶＣＯ）１２の発振周波数が緩やかに変化する（同図では上昇変化を例示している）ように変調データを生成するものである。以下、具体的に説明する。

図９に示した変調データ生成部６において、６１は判定部であって、入力される周波数比率（周期比率）がターゲットとなる周波数比率に対して大きいか小さいかを判定し、変調トリガ信号と変調の方向を示す信号（クロック生成部１の出力クロックの周波数を上げるのか下げるのか）とを出力する。判定部６１の具体的構成例を図１０に示す。尚、図１０における各レジスタの値は初期値（リセット時）として０が設定される。図１０において、減算器６１０は、入力される周波数比率とターゲット周波数比率との差を算出する。セレクタ６１１は、その差演算の結果Ｊの極性及び値に応じて、＋１、０、−１の何れかを出力する。例えば、ターゲット周波数比率が１．１であり、入力される周波数比率が１．２であった場合には、演算結果Ｊの値は０．１となり、セレクタ６１１の出力は−１となる。セレクタ６１１の出力は変調方向を意味しており、この例では、周波数比率がターゲットの周波数比率よりも高いので、周波数制御を低い方向に行う目的で−１が選択されている。セレクタ６１１の出力は、セレクタ６１２を介してレジスタ６１３に格納され、変調方向を示す信号として出力される。減算器６１０の出力が０でない場合には、比較器６１５の出力は１となり、変調トリガ信号の状態に応じて、変調トリガ信号の更新が行われる。この例では、変調完了信号によってセレクタ６１８の出力が０となり、変調トリガ信号を格納するレジスタ６１９の値が０の状態のときに、比較器６１５の出力が１ならば、論理演算回路６１６の出力Ｌの値が１となり、セレクタ６１７の出力が１となることにより、変調トリガ信号がアサートされる構成となっている。変調完了信号が入力されると、変調トリガ信号は０に設定される。前述した変調方向を示す信号は、変調トリガ信号のトリガエッジ（０から１に変化するタイミング）で更新される。尚、この例では、判定部６１の判定基準として、周波数比率がターゲット周波数比率と一致するか否かとしているが、ターゲット周波数比率を所定の範囲と設定し、その範囲内にある場合には変調を行わないような制御を行う構成としても良い。

図９の変調データ生成部６において、ベースタイミング生成部６２は、クロック生成部１へ入力されるデジタル値に応じて、変調の速度の基底となる基準タイミングを生成して出力する。このベースタイミング生成部６２の構成例を図１１に示す。ベースタイミング生成部６２は、カウンタ６２１、比較器６２２及びルックアップテーブル６２３により構成される。カウンタ６２１は、入力されるクロックに同期してインクリメント演算を行い、その値がルックアップテーブル６２３の出力と等しい時に、基準タイミングを示す信号を生成する。尚、この信号はカウンタ６２１のリセット信号としても使用される。ルックアップテーブル６２３は、入力されるデジタル値に応じて、対応するデジタル値を出力する。図１２にベースタイミング生成部６２のタイミングチャートの一例を示す。図１２では、入力されるデジタル値を２００と１００とした２つの場合を示している。この例では、クロック生成部１が前記入力されるデジタル値に応じてクロックの周波数を２倍変化させるものとしている。従って、デジタル値が２００の場合と１００の場合とではクロックの周期も２倍変化する。基準タイミングの間隔を時間ベースで考えて一律としたいような場合は、入力されるデジタル値に応じて、基準タイミング信号を生成するタイミング、すなわちカウンタ６２１をリセットするタイミングを変更する必要がある。この例では、ルックアップテーブル６２３によりデジタル値の変換を行うことにより、基準タイミング信号の発生の間隔を一律としている。これは、変調のタイミングを一律としたいような場合に必要となる。尚、マージンを取った設計を行えるのであれば、クロック生成部１へ入力されるデジタル値によらず、単にクロックの数を基準に基準タイミングを生成させても良い。

図９の変調データ生成部６において、変調タイミング生成部６３は、判定部６１から変調トリガが入力された場合、ベースタイミング生成部６２の出力に応じて、変調タイミングを示す信号を生成して出力する。出力部６４は、前記変調タイミング生成部６３が出力する変調タイミング信号の変調タイミングで、変調データを生成して出力する。

前記変調タイミング生成部６３及び出力部６４の具体的構成例を図１３に示し、また、図１４にそのタイミングチャートを示す。図１４のタイミングチャートでは、変調方向が＋１の場合を例として示している。周波数ロック後に、変調トリガが入力されると、加算器６３３、セレクタ６３４、レジスタ６３５からなる基底データ生成部６５０は、図１４に示すように加算器６３３の加算結果が基準タイミング信号を受ける毎に更新されて行く。基準タイミング信号でベースタイミング生成部６２の基底データが更新されるので、加算器６３６とレジスタ６３７とからなる蓄積器６６０の出力では、図１４に示すように、加算器６３６がオーバーフローする間隔が徐々に短くなる。このオーバーフロー信号が変調タイミング信号を表し、現在の変調方向（図１４の場合は「＋１」）に対応した変調データがセレクタ６４２により出力される。レジスタ６４５には、以前の変調成分の集計が格納されており、加算器６４３は、この値とセレクタ６４２の出力とを加算して変調データとして出力する。尚、加算器６３３がオーバーフローして変調完了信号が出力された変調完了時には、セレクタ６４４により加算器６４３の結果がレジスタ６４５へ格納される（図１４「６４５の出力」参照）。尚、変調データ生成部６は、変調動作中に周波数ロックが検知されなくなった場合は、生成する変調データの値をホールドする。

このように、セレクタ６４２の出力とレジスタ６４５の出力とを加算した結果が変調データとして変調データ生成部６の出力となる。ところで、このような変調が無い場合、クロック生成部１に入力されるデジタル値が１ＬＳＢ変化すると、このクロック生成部１のＶＣＯ１２の発振周波数は、ＤＡＣ１１の解像度に応じて１ＬＳＢ相当分だけ変化する。システムの小型化を達成しようとすると、ＤＡＣ１１の解像度は粗い方が良いが、ループの安定性を考慮すると、ある程度の解像度が必要とされる。解像度にマージンが無いような場合に、入力されるデジタル値に１ＬＳＢの変化を行うと、ループの安定性が弱いために、Ａ／Ｄ変換器２でのＡ／Ｄ変換が良好に行われず、ロックが外れてしまうなどの不具合が発生する可能性がある。従って、このトレードオフに対するマージンを確保する意味で、このような変調データ生成部６は非常に有用である。

続いて、図１のデジタル値生成部７を説明する。このデジタル値生成部７の構成例を図１５に示す。図１５のデジタル値生成部７において、判定部７１は、周波数ロック検出部８により周波数ロックが検出されない場合に、算出された周波数比率（周期比率）をもとに、再生信号のチャネル周波数よりもクロック生成部１の出力クロック周波数が高いか、低いかを判定する。低い場合は、判定部７１は、設定値７３の値をゲイン制御器７２により現在の周波数比率に応じてゲイン倍制御した結果がセレクタ７４の出力となるようにセレクト信号を生成する。セレクタ７４の出力は、加算器７５とレジスタ７６からなる蓄積器７９によって蓄積され、再生信号のチャネル周波数よりもクロック生成部１の出力クロックが高くなるように制御が行われる。加算器７７は、前記レジスタ７６の出力、初期値７８及び前記変調データ生成部６からの変調データを加算し、クロック生成部１に入力するデジタル値を生成する。また、再生中に再生信号のチャネル周波数に大幅な周波数変動が発生して周波数ロックが検知されなくなった際に、再生信号のチャネル周波数に対するクロック生成部１の出力クロック周波数が予め設定された範囲を越えているような場合には、判定部７１は、設定値７３の値をゲイン制御器７２により現在の周波数比率に応じてゲイン倍制御した結果がセレクタ７４の出力となるようにセレクト信号を生成し、周波数比率が設定値になるように又は設定範囲内に収まるように制御を行う。尚、図１５では、再生信号のチャネル周波数よりもクロック生成部１の出力クロック周波数が高い又は低い場合に、ゲイン制御器７２の出力をそのままセレクタ７４で選択するように構成したが、クロック生成部１の出力クロック周波数が再生信号のチャネル周波数よりも低い場合には、ゲイン制御器７２の出力値に所定オフセット値を加算し、その加算値をセレクタ７４で選択するようにする一方、クロック生成部１の出力クロック周波数が再生信号のチャネル周波数よりも高い場合には、ゲイン制御器７２の出力値に所定オフセット値を減算し、その減算値をセレクタ７４で選択するように構成しても良い。この場合には、クロック生成部１の出力クロック周波数の応答性をより一層向上させることが可能である。

図１６は、以上説明した再生信号処理装置の動作タイミングを示す。周波数ロックが検知されるまでの周波数引き込み区間は、周期比率が予め設置した範囲よりも十分小さい領域であるので、デジタル値生成部７の出力が急激に高く更新される。尚、再生中に周波数比率が設定範囲を越えて急激に変化したり、クロック生成部１の出力クロックの周波数が再生信号のチャネル周波数よりも低い場合には、同様の演算が行われる。周波数ロックの検知後は、位相補正量算出部４と変調データ生成部６とが動作することにより、擬似同期クロックによるＡ／Ｄ変換器２のサンプルが良好に行われたロック状態を保ったまま、周波数比率算出部３の出力が予め定めれらた値（又は範囲内の値）となるように動作する。

（第１の実施形態の変形例）
図１７〜図１９は、本発明の再生信号処理装置の第１の実施形態の変形例を示すブロック図である。

図１７では、図１に示した再生信号処理装置において、Ａ／Ｄ変換器２の出力段に波形等化器（等化手段）９が接続される。この波形等化器９は、図１８に示すように、入力される再生信号の周波数帯域のうち、振幅値の低い高周波数帯域での信号成分をブーストすることにより、波形等化する。このように波形等化器９により再生信号をデジタル領域で波形等化した後は、その波形等化後の再生信号が周波数比率算出部３及び位相補正量算出部４に入力されて、既述のように再生信号の処理が行われる。

図１９は、本再生信号処理装置を内蔵するＬＳＩを含んだ情報再生装置の全体概略構成を示すブロック図である。例えば、ＤＶＤ再生装置等に当てはめると、情報記録部１０１は記録媒体（ＤＶＤメディア）であり、情報読み出し部１０２は前記記録媒体から記録データを読み出すピックアップである。１０３は前記ピックアップに読み出された再生信号波形を用いて波形等化、誤り訂正、データ復調などを行う信号処理回路を含むＬＳＩである。このＬＳＩ１０３が出力する復号データとクロックとを用いて、ディスプレイ端末（図示せず）において情報の表示や音声への変換を行う。

尚、前記の説明では、ＤＶＤ等の記録媒体からの再生信号を入力した場合の例を説明したが、無線の通信路や、光ファイバ、同軸ケーブル、電力線路などの有線の通信経路を経て供給される信号を入力信号とする場合にも、本発明を適用することができる。

また、本発明の再生信号処理装置では、図１に示したように変調データ生成部６及びデジタル値生成部７を設けて、クロック生成部１に入力するデジタル値の設定制御をハードウェアにより構成したが、これ等の構成をソフトウェアで行う場合も含まれる。

以上説明したように、本発明では、フィードフォワード制御方式の再生信号処理装置において、フィードバック制御方式と較べてクロックレイテンシ増加に対する安定性の改善及びデータ同期の高速化を図りながら、システムの消費電力の最適化及び制御の簡易化を図ることができると共に、良好な復号処理を維持しつつクロック周波数の微調整を行うことが可能であるので、再生信号からデータやタイミング情報を抽出するような情報再生装置、例えば光ディスク再生システム等に有用である。

１ クロック生成部（クロック生成手段）
２ Ａ／Ｄ変換器（量子化手段）
３ 周波数比率算出部
（周波数比率算出手段）
４ 位相補正量算出部
（位相補正値算出手段）
５ 擬似同期クロック生成部
（擬似同期クロック生成手段）
６ 変調データ成部（変調手段）
７ デジタル値生成部
８ 周波数ロック検出部
９ 波形等化器（等化手段）
１１ Ｄ／Ａ変換器
１２ ＶＣＯ（電圧制御発振器）
３１ シンクマーク検出器
３２ 除算器
３３、６３２、７３ 設定値
５１ 平滑化フィルタ
５２、５１５、６３３、
６３６、６４３、７５、７７ 加算器
５３ エッジ生成回路
５４ ＡＮＤ回路
６１、７１ 判定部
６２ ベースタイミング生成部
６３、６３１ 変調タイミング生成部
７６ レジスタ
６４、６４１ 出力部
１０１ 情報記録部
１０２ 情報読出部
１０３ ＬＳＩ
５１１、６３４、
６４２、６４４、７４ セレクタ
５１２、５１３、７２ ゲイン制御器
５１４ 積分器
６１０ 減算器
６１１、６１２、６１７、６１８ セレクタ
６１３、６１９ レジスタ
６１４、６１６ 論理演算回路
６１５ 比較器
６２１ カウンタ
６２２ 比較器
６２３ ルックアップテーブル
６３５、６３７、６４５ レジスタ

Claims (15)

1. 再生信号から記録タイミングを抽出する再生信号処理装置において、
   設定されるデジタル値に応じた周波数のクロックを出力するクロック生成手段と、
   前記クロック生成手段の出力クロックのタイミングで前記再生信号を量子化して出力する量子化手段と、
   前記量子化手段で量子化された再生信号に基づいて、前記再生信号の再生周波数と前記クロック生成手段の出力クロックとの周波数比率を算出する周波数比率算出手段と、
   前記量子化手段で量子化された再生信号に基づいて、位相補正値を算出する位相補正値算出手段と、
   前記周波数比率算出手段で算出された周波数比率と前記位相補正量算出手段で算出された位相補正値とに応じて、前記記録タイミングに擬似的に同期した擬似同期クロックと前記擬似同期クロックの位相を生成する擬似同期クロック生成手段と、
   前記周波数比率算出手段の周波数比率の値が所定値又は所定範囲内にあるか否かの予め設定した条件を満足しているとき、前記クロック生成手段の出力クロックを用いて変調成分を生成し、この変調成分により前記設定されるデジタル値を更新する変調手段とを備えた
   ことを特徴とする再生信号処理装置。
2. 前記請求項１記載の再生信号処理装置において、
   前記変調手段は、
   前記周波数比率算出手段の周波数比率が前記予め設定した条件を満足しているとき、
   前記設定されるデジタル値の変化が緩やかになるように、前記変調成分を生成する
   ことを特徴とする再生信号処理装置。
3. 前記請求項１又は２記載の再生信号処理装置において、
   前記量子化手段と前記周波数比率算出手段との間に配置され、前記量子化手段で量子化された再生信号を等化する等化手段を備え、
   前記等化手段で等化された再生信号は前記周波数比率算出手段に出力される
   ことを特徴とする再生信号処理装置。
4. 前記請求項１又は２記載の再生信号処理装置において、
   前記周波数比率算出手段は、
   前記量子化手段の出力系列に含まれる特定パターン、特定パターンの出現間隔又はその双方を前記クロック生成手段の出力クロックに基づいて計測し、その計測値に基づいて、前記再生信号の再生周波数と前記クロック生成手段の出力クロックとの周波数比率を算出する
   ことを特徴とする再生信号処理装置。
5. 前記請求項１又は２記載の再生信号処理装置において、
   前記予め設定した条件は、
   前記周波数比率に基づいてこの周波数比率が安定している周波数ロックが検出された後、前記周波数比率の値と所定値とを大小比較することによって判定される
   ことを特徴とする再生信号処理装置。
6. 前記請求項１又は２記載の再生信号処理装置において、
   前記予め設定した条件は、
   前記周波数比率に基づいてこの周波数比率が安定している周波数ロックが検出された後、前記周波数比率の値が所定の範囲内にあるか否かを判別することによって判定される
   ことを特徴とする再生信号処理装置。
7. 前記請求項１又は２記載の再生信号処理装置において、
   前記変調手段の変調速度は、前記設定されるデジタル値に応じて設定される
   ことを特徴とする再生信号処理装置。
8. 前記請求項５又は６記載の再生信号処理装置において、
   前記周波数ロックは、
   前記周波数比率算出手段の出力変動に基づいて検知される
   ことを特徴とする再生信号処理装置。
9. 前記請求項１又は２記載の再生信号処理装置において、
   前記設定されるデジタル値は、
   前記周波数比率が安定している周波数ロックが検知されない場合において、
   前記クロック生成手段の出力クロックの周波数が前記再生信号の再生周波数よりも低いときには、
   前記周波数比率算出手段の周波数比率に応じた値、又はこの周波数比率に応じた値に所定オフセットを加算した値に設定されて、
   前記クロック生成手段の出力クロックの周波数が前記再生信号の再生周波数よりも高くなるように制御される
   ことを特徴とする再生信号処理装置。
10. 前記請求項１又は２記載の再生信号処理装置において、
    前記設定されるデジタル値は、
    再生中に、前記周波数比率が安定している周波数ロックが検知されなくなった場合において、
    前記再生信号の再生周波数に対する前記クロック生成手段の出力クロックの周波数の比率が予め設定された範囲よりも高いときには、
    前記周波数比率算出手段の周波数比率、又はこの周波数比率に応じた値に所定オフセットを減算した値に設定されて、
    前記再生信号の再生周波数に対する前記クロック生成手段の出力クロックの周波数の比率が前記予め設定された範囲内に収まるように制御される
    ことを特徴とする再生信号処理装置。
11. 前記請求項１又は２記載の再生信号処理装置において、
    前記変調手段は、
    再生中に、前記周波数比率が安定している周波数ロックが検知できなくなった場合には、生成する変調成分の値をホールドする
    ことを特徴とする再生信号処理装置。
12. 前記請求項１又は２記載の再生信号処理装置において、
    前記クロック生成手段は、
    Ｄ／Ａ変換器と電圧制御発振器との組合せ、又は電流制御発振器により、構成される
    ことを特徴とする再生信号処理装置。
13. 前記請求項１又は２記載の再生信号処理装置と、前記再生信号処理装置により得られた結果に基づいて、音声データ及び映像データを含む受信信号を復号する信号処理回路とを有するＬＳＩと、
    前記ＬＳＩからの復号信号を受けて、復号された音声データを発音すると共に、復号された映像データを表示するディスプレイ端末とを備えた
    ことを特徴とする映像表示装置。
14. 前記請求項１又は２記載の再生信号処理装置において、
    前記再生信号は、
    無線の通信路、光ファイバ若しくは同軸ケーブル、又は電力線を含む通信路を経て供給される
    ことを特徴とする再生信号処理装置。
15. 請求項１又は２記載の再生信号処理装置において、
    前記再生信号は、
    ＤＶＤディスク、ＣＤディスク又はＢｌｕ−ｒａｙディスクを含む光ディスクから供給される
    ことを特徴とする再生信号処理装置。

Images