JP4124798B2 - タイミング抽出装置、並びにこれを用いた情報再生装置及びdvd装置 - Google Patents

タイミング抽出装置、並びにこれを用いた情報再生装置及びdvd装置 Download PDF

Info

Publication number
JP4124798B2
JP4124798B2 JP2006552389A JP2006552389A JP4124798B2 JP 4124798 B2 JP4124798 B2 JP 4124798B2 JP 2006552389 A JP2006552389 A JP 2006552389A JP 2006552389 A JP2006552389 A JP 2006552389A JP 4124798 B2 JP4124798 B2 JP 4124798B2
Authority
JP
Japan
Prior art keywords
frequency
extraction device
timing extraction
output
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006552389A
Other languages
English (en)
Other versions
JPWO2007060765A1 (ja
Inventor
好史 岡本
山本  明
浩喜 毛利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP4124798B2 publication Critical patent/JP4124798B2/ja
Publication of JPWO2007060765A1 publication Critical patent/JPWO2007060765A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10222Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、光ディスクなどの記録媒体から読み出された再生信号から、その信号に含まれるタイミング情報を抽出するタイミング抽出装置に関する。
従来、光ディスク再生装置等で用いられるタイミング抽出装置は、例えば特許文献1に示されるフィードバック型タイミング抽出装置がある。このフィードバック型タイミング抽出装置は、図20に示すブロック構成のように、入力される再生信号をA/D変換器1によって量子化し、量子化されたデータをもとにオフセット補正部8を経て位相周波数比較器13において周波数誤差及び位相誤差を算出し、得られたデジタル補正量をループフィルタ14を経てD/A変換器(図示せず)でアナログ値に変換し、VCO(電圧制御発振器)15の発振周波数を制御するように構成されている。このようなフィードバック型の制御を行うことにより、A/D変換器1やデジタル部8、13、14を駆動するクロックと再生信号との同期を図るようになされている。データの復号に関しては、クロックと量子化されたデータとの同期がとれたので、この量子化データをもとに復号処理を行うことが可能である。
これに対し、固定レートで動作する周波数シンセサイザを用いたフィードフォワード型のタイミング抽出回路についても、特許文献2により検討がなされている。図21にフィードフォワード型タイミング抽出装置のブロック構成を示す。このフィードフォワード方式では、一定周期(固定レート)のクロックを生成出力する一定クロック発振器18の固定レートクロックで再生信号を量子化するA/D変換器1を用い、このA/D変換器1で量子化されたデジタルデータ系列と前記固定レートクロックとをもとに同期クロック演算回路17で同期クロックのエッジ位置を推定して、補間回路16で量子化データの補間処理を行うと共に、前記固定レートクロックを間引いて擬似的に同期したクロックData CLKを生成して、この補間処理後の量子化データと擬似同期クロックData CLKとを用いて復号処理を行う。
ここで、前記特許文献1に記載の従来のフィードバック型の構成では、高速再生が必要な場合には、デジタル回路にはタイミング補償のためのパイプラインレジスタが必要となるため、クロックレイテンシが増加する。このため、フィードバック型の構成ではループの安定性が損なわれ易いという課題がある。
これに対し、フィードフォワード型の制御は、量子化したデータ系列から補正量を算出して、既に量子化されたデータ系列に対して補正処理を施す方式であるので、クロックレイテンシの影響を受けない利点があり、従って、高速再生に適している。
特開2002−8315号公報 特開平8−161829号公報
ところで、このフィードフォワード型のタイミング抽出装置では、常に固定レートで動作するクロック(通常このクロック生成には周波数シンセサイザ等が使用される)が必要であり、このクロックの周波数は、再生信号の再生周波数(再生レート)に対してオーバーサンプルになっていることが前提となる。従って、一旦再生信号の再生周波数(再生レート)が決定すると、固定レートで動作するクロックが、それよりも高い周波数となるように設定しておく必要がある。従って、再生周波数(再生レート)が時間的に変化するような場合、再生周波数(再生レート)の最大値より高い周波数に固定レートクロックは設定される。このため、再生周波数(再生レート)が低い状態では、必要以上にオーバーサンプルすることとなり、システム的に考えた場合、消費電力の増加を招くこととなる。図22に、再生速度が連続的に変化する場合の、図21における固定CLKとData CLKの関係を示す。再生速度が速い場合は固定クロックを間引くタイミング間隔が狭くなる一方、再生速度が遅い場合には、固定クロックを間引く間隔が広くなるため、必要以上にデジタル回路を高速に動作させることとなり、消費電力が増大する。更には、A/D変換器の出力段に一定クロックで動作するデジタル型の波形等化器を接続する場合、再生レートに応じて波形等化器の係数等の設定を変更する必要があるため、制御が複雑になるという課題も生じる。
本発明は、前記従来の問題点に鑑み、その目的は、再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、再生周波数(再生レート)が時間的に変化する場合であっても、固定クロックを間引く割合を一定として、消費電力の最適化を図ると共に、A/D変換器の出力段に一定クロックで動作するデジタル型の波形等化器を接続する場合での制御の簡易化を図ることを可能とする。
前記目的を達成するため、本発明では、再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、クロック生成部の出力クロックと再生信号の再生周波数(再生レート)の周波数比率が一定となるように前記クロック生成部の分周率を調整する。
すなわち、請求項1記載の発明のタイミング抽出装置は、再生信号から、データとそのデータの記録タイミングとを抽出する情報再生装置におけるタイミング抽出装置において、設定される分周率に応じたクロックを生成して出力するクロック生成部と、前記クロック生成部の出力クロックのタイミングで再生信号を量子化して出力する量子化手段と、前記量子化手段の出力系列に含まれる特定パターン、特定パターンの出現間隔、又はその両方を前記クロック生成部の出力クロックに基づいて計測し、その計測値をもとに前記再生信号の再生周波数と前記クロック生成部の出力クロックの周波数との周波数比率を算出する周波数比率算出部と、前記量子化手段の量子化信号に対する前記クロック生成部の出力クロックの位相補正値を算出する位相補正量算出部と、前記周波数比率算出部で算出された周波数比率と前記位相補正量算出部で算出された位相補正量とを受けて、前記クロック生成部の分周率と、前記再生信号の再生周期に対する前記クロック生成部の出力クロックの周期とを算出して設定する制御部と、前記制御部の出力である前記再生信号の再生周期に対する前記クロック生成部の出力クロックの周期をもとに前記クロック生成部の出力クロックを間引いて、前記記録データの記録タイミングに擬似的に同期したクロックを生成する擬似同期クロック生成部とを備えることを特徴とする。
請求項2記載の発明は、前記請求項1記載のタイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記位相補正量算出部の位相補正量をもとに前記周波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新することを特徴とする。
請求項3記載の発明は、前記請求項1記載のタイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を超えた場合に、前記位相補正量算出部の位相補正量を用いて前記周波数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新することを特徴とする。
請求項4記載の発明は、前記請求項1記載のタイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が変化したときに前記周波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新することを特徴とする。
請求項5記載の発明は、前記請求項1記載のタイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を超えたときに前記周波数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新することを特徴とする。
請求項6記載の発明は、前記請求項1記載のタイミング抽出装置において、再生処理が開始した後、前記擬似同期クロック生成部の擬似同期クロックをもとに、前記量子化手段の出力系列に含まれる特定パターンの出現間隔を計測し、同期クロックで計測した場合の理想値と比較し、予め設定された回数連続して予め設定された値を超えた場合には、前記クロック生成部の分周率を更新させるリスタート信号を生成するリスタート信号生成部を備えたことを特徴とする。
請求項7記載の発明は、前記請求項1記載のタイミング抽出装置において、再生処理のスタート信号又はリスタート信号が入力された場合に、前記制御部が、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定した後に、前記周波数比率算出部の周波数比率が予め設定された回数連続して予め設定された値を超えたときに、リスタート信号を生成するリスタート信号生成部を備えたことを特徴とする。
請求項8記載の発明は、前記請求項1記載のタイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記クロック生成部の出力クロックの周波数が予め設定された周波数を下回らないように、前記クロック生成部の分周率を設定することを特徴とする。
請求項9記載の発明は、前記請求項1記載のタイミング抽出装置において、前記制御部は、前記位相補正量算出部の位相補正量を平滑化処理した結果と前記周波数比率算出部の周波数比率とを用いて、前記再生信号の再生周期に対する前記クロック生成部の再生周期を算出して、前記擬似同期クロック生成部に出力することを特徴とする。
請求項10記載の発明は、前記請求項1記載のタイミング抽出装置において、前記量子化手段の出力系列を「0」と「1」で2値化した場合、前記特定パターンの「0」と「1」の連続する比率は、前記記録データが記録されている媒体がDVD−ROM/RAMの場合14:4又は4:14、CDの場合は11:11、Blu−rayの場合は2:9:9又は9:9:2の比率であることを特徴とする。
請求項11記載の発明は、前記請求項1記載のタイミング抽出装置において、前記量子化手段の出力系列の前記特定パターンの出現間隔は、前記再生信号の再生レートで計測した場合、前記記録データが記録されている媒体がDVD−ROM/RAMの場合1488、CDの場合は588、Blu−rayの場合は1932であることを特徴とする。
請求項12記載の発明は、前記請求項1記載のタイミング抽出装置において、前記量子化手段の出力には、前記量子化手段の出力に含まれるオフセットを補正するためのオフセット補正手段が接続され、前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力の代わりに、前記オフセット補正手段の出力を用いて動作することを特徴とする。
請求項13記載の発明は、前記請求項1記載のタイミング抽出装置において、前記量子化手段の出力には、前記量子化手段の出力の波形等化を前記クロック生成部の出力クロックに基づいて行う波形等化手段が接続され、前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力の代わりに、前記波形等化手段の出力を用いて動作することを特徴とする。
請求項14記載の発明は、前記請求項1記載のタイミング抽出装置において、前記量子化手段の入力には、前記再生信号の波形等化又は高域雑音除去処理を行うアナログフィルタが接続され、前記制御部の出力である前記クロック生成部の分周率に応じて、前記アナログフィルタの等化特性又は遮断特性を変化させることを特徴とする。
請求項15記載の発明は、前記請求項1記載のタイミング抽出装置において、前記制御部の出力である前記クロック生成部の分周率は、整数部と小数部からなり、前記クロック生成部は、分数分周制御を行うことが可能な周波数シンセサイザであることを特徴とする。
請求項16記載の発明の情報再生装置は、前記請求項1記載のタイミング抽出装置と、前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号処理回路とを有することを特徴とする。
請求項17記載の発明のDVD装置は、前記請求項1記載のタイミング抽出装置と、前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号処理回路とを有することを特徴とする。
請求項18記載の発明は、前記請求項1記載のタイミング抽出装置において、前記再生信号は、無線の通信路、光ファイバ、同軸ケーブル又は電力線を含む通信経路を経て供給されることを特徴とする。
請求項19記載の発明は、前記請求項1記載のタイミング抽出装置において、前記再生信号は、DVDディスク、CDディスク又はBlu−rayディスクを含む光ディスクから供給されることを特徴とする。
以上により、請求項1〜19記載の発明では、再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、周波数比率算出部は、量子化手段の出力系列に含まれる特定パターン、又は特定パターンの出現間隔、又はその両方をクロック生成部の出力クロックに基づいて計測して、再生信号の再生周波数(再生レート)とクロック生成部の出力クロックの周波数比率とを算出する。そして、制御部は、クロック生成部に設定する分周率に関しては、前記算出された周波数比率に応じて、例えばこの算出された周波数比率が予め設定した周波数比率になるように、クロック生成部の分周率を更新する。従って、信号の再生速度が速く又は遅く変化しても、再生信号の周波数とクロック生成部の出力クロックの周波数とは常に一定の周波数比率に保持されるので、クロック生成部の出力クロックの間引き間隔を一定又は一定範囲内に設定することが可能となり、その結果、従来のように信号の再生速度の変化を考慮してクロック生成部の出力クロックを高い周波数の固定レートクロックとする場合に比べて、デジタル回路を高速に動作させる必要がなく、消費電力は低減される。
しかも、A/D変換器の出力段にデジタル型の波形等化器を接続する場合にも、そのデジタル型波形等化器の係数制御を一旦決定すれば、再生信号の周波数が変化しても波形等化器の周波数特性はほぼ同一であるので、制御が非常に簡素化される。
以上説明したように、本発明のタイミング抽出装置によれば、再生信号からタイミング情報を抽出するフィードフォワード型において、再生信号の再生周波数(再生レート)とクロック生成部の出力クロックの周波数との周波数比率を所望の一定値又は予め設定された範囲内の値となるように制御したので、システムの消費電力を最適化できると共に、制御の簡易化を図ることが可能なタイミング抽出装置を提供することが可能である。
以下、本発明の実施形態に関して図面を参照して詳細に説明する。
(実施形態1)
図1は、本発明のタイミング抽出装置の第1の実施形態を示したブロック図である。本実施形態のタイミング抽出装置は、光ディスクなどの記録媒体に記録されているデータを再生する際に得られるアナログ再生信号から、記録データとそのデータ記録タイミングとを抽出する情報再生装置における例を示している。図1において、1はA/D変換器、2は周波数比率算出部、3は位相補正量算出部、4は制御部、5は擬似同期クロック生成部、6は周波数シンセサイザ(クロック生成部)である。以下各ブロックに関して、その詳細動作について説明する。
A/D変換器1は入力される再生信号に関し、周波数シンセサイザ6の出力クロックに基づいてサンプリングを行い、量子化して出力する。
周波数比率算出部2は、A/D変換器(量子化手段)1の出力系列の中から特定パターン、又は特定パターンの出現間隔、又はその両方を周波数シンセサイザ6の出力クロックに基づいて計測し、その計測値をもとに再生信号の再生周波数(再生レート)と周波数シンセサイザ6の出力クロックとの周波数比率を算出する。特定パターンとしては、例えば再生信号がDVDやCDの場合にはシンクマークが用いられる。
図2にDVD−ROMのデータフォーマットを示す。DVD−ROMは、ECCブロック(Error Correction Coding Block)で構成される。1ECCブロックは16セクタからなり、1セクタは26フレームから構成される。1フレームは1488チャネルビットのデータで構成され、そのヘッダ部分にはシンクマークが挿入されている。このシンクマークは、予め決められたビット間隔からなる特定パターンであり、例えばDVD−ROMの場合には、連続する14チャネルビットの「1」と連続する4チャネルビットの「0」、又は連続する14チャネルビットの「0」と連続する4チャネルビットの「1」で構成される。この時、シンクマークは1488チャネルビット毎に出現する。尚、シンクマークは、CDの場合には、連続する11チャネルビットの「0」と連続する11チャネルビットの「1」、又はその逆の組み合わせであり、588チャネルビット毎に出現する。Blu−rayにおけるシンクマークは、連続する2チャネルビットの「0」と連続する9チャネルビットの「1」と連続する9チャネルビットの「0」、又はその逆の組み合わせであり、1932チャネルビット毎に出現する。このようなシンクマークはユーザデータ中には出現しないパターンである。従って、このシンクマークを利用することで、再生信号の再生周波数(再生レート)と周波数シンセサイザの周波数比率を算出することができる。
例えば、図3では、シンクマーク検出器21、除算器22、シンクマーク設定値23とで周波数比率算出部2を構成している。シンクマーク検出器21はA/D変換器1の出力系列の中からシンクマークを検出する。但し、本構成では必ずしもA/D変換器1はチャネルビット周期で動作しているわけではないので、A/D変換器1の出力系列を2値化し、その状態遷移間隔をもとにシンクマークの検出を行う必要がある。例えば、DVD−ROMの場合は状態遷移の間隔の比率が14:4(7:2)に比例した間隔となる場合に、シンクマークが検出できたとすれば良い。このシンクマーク検出に関しては、マージンを持たせた設定にしても良い。このように周波数シンセサイザ6の出力クロックで計測したシンクマークとチャネルビット周期でカウントしたシンクマーク(14T+4T:Tはチャネルビット周期)の比を求めることで、再生信号の再生周波数(再生レート)と周波数シンセサイザの周波数比率(又は周期比率)を算出することができる。
周波数比率算出部3の別の構成としては図4が考えられる。図4において、21はシンクマーク検出器、24はシンクマーク間隔カウンタ、22は除算器、25はシンクマーク間隔設定値である。図3の方式と異なり、この構成では、シンクマーク検出器21で検出した2つの連続するシンクマークの間隔を、周波数シンセサイザ6の出力クロックを用いてカウントした計測値(シンクマーク間隔カウンタ24の出力)を利用して、周波数比率(又は周期比率)を算出する。シンクマークは、DVD−ROMの場合1488チャネルビット毎に出現するので、これらを利用することで、より精度の高い周波数比率(又は周期比率)を算出することができる。
このように再生信号の再生周波数(再生レート)と周波数シンセサイザ6の出力クロックの周波数比率(又は周期比率)が算出できれば、再生周期に対する周波数シンセサイザ6の周期比率が算出できるので、擬似同期クロック生成部5にて、周波数シンセサイザ6の出力クロックを間引くタイミングが算出できる。尚、間引くタイミングに関しては、再生信号のジッタや周波数変動を考慮して位相補正量算出部3の出力結果を反映させる必要がある。
図5に再生信号のチャネルクロックと周波数シンセサイザ6の出力クロックのタイミングチャートを示す。図5では基準エッジを合わせており、再生信号の再生周波数(再生レート)に対して、周波数シンセサイザ6の出力クロックの周波数は2.5倍としている。図5に示すとおり、再生信号の再生周期を1とした場合、周波数シンセサイザ6の出力クロックの位相状態は、0.4、0.8、0.2(実際は1.2となるが、再生信号のチャネルビット周期を基準とすると1.2−1=0.2となる)となる。実際のシステムでは、周波数シンセサイザ6の出力クロックのエッジは基準点と一致しない場合がほとんどであるので、位相補正を行う必要がある。位相誤差に関しては、図6に示すように、基準値から再生信号のゼロクロスポイントまでの位相誤差値perrを算出すれば良い。図6において、再生信号の再生周波数(再生レート)と周波数シンセサイザ6の出力クロックの周波数との比率が判っているので、再生信号のゼロクロスポイント前後の2つのサンプル値の位相θ1、θ2は算出可能である。また、これ等の位相θ1、θ2での電圧値V1、V2は、A/D変換器1の出力結果であるので、こちらも既知である。よって、位相誤差値perrは、
Figure 0004124798
となる(但し、θ2>θ1)。この位相誤差値perrは、再生信号の再生周期を1として規格化された値で表現される。尚、位相誤差値perrに関しては、他の算出手法を用いても良い。このように位相補正量算出部3は、周波数シンセサイザ6の出力クロックと再生信号の間の位相補正量の算出を行う。
制御部4は、周波数比率算出部2の出力と位相補正量算出部3の出力とを入力とし、2つの制御信号を生成する。1つ目は、周波数シンセサイザ6の分周率である。2つ目は、擬似同期クロック生成部へ出力する再生信号の再生周期に対する周波数シンセサイザ6の出力クロックの周期である。この周期は、チャネルビット周期を1とした場合、現在の周波数シンセサイザ6の出力クロックの周期がいくつになるかを示す値である。図7に制御部4の構成例を示す。図7の構成では、周波数比率ロック検出器41は、スタート/リスタート信号が入力された後に周波数比率が定常になったか否かを検出する。このスタート/リスタート信号はシステムコントローラ(図示しない)から出力される制御信号である。平滑化フィルタ42は、位相補正量を平滑化する平滑化フィルタである。
前記平滑化フィルタ42の構成としては、例えば図8に示すような比例演算を行う部分と、積分演算を行う部分からなる構成が考えられる。図8において、周波数ロック検出がなされる前は、セレクタ421の出力が0となると共に、積分器も0にリセットされ、このブロックの出力は0となる。周波数ロック検出後、位相補正量は比例項と積分項に分けて演算がなされる。比例項に関しては、乗算器422によってゲインGp倍される。積分項に関しては、乗算器423によってGi倍した後に積分器424によって積分演算がなされる。各項は、加算器425によって加算処理が施され、平滑化フィルタ42の出力として次段に接続される加算器43に出力される。
そして、図7に示した制御部4において、加算器43は、前記周波数比率算出部2からの周波数比率と、前記平滑化フィルタ42の出力とを加算し、現在の周波数シンセサイザ6の出力クロックの周期(チャネルビット周期を1として規格化した値)を出力する。ターゲット周波数比率設定部44には、周波数シンセサイザ6の出力クロックの周波数と再生信号の再生周波数のターゲットとなる周波数比率が設定されており、このターゲット周波数比率は、周波数シンセサイザ6の出力クロックの周波数が予め設定された周波数を常に下回らないように考慮して予め設定される。分周率算出部45は、前記周波数比率算出部2で算出された周波数比率の情報と、前記ターゲット周波数比率設定部44のターゲット周波数比率とをもとに、周波数シンセサイザ6の分周率を算出する。図9は、この分周率算出に関する制御部4の動作プロセスを示す。「周波数比率算出結果がターゲット周波数比率となるように分周率を計算」というプロセスに関しては、現在の周波数比率がN1(=(現在の周波数シンセサイザ6の周波数/再生レート))、この時の周波数シンセサイザ6の分周率がDIV1、目標とする周波数比率がN2、この時の周波数シンセサイザ6の分周率がDIV2であるとすると、
Figure 0004124798
Figure 0004124798
となるので、周波数シンセサイザ6の分周率を式3で設定すると良い。尚、図9では、周波数比率ロック検出がなされた後、加算器43の出力変動をもとに分周率を再設定するようにしているが、平滑化フィルタ42の出力変動のみ、又は周波数比率の変動のみを用いて、周波数シンセサイザ6の分周率を再算出することでも、同様の効果が得られる。また、この変動に関しては、予め設定した閾値を超えた場合にのみ、分周率を再設定するように制御しても良い。
擬似同期クロック生成部5の構成を図10に示す。制御部4の出力であるシンセの周期はエッジ生成回路51に入力さる。AND回路52はエッジ生成回路と周波数シンセサイザ6の出力クロックとのAND演算を行い、その結果をデータクロックとして出力する。エッジ生成回路51は入力されるシンセ周期のmod1演算を行う。具体的には、入力されるシンセ周期の蓄積処理を行い、その際に、演算結果が「1」を超える場合は、「1」を減算したものを蓄積結果とする。例えば、図11に示す例では、周波数シンセサイザの周波数と再生レートの周波数比率が1.33(再生レートの周期を1として、周期比率に換算すると0.75)の場合を示している。この場合、シンセ周期は一定値0.75である。従って、エッジ生成回路51は、周波数シンセサイザ6の出力クロックに同期して、0.75の蓄積処理を行う。この場合、蓄積するだけでは0、0.75、1.5、…となるが、毎回mod1演算を行うので、mod1演算結果であるPhaseは0、0.75、0.5(1.5は1を超えるので1.5から1を減算した結果がmod1演算結果となる)、…となる。エッジ出力はmod1演算を行った際に、減算処理を行った場合HIとなる。Data CLKはこのエッジ出力と周波数シンセサイザ6の出力クロックのAND演算を行った結果である。
次に、周波数シンセサイザ6の構成例を図12に示す。ここでは、分数分周型の周波数シンセサイザを示している。61はリファレンス信号と周波数シンセサイザの出力クロックを変調した信号の位相/周波数を比較する位相周波数比較器、62はチャージポンプ、63はループフィルタ、64はVCO、65はVCO64の出力をN/N+1分周する分周器、66はパルススワローカウンタ、67はΔΣ変調器である。このような構成を用いることで、周波数シンセサイザの出力クロック周波数を、入力される分周率(整数部と分数部からなる)に応じた値に設定することが可能である。
尚、本実施形態では、クロック生成部として、分数分周型の周波数シンセサイザを用いて説明したが、代わりに、発振器と分周器と変調器からなるクロック生成部を用いても、同様の効果を得ることが可能である。この場合、分周器の分周率は、入力される分周率に応じて、変調器が生成する変調信号を使用する。変調器としてはΔΣ変調器が一般的である。
再生信号の再生周波数(再生レート)が変化する場合の本方式のタイミング抽出装置のタイミングチャートを図13に示す。このように周波数シンセサイザ6の分周率を再生信号の再生周波数(再生レート)に応じて、再生信号の再生周波数(再生レート)と周波数シンセサイザ6の周波数比率を一定(又は一定範囲内)に制御することにより、周波数シンセサイザ6の出力クロックに対するData CLKの間引き間隔を一定(又は一定範囲内)に設定することが可能である。
図14〜図18は、本発明のタイミング抽出装置の第1の実施形態の変形例を示すブロック図である。
図14では、図1に示したタイミング抽出装置において、コントローラ(図示せず)から入力されるスタート/リスタート信号を直接入力せず、スタート/リスタート生成部(リスタート信号生成部)71を介してスタート/リスタート信号を生成している。スタート/リスタート信号生成部71は、制御部4から出力される周波数比率ロック検出信号が検出された後、A/D変換器1の出力系列をData CLKでリサンプルし、シンクマーク又はシンクマークの出現間隔が同期クロックで計測した場合の理想値と等しくて正常に検出できているか否かを確認し、予め設定された回数連続して、予め設定した値を超えていた場合は、周波数シンセサイザ6の分周率を再設定するようにスタート/リスタート信号を生成する。
図15では、図1に示したタイミング抽出装置において、コントローラ(図示せず)から入力される再生処理のスタート/リスタート信号をスタート/リスタート生成部72に入力し、このスタート/リスタート生成部72を介してスタート/リスタート信号を生成している。前記スタート/リスタート信号生成部72は、制御部4から出力される周波数比率ロック検出信号が検出された後、A/D変換器1の出力系列を周波数シンセサイザ6の出力クロックでサンプルし、シンクマーク、又はシンクマークの出現間隔が正常に検出できているか否かを確認し、予め設定された回数連続して、予め設定された値を超えていた場合は、周波数シンセサイザ6の分周率を再設定するようにスタート/リスタート信号を生成するものである。
尚、図14及び図15に示したスタート/リスタート生成部71、72は、周波数比率算出部2の周波数比率が予め設定された回数連続して予め設定された値を超えたときに、リスタート信号を生成するように構成しても良い。
図16では、図1に示したタイミング抽出装置に対し、更にA/D変換器1の出力段にオフセット補正部8を接続し、再生信号のオフセット補正後にタイミング抽出演算を行う構成としている。
図17では、図1に示したタイミング抽出装置に対し、更にA/D変換器1の出力段にデジタル型波形等化器91を接続し、再生信号の波形等化処理をデジタル領域で行った後にタイミング抽出演算を行う構成としている。本構成では、再生信号の再生周波数(再生レート)と周波数シンセサイザ6の出力クロックの周波数比率が常に一定又は一定範囲内となるように制御を行うので、一旦、デジタル型波形等化器91の係数制御を決定したら、再生レートが変化しても周波数特性はほぼ同一であるので、制御が非常に簡素化できる。
図18では、図1に示したタイミング抽出装置に対し、更にA/D変換器1の前段にアナログフィルタ92を接続し、再生信号の波形等化処理又は高域雑音除去処理をアナログ領域で行った後に、タイミング抽出演算を行う構成としている。再生信号の再生周波数(再生レート)が変化する場合、アナログフィルタ92のフィルタ特性は、その変化に合わせて特性を調整する必要がある。本構成では、制御部4が出力する周波数シンセサイザ6の分周率に応じてアナログフィルタ92の等化特性、又は遮断特性を調整できる構成としているので、制御が非常に簡素化できる。
図19は、本タイミング抽出装置を内蔵するLSI12を含んだ情報再生装置の全体概略構成を示すブロック図である。DVD再生装置等に当てはめて説明すると、情報記録部10は記録媒体(DVDメディア)であり、情報読み出し部11はその記録媒体から記録データを読み出すピックアップであり、LSI12は前記ピックアップに読み出された再生信号波形を用いて波形等化、誤り訂正及びデータ復調などを行う信号処理回路(図示せず)を含む。このLSI12が出力する復号データと擬似同期クロックとを用いて、情報の表示や音声への変換を行う。
尚、前記の説明では、DVD等の記録媒体からの再生信号に含まれるタイミング情報を抽出する例を説明したが、無線の通信路や、光ファイバ、同軸ケーブル、電力線路などの有線の通信経路を経て供給される信号に含まれるタイミング情報を抽出する場合にも、本発明を適用することができる。
また、本発明のタイミング抽出装置では、例えば図7に示した制御部4に内蔵されるターゲット周波数比率設定部44及び分周率算出部45での分周率設定の制御をソフトウェアで行ってタイミング情報を抽出するようい構成しても良いのは勿論である。
以上説明したように、本発明では、フィードフォワード型のタイミング抽出装置において、再生信号の再生周波数(再生レート)とクロック生成部(周波数シンセサイザ)の出力クロックの周波数の周波数比率が所望の値(一定値、又は予め設定された範囲内の値)となるように制御する事で、システムの消費電力の最適化、また制御の簡易化を図ることが可能となる。従って、再生信号からタイミング情報を抽出するような情報再生装置、例えば光ディスク用のタイミング抽出装置等として有用である。
本発明の第1の実施形態におけるタイミング抽出装置のブロック図である。 DVDのデータフォーマットを示す図である。 図1における周波数比率算出部2の構成図である。 図1における周波数比率算出部2の別の構成図である。 チャネルビット周期で規格化した周波数シンセサイザ6の出力クロックの位相状態を示す図である。 位相補正部3の補正量とA/D変換器1の出力サンプルの関係を示す図である。 図1における制御部4の構成図である。 図7における平滑化フィルタ42の構成図である。 図7における制御部の動作プロセスを示す図である。 擬は似同期クロック生成部5の構成図である。 擬似同期クロック生成部5のタイミングチャートを示す図である。 図1における周波数シンセサイザ6の構成例を示す図である。 図1におけるタイミング抽出装置のタイミングチャートを示す図である。 図1に示すタイミング抽出装置の変形例を示すブロック図である。 図1に示すタイミング抽出装置の他の変形例を示すブロック図である。 図1に示すタイミング抽出装置の別の変形例を示すブロック図である。 図1に示すタイミング抽出装置の更に他の変形例を示すブロック図である。 図1に示すタイミング抽出装置の更に別の変形例を示すブロック図である。 図1に示すタイミング抽出装置を備えた情報再生装置の全体概略構成を示すブロック図である。 光ディスク再生装置等で用いられる従来のフィードバック型タイミング抽出装置の構成を示すブロック図である。 光ディスク再生装置等で用いられる従来のフィードフォワード型タイミン抽出装置の構成を示すブロック図である。 図21の回路のタイミングチャートを示す図である。
符号の説明
1 A/D変換器(量子化手段)
2、2a、2b 周波数比率算出部
3 位相補正量算出部
4 制御部
5 擬似同期クロック生成部
6 周波数シンセサイザ(クロック生成部)
8 オフセット補正部
10 情報記録部
11 情報読み出し部
12 タイミング抽出装置を組み込んだLSI
13、61 位相周波数比較器
14、63 ループフィルタ
15 発振器
16 補間回路
17 同期クロック演算回路
18 一定クロック発振器
21 シンクマーク検出器
22 除算器
23、25 設定値
24 シンクマーク間隔カウンタ
41 周波数比率ロック検出器
42 平滑化フィルタ
43、425 加算器
44 ターゲット周波数比率設定部
45 分周率算出部
51 エッジ生成回路
52 AND回路
62 チャージポンプ
64 VCO
65 分周器
66 パルススワローカウンタ
67 ΔΣ変調器
71、72 スタート/リスタート生成部(リスタート信号生成部)
91 波形等化器
92 アナログフィルタ
421 セレクタ
422、423 乗算器
424 積分器

Claims (19)

  1. 再生信号から、データとそのデータの記録タイミングとを抽出する情報再生装置におけるタイミング抽出装置において、
    設定される分周率に応じたクロックを生成して出力するクロック生成部と、
    前記クロック生成部の出力クロックのタイミングで再生信号を量子化して出力する量子化手段と、
    前記量子化手段の出力系列に含まれる特定パターン、特定パターンの出現間隔、又はその両方を前記クロック生成部の出力クロックに基づいて計測し、その計測値をもとに前記再生信号の再生周波数と前記クロック生成部の出力クロックの周波数との周波数比率を算出する周波数比率算出部と、
    前記量子化手段の量子化信号に対する前記クロック生成部の出力クロックの位相補正値を算出する位相補正量算出部と、
    前記周波数比率算出部で算出された周波数比率と前記位相補正量算出部で算出された位相補正量とを受けて、前記クロック生成部の分周率と、前記再生信号の再生周期に対する前記クロック生成部の出力クロックの周期とを算出して設定する制御部と、
    前記制御部の出力である前記再生信号の再生周期に対する前記クロック生成部の出力クロックの周期をもとに前記クロック生成部の出力クロックを間引いて、前記記録データの記録タイミングに擬似的に同期したクロックを生成する擬似同期クロック生成部とを備える
    ことを特徴とするタイミング抽出装置。
  2. 前記請求項1記載のタイミング抽出装置において、
    前記制御部は、
    再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記位相補正量算出部の位相補正量をもとに前記周波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新する
    ことを特徴とするタイミング抽出装置。
  3. 前記請求項1記載のタイミング抽出装置において、
    前記制御部は、
    再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を超えた場合に、前記位相補正量算出部の位相補正量を用いて前記周波数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新する
    ことを特徴とするタイミング抽出装置。
  4. 前記請求項1記載のタイミング抽出装置において、
    前記制御部は、
    再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が変化したときに前記周波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新する
    ことを特徴とするタイミング抽出装置。
  5. 前記請求項1記載のタイミング抽出装置において、
    前記制御部は、
    再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を超えたときに前記周波数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新する
    ことを特徴とするタイミング抽出装置。
  6. 前記請求項1記載のタイミング抽出装置において、
    再生処理が開始した後、前記擬似同期クロック生成部の擬似同期クロックをもとに、前記量子化手段の出力系列に含まれる特定パターンの出現間隔を計測し、同期クロックで計測した場合の理想値と比較し、予め設定された回数連続して予め設定された値を超えた場合には、前記クロック生成部の分周率を更新させるリスタート信号を生成するリスタート信号生成部を備えた
    ことを特徴とするタイミング抽出装置。
  7. 前記請求項1記載のタイミング抽出装置において、
    再生処理のスタート信号又はリスタート信号が入力された場合に、前記制御部が、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定した後に、前記周波数比率算出部の周波数比率が予め設定された回数連続して予め設定された値を超えたときに、リスタート信号を生成するリスタート信号生成部を備えた
    ことを特徴とするタイミング抽出装置。
  8. 前記請求項1記載のタイミング抽出装置において、
    前記制御部は、
    再生処理のスタート信号又はリスタート信号が入力された場合に、前記クロック生成部の出力クロックの周波数が予め設定された周波数を下回らないように、前記クロック生成部の分周率を設定する
    ことを特徴とするタイミング抽出装置。
  9. 前記請求項1記載のタイミング抽出装置において、
    前記制御部は、
    前記位相補正量算出部の位相補正量を平滑化処理した結果と前記周波数比率算出部の周波数比率とを用いて、前記再生信号の再生周期に対する前記クロック生成部の再生周期を算出して、前記擬似同期クロック生成部に出力する
    ことを特徴とするタイミング抽出装置。
  10. 前記請求項1記載のタイミング抽出装置において、
    前記量子化手段の出力系列を「0」と「1」で2値化した場合、前記特定パターンの「0」と「1」の連続する比率は、前記記録データが記録されている媒体がDVD−ROM/RAMの場合14:4又は4:14、CDの場合は11:11、Blu−rayの場合は2:9:9又は9:9:2の比率である
    ことを特徴とするタイミング抽出装置。
  11. 前記請求項1記載のタイミング抽出装置において、
    前記量子化手段の出力系列の前記特定パターンの出現間隔は、前記再生信号の再生レートで計測した場合、前記記録データが記録されている媒体がDVD−ROM/RAMの場合1488、CDの場合は588、Blu−rayの場合は1932である
    ことを特徴とするタイミング抽出装置。
  12. 前記請求項1記載のタイミング抽出装置において、
    前記量子化手段の出力には、前記量子化手段の出力に含まれるオフセットを補正するためのオフセット補正手段が接続され、
    前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力の代わりに、前記オフセット補正手段の出力を用いて動作する
    ことを特徴とするタイミング抽出装置。
  13. 前記請求項1記載のタイミング抽出装置において、
    前記量子化手段の出力には、前記量子化手段の出力の波形等化を前記クロック生成部の出力クロックに基づいて行う波形等化手段が接続され、
    前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力の代わりに、前記波形等化手段の出力を用いて動作する
    ことを特徴とするタイミング抽出装置。
  14. 前記請求項1記載のタイミング抽出装置において、
    前記量子化手段の入力には、前記再生信号の波形等化又は高域雑音除去処理を行うアナログフィルタが接続され、
    前記制御部の出力である前記クロック生成部の分周率に応じて、前記アナログフィルタの等化特性又は遮断特性を変化させる
    ことを特徴とするタイミング抽出装置。
  15. 前記請求項1記載のタイミング抽出装置において、
    前記制御部の出力である前記クロック生成部の分周率は、整数部と小数部からなり、
    前記クロック生成部は、分数分周制御を行うことが可能な周波数シンセサイザである
    ことを特徴とするタイミング抽出装置。
  16. 前記請求項1記載のタイミング抽出装置と、
    前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号処理回路とを有する
    ことを特徴とする情報再生装置。
  17. 前記請求項1記載のタイミング抽出装置と、
    前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号処理回路とを有する
    ことを特徴とするDVD装置。
  18. 前記請求項1記載のタイミング抽出装置において、
    前記再生信号は、無線の通信路、光ファイバ、同軸ケーブル又は電力線を含む通信経路を経て供給される
    ことを特徴とするタイミング抽出装置。
  19. 前記請求項1記載のタイミング抽出装置において、
    前記再生信号は、DVDディスク、CDディスク又はBlu−rayディスクを含む光ディスクから供給される
    ことを特徴とするタイミング抽出装置。
JP2006552389A 2005-11-28 2006-07-18 タイミング抽出装置、並びにこれを用いた情報再生装置及びdvd装置 Expired - Fee Related JP4124798B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005341734 2005-11-28
JP2005341734 2005-11-28
PCT/JP2006/314171 WO2007060765A1 (ja) 2005-11-28 2006-07-18 タイミング抽出装置、並びにこれを用いた情報再生装置及びdvd装置

Publications (2)

Publication Number Publication Date
JP4124798B2 true JP4124798B2 (ja) 2008-07-23
JPWO2007060765A1 JPWO2007060765A1 (ja) 2009-05-07

Family

ID=38067003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006552389A Expired - Fee Related JP4124798B2 (ja) 2005-11-28 2006-07-18 タイミング抽出装置、並びにこれを用いた情報再生装置及びdvd装置

Country Status (3)

Country Link
JP (1) JP4124798B2 (ja)
CN (1) CN101069240A (ja)
WO (1) WO2007060765A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098972B2 (en) 2007-04-05 2012-01-17 Panasonic Corporation Reproduced signal processor and video display
US8638436B2 (en) 2009-09-15 2014-01-28 Hochiki Corporation Smoke sensor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101461006A (zh) 2006-06-02 2009-06-17 松下电器产业株式会社 信息再生装置
JP2010211834A (ja) * 2007-06-29 2010-09-24 Panasonic Corp 情報再生信号処理装置
US8174949B2 (en) * 2009-07-02 2012-05-08 Lsi Corporation Systems and methods for format efficient timing recovery in a read channel

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368914B2 (ja) * 1992-03-19 2003-01-20 富士通株式会社 クロック回路及びこれを用いた磁気ディスク装置
JP3477941B2 (ja) * 1994-11-25 2003-12-10 ソニー株式会社 ディスク再生装置の信号処理回路
JPH08161829A (ja) * 1994-12-01 1996-06-21 Canon Inc デジタル情報再生装置及びデジタルpll装置
WO2000036602A1 (fr) * 1998-12-17 2000-06-22 Matsushita Electric Industrial Co., Ltd. Circuit de synchronisation de phase/stabilisation de frequence
JP2002008315A (ja) * 2000-06-22 2002-01-11 Matsushita Electric Ind Co Ltd 光ディスク装置
JP3609721B2 (ja) * 2000-12-19 2005-01-12 株式会社東芝 デジタルデータ再生装置及びデジタルデータ再生方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098972B2 (en) 2007-04-05 2012-01-17 Panasonic Corporation Reproduced signal processor and video display
US8638436B2 (en) 2009-09-15 2014-01-28 Hochiki Corporation Smoke sensor

Also Published As

Publication number Publication date
WO2007060765A1 (ja) 2007-05-31
CN101069240A (zh) 2007-11-07
JPWO2007060765A1 (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
JP4157145B2 (ja) 情報再生装置
JP4156595B2 (ja) 周波数制御装置、周波数制御方法、制御プログラム、情報再生装置および情報再生方法
US7433286B2 (en) Jitter detection apparatus
JP4178795B2 (ja) 変調装置および方法、dsv制御ビット生成方法、記録媒体、並びにプログラム
JP4124798B2 (ja) タイミング抽出装置、並びにこれを用いた情報再生装置及びdvd装置
JP4630334B2 (ja) タイミング抽出装置及び映像表示装置
JP3596827B2 (ja) ディジタルpll回路
KR100281951B1 (ko) 데이터 판독 방법, 데이터 판독 장치 및 기록 매체
JP4837778B2 (ja) 再生信号処理装置及び映像表示装置
JP4232207B2 (ja) 情報再生装置
KR20020064758A (ko) 압축 방법 및 장치, 신장 방법 및 장치, 압축 신장시스템, 기록 매체, 프로그램
JP4132804B2 (ja) 変調装置および方法、記録媒体、並びにプログラム
JP2000230947A (ja) デジタル位相制御ループにおける周波数検出方法
US7688687B2 (en) Timing extractor, and information playback apparatus and DVD device using the timing extractor
JP2003187533A (ja) 期待値生成ユニット及びデータ再生装置
JPWO2009069246A1 (ja) 位相比較器、pll回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置
JP2006344255A (ja) 位相誤差検出回路、位相同期ループ回路及び情報再生装置
US20100172629A1 (en) Reproduction signal processing device and video display device
JP4110389B2 (ja) 変調装置および変調方法、記録媒体、並びにプログラム
KR20030005315A (ko) 압축 방법 및 장치, 압축 해제 방법 및 장치, 압축/압축해제 시스템, 기록매체
JP2001319427A (ja) 情報再生装置
JP3101497U (ja) 位相ロックループ回路
JP2001156625A (ja) デジタルvco回路
JP2004326871A (ja) 位相誤差検出回路および情報再生装置
JP2008176834A (ja) 記録再生装置及び記録再生方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees