JP2008146696A - データ再生装置 - Google Patents
データ再生装置 Download PDFInfo
- Publication number
- JP2008146696A JP2008146696A JP2006329707A JP2006329707A JP2008146696A JP 2008146696 A JP2008146696 A JP 2008146696A JP 2006329707 A JP2006329707 A JP 2006329707A JP 2006329707 A JP2006329707 A JP 2006329707A JP 2008146696 A JP2008146696 A JP 2008146696A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- equalization
- error detection
- phase error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】再生信号の分解能が著しく低下した場合にも、安定して精度よくクロックを生成し、高速かつ安定したデータPLLを用いたデータ再生装置を提供する。
【解決手段】データ再生装置において、ピックアップ102の出力信号を所定のクロックでアナログ/デジタル変換するA/D変換器104と、A/D変換器104の出力信号を所望の特性に等化する波形等化回路105と、波形等化回路105の出力信号を最尤復号する最尤復号回路106と、クロックの位相誤差を検出する位相誤差検出回路107と、等化誤差を検出する等化誤差検出回路110と、位相誤差検出回路107の出力信号および等化誤差検出回路110の出力信号を加算する加算器111と、加算器111の出力信号により制御されてクロックを生成する電圧制御発振器114とを備えた。
【選択図】図1
【解決手段】データ再生装置において、ピックアップ102の出力信号を所定のクロックでアナログ/デジタル変換するA/D変換器104と、A/D変換器104の出力信号を所望の特性に等化する波形等化回路105と、波形等化回路105の出力信号を最尤復号する最尤復号回路106と、クロックの位相誤差を検出する位相誤差検出回路107と、等化誤差を検出する等化誤差検出回路110と、位相誤差検出回路107の出力信号および等化誤差検出回路110の出力信号を加算する加算器111と、加算器111の出力信号により制御されてクロックを生成する電圧制御発振器114とを備えた。
【選択図】図1
Description
本発明は、記録媒体、例えば光ディスクから読み出されるデータ信号により同期してクロック信号を生成するPLL(Phase Locked Loop)回路を有するデータ再生装置に関する。
入力波形より位相誤差情報を検出する回路において、波形振幅の中心レベルに相当する0レベルを横切るエッジの位相差により検出することが考えられるが、再生信号の分解能が著しく低下した場合に、クロックの精度の低下や正しいエッジ判別を行えないという問題があった。そこで、従来では、例えば、特開2006−127559号公報(特許文献1)にあるように、信号列の各値と閾値を比較することでエッジ検出を行い、閾値レベルより低い信号レベルを含むエッジの位相誤差情報を排除している。
特開2006−127559号公報
しかしながら、特許文献1で示される技術を用いた場合に、閾値より低い信号レベルにより求まる位相誤差情報を排除しており、信号列から得られる位相誤差情報が少なくなるため、PLLの位相を制御するためのフィードバックのゲインが減少してしまう。特に、BD(Blu−ray Disc)やHD DVDに見られる2Tのエッジは出現頻度が高い上に、分解能の著しい低下が顕著である。
そこで、本発明の目的は、再生信号の分解能が著しく低下した場合にも、安定して精度よくクロックを生成し、高速かつ安定したデータPLLを用いたデータ再生装置を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明によるデータ再生装置は、記録媒体に記録されたデータを読み出す読み出し回路と、読み出し回路の出力信号を所定のクロックでアナログ/デジタル変換するアナログ/デジタル変換器と、アナログ/デジタル変換器の出力信号を所望の特性に等化する波形等化回路と、波形等化回路の出力信号を最尤復号する最尤復号回路と、アナログ/デジタル変換器の出力信号によりクロックの位相誤差を検出する位相誤差検出回路と、最尤復号回路による最尤復号結果から得られる理想波形と波形等化回路による等化後の波形を比較して等化誤差を検出する等化誤差検出回路と、位相誤差検出回路の出力信号および等化誤差検出回路の出力信号を加算する加算器と、加算器の出力信号により制御されてクロックを生成するクロック生成回路とを備えたものである。
また、本発明によるデータ再生装置は、記録媒体に記録されたデータを読み出す読み出し回路と、読み出し回路の出力信号を所定のクロックでアナログ/デジタル変換するアナログ/デジタル変換器と、アナログ/デジタル変換器の出力信号を所望の特性に等化する波形等化回路と、波形等化回路の出力信号を最尤復号する最尤復号回路と、アナログ/デジタル変換器の出力信号によりクロックの位相誤差を検出する位相誤差検出回路と、最尤復号回路による最尤復号結果から得られる理想波形と波形等化回路による等化後の波形を比較して等化誤差を検出する等化誤差検出回路と、位相誤差検出回路の出力信号によりクロック位相同期を判定する位相誤差判定回路と、等化誤差検出回路の出力信号により等化収束を判定する等化誤差判定回路と、位相誤差判定回路の出力信号および等化誤差検出回路の出力信号に基づいて、位相誤差検出回路の出力信号および等化誤差検出回路の出力信号を選択して出力する選択回路と、選択回路の出力信号により制御されてクロックを生成するクロック生成回路とを備えたものである。
また、本発明によるデータ再生装置は、記録媒体に記録されたデータを読み出す読み出し回路と、読み出し回路の出力信号を所定のクロックでアナログ/デジタル変換するアナログ/デジタル変換器と、アナログ/デジタル変換器の出力信号を所望の特性に等化する波形等化回路と、波形等化回路の出力信号を最尤復号する最尤復号回路と、アナログ/デジタル変換器の出力信号によりクロックの位相誤差を検出する第1の位相誤差検出回路と、波形等化回路の出力信号によりクロックの位相誤差を検出する第2の位相誤差検出回路と、最尤復号回路による最尤復号結果から得られる理想波形と波形等化回路による等化後の波形を比較して等化誤差を検出する等化誤差検出回路と、第2の位相誤差検出回路の出力信号および等化誤差検出回路の出力信号を加算する加算器と、第1の位相誤差検出回路の出力信号によりクロック位相同期を判定する第1の位相誤差判定回路と、第2の位相誤差検出回路の出力信号によりクロック位相同期を判定する第2の位相誤差判定回路と、第1の位相誤差判定回路の出力信号および第2の位相誤差判定回路の出力信号に基づいて、第1の位相誤差検出回路の出力信号および加算器の出力信号を選択して出力する選択回路と、選択回路の出力信号により制御されてクロックを生成するクロック生成回路とを備えたものである。
また、本発明によるデータ再生装置は、記録媒体に記録されたデータを読み出す読み出し回路と、読み出し回路の出力信号を所定のクロックでアナログ/デジタル変換するアナログ/デジタル変換器と、アナログ/デジタル変換器の出力信号を所望の特性に等化する波形等化回路と、波形等化回路の出力信号を最尤復号する最尤復号回路と、アナログ/デジタル変換器の出力信号によりクロックの位相誤差を検出する位相誤差検出回路と、最尤復号回路による最尤復号結果から得られる理想波形と波形等化回路による等化後の波形を比較して等化誤差を検出する等化誤差検出回路と、位相誤差検出回路の出力信号によりクロックの位相を調整する第1のループフィルタと、等化誤差検出回路の出力信号によりクロックの位相を調整する第2のループフィルタと、第1のループフィルタおよび第2のループフィルタの出力信号を加算する加算器と、加算器の出力信号により制御されてクロックを生成するクロック生成回路とを備えたものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、再生信号の分解能が著しく低下した場合にも、安定して精度よくクロックを生成することが出来る。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1により、本発明の実施の形態1に係るデータ再生装置の構成について説明する。図1は本発明の実施の形態1に係るデータ再生装置の構成を示す構成図である。
図1により、本発明の実施の形態1に係るデータ再生装置の構成について説明する。図1は本発明の実施の形態1に係るデータ再生装置の構成を示す構成図である。
図1において、データ再生装置は、ディスク101、読み出し回路であるピックアップ102、スピンドルモータ103、A/D変換器104、波形等化回路105、最尤復号回路106、A/D変換後のデータにより位相誤差の検出を行う位相誤差検出回路107、最尤復号により得られる信号のレベルを基準値レベルとして生成する基準値生成回路108、基準値生成回路108の基準値レベルを理想波形として等化後の信号と比較して等化誤差を検出し波形等化回路105内のフィルタのタップ係数を制御する波形等化制御回路109、波形等化制御回路109内で検出された全等化誤差よりPLLへ出力する等化誤差を検出する等化誤差検出回路110、加算器111、ループフィルタ112、D/A変換器113、クロック生成回路である電圧制御発振器(VCO)114から構成されている。
ピックアップ102を介してディスク101より読み出されたアナログ信号は、A/D変換器104に入力されてデジタル信号に変換される。変換されたデジタル信号は、波形等化回路105、最尤復号回路106を介して復号されて復号データとして、信号処理回路(図示せず)へ出力する。
波形等化回路105は、適応型のフィルタにより構成されて、最尤復号結果から基準値生成回路108において信号の基準値を生成し、波形等化制御回路109において理想波形としての基準値と波形等化後の波形から等化誤差を検出し波形等化回路105内の適応型フィルタの特性が最適になるように制御を行う。
一方、A/D変換器104から出力される信号は位相誤差検出回路107において、位相誤差の検出を行い、加算器111を介して、ループフィルタへ出力される。その後、D/A変換器113を介して電圧制御発振器114に負帰還をかけることで、再生クロックを生成し、A/D変換器104のサンプル位相を制御する。
ここで、図2〜図5により、本発明の実施の形態1に係るデータ再生装置の位相誤差検出回路107および等化誤差検出回路110の一例について説明する。図2は本発明の実施の形態1に係るデータ再生装置の位相誤差検出回路の一例を示す図、図3は本発明の実施の形態1に係るデータ再生装置の等化誤差検出回路の一例を示す図、図4および図5は本発明の実施の形態1に係るデータ再生装置の等化誤差検出を示す波形図であり、パーシャルレスポンス特性としてPR(a、b、b、a)の場合を例にした等化誤差検出波形を示している。
図2において、位相誤差検出回路107は、遅延回路201、符号検出器202、加算器203、セレクタ204、E−OR回路205、積算器206、値比較器207、AND回路208から構成されている。
図3において、等化誤差検出回路110は、遅延回路501、PR符号検出器502、加算器503、セレクタ504から構成されている。
図2に示す位相誤差検出回路107では、A/D変換後のデータX0と、一時刻前のX1の2点間において、符号の比較を行い、中心レベルとしての0レベルを横切っている、すなわちエッジかどうかを判別する。エッジである場合は、各2点間の加算結果を位相間の誤差として検出することが出来る。
ただし、BD(Blu−ray Disc)やHD DVDに見られる2Tの信号レベルは、ジッタを多く含んでいるため、2Tを含むエッジから検出される位相誤差の精度が著しく低下し、逆にPLLに悪影響を及ぼす恐れがある。
そのため、スレッシュレベルVth(例えば、2Tの信号レベル)を設定し、スレッシュレベルより低い信号レベルを含むエッジにより検出される位相誤差を排除することで、上記問題を抑制することが出来る。しかし、BDやHD DVDにおいて、2Tの出現頻度が高いため、位相誤差を排除した分だけ、ループフィルタへのゲインの低下を招くことになってしまう。
そこで、位相誤差検出回路107の出力に加えて、等化誤差検出回路110の出力を用いてPLLの制御を行う。
図4、図5に示すように、PR(a、b、b、a)の場合、10種類の信号系列が存在し、7種類の信号レベルに分かれる。
波形等化制御回路109における波形等化回路105へ出力する等化誤差は、全レベルの基準値に対して演算するのに対して、PLLとしてのループフィルタへ出力する等化誤差として、エッジである“1100”、“0011”の基準値から得られる誤差のみを出力することにする。
等化誤差検出回路110では、記録符号より得られるPR符号基準値(図4、図5中の実線)と、波形等化回路105から出力される等化後の波形(図4、図5中の波線)を遅延回路501により最尤復号演算時の時間遅延を考慮して、時間軸的にそろえて波形レベルの比較を行う。立ち上がりエッジ波形(図4、図5中の時刻n+5、n+12)による等化誤差は、等化波形の波形レベルから“0011”基準値を引いたものを等化誤差として扱う。
一方、立ち下りエッジ波形(図4、図5中の時刻n+1、n+10)による等化誤差は、“1100”基準値より等化波形の波形レベルを引いたものとする。
これにより、位相誤差検出回路107で得られる位相誤差と同符号の情報を持った等化誤差を得ることが出来、位相誤差と同様にPLLを制御することが可能となる。
以上のように本実施の形態では、A/D変換後の波形から検出された位相誤差と、波形等化後の波形および最尤復号により得られる波形から検出された等化誤差を用いて、PLLの制御を行う。等化誤差を出力してPLLを制御することで、PLLに悪影響を及ぼす位相誤差を排除しても、等化誤差により補うことが出来るので、より安定かつ精度よくクロックを生成することが出来る。
なお、本実施の形態では、PR(a、b、b、a)の場合を例に等化誤差検出回路の動作について説明したが、異なるパーシャルレスポンス特性を持つ最尤復号回路により構成されたとしても、同様に実現できる。
(実施の形態2)
図6により、本発明の実施の形態2に係るデータ再生装置の構成について説明する。図6は本発明の実施の形態2に係るデータ再生装置の構成を示す構成図である。
図6により、本発明の実施の形態2に係るデータ再生装置の構成について説明する。図6は本発明の実施の形態2に係るデータ再生装置の構成を示す構成図である。
図6において、データ再生装置は、図1に示す実施の形態1のデータ再生装置の加算器111の代わりに、位相誤差判定回路601、等化誤差判定回路602、選択回路603を設けたものであり、その他の構成は、実施の形態1と同様である。
本実施の形態においては、位相誤差および等化誤差の出力は選択して行う。位相誤差検出回路107により検出された位相誤差は、位相誤差判定回路601において、位相ロック検出を行う。ここで、位相誤差信号は理想サンプル点からのずれ量から求めているため、ずれ量が0に近づけば近づくほど、入力されたアナログデータに対して生成されたクロックが同期しているものと考えられる。判定方法の一例として、位相誤差の値がある一定のスレッシュレベル以下に到達した際に、位相ロックと判定するものとする。同様に、等化誤差判定回路602では、等化誤差を用いて、波形等化の収束の度合いとして等化ロックの判定を行う。
そこで、位相ロックおよび等化ロックのロック信号を用いて、ループフィルタ112へ出力する誤差情報の選択を行う。
ここで、図7により、本発明の実施の形態2に係るデータ再生装置の選択回路603における切り替えのシーケンスの概略例について説明する。図7は本発明の実施の形態2に係るデータ再生装置の選択回路における切り替えのシーケンスの概略例を示す図である。
ディスクより読み出されたアナログデータの入力によりクロックの位相調整を開始し、位相誤差判定回路601で位相ロックしていない状態、つまりPLLシステムとして全く位相ロックしていない状態では常に位相誤差検出回路107による位相誤差をループフィルタへ出力する。
波形等化回路105や最尤復号回路106を介して等化誤差を検出するループと比較して、位相誤差の検出におけるループの遅延は短いため、クロックの位相調整における応答を早くすることが出来る。位相誤差判定回路601で位相ロックを検出すると、状態は遷移して等化誤差検出回路110による等化誤差をループフィルタへの出力として切り替える。
位相ロック後の等化誤差情報として、ほとんどアナログデータに同期しているクロックによりサンプルされている波形データから得られる誤差であるため、位相ロック前と比較して精度のよくい誤差情報を得ることが出来る。位相ロック後にのみ等化誤差出力に切り替えることで、より精度よくクロック生成を行うことが出来る。一方、トラックジャンプや外乱等により位相外れが発生した場合は、位相誤差や等化誤差が増大することになり、等化誤差判定回路602でアンロックを検出し、再び位相誤差検出回路107による位相誤差出力に遷移し、クロック位相の再調整を行う。
以上のように、本実施の形態では、A/D変換後の波形から検出された位相誤差と、波形等化後の波形および最尤復号により得られる波形から検出された等化誤差とを切り替えて、PLLの制御を行う。等化誤差を出力してPLLを制御することで、PLLに悪影響を及ぼす位相誤差を排除しても、等化誤差により補うことが出来るので、より安定かつ精度よくクロックを生成することが出来る。
なお、本実施の形態においては、図7で示すような内部の信号によりロック状態を検出して、自動的に位相誤差と等化誤差を切り替えることで説明したが、マイコンの制御等により強制的にどちらか一方のみを選択できるように構成しても同様に実現できる。
(実施の形態3)
図8により、本発明の実施の形態3に係るデータ再生装置の構成について説明する。図8は本発明の実施の形態3に係るデータ再生装置の構成を示す構成図である。
図8により、本発明の実施の形態3に係るデータ再生装置の構成について説明する。図8は本発明の実施の形態3に係るデータ再生装置の構成を示す構成図である。
図8において、データ再生装置は、図1に示す実施の形態1のデータ再生装置の加算器111の代わりに、波形等化後のデータにより位相誤差を検出する位相誤差検出回路2(701)、加算器702、位相誤差検出回路107の出力をA/D変換後、波形等化後の位相誤差から位相ロックを検出する位相誤差判定回路703、位相誤差検出回路2(701)の出力をA/D変換後、波形等化後の位相誤差から位相ロックを検出する位相誤差判定回路2(704)、選択回路705を設けたものであり、その他の構成は、実施の形態1と同様である。
本実施の形態においては、A/D変換後の波形より検出される位相誤差、波形等化時の等化誤差に加えて、波形等化後の波形より検出される位相誤差も用いてPLLを構成する。
A/D変換後および波形等化後の波形より検出される位相誤差により得られる位相ロック信号を用いて、ループフィルタ112への出力する誤差情報の選択を行う。
ここで、図9により、本発明の実施の形態3に係るデータ再生装置の選択回路705における切り替えのシーケンスの概略例について説明する。図9は本発明の実施の形態3に係るデータ再生装置の選択回路における切り替えのシーケンスの概略例を示す図である。
実施の形態2で説明した図7の例と同様に、A/D変換後の波形より得られる位相誤差から位相誤差判定回路703で位相ロックを検出すると、位相誤差検出回路107の位相誤差出力から遷移して、位相誤差検出回路2(701)による位相誤差と等化誤差検出回路110による等化誤差の加算出力に切り替える。
こうすることで、全く位相ロックしていない状態では、A/D変換後の波形からの位相誤差を用いる遅延量が最も短いループを用いて引き込みを開始し、位相ロック後は、波形等化回路105出力波形からの位相誤差および等化誤差を用いて精度よく位相調整を行う。
以上のように、本実施の形態では、A/D変換後の波形から検出された位相誤差と、波形等化後の波形および最尤復号により得られる波形から検出された位相誤差および等化誤差を切り替えて、PLLの制御を行う。位相誤差に加えて等化誤差を出力してPLLを制御することで、PLLに悪影響を及ぼす位相誤差を排除しても、等化誤差により補うことが出来るので、より安定かつ精度よくクロックを生成することが出来る。
(実施の形態4)
図10により、本発明の実施の形態4に係るデータ再生装置の構成について説明する。図10は本発明の実施の形態4に係るデータ再生装置の構成を示す構成図である。
図10により、本発明の実施の形態4に係るデータ再生装置の構成について説明する。図10は本発明の実施の形態4に係るデータ再生装置の構成を示す構成図である。
図10において、データ再生装置は、図1に示す実施の形態1のデータ再生装置の加算器111の代わりに、等化誤差出力用のループフィルタ801、加算器802を設けたものであり、その他の構成は、実施の形態1と同様である。
本実施の形態においては、位相誤差検出回路107および等化誤差検出回路110のそれぞれに、ループフィルタ112およびループフィルタ801を接続し、ループフィルタ112およびループフィルタ801の出力を加算器802により加算している。位相誤差検出と等化誤差検出において、それぞれ誤差検出の感度は異なるため、PLLの特性を決定付けるループフィルタのゲイン設定を各々で設定することが出来る。それにより、より安定かつ精度よくクロックを生成することが出来る。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、記録媒体、例えば光ディスクから読み出されるデータ信号により同期してクロック信号を生成するPLL(Phase Locked Loop)回路を有するデータ再生装置に関し、再生信号の分解能が著しく低下する場合のある回路に適用可能である。
101…ディスク、102…ピックアップ、103…スピンドルモータ、104…A/D変換器、105…波形等化回路、106…最尤復号回路、107…位相誤差検出回路、108…基準値生成回路、109…波形等化制御回路、110…等化誤差検出回路、111…加算器、112…ループフィルタ、113…D/A変換器、114…電圧制御発振器(VCO)、201…遅延回路、202…符号検出器、203…加算器、204…セレクタ、205…E−OR回路、206…積算器、207…値比較器、208…AND回路、501…遅延回路、502…PR符号検出器、503…加算器、504…セレクタ、601…位相誤差判定回路、602…等化誤差判定回路、603…選択回路、701…位相誤差検出回路2、702…加算器、703…位相誤差判定回路、704…位相誤差判定回路2、705…選択回路、801…ループフィルタ2、802…加算器。
Claims (8)
- 記録媒体に記録されたデータを読み出す読み出し回路と、
前記読み出し回路の出力信号を所定のクロックでアナログ/デジタル変換するアナログ/デジタル変換器と、
前記アナログ/デジタル変換器の出力信号を所望の特性に等化する波形等化回路と、
前記波形等化回路の出力信号を最尤復号する最尤復号回路と、
前記アナログ/デジタル変換器の出力信号によりクロックの位相誤差を検出する位相誤差検出回路と、
前記最尤復号回路による最尤復号結果から得られる理想波形と前記波形等化回路による等化後の波形を比較して等化誤差を検出する等化誤差検出回路と、
前記位相誤差検出回路の出力信号および前記等化誤差検出回路の出力信号を加算する加算器と、
前記加算器の出力信号により制御されて前記クロックを生成するクロック生成回路とを備えたことを特徴とするデータ再生装置。 - 記録媒体に記録されたデータを読み出す読み出し回路と、
前記読み出し回路の出力信号を所定のクロックでアナログ/デジタル変換するアナログ/デジタル変換器と、
前記アナログ/デジタル変換器の出力信号を所望の特性に等化する波形等化回路と、
前記波形等化回路の出力信号を最尤復号する最尤復号回路と、
前記アナログ/デジタル変換器の出力信号によりクロックの位相誤差を検出する位相誤差検出回路と、
前記最尤復号回路による最尤復号結果から得られる理想波形と前記波形等化回路による等化後の波形を比較して等化誤差を検出する等化誤差検出回路と、
前記位相誤差検出回路の出力信号によりクロック位相同期を判定する位相誤差判定回路と、
前記等化誤差検出回路の出力信号により等化収束を判定する等化誤差判定回路と、
前記位相誤差判定回路の出力信号および前記等化誤差判定検出回路の出力信号に基づいて、前記位相誤差検出回路の出力信号および前記等化誤差検出回路の出力信号を選択して出力する選択回路と、
前記選択回路の出力信号により制御されて前記クロックを生成するクロック生成回路とを備えたことを特徴とするデータ再生装置。 - 請求項2記載のデータ再生装置において、
前記選択回路は、前記位相誤差検出回路からの出力信号によりクロック位相同期している期間のみ、前記等化誤差検出回路の出力信号を選択することを特徴とするデータ再生装置。 - 請求項1〜3のいずれか1項記載のデータ再生装置において、
前記位相誤差検出回路は、入力された信号と指定された閾値とを比較して、閾値を越えるレベルの信号のみにより位相誤差を生成することを特徴とするデータ再生装置。 - 請求項1〜4のいずれか1項記載のデータ再生装置において、
前記等化誤差検出回路は、等化後の波形振幅の中心レベルを横切るエッジを検出し、検出されたエッジにおける理想波形のレベルと等化後の波形のレベルとを比較して得られる等化誤差を出力することを特徴とするデータ再生装置。 - 記録媒体に記録されたデータを読み出す読み出し回路と、
前記読み出し回路の出力信号を所定のクロックでアナログ/デジタル変換するアナログ/デジタル変換器と、
前記アナログ/デジタル変換器の出力信号を所望の特性に等化する波形等化回路と、
前記波形等化回路の出力信号を最尤復号する最尤復号回路と、
前記アナログ/デジタル変換器の出力信号によりクロックの位相誤差を検出する第1の位相誤差検出回路と、
前記波形等化回路の出力信号によりクロックの位相誤差を検出する第2の位相誤差検出回路と、
前記最尤復号回路による最尤復号結果から得られる理想波形と前記波形等化回路による等化後の波形を比較して等化誤差を検出する等化誤差検出回路と、
前記第2の位相誤差検出回路の出力信号および前記等化誤差検出回路の出力信号を加算する加算器と、
前記第1の位相誤差検出回路の出力信号によりクロック位相同期を判定する第1の位相誤差判定回路と、
前記第2の位相誤差検出回路の出力信号によりクロック位相同期を判定する第2の位相誤差判定回路と、
前記第1の位相誤差判定回路の出力信号および前記第2の位相誤差判定回路の出力信号に基づいて、前記第1の位相誤差検出回路の出力信号および前記加算器の出力信号を選択して出力する選択回路と、
前記選択回路の出力信号により制御されて前記クロックを生成するクロック生成回路とを備えたことを特徴とするデータ再生装置。 - 請求項6記載のデータ再生装置において、
前記選択回路は、前記第1の位相誤差検出回路からの出力信号によりクロック位相同期している期間のみ、前記加算器の出力信号を選択することを特徴とするデータ再生装置。 - 記録媒体に記録されたデータを読み出す読み出し回路と、
前記読み出し回路の出力信号を所定のクロックでアナログ/デジタル変換するアナログ/デジタル変換器と、
前記アナログ/デジタル変換器の出力信号を所望の特性に等化する波形等化回路と、
前記波形等化回路の出力信号を最尤復号する最尤復号回路と、
前記アナログ/デジタル変換器の出力信号によりクロックの位相誤差を検出する位相誤差検出回路と、
前記最尤復号回路による最尤復号結果から得られる理想波形と前記波形等化回路による等化後の波形を比較して等化誤差を検出する等化誤差検出回路と、
前記位相誤差検出回路の出力信号によりクロックの位相を調整する第1のループフィルタと、
前記等化誤差検出回路の出力信号によりクロックの位相を調整する第2のループフィルタと、
前記第1のループフィルタおよび第2のループフィルタの出力信号を加算する加算器と、
前記加算器の出力信号により制御されて前記クロックを生成するクロック生成回路とを備えたことを特徴とするデータ再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006329707A JP2008146696A (ja) | 2006-12-06 | 2006-12-06 | データ再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006329707A JP2008146696A (ja) | 2006-12-06 | 2006-12-06 | データ再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008146696A true JP2008146696A (ja) | 2008-06-26 |
Family
ID=39606703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006329707A Pending JP2008146696A (ja) | 2006-12-06 | 2006-12-06 | データ再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008146696A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012147392A1 (ja) * | 2011-04-27 | 2012-11-01 | 三菱電機株式会社 | 信号処理装置、信号処理方法、及び光ディスク装置 |
-
2006
- 2006-12-06 JP JP2006329707A patent/JP2008146696A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012147392A1 (ja) * | 2011-04-27 | 2012-11-01 | 三菱電機株式会社 | 信号処理装置、信号処理方法、及び光ディスク装置 |
CN103503071A (zh) * | 2011-04-27 | 2014-01-08 | 三菱电机株式会社 | 信号处理装置、信号处理方法及光盘装置 |
US8787135B2 (en) | 2011-04-27 | 2014-07-22 | Mitsubishi Electric Corporation | Signal processing device, signal processing method, and optical disc apparatus |
KR101506418B1 (ko) * | 2011-04-27 | 2015-03-26 | 미쓰비시덴키 가부시키가이샤 | 신호 처리 장치, 신호 처리 방법, 및 광 디스크 장치 |
JP5766281B2 (ja) * | 2011-04-27 | 2015-08-19 | 三菱電機株式会社 | 信号処理装置、信号処理方法、及び光ディスク装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6542039B1 (en) | Phase-locked loop apparatus and method | |
US5963518A (en) | Apparatus for reproducing digital signal | |
US6614841B1 (en) | Signal processing apparatus | |
JP2008165855A (ja) | 情報再生装置 | |
US6922384B2 (en) | Information reproducing apparatus | |
JPH097304A (ja) | ディジタル信号再生装置 | |
WO2006100981A1 (ja) | 情報記録媒体、情報再生装置、情報再生方法 | |
JP4537125B2 (ja) | 光ディスク装置 | |
US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
JPWO2009069246A1 (ja) | 位相比較器、pll回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置 | |
JP2008146696A (ja) | データ再生装置 | |
US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
JP2000076805A (ja) | 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路 | |
JP4603469B2 (ja) | 位相誤差検出回路、位相同期ループ回路および情報再生装置 | |
JP2006344255A (ja) | 位相誤差検出回路、位相同期ループ回路及び情報再生装置 | |
JP2007184029A (ja) | データ再生制御ic | |
US20050128907A1 (en) | PLL circuit and an optical disk apparatus thereof | |
JP4946632B2 (ja) | データ再生装置 | |
JP4072746B2 (ja) | 再生装置 | |
US8441910B1 (en) | System and method of adjusting gain and offset loops in data storage system | |
JP2006209892A (ja) | Pll回路およびディスク再生装置 | |
JP2011060378A (ja) | 位相誤差検出装置、位相誤差検出方法、再生装置 | |
JP2001338471A (ja) | データ再生装置 | |
JP2001006287A (ja) | ディジタル信号再生装置 | |
JP2006040458A (ja) | 位相誤差検出回路と位相同期ループ回路、それを利用した情報再生装置 |