JP2001053650A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】再生波形の上下非対称性を補正することのでき
る半導体装置を提供すること。 【解決手段】分散値算出回路３７は、等化波形を持つ信
号Ｓ３と判定信号Ｓ４に基づく誤差信号Ｓ５により”
１”判定結果の分散値と”０”判定結果の分散値をそれ
ぞれ計算し、両分散値に基づく補正信号を出力する。非
対称補正回路３４は、入力信号レンジを複数のサブレン
ジに区分し、各サブレンジ毎に補正信号Ｓ８に基づいて
設定した補正値αｉにより入力信号の非対称性を補正す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル磁気記
憶装置における読み出しヘッドからのリード信号や、ベ
ースバンド伝送装置における受信信号等を復調復号する
半導体装置（リードチャネルＬＳＩ）に関するものであ
る。

【０００２】ハードディスク等の磁気記憶装置は、記録
密度が大幅に向上され、書き込みと読み出しの速度（ラ
イト信号及びリード信号のビットレート）が高くなって
いる。また、ベースバンド伝送装置の送受信信号の速度
（ビットレート）が高くなっている。これに伴い、リー
ド信号や受信信号等の波形歪みや雑音が復号信号の値に
影響し、誤り率(Bit Error Rate)が劣化している。この
ため、リード信号や受信信号から復号信号を生成するリ
ードチャネルＬＳＩには、等化能力の向上（波形歪みや
重畳雑音に対する誤り率の向上）が求められている。

【０００３】

【従来の技術】従来、ハードディスク装置を構成するリ
ードチャネルＩＣには、ハードディスクから読み取りヘ
ッドを介して読み出されたアナログ信号が入力される。
リードチャネルＩＣでは、入力されたアナログ信号をＡ
／Ｄ変換器にてディジタル信号に変換し、そのディジタ
ル信号から等化器にてディジタル復号信号を生成する。
そのデジタル復号信号はシリアル信号から所定のビット
数のパラレル信号に変換されて、ホストコンピュータ等
に出力される。

【０００４】近年の記録データの高い記録密度と読み出
し動作の高速化に伴い、ＰＲＭＬ（Partial Response M
aximum-Likelihood detection）方式の波形等化器に代
えて、判定帰還型等化器（ＤＦＥ:Decision Feedback E
qualizer）が注目されている。ＰＲＭＬ方式の波形等化
器は、高精度のディジタルフィルタとイコライザフィル
タを必要とし、それらは高速化、回路の小型化の障害と
なる。それに比べて、判定帰還型等化器は、回路構成が
簡単であるため、高速動作、小型化に向いている。

【０００５】読み取りヘッドは、図１４に示すように、
記録媒体の磁界の変化に対応して変化する再生波形を有
する電圧を出力する。この再生波形のバイアス点が外乱
要因によって移動すると、図１６に点線で示すように、
再生波形に上下非対称性を生じる。この非対称性を持つ
入出力特性は、図１５に示すように、直線で示す理想的
な入出力波形特性に対して、曲線近似されることが知ら
れている。

【０００６】補正すべき等化後の波形歪みは、目標とな
る等化後波形と実際に信号処理された波形の差として検
出される。実際には、ヘッド自体の再生波形の歪みと、
等化器の特性調整不足が重畳して等化誤差となって現れ
る。

【０００７】このような再生波形の非対称性は、等化器
の判定誤りを引き起こし、復号信号の誤り率劣化を招く
要因となる。このため、従来のリードチャネルＬＳＩに
は、ヘッドの再生特性から生じる上下非対称性を補正す
るための手段として以下のような方法が採用されてい
る。

【０００８】１．Ａ／Ｄ変換器から出力されるディジタ
ル信号に対して、所定レベル（例えば零レベル）のベー
スラインを基準としてディジタル信号を上下２分割し、
それぞれのディジタル信号の値に補正値を加える。

【０００９】２．入力振幅を所定数に分割した区間で入
出力特性を折れ線に近似し、各区間毎に設定した補正値
をディジタル信号の値に加える。

【００１０】

【発明が解決しようとする課題】ところで、上記１，２
の方法は、入力信号（ディスクへのライトデータ）に対
する出力信号（ディスクからのリードデータ）のビット
誤り率を測定し、その測定結果に基づいて等化器の特性
を調整することで行われていた。そのため、調整作業は
ビット誤り率の測定と特性の調整を繰り返し行わなけれ
ばならないため作業に手間がかかり、調整作業に長時間
を要していた。

【００１１】更に、上記１の方法では、再生波形のピー
ク値を相対的に補正することしか行うことができなかっ
た。また、上記２の方法では、目標となる理想的な等化
波形と実際に信号処理された波形の差（誤差量）を実際
に検出することができないため、信号処理された波形の
ベースラインを補正する方法と同程度の補正効果しか得
られなかった。

【００１２】本発明は上記問題点を解決するためになさ
れたものであって、その目的は再生波形の上下非対称性
を補正することのできる半導体装置及びその半導体装置
を用いたハードディスク装置を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、入力信号を等化した波形
をサンプリングクロックに基づいてサンプリングして所
定のリファレンスレベルと比較判定して生成した判定信
号を出力する判定帰還型等化器を備えた半導体装置にお
いて、前記等化波形信号と判定信号に基づく誤差信号に
より第１の判定結果の分散値と第２の判定結果の分散値
をそれぞれ計算し、両分散値に基づく補正信号を出力す
る分散値算出回路と、前記入力信号のレンジを複数のサ
ブレンジに区分し、各サブレンジ毎に前記補正信号に基
づいて設定した補正値により前記入力信号の非対称性を
補正する非対称補正回路と、を備える。このように、信
号の入力中にその非対称性を検出して補正することで、
精度が良く、効果の高い補正を行うことができる。

【００１４】前記分散値算出回路は、請求項２に記載の
発明のように、前記誤差信号を自乗し、前記判定信号に
基づいて第１の判定結果に対する自乗結果と、第２の判
定結果に対する自乗結果をそれぞれ積算して得た第１及
び第２の分散値の差を前記補正信号として出力する。こ
れにより、入力信号の非対称性が容易になる。

【００１５】前記非対称補正回路は、請求項３に記載の
発明のように、前記サブレンジ毎に備えられ、前記補正
値により該サブレンジの範囲内の信号を補正する複数の
区分補正回路を備え、各区分補正回路は、零レベルに近
い区分補正回路から大きな振幅の方の区分補正回路へと
順次補正処理を行い、各区分補正回路は、より小さな振
幅のサブレンジの信号を補正する区分補正回路の補正値
を補正処理の初期値とする。これにより、非対称性に合
わせて補正量を決定し、時間の短縮及び精度の向上を図
ることができる。

【００１６】請求項４に記載の発明のように、中間基準
電圧を零として前記入力信号を変換した正負の符号を持
つデジタル信号を前記判定帰還型等化器に出力するＡＤ
変換回路と、前記所定のリファレンスレベルを中心とす
る前記等化波形信号の分散値を算出するベースライン補
正検出回路と、前記分散値に基づく補正量に応じて前記
中間基準電圧を生成して前記ＡＤ変換回路に供給するＤ
Ａ変換回路と、を備えた。これにより、データの入力中
に非対称性を測定し、それに基づいてベールラインを容
易に補正することができる。

【００１７】前記ベースライン補正検出回路は、請求項
５に記載の発明のように、前記所定のリファレンスレベ
ルを中心とする所定範囲の前記誤差信号に対応して前記
サンプリングクロックをカウントするカウンタを備え、
前記カウンタのカウント値を前記分散値として前記補正
量が決定される。このように、リファレンスレベル付近
の分散を容易に測定し、精度の高いベースライン補正が
可能となる。

【００１８】尚、前記等化波形信号と判定信号に基づく
誤差信号に基づいて前記入力信号から最適な振幅の信号
を生成するためのＡＧＣループと、前記誤差信号に基づ
いて前記サンプリングクロックを生成するＰＬＬループ
と、を備え、前記入力信号の対称性の測定中は、ＡＧＣ
／ＰＬＬループ制御をホールドするか、またはループ定
数を変更してループ挙動を緩慢にする。これにより、Ａ
ＧＣ／ＰＬＬループの影響を受けることなく非対称性を
測定でき、その精度の高い測定結果が得られる。

【００１９】前記入力信号は、磁気記録媒体から読み出
した読み出し信号であり、前記磁気記録媒体に、前記Ａ
ＧＣ／ＰＬＬループの最適化に適した第１のパターンデ
ータと、前記対称性の測定に適した第２のパターンデー
タとを、少なくとも前記第２のパターンデータの前に第
１のパターンデータが読み出されるように記録する。こ
れにより、対称性の測定時にＡＧＣ／ＰＬＬループを安
定化させておくことができ、精度の高い測定結果が得ら
れる。

【００２０】ハードディスク装置は、請求項１乃至５の
うちの何れか一項に記載の半導体装置を備える。これに
より、誤り率を向上してビットレートの高い安定したハ
ードディスク装置が得られる。

【００２１】

【発明の実施の形態】（第一実施形態）以下、本発明を
具体化した第一実施形態を図１〜図１０に従って説明す
る。

【００２２】図１は、ハードディスク装置の概略構成を
示す。ハードディスク装置１１は、ホストコンピュータ
１２に接続されている。ハードディスク装置１１は、ホ
ストコンピュータ１２の書き込み要求に応答し、ホスト
コンピュータ１２から入力される記録データを記録媒体
としての磁気ディスク１３に記録する。また、ハードデ
ィスク装置１１は、ホストコンピュータ１２の読み出し
要求に応答し、磁気ディスク１３に記録された格納デー
タを読み出し、ホストコンピュータ１２に出力する。

【００２３】ハードディスク装置１１は、磁気ディスク
１３、第１，第２モータＭ１，Ｍ２、ヘッド装置１４、
信号処理回路１５、サーボ回路１６、マイクロプロセッ
サ（ＭＣＵ）１７、メモリ（ＲＡＭ）１８、ハードディ
スクコントローラ（ＨＤＣ）１９、インタフェース回路
２０を含む。各回路１５〜２０は、バス２１に接続され
ている。

【００２４】磁気ディスク１３は、第１モータＭ１によ
り一定の回転数にて回転駆動される。ヘッド装置１４
は、第２モータＭ２により磁気ディスク１３の半径方向
に位置制御される。ヘッド装置１４は書き込みヘッド及
び読み出しヘッド（ＭＲ:Magneto Resistiveヘッド）を
含み、信号処理回路１５から供給されるライト信号ＷＤ
に応答して磁気ディスク１３に磁極を形成し、磁気ディ
スク１３に磁極変化に応じて電圧を変動させたリード信
号ＲＤを出力する。これにより、磁気ディスク１３に対
して情報の記録／再生が行われる。

【００２５】信号処理回路（リード／ライトチャネルＬ
ＳＩと呼ばれる）１５は、リード信号ＲＤを、そのリー
ド信号ＲＤに同期してサンプリングしてディジタル信号
に変換する。信号処理回路１５は、変換後のディジタル
信号に復号処理を施して生成した信号を出力する。

【００２６】サーボ回路１６は、バス２１を介して信号
処理回路１５の出力信号が入力される。サーボ回路１６
は、第１モータＭ１を制御し、磁気ディスク１３を一定
速度にて回転駆動させる。サーボ回路１６は、出力信号
に含まれるサーボのための情報に基づいて、第２モータ
Ｍ２を制御し、ヘッド装置１４を目的のトラックにオン
トラックさせる。

【００２７】ＭＣＵ１７は、ＲＡＭ１８に予め記憶され
たプログラムデータに基づいて、ホストコンピュータ１
２から入力される書き込み／読み出し処理等のためのコ
マンドを解析し、バス２１を介してＨＤＣ１９等に制御
のための信号を出力する。ＨＤＣ１９は、ＭＣＵ１７か
ら入力される信号に基づいて、信号処理回路１５、サー
ボ回路１６を制御する。ＨＤＣ１９は、バス２１を介し
て信号処理回路１５の出力信号を入力する。

【００２８】ＨＤＣ１９は、入力されたデータを所定の
バイト数よりなるセクタ単位に組み立て、その組み立て
たセクタ毎に例えばＥＣＣ(Error Correcting Code )誤
り訂正処理等の処理を行い、その処理後のデータをバス
２１を介してインタフェース回路２０に出力する。イン
タフェース回路２０は、所定の通信方式に基づいてＨＤ
Ｃ１９の出力データを変換して読み出しデータとしてホ
ストコンピュータ１２へ出力する。

【００２９】ＨＤＣ１９には、ホストコンピュータ１２
から書き込みデータがインタフェース回路２０を介して
入力される。ＨＤＣ１９は、書き込みデータに誤り訂正
のためのデータを付加し、バス２１を介して信号処理回
路１５に出力する。信号処理回路１５は、ＨＤＣ１９の
出力データをヘッド装置１４を介して磁気ディスク１３
に書き込む。

【００３０】次に、信号処理回路１５の構成を説明す
る。図２は、信号処理回路１５の読み出しデータ復調復
号部のブロック回路図である。

【００３１】信号処理回路１５は、オートゲインコント
ロールアンプ（ＡＧＣ）３１、アナログフィルタ３２、
アナログ−ディジタル変換回路（ＡＤＣ）３３、非対称
補正回路３４、判定帰還型等化器（ＤＦＥ）３５、ルー
プ制御回路３６、分散値算出回路３７、ループフィルタ
３８、乗算器３９を含む。

【００３２】ＡＧＣ３１は、ヘッド装置からのリード信
号ＲＤを増幅して生成した信号をアナログフィルタ３２
に出力する。このＡＧＣ３１の増幅率は、ＤＦＥ３５か
ら出力される等化誤差量に基づいて制御される。

【００３３】アナログフィルタ３２は復調復号に適した
周波数特性を持ち、ＡＧＣ３１の出力信号をフィルタリ
ングして生成した信号をＡＤＣ３３に出力する。ＡＤＣ
３３は、フィルタ３２の出力信号をループ制御回路３６
から供給されるサンプリングクロックＳＣＫに基づいて
サンプリングすることによりデジタル信号に変換する。
ＡＤＣ３３は、その変換結果を非対称補正回路３４に出
力する。

【００３４】非対称補正回路３４は、入力信号のレンジ
を複数のサブレンジに区分し、各サブレンジ毎に変換利
得を変更するための情報（補正値）を記憶し、それらの
情報に基づいて入力信号の非対称性を補正した信号Ｓ１
を出力する。この非対称補正回路３４は、分散値算出回
路３７の算出結果に基づいて非対称補正を実施する。

【００３５】詳述すると、ＭＲヘッドからの入力信号
は、振幅が大きくなるにつれて理想的な特性に比べて非
対称性が拡大し、図６（ａ），図６（ｂ）に示すよう
に、正負の等化目標（判定回路４３のリファレンスレベ
ル）における振幅値の分散に差が現れる。尚、図６
（ａ）は非対称性の少ない再生波形における分散を示
し、図６（ｂ）は非対称性のある再生波形に於ける分散
を示す。このように、再生波形が非対称性を持つ場合、
正又は負のリファレンスにおける分散が正規分布を示さ
なくなる。そして、この分散の差が分散値算出回路３７
から算出結果として出力される。これに対し、非対称補
正回路３４は、正負の分散が均等になる、即ち分散の差
を無くすように補正値を決定する。

【００３６】そして、非対称補正回路３４は、補正値の
決定を零付近（ベースライン）付近のサブレンジから徐
々に振幅の大きなサブレンジに向かって行う。これによ
り、振幅が徐々に大きくなるにつれて非対称性が拡大す
る入力信号の特性（ＭＲヘッドの特性）に合わせて補正
値を決定する。

【００３７】更に、非対称補正回路３４は、決定したサ
ブレンジの補正量を次のサブレンジにおける補正の初期
値とする。例えば、入力信号のレンジを正負それぞれ３
つのサブレンジに区分し、零付近から振幅の最大値に向
かって正負それぞれ第１〜第３サブレンジとする。非対
称補正回路３４は、正の第１サブレンジにおいて決定し
た補正量を、第２サブレンジにおける補正の初期値とす
る。これは、入力信号の特性が各サブレンジに渡って連
続的に変化する。

【００３８】従って、零に近い内側のサブレンジにおけ
る補正量を初期値として用いることで、初期値をリセッ
トする（例えば零にする）場合に比べて、補正量の決定
に要する時間が短くなる。これにより、同一の時間で初
期値をリセットした場合に比べて補正量の精度が向上す
る。

【００３９】例えば、図７に示すように、正の入力レン
ジを３つのサブレンジ（区間１，区間２，区間３）に区
分する。そして、先ず、区間１において電磁変換特性に
対する近似線を求め、これに対する補正量を記憶する。

【００４０】次に、図８に示すように、区間２において
同様に近似線を求め、これに対する補正量を記憶する。
更に、図９に示すように、区間３において同様に近似線
を求め、これに対する補正量を記憶する。この図９にお
いて、折れ線の近似線は、電磁変換特性の曲線に極めて
近い値を持つ、即ち、近似線と電磁変換特性曲線の差が
少なくなる。これにより、電磁変換特性を理想特性に補
正するその補正誤差が少なくなる。

【００４１】このようにして、非対称補正回路３４は、
信号の入力レンジを複数のサブレンジに区分し、曲線的
な電磁変換特性を折れ線に近似する。そしれ、非対称補
正回路３４は、各サブレンジ毎に記憶した補正量によっ
て変換利得を変えることで、入力信号の非対称正を補正
する。

【００４２】ＤＦＥ３５は、フォワードフィルタ４１、
加算回路４２、判定回路４３、フィードバックフィルタ
４４、加算回路４５を含む。フォワードフィルタ４１に
は、非対称補正回路３４の出力信号が入力される。フォ
ワードフィルタ４１は、入力信号のＳ／Ｎ比を最大にす
るように生成した波形を持つ信号Ｓ１を加算回路４２に
出力する。

【００４３】加算回路４２は、フォワードフィルタ４１
の出力信号Ｓ１と、フィードバックフィルタ４４から出
力される帰還信号Ｓ２とを加算演算して生成した等化波
形を持つ信号Ｓ３を判定回路４３に出力する。

【００４４】判定回路４３は、サンプリングクロックＳ
ＣＫに基づいてサンプリングした信号Ｓ３の電圧と所定
の基準電圧を比較し、その比較結果に基づいて判定結果
である「１」又は「０」の値を持つ判定信号Ｓ４をフィ
ードバックフィルタ４４に出力する。

【００４５】フィードバックフィルタ４４は、例えばＦ
ＩＲフィルタよりなり、信号中に含まれる符号間干渉を
取り除くように動作する。フィードバックフィルタ４４
は、判定信号Ｓ４に基づく帰還信号Ｓ２を加算回路４２
に出力する。

【００４６】これにより、判定信号Ｓ４は、過去のビッ
トによる干渉が除去された再生信号となる。信号処理回
路１５は、この判定信号Ｓ４を復号処理して生成した信
号を出力する。

【００４７】加算回路４５には、等化波形を持つ信号Ｓ
３と、判定結果である信号Ｓ４が入力される。加算回路
４５は、両信号Ｓ３，Ｓ４に加算演算して生成した等化
誤差量を持つ信号Ｓ５を出力する。詳しくは、加算回路
４５は、ループ制御回路３６及び分散値算出回路３７に
出力する。

【００４８】ループ制御回路３６は、ＰＬＬループフィ
ルタ４６、ディジタル−アナログ変換回路（ＤＡＣ）４
７、電圧制御発振器（ＶＣＯ）４８、ＡＧＣループフィ
ルタ４９、ＤＡＣ５０を含む。

【００４９】第１フィルタ４６は入力される誤差信号Ｓ
５をフィルタリングして生成した信号を第１ＤＡＣ４７
に出力し、ＤＡＣ４７は入力信号に対応する制御電圧を
ＶＣＯ４８に出力する。ＶＣＯ４８は、制御電圧に応じ
た周波数を持つサンプリングクロックＳＣＫをＡＤＣ３
３及びＤＦＥ３５に出力する。このようにＰＬＬループ
を構成し、等化波形（信号Ｓ３）と判定結果（信号Ｓ
４）の位相誤差量に基づいてサンプリングクロックＳＣ
Ｋの周波数を最適化し、最適なタイミングでサンプリン
グするように制御する。

【００５０】第２フィルタ４９は入力される誤差信号Ｓ
５をフィルタリングして生成した信号を第２ＤＡＣ５０
に出力し、ＤＡＣ５０は入力信号に対応する制御電圧を
ＡＧＣ３１に出力する。そして、ＡＧＣ３１は、制御電
圧に対応する利得にて動作する。このようにＡＧＣルー
プを構成し、等化波形と判定結果の振幅誤差量に基づい
てＡＧＣ３１の利得を最適化し、ＡＧＣ３１の出力信号
が最適な振幅を持つ信号となるように制御する。

【００５１】分散値算出回路３７には、ＤＦＥ３５が出
力する判定信号Ｓ４（判定結果）と誤差信号Ｓ５（等化
誤差量）が入力される。分散値算出回路３７は、これら
信号Ｓ４，Ｓ５に基づいて、等化目標レベルに於ける振
幅値分散を算出し、その算出結果を持つ信号Ｓ６を出力
する。

【００５２】詳述すると、分散値算出回路３７は、誤差
信号Ｓ５を自乗し、判定信号Ｓ４に基づいて、第１の判
定結果としての”１”（正）判定結果に対する自乗結果
と、第２の判定結果としての”０”（負）判定結果に対
する自乗結果をそれぞれ積算する。この積算結果が、”
１”分散値（第１の分散値）と”０”分散値（第２の分
散値）となる。そして、分散値算出回路３７は、所定数
（例えば１００サンプル）の判定信号Ｓ４に対する”
１”分散値と”０”分散値の差を補正誤差として持つ信
号Ｓ６を出力する。

【００５３】ループフィルタ３８は、分散値算出回路３
７の出力信号Ｓ６を非対称補正回路３４に適した周波数
特性でフィルタリングした信号Ｓ７を出力する。乗算器
３９は、ループフィルタ３８の出力信号Ｓ７に所定の係
数ｋｉを乗算演算して生成した信号Ｓ８を出力する。係
数ｋｉは、非対称補正回路３４の各サブレンジに対応し
て、ループフィルタ３８の出力信号の値を小さくするよ
うに設定される。これにより、非対称補正回路３４がル
ープフィルタ３８の出力信号により過応答するのを防
ぐ。

【００５４】次に、分散算出回路３７、ループフィルタ
３８、非対称補正回路３４の構成を順次説明する。図３
は、分散値算出回路３７及びループフィルタ３８の回路
図である。

【００５５】分散値算出回路３７は、自乗回路５１、第
１及び第２分散計算回路５２，５３、加算回路５４を含
む。自乗回路５１は、ＤＦＥ３５から入力される誤差信
号Ｓ５を自乗演算して生成した自乗信号Ｓ１１を第１及
び第２分散計算回路５２，５３に出力する。

【００５６】第１分散計算回路５２は判定信号Ｓ４及び
自乗信号Ｓ１１に基づいて、”１”（正）判定に対する
分散値を算出する。第１分散計算回路５２は、ゲート回
路５５、加算回路５６、アキュムレータ（ＡＣＣ０）５
７を含む。ゲート回路５５には、判定信号Ｓ４と自乗信
号Ｓ１１が入力される。ゲート回路５５は、判定信号Ｓ
４が”１”の場合に自乗信号Ｓ１１を加算回路５６に出
力し、判定信号Ｓ４が”０”の場合に出力しない。加算
回路５６は、ゲート回路５６の出力信号とアキュムレー
タ５７の出力信号を加算した信号をアキュムレータ５７
に出力する。アキュムレータ５７は、加算回路５６の出
力信号値を順次記憶すると共に、記憶した値の平均値を
出力する。このような構成により、第１分散計算回路５
２は、”１”の判定結果に対して誤差信号Ｓ５、即ち等
化波形と判定結果との差を自乗平均して計算した振幅の
分散値を出力する。

【００５７】第２分散計算回路５３は、ゲート回路５
８、加算回路５９、アキュムレータ６０を含み、第１分
散計算回路５２と同様にして”０”の判定結果に対して
誤差信号Ｓ５を自乗平均して計算した振幅の分散値を出
力する。

【００５８】加算回路５４は、入力される第１分散計算
回路５２の分散値と、第２分散計算回路５３の分散値の
２の補数を加算演算して算出した分散値の差（補正誤差
Ｖｅｒｒ）を持つ信号Ｓ６を出力する。

【００５９】ループフィルタ３８は、乗算回路６１、加
算回路６２、レジスタ６３を含む。乗算回路６１は、分
散値算出回路３７の出力信号Ｓ６に所定の係数μを乗算
した信号を出力する。加算回路６２は、乗算回路６１の
出力信号とレジスタ６３の出力信号を加算した信号を出
力する。レジスタ６３は、加算回路６２の出力信号を記
憶し、これを信号Ｓ７として出力する。

【００６０】図４は、非対称補正回路３４の回路図であ
る。非対称補正回路３４は、各サブレンジに対応する６
つの区分補正回路７１１〜７１６と選択回路７２を含
む。全ての区分補正回路７１１〜７１６にはＡＤＣ３３
から補正前の信号Ｘと補正信号Ｓ８が入力される。

【００６１】第１区分補正回路７１１は、第１及び第２
比較回路７３，７４、第１及び第２ＡＮＤ回路７５，７
６、乗算回路７７、レジスタ７８を含む。信号Ｘは第１
及び第２比較回路７３，７４に入力される。第１比較回
路７３にはサブレンジの高電位側電位を持つ高基準電圧
H#Ref#i （ｉは各区分補正回路７１１〜７１６に対応し
て１〜６である）が入力され、第２比較回路７４にはサ
ブレンジの低電位側電位を低基準電圧L#Ref#i が入力さ
れる。

【００６２】第１比較回路７３は入力信号Ｘが高基準電
圧H#Ref#i より低い電位の時にＨレベルの信号を出力
し、第１比較回路７４は入力信号Ｘが低基準電圧L#Ref#
i より高い電位のときにＨレベルの信号を出力する。第
１ＡＮＤ回路７５は、第１及び第２比較回路７３，７４
の出力信号が共にＨレベルのときにＨレベルの信号を第
２ＡＮＤ回路７６に出力する。これにより、第２ＡＮＤ
回路７６は、第１ＡＮＤ回路７５が出力するＨレベルの
信号、即ち入力信号Ｘが高基準電圧H#Ref#i と低基準電
圧L#Ref#i の範囲にあるときにその入力信号Ｘを乗算回
路７７に出力する。乗算回路７７はレジスタ７８に出力
され、そのレジスタ７８には補正信号Ｓ８が入力され
る。レジスタ７８は補正信号Ｓ８の値を記憶するととも
に、その記憶量を補正量αｉ（ｉ＝１〜６であり、第１
区分回路７１１の場合はα１）として乗算回路７７に出
力する。従って、乗算回路７７は、高基準電圧H#Ref#i
から低基準電圧L#Ref#i の範囲内にある補正前の入力信
号Ｘに補正量α１を乗算して得た補正後の信号Ｓ２１を
出力する。

【００６３】第２〜第６区分補正回路７１２〜７１６
は、第１区分補正回路７１１と同様に構成され、高基準
電圧H#Ref#i (i=2〜6)から低基準電圧L#Ref#i の範囲に
ある入力信号Ｘに対して補正量αｉを乗算して得た補正
後の信号Ｓ２２〜Ｓ２６をそれぞれ出力する。

【００６４】尚、各区分補正回路７１１〜７１６に備え
られたレジスタ７８は、その時々の入力信号Ｘの値が自
身の範囲より低い（入力信号Ｘの絶対値が範囲値より小
さいことであり、自身の範囲より零に近い）ときに入力
される補正信号Ｓ８を記憶する。そして、レジスタ７８
は、入力信号Ｘの値が自身の範囲より高いときに入力さ
れる補正信号Ｓ８を記憶しない。例えば、正の範囲にお
いて、第１〜第３区分補正回路７１１〜７１３が零から
振幅が大きくなるに従って第１，第２，第３区分補正回
路７１１，７１２，７１３の順番でその範囲が設定され
ている場合、第２区分補正回路７１２のレジスタ７８は
入力信号Ｘが第１区分補正回路７１１の範囲にある時に
それを記憶する。従って、入力信号Ｘが第２区分補正回
路７１２の範囲に入ると、レジスタ７８には第１区分補
正回路７１１の補正量α１が記憶されている。従って、
第２区分補正回路７１２はその補正量α２を、第１区分
補正回路７１１の補正量α１を初期値とする。

【００６５】尚、上記の機能は、各区分補正回路７１１
に対して補正信号Ｓ８を切り替え供給する回路にて実施
されても良い。その回路は、入力信号Ｘの値を含み、そ
れ以上の範囲の補正回路に対して補正信号Ｓ８を供給す
るように動作する。これにより、上記と同様に各区分補
正回路７１１〜７１６が機能する。

【００６６】選択回路７２は、各区分補正回路７１１〜
７１６による補正後の信号Ｓ２１〜Ｓ２６と、選択信号
ＳＥＬｉが入力される。選択信号ＳＥＬｉは、入力信号
Ｘの値が含まれる範囲に対応する値を持つ。選択回路７
２は、選択信号ＳＥＬｉに応答して信号Ｓ２１〜Ｓ２６
のうちの何れか１つをＤＦＥ３５に出力する。即ち、選
択信号ＳＥＬｉは、入力信号Ｘを含む範囲が基準電圧と
して設定された区分補正回路７１１〜７１６のうちの一
つから出力される信号を選択するような値を持つ。

【００６７】このようにして、非対称補正回路３４は、
入力信号Ｘの非対称性を各サブレンジに対応する区分補
正回路７１１〜７１６において補正量αｉにより補正し
た信号を出力する。

【００６８】上記のように構成されたリードチャネルＬ
ＳＩ（信号処理回路）１５による非対称補正処理をまと
めて図５のフローチャートに従って説明する。リードチ
ャネルＬＳＩ１５は、図５のステップ８１〜８９に従っ
て非対称補正処理を実施する。

【００６９】即ち、ステップ８１において、分散算出用
アキュムレータをクリア、即ち図３のアキュムレータ
（ＡＣＣ０）５７とアキュムレータ（ＡＣＣ１）６０を
クリアする。

【００７０】次に、ステップ８２において、データリー
ド、即ち、図１の磁気ディスク１３からリードデータＲ
Ｄを入力する。このリードデータＲＤに基づいて判定信
号Ｓ４と誤差信号Ｓ５が生成される。そして、ステップ
８３において、判定信号Ｓ４と誤差信号Ｓ５に基づい
て、分散の計算を開始する。

【００７１】次に、ステップ８４において、その時のサ
ンプル数ｎ０が所定の予定サンプル数Ｎと一致するか否
かが判断され、サンプル数ｎ０が予定サンプル数Ｎより
も小さいときにはステップ８４からステップ８２に移
る。即ち、予定サンプル数Ｎまでステップ８２〜８４を
ループする。

【００７２】予定サンプル数Ｎだけサンプリングする
と、次のステップ８５に移る。そのステップ８５におい
て、”１”判定の分散値と”０”判定の分散値の差が算
出され、それに基づいてステップ８６において非対称補
正ループによる制御が行われる。

【００７３】ステップ８７において、補正回数ｍ０が所
定の予定補正回数Ｍと一致するか否かが判定され、その
補正回数ｍ０が予定補正回数Ｍよりも小さいときにはス
テップ８７からステップ８１に移る。即ち、予定補正回
数までステップ８１〜８７をループする。これにより、
補正量の精度を高める。

【００７４】予定補正回数Ｍだけ補正すると、次のステ
ップ８８に移る。そのステップ８８において、補正区分
が切り替えられる、即ち次のサブレンジに切り替えられ
る。そして、ステップ８９において、全ての区分、即ち
全てのサブレンジに対して補正が終了が終了したか否か
が判断され、全ての区分が終了していない場合はステッ
プ８１に戻り、全ての区分が終了した場合には非対称補
正処理を終了する。

【００７５】更に、リードチャネルＬＳＩ（信号処理回
路）１５は、上記の非対称補正処理の実施に際して、対
称性の測定中、即ち分散値の算出中は、ＡＧＣループ及
びＰＬＬループの影響を受けないようにする。これによ
り、リードチャネルＬＳＩは、短時間で精度の高い補正
量を得るようにしている。

【００７６】図２に示すように、リードチャネルＬＳ
Ｉ、詳しくは分散値算出回路３７は、ＤＦＥ３５が出力
する判定信号Ｓ４及び誤差信号Ｓ５に基づいて分散値を
算出している。この誤差信号Ｓ５は、ループ制御回路３
６に入力され、サンプリングクロックＳＣＫの生成及び
ＡＧＣ３１の利得制御にも用いられる。従って、サンプ
リングクロックＳＣＫの同期動作中又はＡＧＣ３１の利
得制御中は、サンプリングタイミング又は再生信号の振
幅が安定しないことから、正確な分散値が得られない。

【００７７】従って、リードチャネルＬＳＩは、ＡＧＣ
ループ及びＰＬＬループをホールドする。即ち、リード
チャネルＬＳＩは、ロープ制御回路３６の第１及び第２
ＤＡＣ４７，５０が一定値の信号を出力するように制御
する。これにより、ＡＧＣ３１は一定の利得にてリード
信号ＲＤを増幅するため、再生波形の振幅変化が少なく
なる。また、ロープ制御回路３６は、一定周期のサンプ
リングクロックＳＣＫを出力する。これにより、サンプ
リングタイミングが安定する。

【００７８】尚、リードチャネルＬＳＩは、ＡＧＣ／Ｐ
ＬＬループの挙動を緩慢にするよう制御しても良い。即
ち、リードチャネルＬＳＩは、ループ制御回路３６にお
けるループ定数を、ＡＧＣ３１の利得変化及びサンプリ
ングクロックＳＣＫの周波数変化のうちの少なくとも一
方を小さくするように変更する。このようにしても、再
生波形の振幅変化、サンプリングタイミングが安定する
ことから、正確な分散値が得られる。

【００７９】更に又、リードチャネルＬＳＩは、ＡＧＣ
／ＰＬＬループの安定を得やすくするようなパターンデ
ータを磁気ディスク１３のセクタに書き込む機能を持
つ。ＡＧＣ／ＰＬＬループは、磁気ディスク１３から読
み出したリードデータＲＤが第１のパターンデータとし
ての周期パターンの場合に安定し得やすい。一方、補正
ループは、リードデータＲＤが第２のパターンデータと
してのランダムパターンの場合に分散値を精度良く得ら
れる。従って、磁気ディスク１３のセクタデータに周期
パターンとランダムパターンを含めれば、ＡＧＣ／ＰＬ
Ｌループの安定が得やすく、且つ精度の良い分散値が得
られる。

【００８０】図１０（ａ）は、一般的なセクタの記録フ
ォーマットの概要を示す。セクタ９１は、プリアンブル
（Priamble）領域９１ａ、シンクバイト（ＳＢ）領域９
１ｂ及びデータ領域９１ｃを含む。

【００８１】プリアンブル領域９１ａには、ＡＧＣ３１
における増幅率の設定やサンプリングクロックＳＣＫを
リード信号ＲＤに同期させるための制御データであるプ
リアンブルコードが記録されている。プリアンブルコー
ドは、例えば「１１１０００」のビットデータであり、
このプリアンブルコードのリード信号ＲＤは正弦波とな
る。ループ制御回路３６は、リード信号ＲＤに同期した
サンプリングクロックＳＣＫを生成する。このサンプリ
ングクロックＳＣＫにより、ＡＤＣ３３は、リード信号
ＲＤから各ビットデータを再生する。

【００８２】シンクバイト領域９１ｂには、主に次のデ
ータ領域３５ｃの始まりを検出するためのデータである
シンクバイトコード（ＳＢコード）が記録されている。
ＨＤＣ１９は、シンクバイトコードに続くデータ領域９
１ｃのビットデータを記録データとして扱い、この記録
データに対する処理を行う。

【００８３】そして、本実施形態のリードチャネルＬＳ
Ｉは、図１０（ｂ）に示す記録フォーマットのセクタ９
２を図１の磁気ディスク１３に記録する。このセクタ９
２は、プリアンブル領域９２ａ、シンクバイト領域９２
ｂ、第１パターン領域９２ｃ、第２パターン領域９２ｄ
を含む。第１パターン領域９２ｃには周期パターンが記
録され、第２パターン領域にはランダムパターンが記録
されている。

【００８４】リードチャネルＬＳＩは、先ず、第１パタ
ーン領域９２ｃから読み出した周期パターンのリードデ
ータＲＤに基づいてＡＧＣ／ＰＬＬループを安定化させ
る。その後、リードチャネルＬＳＩは、ＡＧＣ／ＰＬＬ
ループをホールドし、第２パターン領域９２ｄから読み
出したランダムパターンのリードデータＲＤに基づいて
精度の高い分散値を得る。

【００８５】尚、図１０（ｃ）に示す記録フォーマット
のセクタ９３を図１の磁気ディスク１３に記録しても良
い。このセクタ９３は、プリアンブル領域９３ａ、シン
クバイト領域９３ｂ、第１〜第４パターン領域９３ｃ〜
９２ｆを含む。第１及び第３パターン領域９３ｃ，９３
ｅには周期パターンが記録され、第２及び第４パターン
領域９３ｄ，９３ｆにはランダムパターンが記録されて
いる。即ち、周期パターンとランダムパターンが交互に
記録されている。従って、リードチャネルＬＳＩは、Ａ
ＧＣ／ＰＬＬループの安定化と分散値の算出を交互に行
う。これにより、リードチャネルＬＳＩは、ＡＧＣ／Ｐ
ＬＬループを高安定に保ちつつ、精度の高い分散値を得
ることが可能となる。

【００８６】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）分散値算出回路３７は、等化波形を持つ信号Ｓ３
と判定信号Ｓ４に基づく誤差信号Ｓ５により”１”判定
結果の分散値と”０”判定結果の分散値をそれぞれ計算
し、両分散値に基づく補正信号を出力する。非対称補正
回路３４は、入力信号レンジを複数のサブレンジに区分
し、各サブレンジ毎に補正信号Ｓ８に基づいて設定した
補正値αｉにより入力信号の非対称性を補正した。その
結果、リードデータＲＤの入力中にその非対称性を検出
して補正することで、精度が良く、効果の高い補正を行
うことができる。

【００８７】（２）非対称補正回路３４は、補正値の決
定を零付近（ベースライン）付近のサブレンジから徐々
に振幅の大きなサブレンジに向かって行う。これによ
り、振幅が徐々に大きくなるにつれて非対称性が拡大す
る入力信号の特性（ＭＲヘッドの特性）に合わせて補正
値を決定することができる。

【００８８】（３）非対称補正回路３４は、より小さな
振幅のサブレンジにおいて決定した補正量を次のサブレ
ンジにおける補正の初期値とした。その結果、初期値を
リセットする（例えば零にする）場合に比べて、補正量
の決定に要する時間が短くなり、時間の短縮及び補正量
の精度の向上を図ることができる。

【００８９】（４）リードチャネルＬＳＩ（信号処理回
路）１５は、上記の非対称補正処理の実施に際して、対
称性の測定中、即ち分散値の算出中は、ＡＧＣループ及
びＰＬＬループ制御をホールドするか、またはループ定
数を変更してループの挙動を緩慢にした。その結果、分
散値算出回路３７及び非対称補正回路３４は、ＡＧＣ／
ＰＬＬループの影響を受けないので、短時間で精度の高
い補正量を得ることができる。

【００９０】（５）リードチャネルＬＳＩは、先ず、第
１パターン領域９２ｃから読み出した周期パターンのリ
ードデータＲＤに基づいてＡＧＣ／ＰＬＬループを安定
化させる。その後、リードチャネルＬＳＩは、第２パタ
ーン領域９２ｄから読み出したランダムパターンのリー
ドデータＲＤに基づいて分散値を得るようにした。その
結果、安定したＡＧＣ／ＰＬＬループは分散値の算出に
与える影響が少ないため、精度の高い分散値を得ること
ができる。

【００９１】尚、前記実施形態は、以下の態様に変更し
てもよい。 ○非対称補正回路３４の構成を適宜変更して実施する。
例えば、図１１に示すように構成した非対称補正回路１
０１を用いる。この非対称補正回路１０１は、３つの区
分補正回路１０２ａ，１０２ｂ，１０２ｃ、選択回路１
０３を有し、各区分補正回路１０２ａ〜１０２ｃは、そ
れぞれベースラインに対して正負対称に構成された区分
補正部１０４ｐ、１０４ｎと、選択回路１０５を有して
いる。このように構成された非対称補正回路１０１は、
零付近から正負の振幅の大きい方に向かってほぼ同時に
非対称性を補正する。このことは、非対称性の補正時間
を短くする。

【００９２】（第二実施形態）以下、本発明を具体化し
た第二実施形態を図１２及び図１３に従って説明する。
尚、説明の便宜上、第一実施形態と同様の構成について
は同一の符号を付してその説明を一部省略する。

【００９３】図１２は、本実施形態のリードチャネルＬ
ＳＩ（信号処理回路）１１１の回路図である。この信号
処理回路１１１は、第一実施形態の信号処理回路１５の
構成に加えて、第１及び第２ベースライン補正検出回路
１１２，１１３、レジスタ１１４，１１５，１１６、Ｄ
ＡＣ１１７を有している。第１及び第２検出回路１１
２，１１３は、ベースライン補正の必要性の有無を判定
するために設けられている。

【００９４】第１検出回路１１２は、第１及び第２比較
器１２１，１２２、ＡＮＤ回路１２３、カウンタ回路１
２４を含む。第１及び第２比較器１２１，１２２には、
ＤＦＥ３５における等化波形を持つ信号Ｓ３が入力され
る。また、第１比較器１２１には、判定回路４３の正の
リファレンス電圧＋Ｒｅｆを中心として正側に設定した
範囲の第１検出範囲電圧＋Ｒｅｆ＋Δが入力され、第２
比較器１２２には負側に設定した第２検出範囲電圧＋Ｒ
ｅｆ−Δが入力される。

【００９５】第１検出回路１２１は、信号Ｓ３が第１検
出範囲電圧＋Ｒｅｆ＋Δより低い電位の場合にＨレベル
の信号を出力し、第２検出回路１２２は、信号Ｓ３が第
２検出範囲電圧＋Ｒｅｆ−Δより高い電位の場合にＨレ
ベルの信号を出力する。従って、ＡＮＤ回路１２３は、
信号Ｓ３が電圧＋Ｒｅｆ＋Δと電圧＋Ｒｅｆ−Δの間の
電圧を持つ場合にＨレベルの信号を出力する。

【００９６】カウンタ回路１２４には、サンプリングク
ロックＳＣＫとイネーブル信号ＥＮＢが入力される。カ
ウンタ回路１２４は、所定レベル（例えばＬレベル）の
イネーブル信号ＥＮＢに応答してカウント値をクリア
し、Ｈレベルのイネーブル信号ＥＮＢに応答してＡＮＤ
回路１２３からＨレベルの信号が入力される間、サンプ
リングクロックＳＣＫをカウントする。従って、カウン
タ回路１２４のカウント数は、第１及び第２検出範囲電
圧＋Ｒｅｆ＋Δ，＋Ｒｅｆ−Δの間の電位を有する等化
波形（信号Ｓ３）のサンプルの数、即ち、正のリファレ
ンス＋Ｒｅｆ近傍のサンプル数であり、第１検出回路１
１２はこの第１のサンプル数を第１レジスタ１１４に格
納する。

【００９７】第２検出回路１１３は、第１検出回路１１
２と同様に構成され、判定回路４３の負のリファレンス
電圧−Ｒｅｆを中心として正側に設定した範囲の第１検
出範囲電圧−Ｒｅｆ＋Δと負側に設定した第２検出範囲
電圧−Ｒｅｆ−Δが入力される。従って、第２検出回路
１１３は、第１及び第２検出範囲電圧−Ｒｅｆ＋Δ，−
Ｒｅｆ−Δの間の電位を有する等化波形（信号Ｓ３）の
サンプルの数、即ち、負のリファレンス−Ｒｅｆ近傍の
サンプルをカウントし、そのカウント値（第２のサンプ
ル数）を第２レジスタ１１５に格納する。

【００９８】ＭＣＵ１７は、バス２１を介して第１及び
第２レジスタ１１４，１１５に格納された第１及び第２
のサンプル数を読み込み、それらに基づいてベースライ
ン補正の有無と、補正量を算出する機能を持つ。詳述す
ると、ＭＣＵ１７は、読み込んだ第１及び第２のサンプ
ル数の差を求め、その差が所定値よりも大きい場合にベ
ールライン補正が必要であると判定する。この所定値
は、非対称性を許容する範囲に応じて予め設定される。
そして、ＭＣＵ１７は、その差に基づいて算出した補正
量により第３レジスタ１１６の内容を更新する。

【００９９】第３レジスタ１１６は、内容（補正量）を
持つ信号をＤＡＣ１１７に出力し、ＤＡＣ１１７は入力
信号に応じた値を持つ中間電圧ＶＲＭをＡＤＣ３３に出
力する。

【０１００】ＡＤＣ３３は、リード信号ＲＤに基づく信
号（図１のアナログフィルタ３２の出力信号）が入力さ
れ、高電位側基準電圧ＶＲＨ，低電位側基準電圧ＶＲＬ
が入力される。ＡＤＣ３３は、中間電圧ＶＲＭと同一レ
ベルを持つ入力信号（ＲＤ）に対して零の値を持つディ
ジタル信号を出力する。従って、中間電圧ＶＲＭのレベ
ルを変更することは、零の値を持つディジタル信号に対
応する入力信号ＲＤのレベルを変更する、即ちベールラ
インを補正する。

【０１０１】上記のベースライン補正処理をまとめて図
１３のフローチャートに従って説明する。ＭＣＵ１７及
びリードチャネルＬＳＩ１１１は、図１３のステップ１
３１〜１３５に従ってベースライン補正処理を実施す
る。

【０１０２】即ち、ステップ１３１において、ＭＣＵ１
７から非対称補正測定開始の指示（本実施形態の場合は
Ｈレベルのイネーブル信号ＥＮＢ）を出力する。ステッ
プ１３２において、リードチャネルＬＳＩ１１１は、非
対称誤差（正負のリファレンス近傍のサンプル数）を測
定する。そして、リードチャネルＬＳＩ１１１は、ＭＣ
Ｕ１７へ測定値を渡す。

【０１０３】ステップ１３４において、ＭＣＵ１７は、
非対称性が許容範囲内か否かを判定し、許容範囲を超え
ている場合にはステップ１３５に移り、そのステップ１
３５において、測定値を基に算出した補正量によりリー
ドチャネルＬＳＩ１１１の補正量設定レジスタ（第３レ
ジスタ１１６）の内容を更新する。そして、ステップ１
３１に移る。

【０１０４】ステップ１３４において、非対称性が許容
範囲内にあれば、処理を終了する。このように、非対称
誤差の測定と、それに基づく補正値の設定を繰り返し、
ベースラインを補正する。

【０１０５】この後、リードチャネルＬＳＩ１１１は、
非対称性を折れ線近似にて補正するが、この処理につい
ては第一実施形態で詳細に述べたのでここでは省略す
る。尚、図１２には、図２の非対称補正回路３４等の回
路が省略されている。

【０１０６】このようなベールライン補正は、非対称性
が大きい再生波形に対して有効に働く。即ち、非対称性
が大きい再生波形に対してベールラインを補正してある
程度非対称性を解消し、その後に第一実施形態の非対称
補正処理を行うことで、精度の高い補正の処理時間を短
くする。

【０１０７】以上記述したように、本実施の形態によれ
ば、第一実施形態の効果に加えて以下の効果を奏する。 （１）ＤＦＥ３５の判定器４３におけるリファレンスレ
ベル＋Ｒｅｆ，−Ｒｅｆを中心とする所定範囲内の分散
を求める第１及び第２ベースライン補正検出回路１１
２，１１３を備え、その分散値に基づいて設定した補正
量によりＤＡＣ１１７によりＡＤＣ３３の零レベルを出
力する中間基準電圧ＶＲＭ、即ちベースラインを変更す
るようにした。これにより、データの入力中に非対称性
を測定し、それに基づいてベールラインを容易に補正す
ることができる。

【０１０８】（２）第１及び第２ベースライン補正検出
回路１１２，１１３は、所定のリファレンスレベル＋Ｒ
ｅｆ，−Ｒｅｆを中心とする所定範囲の信号Ｓ３に対応
してサンプリングクロックＳＣＫをカウントするカウン
タ回路１２４を備えることで、リファレンスレベル付近
の分散を容易に測定し、精度の高いベースライン補正を
行うことができる。

【０１０９】尚、前記実施形態は、以下の態様に変更し
てもよい。 ○上記第二実施形態において、リードチャネルＬＳＩ１
１１は、２つのリファレンスレベル＋Ｒｅｆ，−Ｒｅｆ
近傍における等化波形の分散値を測定したが、４つ以上
偶数個のリファレンスレベルに対応する構成としても良
い。

【０１１０】○前記第二実施形態において、ＭＣＵ１７
は、第１及び第２レジスタ１１４，１１５に格納された
検出結果である第１及び第２のサンプル数を読み込むよ
うにしたが、第１及び第２検出回路１１２，１１３から
直接第１及び第２のサンプル数を読み込む構成としても
良い。

【０１１１】以上の実施形態をまとめ、本発明の構成に
関する以下の事項を開示する。 （１）請求項１乃至５のうちの何れか一項に記載の半導
体装置において、前記等化波形信号と判定信号に基づく
誤差信号に基づいて前記入力信号から最適な振幅の信号
を生成するためのＡＧＣループと、前記誤差信号に基づ
いて前記サンプリングクロックを生成するＰＬＬループ
と、を備え、前記入力信号の対称性の測定中は、ＡＧＣ
／ＰＬＬループ制御をホールドするか、またはループ定
数を変更してループ挙動を緩慢にする、ことを特徴とす
る半導体装置。

【０１１２】（２）請求項１乃至６のうちの何れか一項
に記載の半導体装置において、前記入力信号は磁気記録
媒体から読み出した読み出し信号であり、前記磁気記録
媒体に、前記ＡＧＣ／ＰＬＬループの最適化に適した第
１のパターンデータと、前記対称性の測定に適した第２
のパターンデータとを、少なくとも前記第２のパターン
データの前に第１のパターンデータが読み出されるよう
に記録する、ことを特徴とする半導体装置。

【０１１３】（３）請求項１乃至７のうちの何れか一項
に記載の半導体装置を備えたハードディスク装置。

【０１１４】

【発明の効果】以上詳述したように、本発明によれば、
再生波形の上下非対称性を補正することのできる半導体
装置及びその半導体装置を用いたハードディスク装置を
提供することができる。

【図面の簡単な説明】

【図１】 ハードディスク装置の概略構成図である。

【図２】 第一実施形態のリードチャネルＬＳＩの回路
図である。

【図３】 分散値算出回路及びループフィルタの回路図
である。

【図４】 非対称補正回路の回路図である。

【図５】 非対称補正処理のフローチャートである。

【図６】 リファレンス・レベルとヒストグラムの説明
図である。

【図７】 折れ線近似の説明図である。

【図８】 折れ線近似の説明図である。

【図９】 折れ線近似の説明図である。

【図１０】 セクタ・フォーマットの説明図である。

【図１１】 別の非対称補正回路の回路図である。

【図１２】 第二実施形態のリードチャネルＬＳＩの回
路図である。

【図１３】 ベースライン補正処理のフローチャートで
ある。

【図１４】 ヘッドの電磁変換特性図である。

【図１５】 入力振幅に対する出力振幅の特性図であ
る。

【図１６】 再生波形の説明図である。

【符号の説明】

３１ ＡＧＣ ３３ ＡＤＣ ３４ 非対称補正回路 ３５ 判定帰還型等化器（ＤＦＥ） ３７ 分散値算出回路 １１２，１１３ 第１及び第２ベースライン補正検出回
路 １１７ ＤＡＣ ＲＤ 入力信号としての入力データ（読み出しデータ：
リードデータ） ＳＣＫ サンプリングクロック Ｓ３ 等化波形信号 Ｓ４ 判定信号 Ｓ５ 誤差信号 Ｓ８ 補正信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 澤田 勝 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5D044 BC01 CC04 FG01 FG06 5K046 EE10 EE17 EE51 EF13

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力信号を等化した波形をサンプリング
   クロックに基づいてサンプリングして所定のリファレン
   スレベルと比較判定して生成した判定信号を出力する判
   定帰還型等化器を備えた半導体装置において、 前記等化波形信号と判定信号に基づく誤差信号により第
   １の判定結果の分散値と第２の判定結果の分散値をそれ
   ぞれ計算し、両分散値に基づく補正信号を出力する分散
   値算出回路と、 前記入力信号のレンジを複数のサブレンジに区分し、各
   サブレンジ毎に前記補正信号に基づいて設定した補正値
   により前記入力信号の非対称性を補正する非対称補正回
   路と、を備えたことを特徴とする半導体装置。
2. 【請求項２】 請求項１に記載の半導体装置において、 前記分散値算出回路は、 前記誤差信号を自乗し、前記判定信号に基づいて第１の
   判定結果に対する自乗結果と、第２の判定結果に対する
   自乗結果をそれぞれ積算して得た第１及び第２の分散値
   の差を前記補正信号として出力する、ことを特徴とする
   半導体装置。
3. 【請求項３】 請求項１に記載の半導体装置において、 前記非対称補正回路は、 前記サブレンジ毎に備えられ、前記補正値により該サブ
   レンジの範囲内の信号を補正する複数の区分補正回路を
   備え、 各区分補正回路は、零レベルに近い区分補正回路から大
   きな振幅の方の区分補正回路へと順次補正処理を行い、 各区分補正回路は、より小さな振幅のサブレンジの信号
   を補正する区分補正回路の補正値を補正処理の初期値と
   する、ことを特徴とする半導体装置。
4. 【請求項４】 請求項１乃至３のうちの何れか一項に記
   載の半導体装置において、 中間基準電圧を零として前記入力信号を変換した正負の
   符号を持つデジタル信号を前記判定帰還型等化器に出力
   するＡＤ変換回路と、 前記所定のリファレンスレベルを中心とする前記等化波
   形信号の分散値を算出するベースライン補正検出回路
   と、 前記分散値に基づく補正量に応じて前記中間基準電圧を
   生成して前記ＡＤ変換回路に供給するＤＡ変換回路と、
   を備えた、ことを特徴とする半導体装置。
5. 【請求項５】 請求項４に記載の半導体装置において、 前記ベースライン補正検出回路は、 前記所定のリファレンスレベルを中心とする所定範囲の
   前記等化波形信号に対応して前記サンプリングクロック
   をカウントするカウンタを備え、 前記カウンタのカウント値を前記分散値として前記補正
   量が決定される、ことを特徴とする半導体装置。