JP2830776B2 - 高密度記録向けクロック抽出方式 - Google Patents
高密度記録向けクロック抽出方式Info
- Publication number
- JP2830776B2 JP2830776B2 JP7152296A JP15229695A JP2830776B2 JP 2830776 B2 JP2830776 B2 JP 2830776B2 JP 7152296 A JP7152296 A JP 7152296A JP 15229695 A JP15229695 A JP 15229695A JP 2830776 B2 JP2830776 B2 JP 2830776B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- clock
- circuit
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
- G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
- G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、クロック抽出方式に関
し、特にディスク状記録媒体に情報を高密度で記録、再
生する装置において再生信号からクロックを抽出するＰ
ＬＬ（PhaseLocked Loop；位相同期ループ）回路に関す
る。
し、特にディスク状記録媒体に情報を高密度で記録、再
生する装置において再生信号からクロックを抽出するＰ
ＬＬ（PhaseLocked Loop；位相同期ループ）回路に関す
る。
【０００２】
【従来の技術】近年、コンピュータの高性能化に伴い、
ＨＤＤ（ハードディスク装置）、ＣＤ−ＲＯＭ等の大容
量ファイル装置が普及してきている。
ＨＤＤ（ハードディスク装置）、ＣＤ−ＲＯＭ等の大容
量ファイル装置が普及してきている。
【０００３】媒体上に高密度デジタル記録された情報を
再生する場合、再生したアナログ信号から同時にクロッ
クを抽出してデジタル情報を検出する。特にファイル装
置の場合には、検出情報の信頼性は、光ディスクでエラ
ーレート１０-5以下、磁気ディスクでは１０-9以下と、
非常に高い精度が要求される。従って、スピンドルの回
転むらに正確に追従した再生クロックの抽出が必要であ
り、クロックにジッタが多い場合、ファイル装置の信頼
性を著しく損ねてしまう。
再生する場合、再生したアナログ信号から同時にクロッ
クを抽出してデジタル情報を検出する。特にファイル装
置の場合には、検出情報の信頼性は、光ディスクでエラ
ーレート１０-5以下、磁気ディスクでは１０-9以下と、
非常に高い精度が要求される。従って、スピンドルの回
転むらに正確に追従した再生クロックの抽出が必要であ
り、クロックにジッタが多い場合、ファイル装置の信頼
性を著しく損ねてしまう。
【０００４】図１３に従来のＰＬＬ回路を示す。図１３
を参照して、位相比較器２２は入力信号ＲＥＦと出力ク
ロックＰＣＬＫとの位相を比較して、位相誤差信号を出
力し、ループフィルタ６により位相誤差信号の高域成分
を抑圧して電圧制御型発振器（Voltage Controlled Osc
illator；「ＶＣＯ」という）７に制御電圧として供給
する。
を参照して、位相比較器２２は入力信号ＲＥＦと出力ク
ロックＰＣＬＫとの位相を比較して、位相誤差信号を出
力し、ループフィルタ６により位相誤差信号の高域成分
を抑圧して電圧制御型発振器（Voltage Controlled Osc
illator；「ＶＣＯ」という）７に制御電圧として供給
する。
【０００５】ＶＣＯ７はループフィルタ６の出力電圧に
応じた周波数のクロック信号ＰＣＬＫを出力する。この
ＰＣＬＫを位相比較器２２に帰還することで閉ループを
構成し、周波数および位相差に対する自動制御を行って
いる。
応じた周波数のクロック信号ＰＣＬＫを出力する。この
ＰＣＬＫを位相比較器２２に帰還することで閉ループを
構成し、周波数および位相差に対する自動制御を行って
いる。
【０００６】
【発明が解決しようとする課題】近年のマルチメディア
に対応するため、さらなる小型化、高密度ファイル装置
が要求されている。これに対して、レーザの波長に比例
し対物レンズのＮＡ（numerical aperture；開口数）に
逆比例するビームスポットで記録再生を行う光ディスク
では、熱雑音の問題およびチルトの問題など単純にビー
ム系を小さくすることで高密度化を目指すことは困難で
ある。
に対応するため、さらなる小型化、高密度ファイル装置
が要求されている。これに対して、レーザの波長に比例
し対物レンズのＮＡ（numerical aperture；開口数）に
逆比例するビームスポットで記録再生を行う光ディスク
では、熱雑音の問題およびチルトの問題など単純にビー
ム系を小さくすることで高密度化を目指すことは困難で
ある。
【０００７】また、磁気ディスクで、高密度を実現する
ためには小さなヘッドでかつサブμｍオーダーのヘッド
浮上量を実現する必要があり、信号品質を上げることは
困難である。
ためには小さなヘッドでかつサブμｍオーダーのヘッド
浮上量を実現する必要があり、信号品質を上げることは
困難である。
【０００８】近時、従来から通信の分野で用いられてき
たビタビ検出をファイル装置に応用することにより、例
えばアイパタンが殆どつぶれてしまった再生波形からで
も良好に情報を再生することのできるＰＲＭＬ（Partia
l Responce Maximum Likelihood）信号処理技術（再生
波形の形を整える等化にパーシャルレスポンス方式、デ
ータ検出に最尤復号方式であるビタビ復号等を用いる）
が利用され始めている。
たビタビ検出をファイル装置に応用することにより、例
えばアイパタンが殆どつぶれてしまった再生波形からで
も良好に情報を再生することのできるＰＲＭＬ（Partia
l Responce Maximum Likelihood）信号処理技術（再生
波形の形を整える等化にパーシャルレスポンス方式、デ
ータ検出に最尤復号方式であるビタビ復号等を用いる）
が利用され始めている。
【０００９】しかし、高密度記録した媒体からデータを
再生する場合、分解能低下によってクロック周波数静電
のエネルギーが小さくなってしまい、従来のＰＬＬへの
入力ＳＮＲが低下してしまう。このため、サンプリング
ジッタが増加し、検出情報の信頼性が損なわれてしまう
ことになる。
再生する場合、分解能低下によってクロック周波数静電
のエネルギーが小さくなってしまい、従来のＰＬＬへの
入力ＳＮＲが低下してしまう。このため、サンプリング
ジッタが増加し、検出情報の信頼性が損なわれてしまう
ことになる。
【００１０】確かに、ＰＲＭＬ信号処理技術を用いると
分解能が低下した波形からもデータを検出することが理
論的に可能であるが、再生クロックにジッタが多い場
合、その性能を十分に引き出すことはできない。
分解能が低下した波形からもデータを検出することが理
論的に可能であるが、再生クロックにジッタが多い場
合、その性能を十分に引き出すことはできない。
【００１１】従って、低分解能の波形から正確にクロッ
クを抽出することは高密度記録の大きな課題である。
クを抽出することは高密度記録の大きな課題である。
【００１２】本発明は上記問題点に鑑みてなされたもの
であって、高密度記録した符号間干渉の多い再生波形か
らも正確な同期クロックを抽出することを可能とするク
ロック抽出方式を提供することを目的とする。
であって、高密度記録した符号間干渉の多い再生波形か
らも正確な同期クロックを抽出することを可能とするク
ロック抽出方式を提供することを目的とする。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、記録媒体から再生されたアナログ信号を
同期クロックでサンプリングするためのサンプリング手
段と、前記サンプリング信号を２値情報に変換するパル
ス化回路と、前記２値情報から位相ずれのない波形信号
を生成する波形レプリカ生成回路と、前記サンプリング
信号を所定時間遅延させる遅延回路と、前記波形レプリ
カ生成回路の出力と前記遅延回路の出力との位相ずれ量
を算出する位相量算出回路と、前記位相量算出回路の出
力に接続されたループフィルタと、前記ループフィルタ
の出力を入力とし前記同期クロックの周波数の制御を行
うＶＣＯと、を含むことを特徴とするクロック抽出方式
を提供する。
め、本発明は、記録媒体から再生されたアナログ信号を
同期クロックでサンプリングするためのサンプリング手
段と、前記サンプリング信号を２値情報に変換するパル
ス化回路と、前記２値情報から位相ずれのない波形信号
を生成する波形レプリカ生成回路と、前記サンプリング
信号を所定時間遅延させる遅延回路と、前記波形レプリ
カ生成回路の出力と前記遅延回路の出力との位相ずれ量
を算出する位相量算出回路と、前記位相量算出回路の出
力に接続されたループフィルタと、前記ループフィルタ
の出力を入力とし前記同期クロックの周波数の制御を行
うＶＣＯと、を含むことを特徴とするクロック抽出方式
を提供する。
【００１４】本発明においては、好ましくは、前記波形
レプリカ生成回路がトランスバーサルフィルタを含むこ
とを特徴とする。
レプリカ生成回路がトランスバーサルフィルタを含むこ
とを特徴とする。
【００１５】本発明においては、好ましくは、前記位相
量算出回路が、前記サンプリング信号を１クロック分遅
延させるための遅延素子と、前記サンプリング信号と前
記１クロック分遅延された信号との差分信号を生成する
ための第１の減算器と、前記差分信号を所定の閾値レベ
ルと比較検出するためのレベル検出器と、前記波形レプ
リカ生成回路の出力と前記サンプリング信号との差信号
を生成する第２の減算器と、前記第２の減算器の出力を
前記第１の減算器の出力で除するための除算器と、前記
レベル検出器の出力を切替制御信号として前記除算器の
出力又は一クロック前の出力のいずれかを選択出力する
スイッチ回路と、を含むことを特徴とする。
量算出回路が、前記サンプリング信号を１クロック分遅
延させるための遅延素子と、前記サンプリング信号と前
記１クロック分遅延された信号との差分信号を生成する
ための第１の減算器と、前記差分信号を所定の閾値レベ
ルと比較検出するためのレベル検出器と、前記波形レプ
リカ生成回路の出力と前記サンプリング信号との差信号
を生成する第２の減算器と、前記第２の減算器の出力を
前記第１の減算器の出力で除するための除算器と、前記
レベル検出器の出力を切替制御信号として前記除算器の
出力又は一クロック前の出力のいずれかを選択出力する
スイッチ回路と、を含むことを特徴とする。
【００１６】本発明においては、好ましくは、前記閾値
レベルが予め定めた二つの閾値レベルからなり、前記第
１の減算器の出力が前記二つの閾値レベルの範囲内にあ
るときには前記一クロック前の出力を選択出力すること
を特徴とする。
レベルが予め定めた二つの閾値レベルからなり、前記第
１の減算器の出力が前記二つの閾値レベルの範囲内にあ
るときには前記一クロック前の出力を選択出力すること
を特徴とする。
【００１７】また、本発明においては、好ましくは、前
記パルス化回路が、ビタビ検出器からなることを特徴と
する。
記パルス化回路が、ビタビ検出器からなることを特徴と
する。
【００１８】さらに、本発明においては、好ましくは、
前記サンプリング手段が前記ＶＣＯからの出力信号をサ
ンプリングクロックとするＡ／Ｄ変換器を含むことを特
徴とする。
前記サンプリング手段が前記ＶＣＯからの出力信号をサ
ンプリングクロックとするＡ／Ｄ変換器を含むことを特
徴とする。
【００１９】そして、本発明は、記録媒体から再生され
たアナログ信号（「アナログ再生信号」という）を同期
クロックで２値情報に変換するパルス化回路と、前記２
値情報から位相ずれのない再生信号を生成する波形レプ
リカ生成回路と、前記アナログ再生信号を所定時間遅延
させる遅延回路と、前記波形レプリカ生成回路の出力と
前記遅延回路の出力から位相ずれ量を算出する位相量算
出回路と、前記位相量算出回路の出力に接続されたルー
プフィルタと、前記ループフィルタの出力を入力とし前
記同期クロックの周波数の制御を行うＶＣＯと、を含む
ことを特徴とするクロック抽出方式を提供する。
たアナログ信号（「アナログ再生信号」という）を同期
クロックで２値情報に変換するパルス化回路と、前記２
値情報から位相ずれのない再生信号を生成する波形レプ
リカ生成回路と、前記アナログ再生信号を所定時間遅延
させる遅延回路と、前記波形レプリカ生成回路の出力と
前記遅延回路の出力から位相ずれ量を算出する位相量算
出回路と、前記位相量算出回路の出力に接続されたルー
プフィルタと、前記ループフィルタの出力を入力とし前
記同期クロックの周波数の制御を行うＶＣＯと、を含む
ことを特徴とするクロック抽出方式を提供する。
【００２０】本発明においては、好ましくは、前記波形
レプリカ生成回路が、トランスバーサルフィルタと、Ｄ
／Ａ変換器と、を含むことを特徴とする。
レプリカ生成回路が、トランスバーサルフィルタと、Ｄ
／Ａ変換器と、を含むことを特徴とする。
【００２１】また、本発明においては、好ましくは、前
記位相量算出回路が、前記レプリカ信号と前記再生信号
の差信号を生成する減算器と、前記再生信号を微分演算
するための微分回路と、前記減算器の出力を前記微分回
路の出力で除算するための除算器と、前記微分回路の出
力を所定の閾値レベルと比較するためのレベル検出器
と、前記レベル検出器の出力を切替制御信号として前記
除算器の出力又はサンプルホールドされた直前の出力の
いずれかを選択出力するスイッチ回路と、を含むことを
特徴とする請求項７記載のクロック抽出方式。
記位相量算出回路が、前記レプリカ信号と前記再生信号
の差信号を生成する減算器と、前記再生信号を微分演算
するための微分回路と、前記減算器の出力を前記微分回
路の出力で除算するための除算器と、前記微分回路の出
力を所定の閾値レベルと比較するためのレベル検出器
と、前記レベル検出器の出力を切替制御信号として前記
除算器の出力又はサンプルホールドされた直前の出力の
いずれかを選択出力するスイッチ回路と、を含むことを
特徴とする請求項７記載のクロック抽出方式。
【００２２】さらに、本発明においては、好ましくは、
前記閾値レベルが予め定めた二つの閾値レベルからな
り、前記微分回路の出力が前記二つの閾値レベルの範囲
内にあるときには前記スイッチ回路が前記サンプルホー
ルドされた直前の出力を選択出力することを特徴とす
る。
前記閾値レベルが予め定めた二つの閾値レベルからな
り、前記微分回路の出力が前記二つの閾値レベルの範囲
内にあるときには前記スイッチ回路が前記サンプルホー
ルドされた直前の出力を選択出力することを特徴とす
る。
【００２３】そして、本発明は、記録媒体からの再生信
号を同期クロックで２値情報に変換したデータに対して
再生系と略同一特性にてフィルタリング処理してレプリ
カ信号を生成し、時間補正した前記再生信号の微分信号
と、前記レプリカ信号と前記再生信号との差信号とに基
づき位相ずれ量を検出し、該相量に基づきＶＣＯ制御し
て位相同期ループを構成したなるクロック抽出方式を提
供する。
号を同期クロックで２値情報に変換したデータに対して
再生系と略同一特性にてフィルタリング処理してレプリ
カ信号を生成し、時間補正した前記再生信号の微分信号
と、前記レプリカ信号と前記再生信号との差信号とに基
づき位相ずれ量を検出し、該相量に基づきＶＣＯ制御し
て位相同期ループを構成したなるクロック抽出方式を提
供する。
【００２４】本発明においては、好ましくは、前記再生
信号の微分信号のレベルを監視し、前記レベルが予め定
めた所定の値以下のときには、位相ずれ量出力を直前の
値に設定するように切替制御することを特徴とする。
信号の微分信号のレベルを監視し、前記レベルが予め定
めた所定の値以下のときには、位相ずれ量出力を直前の
値に設定するように切替制御することを特徴とする。
【００２５】
【作用】本発明の原理・作用を以下に詳説する。
【００２６】本発明によれば、再生信号からビタビ検出
等で検出した２値情報を、ヘッド媒体間のチャネル特性
と同じ特性に設定した例えばトランスバーサルフィルタ
でフィルタリングすることにより、再生信号のレプリカ
を生成することができる。
等で検出した２値情報を、ヘッド媒体間のチャネル特性
と同じ特性に設定した例えばトランスバーサルフィルタ
でフィルタリングすることにより、再生信号のレプリカ
を生成することができる。
【００２７】通常、チャネル特性は大幅に変化すること
はないため、ほぼ固定であると考えて問題がない。ま
た、記録ドメインに非線形性がない限り、どのような特
性であってもトランスバーサルフィルタで再現できる。
はないため、ほぼ固定であると考えて問題がない。ま
た、記録ドメインに非線形性がない限り、どのような特
性であってもトランスバーサルフィルタで再現できる。
【００２８】このトランスバーサルフィルタからの出力
であるレプリカ信号は、クロックとの位相差が零である
理想的な再生波形となるため、レプリカ波形と源波形を
比較することによってクロックの位相ずれを検出するこ
とができる。
であるレプリカ信号は、クロックとの位相差が零である
理想的な再生波形となるため、レプリカ波形と源波形を
比較することによってクロックの位相ずれを検出するこ
とができる。
【００２９】図１１は、位相ずれ量と振幅値の関係を示
している。
している。
【００３０】図１１を参照して、再生信号のある時刻に
おける振幅値をｙ、その時刻における微係数ａ、および
レプリカ波形のｙに対応する振幅値をｚ、クロック位相
ずれをθとすると近似的に次式(1)に示す関係式が成り
立つ。
おける振幅値をｙ、その時刻における微係数ａ、および
レプリカ波形のｙに対応する振幅値をｚ、クロック位相
ずれをθとすると近似的に次式(1)に示す関係式が成り
立つ。
【００３１】 θ＝（ｚ−ｙ）／ａ …(1)
【００３２】また、サンプリングした再生波形データ列
ｙnから位相量を算出する場合、微係数ａnをサンプル値
から近似すると次式のようになる。ただし、Δはサンプ
リング周期である。
ｙnから位相量を算出する場合、微係数ａnをサンプル値
から近似すると次式のようになる。ただし、Δはサンプ
リング周期である。
【００３３】 ａn＝（ｙn−ｙn-1）／Δ …(2)
【００３４】 θn＝（ｚn−ｙn）Δ／（ｙn−ｙn-1） …(3)
【００３５】従って、上式(1)あるいは(3)の式より位相
ずれ量θを算出し、この値に対応するようにクロック周
波数を制御することにより、高密度記録に対応したＰＬ
Ｌ回路を構成できる。
ずれ量θを算出し、この値に対応するようにクロック周
波数を制御することにより、高密度記録に対応したＰＬ
Ｌ回路を構成できる。
【００３６】しかし、クロック位相ずれθを算出するた
めに微係数（又は差分）の逆数を用いているため、微係
数が０近傍の場合には（ｚ−ｙ）に含まれているノイズ
量が増幅されてしまう。そのために、再生信号の微分信
号のレベルを監視して、その絶対値がδ（δ＞０）以下
のときには、クロック位相ずれθの値を０にするか、あ
るいは直前の値に設定する、といった切り換えが必要と
なる。
めに微係数（又は差分）の逆数を用いているため、微係
数が０近傍の場合には（ｚ−ｙ）に含まれているノイズ
量が増幅されてしまう。そのために、再生信号の微分信
号のレベルを監視して、その絶対値がδ（δ＞０）以下
のときには、クロック位相ずれθの値を０にするか、あ
るいは直前の値に設定する、といった切り換えが必要と
なる。
【００３７】これにより、従来型ＰＬＬでは、再生波形
の符号が反転する時点でしか位相情報を検出していない
のに対して、本発明によれば、符号の反転する時点の前
後数チャネルビット間で位相情報を検出することが可能
となり、引き込みが早く、追従精度の良好なクロック抽
出回路を生成することができる。なお、符号間干渉の少
ない低密度記録媒体の再生の場合には、上式(1)による
近似が成り立たなくなり、精度が悪くなることが予想さ
れる。
の符号が反転する時点でしか位相情報を検出していない
のに対して、本発明によれば、符号の反転する時点の前
後数チャネルビット間で位相情報を検出することが可能
となり、引き込みが早く、追従精度の良好なクロック抽
出回路を生成することができる。なお、符号間干渉の少
ない低密度記録媒体の再生の場合には、上式(1)による
近似が成り立たなくなり、精度が悪くなることが予想さ
れる。
【００３８】図１２には、光ディスク再生信号を用いて
検出したクロック位相ずれθのＳＮＲをシミュレートし
た結果が示されている。従来方式における0.35μｍ／bi
t相当における値を基準としており、本発明は、低い記
録密度では特別な効果はないが、高密度記録の場合には
特段に大きな効果（すなわちＳＮＲの向上）が得られる
ことがわかる。図１２を参照して、本発明は、符号間干
渉が多い高密度記録時のクロック抽出に好適に適用され
る方式であることがいえる。
検出したクロック位相ずれθのＳＮＲをシミュレートし
た結果が示されている。従来方式における0.35μｍ／bi
t相当における値を基準としており、本発明は、低い記
録密度では特別な効果はないが、高密度記録の場合には
特段に大きな効果（すなわちＳＮＲの向上）が得られる
ことがわかる。図１２を参照して、本発明は、符号間干
渉が多い高密度記録時のクロック抽出に好適に適用され
る方式であることがいえる。
【００３９】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００４０】
【実施例１】図１は、本発明の第１の実施例の構成を示
す図である。図１を参照して、再生信号を、例えば８ビ
ット程度のＡ／Ｄ変換器１によりＶＣＯから出力される
発振クロックのタイミングでサンプリングしてデジタル
符号に変換する。
す図である。図１を参照して、再生信号を、例えば８ビ
ット程度のＡ／Ｄ変換器１によりＶＣＯから出力される
発振クロックのタイミングでサンプリングしてデジタル
符号に変換する。
【００４１】再生信号波形のサンプリングデータからパ
ルス化回路２により２値情報列ｂnを再生する。
ルス化回路２により２値情報列ｂnを再生する。
【００４２】２値情報列ｂnをヘッド媒体間のチャネル
特性と同等の特性を有する波形レプリカ生成回路３に入
力し、レプリカデータｚnを生成する。ただし、波形レ
プリカ生成回路３の特性は、再生系のインパルス応答等
から推定して予め設定しておく。
特性と同等の特性を有する波形レプリカ生成回路３に入
力し、レプリカデータｚnを生成する。ただし、波形レ
プリカ生成回路３の特性は、再生系のインパルス応答等
から推定して予め設定しておく。
【００４３】また、パルス化回路２および波形レプリカ
生成回路３における時間遅延分に相当する遅れ量を設定
した遅延回路４により、Ａ／Ｄ変換器１から出力される
サンプリングデータを時間遅延させて時間補正データｙ
nを生成する。
生成回路３における時間遅延分に相当する遅れ量を設定
した遅延回路４により、Ａ／Ｄ変換器１から出力される
サンプリングデータを時間遅延させて時間補正データｙ
nを生成する。
【００４４】そして、時間補正データｙnとレプリカデ
ータｚnを位相量算出回路５に入力し、各サンプリング
時点での位相量θnを算出し、ループフィルタ６により
高周波成分を除去し、ＶＣＯ７により入力電圧に相当す
る周波数のクロック（同期ＣＬＫ）を生成する。
ータｚnを位相量算出回路５に入力し、各サンプリング
時点での位相量θnを算出し、ループフィルタ６により
高周波成分を除去し、ＶＣＯ７により入力電圧に相当す
る周波数のクロック（同期ＣＬＫ）を生成する。
【００４５】クロックはＡ／Ｄ変換器１にフィードバッ
クされフェーズロックドループを構成し、追従動作を行
う。
クされフェーズロックドループを構成し、追従動作を行
う。
【００４６】図２は、本発明の一実施例における波形レ
プリカ生成回路の一構成例を示した図である。
プリカ生成回路の一構成例を示した図である。
【００４７】図２を参照して、波形レプリカ生成回路は
トランスバーサル型のフィルタ８から構成され、トラン
スバーサル型のフィルタ８は入力された符号列（パルス
化列ｂn）を、符号間干渉を持った振幅値列（レプリカ
信号ｚn）に変換する。各タップ係数（α0〜α2）は再
生系のインパルス応答等から推定して予め設定してお
く。なお、図２にはタップ数（次数）を４としタップ係
数が対称のＦＩＲ型デジタルフィルタの構成が例示され
ているが、これは光ディスク等の再生系の一例を示した
ものであり、本発明はかかる構成に限定されないことは
勿論である。
トランスバーサル型のフィルタ８から構成され、トラン
スバーサル型のフィルタ８は入力された符号列（パルス
化列ｂn）を、符号間干渉を持った振幅値列（レプリカ
信号ｚn）に変換する。各タップ係数（α0〜α2）は再
生系のインパルス応答等から推定して予め設定してお
く。なお、図２にはタップ数（次数）を４としタップ係
数が対称のＦＩＲ型デジタルフィルタの構成が例示され
ているが、これは光ディスク等の再生系の一例を示した
ものであり、本発明はかかる構成に限定されないことは
勿論である。
【００４８】図３は、本発明の一実施例における位相量
算出回路の一構成例を示した図である。
算出回路の一構成例を示した図である。
【００４９】図３を参照して、サンプル値ｙnより微分
信号（差分信号）を作るため１クロック遅延回路９の出
力とサンプル値ｙnとは第１の減算回路１０に入力さ
れ、第１の減算回路１０は１クロック差分信号ａn（＝
ｙn−ｙn-1）を生成する。
信号（差分信号）を作るため１クロック遅延回路９の出
力とサンプル値ｙnとは第１の減算回路１０に入力さ
れ、第１の減算回路１０は１クロック差分信号ａn（＝
ｙn−ｙn-1）を生成する。
【００５０】また、第２の減算回路１０′は、サンプル
値ｙnとレプリカ信号ｚnの差信号ｗn（＝ｚn−ｙn）を
生成し、差信号ｗnと１クロック差分信号ａnは除算器１
１に入力され、除算器１１はｗn／ａnを演算出力する。
値ｙnとレプリカ信号ｚnの差信号ｗn（＝ｚn−ｙn）を
生成し、差信号ｗnと１クロック差分信号ａnは除算器１
１に入力され、除算器１１はｗn／ａnを演算出力する。
【００５１】ここで、１クロック差分信号ａnが０の場
合に大きな誤差を生じるため、レベル検出器１２は１ク
ロック差分信号ａnを監視し、例えばＶ1＜ａn＜Ｖ2（但
し、Ｖ1、Ｖ2は予め定められた所定の値）の時にアクテ
ィブ（例えばハイレベル）、それ以外はインアクティブ
（ローレベル）となるようなレベル信号ｓnを生成す
る。
合に大きな誤差を生じるため、レベル検出器１２は１ク
ロック差分信号ａnを監視し、例えばＶ1＜ａn＜Ｖ2（但
し、Ｖ1、Ｖ2は予め定められた所定の値）の時にアクテ
ィブ（例えばハイレベル）、それ以外はインアクティブ
（ローレベル）となるようなレベル信号ｓnを生成す
る。
【００５２】レベル信号ｓnは例えばマルチプレクサ
（又はセレクタ）等のような電子スイッチ１３の切替制
御信号として入力され、１クロック差分信号ａnの値が
０近傍ではないときには、電子スイッチ１３は除算器１
１の出力ｗn／ａnをそのまま出力し、１クロック差分信
号ａnが０近傍であるときには、１クロック遅延回路
９′を介して１クロック遅延された出力値（１クロック
前の出力値）θn-1を位相ずれ量として出力する。
（又はセレクタ）等のような電子スイッチ１３の切替制
御信号として入力され、１クロック差分信号ａnの値が
０近傍ではないときには、電子スイッチ１３は除算器１
１の出力ｗn／ａnをそのまま出力し、１クロック差分信
号ａnが０近傍であるときには、１クロック遅延回路
９′を介して１クロック遅延された出力値（１クロック
前の出力値）θn-1を位相ずれ量として出力する。
【００５３】図４は、本発明の一実施例におけるパルス
化回路の一構成例を示す図である。
化回路の一構成例を示す図である。
【００５４】図４を参照して、入力データよりブランチ
メトリック生成回路１４で複数のブランチメトリックを
計算し、ＡＣＳ回路１５によりブランチメトリックと１
時点前のパスメトリック値ＰＭの加算（Ａｄｄ）、比較
（Ｃｏｍｐａｒｅ）、選択（Ｓｅｌｅｃｔ）を行う。
メトリック生成回路１４で複数のブランチメトリックを
計算し、ＡＣＳ回路１５によりブランチメトリックと１
時点前のパスメトリック値ＰＭの加算（Ａｄｄ）、比較
（Ｃｏｍｐａｒｅ）、選択（Ｓｅｌｅｃｔ）を行う。
【００５５】これらの選択情報を複数段のパスメモリ回
路１６に入力し、最後段からの出力Ｄの中から最尤判定
回路１７によって最も尤度の高いパスを１時点前のパス
メトリック値ＰＭにより選択して情報を検出する。
路１６に入力し、最後段からの出力Ｄの中から最尤判定
回路１７によって最も尤度の高いパスを１時点前のパス
メトリック値ＰＭにより選択して情報を検出する。
【００５６】図８、図９、及び図１０は、図３の位相量
算出回路における各信号（サンプル値ｙn、レプリカ信
号ｚn、差信号ｗn、差分信号ａn、レベル信号ｓn、位相
情報θn）のタイミング（波形図）を示しており、それ
ぞれサンプリングのタイミングが遅い場合、早い場合、
適正である場合に対応している。図８乃至図１０におい
て、差分信号ａnがＶ1とＶ2以内にある時、レベル信号
ｓnがアクティブ（図ではローレベルとして示されてい
る）となり、一クロック前の値θn-1が位相情報θnとし
て出力される。そして、図８、図９のように位相ずれが
ある場合（非同期状態）から、図１０に示す位相ずれ量
θnが零の状態に素早く引き込みが行なわれる。すなわ
ち、本実施例は、高密度記録した符号間干渉の多い再生
波形からも正確な同期クロックを抽出するための位相同
期制御が行なうことができ、引き込みが早く、追従精度
の良好なクロック抽出回路が実現されている。
算出回路における各信号（サンプル値ｙn、レプリカ信
号ｚn、差信号ｗn、差分信号ａn、レベル信号ｓn、位相
情報θn）のタイミング（波形図）を示しており、それ
ぞれサンプリングのタイミングが遅い場合、早い場合、
適正である場合に対応している。図８乃至図１０におい
て、差分信号ａnがＶ1とＶ2以内にある時、レベル信号
ｓnがアクティブ（図ではローレベルとして示されてい
る）となり、一クロック前の値θn-1が位相情報θnとし
て出力される。そして、図８、図９のように位相ずれが
ある場合（非同期状態）から、図１０に示す位相ずれ量
θnが零の状態に素早く引き込みが行なわれる。すなわ
ち、本実施例は、高密度記録した符号間干渉の多い再生
波形からも正確な同期クロックを抽出するための位相同
期制御が行なうことができ、引き込みが早く、追従精度
の良好なクロック抽出回路が実現されている。
【００５７】
【実施例２】図５は本発明に係るクロック抽出方式の第
２の実施例の構成を示す図である。
２の実施例の構成を示す図である。
【００５８】図５を参照して、再生信号を、ＶＣＯ７の
発振クロックを用いてパルス化回路２により２値情報列
ｂnを再生する。２値情報列ｂnをヘッド媒体間のチャネ
ル特性と同等の特性を有する波形レプリカ生成回路３に
よりレプリカデータｚを生成する。ただし、波形レプリ
カ生成回路３の特性は、再生系のインパルス応答などか
ら推定して予め設定しておく。
発振クロックを用いてパルス化回路２により２値情報列
ｂnを再生する。２値情報列ｂnをヘッド媒体間のチャネ
ル特性と同等の特性を有する波形レプリカ生成回路３に
よりレプリカデータｚを生成する。ただし、波形レプリ
カ生成回路３の特性は、再生系のインパルス応答などか
ら推定して予め設定しておく。
【００５９】パルス化回路２および波形レプリカ生成回
路３における時間遅延分に相当する遅れ量を設定した遅
延回路４により、サンプリングデータを時間遅延させ時
間補正データｙ（アナログ信号）を生成する。
路３における時間遅延分に相当する遅れ量を設定した遅
延回路４により、サンプリングデータを時間遅延させ時
間補正データｙ（アナログ信号）を生成する。
【００６０】時間補正データｙとレプリカデータｚを位
相量算出回路５に入力し、各時点での位相量θを算出し
ループフィルタ６により高周波成分を除去し、ＶＣＯ７
により入力電圧に相当する周波数のクロックを生成す
る。
相量算出回路５に入力し、各時点での位相量θを算出し
ループフィルタ６により高周波成分を除去し、ＶＣＯ７
により入力電圧に相当する周波数のクロックを生成す
る。
【００６１】図６は本発明の第２の実施例における波形
レプリカ生成回路の一構成例を示す図である。図６を参
照して、波形レプリカ生成回路はトランスバーサル型の
フィルタ８とＤ／Ａ変換器１８から構成され、トランス
バーサル型のフィルタ８は入力された符号列（パルス化
列ｂn）を、符号間干渉を持った振幅値列（レプリカ信
号ｚn）に変換し、レプリカ信号ｚnをＤ／Ａ変換器１８
によってアナログ量ｚに変換して出力する。トランスバ
ーサル型のフィルタ８における各タップ係数（α0〜
α2）は再生系のインパルス応答等から推定して予め設
定しておく。なお、図２にはタップ数が４のＦＩＲ型デ
ジタルフィルタの構成が例示されているが、本発明はか
かる構成にのみ限定されないことは勿論である。
レプリカ生成回路の一構成例を示す図である。図６を参
照して、波形レプリカ生成回路はトランスバーサル型の
フィルタ８とＤ／Ａ変換器１８から構成され、トランス
バーサル型のフィルタ８は入力された符号列（パルス化
列ｂn）を、符号間干渉を持った振幅値列（レプリカ信
号ｚn）に変換し、レプリカ信号ｚnをＤ／Ａ変換器１８
によってアナログ量ｚに変換して出力する。トランスバ
ーサル型のフィルタ８における各タップ係数（α0〜
α2）は再生系のインパルス応答等から推定して予め設
定しておく。なお、図２にはタップ数が４のＦＩＲ型デ
ジタルフィルタの構成が例示されているが、本発明はか
かる構成にのみ限定されないことは勿論である。
【００６２】図７は本発明の第２の実施例における位相
量算出回路の一構成例を示す図である。
量算出回路の一構成例を示す図である。
【００６３】図７を参照して、時間補正した再生信号ｙ
よりＣＲ微分回路１９によって微分信号ａを生成する。
レプリカ波形ｚと再生信号ｙを減算回路２０によってｗ
を生成し、除算回路１１によってｗ／ａの信号を作り出
す。
よりＣＲ微分回路１９によって微分信号ａを生成する。
レプリカ波形ｚと再生信号ｙを減算回路２０によってｗ
を生成し、除算回路１１によってｗ／ａの信号を作り出
す。
【００６４】ここで微分信号ａが０近傍の場合に大きな
誤差を生じるため、レベル検出器１２によってａを監視
し、レベル信号ｓを出力する。微分信号ａは第１、第２
の比較器１２ａ、１２ｂの負入力端子と正入力端子にそ
れぞれ入力され、第１、第２の比較器１２ａ、１２ｂの
出力はそれぞれ第１、第２の波形整形器（例えばシュミ
ットトリガ回路）１２ｃ、１２ｄを介してＡＮＤ回路１
２ｅに入力され、ＡＮＤ回路１２ｅがレベル信号ｓを出
力する（第１、第２の比較器１２ａ、１２ｂの出力が共
にハイレベルの時ＡＮＤ回路１２ｅはハイレベルを出
力）。レベル信号ｓは電子スイッチ１３の切替制御端子
に入力され、電子スイッチ１３は、ａの値が０近傍では
ないときは、除算器１１の出力をそのまま出力し、ａが
０近傍であるときには（閾値Ｖ1とＶ2の間にある）、サ
ンプル＆ホールド（Ｓ／Ｈ）回路２１で直前の出力値を
出力する。
誤差を生じるため、レベル検出器１２によってａを監視
し、レベル信号ｓを出力する。微分信号ａは第１、第２
の比較器１２ａ、１２ｂの負入力端子と正入力端子にそ
れぞれ入力され、第１、第２の比較器１２ａ、１２ｂの
出力はそれぞれ第１、第２の波形整形器（例えばシュミ
ットトリガ回路）１２ｃ、１２ｄを介してＡＮＤ回路１
２ｅに入力され、ＡＮＤ回路１２ｅがレベル信号ｓを出
力する（第１、第２の比較器１２ａ、１２ｂの出力が共
にハイレベルの時ＡＮＤ回路１２ｅはハイレベルを出
力）。レベル信号ｓは電子スイッチ１３の切替制御端子
に入力され、電子スイッチ１３は、ａの値が０近傍では
ないときは、除算器１１の出力をそのまま出力し、ａが
０近傍であるときには（閾値Ｖ1とＶ2の間にある）、サ
ンプル＆ホールド（Ｓ／Ｈ）回路２１で直前の出力値を
出力する。
【００６５】本実施例においても、前記第１の実施例と
同様にして高密度記録した符号間干渉の多い再生波形か
らも正確な同期クロックを抽出するための位相同期制御
が行なうことができる。
同様にして高密度記録した符号間干渉の多い再生波形か
らも正確な同期クロックを抽出するための位相同期制御
が行なうことができる。
【００６６】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されるものでなく、
本発明の原理に準ずる各種態様を含むことは勿論であ
る。
たが、本発明は上記態様にのみ限定されるものでなく、
本発明の原理に準ずる各種態様を含むことは勿論であ
る。
【００６７】
【発明の効果】以上説明したように、本発明によれば、
特に符号間干渉が多く通常のＰＬＬ方式で再生クロック
ジッタが増加してしまう再生系でも、正確な位相情報を
検出することができるため、正確なサンプリングが可能
となる。特に本発明は、ビタビ検出と組み合わせると高
密度記録に対してＳＮＲを大幅に改善する等大きな効果
が期待できる。また、請求項２以降に記載された本発明
の好ましい態様によっても、本発明を好適に奏すること
ができる。
特に符号間干渉が多く通常のＰＬＬ方式で再生クロック
ジッタが増加してしまう再生系でも、正確な位相情報を
検出することができるため、正確なサンプリングが可能
となる。特に本発明は、ビタビ検出と組み合わせると高
密度記録に対してＳＮＲを大幅に改善する等大きな効果
が期待できる。また、請求項２以降に記載された本発明
の好ましい態様によっても、本発明を好適に奏すること
ができる。
【図１】本発明の第１の実施例に係る高密度クロック抽
出方式を説明するための図である。
出方式を説明するための図である。
【図２】本発明の第１の実施例における波形レプリカ生
成回路の構成を示す図である。
成回路の構成を示す図である。
【図３】本発明の第１の実施例における位相量算出回路
の構成を示す図である。
の構成を示す図である。
【図４】本発明の第１の実施例におけるパルス化回路の
構成を示す図である。
構成を示す図である。
【図５】本発明の第２の実施例に係る高密度クロック抽
出方式を説明するための図である。
出方式を説明するための図である。
【図６】本発明の第２の実施例における波形レプリカ生
成回路の構成を示す図である。
成回路の構成を示す図である。
【図７】本発明の第２の実施例における位相量算出回路
の構成を示す図である。
の構成を示す図である。
【図８】本発明の第１の実施例において位相遅れでサン
プリングした波形および回路の内部状態のタイミング図
である。
プリングした波形および回路の内部状態のタイミング図
である。
【図９】本発明の第１の実施例において位相進みでサン
プリングした波形および回路の内部状態のタイミング図
である。
プリングした波形および回路の内部状態のタイミング図
である。
【図１０】本発明の第１の実施例において適正位相でサ
ンプリングした波形および回路の内部状態のタイミング
図である。
ンプリングした波形および回路の内部状態のタイミング
図である。
【図１１】本発明の原理を説明するための図であり、位
相量算出を説明するための図である。
相量算出を説明するための図である。
【図１２】本発明と従来例との比較図であり、記録密度
に対する位相量相対ＳＮＲのシミュレーション結果であ
る。
に対する位相量相対ＳＮＲのシミュレーション結果であ
る。
【図１３】従来のクロック抽出方式を示す図である。
１ Ａ／Ｄ変換器 ２ パルス化回路 ３ 波形レプリカ生成回路 ４ 遅延回路 ５ 位相量算出回路 ６ ループフィルタ ７ 電圧制御発振器 ８ トランスバーサル型等化器 ９ 遅延回路 １０ 減算器 １１ 除算器 １２ レベル検出器 １３ 制御スイッチ １４ ブランチメトリック検出回路 １５ ＡＣＳ回路 １６ パスメモリ回路 １７ 最尤検出回路 １８ Ｄ／Ａ変換器 １９ ＣＲ微分回路 ２０ 減算器 ２１ サンプル＆ホールド回路 ２２ 位相比較器
Claims (12)
- 【請求項１】記録媒体から再生されたアナログ信号を同
期クロックでサンプリングするためのサンプリング手段
と、 前記サンプリング信号を２値情報に変換するパルス化回
路と、 前記２値情報から位相ずれのない波形信号を生成する波
形レプリカ生成回路と、 前記サンプリング信号を所定時間遅延させる遅延回路
と、 前記波形レプリカ生成回路の出力と前記遅延回路の出力
との位相ずれ量を算出する位相量算出回路と、 前記位相量算出回路の出力に接続されたループフィルタ
と、 前記ループフィルタの出力を入力とし前記同期クロック
の周波数の制御を行うＶＣＯと、 を含むことを特徴とするクロック抽出方式。 - 【請求項２】前記波形レプリカ生成回路がトランスバー
サル型のフィルタを含むことを特徴とする請求項１記載
のクロック抽出方式。 - 【請求項３】前記位相量算出回路が、 前記サンプリング信号を１クロック分遅延させるための
遅延素子と、 前記サンプリング信号と前記１クロック分遅延された信
号との差分信号を生成するための第１の減算器と、 前記差分信号を所定の閾値レベルと比較検出するための
レベル検出器と、 前記波形レプリカ生成回路の出力と前記サンプリング信
号との差信号を生成する第２の減算器と、 前記第２の減算器の出力を前記第１の減算器の出力で除
するための除算器と、 前記レベル検出器の出力を切替制御信号として前記除算
器の出力又は一クロック前の出力のいずれかを選択出力
するスイッチ回路と、 を含むことを特徴とする請求項１記載のクロック抽出方
式。 - 【請求項４】前記閾値レベルが予め定めた二つの閾値レ
ベルからなり、前記第１の減算器の出力が前記二つの閾
値レベルの範囲内にあるときには前記一クロック前の出
力を選択出力することを特徴とする請求項３記載のクロ
ック抽出方式。 - 【請求項５】前記パルス化回路が、ビタビ検出器からな
ることを特徴とする請求項１記載のクロック抽出方式。 - 【請求項６】前記サンプリング手段が、前記ＶＣＯから
の出力信号をサンプリングクロックとするＡ／Ｄ変換器
を含むことを特徴とする請求項１記載のクロック抽出方
式。 - 【請求項７】記録媒体から再生されたアナログ信号
（「アナログ再生信号」という）を同期クロックで２値
情報に変換するパルス化回路と、 前記２値情報から位相ずれのない再生信号を生成する波
形レプリカ生成回路と、 前記アナログ再生信号を所定時間遅延させる遅延回路
と、 前記波形レプリカ生成回路の出力と前記遅延回路の出力
から位相ずれ量を算出する位相量算出回路と、 前記位相量算出回路の出力に接続されたループフィルタ
と、 前記ループフィルタの出力を入力とし前記同期クロック
の周波数の制御を行うＶＣＯと、 を含むことを特徴とするクロック抽出方式。 - 【請求項８】前記波形レプリカ生成回路が、トランスバ
ーサル型のフィルタと、Ｄ／Ａ変換器と、を含むことを
特徴とする請求項７記載のクロック抽出方式。 - 【請求項９】前記位相量算出回路が、 前記レプリカ信号と前記再生信号の差信号を生成する減
算器と、 前記再生信号を微分演算するための微分回路と、 前記減算器の出力を前記微分回路の出力で除算するため
の除算器と、 前記微分回路の出力を所定の閾値レベルと比較するため
のレベル検出器と、 前記レベル検出器の出力を切替制御信号として前記除算
器の出力又はサンプルホールドされた直前の出力のいず
れかを選択出力するスイッチ回路と、 を含むことを特徴とする請求項７記載のクロック抽出方
式。 - 【請求項１０】前記閾値レベルが予め定めた二つの閾値
レベルからなり、前記微分回路の出力が前記二つの閾値
レベルの範囲内にあるときには前記スイッチ回路が前記
サンプルホールドされた直前の出力を選択出力すること
を特徴とする請求項７記載のクロック抽出方式。 - 【請求項１１】記録媒体からの再生信号を同期クロック
で２値情報に変換したデータに対して再生系と略同一特
性のフィルタリング処理を介してレプリカ信号を生成
し、時間補正した前記再生信号の微分信号と、前記レプ
リカ信号と前記再生信号との差信号とに基づき位相ずれ
量を検出し、該位相ずれ量に基づき、前記同期クロック
を出力するＶＣＯを制御することを特徴とするクロック
抽出方式。 - 【請求項１２】前記再生信号の微分信号のレベルを監視
し、該レベルが予め定めた所定値以内のときには、前記
位相ずれ量を直前の値に設定するように切替制御するこ
とを特徴とする請求項１１記載のクロック抽出方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152296A JP2830776B2 (ja) | 1995-05-26 | 1995-05-26 | 高密度記録向けクロック抽出方式 |
| US08/653,760 US5920533A (en) | 1995-05-26 | 1996-05-23 | Clock signal extraction system for high density recording apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152296A JP2830776B2 (ja) | 1995-05-26 | 1995-05-26 | 高密度記録向けクロック抽出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321141A JPH08321141A (ja) | 1996-12-03 |
| JP2830776B2 true JP2830776B2 (ja) | 1998-12-02 |
Family
ID=15537433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7152296A Expired - Lifetime JP2830776B2 (ja) | 1995-05-26 | 1995-05-26 | 高密度記録向けクロック抽出方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5920533A (ja) |
| JP (1) | JP2830776B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2885650B2 (ja) * | 1993-11-11 | 1999-04-26 | 株式会社東芝 | ディスク再生装置 |
| EP1032133A1 (de) * | 1999-02-23 | 2000-08-30 | Siemens Aktiengesellschaft | Phasenregelkreis mit geringem Phasenfehler |
| US6557066B1 (en) | 1999-05-25 | 2003-04-29 | Lsi Logic Corporation | Method and apparatus for data dependent, dual level output driver |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| KR100800150B1 (ko) * | 2006-06-30 | 2008-02-01 | 주식회사 하이닉스반도체 | 지연 고정 루프 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697792B2 (ja) * | 1985-12-13 | 1994-11-30 | パイオニア株式会社 | 映像信号再生装置 |
| US4945538A (en) * | 1988-11-14 | 1990-07-31 | International Business Machines Corporation | Method and apparatus for processing sample values in a coded signal processing channel |
| JP2692281B2 (ja) * | 1989-07-31 | 1997-12-17 | ソニー株式会社 | データ処理装置 |
| JPH03176865A (ja) * | 1989-12-05 | 1991-07-31 | Ricoh Co Ltd | 光ディスクドライブ装置 |
| JPH0469868A (ja) * | 1990-07-11 | 1992-03-05 | Sony Corp | 光ディスクのクロック検出方式 |
| JPH0490168A (ja) * | 1990-08-02 | 1992-03-24 | Fujitsu Ltd | 光磁気ディスク装置のデータ再生回路 |
| WO1992009144A1 (fr) * | 1990-11-19 | 1992-05-29 | Fujitsu Limited | Procede de decodage de vraisemblance maximale et dispositif relatif |
| JP3032040B2 (ja) * | 1991-05-20 | 2000-04-10 | 株式会社アサカ | 光ディスク再生信号パルス自動補正装置 |
| JPH05225638A (ja) * | 1992-02-10 | 1993-09-03 | Sony Corp | 光磁気ディスク再生装置 |
| JP3316594B2 (ja) * | 1992-07-13 | 2002-08-19 | 富士通株式会社 | 波形等化器 |
-
1995
- 1995-05-26 JP JP7152296A patent/JP2830776B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-23 US US08/653,760 patent/US5920533A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08321141A (ja) | 1996-12-03 |
| US5920533A (en) | 1999-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6801380B1 (en) | Acquisition timing loop for read channel | |
| US6111710A (en) | Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel | |
| US6671244B2 (en) | Information detecting circuit including adaptive equalizer and reproducing apparatus | |
| JP3683120B2 (ja) | クロック再生装置 | |
| JP3366389B2 (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| JPH0684289A (ja) | 磁気ディスク装置のクロック再生回路 | |
| JP4100878B2 (ja) | データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 | |
| US8085639B2 (en) | Information reproducing device | |
| JP2830776B2 (ja) | 高密度記録向けクロック抽出方式 | |
| JPH097304A (ja) | ディジタル信号再生装置 | |
| JP2003187533A (ja) | 期待値生成ユニット及びデータ再生装置 | |
| JP2000076805A (ja) | 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路 | |
| JP2000182335A (ja) | Ｐｌｌ回路及びそれを備えた光ディスク装置 | |
| JP4078774B2 (ja) | Ｐｌｌ回路およびこれを用いた記録情報再生装置 | |
| JP2002358736A (ja) | データ再生装置に用いられるクロック調整装置 | |
| JP2800758B2 (ja) | クロック抽出回路 | |
| JP3707711B2 (ja) | 再生クロック抽出装置 | |
| JP3428525B2 (ja) | 記録情報再生装置 | |
| JP3818031B2 (ja) | 記録情報再生装置 | |
| Ko et al. | A robust digital timing recovery with asymmetry compensator for high speed optical drive systems | |
| JPH0963206A (ja) | データ再生装置における識別用クロックの同期方法およびデータ再生装置 | |
| JP3591295B2 (ja) | 再生クロック抽出装置 | |
| JP2004039178A (ja) | デジタル情報処理装置 | |
| KR19980085436A (ko) | 데이터 재생장치 | |
| JP2002050125A (ja) | 記録情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120925 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130925 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |