JP4100878B2 - データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 - Google Patents
データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 Download PDFInfo
- Publication number
- JP4100878B2 JP4100878B2 JP2001165589A JP2001165589A JP4100878B2 JP 4100878 B2 JP4100878 B2 JP 4100878B2 JP 2001165589 A JP2001165589 A JP 2001165589A JP 2001165589 A JP2001165589 A JP 2001165589A JP 4100878 B2 JP4100878 B2 JP 4100878B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- phase error
- value
- reproduction signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
- G11B7/0053—Reproducing non-user data, e.g. wobbled address, prepits, BCA
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
- G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
- G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
- G11B11/10—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field
- G11B11/105—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing
- G11B11/10502—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing characterised by the transducing operation to be executed
- G11B11/10515—Reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光ディスク装置、磁気ディスク装置等のデータ再生装置におけるクロック調整装置に係り、詳しくは、記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値に基づいて記録データを復元するようにしたデータ再生装置に用いられる上記クロックの位相を調整するためのクロック調整装置に関する。
【０００２】
また、本発明は、そのようなクロック調整装置に用いることのできるオフセット検出装置に関する。
【０００３】
更に、本発明は、そのようなオフセット検出装置が適用されるデータ再生装置に関する。
【０００４】
【従来の技術】
近年、記録媒体、例えば、光磁気ディスクは記録情報の高密度化が進み、その光磁気ディスクの再生系におけるデータの転送レートの向上も図られている。このように情報の高密度記録された光磁気ディスクから高速、かつ高精度に情報再生を行なう方法として、ＰＲＭＬの記録再生方法が提案されている。
【０００５】
このＰＲＭＬの記録再生方法では、記録すべきデータをパーシャルレスポンス（ＰＲ）波形の信号にて光磁気ディスクに書込み、その光磁気ディスクからの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値から最尤（ＭＬ）復号アルゴリズム（例えば、ビタビ復号アルゴリズム）に従って最も確からしいデータの復元を行なう。
【０００６】
上記ＰＲＭＬの記録再生方法を前提としたデータ再生装置（例えば、光ディスク装置）では、記録媒体、例えば、光磁気ディスクからの再生信号をクロックに同期してサンプリングし、そのサンプリング値がパーシャルレスポンス波形を特徴付ける値（例えば、ＰＲ（1,1）波形の場合、ピーク値（２）、中心値（１）、ボトム値（０））となるようにそのクロックの位相を調整する必要がある。
【０００７】
従来から知られるクロック調整装置は、例えば、再生信号を所定のスライスレベルで二値化し、ＰＬＬ回路によりその二値化信号の立上がりエッジ（Leading edge）または立下りエッジ（trailing edge）に同期するようにクロックの位相調整を行なう。このような位相調整装置によれば、再生信号の立上がりエッジまたは立下りエッジに同期するようにクロックの位相調整がなされる。
【０００８】
【発明が解決しようとする課題】
上記のようなクロック信号の位相調整は、再生信号とクロックとの関係（例えば、再生信号の立上がりエッジの位相とクロックの位相との関係）に基づいてクロックの位相誤差量を求め、その位相誤差量がなくなるようにクロックの位相を調整する。従って、再生信号に局部的な歪み、あるいは、全体的なレベル変動（エンベロープ変動）があると、安定した位相調整を行なうことができない。
【０００９】
そこで、本発明の第一の課題は、安定した位相調整を行なうことのできるクロック調整装置を提供することである。
【００１０】
また、本発明の第二の課題は、そのようなクロック調整装置に用いることのできるオフセット検出装置を提供することである。
【００１１】
また、本発明の第三の課題は、そのオフセット検出装置が適用されるデータ再送装置を提供することである。
【００１２】
【課題を解決するための手段】
上記第一の課題を解決するため、本発明は、請求項１に記載されるように、記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なうデータ再生装置におけるクロック調整装置において、複数のサンプリング値の変化の状態に基づいてクロックの位相誤差量を検出する第一の位相誤差検出手段と、基準レベルを基準にした再生信号の第一のエッジにて得られたサンプリング値の状態に基づいてクロックの位相誤差量を検出する第二の位相誤差検出手段と、再生信号のオフセット量を検出するオフセット検出手段と、該オフセット検出手段にて検出されたオフセット量に基づいて上記第二の位相誤差検出手段にて用いられる基準レベルを調整する基準レベル調整手段と、上記第一又は第二の位相誤差検出手段にて検出された位相誤差量に基づいてクロックの位相調整を行なう位相調整手段と、上記第一又は第二の位相誤差検出手段にて検出された位相誤差量に基づいてクロックの位相調整がなされた後に、上記位相誤差検出手段にて得られた位相誤差量に基づいてクロックの位相調整がなされるように、上記位相調整手段を制御する位相誤差切換え制御手段とを有し、上記オフセット検出手段は、再生信号の上記第一のエッジと反対側のエッジとなる第二のエッジにて得られたサンプリング値から上記第二のエッジにて得られたサンプリング値の移動平均値を減じて差分値を演算し、前記差分値を予め設定された平均個数にて除して分割差分値を求め、上記第二のエッジが検出されたときに前記分割差分値と前記サンプリング値の移動平均値とを加算し、その加算値を新たな移動平均値として保持する手段と、位相調整に使用される位相誤差量を上記第一の位相誤差検出手段にて検出された位相誤差量から上記第二の位相誤差検出手段にて検出された位相誤差量に切り換える時に前記移動平均値を監視エッジサンプリング値として保持する手段と、前記移動平均値から前記監視エッジサンプリング値を減じた差分値をオフセット量として演算する手段とを有するように構成される。
【００１３】
このようなクロック調整装置では、再生信号の全体的なレベルが変動しても、そのオフセット量に基づいて位相誤差検出手段での基準レベルが調整されるので、より適正な位相誤差量を得ることができるようになる。
【００１４】
また、サンプリング値に基づいて生成される監視エッジサンプリング値の変化に基づいてオフセット量が演算されるので、デジタル的な処理にてそのオフセット量を得ることが可能となる。
【００１５】
上記監視エッジサンプリング値は、サンプリング値そのものであっても、複数のサンプリング値の大まかなレベルを表すものであってもよい。サンプリング値の急激な変動によってオフセット値が影響を受けないという観点からは、この監視エッジサンプリング値は、複数のサンプリング値を平均化した値などそれらのサンプリング値の大まかなレベル表すものであることが好ましい。
【００１６】
請求項２に記載されるように、上記第一のエッジは、再生信号の立上がりエッジであり、上記第二のエッジは、再生信号の立下りエッジであるように構成することができる。
【００１７】
クロックの位相が大きくはずれている位相調整の初期段階から安定した位相調整ができるとう観点から、本発明は、請求項３に記載されるように、上記各クロック調整装置において、複数のサンプリング値の変化の状態に基づいて位相誤差量を検出する手段と、該手段にて検出された位相誤差量に基づいてクロックの位相調整がなされた後に、上記位相誤差検出手段にて得られた位相誤差量に基づいてクロックの位相調整がなされるように、上記位相調整手段を制御する位相誤差切換え制御手段を有するように構成できる。
【００１８】
本発明の第二の課題を解決するため、本発明は、請求項３に記載されるように、記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なうデータ再生装置において前記再生信号からオフセットをキャンセルする為に、上記再生信号のオフセット量を検出するオフセット検出装置において、再生信号の立ち上がりエッジ又は立ち下がりエッジの何れかである第一のエッジに位相調整されるクロックに同期して当該再生信号がサンプリングされる際に、該再生信号の上記第一のエッジと反対側のエッジとなる立ち上がりエッジ又は立ち下がりエッジの何れかである第二のエッジにて得られたサンプリング値から上記第二のエッジにて得られたサンプリング値の移動平均値を減じて差分値を演算し、前記差分値を予め設定された平均個数にて除して分割差分値を求め、上記第二のエッジが検出されたときに前記分割差分値と前記サンプリング値の移動平均値とを加算し、その加算値を新たな移動平均値として保持する手段と、位相調整に使用される位相誤差量を上記第一の位相誤差検出手段にて検出された位相誤差量から上記第二の位相誤差検出手段にて検出された位相誤差量に切り換える時に前記移動平均値を監視エッジサンプリング値として保持する手段と、前記移動平均値から前記監視エッジサンプリング値を減じた差分値をオフセット量として演算する手段とを有するように構成される。
【００１９】
また、本発明の第三の課題を解決するため、本発明は、請求項４に記載されるように、記録媒体からの再生信号の立ち上がりエッジ又は立ち下がりエッジの何れかである第一のエッジに位相調整されるクロックに同期して当該再生信号をサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なう第一の処理部と、上記再生信号の上記第一のエッジと反対側のエッジとなる立ち上がりエッジ又は立ち下がりエッジの何れかである第二のエッジに位相調整されるクロックに同期して当該再生信号をサンプリングし、そのサンプリング値を用いて上記最尤アルゴリズムに従ってデータの復元を行なう第二の処理部とを有するデータ再生装置において、上記第一の処理部は、再生信号の上記第二のエッジにて得られたサンプリング値から上記第二のエッジにて得られたサンプリング値の移動平均値を減じて差分値を演算し、前記差分値を予め設定された平均個数にて除して分割差分値を求め、上記第二のエッジが検出されたときに前記分割差分値と前記サンプリング値の移動平均値とを加算し、その加算値を新たな移動平均値として保持する手段と、位相調整に使用される位相誤差量を上記第一の位相誤差検出手段にて検出された位相誤差量から上記第二の位相誤差検出手段にて検出された位相誤差量に切り換える時に前記移動平均値を監視エッジサンプリング値として保持する手段と、前記移動平均値から前記監視エッジサンプリング値を減じた差分値をオフセット量として演算する手段と、前記演算されたオフセット量を上記第一及び第二の処理部に供給する手段とを有し、上記第一の処理部及び第二の処理部が、上記再生信号及び上記オフセット量に基づいて前記再生信号からオフセットをキャンセルし、データの復元を行なうように構成される。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２１】
本発明の実施の一形態に係るクロック調整装置が適用されるデータ記録再生装置は、例えば、図１に示すように構成される。この例は、記録媒体として光磁気ディスクを使用する光ディスク装置である。
【００２２】
図１において、この光ディスク装置は、記録媒体となる光磁気ディスク１０、この光磁気ディスク１０を回転させるモータ１１、このモータ１１の駆動制御を行うサーボ回路１２を有している。また、この光ディスク装置は、光学ヘッド１３、ヘッドアンプ１４、書込み系２０、再生系３０、制御ユニット２００及びインタフェース回路２１０を有している。
【００２３】
制御ユニット２００は、サーボ回路１２、書込み系２０及び再生系３０を制御する。具体的には、制御ユニット２００は、光磁気ディスク１０が一定速度で回転するように駆動制御信号をサーボ回路１２に供給し、その駆動制御信号に基づいてサーボ回路１２がモータ１１を駆動させる。また、制御ユニット２００は、外部ユニット（ＰＣなど）からインタフェース回路２１０を介して入力されるデータを書込み系２０に供給し、書込み系２０がそのデータに基づいて光学ヘッド１３を制御することにより光磁気ディスク１０にデータの記録がなされる。
【００２４】
更に、再生系３０は、制御ユニット２００による制御のもと、光学ヘッド１３にて光磁気ディスク１０から読取られる信号をヘッドアンプ１４を介して再生信号として入力し、その再生信号から記録データの復元を行なう。再生系３０にて得られたデータは、制御にニット２００に供給され、その制御ユニット２００から更にインタフェース回路２１０を介して外部ユニットに供給される。
【００２５】
上記再生系３０は、立上がり処理部４０と立下り処理部５０を有する。立上がり処理部４０は、再生信号の立上がりエッジに同期したクロックに同期して再生信号のサンプリングを行ない、そのサンプリング値に基づいて記録データの復元を行なう。立下り処理部５０は、再生信号の立下りエッジに同期したクロックに同期して再生信号のサンプリングを行ない、そのサンプリング値に基づいて記録データの復元を行なう。
【００２６】
上記立上がり処理部４０は、アナログ・デジタル変換回路（以下、ＡＤＣという）４１、等化器（以下、ＥＱという）４２、ビタビ復号器４３、位相誤差検出部４４、デジタル・アナログ変換回路（以下、ＤＡＣという）４５及び位相調整発振ユニット４６を有する。また、立下り処理部５０も、上記立上がり処理部４０と同様に、ＡＤＣ５１、ＥＱ５２、ビタビ復号器５３、位相誤差検出部５４、ＤＡＣ５５及び位相調整発振ユニット５６を有する。
【００２７】
ＡＤＣ４１、５１は、位相調整発振ユニット４６、５６からのクロックに同期して変換動作を行い、その変換動作により得られた値をサンプリング値として出力する。等化器４２、５２は、ＡＤＣ４１、５１からのサンプリング値に対してデジタル等化処理を施す。ビタビ復号器４３、５３は、等化器４２、５２を介して供給されるサンプリング値をビタビ復号アルゴリズムに従って処理し、記録データとして最も確からしいデータの復元を行なう。
【００２８】
位相誤差検出部４４は、ＡＤＣ４１及びＥＱ４２のそれぞれからのサンプリング値を順次入力し、そのいずれかのサンプリング値を用いて後述するように再生信号の立上がりエッジを基準とした位相誤差量を検出する。また、位相誤差検出部５５は、ＡＤＣ５１及びＥＱ５２のそれぞれからのサンプリング値を順次入力し、そのいずれかのサンプリング値を用いて再生信号の立下りエッジを基準とした位相誤差量を検出する。位相誤差量検出部４４、５４にて検出されたクロックの位相誤差量は、ＤＡＣ４５、５５によって電圧レベル（アナログ値）に変換される。位相調整発振ユニット４６、５６は、ループフィルタ（ＬＦ）及び電圧制御発信器（ＶＣＯ）を有し、ＤＡＣ４５、５５からの位相誤差量に対応した電圧レベルによりその位相誤差量を低減するように所定の発振クロックの位相調整を行なう。位相調整発振ユニット４６にて再生信号の立上がりエッジに同期するように位相調整されたクロックが上述したように再生信号のサンプリングを行なうＡＤＣ４１に供給される。また、位相調整発振ユニット５６にて再生信号の立下りエッジに同期するように位相調整されたクロックがその再生信号のサンプリングを行なうＡＤＣ５１に供給される。
【００２９】
上記立上がり処理部４０の位相誤差検出部４４は、後述するように、再生信号のオフセット量を検出している。このオフセット量は、当該位相誤差検出部４４における処理に用いられると共に、位相誤差検出部４４から立下り処理部５０の位相誤差検出部５４に供給される。立下り処理部５０の位相誤差検出部５４は、その供給されるオフセット量を用いて処理を行なう。
【００３０】
上記オフセット量は、再生信号の全体的なレベルの変動（エンベロープ変動）を表し、各位相誤差検出部４４、５４は、そのオフセット量を用いて処理を行なうことにより、再生信号の全体的なレベル変動が生じても、安定的な位相誤差検出が行なえるようになっている。
【００３１】
上記立上がり処理部４０及び立下り処理部５０の各位相誤差検出部４４及び５４は、例えば、図２に示すように構成される。
【００３２】
図２において、立上がり処理部４０の位相誤差検出部４４は、第一の位相誤差演算回路６１、中心値計算回路６２、加算器６３、６４、第二の位相誤差演算回路６５、エッジ検出回路６６、出力制御回路６７、オフセット検出回路６８及びゲイン調整回路６９を有している。
【００３３】
第一の位相誤差演算回路６１は、ＡＤＣ４１から供給される連続する複数（例えば、３つ）のサンプリング値の変化の状態に基いて再生信号のサンプリングタイミングを決めるクロックの位相誤差量を演算する。例えば、再生信号がＰＲ（1,1）波形の２Ｔパターン（ピーク値（２）、中心値（１）、ボトム値（０）の繰り返し）となる場合、図３に示すように、連続する３つのサンプリング値の前２つＹt-2とＹt-1との差（Ｙt-1−Ｙt-2）と、後２つＹt-1とＹtとの差（Ｙt−Ｙt-1）とに基づいて位相誤差量を
に従って演算する。例えば、クロックが本来サンプリングされるべき位相（T、T-1、T-2）となる場合（位相ロックの状態）、サンプリング値は図３の○印となり、
（ＹT-1−ＹT-2）＝（ＹT−ＹT-1）
であって、位相誤差量はゼロとなる。一方、図３に示す▲印のようにサンプリング値が得られた場合、
Ｙt-1−Ｙt-2＞０ … Ｈ2＝＋１
Ｙt−Ｙt-1＞０ … Ｈ1＝＋１
｜Ｙt-1−Ｙt-2｜＜｜Ｙt−Ｙt-1｜
であって、位相誤差量は、
（Ｙt-1−Ｙt-2）−（Ｙt−Ｙt-1）
となる。この位相誤差量は負の値となり、クロックは、その位相誤差量の絶対値分だけ進んでいることになる。
【００３４】
中心値計算回路６２は、第二の位相誤差演算回路６５にて使用する再生信号の固定中心値を計算する。この固定中心値は、例えば、所定期間に入力されるサンプリング値を平均化することにより得られる。再生信号の波形の特徴に基づいて定められる中心値を固定中心値として用いることもできる。
【００３５】
第二の位相誤差演算回路６５は、例えば、図４に示すように、再生信号の中心値とサンプリング値との差を、そのサンプリング値を得たタイミング（位相）と本来再生信号のエッジをサンプリングするタイミング（位相）との間の位相誤差量として演算する。即ち、図４に示すように、ＰＲ（1,1）波形の再生信号では、理想的には、その立上がりまたは立下りエッジにおいて、その再生信号の中心値がサンプリング値として得られる。従って、その中心値と実際に得られたサンプリング値との差が、そのサンプリング値を得た位相（タイミング）とその再生信号の立上がりエッジまたは立下りエッジを本来サンプリングすべき位相（タイミング）との間の位相誤差量となる。
【００３６】
特に、図４に示すように、再生信号の立上がりエッジにて得られたサンプリング値（○印参照）と中心値との差は、再生信号の立上がりエッジでのクロックの位相誤差量となる。また、再生信号の立下りエッジにて得られたサンプリング値（▲印参照）と中心値との差は、再生信号の立下りエッジでのクロックの位相誤差量となる。
【００３７】
上述した第一の位相誤差量演算回路６１のように複数のサンプリング値の変化の状態からクロックの位相誤差量を演算する場合、再生信号の波形が対称的で安定している場合には、精度の良い位相誤差量が得られる。しかし、ＭＳＲ媒体（超解像度の光磁気ディスク）からの再生信号のようにその立下り波形が歪むなど、再生信号波形が歪んでその非対称性が顕著になると、上述したように再生信号のサンプリング値の変化の状態に基いて演算される位相誤差の精度が低下する。
【００３８】
上記第二の位相誤差演算回路６５のように、再生信号の中心値を基準にして、サンプリング値とその中心値との差を位相誤差量として求めるようにすると、上記第一の位相誤差演算回路６１のように複数のサンプリング値の変化の状態に基いて位相誤差量を演算する場合に比べて、再生信号波形の局部的な歪みの影響を受け難い。
【００３９】
しかし、再生信号の全体的なレベルが変動（エンベロープ変動）する場合には、再生信号の固定的な中心値を基準にして位相誤差量を演算するようにすると、その位相誤差量の精度が低下する。例えば、図５に示すように、再生信号の全体的なレベルがしだいに上昇する場合、その中心値が上昇しているにもかかわらず、固定的な中心値を基準にして演算される位相誤差量に基づいて位相調整を行なうと、●印のように、その固定的な中心値がサンプリングされるようにクロックの位相調整がされてしまう。すると、本来再生信号（入力波形）から得られるべきサンプリング値（△印）と、上記のようなクロックに同期して得られるサンプリング値（●印）との差が大きくなり、再生信号に対するクロックの正確な位相調整（位相の引き込み）ができない。
【００４０】
そこで、上記第二の位相誤差演算回路６５は、オフセット検出回路６８にて演算される再生信号のオフセット量を上記固定的に定めた中心値に加算して得られる新たな中心値に基づいて位相誤差量を演算するようにしている。
【００４１】
即ち、オフセット検出回路６８にて演算されたオフセット量がゲイン調整回路６９にて調整され、そのゲイン調整されたオフセット量が制御ユニット２００から供給される補正量（ゼロであってもよい）と加算器６４にて加算される。その加算器６４から出力される補正済みのオフセット量が中心値計算回路６２からの固定中心値と加算器６３にて加算される。そして、加算器６３からからの出力値が新たな中心値として第二の位相誤差演算回路６５に供給される。
【００４２】
エッジ検出回路６６は、ＡＤＣ４１からのサンプリング値に基づいて再生信号の立上がりエッジと立下りエッジを検出する。エッジ検出回路６６からの立ち上がりエッジの検出信号は出力制御回路６７にイネーブル信号として供給される。この出力制御回路６７は、このイネーブル信号が有効になる毎（再生信号の立上がりエッジが検出される毎）に、制御ユニット２００からの位相誤差切換え信号の状態に基づいて、第一の位相誤差演算回路６１からの位相誤差量及び第二の位相誤差量演算回路６５からの位相誤差量のいずれかを選択して出力する。従って、出力制御回路６７は、再生信号の立上がりエッジが検出される毎に、位相誤差量（Ｌ系位相誤差量）を出力する。
【００４３】
このように再生信号の立上がりエッジが検出される毎に上記出力制御回路６７から出力される位相誤差量に基づいてクロックの位相調整が行なわれる（図１に示すＤＡＣ４５及び位相調整発振ユニット４６により）ことにより、再生信号の立上がりエッジに同期したクロックが上述したようにＡＤＣ４１に供給される。
【００４４】
上記エッジ検出回路６６、オフセット検出回路６８、ゲイン調整回路６９及び出力制御回路６７の具体的な構成について説明する。
【００４５】
まず、エッジ検出回路６６は、例えば、図７に示すように構成される。
【００４６】
図７において、このエッジ検出回路６６は、直列接続されたフリップフロップ８１（１）、８１（２）、８１（３）、立上がりエッジ検出ロジック回路８２及び立下りエッジ検出ロジック回路８３を有する。各フリップフロップ８１（１）、８１（２）、８１（３）は、直列に接続され、ＡＤＣ４１からのサンプリング値が順次シフトされるようになっている。そして、各フリップフロップ８１（１）、８１（２）、８１（３）にセットされたサンプリング値Ｙt、Ｙt1、Ｙt2が上記立上がりエッジ検出ロジック回路８２及び立下りエッジ検出ロジック回路８３に供給される。
【００４７】
立上がりエッジ検出ロジック回路８２は、各フリップフロップ８１（１）、８１（２）、８１（３）にセットされた連続する３つのサンプリング値Ｙt、Ｙt1、Ｙt2に基づいて次のような条件に従って再生信号の立上がりエッジを検出する。
【００４８】
（１）Ｙt＞Ｙt1
（２）Ｙt1＞Ｙt2
（３）Ｙt＞中心値
（４）Ｙt2＜中心値
上記の条件（１）〜（４）が満足されるとき、立上がりエッジ検出ロジック回路８２は、立上がりエッジ（Ｌ）の検出信号を出力する。
【００４９】
即ち、３つのサンプリング値Ｙt2、Ｙt1、Ｙtが、中心値より小さい値から中心値より大きい値まで順次単調に増加するときに、再生信号の立上がりエッジが検出される。
【００５０】
なお、上記中心値は、第二の位相誤差量演算回路６５に供給されるものと同じようにオフセット量が加味された値であっても、中心値計算回路６２にて演算された固定中心値であってもよい。
【００５１】
また、立下りエッジ検出ロジック検出ロジック回路８３は、上記連続する３つのサンプリング値Ｙt、Ｙt1、Ｙt2に基づいて次のような条件に基づいて再生信号のエッジを検出する。
【００５２】
（５）Ｙt＜Ｙt1
（６）Ｙt1＜Ｙt2
（７）Ｙt＜中心値
（８）Ｙt2＞中心値
上記の条件（５）〜（８）が満足されるとき、立下りエッジ検出ロジック回路８３は、立下りエッジ（Ｔ）の検出信号を出力する。
【００５３】
即ち、３つのサンプリング値Ｙt2、Ｙt1、Ｙtが、中心値より大きい値から中心値より小さい値まで順次単調に減少するときに、再生信号の立下りエッジが検出される。
【００５４】
このエッジ検出回路６６は、例えば、図８に示すタイミングチャートのように動作する。図８において、ＡＤＣ４１が７ビット出力（０〜７ｆ（１６進表表記）までの値を取り得る）の場合に、中心値を「４０hex（１６進表記）」としている。
【００５５】
サンプリング値の表記形式は、以下同様とする。
【００５６】
図８に示すように、タイミングｔにてサンプリング値Ｙtが得られると、そのサンプリング値Ｙtとそれより前のタイミングｔ−１、ｔ−２にて既に得られているサンプリング値Ｙt1、Ｙt2とにより、上記条件（１）、（２）、（３）、（４）が満足されていれば、そのタイミングｔにて立上がりエッジ（Ｌ）の検出信号が出力される。また、そのタイミングｔにおいて上記条件（５）、（６）、（７）、（８）が満足されていれば、そのタイミングｔにて立下りエッジ（Ｔ）の検出信号が出力される。上記各検出信号は、上記対応する条件が満足されている期間有効な状態を保持する。
【００５７】
上記のようにエッジ検出回路６６から出力される立上がりエッジの検出信号は、前述したように出力制御回路６７にイネーブル信号として供給され、その立上がりエッジの反対側のエッジ（以下、反対エッジという）である立下りエッジの検出信号は、オフセット検出回路６８に供給される。
【００５８】
次に、オフセット検出回路６８は、この立下りエッジ（Ｔ）の検出信号が供給される毎に、ＡＤＣ４１から供給されるサンプリング値に基づいてオフセット量を演算する。即ち、オフセット検出回路６８は、再生信号の立下りエッジにて得られるサンプリング値に基づいてオフセット量を演算する。それは、図６に示すような原理に基づいている。
【００５９】
図６において、例えば、再生信号の立上がりエッジでのサンプリング値（●印参照）が中心値となるように位相調整のされたクロックに同期して再生信号のサンプリングが行なわれる状態で、その再生信号の全体的なレベルが上昇すると、各サンプリング値を得るためのクロックの位相は、その再生信号の波形に対して相対的に進んだことになる。そのため、再生信号の全体的なレベルの上昇に伴って、上記のように位相調整されたクロックにてサンプリングされる再生信号の立下りエッジでのサンプリング値（○印）は順次大きくなる。この立下りエッジでのサンプリング値の上昇は、再生信号の上昇と対応することから、その再生信号の立下りエッジでのサンプリング値の変化分をオフセット量として用いることができる。
【００６０】
上記のような原理に従って再生信号のオフセット量を演算するオフセット検出回路６８は、例えば、図９に示すように構成される。
【００６１】
図９において、このオフセット検出回路６８は、減算器９１、除算器９２、エッジ選択回路９３、加算器９４、フリップフロップ（ＦＦ）９５、９６、９７、アンド回路９８、オア回路９９、フリップフロップ（ＦＦ）１００及び減算器１０１を有している。
【００６２】
減算器９１は、ＡＤＣ４１からのサンプリング値からフリップフロップ９５にセットされる値（後述する移動平均値）を減じてその差分値を演算する。除算器９２は、減算器９１から出力される差分値を予め設定された平均個数にて除して、平均個数１個当たりの差分値（以下、分割差分値という）を求める。エッジ選択回路９３は、上記エッジ検出回路６６から立下りエッジ（反対エッジ）の検出信号が供給されたときに、減算器９２からの分割差分値を加算器９４に供給するゲート機能を有する。即ち、再生信号の立下りエッジにて得られたサンプリング値に基づいて演算された上記分割差分値が加算器９４に供給される。
【００６３】
加算器９４は、エッジ選択回路９３を介して供給される上記分割差分値とフリップフロップ９５にセットされた値（移動平均値）とを加算し、その加算値を出力する。フリップフロップ９５は加算器９４からの加算値を新たな移動平均値としてセットする。上記減算器９１、除算器９２、エッジ選択回路９３、加算器９４及びフリップフロップ９５により、再生信号の立下りエッジにて得られるサンプリング値の移動平均値が順次得られる。
【００６４】
なお、上記移動平均値を求めるための平均個数は、制御ユニット２００が任意に設定することができる。平均個数を多くすると、分割差分値が小さくなり、１つのサンプリング値が移動平均値に与える影響が小さくなる。即ち、再生信号の変化に対する応答性が良くなる。また、平均個数を少なくすると、分割差分値が大きくなり、１つのサンプリング値が移動平均値に与える影響が大きくなる。再生信号の変化に対する応答性が悪くなる
制御ユニット２００からの位相誤差切換え信号が入力するフリップフロップ９６がフリップフロップ９７に接続される。フリップフロップ９６の出力及びフリップフロップ９７の反転出力がアンド回路９８に供給され、そのアンド回路９８の反転出力がクロックと共にオア回路９９に入力される。このような構成により、上記位相誤差切換え信号が立ちあがったときに、オア回路９９から１つのパルスが出力される。このオア回路９９からのパルスの立上がりにて上記フリップフロップ９５にセットされた上記移動平均値がフリップフロップ１００にラッチされる。
【００６５】
位相調整に使用されるべき位相誤差量を前述した第一の位相誤差演算回路６１で得られる位相誤差量から第二の位相誤差演算回路６５で得られる位相誤差量に切換える際に上記位相誤差切換え信号が立ち上げられるようにすると、その切換え時に上記フリップフロップ９５にセットされている再生信号の立下りエッジでのサンプリング値の平均値（以下、基準立下りエッジレベルという）がフリップフロップ１００にラッチされる。減算器１０１は、フリップフロップ９５にセットされる再生信号の立下りエッジでのサンプリング値の移動平均値からフリップフロップ１００にラッチされた上記基準立下りエッジレベルを減じ、それらの差分値をオフセット量として出力する。
【００６６】
このような構成により、オフセット検出回路６８は、位相調整に使用されるべき位相誤差量が第二の位相誤差演算回路６５で得られる位相誤差量に切換えられたときにラッチされた基準立下りエッジレベルとそれ以降に得られる立下りエッジでのサンプリング値（移動平均値）との差分値をオフセット量として出力する。即ち、第二の位相誤差演算回路６５での位相誤差量が選択される場合に、その第二の位相誤差演算回路６５は、再生信号の立下りエッジでのサンプリング値の変化分がオフセット量として加味された中心値を用いて位相誤差量を演算することになる。
【００６７】
上記オフセット検出回路６８は、例えば、図１０に示すタイミングチャートのように動作する。
【００６８】
図１０において、位相誤差切換え信号（フリップフロップ９６の出力）が立ち上がった際に、立下りエッジ（反対エッジ）でのサンプリング値の平均値（フリップフロップ９５の出力）「０５」が基準立下りエッジレベルとしてフリップフロップ１００にセットされる。それ以降においては、その立下りエッジでのサンプリング値の平均値（フリップフロップ９６の出力）「０５」、「０６」、「０６」、「０７」、…が得られる毎に、その値と上記フリップフロップ１００にラッチされた基準立下りエッジレベル「０５」との差分値「００」、「０１」、「０１」、「０２」、…がオフセット量として得られる。
【００６９】
上記オフセット検出回路６８に設けられたエッジ選択回路９３は、例えば、図１１に示すように構成される。
【００７０】
ＭＳＲ媒体にように、再生信号の立下り波形が歪む場合（図１２に示す入力波形Ｑ参照）、図７に示すエッジ検出回路６６における立下り検出ロジック回路８３でのエッジ検出ロジックでは、再生信号の立下り波形部分で２クロック連続してエッジを検出してしまう場合がある。図１１に示す構成のエッジ選択回路９３は、そのような場合であっても、立下り波形部分の単一の立下りエッジでのサンプリング値だけが移動平均の対象となるようにしている。
【００７１】
図１１において、このエッジ選択回路９３は、フリップフロップ９３１、９３２、９３３、９３５及びエッジ選択ロジック回路９３４を有している。前述したオフセット検出回路６８における除算器９２からの分割差分値が、エッジ選択ロジック回路９３４にOF1信号として直接入力されると共に、フリップフロップ９３１を介してそのエッジ選択ロジック回路９３４にOF0信号として入力される。エッジ検出回路６６からの立下りエッジ（反対エッジ）の検出信号が、エッジ選択ロジック回路９３４にED0信号として直接入力されると共に、フリップフロップ９３２を介してそのエッジ選択ロジック回路９３４にED1信号として入力され、更に、フリップフロップ９３２及び９３３を介してエッジ選択ロジック回路９３４にED2信号として入力される。
【００７２】
更に、制御ユニット２００からのモード選択信号がエッジ選択ロジック回路９３４に入力される。このモード選択信号は、以下の３つのモードのいずれかを指定するための制御信号である。
【００７３】
モード１では、上記エッジ選択ロジック回路９３４は、次の条件に従って分割差分値を出力する。
【００７４】
（１）ED2＝０、ED1＝１のタイミングで、ED0＝０の場合（立下りエッジの検出信号が１クロック分の場合）、
出力：OF1信号
（２）ED2＝０、ED1＝１のタイミングで、ED0＝１の場合（立下りエッジの検出信号が２クロック分の場合）、
(i) OF0≦OF1であれば、
出力：OF0信号
(ii) OF0＞OF1であれば、
出力：OF1信号
（３）ED2＝０、ED1＝１以外のタイミング
出力：「０」
上記のようなモード１では、連続する２クロック分の立下りエッジ（反対エッジ）の検出信号が供給された場合（（２）の場合）、サンプリング値の移動平均値に近いほうのサンプリング値を次の移動平均の対象にするように、より小さい分割差分値が出力される。
【００７５】
モード２では、上記エッジ選択ロジック回路９３４は、次の条件に従って分割差分値を出力する。
【００７６】
（１）ED2＝０、ED1＝１のタイミング（立下りエッジの検出信号が１クロック分、及び２クロック分の双方の場合）
出力：OF1信号
（２）ED2＝０、ED1＝１以外のタイミング
出力：「０」
上記のようなモード２では、連続する２クロック分の立下りエッジの検出信号が供給された場合（（１）の場合）、前のエッジ検出にて得られたサンプリング値を移動平均値の対象にするようにOF1信号（分割差分値）が出力される。
【００７７】
モード３では、上記エッジ選択ロジック回路９３４は、次の条件に従って分割差分値を出力する。
【００７８】
（１）ED2＝０、ED1＝１のタイミングで、ED0＝０の場合（立下りエッジの検出信号が１クロック分の場合）、
出力：OF1
（２）ED2＝０、ED1＝１のタイミングで、ED0＝１の場合（立下りエッジの検出信号が２クロック分の場合）、
出力：OF0
（３）ED2＝０、ED1＝１以外のタイミング
出力：「０」
上記のようなモード３では、連続する２クロック分の立下りエッジの検出信号が供給された場合（（２）の場合）、後のエッジ検出にて得られたサンプリング値を移動平均値の対象とするようにOF0（分割差分値）が出力される。
【００７９】
上記のような条件に従ってエッジ選択ロジック回路９３４から出力される分割差分値は、フリップフロップ９３５にセットされ、後段の加算器９４（図９参照）に供給される。
【００８０】
上記のような構成のエッジ選択回路９３は、例えば、例えば、図１２に示すタイミングチャートのように動作する。
【００８１】
エッジ検出回路６６にて再生信号の立下り波形部分で２クロック連続して立下りエッジ（２つのエッジ）が検出されると、その検出信号に基づいたエッジ選択ロジック回路９３４への入力信号ＥD2、ED1、ED0は、図１２の（１）の部分のように変化する。また、エッジ検出回路６６にて再生信号の立下り波形部分で１つのエッジだけが検出されると、その検出信号に基づいたエッジ選択ロジック回路９３４への入力信号ED2、ED1、ED0は、図１２の（２）の部分のように変化する。
【００８２】
２クロック連続して立下りエッジが検出された場合、モード選択信号にてモード１が指定されていると、図１２の（１）の部分に示すように、その２つのエッジの検出タイミングに除算器９２から供給される分割差分値「０ｆ」（OF1）と「ｆ５」（OF0）のうち小さい分割差分値「ｆ５」（OF0）がエッジ選択回路９３から出力される。このようにより小さい分割差分値が出力されることにより、加算器９４にて得られる再生信号の立下りエッジでのサンプリング値の移動平均値の変動が大きくならず、上記再生信号の波形歪みによるオフセット量に対する影響がより小さくる。このため、より安定したオフセット量を得ることができるようになる。
【００８３】
上記のように２クロック連続して立下りエッジが検出された場合、モード選択信号にてモード２が指定されていると、上記２つの分割差分値「０ｆ」（OF1）と「ｆ５」（OF0）のうち前のエッジ検出時でのサンプリング値に対応した分割差分値「０ｆ」（OF1）がエッジ選択回路９３から出力される。このように前のエッジ検出時でのサンプリング値に対応した分割差分値が出力されることにより、例えば、図１３▲１▼に示すように、再生信号の立下り波形部分が持ち上がった場合、より正しい立下りエッジでのサンプリング値に対応した分割差分値を用いた移動平均が行なわれる。その結果、安定したオフセット量を得ることができる。
【００８４】
上記のように２クロック連続して立下りエッジが検出された場合、モード選択信号にてモード３が指定されていると、上記２つの分割差分値のうち後のエッジ検出時でのサンプリング値に対応した分割差分値「ｆ５」（OF0）がエッジ選択回路９３から出力される。このように後のエッジ検出時でのサンプリング値に対応した分割差分値が出力されることにより、例えば、図１３▲２▼に示すように、再生信号の立下り波形が落ち込んだ場合、より正しいエッジでのサンプリング値に対応した分割差分値を用いた移動平均が行なわれる。その結果、安定したオフセット量を得ることができる。
【００８５】
一方、再生信号の立下り波形部分で単一のエッジが検出された場合、モード選択信号にてモード１、モード２、モード３のいずれが選択されていても、図１２の（２）の部分に示すように、立下りエッジの検出信号ED１のタイミングで、そのタイミングにて得られるサンプリング値に対応した分割差分値「００」（OF1）がエッジ選択回路９３から出力される。
【００８６】
上記のように各モードは、記録媒体から得られる再生信号波形の特徴に基づいて決めることができる。
【００８７】
更に、上記ゲイン調整回路６９は、例えば、図１４に示すように構成される。
【００８８】
図１４において、このゲイン調整回路６９は、定数乗算器１１１、１１２、１１３及びセレクタ１１４を有する。定数乗算器１１１は、オフセット検出器６８からのオフセット量に定数「２」を乗じ、その検出オフセット量の２倍のオフセット量を出力する。定数乗算器１１２は、そのオフセット量に定数「１」を乗じ、その検出オフセット量と同じオフセット量（１倍のオフセット量）を出力する。定数乗算器１１３は、そのオフセット量に定数「１／２」を乗じ、その検出オフセット量の１／２のオフセット量を出力する。セレクタ１１４は制御ユニット２００からのゲイン選択信号に従って、上記２倍のオフセット量、１倍のオフセット量、１／２のオフセット量のいずれかを選択し、最終的なオフセット量として加算器６４に供給する（図３参照）。
【００８９】
このゲイン調整回路６９により、オフセット検出回路６８にて検出されたオフセット量とフィードバックの遅れなどに応じて、最適なゲイン（２倍、１倍、１／２倍）にて調整したオフセット量を上記第二の位相誤差演算回路６５にて利用できるようになる。
【００９０】
また、上記出力制御回路６７は、例えば、図１５に示すように構成される。
【００９１】
図１５において、この出力制御回路６７は、選択回路１３１及びゲート回路１３２を有している。選択回路１３１は、位相誤差切換え信号の状態に基づいて第一の位相誤差演算回路６１にて連続するサンプリング値から得られた位相誤差量及び第二の位相誤差演算回路６５にて再生信号の中心値を基準にして得られた位相誤差量のいずれかを選択する。ゲート回路１３２は、エッジ検出回路６６からの立ち上がりエッジの検出信号をイネーブル信号（ＥＮ）として入力し、この立ち上がりエッジの検出信号が供給される毎に、上記選択回路１３１にて選択された位相誤差量を出力する。
【００９２】
上述した構成は、立ち上がり処理部４０における位相誤差検出部４４の構成である。一方、図２において、立下り処理部５０における位相誤差検出部５４は、第一の位相誤差演算回路７１、中心計算回路７２、加算器７３、７４、第二の位相誤差演算回路７５、エッジ検出回路６６及び出力回路７７を有している。
【００９３】
第一の位相誤差演算回路７１は、ＡＤＣ５１から供給される連続する複数（例えば、３つ）のサンプリング値に基づいて、上記立上がり処理部４０の位相誤差検出部４４における第一の位相誤差演算回路６１と同様のロジックに従って位相誤差量を演算する（図３参照）。また、中心値計算回路７２も、立上がり処理部４０の位相誤差検出部４４における中心値計算回路６２と同様の処理にて再生信号の固定中心値を計算する。
【００９４】
加算器７４は、上記立ち上がり処理部４０の位相誤差検出部４４におけるオフセット検出回路６８からのオフセット量と制御ユニット２００から供給される補正量（ゼロであってもよい）とを加算する。その加算器７４から出力される補正済みのオフセット量が、上記立上がり処理部４０の位相誤差検出部４４での構成と同様に、中心値計算回路７２からの固定中心値と加算器７３にて加算される。そして、加算器７３からの出力値が新たな中心値として第二の位相誤差演算回路７５に供給される。
【００９５】
第二の位相誤差演算回路７５は、ＡＤＣ５１からのサンプリング値と加算器７３からの中心値を入力し、上記立上がりエッジ処理部４０の位相誤差検出部４４における第二の位相誤差演算回路６５と同様の手法にて位相誤差量を演算する（図４参照）。エッジ検出回路７６は、図７に示す構成と同様の構成（立上がりエッジ検出ロジック回路８２を除いてもよい）を有し、ＡＤＣ５１からの連続する３つのサンプリング値の変化の状態に基いて再生信号の立下りエッジを検出する（前述した条件（５）〜（８）に従う）。エッジ検出回路７６からの再生信号の立下りエッジの検出信号は、出力制御回路７７にイネーブル信号として供給される。
【００９６】
出力制御回路７７は、図１５に示す構成と同様の構成を有し、上記イネーブル信号が有効になる毎（再生信号の立下りエッジが検出される毎）に、制御ユニット２００からの位相誤差切換え信号の状態に基づいて、第一の位相誤差演算回路７１からの位相誤差量及び第二の位相誤差量演算回路７５からの位相誤差量のいずれかを選択して出力する。従って、出力制御回路７７は、再生信号の立下りエッジが検出される毎に、位相誤差量（Ｔ系位相誤差量）を出力する。
【００９７】
このように再生信号の立下りエッジが検出されるごとに上記出力制御回路７７か出力される位相誤差量に基づいてクロックの位相調整が行なわれる（図１に示すＤＡＣ５５及び位相調整発振ユニット５６）ことにより、再生信号の立下りエッジに同期したクロックが上述したようにＡＤＣ５１に供給される。
【００９８】
上記例では、立下りエッジ処理部５０の位相誤差検出部５４における第二の位相誤差演算回路７５は、立ち上がりエッジ処理部４０の位相誤差検出部４４にて得られるオフセット量を利用して位相誤差量を演算している。しかし、このような構成に限られることなく、立下りエッジ処理部５０の位相誤差検出部５４が上記オフセット検出回路６８と同様の構成（図９、図１１参照）となるオフセット検出回路を備えるようにしてもよい。この場合、立下りエッジ処理部５０の位相誤差検出部５４は、再生信号の立下りエッジでの位相誤差量を検出していることから、そのオフセット検出回路は、再生信号の立下りエッジの反対側のエッジとなる立ち上がりエッジでのサンプリング値（移動平均値）に基づいてオフセット量を演算することになる。
【００９９】
このように立下りエッジ処理部５０の位相誤差検出部５４にオフセット検出回路を設けた場合、各位相誤差検出部４４、５４のそれぞれが独立して検出されるオフセット量を用いて位相誤差量を演算することができる。また、上記例（図２参照）とは逆に、立下りエッジ処理部５０の位相誤差検出部５４に設けられたオフセット検出回路にて得られたオフセット量を立上がり処理部４０の位相誤差検出部４４に供給することもできる。
【０１００】
ＭＳＲ媒体のようにその再生信号が、図１６（ａ）、（ｂ）に示すように、立下り波形が歪みにより立上がり波形に比べて緩やかに変化する場合、立下りエッジにおけるクロックの位相誤変動に対するサンプリング値の変動（図１６（ａ）参照）は、立ち上がりエッジにおけるクロックの位相変動に対するサンプリング値の変動（図１６（ｂ）参照）より小さくなる。従って、ＭＳＲ媒体のような再生信号の特性を有する記録媒体を想定した場合、前述した例のように、再生信号の立上がりエッジに同期させるようにクロックの位相調整（第二の位相誤差演算回路６５）をしながら、その立下りエッジでのサンプリング値に基づいてオフセット量を演算する場合（図１６（ａ）の場合）のほうが、再生信号の立下りエッジに同期させるようにクロックの位相調整（第二の位相誤差演算回路７５）をしながら、その立上がりエッジでのサンプリング値に基づいてオフセットを演算する場合（図１６（ｂ）の場合）より、安定したオフセット量を得ることができる。
【０１０１】
制御ユニット２００は、例えば、図１７に示すようなタイミングにて変化する位相誤差切換え信号を各位相誤差検出部４４、５４に供給する。
【０１０２】
図１７において、位相調整の初期段階では、第一の位相誤差演算回路６１、７１からの位相誤差を選択し、複数のサンプリング値の変化状態から得られるその位相誤差量に基いてクロックの位相調整を行なう。そして、ある程度クロックの位相が再生信号のエッジ（立上がりエッジ及び立下りエッジ）の位相に近づいた（引き込まれた）状態（あるいは、位相ロックされた状態）で、位相誤差切換え信号を立ち上げる。これにより、クロックの位相が再生信号のエッジの位相にある程度引き込まれた状態（あるいは、位相ロックされた状態で）で、第二の位相誤差演算回路６５、７５からの位相誤差が選択され、オフセット量を考慮した中心値（オフセット追従した固定レベル）を基準にした位相誤差量に基づいてクロックの位相調整が開始される。
【０１０３】
再生信号の中心値（固定レベル）とそのエッジでのサンプル値との差が大きいく、最大位相ずれが発生している場合には、その中心値を基準にした位相誤差量（最大位相ずれ）に基づいてクロックの位相を再生信号のエッジの位相に引き込むことは困難である。位相調整の初期段階では、再生信号の中心値とそのエッジでのサンプリング値との差が比較的大きいので、上記のように、複数のサンプリング値の変化状態から得られる位相誤差量に基いてクロックの位相調整を行なうことにより、クロックの位相を再生信号のエッジの位相に比較的早く近づけることができる。このようにクロックの位相が再生信号のエッジの位相にある程度引き込まれた状態（あるいは、位相ロックされた状態）で、オフセット量を加味した再生信号の中心値を基準にした位相誤差量に基づいて位相調整が行なわれるので、再生信号が非対称の波形を有し、更に、その全体的なレベルが変化しても、位相調整の初期段階から安定したクロックの位相調整が継続的にできるようになる。
【０１０４】
上記例では、オフセット検出器６８にて得られたオフセット量がクロックの位相調整に用いられている。このオフセット量は、他の処理に用いることもできる。例えば、そのオフセット量を再生信号のサンプリング値に反映させることもできる。この場合、立上がりエッジ処理部４０及び立下りエッジ処理部５０は、例えば、図１８に示すように構成される。なお、図１８において、クロックの位相調整に係る回路は省略されている。
【０１０５】
図１８において、立上がりエッジ処理部４０及び立下りエッジ処理部５０は、前述した例（図１参照）と同様にＡＤＣ４１、５１及びビタビ復号器４３、５２を有すると共に、減算器４７、５７を有する。また、立上がりエッジ処理部４０は、前述した例と略同様の構成（図９及び図１１参照）となるオフセット検出回路６８を有する。
【０１０６】
オフセット検出器６８にて検出されたオフセット量は、減算器４７に供給される共に、立下りエッジ処理部５０の減算器５７にも供給される。これら減算器４７、５７は、ＡＤＣ４１、５１から供給されるサンプリング値から上記オフセット量を減じ、オフセット調整されたサンプリング値を出力する。立上がり処理部４０では、減算器４７から出力されるオフセット調整されたサンプリング値がオフセット回路６８に供給されると共にビタビ復号器４３に供給される。
【０１０７】
オフセット検出器６８は、所定のタイミングで再生信号の立下りエッジでのサンプリング値の移動平均値を基準レベルとしてラッチする（図９に示すフリップフロップ１００参照）。その後、オフセット検出器６８は、減算器４７からの再生信号の立下りエッジでのサンプリング値の移動平均値と上記ラッチされた基準レベルとの差（図９に示す減算器１０１参照）をオフセット量として減算器４７にフィードバックする。その結果、減算器４７からは、上記基準レベルががラッチされたタイミングから発生する再生信号の全体的なレベル変動をオフセット値として実際のサンプリング値から差し引いた値（オフセット調整されたサンプリング値）が出力される。
【０１０８】
立下り処理部では、減算器５７から出力される上記と同様にオフセット調整されたサンプリング値がビタビ復号器５３に供給される。各ビタビ復号器４３、５３は、ビタビ復号アルゴリズムに従って上記オフセット調整されたサンプリング値の遷移状態から記録データとして最も確からしいデータを復元する。
【０１０９】
このような立上がりエッジ処理部４０及び立下りエッジ処理部５０の構成により、上記各減算器からの出力（例えば、減算器４７の出力▲１▼）は、例えば、図１９に示すように、ＡＤＣ４１からの実際のサンプリング値（○印参照）が再生信号の全体的なレベルの上昇によりオフセットしていても、そのサンプリング値は上記基準レベルがラッチされた際の再生信号波形に対応した値に（●印参照）なるように調整される。
【０１１０】
なお、上記例において、第二の位相誤差演算回路６１、７１では、再生信号の中心値と再生信号のエッジでのサンプリング値との差に基づいて位相誤差量を演算しているが、これに限られない。所定のクロック位相において再生信号から本来サンプリングされるべき値（レベル）が予め判っていれば、その値（レベル）と、実際に得られたサンプリング値との差に基づいて位相誤差を演算することができる。この場合、クロックの位相が上記所定のクロック位相にロックされるように位相調整されることになる。
【０１１１】
なお、本願発明を以下の通り付記として記す。
【０１１２】
（付記１）記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なうデータ再生装置におけるクロック調整装置において、
基準レベルを基準にした再生信号の第一のエッジでのサンプリング値の状態に基づいてクロックの位相誤差量を検出する位相誤差検出手段と、
再生信号のオフセット量を検出するオフセット検出手段と、
該オフセット検出手段にて検出されたオフセット量に基づいて上記位相誤差量検出手段にて用いられる基準レベルを調整する基準レベル調整手段と、
上記位相誤差検出手段にて検出された位相誤差量に基づいてクロックの位相調整を行なう位相調整手段とを有し、
上記オフセット検出手段は、
再生信号の上記第一のエッジと反対側のエッジとなる第二のエッジでのサンプリング値に基づいて監視エッジサンプリング値を生成する監視サンプリング値生成手段と、
所定タイミングにて得られる監視エッジサンプリング値を基準とした上記監視サンプリング値生成手段にて生成される監視エッジサンプリング値の変化量をオフセット量として演算するオフセット演算手段とを有するクロック調整装置。
【０１１３】
（付記２）付記１記載のクロック調整装置において、
上記第一のエッジは、再生信号の立上がりエッジであり、
上記第二のエッジは、再生信号の立下りエッジであるクロック調整装置。
【０１１４】
（付記３）付記１または２記載のクロック調整装置において、
上記オフセット演算手段にて得られたオフセット量を調整するオフセット調整手段を有し、基準レベル調整手段は、該オフセット調整手段により調整されたオフセット量に基づいて上記位相誤差量検出手段にて用いられる基準レベルを調整するようにしたクロック調整装置。
【０１１５】
オフセット調整手段は、オフセット演算手段にて得られたオフセット量に対して補正量（正、負の値を取り得る）を加算するようにしても、また、そのオフセット量に所定の倍率を乗ずるようにしても、更に、所定の関係式に従って調整するようにしてもよい。
【０１１６】
（付記４）付記１乃至３いずれか記載のクロック調整装置において、
複数のサンプリング値の変化の状態に基づいて位相誤差量を検出する手段と、該手段にて検出された位相誤差量に基づいてクロックの位相調整がなされた後に、上記位相誤差検出手段にて得られた位相誤差量に基づいてクロックの位相調整がなされるように、上記位相調整手段を制御する位相誤差切換え制御手段を有するクロック調整装置。
【０１１７】
（付記５）記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なうデータ再生装置において上記再生信号のオフセットを検出するオフセット検出装置において、
再生信号の第一のエッジに位相調整されるクロックに同期して当該再生信号がサンプリングされる際に、該再生信号の上記第一のエッジと反対側のエッジとなる第二のエッジでのサンプリング値に基づいて監視エッジサンプリング値を生成する監視サンプリング値生成手段と、
所定タイミングにて得られる監視エッジサンプリング値を基準とした上記サンプリング値生成手段にて生成される監視エッジサンプリング値の変化量を再生信号のオフセット量として演算するオフセット演算手段とを有するオフセット検出装置。
【０１１８】
（付記６）付記５記載のオフセット検出装置において、
上記監視サンプリング値生成手段は、複数の第二のエッジでのサンプリング値の平均化して監視エッジサンプリング値を生成する平均化手段を有するオフセット検出装置。
【０１１９】
上記平均化の手法は特に限定されず、その複数のサンプリング値の全体的な特徴が反映される監視エッジサンプリング値が得られるものであればよい。
【０１２０】
（付記７）付記５または６記載のオフセット検出装置において、
上記監視エッジサンプリング値生成手段は、第二のエッジでのサンプリング値として２つのサンプリング値が連続して得られたときに、監視エッジサンプリング値の生成に供すべきサンプリング値としてその２つのサンプリング値のいずれを選択するサンプリング値選択手段を有するオフセット検出装置。
【０１２１】
（付記８）付記７記載のオフセット検出装置において、
上記サンプリング値選択手段は、生成される監視エッジサンプリング値の変化がより小さくなるサンプリング値を監視サンプリング値の生成に供すべきサンプリング値として選択するようにしたオフセット検出装置。
【０１２２】
監視サンプリング値が、例えば、所定数のサンプリング値の移動平均値となる場合、その監視サンプリング値により近いサンプリング値が選択される。
【０１２３】
（付記９）付記７記載のオフセット検出装置において、
上記サンプリング値選択手段は、より早いタイミングで得られるサンプリング値を監視サンプリング値の生成に供すべきサンプリング値として選択するようにしたオフセット検出装置。
【０１２４】
（付記１０）付記７記載のオフセット検出装置において、
上記サンプリング値選択手段は、より遅いタイミングで得られるサンプリング値を監視サンプリング値の生成に供すべきサンプリング値として選択するようにしたオフセット検出装置。
【０１２５】
（付記１１）記録媒体からの再生信号の第一のエッジに位相調整されるクロックに同期して当該再生信号をサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なう第一の処理部と、上記再生信号の上記第一のエッジと反対側のエッジとなる第二のエッジに位相調整されるクロックに同期して当該再生信号をサンプリングし、そのサンプリング値を用いて上記最尤アルゴリズムに従ってデータの復元を行なう第二の処理部とを有するデータ再生装置において、
上記第一の処理部は、
再生信号の上記第二のエッジでのサンプリング値に基づいて監視エッジサンプリング値を生成する監視サンプリング値生成手段と、
所定タイミングにて得られる監視エッジサンプリング値を基準とした上記サンプリング値生成手段にて生成される監視エッジサンプリング値の変化量をオフセット量として演算するオフセット演算手段と、
該オフセット演算手段にて得られたオフセット量を上記第二の処理部に供給する手段とを有し、
上記第一の処理部及び第二の処理部が、上記再生信号及び上記オフセット量とに基づいてデータの復元を行なうようにしたデータ再生装置。
【０１２６】
（付記１２）付記１１記載のデータ再生装置において、
上記第一の処理部及び第二の処理部のそれぞれは、上記オフセット量に基づいサンプリング値をオフセット調整するオフセット調整手段を有するデータ再生装置。
【０１２７】
（付記１３）付記１１または１２記載のデータ再生装置において、
上記第一の処理部及び第二の処理のそれぞれは、上記オフセット量に基づいて再生信号をサンプリングするクロックの位相誤差量を検出する位相誤差検出手段を有し、
該位相誤差検出手段にて検出された位相誤差量に基づいてクロックの位相調整を行なうようにしたデータ再生装置。
【０１２８】
上記各例において、第二の位相誤差演算回路６５、７５は、位相誤差検出手段に対応し、オフセット検出回路６８は、オフセット検出手段に対応し、加算器６３は、基準レベル調整手段に対応し、ＤＡＣ４５、５５、位相調整発振ユニット４６、５６は、位相調整手段に対応する。
【０１２９】
また、図９に示す減算器９１、除算器９２、エッジ選択回路９３、加算器９４及びフリップフロップ９５は、監視サンプリング値生成手段に対応し、図９に示すフリップフロップ９６、９７、１００、アンド回路９８、オア回路９９及び減算器１０１は、オフセット演算手段に対応する。
【０１３０】
図２に示すゲイン調整回路６９、加算器６４は、オフセット調整手段（付記３参照）に対応する。
【０１３１】
第一の位相誤差演算回路６１、７１は、複数のサンプリング値の変化に基づいて位相誤差量を検出する手段に対応し、制御ユニット２００からの位相誤差切換え信号に基づいて動作する出力制御回路６７、７７は、位相誤差切換え制御手段に対応する。
【０１３２】
更に、図１１に示すエッジ選択ロジック回路９３４は、サンプリング値選択手段（付記７参照）に対応する。
【０１３３】
また、立上がりエッジ処理部３０は、第一の処理部に対応し、立下りエッジ処理部は、第二の処理部に対応し、立上がりエッジ処理部３０の位相誤差量検出部４４のオフセット検出回路６８からゲイン調整回路６９を介して立下りエッジ処理部の位相誤差検出部５４の加算器７４に至る経路は、オフセット演算手段にて得られたオフセット量を第二の処理部に供給する手段に対応する。
【０１３４】
図１８に示す減算器４７、５７は、オフセット調整手段（付記１３参照）に対応する。
【０１３５】
【発明の効果】
以上、説明したように、請求項１乃至３記載の本願発明によれば、再生信号の全体的なレベルが変動しても、そのオフセット量に基づいて位相誤差検出手段での基準レベルが調整されるので、より適正な位相誤差量を得ることができるようになる。その結果、その位相誤差量に基づいて安定した位相調整を行なうことのできるクロック調整装置を実現することができる。
【０１３６】
また、請求項４記載の本願発明によれば、そのようなそのようなクロック調整装置に用いることのできるオフセット検出装置を実現することができる。
【０１３７】
更に、請求項５記載の本願発明によれば、そのオフセット検出装置が適用されるデータ再送装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に実施の一形態に係るクロック調整装置が適用されるデータ記録再生装置の構成例を示す図である。
【図２】図１に示す装置における各位相誤差検出部の構成例を示す図である。
【図３】複数のサンプリング値の変化状態から位相誤差量を求めるための原理を示す図である。
【図４】再生信号の中心値を基準として各サンプリング値との差から位相誤差量を求めるための原理を示す図である。
【図５】再生信号の全体的なレベル変動（エンベロープ変動）の一例を示す図である。
【図６】オフセット量を求めるための原理を示す図である。
【図７】エッジ検出回路の構成例を示す図である。
【図８】エッジ検出回路の動作例を示すタイミングチャートである。
【図９】オフセット検出回路の構成例を示す図である。
【図１０】オフセット回路の動作例を示すタイミングチャートである。
【図１１】エッジ選択回路の構成例を示す図である。
【図１２】エッジ選択回路の動作例を示すタイミングチャートである。
【図１３】再生信号の波形歪みとサンプリング値との関係を示す図である。
【図１４】ゲイン調整回路の構成例を示す図である。
【図１５】出力制御回路の構成例を示す図である。
【図１６】再生信号の波形歪みとサンプリング値との関係を示す図である。
【図１７】使用すべき位相誤差の切換えタイミングの一例を表すタイミングチャートである。
【図１８】オフセット検出回路の他の適用例を示す図である。
【図１９】サンプリング値のオフセット調整の状態例を示す図である。
【符号の説明】
１０ 光磁気ディスク（記録媒体）
１３ 光学ヘッド
１４ ヘッドアンプ
２０ 書込み系
３０ 再生系
４０ 立上がりエッジ処理部
４１、５１ アナログ・デジタル変換回路（ＡＤＣ）
４２、５２ 等化器（ＥＱ）
４３、５３ ビタビ復号器
４４、５４ 位相誤差検出部
４５、５５ デジタル・アナログ変換回路（ＤＡＣ）
４６、５６ 位相調整発振ユニット
４７、５７ 減算器
５０ 立下りエッジ処理部
６１、７１ 第一の位相誤差演算回路
６２、７２ 中心値計算回路
６３、６４、７３、７４ 加算器
６５、７５ 第二の位相誤差演算回路
６６、７６ エッジ検出回路
６７、７７ 出力制御回路
６８ オフセット検出回路
６９ ゲイン調整回路
８２ 立上がりエッジ検出ロジック回路
８３ 立下りエッジ検出ロジック回路
９１ 減算器
９２ 除算器
９３ エッジ選択回路
９４ 加算器
９５、９６、９７、１００ フリップフロップ
９８ アンド回路
９９ オア回路
１０１ 減算器
１１１、１１２、１１３ 定数乗算器
１１４ セレクタ
１３１ 選択回路
１３２ ゲート回路
２００ 制御ユニット
２１０ インタフェース回路
９３１、９３２、９３３、９３５ フリップフロップ
９３４ エッジ選択ロジック回路
【発明の属する技術分野】
本発明は、光ディスク装置、磁気ディスク装置等のデータ再生装置におけるクロック調整装置に係り、詳しくは、記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値に基づいて記録データを復元するようにしたデータ再生装置に用いられる上記クロックの位相を調整するためのクロック調整装置に関する。
【０００２】
また、本発明は、そのようなクロック調整装置に用いることのできるオフセット検出装置に関する。
【０００３】
更に、本発明は、そのようなオフセット検出装置が適用されるデータ再生装置に関する。
【０００４】
【従来の技術】
近年、記録媒体、例えば、光磁気ディスクは記録情報の高密度化が進み、その光磁気ディスクの再生系におけるデータの転送レートの向上も図られている。このように情報の高密度記録された光磁気ディスクから高速、かつ高精度に情報再生を行なう方法として、ＰＲＭＬの記録再生方法が提案されている。
【０００５】
このＰＲＭＬの記録再生方法では、記録すべきデータをパーシャルレスポンス（ＰＲ）波形の信号にて光磁気ディスクに書込み、その光磁気ディスクからの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値から最尤（ＭＬ）復号アルゴリズム（例えば、ビタビ復号アルゴリズム）に従って最も確からしいデータの復元を行なう。
【０００６】
上記ＰＲＭＬの記録再生方法を前提としたデータ再生装置（例えば、光ディスク装置）では、記録媒体、例えば、光磁気ディスクからの再生信号をクロックに同期してサンプリングし、そのサンプリング値がパーシャルレスポンス波形を特徴付ける値（例えば、ＰＲ（1,1）波形の場合、ピーク値（２）、中心値（１）、ボトム値（０））となるようにそのクロックの位相を調整する必要がある。
【０００７】
従来から知られるクロック調整装置は、例えば、再生信号を所定のスライスレベルで二値化し、ＰＬＬ回路によりその二値化信号の立上がりエッジ（Leading edge）または立下りエッジ（trailing edge）に同期するようにクロックの位相調整を行なう。このような位相調整装置によれば、再生信号の立上がりエッジまたは立下りエッジに同期するようにクロックの位相調整がなされる。
【０００８】
【発明が解決しようとする課題】
上記のようなクロック信号の位相調整は、再生信号とクロックとの関係（例えば、再生信号の立上がりエッジの位相とクロックの位相との関係）に基づいてクロックの位相誤差量を求め、その位相誤差量がなくなるようにクロックの位相を調整する。従って、再生信号に局部的な歪み、あるいは、全体的なレベル変動（エンベロープ変動）があると、安定した位相調整を行なうことができない。
【０００９】
そこで、本発明の第一の課題は、安定した位相調整を行なうことのできるクロック調整装置を提供することである。
【００１０】
また、本発明の第二の課題は、そのようなクロック調整装置に用いることのできるオフセット検出装置を提供することである。
【００１１】
また、本発明の第三の課題は、そのオフセット検出装置が適用されるデータ再送装置を提供することである。
【００１２】
【課題を解決するための手段】
上記第一の課題を解決するため、本発明は、請求項１に記載されるように、記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なうデータ再生装置におけるクロック調整装置において、複数のサンプリング値の変化の状態に基づいてクロックの位相誤差量を検出する第一の位相誤差検出手段と、基準レベルを基準にした再生信号の第一のエッジにて得られたサンプリング値の状態に基づいてクロックの位相誤差量を検出する第二の位相誤差検出手段と、再生信号のオフセット量を検出するオフセット検出手段と、該オフセット検出手段にて検出されたオフセット量に基づいて上記第二の位相誤差検出手段にて用いられる基準レベルを調整する基準レベル調整手段と、上記第一又は第二の位相誤差検出手段にて検出された位相誤差量に基づいてクロックの位相調整を行なう位相調整手段と、上記第一又は第二の位相誤差検出手段にて検出された位相誤差量に基づいてクロックの位相調整がなされた後に、上記位相誤差検出手段にて得られた位相誤差量に基づいてクロックの位相調整がなされるように、上記位相調整手段を制御する位相誤差切換え制御手段とを有し、上記オフセット検出手段は、再生信号の上記第一のエッジと反対側のエッジとなる第二のエッジにて得られたサンプリング値から上記第二のエッジにて得られたサンプリング値の移動平均値を減じて差分値を演算し、前記差分値を予め設定された平均個数にて除して分割差分値を求め、上記第二のエッジが検出されたときに前記分割差分値と前記サンプリング値の移動平均値とを加算し、その加算値を新たな移動平均値として保持する手段と、位相調整に使用される位相誤差量を上記第一の位相誤差検出手段にて検出された位相誤差量から上記第二の位相誤差検出手段にて検出された位相誤差量に切り換える時に前記移動平均値を監視エッジサンプリング値として保持する手段と、前記移動平均値から前記監視エッジサンプリング値を減じた差分値をオフセット量として演算する手段とを有するように構成される。
【００１３】
このようなクロック調整装置では、再生信号の全体的なレベルが変動しても、そのオフセット量に基づいて位相誤差検出手段での基準レベルが調整されるので、より適正な位相誤差量を得ることができるようになる。
【００１４】
また、サンプリング値に基づいて生成される監視エッジサンプリング値の変化に基づいてオフセット量が演算されるので、デジタル的な処理にてそのオフセット量を得ることが可能となる。
【００１５】
上記監視エッジサンプリング値は、サンプリング値そのものであっても、複数のサンプリング値の大まかなレベルを表すものであってもよい。サンプリング値の急激な変動によってオフセット値が影響を受けないという観点からは、この監視エッジサンプリング値は、複数のサンプリング値を平均化した値などそれらのサンプリング値の大まかなレベル表すものであることが好ましい。
【００１６】
請求項２に記載されるように、上記第一のエッジは、再生信号の立上がりエッジであり、上記第二のエッジは、再生信号の立下りエッジであるように構成することができる。
【００１７】
クロックの位相が大きくはずれている位相調整の初期段階から安定した位相調整ができるとう観点から、本発明は、請求項３に記載されるように、上記各クロック調整装置において、複数のサンプリング値の変化の状態に基づいて位相誤差量を検出する手段と、該手段にて検出された位相誤差量に基づいてクロックの位相調整がなされた後に、上記位相誤差検出手段にて得られた位相誤差量に基づいてクロックの位相調整がなされるように、上記位相調整手段を制御する位相誤差切換え制御手段を有するように構成できる。
【００１８】
本発明の第二の課題を解決するため、本発明は、請求項３に記載されるように、記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なうデータ再生装置において前記再生信号からオフセットをキャンセルする為に、上記再生信号のオフセット量を検出するオフセット検出装置において、再生信号の立ち上がりエッジ又は立ち下がりエッジの何れかである第一のエッジに位相調整されるクロックに同期して当該再生信号がサンプリングされる際に、該再生信号の上記第一のエッジと反対側のエッジとなる立ち上がりエッジ又は立ち下がりエッジの何れかである第二のエッジにて得られたサンプリング値から上記第二のエッジにて得られたサンプリング値の移動平均値を減じて差分値を演算し、前記差分値を予め設定された平均個数にて除して分割差分値を求め、上記第二のエッジが検出されたときに前記分割差分値と前記サンプリング値の移動平均値とを加算し、その加算値を新たな移動平均値として保持する手段と、位相調整に使用される位相誤差量を上記第一の位相誤差検出手段にて検出された位相誤差量から上記第二の位相誤差検出手段にて検出された位相誤差量に切り換える時に前記移動平均値を監視エッジサンプリング値として保持する手段と、前記移動平均値から前記監視エッジサンプリング値を減じた差分値をオフセット量として演算する手段とを有するように構成される。
【００１９】
また、本発明の第三の課題を解決するため、本発明は、請求項４に記載されるように、記録媒体からの再生信号の立ち上がりエッジ又は立ち下がりエッジの何れかである第一のエッジに位相調整されるクロックに同期して当該再生信号をサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なう第一の処理部と、上記再生信号の上記第一のエッジと反対側のエッジとなる立ち上がりエッジ又は立ち下がりエッジの何れかである第二のエッジに位相調整されるクロックに同期して当該再生信号をサンプリングし、そのサンプリング値を用いて上記最尤アルゴリズムに従ってデータの復元を行なう第二の処理部とを有するデータ再生装置において、上記第一の処理部は、再生信号の上記第二のエッジにて得られたサンプリング値から上記第二のエッジにて得られたサンプリング値の移動平均値を減じて差分値を演算し、前記差分値を予め設定された平均個数にて除して分割差分値を求め、上記第二のエッジが検出されたときに前記分割差分値と前記サンプリング値の移動平均値とを加算し、その加算値を新たな移動平均値として保持する手段と、位相調整に使用される位相誤差量を上記第一の位相誤差検出手段にて検出された位相誤差量から上記第二の位相誤差検出手段にて検出された位相誤差量に切り換える時に前記移動平均値を監視エッジサンプリング値として保持する手段と、前記移動平均値から前記監視エッジサンプリング値を減じた差分値をオフセット量として演算する手段と、前記演算されたオフセット量を上記第一及び第二の処理部に供給する手段とを有し、上記第一の処理部及び第二の処理部が、上記再生信号及び上記オフセット量に基づいて前記再生信号からオフセットをキャンセルし、データの復元を行なうように構成される。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２１】
本発明の実施の一形態に係るクロック調整装置が適用されるデータ記録再生装置は、例えば、図１に示すように構成される。この例は、記録媒体として光磁気ディスクを使用する光ディスク装置である。
【００２２】
図１において、この光ディスク装置は、記録媒体となる光磁気ディスク１０、この光磁気ディスク１０を回転させるモータ１１、このモータ１１の駆動制御を行うサーボ回路１２を有している。また、この光ディスク装置は、光学ヘッド１３、ヘッドアンプ１４、書込み系２０、再生系３０、制御ユニット２００及びインタフェース回路２１０を有している。
【００２３】
制御ユニット２００は、サーボ回路１２、書込み系２０及び再生系３０を制御する。具体的には、制御ユニット２００は、光磁気ディスク１０が一定速度で回転するように駆動制御信号をサーボ回路１２に供給し、その駆動制御信号に基づいてサーボ回路１２がモータ１１を駆動させる。また、制御ユニット２００は、外部ユニット（ＰＣなど）からインタフェース回路２１０を介して入力されるデータを書込み系２０に供給し、書込み系２０がそのデータに基づいて光学ヘッド１３を制御することにより光磁気ディスク１０にデータの記録がなされる。
【００２４】
更に、再生系３０は、制御ユニット２００による制御のもと、光学ヘッド１３にて光磁気ディスク１０から読取られる信号をヘッドアンプ１４を介して再生信号として入力し、その再生信号から記録データの復元を行なう。再生系３０にて得られたデータは、制御にニット２００に供給され、その制御ユニット２００から更にインタフェース回路２１０を介して外部ユニットに供給される。
【００２５】
上記再生系３０は、立上がり処理部４０と立下り処理部５０を有する。立上がり処理部４０は、再生信号の立上がりエッジに同期したクロックに同期して再生信号のサンプリングを行ない、そのサンプリング値に基づいて記録データの復元を行なう。立下り処理部５０は、再生信号の立下りエッジに同期したクロックに同期して再生信号のサンプリングを行ない、そのサンプリング値に基づいて記録データの復元を行なう。
【００２６】
上記立上がり処理部４０は、アナログ・デジタル変換回路（以下、ＡＤＣという）４１、等化器（以下、ＥＱという）４２、ビタビ復号器４３、位相誤差検出部４４、デジタル・アナログ変換回路（以下、ＤＡＣという）４５及び位相調整発振ユニット４６を有する。また、立下り処理部５０も、上記立上がり処理部４０と同様に、ＡＤＣ５１、ＥＱ５２、ビタビ復号器５３、位相誤差検出部５４、ＤＡＣ５５及び位相調整発振ユニット５６を有する。
【００２７】
ＡＤＣ４１、５１は、位相調整発振ユニット４６、５６からのクロックに同期して変換動作を行い、その変換動作により得られた値をサンプリング値として出力する。等化器４２、５２は、ＡＤＣ４１、５１からのサンプリング値に対してデジタル等化処理を施す。ビタビ復号器４３、５３は、等化器４２、５２を介して供給されるサンプリング値をビタビ復号アルゴリズムに従って処理し、記録データとして最も確からしいデータの復元を行なう。
【００２８】
位相誤差検出部４４は、ＡＤＣ４１及びＥＱ４２のそれぞれからのサンプリング値を順次入力し、そのいずれかのサンプリング値を用いて後述するように再生信号の立上がりエッジを基準とした位相誤差量を検出する。また、位相誤差検出部５５は、ＡＤＣ５１及びＥＱ５２のそれぞれからのサンプリング値を順次入力し、そのいずれかのサンプリング値を用いて再生信号の立下りエッジを基準とした位相誤差量を検出する。位相誤差量検出部４４、５４にて検出されたクロックの位相誤差量は、ＤＡＣ４５、５５によって電圧レベル（アナログ値）に変換される。位相調整発振ユニット４６、５６は、ループフィルタ（ＬＦ）及び電圧制御発信器（ＶＣＯ）を有し、ＤＡＣ４５、５５からの位相誤差量に対応した電圧レベルによりその位相誤差量を低減するように所定の発振クロックの位相調整を行なう。位相調整発振ユニット４６にて再生信号の立上がりエッジに同期するように位相調整されたクロックが上述したように再生信号のサンプリングを行なうＡＤＣ４１に供給される。また、位相調整発振ユニット５６にて再生信号の立下りエッジに同期するように位相調整されたクロックがその再生信号のサンプリングを行なうＡＤＣ５１に供給される。
【００２９】
上記立上がり処理部４０の位相誤差検出部４４は、後述するように、再生信号のオフセット量を検出している。このオフセット量は、当該位相誤差検出部４４における処理に用いられると共に、位相誤差検出部４４から立下り処理部５０の位相誤差検出部５４に供給される。立下り処理部５０の位相誤差検出部５４は、その供給されるオフセット量を用いて処理を行なう。
【００３０】
上記オフセット量は、再生信号の全体的なレベルの変動（エンベロープ変動）を表し、各位相誤差検出部４４、５４は、そのオフセット量を用いて処理を行なうことにより、再生信号の全体的なレベル変動が生じても、安定的な位相誤差検出が行なえるようになっている。
【００３１】
上記立上がり処理部４０及び立下り処理部５０の各位相誤差検出部４４及び５４は、例えば、図２に示すように構成される。
【００３２】
図２において、立上がり処理部４０の位相誤差検出部４４は、第一の位相誤差演算回路６１、中心値計算回路６２、加算器６３、６４、第二の位相誤差演算回路６５、エッジ検出回路６６、出力制御回路６７、オフセット検出回路６８及びゲイン調整回路６９を有している。
【００３３】
第一の位相誤差演算回路６１は、ＡＤＣ４１から供給される連続する複数（例えば、３つ）のサンプリング値の変化の状態に基いて再生信号のサンプリングタイミングを決めるクロックの位相誤差量を演算する。例えば、再生信号がＰＲ（1,1）波形の２Ｔパターン（ピーク値（２）、中心値（１）、ボトム値（０）の繰り返し）となる場合、図３に示すように、連続する３つのサンプリング値の前２つＹt-2とＹt-1との差（Ｙt-1−Ｙt-2）と、後２つＹt-1とＹtとの差（Ｙt−Ｙt-1）とに基づいて位相誤差量を
（ＹT-1−ＹT-2）＝（ＹT−ＹT-1）
であって、位相誤差量はゼロとなる。一方、図３に示す▲印のようにサンプリング値が得られた場合、
Ｙt-1−Ｙt-2＞０ … Ｈ2＝＋１
Ｙt−Ｙt-1＞０ … Ｈ1＝＋１
｜Ｙt-1−Ｙt-2｜＜｜Ｙt−Ｙt-1｜
であって、位相誤差量は、
（Ｙt-1−Ｙt-2）−（Ｙt−Ｙt-1）
となる。この位相誤差量は負の値となり、クロックは、その位相誤差量の絶対値分だけ進んでいることになる。
【００３４】
中心値計算回路６２は、第二の位相誤差演算回路６５にて使用する再生信号の固定中心値を計算する。この固定中心値は、例えば、所定期間に入力されるサンプリング値を平均化することにより得られる。再生信号の波形の特徴に基づいて定められる中心値を固定中心値として用いることもできる。
【００３５】
第二の位相誤差演算回路６５は、例えば、図４に示すように、再生信号の中心値とサンプリング値との差を、そのサンプリング値を得たタイミング（位相）と本来再生信号のエッジをサンプリングするタイミング（位相）との間の位相誤差量として演算する。即ち、図４に示すように、ＰＲ（1,1）波形の再生信号では、理想的には、その立上がりまたは立下りエッジにおいて、その再生信号の中心値がサンプリング値として得られる。従って、その中心値と実際に得られたサンプリング値との差が、そのサンプリング値を得た位相（タイミング）とその再生信号の立上がりエッジまたは立下りエッジを本来サンプリングすべき位相（タイミング）との間の位相誤差量となる。
【００３６】
特に、図４に示すように、再生信号の立上がりエッジにて得られたサンプリング値（○印参照）と中心値との差は、再生信号の立上がりエッジでのクロックの位相誤差量となる。また、再生信号の立下りエッジにて得られたサンプリング値（▲印参照）と中心値との差は、再生信号の立下りエッジでのクロックの位相誤差量となる。
【００３７】
上述した第一の位相誤差量演算回路６１のように複数のサンプリング値の変化の状態からクロックの位相誤差量を演算する場合、再生信号の波形が対称的で安定している場合には、精度の良い位相誤差量が得られる。しかし、ＭＳＲ媒体（超解像度の光磁気ディスク）からの再生信号のようにその立下り波形が歪むなど、再生信号波形が歪んでその非対称性が顕著になると、上述したように再生信号のサンプリング値の変化の状態に基いて演算される位相誤差の精度が低下する。
【００３８】
上記第二の位相誤差演算回路６５のように、再生信号の中心値を基準にして、サンプリング値とその中心値との差を位相誤差量として求めるようにすると、上記第一の位相誤差演算回路６１のように複数のサンプリング値の変化の状態に基いて位相誤差量を演算する場合に比べて、再生信号波形の局部的な歪みの影響を受け難い。
【００３９】
しかし、再生信号の全体的なレベルが変動（エンベロープ変動）する場合には、再生信号の固定的な中心値を基準にして位相誤差量を演算するようにすると、その位相誤差量の精度が低下する。例えば、図５に示すように、再生信号の全体的なレベルがしだいに上昇する場合、その中心値が上昇しているにもかかわらず、固定的な中心値を基準にして演算される位相誤差量に基づいて位相調整を行なうと、●印のように、その固定的な中心値がサンプリングされるようにクロックの位相調整がされてしまう。すると、本来再生信号（入力波形）から得られるべきサンプリング値（△印）と、上記のようなクロックに同期して得られるサンプリング値（●印）との差が大きくなり、再生信号に対するクロックの正確な位相調整（位相の引き込み）ができない。
【００４０】
そこで、上記第二の位相誤差演算回路６５は、オフセット検出回路６８にて演算される再生信号のオフセット量を上記固定的に定めた中心値に加算して得られる新たな中心値に基づいて位相誤差量を演算するようにしている。
【００４１】
即ち、オフセット検出回路６８にて演算されたオフセット量がゲイン調整回路６９にて調整され、そのゲイン調整されたオフセット量が制御ユニット２００から供給される補正量（ゼロであってもよい）と加算器６４にて加算される。その加算器６４から出力される補正済みのオフセット量が中心値計算回路６２からの固定中心値と加算器６３にて加算される。そして、加算器６３からからの出力値が新たな中心値として第二の位相誤差演算回路６５に供給される。
【００４２】
エッジ検出回路６６は、ＡＤＣ４１からのサンプリング値に基づいて再生信号の立上がりエッジと立下りエッジを検出する。エッジ検出回路６６からの立ち上がりエッジの検出信号は出力制御回路６７にイネーブル信号として供給される。この出力制御回路６７は、このイネーブル信号が有効になる毎（再生信号の立上がりエッジが検出される毎）に、制御ユニット２００からの位相誤差切換え信号の状態に基づいて、第一の位相誤差演算回路６１からの位相誤差量及び第二の位相誤差量演算回路６５からの位相誤差量のいずれかを選択して出力する。従って、出力制御回路６７は、再生信号の立上がりエッジが検出される毎に、位相誤差量（Ｌ系位相誤差量）を出力する。
【００４３】
このように再生信号の立上がりエッジが検出される毎に上記出力制御回路６７から出力される位相誤差量に基づいてクロックの位相調整が行なわれる（図１に示すＤＡＣ４５及び位相調整発振ユニット４６により）ことにより、再生信号の立上がりエッジに同期したクロックが上述したようにＡＤＣ４１に供給される。
【００４４】
上記エッジ検出回路６６、オフセット検出回路６８、ゲイン調整回路６９及び出力制御回路６７の具体的な構成について説明する。
【００４５】
まず、エッジ検出回路６６は、例えば、図７に示すように構成される。
【００４６】
図７において、このエッジ検出回路６６は、直列接続されたフリップフロップ８１（１）、８１（２）、８１（３）、立上がりエッジ検出ロジック回路８２及び立下りエッジ検出ロジック回路８３を有する。各フリップフロップ８１（１）、８１（２）、８１（３）は、直列に接続され、ＡＤＣ４１からのサンプリング値が順次シフトされるようになっている。そして、各フリップフロップ８１（１）、８１（２）、８１（３）にセットされたサンプリング値Ｙt、Ｙt1、Ｙt2が上記立上がりエッジ検出ロジック回路８２及び立下りエッジ検出ロジック回路８３に供給される。
【００４７】
立上がりエッジ検出ロジック回路８２は、各フリップフロップ８１（１）、８１（２）、８１（３）にセットされた連続する３つのサンプリング値Ｙt、Ｙt1、Ｙt2に基づいて次のような条件に従って再生信号の立上がりエッジを検出する。
【００４８】
（１）Ｙt＞Ｙt1
（２）Ｙt1＞Ｙt2
（３）Ｙt＞中心値
（４）Ｙt2＜中心値
上記の条件（１）〜（４）が満足されるとき、立上がりエッジ検出ロジック回路８２は、立上がりエッジ（Ｌ）の検出信号を出力する。
【００４９】
即ち、３つのサンプリング値Ｙt2、Ｙt1、Ｙtが、中心値より小さい値から中心値より大きい値まで順次単調に増加するときに、再生信号の立上がりエッジが検出される。
【００５０】
なお、上記中心値は、第二の位相誤差量演算回路６５に供給されるものと同じようにオフセット量が加味された値であっても、中心値計算回路６２にて演算された固定中心値であってもよい。
【００５１】
また、立下りエッジ検出ロジック検出ロジック回路８３は、上記連続する３つのサンプリング値Ｙt、Ｙt1、Ｙt2に基づいて次のような条件に基づいて再生信号のエッジを検出する。
【００５２】
（５）Ｙt＜Ｙt1
（６）Ｙt1＜Ｙt2
（７）Ｙt＜中心値
（８）Ｙt2＞中心値
上記の条件（５）〜（８）が満足されるとき、立下りエッジ検出ロジック回路８３は、立下りエッジ（Ｔ）の検出信号を出力する。
【００５３】
即ち、３つのサンプリング値Ｙt2、Ｙt1、Ｙtが、中心値より大きい値から中心値より小さい値まで順次単調に減少するときに、再生信号の立下りエッジが検出される。
【００５４】
このエッジ検出回路６６は、例えば、図８に示すタイミングチャートのように動作する。図８において、ＡＤＣ４１が７ビット出力（０〜７ｆ（１６進表表記）までの値を取り得る）の場合に、中心値を「４０hex（１６進表記）」としている。
【００５５】
サンプリング値の表記形式は、以下同様とする。
【００５６】
図８に示すように、タイミングｔにてサンプリング値Ｙtが得られると、そのサンプリング値Ｙtとそれより前のタイミングｔ−１、ｔ−２にて既に得られているサンプリング値Ｙt1、Ｙt2とにより、上記条件（１）、（２）、（３）、（４）が満足されていれば、そのタイミングｔにて立上がりエッジ（Ｌ）の検出信号が出力される。また、そのタイミングｔにおいて上記条件（５）、（６）、（７）、（８）が満足されていれば、そのタイミングｔにて立下りエッジ（Ｔ）の検出信号が出力される。上記各検出信号は、上記対応する条件が満足されている期間有効な状態を保持する。
【００５７】
上記のようにエッジ検出回路６６から出力される立上がりエッジの検出信号は、前述したように出力制御回路６７にイネーブル信号として供給され、その立上がりエッジの反対側のエッジ（以下、反対エッジという）である立下りエッジの検出信号は、オフセット検出回路６８に供給される。
【００５８】
次に、オフセット検出回路６８は、この立下りエッジ（Ｔ）の検出信号が供給される毎に、ＡＤＣ４１から供給されるサンプリング値に基づいてオフセット量を演算する。即ち、オフセット検出回路６８は、再生信号の立下りエッジにて得られるサンプリング値に基づいてオフセット量を演算する。それは、図６に示すような原理に基づいている。
【００５９】
図６において、例えば、再生信号の立上がりエッジでのサンプリング値（●印参照）が中心値となるように位相調整のされたクロックに同期して再生信号のサンプリングが行なわれる状態で、その再生信号の全体的なレベルが上昇すると、各サンプリング値を得るためのクロックの位相は、その再生信号の波形に対して相対的に進んだことになる。そのため、再生信号の全体的なレベルの上昇に伴って、上記のように位相調整されたクロックにてサンプリングされる再生信号の立下りエッジでのサンプリング値（○印）は順次大きくなる。この立下りエッジでのサンプリング値の上昇は、再生信号の上昇と対応することから、その再生信号の立下りエッジでのサンプリング値の変化分をオフセット量として用いることができる。
【００６０】
上記のような原理に従って再生信号のオフセット量を演算するオフセット検出回路６８は、例えば、図９に示すように構成される。
【００６１】
図９において、このオフセット検出回路６８は、減算器９１、除算器９２、エッジ選択回路９３、加算器９４、フリップフロップ（ＦＦ）９５、９６、９７、アンド回路９８、オア回路９９、フリップフロップ（ＦＦ）１００及び減算器１０１を有している。
【００６２】
減算器９１は、ＡＤＣ４１からのサンプリング値からフリップフロップ９５にセットされる値（後述する移動平均値）を減じてその差分値を演算する。除算器９２は、減算器９１から出力される差分値を予め設定された平均個数にて除して、平均個数１個当たりの差分値（以下、分割差分値という）を求める。エッジ選択回路９３は、上記エッジ検出回路６６から立下りエッジ（反対エッジ）の検出信号が供給されたときに、減算器９２からの分割差分値を加算器９４に供給するゲート機能を有する。即ち、再生信号の立下りエッジにて得られたサンプリング値に基づいて演算された上記分割差分値が加算器９４に供給される。
【００６３】
加算器９４は、エッジ選択回路９３を介して供給される上記分割差分値とフリップフロップ９５にセットされた値（移動平均値）とを加算し、その加算値を出力する。フリップフロップ９５は加算器９４からの加算値を新たな移動平均値としてセットする。上記減算器９１、除算器９２、エッジ選択回路９３、加算器９４及びフリップフロップ９５により、再生信号の立下りエッジにて得られるサンプリング値の移動平均値が順次得られる。
【００６４】
なお、上記移動平均値を求めるための平均個数は、制御ユニット２００が任意に設定することができる。平均個数を多くすると、分割差分値が小さくなり、１つのサンプリング値が移動平均値に与える影響が小さくなる。即ち、再生信号の変化に対する応答性が良くなる。また、平均個数を少なくすると、分割差分値が大きくなり、１つのサンプリング値が移動平均値に与える影響が大きくなる。再生信号の変化に対する応答性が悪くなる
制御ユニット２００からの位相誤差切換え信号が入力するフリップフロップ９６がフリップフロップ９７に接続される。フリップフロップ９６の出力及びフリップフロップ９７の反転出力がアンド回路９８に供給され、そのアンド回路９８の反転出力がクロックと共にオア回路９９に入力される。このような構成により、上記位相誤差切換え信号が立ちあがったときに、オア回路９９から１つのパルスが出力される。このオア回路９９からのパルスの立上がりにて上記フリップフロップ９５にセットされた上記移動平均値がフリップフロップ１００にラッチされる。
【００６５】
位相調整に使用されるべき位相誤差量を前述した第一の位相誤差演算回路６１で得られる位相誤差量から第二の位相誤差演算回路６５で得られる位相誤差量に切換える際に上記位相誤差切換え信号が立ち上げられるようにすると、その切換え時に上記フリップフロップ９５にセットされている再生信号の立下りエッジでのサンプリング値の平均値（以下、基準立下りエッジレベルという）がフリップフロップ１００にラッチされる。減算器１０１は、フリップフロップ９５にセットされる再生信号の立下りエッジでのサンプリング値の移動平均値からフリップフロップ１００にラッチされた上記基準立下りエッジレベルを減じ、それらの差分値をオフセット量として出力する。
【００６６】
このような構成により、オフセット検出回路６８は、位相調整に使用されるべき位相誤差量が第二の位相誤差演算回路６５で得られる位相誤差量に切換えられたときにラッチされた基準立下りエッジレベルとそれ以降に得られる立下りエッジでのサンプリング値（移動平均値）との差分値をオフセット量として出力する。即ち、第二の位相誤差演算回路６５での位相誤差量が選択される場合に、その第二の位相誤差演算回路６５は、再生信号の立下りエッジでのサンプリング値の変化分がオフセット量として加味された中心値を用いて位相誤差量を演算することになる。
【００６７】
上記オフセット検出回路６８は、例えば、図１０に示すタイミングチャートのように動作する。
【００６８】
図１０において、位相誤差切換え信号（フリップフロップ９６の出力）が立ち上がった際に、立下りエッジ（反対エッジ）でのサンプリング値の平均値（フリップフロップ９５の出力）「０５」が基準立下りエッジレベルとしてフリップフロップ１００にセットされる。それ以降においては、その立下りエッジでのサンプリング値の平均値（フリップフロップ９６の出力）「０５」、「０６」、「０６」、「０７」、…が得られる毎に、その値と上記フリップフロップ１００にラッチされた基準立下りエッジレベル「０５」との差分値「００」、「０１」、「０１」、「０２」、…がオフセット量として得られる。
【００６９】
上記オフセット検出回路６８に設けられたエッジ選択回路９３は、例えば、図１１に示すように構成される。
【００７０】
ＭＳＲ媒体にように、再生信号の立下り波形が歪む場合（図１２に示す入力波形Ｑ参照）、図７に示すエッジ検出回路６６における立下り検出ロジック回路８３でのエッジ検出ロジックでは、再生信号の立下り波形部分で２クロック連続してエッジを検出してしまう場合がある。図１１に示す構成のエッジ選択回路９３は、そのような場合であっても、立下り波形部分の単一の立下りエッジでのサンプリング値だけが移動平均の対象となるようにしている。
【００７１】
図１１において、このエッジ選択回路９３は、フリップフロップ９３１、９３２、９３３、９３５及びエッジ選択ロジック回路９３４を有している。前述したオフセット検出回路６８における除算器９２からの分割差分値が、エッジ選択ロジック回路９３４にOF1信号として直接入力されると共に、フリップフロップ９３１を介してそのエッジ選択ロジック回路９３４にOF0信号として入力される。エッジ検出回路６６からの立下りエッジ（反対エッジ）の検出信号が、エッジ選択ロジック回路９３４にED0信号として直接入力されると共に、フリップフロップ９３２を介してそのエッジ選択ロジック回路９３４にED1信号として入力され、更に、フリップフロップ９３２及び９３３を介してエッジ選択ロジック回路９３４にED2信号として入力される。
【００７２】
更に、制御ユニット２００からのモード選択信号がエッジ選択ロジック回路９３４に入力される。このモード選択信号は、以下の３つのモードのいずれかを指定するための制御信号である。
【００７３】
モード１では、上記エッジ選択ロジック回路９３４は、次の条件に従って分割差分値を出力する。
【００７４】
（１）ED2＝０、ED1＝１のタイミングで、ED0＝０の場合（立下りエッジの検出信号が１クロック分の場合）、
出力：OF1信号
（２）ED2＝０、ED1＝１のタイミングで、ED0＝１の場合（立下りエッジの検出信号が２クロック分の場合）、
(i) OF0≦OF1であれば、
出力：OF0信号
(ii) OF0＞OF1であれば、
出力：OF1信号
（３）ED2＝０、ED1＝１以外のタイミング
出力：「０」
上記のようなモード１では、連続する２クロック分の立下りエッジ（反対エッジ）の検出信号が供給された場合（（２）の場合）、サンプリング値の移動平均値に近いほうのサンプリング値を次の移動平均の対象にするように、より小さい分割差分値が出力される。
【００７５】
モード２では、上記エッジ選択ロジック回路９３４は、次の条件に従って分割差分値を出力する。
【００７６】
（１）ED2＝０、ED1＝１のタイミング（立下りエッジの検出信号が１クロック分、及び２クロック分の双方の場合）
出力：OF1信号
（２）ED2＝０、ED1＝１以外のタイミング
出力：「０」
上記のようなモード２では、連続する２クロック分の立下りエッジの検出信号が供給された場合（（１）の場合）、前のエッジ検出にて得られたサンプリング値を移動平均値の対象にするようにOF1信号（分割差分値）が出力される。
【００７７】
モード３では、上記エッジ選択ロジック回路９３４は、次の条件に従って分割差分値を出力する。
【００７８】
（１）ED2＝０、ED1＝１のタイミングで、ED0＝０の場合（立下りエッジの検出信号が１クロック分の場合）、
出力：OF1
（２）ED2＝０、ED1＝１のタイミングで、ED0＝１の場合（立下りエッジの検出信号が２クロック分の場合）、
出力：OF0
（３）ED2＝０、ED1＝１以外のタイミング
出力：「０」
上記のようなモード３では、連続する２クロック分の立下りエッジの検出信号が供給された場合（（２）の場合）、後のエッジ検出にて得られたサンプリング値を移動平均値の対象とするようにOF0（分割差分値）が出力される。
【００７９】
上記のような条件に従ってエッジ選択ロジック回路９３４から出力される分割差分値は、フリップフロップ９３５にセットされ、後段の加算器９４（図９参照）に供給される。
【００８０】
上記のような構成のエッジ選択回路９３は、例えば、例えば、図１２に示すタイミングチャートのように動作する。
【００８１】
エッジ検出回路６６にて再生信号の立下り波形部分で２クロック連続して立下りエッジ（２つのエッジ）が検出されると、その検出信号に基づいたエッジ選択ロジック回路９３４への入力信号ＥD2、ED1、ED0は、図１２の（１）の部分のように変化する。また、エッジ検出回路６６にて再生信号の立下り波形部分で１つのエッジだけが検出されると、その検出信号に基づいたエッジ選択ロジック回路９３４への入力信号ED2、ED1、ED0は、図１２の（２）の部分のように変化する。
【００８２】
２クロック連続して立下りエッジが検出された場合、モード選択信号にてモード１が指定されていると、図１２の（１）の部分に示すように、その２つのエッジの検出タイミングに除算器９２から供給される分割差分値「０ｆ」（OF1）と「ｆ５」（OF0）のうち小さい分割差分値「ｆ５」（OF0）がエッジ選択回路９３から出力される。このようにより小さい分割差分値が出力されることにより、加算器９４にて得られる再生信号の立下りエッジでのサンプリング値の移動平均値の変動が大きくならず、上記再生信号の波形歪みによるオフセット量に対する影響がより小さくる。このため、より安定したオフセット量を得ることができるようになる。
【００８３】
上記のように２クロック連続して立下りエッジが検出された場合、モード選択信号にてモード２が指定されていると、上記２つの分割差分値「０ｆ」（OF1）と「ｆ５」（OF0）のうち前のエッジ検出時でのサンプリング値に対応した分割差分値「０ｆ」（OF1）がエッジ選択回路９３から出力される。このように前のエッジ検出時でのサンプリング値に対応した分割差分値が出力されることにより、例えば、図１３▲１▼に示すように、再生信号の立下り波形部分が持ち上がった場合、より正しい立下りエッジでのサンプリング値に対応した分割差分値を用いた移動平均が行なわれる。その結果、安定したオフセット量を得ることができる。
【００８４】
上記のように２クロック連続して立下りエッジが検出された場合、モード選択信号にてモード３が指定されていると、上記２つの分割差分値のうち後のエッジ検出時でのサンプリング値に対応した分割差分値「ｆ５」（OF0）がエッジ選択回路９３から出力される。このように後のエッジ検出時でのサンプリング値に対応した分割差分値が出力されることにより、例えば、図１３▲２▼に示すように、再生信号の立下り波形が落ち込んだ場合、より正しいエッジでのサンプリング値に対応した分割差分値を用いた移動平均が行なわれる。その結果、安定したオフセット量を得ることができる。
【００８５】
一方、再生信号の立下り波形部分で単一のエッジが検出された場合、モード選択信号にてモード１、モード２、モード３のいずれが選択されていても、図１２の（２）の部分に示すように、立下りエッジの検出信号ED１のタイミングで、そのタイミングにて得られるサンプリング値に対応した分割差分値「００」（OF1）がエッジ選択回路９３から出力される。
【００８６】
上記のように各モードは、記録媒体から得られる再生信号波形の特徴に基づいて決めることができる。
【００８７】
更に、上記ゲイン調整回路６９は、例えば、図１４に示すように構成される。
【００８８】
図１４において、このゲイン調整回路６９は、定数乗算器１１１、１１２、１１３及びセレクタ１１４を有する。定数乗算器１１１は、オフセット検出器６８からのオフセット量に定数「２」を乗じ、その検出オフセット量の２倍のオフセット量を出力する。定数乗算器１１２は、そのオフセット量に定数「１」を乗じ、その検出オフセット量と同じオフセット量（１倍のオフセット量）を出力する。定数乗算器１１３は、そのオフセット量に定数「１／２」を乗じ、その検出オフセット量の１／２のオフセット量を出力する。セレクタ１１４は制御ユニット２００からのゲイン選択信号に従って、上記２倍のオフセット量、１倍のオフセット量、１／２のオフセット量のいずれかを選択し、最終的なオフセット量として加算器６４に供給する（図３参照）。
【００８９】
このゲイン調整回路６９により、オフセット検出回路６８にて検出されたオフセット量とフィードバックの遅れなどに応じて、最適なゲイン（２倍、１倍、１／２倍）にて調整したオフセット量を上記第二の位相誤差演算回路６５にて利用できるようになる。
【００９０】
また、上記出力制御回路６７は、例えば、図１５に示すように構成される。
【００９１】
図１５において、この出力制御回路６７は、選択回路１３１及びゲート回路１３２を有している。選択回路１３１は、位相誤差切換え信号の状態に基づいて第一の位相誤差演算回路６１にて連続するサンプリング値から得られた位相誤差量及び第二の位相誤差演算回路６５にて再生信号の中心値を基準にして得られた位相誤差量のいずれかを選択する。ゲート回路１３２は、エッジ検出回路６６からの立ち上がりエッジの検出信号をイネーブル信号（ＥＮ）として入力し、この立ち上がりエッジの検出信号が供給される毎に、上記選択回路１３１にて選択された位相誤差量を出力する。
【００９２】
上述した構成は、立ち上がり処理部４０における位相誤差検出部４４の構成である。一方、図２において、立下り処理部５０における位相誤差検出部５４は、第一の位相誤差演算回路７１、中心計算回路７２、加算器７３、７４、第二の位相誤差演算回路７５、エッジ検出回路６６及び出力回路７７を有している。
【００９３】
第一の位相誤差演算回路７１は、ＡＤＣ５１から供給される連続する複数（例えば、３つ）のサンプリング値に基づいて、上記立上がり処理部４０の位相誤差検出部４４における第一の位相誤差演算回路６１と同様のロジックに従って位相誤差量を演算する（図３参照）。また、中心値計算回路７２も、立上がり処理部４０の位相誤差検出部４４における中心値計算回路６２と同様の処理にて再生信号の固定中心値を計算する。
【００９４】
加算器７４は、上記立ち上がり処理部４０の位相誤差検出部４４におけるオフセット検出回路６８からのオフセット量と制御ユニット２００から供給される補正量（ゼロであってもよい）とを加算する。その加算器７４から出力される補正済みのオフセット量が、上記立上がり処理部４０の位相誤差検出部４４での構成と同様に、中心値計算回路７２からの固定中心値と加算器７３にて加算される。そして、加算器７３からの出力値が新たな中心値として第二の位相誤差演算回路７５に供給される。
【００９５】
第二の位相誤差演算回路７５は、ＡＤＣ５１からのサンプリング値と加算器７３からの中心値を入力し、上記立上がりエッジ処理部４０の位相誤差検出部４４における第二の位相誤差演算回路６５と同様の手法にて位相誤差量を演算する（図４参照）。エッジ検出回路７６は、図７に示す構成と同様の構成（立上がりエッジ検出ロジック回路８２を除いてもよい）を有し、ＡＤＣ５１からの連続する３つのサンプリング値の変化の状態に基いて再生信号の立下りエッジを検出する（前述した条件（５）〜（８）に従う）。エッジ検出回路７６からの再生信号の立下りエッジの検出信号は、出力制御回路７７にイネーブル信号として供給される。
【００９６】
出力制御回路７７は、図１５に示す構成と同様の構成を有し、上記イネーブル信号が有効になる毎（再生信号の立下りエッジが検出される毎）に、制御ユニット２００からの位相誤差切換え信号の状態に基づいて、第一の位相誤差演算回路７１からの位相誤差量及び第二の位相誤差量演算回路７５からの位相誤差量のいずれかを選択して出力する。従って、出力制御回路７７は、再生信号の立下りエッジが検出される毎に、位相誤差量（Ｔ系位相誤差量）を出力する。
【００９７】
このように再生信号の立下りエッジが検出されるごとに上記出力制御回路７７か出力される位相誤差量に基づいてクロックの位相調整が行なわれる（図１に示すＤＡＣ５５及び位相調整発振ユニット５６）ことにより、再生信号の立下りエッジに同期したクロックが上述したようにＡＤＣ５１に供給される。
【００９８】
上記例では、立下りエッジ処理部５０の位相誤差検出部５４における第二の位相誤差演算回路７５は、立ち上がりエッジ処理部４０の位相誤差検出部４４にて得られるオフセット量を利用して位相誤差量を演算している。しかし、このような構成に限られることなく、立下りエッジ処理部５０の位相誤差検出部５４が上記オフセット検出回路６８と同様の構成（図９、図１１参照）となるオフセット検出回路を備えるようにしてもよい。この場合、立下りエッジ処理部５０の位相誤差検出部５４は、再生信号の立下りエッジでの位相誤差量を検出していることから、そのオフセット検出回路は、再生信号の立下りエッジの反対側のエッジとなる立ち上がりエッジでのサンプリング値（移動平均値）に基づいてオフセット量を演算することになる。
【００９９】
このように立下りエッジ処理部５０の位相誤差検出部５４にオフセット検出回路を設けた場合、各位相誤差検出部４４、５４のそれぞれが独立して検出されるオフセット量を用いて位相誤差量を演算することができる。また、上記例（図２参照）とは逆に、立下りエッジ処理部５０の位相誤差検出部５４に設けられたオフセット検出回路にて得られたオフセット量を立上がり処理部４０の位相誤差検出部４４に供給することもできる。
【０１００】
ＭＳＲ媒体のようにその再生信号が、図１６（ａ）、（ｂ）に示すように、立下り波形が歪みにより立上がり波形に比べて緩やかに変化する場合、立下りエッジにおけるクロックの位相誤変動に対するサンプリング値の変動（図１６（ａ）参照）は、立ち上がりエッジにおけるクロックの位相変動に対するサンプリング値の変動（図１６（ｂ）参照）より小さくなる。従って、ＭＳＲ媒体のような再生信号の特性を有する記録媒体を想定した場合、前述した例のように、再生信号の立上がりエッジに同期させるようにクロックの位相調整（第二の位相誤差演算回路６５）をしながら、その立下りエッジでのサンプリング値に基づいてオフセット量を演算する場合（図１６（ａ）の場合）のほうが、再生信号の立下りエッジに同期させるようにクロックの位相調整（第二の位相誤差演算回路７５）をしながら、その立上がりエッジでのサンプリング値に基づいてオフセットを演算する場合（図１６（ｂ）の場合）より、安定したオフセット量を得ることができる。
【０１０１】
制御ユニット２００は、例えば、図１７に示すようなタイミングにて変化する位相誤差切換え信号を各位相誤差検出部４４、５４に供給する。
【０１０２】
図１７において、位相調整の初期段階では、第一の位相誤差演算回路６１、７１からの位相誤差を選択し、複数のサンプリング値の変化状態から得られるその位相誤差量に基いてクロックの位相調整を行なう。そして、ある程度クロックの位相が再生信号のエッジ（立上がりエッジ及び立下りエッジ）の位相に近づいた（引き込まれた）状態（あるいは、位相ロックされた状態）で、位相誤差切換え信号を立ち上げる。これにより、クロックの位相が再生信号のエッジの位相にある程度引き込まれた状態（あるいは、位相ロックされた状態で）で、第二の位相誤差演算回路６５、７５からの位相誤差が選択され、オフセット量を考慮した中心値（オフセット追従した固定レベル）を基準にした位相誤差量に基づいてクロックの位相調整が開始される。
【０１０３】
再生信号の中心値（固定レベル）とそのエッジでのサンプル値との差が大きいく、最大位相ずれが発生している場合には、その中心値を基準にした位相誤差量（最大位相ずれ）に基づいてクロックの位相を再生信号のエッジの位相に引き込むことは困難である。位相調整の初期段階では、再生信号の中心値とそのエッジでのサンプリング値との差が比較的大きいので、上記のように、複数のサンプリング値の変化状態から得られる位相誤差量に基いてクロックの位相調整を行なうことにより、クロックの位相を再生信号のエッジの位相に比較的早く近づけることができる。このようにクロックの位相が再生信号のエッジの位相にある程度引き込まれた状態（あるいは、位相ロックされた状態）で、オフセット量を加味した再生信号の中心値を基準にした位相誤差量に基づいて位相調整が行なわれるので、再生信号が非対称の波形を有し、更に、その全体的なレベルが変化しても、位相調整の初期段階から安定したクロックの位相調整が継続的にできるようになる。
【０１０４】
上記例では、オフセット検出器６８にて得られたオフセット量がクロックの位相調整に用いられている。このオフセット量は、他の処理に用いることもできる。例えば、そのオフセット量を再生信号のサンプリング値に反映させることもできる。この場合、立上がりエッジ処理部４０及び立下りエッジ処理部５０は、例えば、図１８に示すように構成される。なお、図１８において、クロックの位相調整に係る回路は省略されている。
【０１０５】
図１８において、立上がりエッジ処理部４０及び立下りエッジ処理部５０は、前述した例（図１参照）と同様にＡＤＣ４１、５１及びビタビ復号器４３、５２を有すると共に、減算器４７、５７を有する。また、立上がりエッジ処理部４０は、前述した例と略同様の構成（図９及び図１１参照）となるオフセット検出回路６８を有する。
【０１０６】
オフセット検出器６８にて検出されたオフセット量は、減算器４７に供給される共に、立下りエッジ処理部５０の減算器５７にも供給される。これら減算器４７、５７は、ＡＤＣ４１、５１から供給されるサンプリング値から上記オフセット量を減じ、オフセット調整されたサンプリング値を出力する。立上がり処理部４０では、減算器４７から出力されるオフセット調整されたサンプリング値がオフセット回路６８に供給されると共にビタビ復号器４３に供給される。
【０１０７】
オフセット検出器６８は、所定のタイミングで再生信号の立下りエッジでのサンプリング値の移動平均値を基準レベルとしてラッチする（図９に示すフリップフロップ１００参照）。その後、オフセット検出器６８は、減算器４７からの再生信号の立下りエッジでのサンプリング値の移動平均値と上記ラッチされた基準レベルとの差（図９に示す減算器１０１参照）をオフセット量として減算器４７にフィードバックする。その結果、減算器４７からは、上記基準レベルががラッチされたタイミングから発生する再生信号の全体的なレベル変動をオフセット値として実際のサンプリング値から差し引いた値（オフセット調整されたサンプリング値）が出力される。
【０１０８】
立下り処理部では、減算器５７から出力される上記と同様にオフセット調整されたサンプリング値がビタビ復号器５３に供給される。各ビタビ復号器４３、５３は、ビタビ復号アルゴリズムに従って上記オフセット調整されたサンプリング値の遷移状態から記録データとして最も確からしいデータを復元する。
【０１０９】
このような立上がりエッジ処理部４０及び立下りエッジ処理部５０の構成により、上記各減算器からの出力（例えば、減算器４７の出力▲１▼）は、例えば、図１９に示すように、ＡＤＣ４１からの実際のサンプリング値（○印参照）が再生信号の全体的なレベルの上昇によりオフセットしていても、そのサンプリング値は上記基準レベルがラッチされた際の再生信号波形に対応した値に（●印参照）なるように調整される。
【０１１０】
なお、上記例において、第二の位相誤差演算回路６１、７１では、再生信号の中心値と再生信号のエッジでのサンプリング値との差に基づいて位相誤差量を演算しているが、これに限られない。所定のクロック位相において再生信号から本来サンプリングされるべき値（レベル）が予め判っていれば、その値（レベル）と、実際に得られたサンプリング値との差に基づいて位相誤差を演算することができる。この場合、クロックの位相が上記所定のクロック位相にロックされるように位相調整されることになる。
【０１１１】
なお、本願発明を以下の通り付記として記す。
【０１１２】
（付記１）記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なうデータ再生装置におけるクロック調整装置において、
基準レベルを基準にした再生信号の第一のエッジでのサンプリング値の状態に基づいてクロックの位相誤差量を検出する位相誤差検出手段と、
再生信号のオフセット量を検出するオフセット検出手段と、
該オフセット検出手段にて検出されたオフセット量に基づいて上記位相誤差量検出手段にて用いられる基準レベルを調整する基準レベル調整手段と、
上記位相誤差検出手段にて検出された位相誤差量に基づいてクロックの位相調整を行なう位相調整手段とを有し、
上記オフセット検出手段は、
再生信号の上記第一のエッジと反対側のエッジとなる第二のエッジでのサンプリング値に基づいて監視エッジサンプリング値を生成する監視サンプリング値生成手段と、
所定タイミングにて得られる監視エッジサンプリング値を基準とした上記監視サンプリング値生成手段にて生成される監視エッジサンプリング値の変化量をオフセット量として演算するオフセット演算手段とを有するクロック調整装置。
【０１１３】
（付記２）付記１記載のクロック調整装置において、
上記第一のエッジは、再生信号の立上がりエッジであり、
上記第二のエッジは、再生信号の立下りエッジであるクロック調整装置。
【０１１４】
（付記３）付記１または２記載のクロック調整装置において、
上記オフセット演算手段にて得られたオフセット量を調整するオフセット調整手段を有し、基準レベル調整手段は、該オフセット調整手段により調整されたオフセット量に基づいて上記位相誤差量検出手段にて用いられる基準レベルを調整するようにしたクロック調整装置。
【０１１５】
オフセット調整手段は、オフセット演算手段にて得られたオフセット量に対して補正量（正、負の値を取り得る）を加算するようにしても、また、そのオフセット量に所定の倍率を乗ずるようにしても、更に、所定の関係式に従って調整するようにしてもよい。
【０１１６】
（付記４）付記１乃至３いずれか記載のクロック調整装置において、
複数のサンプリング値の変化の状態に基づいて位相誤差量を検出する手段と、該手段にて検出された位相誤差量に基づいてクロックの位相調整がなされた後に、上記位相誤差検出手段にて得られた位相誤差量に基づいてクロックの位相調整がなされるように、上記位相調整手段を制御する位相誤差切換え制御手段を有するクロック調整装置。
【０１１７】
（付記５）記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なうデータ再生装置において上記再生信号のオフセットを検出するオフセット検出装置において、
再生信号の第一のエッジに位相調整されるクロックに同期して当該再生信号がサンプリングされる際に、該再生信号の上記第一のエッジと反対側のエッジとなる第二のエッジでのサンプリング値に基づいて監視エッジサンプリング値を生成する監視サンプリング値生成手段と、
所定タイミングにて得られる監視エッジサンプリング値を基準とした上記サンプリング値生成手段にて生成される監視エッジサンプリング値の変化量を再生信号のオフセット量として演算するオフセット演算手段とを有するオフセット検出装置。
【０１１８】
（付記６）付記５記載のオフセット検出装置において、
上記監視サンプリング値生成手段は、複数の第二のエッジでのサンプリング値の平均化して監視エッジサンプリング値を生成する平均化手段を有するオフセット検出装置。
【０１１９】
上記平均化の手法は特に限定されず、その複数のサンプリング値の全体的な特徴が反映される監視エッジサンプリング値が得られるものであればよい。
【０１２０】
（付記７）付記５または６記載のオフセット検出装置において、
上記監視エッジサンプリング値生成手段は、第二のエッジでのサンプリング値として２つのサンプリング値が連続して得られたときに、監視エッジサンプリング値の生成に供すべきサンプリング値としてその２つのサンプリング値のいずれを選択するサンプリング値選択手段を有するオフセット検出装置。
【０１２１】
（付記８）付記７記載のオフセット検出装置において、
上記サンプリング値選択手段は、生成される監視エッジサンプリング値の変化がより小さくなるサンプリング値を監視サンプリング値の生成に供すべきサンプリング値として選択するようにしたオフセット検出装置。
【０１２２】
監視サンプリング値が、例えば、所定数のサンプリング値の移動平均値となる場合、その監視サンプリング値により近いサンプリング値が選択される。
【０１２３】
（付記９）付記７記載のオフセット検出装置において、
上記サンプリング値選択手段は、より早いタイミングで得られるサンプリング値を監視サンプリング値の生成に供すべきサンプリング値として選択するようにしたオフセット検出装置。
【０１２４】
（付記１０）付記７記載のオフセット検出装置において、
上記サンプリング値選択手段は、より遅いタイミングで得られるサンプリング値を監視サンプリング値の生成に供すべきサンプリング値として選択するようにしたオフセット検出装置。
【０１２５】
（付記１１）記録媒体からの再生信号の第一のエッジに位相調整されるクロックに同期して当該再生信号をサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なう第一の処理部と、上記再生信号の上記第一のエッジと反対側のエッジとなる第二のエッジに位相調整されるクロックに同期して当該再生信号をサンプリングし、そのサンプリング値を用いて上記最尤アルゴリズムに従ってデータの復元を行なう第二の処理部とを有するデータ再生装置において、
上記第一の処理部は、
再生信号の上記第二のエッジでのサンプリング値に基づいて監視エッジサンプリング値を生成する監視サンプリング値生成手段と、
所定タイミングにて得られる監視エッジサンプリング値を基準とした上記サンプリング値生成手段にて生成される監視エッジサンプリング値の変化量をオフセット量として演算するオフセット演算手段と、
該オフセット演算手段にて得られたオフセット量を上記第二の処理部に供給する手段とを有し、
上記第一の処理部及び第二の処理部が、上記再生信号及び上記オフセット量とに基づいてデータの復元を行なうようにしたデータ再生装置。
【０１２６】
（付記１２）付記１１記載のデータ再生装置において、
上記第一の処理部及び第二の処理部のそれぞれは、上記オフセット量に基づいサンプリング値をオフセット調整するオフセット調整手段を有するデータ再生装置。
【０１２７】
（付記１３）付記１１または１２記載のデータ再生装置において、
上記第一の処理部及び第二の処理のそれぞれは、上記オフセット量に基づいて再生信号をサンプリングするクロックの位相誤差量を検出する位相誤差検出手段を有し、
該位相誤差検出手段にて検出された位相誤差量に基づいてクロックの位相調整を行なうようにしたデータ再生装置。
【０１２８】
上記各例において、第二の位相誤差演算回路６５、７５は、位相誤差検出手段に対応し、オフセット検出回路６８は、オフセット検出手段に対応し、加算器６３は、基準レベル調整手段に対応し、ＤＡＣ４５、５５、位相調整発振ユニット４６、５６は、位相調整手段に対応する。
【０１２９】
また、図９に示す減算器９１、除算器９２、エッジ選択回路９３、加算器９４及びフリップフロップ９５は、監視サンプリング値生成手段に対応し、図９に示すフリップフロップ９６、９７、１００、アンド回路９８、オア回路９９及び減算器１０１は、オフセット演算手段に対応する。
【０１３０】
図２に示すゲイン調整回路６９、加算器６４は、オフセット調整手段（付記３参照）に対応する。
【０１３１】
第一の位相誤差演算回路６１、７１は、複数のサンプリング値の変化に基づいて位相誤差量を検出する手段に対応し、制御ユニット２００からの位相誤差切換え信号に基づいて動作する出力制御回路６７、７７は、位相誤差切換え制御手段に対応する。
【０１３２】
更に、図１１に示すエッジ選択ロジック回路９３４は、サンプリング値選択手段（付記７参照）に対応する。
【０１３３】
また、立上がりエッジ処理部３０は、第一の処理部に対応し、立下りエッジ処理部は、第二の処理部に対応し、立上がりエッジ処理部３０の位相誤差量検出部４４のオフセット検出回路６８からゲイン調整回路６９を介して立下りエッジ処理部の位相誤差検出部５４の加算器７４に至る経路は、オフセット演算手段にて得られたオフセット量を第二の処理部に供給する手段に対応する。
【０１３４】
図１８に示す減算器４７、５７は、オフセット調整手段（付記１３参照）に対応する。
【０１３５】
【発明の効果】
以上、説明したように、請求項１乃至３記載の本願発明によれば、再生信号の全体的なレベルが変動しても、そのオフセット量に基づいて位相誤差検出手段での基準レベルが調整されるので、より適正な位相誤差量を得ることができるようになる。その結果、その位相誤差量に基づいて安定した位相調整を行なうことのできるクロック調整装置を実現することができる。
【０１３６】
また、請求項４記載の本願発明によれば、そのようなそのようなクロック調整装置に用いることのできるオフセット検出装置を実現することができる。
【０１３７】
更に、請求項５記載の本願発明によれば、そのオフセット検出装置が適用されるデータ再送装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に実施の一形態に係るクロック調整装置が適用されるデータ記録再生装置の構成例を示す図である。
【図２】図１に示す装置における各位相誤差検出部の構成例を示す図である。
【図３】複数のサンプリング値の変化状態から位相誤差量を求めるための原理を示す図である。
【図４】再生信号の中心値を基準として各サンプリング値との差から位相誤差量を求めるための原理を示す図である。
【図５】再生信号の全体的なレベル変動（エンベロープ変動）の一例を示す図である。
【図６】オフセット量を求めるための原理を示す図である。
【図７】エッジ検出回路の構成例を示す図である。
【図８】エッジ検出回路の動作例を示すタイミングチャートである。
【図９】オフセット検出回路の構成例を示す図である。
【図１０】オフセット回路の動作例を示すタイミングチャートである。
【図１１】エッジ選択回路の構成例を示す図である。
【図１２】エッジ選択回路の動作例を示すタイミングチャートである。
【図１３】再生信号の波形歪みとサンプリング値との関係を示す図である。
【図１４】ゲイン調整回路の構成例を示す図である。
【図１５】出力制御回路の構成例を示す図である。
【図１６】再生信号の波形歪みとサンプリング値との関係を示す図である。
【図１７】使用すべき位相誤差の切換えタイミングの一例を表すタイミングチャートである。
【図１８】オフセット検出回路の他の適用例を示す図である。
【図１９】サンプリング値のオフセット調整の状態例を示す図である。
【符号の説明】
１０ 光磁気ディスク（記録媒体）
１３ 光学ヘッド
１４ ヘッドアンプ
２０ 書込み系
３０ 再生系
４０ 立上がりエッジ処理部
４１、５１ アナログ・デジタル変換回路（ＡＤＣ）
４２、５２ 等化器（ＥＱ）
４３、５３ ビタビ復号器
４４、５４ 位相誤差検出部
４５、５５ デジタル・アナログ変換回路（ＤＡＣ）
４６、５６ 位相調整発振ユニット
４７、５７ 減算器
５０ 立下りエッジ処理部
６１、７１ 第一の位相誤差演算回路
６２、７２ 中心値計算回路
６３、６４、７３、７４ 加算器
６５、７５ 第二の位相誤差演算回路
６６、７６ エッジ検出回路
６７、７７ 出力制御回路
６８ オフセット検出回路
６９ ゲイン調整回路
８２ 立上がりエッジ検出ロジック回路
８３ 立下りエッジ検出ロジック回路
９１ 減算器
９２ 除算器
９３ エッジ選択回路
９４ 加算器
９５、９６、９７、１００ フリップフロップ
９８ アンド回路
９９ オア回路
１０１ 減算器
１１１、１１２、１１３ 定数乗算器
１１４ セレクタ
１３１ 選択回路
１３２ ゲート回路
２００ 制御ユニット
２１０ インタフェース回路
９３１、９３２、９３３、９３５ フリップフロップ
９３４ エッジ選択ロジック回路
Claims (4)
- 記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なうデータ再生装置におけるクロック調整装置において、
複数のサンプリング値の変化の状態に基づいてクロックの位相誤差量を検出する第一の位相誤差検出手段と、
基準レベルを基準にした再生信号の第一のエッジにて得られたサンプリング値の状態に基づいてクロックの位相誤差量を検出する第二の位相誤差検出手段と、
再生信号のオフセット量を検出するオフセット検出手段と、
該オフセット検出手段にて検出されたオフセット量に基づいて上記第二の位相誤差検出手段にて用いられる基準レベルを調整する基準レベル調整手段と、
上記第一又は第二の位相誤差検出手段にて検出された位相誤差量に基づいてクロックの位相調整を行なう位相調整手段と、
上記第一又は第二の位相誤差検出手段にて検出された位相誤差量に基づいてクロックの位相調整がなされた後に、上記位相誤差検出手段にて得られた位相誤差量に基づいてクロックの位相調整がなされるように、上記位相調整手段を制御する位相誤差切換え制御手段とを有し、
上記オフセット検出手段は、
再生信号の上記第一のエッジと反対側のエッジとなる第二のエッジにて得られたサンプリング値から上記第二のエッジにて得られたサンプリング値の移動平均値を減じて差分値を演算し、前記差分値を予め設定された平均個数にて除して分割差分値を求め、上記第二のエッジが検出されたときに前記分割差分値と前記サンプリング値の移動平均値とを加算し、その加算値を新たな移動平均値として保持する手段と、
位相調整に使用される位相誤差量を上記第一の位相誤差検出手段にて検出された位相誤差量から上記第二の位相誤差検出手段にて検出された位相誤差量に切り換える時に前記移動平均値を監視エッジサンプリング値として保持する手段と、
前記移動平均値から前記監視エッジサンプリング値を減じた差分値をオフセット量として演算する手段とを有するクロック調整装置。 - 請求項１記載のクロック調整装置において、
上記第一のエッジは、再生信号の立上がりエッジであり、
上記第二のエッジは、再生信号の立下りエッジであるクロック調整装置。 - 記録媒体からの再生信号を所定のクロックに同期してサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なうデータ再生装置において前記再生信号からオフセットをキャンセルする為に、上記再生信号のオフセット量を検出するオフセット検出装置において、
再生信号の立ち上がりエッジ又は立ち下がりエッジの何れかである第一のエッジに位相調整されるクロックに同期して当該再生信号がサンプリングされる際に、該再生信号の上記第一のエッジと反対側のエッジとなる立ち上がりエッジ又は立ち下がりエッジの何れかである第二のエッジにて得られたサンプリング値から上記第二のエッジにて得られたサンプリング値の移動平均値を減じて差分値を演算し、前記差分値を予め設定された平均個数にて除して分割差分値を求め、上記第二のエッジが検出されたときに前記分割差分値と前記サンプリング値の移動平均値とを加算し、その加算値を新たな移動平均値として保持する手段と、
位相調整に使用される位相誤差量を上記第一の位相誤差検出手段にて検出された位相誤差量から上記第二の位相誤差検出手段にて検出された位相誤差量に切り換える時に前記移動平均値を監視エッジサンプリング値として保持する手段と、
前記移動平均値から前記監視エッジサンプリング値を減じた差分値をオフセット量として演算する手段と
を有するオフセット検出装置。 - 記録媒体からの再生信号の立ち上がりエッジ又は立ち下がりエッジの何れかである第一のエッジに位相調整されるクロックに同期して当該再生信号をサンプリングし、そのサンプリング値を用いてパーシャルレスポンスの記録規則に対応した最尤復号アルゴリズムに従ってデータの復元を行なう第一の処理部と、上記再生信号の上記第一のエッジと反対側のエッジとなる立ち上がりエッジ又は立ち下がりエッジの何れかである第二のエッジに位相調整されるクロックに同期して当該再生信号をサンプリングし、そのサンプリング値を用いて上記最尤アルゴリズムに従ってデータの復元を行なう第二の処理部とを有するデータ再生装置において、
上記第一の処理部は、
再生信号の上記第二のエッジにて得られたサンプリング値から上記第二のエッジにて得られたサンプリング値の移動平均値を減じて差分値を演算し、前記差分値を予め設定された平均個数にて除して分割差分値を求め、上記第二のエッジが検出されたときに前記分割差分値と前記サンプリング値の移動平均値とを加算し、その加算値を新たな移動平均値として保持する手段と、
位相調整に使用される位相誤差量を上記第一の位相誤差検出手段にて検出された位相誤差量から上記第二の位相誤差検出手段にて検出された位相誤差量に切り換える時に前記移動平均値を監視エッジサンプリング値として保持する手段と、
前記移動平均値から前記監視エッジサンプリング値を減じた差分値をオフセット量として演算する手段と、
前記演算されたオフセット量を上記第一及び第二の処理部に供給する手段とを有し、
上記第一の処理部及び第二の処理部が、上記再生信号及び上記オフセット量に基づいて前記再生信号からオフセットをキャンセルし、データの復元を行なうようにしたデータ再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165589A JP4100878B2 (ja) | 2001-05-31 | 2001-05-31 | データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 |
| US09/991,780 US6831884B2 (en) | 2001-05-31 | 2001-11-26 | Clock adjusting device for use with data reproducing apparatus, offset detecting device, and data reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165589A JP4100878B2 (ja) | 2001-05-31 | 2001-05-31 | データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002358734A JP2002358734A (ja) | 2002-12-13 |
| JP4100878B2 true JP4100878B2 (ja) | 2008-06-11 |
Family
ID=19008238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001165589A Expired - Fee Related JP4100878B2 (ja) | 2001-05-31 | 2001-05-31 | データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6831884B2 (ja) |
| JP (1) | JP4100878B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3580292B2 (ja) * | 2002-03-20 | 2004-10-20 | 船井電機株式会社 | ディスク再生装置 |
| US7292629B2 (en) * | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
| WO2004008490A2 (en) * | 2002-07-12 | 2004-01-22 | Rambus Inc. | A selectable-tap equalizer, auto-configured equalizer, receiving circuit having an equalizer calibration function, and system having grouped reflection characteristics |
| US8861667B1 (en) * | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
| JP3889027B2 (ja) * | 2003-09-09 | 2007-03-07 | 松下電器産業株式会社 | 位相誤差検出回路及び同期クロック抽出回路 |
| JP4045269B2 (ja) * | 2004-10-20 | 2008-02-13 | 株式会社日立製作所 | 記録方法及び光ディスク装置 |
| JP2006252681A (ja) * | 2005-03-11 | 2006-09-21 | Hitachi Ltd | 光ディスク装置及びｐｌｌ回路 |
| JP2006344294A (ja) * | 2005-06-09 | 2006-12-21 | Hitachi Ltd | 情報再生装置及び再生信号処理回路 |
| US7852728B2 (en) * | 2005-07-20 | 2010-12-14 | Panasonic Corporation | Digital signal reproducing apparatus |
| US20070097825A1 (en) * | 2005-10-31 | 2007-05-03 | Plasmon Lms, Inc. | Waveform reconstructor for optical disk read channel |
| JP4658097B2 (ja) * | 2006-07-27 | 2011-03-23 | パナソニック株式会社 | パルス同期復調装置 |
| US7679852B2 (en) * | 2007-06-28 | 2010-03-16 | Seagate Technology Llc | Adjustment of read/write clock edge timing |
| JP4944943B2 (ja) * | 2007-09-03 | 2012-06-06 | パナソニック株式会社 | 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置 |
| WO2009069246A1 (ja) * | 2007-11-26 | 2009-06-04 | Panasonic Corporation | 位相比較器、ｐｌｌ回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置 |
| US7680154B2 (en) * | 2007-12-31 | 2010-03-16 | Intel Corporation | Methods and apparatus for synchronizing networked audio devices |
| US9312838B2 (en) * | 2013-12-16 | 2016-04-12 | Alcatel Lucent | Apparatus and method for transferring multiple asynchronous clock signals over a single conductor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4872155A (en) * | 1987-03-13 | 1989-10-03 | Pioneer Electronic Corporation | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock |
| US4945538A (en) * | 1988-11-14 | 1990-07-31 | International Business Machines Corporation | Method and apparatus for processing sample values in a coded signal processing channel |
| JPH0845188A (ja) * | 1994-07-29 | 1996-02-16 | Sony Corp | 記録媒体並びにその記録装置および再生装置 |
| US5638065A (en) * | 1995-06-13 | 1997-06-10 | International Business Machines Corporation | Maximum-likelihood symbol detection for RLL-coded data |
| JP3015832B2 (ja) * | 1995-06-27 | 2000-03-06 | 富士通株式会社 | データ再生装置 |
| JPH09247136A (ja) | 1996-03-05 | 1997-09-19 | Sony Corp | 位相誤差検出回路及びデジタルｐｌｌ回路 |
| JP2002015528A (ja) * | 2000-06-29 | 2002-01-18 | Fujitsu Ltd | データ再生装置 |
-
2001
- 2001-05-31 JP JP2001165589A patent/JP4100878B2/ja not_active Expired - Fee Related
- 2001-11-26 US US09/991,780 patent/US6831884B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002358734A (ja) | 2002-12-13 |
| US6831884B2 (en) | 2004-12-14 |
| US20020181360A1 (en) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7616395B2 (en) | Information reproduction apparatus | |
| JP4100878B2 (ja) | データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 | |
| US6671244B2 (en) | Information detecting circuit including adaptive equalizer and reproducing apparatus | |
| US5677802A (en) | Phase locked loop circuit with adjustable offset characteristic, method for adjustment and apparatus | |
| JP4109003B2 (ja) | 情報記録再生装置、信号復号回路及び方法 | |
| US6603722B1 (en) | System for reproducing data with increased accuracy by reducing difference between sampled and expected values | |
| WO2001054125A1 (fr) | Appareil d'enregistrement/reproduction numeriques de donnees | |
| JP2000251417A (ja) | 位相誤差を予測する方法および位相検出器に関連した装置 | |
| JP3129156B2 (ja) | 位相検出方法およびその実施装置 | |
| JP3597433B2 (ja) | データ再生システムにおけるクロック調整装置及び光ディスク装置 | |
| JP2853671B2 (ja) | 情報検出装置 | |
| JP2002190165A (ja) | デジタルデータ再生装置及びデジタルデータ再生方法 | |
| JP4100899B2 (ja) | 期待値生成ユニット及びデータ再生装置 | |
| JPH097304A (ja) | ディジタル信号再生装置 | |
| JP3883090B2 (ja) | データ再生システムにおけるクロック調整装置 | |
| US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
| JP2830776B2 (ja) | 高密度記録向けクロック抽出方式 | |
| JP3340069B2 (ja) | データ再生システム | |
| US20020181375A1 (en) | Phase detection using sampled data | |
| JP4645331B2 (ja) | 信号処理装置、信号処理方法 | |
| JP3235725B2 (ja) | 電圧制御発振回路と位相同期回路及び光ディスク装置 | |
| JP2800758B2 (ja) | クロック抽出回路 | |
| JP3140298B2 (ja) | チャージポンプ型ｄ／ａコンバータ | |
| JPH09331256A (ja) | 半導体集積回路装置及び信号処理方法 | |
| JPH09106626A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |