JP2002358734A - データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 - Google Patents

データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置

Info

Publication number
JP2002358734A
JP2002358734A JP2001165589A JP2001165589A JP2002358734A JP 2002358734 A JP2002358734 A JP 2002358734A JP 2001165589 A JP2001165589 A JP 2001165589A JP 2001165589 A JP2001165589 A JP 2001165589A JP 2002358734 A JP2002358734 A JP 2002358734A
Authority
JP
Japan
Prior art keywords
edge
sampling value
offset
phase error
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001165589A
Other languages
English (en)
Other versions
JP4100878B2 (ja
Inventor
Kenichi Hamada
研一 濱田
Satoshi Furuta
聡 古田
Shigetomo Yanagi
茂知 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Peripherals Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Peripherals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Peripherals Ltd filed Critical Fujitsu Ltd
Priority to JP2001165589A priority Critical patent/JP4100878B2/ja
Priority to US09/991,780 priority patent/US6831884B2/en
Publication of JP2002358734A publication Critical patent/JP2002358734A/ja
Application granted granted Critical
Publication of JP4100878B2 publication Critical patent/JP4100878B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing
    • G11B7/0053—Reproducing non-user data, e.g. wobbled address, prepits, BCA
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
    • G11B11/10—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field
    • G11B11/105—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing
    • G11B11/10502—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing characterised by the transducing operation to be executed
    • G11B11/10515—Reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】本発明の課題は、安定した位相調整を行なうこ
とのできるクロック調整装置を提供することである。 【解決手段】基準レベルを基準にした再生信号の立上が
りエッジでのサンプリング値の状態に基づいてクロック
の位相誤差量を検出する位相誤差検出手段と、オフセッ
ト量に基づいて上記位相誤差量検出手段にて用いられる
基準レベルを調整する基準レベル調整手段と、その位相
誤差量に基づいてクロックの位相調整を行位相調整手段
とを有し、上記オフセットの検出手段は、再生信号の立
下りエッジでのサンプリング値に基づいて監視エッジサ
ンプリング値を生成する監視サンプリング値生成手段
と、所定タイミングにて得られる監視エッジサンプリン
グ値を基準とした順次生成される監視エッジサンプリン
グ値の変化量をオフセット量として演算するオフセット
演算手段とを有するクロック調整装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光ディスク装置、
磁気ディスク装置等のデータ再生装置におけるクロック
調整装置に係り、詳しくは、記録媒体からの再生信号を
所定のクロックに同期してサンプリングし、そのサンプ
リング値に基づいて記録データを復元するようにしたデ
ータ再生装置に用いられる上記クロックの位相を調整す
るためのクロック調整装置に関する。
【０００２】また、本発明は、そのようなクロック調整
装置に用いることのできるオフセット検出装置に関す
る。
【０００３】更に、本発明は、そのようなオフセット検
出装置が適用されるデータ再生装置に関する。
【０００４】
【従来の技術】近年、記録媒体、例えば、光磁気ディス
クは記録情報の高密度化が進み、その光磁気ディスクの
再生系におけるデータの転送レートの向上も図られてい
る。このように情報の高密度記録された光磁気ディスク
から高速、かつ高精度に情報再生を行なう方法として、
ＰＲＭＬの記録再生方法が提案されている。
【０００５】このＰＲＭＬの記録再生方法では、記録す
べきデータをパーシャルレスポンス（ＰＲ）波形の信号
にて光磁気ディスクに書込み、その光磁気ディスクから
の再生信号を所定のクロックに同期してサンプリング
し、そのサンプリング値から最尤（ＭＬ）復号アルゴリ
ズム（例えば、ビタビ復号アルゴリズム）に従って最も
確からしいデータの復元を行なう。
【０００６】上記ＰＲＭＬの記録再生方法を前提とした
データ再生装置（例えば、光ディスク装置）では、記録
媒体、例えば、光磁気ディスクからの再生信号をクロッ
クに同期してサンプリングし、そのサンプリング値がパ
ーシャルレスポンス波形を特徴付ける値（例えば、ＰＲ
（1,1）波形の場合、ピーク値（２）、中心値（１）、
ボトム値（０））となるようにそのクロックの位相を調
整する必要がある。
【０００７】従来から知られるクロック調整装置は、例
えば、再生信号を所定のスライスレベルで二値化し、Ｐ
ＬＬ回路によりその二値化信号の立上がりエッジ（Lead
ingedge）または立下りエッジ（trailing edge）に同期
するようにクロックの位相調整を行なう。このような位
相調整装置によれば、再生信号の立上がりエッジまたは
立下りエッジに同期するようにクロックの位相調整がな
される。
【０００８】
【発明が解決しようとする課題】上記のようなクロック
信号の位相調整は、再生信号とクロックとの関係（例え
ば、再生信号の立上がりエッジの位相とクロックの位相
との関係）に基づいてクロックの位相誤差量を求め、そ
の位相誤差量がなくなるようにクロックの位相を調整す
る。従って、再生信号に局部的な歪み、あるいは、全体
的なレベル変動（エンベロープ変動）があると、安定し
た位相調整を行なうことができない。
【０００９】そこで、本発明の第一の課題は、安定した
位相調整を行なうことのできるクロック調整装置を提供
することである。
【００１０】また、本発明の第二の課題は、そのような
クロック調整装置に用いることのできるオフセット検出
装置を提供することである。
【００１１】また、本発明の第三の課題は、そのオフセ
ット検出装置が適用されるデータ再送装置を提供するこ
とである。
【００１２】
【課題を解決するための手段】上記第一の課題を解決す
るため、本発明は、請求項１に記載されるように、記録
媒体からの再生信号を所定のクロックに同期してサンプ
リングし、そのサンプリング値を用いてパーシャルレス
ポンスの記録規則に対応した最尤復号アルゴリズムに従
ってデータの復元を行なうデータ再生装置におけるクロ
ック調整装置において、基準レベルを基準にした再生信
号の第一のエッジでのサンプリング値の状態に基づいて
クロックの位相誤差量を検出する位相誤差検出手段と、
再生信号のオフセット量を検出するオフセット検出手段
と、該オフセット検出手段にて検出されたオフセット量
に基づいて上記位相誤差量検出手段にて用いられる基準
レベルを調整する基準レベル調整手段と、上記位相誤差
検出手段にて検出された位相誤差量に基づいてクロック
の位相調整を行なう位相調整手段とを有し、上記オフセ
ット検出手段は、再生信号の上記第一のエッジと反対側
のエッジとなる第二のエッジでのサンプリング値に基づ
いて監視エッジサンプリング値を生成する監視サンプリ
ング値生成手段と、所定タイミングにて得られる監視エ
ッジサンプリング値を基準とした上記監視サンプリング
値生成手段にて生成される監視エッジサンプリング値の
変化量をオフセット量として演算するオフセット演算手
段とを有するように構成される。
【００１３】このようなクロック調整装置では、再生信
号の全体的なレベルが変動しても、そのオフセット量に
基づいて位相誤差検出手段での基準レベルが調整される
ので、より適正な位相誤差量を得ることができるように
なる。
【００１４】また、サンプリング値に基づいて生成され
る監視エッジサンプリング値の変化に基づいてオフセッ
ト量が演算されるので、デジタル的な処理にてそのオフ
セット量を得ることが可能となる。
【００１５】上記監視エッジサンプリング値は、サンプ
リング値そのものであっても、複数のサンプリング値の
大まかなレベルを表すものであってもよい。サンプリン
グ値の急激な変動によってオフセット値が影響を受けな
いという観点からは、この監視エッジサンプリング値
は、複数のサンプリング値を平均化した値などそれらの
サンプリング値の大まかなレベル表すものであることが
好ましい。
【００１６】請求項２に記載されるように、上記第一の
エッジは、再生信号の立上がりエッジであり、上記第二
のエッジは、再生信号の立下りエッジであるように構成
することができる。
【００１７】クロックの位相が大きくはずれている位相
調整の初期段階から安定した位相調整ができるとう観点
から、本発明は、請求項３に記載されるように、上記各
クロック調整装置において、複数のサンプリング値の変
化の状態に基づいて位相誤差量を検出する手段と、該手
段にて検出された位相誤差量に基づいてクロックの位相
調整がなされた後に、上記位相誤差検出手段にて得られ
た位相誤差量に基づいてクロックの位相調整がなされる
ように、上記位相調整手段を制御する位相誤差切換え制
御手段を有するように構成できる。
【００１８】本発明の第二の課題を解決するため、本発
明は、請求項４に記載されるように、記録媒体からの再
生信号を所定のクロックに同期してサンプリングし、そ
のサンプリング値を用いてパーシャルレスポンスの記録
規則に対応した最尤復号アルゴリズムに従ってデータの
復元を行なうデータ再生装置において上記再生信号のオ
フセットを検出するオフセット検出装置において、再生
信号の第一のエッジに位相調整されるクロックに同期し
て当該再生信号がサンプリングされる際に、該再生信号
の上記第一のエッジと反対側のエッジとなる第二のエッ
ジでのサンプリング値に基づいて監視エッジサンプリン
グ値を生成する監視サンプリング値生成手段と、所定タ
イミングにて得られる監視エッジサンプリング値を基準
とした上記サンプリング値生成手段にて生成される監視
エッジサンプリング値の変化量を再生信号のオフセット
量として演算するオフセット演算手段とを有するように
構成される。
【００１９】また、本発明の第三の課題を解決するた
め、本発明は、請求項５に記載されるように、記録媒体
からの再生信号の第一のエッジに位相調整されるクロッ
クに同期して当該再生信号をサンプリングし、そのサン
プリング値を用いてパーシャルレスポンスの記録規則に
対応した最尤復号アルゴリズムに従ってデータの復元を
行なう第一の処理部と、上記再生信号の上記第一のエッ
ジと反対側のエッジとなる第二のエッジに位相調整され
るクロックに同期して当該再生信号をサンプリングし、
そのサンプリング値を用いて上記最尤アルゴリズムに従
ってデータの復元を行なう第二の処理部とを有するデー
タ再生装置において、上記第一の処理部は、再生信号の
上記第二のエッジでのサンプリング値に基づいて監視エ
ッジサンプリング値を生成する監視サンプリング値生成
手段と、所定タイミングにて得られる監視エッジサンプ
リング値を基準とした上記サンプリング値生成手段にて
生成される監視エッジサンプリング値の変化量をオフセ
ット量として演算するオフセット演算手段と、該オフセ
ット演算手段にて得られたオフセット量を上記第二の処
理部に供給する手段とを有し、上記第一の処理部及び第
二の処理部が、上記再生信号及び上記オフセット量とに
基づいてデータの復元を行なうように構成される。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【００２１】本発明の実施の一形態に係るクロック調整
装置が適用されるデータ記録再生装置は、例えば、図１
に示すように構成される。この例は、記録媒体として光
磁気ディスクを使用する光ディスク装置である。
【００２２】図１において、この光ディスク装置は、記
録媒体となる光磁気ディスク１０、この光磁気ディスク
１０を回転させるモータ１１、このモータ１１の駆動制
御を行うサーボ回路１２を有している。また、この光デ
ィスク装置は、光学ヘッド１３、ヘッドアンプ１４、書
込み系２０、再生系３０、制御ユニット２００及びイン
タフェース回路２１０を有している。
【００２３】制御ユニット２００は、サーボ回路１２、
書込み系２０及び再生系３０を制御する。具体的には、
制御ユニット２００は、光磁気ディスク１０が一定速度
で回転するように駆動制御信号をサーボ回路１２に供給
し、その駆動制御信号に基づいてサーボ回路１２がモー
タ１１を駆動させる。また、制御ユニット２００は、外
部ユニット（ＰＣなど）からインタフェース回路２１０
を介して入力されるデータを書込み系２０に供給し、書
込み系２０がそのデータに基づいて光学ヘッド１３を制
御することにより光磁気ディスク１０にデータの記録が
なされる。
【００２４】更に、再生系３０は、制御ユニット２００
による制御のもと、光学ヘッド１３にて光磁気ディスク
１０から読取られる信号をヘッドアンプ１４を介して再
生信号として入力し、その再生信号から記録データの復
元を行なう。再生系３０にて得られたデータは、制御に
ニット２００に供給され、その制御ユニット２００から
更にインタフェース回路２１０を介して外部ユニットに
供給される。
【００２５】上記再生系３０は、立上がり処理部４０と
立下り処理部５０を有する。立上がり処理部４０は、再
生信号の立上がりエッジに同期したクロックに同期して
再生信号のサンプリングを行ない、そのサンプリング値
に基づいて記録データの復元を行なう。立下り処理部５
０は、再生信号の立下りエッジに同期したクロックに同
期して再生信号のサンプリングを行ない、そのサンプリ
ング値に基づいて記録データの復元を行なう。
【００２６】上記立上がり処理部４０は、アナログ・デ
ジタル変換回路（以下、ＡＤＣという）４１、等化器
（以下、ＥＱという）４２、ビタビ復号器４３、位相誤
差検出部４４、デジタル・アナログ変換回路（以下、Ｄ
ＡＣという）４５及び位相調整発振ユニット４６を有す
る。また、立下り処理部５０も、上記立上がり処理部４
０と同様に、ＡＤＣ５１、ＥＱ５２、ビタビ復号器５
３、位相誤差検出部５４、ＤＡＣ５５及び位相調整発振
ユニット５６を有する。
【００２７】ＡＤＣ４１、５１は、位相調整発振ユニッ
ト４６、５６からのクロックに同期して変換動作を行
い、その変換動作により得られた値をサンプリング値と
して出力する。等化器４２、５２は、ＡＤＣ４１、５１
からのサンプリング値に対してデジタル等化処理を施
す。ビタビ復号器４３、５３は、等化器４２、５２を介
して供給されるサンプリング値をビタビ復号アルゴリズ
ムに従って処理し、記録データとして最も確からしいデ
ータの復元を行なう。
【００２８】位相誤差検出部４４は、ＡＤＣ４１及びＥ
Ｑ４２のそれぞれからのサンプリング値を順次入力し、
そのいずれかのサンプリング値を用いて後述するように
再生信号の立上がりエッジを基準とした位相誤差量を検
出する。また、位相誤差検出部５５は、ＡＤＣ５１及び
ＥＱ５２のそれぞれからのサンプリング値を順次入力
し、そのいずれかのサンプリング値を用いて再生信号の
立下りエッジを基準とした位相誤差量を検出する。位相
誤差量検出部４４、５４にて検出されたクロックの位相
誤差量は、ＤＡＣ４５、５５によって電圧レベル（アナ
ログ値）に変換される。位相調整発振ユニット４６、５
６は、ループフィルタ（ＬＦ）及び電圧制御発信器（Ｖ
ＣＯ）を有し、ＤＡＣ４５、５５からの位相誤差量に対
応した電圧レベルによりその位相誤差量を低減するよう
に所定の発振クロックの位相調整を行なう。位相調整発
振ユニット４６にて再生信号の立上がりエッジに同期す
るように位相調整されたクロックが上述したように再生
信号のサンプリングを行なうＡＤＣ４１に供給される。
また、位相調整発振ユニット５６にて再生信号の立下り
エッジに同期するように位相調整されたクロックがその
再生信号のサンプリングを行なうＡＤＣ５１に供給され
る。
【００２９】上記立上がり処理部４０の位相誤差検出部
４４は、後述するように、再生信号のオフセット量を検
出している。このオフセット量は、当該位相誤差検出部
４４における処理に用いられると共に、位相誤差検出部
４４から立下り処理部５０の位相誤差検出部５４に供給
される。立下り処理部５０の位相誤差検出部５４は、そ
の供給されるオフセット量を用いて処理を行なう。
【００３０】上記オフセット量は、再生信号の全体的な
レベルの変動（エンベロープ変動）を表し、各位相誤差
検出部４４、５４は、そのオフセット量を用いて処理を
行なうことにより、再生信号の全体的なレベル変動が生
じても、安定的な位相誤差検出が行なえるようになって
いる。
【００３１】上記立上がり処理部４０及び立下り処理部
５０の各位相誤差検出部４４及び５４は、例えば、図２
に示すように構成される。
【００３２】図２において、立上がり処理部４０の位相
誤差検出部４４は、第一の位相誤差演算回路６１、中心
値計算回路６２、加算器６３、６４、第二の位相誤差演
算回路６５、エッジ検出回路６６、出力制御回路６７、
オフセット検出回路６８及びゲイン調整回路６９を有し
ている。
【００３３】第一の位相誤差演算回路６１は、ＡＤＣ４
１から供給される連続する複数（例えば、３つ）のサン
プリング値の変化の状態に基いて再生信号のサンプリン
グタイミングを決めるクロックの位相誤差量を演算す
る。例えば、再生信号がＰＲ（1,1）波形の２Ｔパター
ン（ピーク値（２）、中心値（１）、ボトム値（０）の
繰り返し）となる場合、図３に示すように、連続する３
つのサンプリング値の前２つＹt-2とＹt-1との差（Ｙt-
1−Ｙt-2）と、後２つＹt-1とＹtとの差（Ｙt−Ｙt-1）
とに基づいて位相誤差量を 位相誤差量＝（Ｙt-1−Ｙt-2）×Ｈ1−（Ｙt−Ｙt-1）
×Ｈ2 Ｈ1＝＋１（Ｙt−Ｙt-1＞０の場合） ＝０（Ｙt−Ｙt-1＝０の場合） ＝−１（Ｙt−Ｙt-1＜０の場合） Ｈ2＝＋１（Ｙt-1−Ｙt-2＞０の場合） ＝０（Ｙt-1−Ｙt-2＝０の場合） ＝−１（Ｙt-1−Ｙt-2＜０の場合） に従って演算する。例えば、クロックが本来サンプリン
グされるべき位相（T、T-1、T-2）となる場合（位相ロ
ックの状態）、サンプリング値は図３の○印となり、 （ＹT-1−ＹT-2）＝（ＹT−ＹT-1） であって、位相誤差量はゼロとなる。一方、図３に示す
▲印のようにサンプリング値が得られた場合、 Ｙt-1−Ｙt-2＞０ … Ｈ2＝＋１ Ｙt−Ｙt-1＞０ … Ｈ1＝＋１ ｜Ｙt-1−Ｙt-2｜＜｜Ｙt−Ｙt-1｜ であって、位相誤差量は、 （Ｙt-1−Ｙt-2）−（Ｙt−Ｙt-1） となる。この位相誤差量は負の値となり、クロックは、
その位相誤差量の絶対値分だけ進んでいることになる。
【００３４】中心値計算回路６２は、第二の位相誤差演
算回路６５にて使用する再生信号の固定中心値を計算す
る。この固定中心値は、例えば、所定期間に入力される
サンプリング値を平均化することにより得られる。再生
信号の波形の特徴に基づいて定められる中心値を固定中
心値として用いることもできる。
【００３５】第二の位相誤差演算回路６５は、例えば、
図４に示すように、再生信号の中心値とサンプリング値
との差を、そのサンプリング値を得たタイミング（位
相）と本来再生信号のエッジをサンプリングするタイミ
ング（位相）との間の位相誤差量として演算する。即
ち、図４に示すように、ＰＲ（1,1）波形の再生信号で
は、理想的には、その立上がりまたは立下りエッジにお
いて、その再生信号の中心値がサンプリング値として得
られる。従って、その中心値と実際に得られたサンプリ
ング値との差が、そのサンプリング値を得た位相（タイ
ミング）とその再生信号の立上がりエッジまたは立下り
エッジを本来サンプリングすべき位相（タイミング）と
の間の位相誤差量となる。
【００３６】特に、図４に示すように、再生信号の立上
がりエッジにて得られたサンプリング値（○印参照）と
中心値との差は、再生信号の立上がりエッジでのクロッ
クの位相誤差量となる。また、再生信号の立下りエッジ
にて得られたサンプリング値（▲印参照）と中心値との
差は、再生信号の立下りエッジでのクロックの位相誤差
量となる。
【００３７】上述した第一の位相誤差量演算回路６１の
ように複数のサンプリング値の変化の状態からクロック
の位相誤差量を演算する場合、再生信号の波形が対称的
で安定している場合には、精度の良い位相誤差量が得ら
れる。しかし、ＭＳＲ媒体（超解像度の光磁気ディス
ク）からの再生信号のようにその立下り波形が歪むな
ど、再生信号波形が歪んでその非対称性が顕著になる
と、上述したように再生信号のサンプリング値の変化の
状態に基いて演算される位相誤差の精度が低下する。
【００３８】上記第二の位相誤差演算回路６５のよう
に、再生信号の中心値を基準にして、サンプリング値と
その中心値との差を位相誤差量として求めるようにする
と、上記第一の位相誤差演算回路６１のように複数のサ
ンプリング値の変化の状態に基いて位相誤差量を演算す
る場合に比べて、再生信号波形の局部的な歪みの影響を
受け難い。
【００３９】しかし、再生信号の全体的なレベルが変動
（エンベロープ変動）する場合には、再生信号の固定的
な中心値を基準にして位相誤差量を演算するようにする
と、その位相誤差量の精度が低下する。例えば、図５に
示すように、再生信号の全体的なレベルがしだいに上昇
する場合、その中心値が上昇しているにもかかわらず、
固定的な中心値を基準にして演算される位相誤差量に基
づいて位相調整を行なうと、●印のように、その固定的
な中心値がサンプリングされるようにクロックの位相調
整がされてしまう。すると、本来再生信号（入力波形）
から得られるべきサンプリング値（△印）と、上記のよ
うなクロックに同期して得られるサンプリング値（●
印）との差が大きくなり、再生信号に対するクロックの
正確な位相調整（位相の引き込み）ができない。
【００４０】そこで、上記第二の位相誤差演算回路６５
は、オフセット検出回路６８にて演算される再生信号の
オフセット量を上記固定的に定めた中心値に加算して得
られる新たな中心値に基づいて位相誤差量を演算するよ
うにしている。
【００４１】即ち、オフセット検出回路６８にて演算さ
れたオフセット量がゲイン調整回路６９にて調整され、
そのゲイン調整されたオフセット量が制御ユニット２０
０から供給される補正量（ゼロであってもよい）と加算
器６４にて加算される。その加算器６４から出力される
補正済みのオフセット量が中心値計算回路６２からの固
定中心値と加算器６３にて加算される。そして、加算器
６３からからの出力値が新たな中心値として第二の位相
誤差演算回路６５に供給される。
【００４２】エッジ検出回路６６は、ＡＤＣ４１からの
サンプリング値に基づいて再生信号の立上がりエッジと
立下りエッジを検出する。エッジ検出回路６６からの立
ち上がりエッジの検出信号は出力制御回路６７にイネー
ブル信号として供給される。この出力制御回路６７は、
このイネーブル信号が有効になる毎（再生信号の立上が
りエッジが検出される毎）に、制御ユニット２００から
の位相誤差切換え信号の状態に基づいて、第一の位相誤
差演算回路６１からの位相誤差量及び第二の位相誤差量
演算回路６５からの位相誤差量のいずれかを選択して出
力する。従って、出力制御回路６７は、再生信号の立上
がりエッジが検出される毎に、位相誤差量（Ｌ系位相誤
差量）を出力する。
【００４３】このように再生信号の立上がりエッジが検
出される毎に上記出力制御回路６７から出力される位相
誤差量に基づいてクロックの位相調整が行なわれる（図
１に示すＤＡＣ４５及び位相調整発振ユニット４６によ
り）ことにより、再生信号の立上がりエッジに同期した
クロックが上述したようにＡＤＣ４１に供給される。
【００４４】上記エッジ検出回路６６、オフセット検出
回路６８、ゲイン調整回路６９及び出力制御回路６７の
具体的な構成について説明する。
【００４５】まず、エッジ検出回路６６は、例えば、図
７に示すように構成される。
【００４６】図７において、このエッジ検出回路６６
は、直列接続されたフリップフロップ８１（１）、８１
（２）、８１（３）、立上がりエッジ検出ロジック回路
８２及び立下りエッジ検出ロジック回路８３を有する。
各フリップフロップ８１（１）、８１（２）、８１
（３）は、直列に接続され、ＡＤＣ４１からのサンプリ
ング値が順次シフトされるようになっている。そして、
各フリップフロップ８１（１）、８１（２）、８１
（３）にセットされたサンプリング値Ｙt、Ｙt1、Ｙt2
が上記立上がりエッジ検出ロジック回路８２及び立下り
エッジ検出ロジック回路８３に供給される。
【００４７】立上がりエッジ検出ロジック回路８２は、
各フリップフロップ８１（１）、８１（２）、８１
（３）にセットされた連続する３つのサンプリング値Ｙ
t、Ｙt1、Ｙt2に基づいて次のような条件に従って再生
信号の立上がりエッジを検出する。
【００４８】 （１）Ｙt＞Ｙt1 （２）Ｙt1＞Ｙt2 （３）Ｙt＞中心値 （４）Ｙt2＜中心値 上記の条件（１）〜（４）が満足されるとき、立上がり
エッジ検出ロジック回路８２は、立上がりエッジ（Ｌ）
の検出信号を出力する。
【００４９】即ち、３つのサンプリング値Ｙt2、Ｙt1、
Ｙtが、中心値より小さい値から中心値より大きい値ま
で順次単調に増加するときに、再生信号の立上がりエッ
ジが検出される。
【００５０】なお、上記中心値は、第二の位相誤差量演
算回路６５に供給されるものと同じようにオフセット量
が加味された値であっても、中心値計算回路６２にて演
算された固定中心値であってもよい。
【００５１】また、立下りエッジ検出ロジック検出ロジ
ック回路８３は、上記連続する３つのサンプリング値Ｙ
t、Ｙt1、Ｙt2に基づいて次のような条件に基づいて再
生信号のエッジを検出する。
【００５２】 （５）Ｙt＜Ｙt1 （６）Ｙt1＜Ｙt2 （７）Ｙt＜中心値 （８）Ｙt2＞中心値 上記の条件（５）〜（８）が満足されるとき、立下りエ
ッジ検出ロジック回路８３は、立下りエッジ（Ｔ）の検
出信号を出力する。
【００５３】即ち、３つのサンプリング値Ｙt2、Ｙt1、
Ｙtが、中心値より大きい値から中心値より小さい値ま
で順次単調に減少するときに、再生信号の立下りエッジ
が検出される。
【００５４】このエッジ検出回路６６は、例えば、図８
に示すタイミングチャートのように動作する。図８にお
いて、ＡＤＣ４１が７ビット出力（０〜７ｆ（１６進表
表記）までの値を取り得る）の場合に、中心値を「４０
hex（１６進表記）」としている。
【００５５】サンプリング値の表記形式は、以下同様と
する。
【００５６】図８に示すように、タイミングｔにてサン
プリング値Ｙtが得られると、そのサンプリング値Ｙtと
それより前のタイミングｔ−１、ｔ−２にて既に得られ
ているサンプリング値Ｙt1、Ｙt2とにより、上記条件
（１）、（２）、（３）、（４）が満足されていれば、
そのタイミングｔにて立上がりエッジ（Ｌ）の検出信号
が出力される。また、そのタイミングｔにおいて上記条
件（５）、（６）、（７）、（８）が満足されていれ
ば、そのタイミングｔにて立下りエッジ（Ｔ）の検出信
号が出力される。上記各検出信号は、上記対応する条件
が満足されている期間有効な状態を保持する。
【００５７】上記のようにエッジ検出回路６６から出力
される立上がりエッジの検出信号は、前述したように出
力制御回路６７にイネーブル信号として供給され、その
立上がりエッジの反対側のエッジ（以下、反対エッジと
いう）である立下りエッジの検出信号は、オフセット検
出回路６８に供給される。
【００５８】次に、オフセット検出回路６８は、この立
下りエッジ（Ｔ）の検出信号が供給される毎に、ＡＤＣ
４１から供給されるサンプリング値に基づいてオフセッ
ト量を演算する。即ち、オフセット検出回路６８は、再
生信号の立下りエッジにて得られるサンプリング値に基
づいてオフセット量を演算する。それは、図６に示すよ
うな原理に基づいている。
【００５９】図６において、例えば、再生信号の立上が
りエッジでのサンプリング値（●印参照）が中心値とな
るように位相調整のされたクロックに同期して再生信号
のサンプリングが行なわれる状態で、その再生信号の全
体的なレベルが上昇すると、各サンプリング値を得るた
めのクロックの位相は、その再生信号の波形に対して相
対的に進んだことになる。そのため、再生信号の全体的
なレベルの上昇に伴って、上記のように位相調整された
クロックにてサンプリングされる再生信号の立下りエッ
ジでのサンプリング値（○印）は順次大きくなる。この
立下りエッジでのサンプリング値の上昇は、再生信号の
上昇と対応することから、その再生信号の立下りエッジ
でのサンプリング値の変化分をオフセット量として用い
ることができる。
【００６０】上記のような原理に従って再生信号のオフ
セット量を演算するオフセット検出回路６８は、例え
ば、図９に示すように構成される。
【００６１】図９において、このオフセット検出回路６
８は、減算器９１、除算器９２、エッジ選択回路９３、
加算器９４、フリップフロップ（ＦＦ）９５、９６、９
７、アンド回路９８、オア回路９９、フリップフロップ
（ＦＦ）１００及び減算器１０１を有している。
【００６２】減算器９１は、ＡＤＣ４１からのサンプリ
ング値からフリップフロップ９５にセットされる値（後
述する移動平均値）を減じてその差分値を演算する。除
算器９２は、減算器９１から出力される差分値を予め設
定された平均個数にて除して、平均個数１個当たりの差
分値（以下、分割差分値という）を求める。エッジ選択
回路９３は、上記エッジ検出回路６６から立下りエッジ
（反対エッジ）の検出信号が供給されたときに、減算器
９２からの分割差分値を加算器９４に供給するゲート機
能を有する。即ち、再生信号の立下りエッジにて得られ
たサンプリング値に基づいて演算された上記分割差分値
が加算器９４に供給される。
【００６３】加算器９４は、エッジ選択回路９３を介し
て供給される上記分割差分値とフリップフロップ９５に
セットされた値（移動平均値）とを加算し、その加算値
を出力する。フリップフロップ９５は加算器９４からの
加算値を新たな移動平均値としてセットする。上記減算
器９１、除算器９２、エッジ選択回路９３、加算器９４
及びフリップフロップ９５により、再生信号の立下りエ
ッジにて得られるサンプリング値の移動平均値が順次得
られる。
【００６４】なお、上記移動平均値を求めるための平均
個数は、制御ユニット２００が任意に設定することがで
きる。平均個数を多くすると、分割差分値が小さくな
り、１つのサンプリング値が移動平均値に与える影響が
小さくなる。即ち、再生信号の変化に対する応答性が良
くなる。また、平均個数を少なくすると、分割差分値が
大きくなり、１つのサンプリング値が移動平均値に与え
る影響が大きくなる。再生信号の変化に対する応答性が
悪くなる制御ユニット２００からの位相誤差切換え信号
が入力するフリップフロップ９６がフリップフロップ９
７に接続される。フリップフロップ９６の出力及びフリ
ップフロップ９７の反転出力がアンド回路９８に供給さ
れ、そのアンド回路９８の反転出力がクロックと共にオ
ア回路９９に入力される。このような構成により、上記
位相誤差切換え信号が立ちあがったときに、オア回路９
９から１つのパルスが出力される。このオア回路９９か
らのパルスの立上がりにて上記フリップフロップ９５に
セットされた上記移動平均値がフリップフロップ１００
にラッチされる。
【００６５】位相調整に使用されるべき位相誤差量を前
述した第一の位相誤差演算回路６１で得られる位相誤差
量から第二の位相誤差演算回路６５で得られる位相誤差
量に切換える際に上記位相誤差切換え信号が立ち上げら
れるようにすると、その切換え時に上記フリップフロッ
プ９５にセットされている再生信号の立下りエッジでの
サンプリング値の平均値（以下、基準立下りエッジレベ
ルという）がフリップフロップ１００にラッチされる。
減算器１０１は、フリップフロップ９５にセットされる
再生信号の立下りエッジでのサンプリング値の移動平均
値からフリップフロップ１００にラッチされた上記基準
立下りエッジレベルを減じ、それらの差分値をオフセッ
ト量として出力する。
【００６６】このような構成により、オフセット検出回
路６８は、位相調整に使用されるべき位相誤差量が第二
の位相誤差演算回路６５で得られる位相誤差量に切換え
られたときにラッチされた基準立下りエッジレベルとそ
れ以降に得られる立下りエッジでのサンプリング値（移
動平均値）との差分値をオフセット量として出力する。
即ち、第二の位相誤差演算回路６５での位相誤差量が選
択される場合に、その第二の位相誤差演算回路６５は、
再生信号の立下りエッジでのサンプリング値の変化分が
オフセット量として加味された中心値を用いて位相誤差
量を演算することになる。
【００６７】上記オフセット検出回路６８は、例えば、
図１０に示すタイミングチャートのように動作する。
【００６８】図１０において、位相誤差切換え信号（フ
リップフロップ９６の出力）が立ち上がった際に、立下
りエッジ（反対エッジ）でのサンプリング値の平均値
（フリップフロップ９５の出力）「０５」が基準立下り
エッジレベルとしてフリップフロップ１００にセットさ
れる。それ以降においては、その立下りエッジでのサン
プリング値の平均値（フリップフロップ９６の出力）
「０５」、「０６」、「０６」、「０７」、…が得られ
る毎に、その値と上記フリップフロップ１００にラッチ
された基準立下りエッジレベル「０５」との差分値「０
０」、「０１」、「０１」、「０２」、…がオフセット
量として得られる。
【００６９】上記オフセット検出回路６８に設けられた
エッジ選択回路９３は、例えば、図１１に示すように構
成される。
【００７０】ＭＳＲ媒体にように、再生信号の立下り波
形が歪む場合（図１２に示す入力波形Ｑ参照）、図７に
示すエッジ検出回路６６における立下り検出ロジック回
路８３でのエッジ検出ロジックでは、再生信号の立下り
波形部分で２クロック連続してエッジを検出してしまう
場合がある。図１１に示す構成のエッジ選択回路９３
は、そのような場合であっても、立下り波形部分の単一
の立下りエッジでのサンプリング値だけが移動平均の対
象となるようにしている。
【００７１】図１１において、このエッジ選択回路９３
は、フリップフロップ９３１、９３２、９３３、９３５
及びエッジ選択ロジック回路９３４を有している。前述
したオフセット検出回路６８における除算器９２からの
分割差分値が、エッジ選択ロジック回路９３４にOF1信
号として直接入力されると共に、フリップフロップ９３
１を介してそのエッジ選択ロジック回路９３４にOF0信
号として入力される。エッジ検出回路６６からの立下り
エッジ（反対エッジ）の検出信号が、エッジ選択ロジッ
ク回路９３４にED0信号として直接入力されると共に、
フリップフロップ９３２を介してそのエッジ選択ロジッ
ク回路９３４にED1信号として入力され、更に、フリッ
プフロップ９３２及び９３３を介してエッジ選択ロジッ
ク回路９３４にED2信号として入力される。
【００７２】更に、制御ユニット２００からのモード選
択信号がエッジ選択ロジック回路９３４に入力される。
このモード選択信号は、以下の３つのモードのいずれか
を指定するための制御信号である。
【００７３】モード１では、上記エッジ選択ロジック回
路９３４は、次の条件に従って分割差分値を出力する。
【００７４】（１）ED2＝０、ED1＝１のタイミングで、
ED0＝０の場合（立下りエッジの検出信号が１クロック
分の場合）、 出力：OF1信号 （２）ED2＝０、ED1＝１のタイミングで、ED0＝１の場
合（立下りエッジの検出信号が２クロック分の場合）、 (i) OF0≦OF1であれば、 出力：OF0信号 (ii) OF0＞OF1であれば、 出力：OF1信号 （３）ED2＝０、ED1＝１以外のタイミング 出力：「０」 上記のようなモード１では、連続する２クロック分の立
下りエッジ（反対エッジ）の検出信号が供給された場合
（（２）の場合）、サンプリング値の移動平均値に近い
ほうのサンプリング値を次の移動平均の対象にするよう
に、より小さい分割差分値が出力される。
【００７５】モード２では、上記エッジ選択ロジック回
路９３４は、次の条件に従って分割差分値を出力する。
【００７６】（１）ED2＝０、ED1＝１のタイミング（立
下りエッジの検出信号が１クロック分、及び２クロック
分の双方の場合） 出力：OF1信号 （２）ED2＝０、ED1＝１以外のタイミング 出力：「０」 上記のようなモード２では、連続する２クロック分の立
下りエッジの検出信号が供給された場合（（１）の場
合）、前のエッジ検出にて得られたサンプリング値を移
動平均値の対象にするようにOF1信号（分割差分値）が
出力される。
【００７７】モード３では、上記エッジ選択ロジック回
路９３４は、次の条件に従って分割差分値を出力する。
【００７８】（１）ED2＝０、ED1＝１のタイミングで、
ED0＝０の場合（立下りエッジの検出信号が１クロック
分の場合）、 出力：OF1 （２）ED2＝０、ED1＝１のタイミングで、ED0＝１の場
合（立下りエッジの検出信号が２クロック分の場合）、 出力：OF0 （３）ED2＝０、ED1＝１以外のタイミング 出力：「０」 上記のようなモード３では、連続する２クロック分の立
下りエッジの検出信号が供給された場合（（２）の場
合）、後のエッジ検出にて得られたサンプリング値を移
動平均値の対象とするようにOF0（分割差分値）が出力
される。
【００７９】上記のような条件に従ってエッジ選択ロジ
ック回路９３４から出力される分割差分値は、フリップ
フロップ９３５にセットされ、後段の加算器９４（図９
参照）に供給される。
【００８０】上記のような構成のエッジ選択回路９３
は、例えば、例えば、図１２に示すタイミングチャート
のように動作する。
【００８１】エッジ検出回路６６にて再生信号の立下り
波形部分で２クロック連続して立下りエッジ（２つのエ
ッジ）が検出されると、その検出信号に基づいたエッジ
選択ロジック回路９３４への入力信号ＥD2、ED1、ED0
は、図１２の（１）の部分のように変化する。また、エ
ッジ検出回路６６にて再生信号の立下り波形部分で１つ
のエッジだけが検出されると、その検出信号に基づいた
エッジ選択ロジック回路９３４への入力信号ED2、ED1、
ED0は、図１２の（２）の部分のように変化する。
【００８２】２クロック連続して立下りエッジが検出さ
れた場合、モード選択信号にてモード１が指定されてい
ると、図１２の（１）の部分に示すように、その２つの
エッジの検出タイミングに除算器９２から供給される分
割差分値「０ｆ」（OF1）と「ｆ５」（OF0）のうち小さ
い分割差分値「ｆ５」（OF0）がエッジ選択回路９３か
ら出力される。このようにより小さい分割差分値が出力
されることにより、加算器９４にて得られる再生信号の
立下りエッジでのサンプリング値の移動平均値の変動が
大きくならず、上記再生信号の波形歪みによるオフセッ
ト量に対する影響がより小さくる。このため、より安定
したオフセット量を得ることができるようになる。
【００８３】上記のように２クロック連続して立下りエ
ッジが検出された場合、モード選択信号にてモード２が
指定されていると、上記２つの分割差分値「０ｆ」（OF
1）と「ｆ５」（OF0）のうち前のエッジ検出時でのサン
プリング値に対応した分割差分値「０ｆ」（OF1）がエ
ッジ選択回路９３から出力される。このように前のエッ
ジ検出時でのサンプリング値に対応した分割差分値が出
力されることにより、例えば、図１３に示すように、
再生信号の立下り波形部分が持ち上がった場合、より正
しい立下りエッジでのサンプリング値に対応した分割差
分値を用いた移動平均が行なわれる。その結果、安定し
たオフセット量を得ることができる。
【００８４】上記のように２クロック連続して立下りエ
ッジが検出された場合、モード選択信号にてモード３が
指定されていると、上記２つの分割差分値のうち後のエ
ッジ検出時でのサンプリング値に対応した分割差分値
「ｆ５」（OF0）がエッジ選択回路９３から出力され
る。このように後のエッジ検出時でのサンプリング値に
対応した分割差分値が出力されることにより、例えば、
図１３に示すように、再生信号の立下り波形が落ち込
んだ場合、より正しいエッジでのサンプリング値に対応
した分割差分値を用いた移動平均が行なわれる。その結
果、安定したオフセット量を得ることができる。
【００８５】一方、再生信号の立下り波形部分で単一の
エッジが検出された場合、モード選択信号にてモード
１、モード２、モード３のいずれが選択されていても、
図１２の（２）の部分に示すように、立下りエッジの検
出信号ED１のタイミングで、そのタイミングにて得られ
るサンプリング値に対応した分割差分値「００」（OF
1）がエッジ選択回路９３から出力される。
【００８６】上記のように各モードは、記録媒体から得
られる再生信号波形の特徴に基づいて決めることができ
る。
【００８７】更に、上記ゲイン調整回路６９は、例え
ば、図１４に示すように構成される。
【００８８】図１４において、このゲイン調整回路６９
は、定数乗算器１１１、１１２、１１３及びセレクタ１
１４を有する。定数乗算器１１１は、オフセット検出器
６８からのオフセット量に定数「２」を乗じ、その検出
オフセット量の２倍のオフセット量を出力する。定数乗
算器１１２は、そのオフセット量に定数「１」を乗じ、
その検出オフセット量と同じオフセット量（１倍のオフ
セット量）を出力する。定数乗算器１１３は、そのオフ
セット量に定数「１／２」を乗じ、その検出オフセット
量の１／２のオフセット量を出力する。セレクタ１１４
は制御ユニット２００からのゲイン選択信号に従って、
上記２倍のオフセット量、１倍のオフセット量、１／２
のオフセット量のいずれかを選択し、最終的なオフセッ
ト量として加算器６４に供給する（図３参照）。
【００８９】このゲイン調整回路６９により、オフセッ
ト検出回路６８にて検出されたオフセット量とフィード
バックの遅れなどに応じて、最適なゲイン（２倍、１
倍、１／２倍）にて調整したオフセット量を上記第二の
位相誤差演算回路６５にて利用できるようになる。
【００９０】また、上記出力制御回路６７は、例えば、
図１５に示すように構成される。
【００９１】図１５において、この出力制御回路６７
は、選択回路１３１及びゲート回路１３２を有してい
る。選択回路１３１は、位相誤差切換え信号の状態に基
づいて第一の位相誤差演算回路６１にて連続するサンプ
リング値から得られた位相誤差量及び第二の位相誤差演
算回路６５にて再生信号の中心値を基準にして得られた
位相誤差量のいずれかを選択する。ゲート回路１３２
は、エッジ検出回路６６からの立ち上がりエッジの検出
信号をイネーブル信号（ＥＮ）として入力し、この立ち
上がりエッジの検出信号が供給される毎に、上記選択回
路１３１にて選択された位相誤差量を出力する。
【００９２】上述した構成は、立ち上がり処理部４０に
おける位相誤差検出部４４の構成である。一方、図２に
おいて、立下り処理部５０における位相誤差検出部５４
は、第一の位相誤差演算回路７１、中心計算回路７２、
加算器７３、７４、第二の位相誤差演算回路７５、エッ
ジ検出回路６６及び出力回路７７を有している。
【００９３】第一の位相誤差演算回路７１は、ＡＤＣ５
１から供給される連続する複数（例えば、３つ）のサン
プリング値に基づいて、上記立上がり処理部４０の位相
誤差検出部４４における第一の位相誤差演算回路６１と
同様のロジックに従って位相誤差量を演算する（図３参
照）。また、中心値計算回路７２も、立上がり処理部４
０の位相誤差検出部４４における中心値計算回路６２と
同様の処理にて再生信号の固定中心値を計算する。
【００９４】加算器７４は、上記立ち上がり処理部４０
の位相誤差検出部４４におけるオフセット検出回路６８
からのオフセット量と制御ユニット２００から供給され
る補正量（ゼロであってもよい）とを加算する。その加
算器７４から出力される補正済みのオフセット量が、上
記立上がり処理部４０の位相誤差検出部４４での構成と
同様に、中心値計算回路７２からの固定中心値と加算器
７３にて加算される。そして、加算器７３からの出力値
が新たな中心値として第二の位相誤差演算回路７５に供
給される。
【００９５】第二の位相誤差演算回路７５は、ＡＤＣ５
１からのサンプリング値と加算器７３からの中心値を入
力し、上記立上がりエッジ処理部４０の位相誤差検出部
４４における第二の位相誤差演算回路６５と同様の手法
にて位相誤差量を演算する（図４参照）。エッジ検出回
路７６は、図７に示す構成と同様の構成（立上がりエッ
ジ検出ロジック回路８２を除いてもよい）を有し、ＡＤ
Ｃ５１からの連続する３つのサンプリング値の変化の状
態に基いて再生信号の立下りエッジを検出する（前述し
た条件（５）〜（８）に従う）。エッジ検出回路７６か
らの再生信号の立下りエッジの検出信号は、出力制御回
路７７にイネーブル信号として供給される。
【００９６】出力制御回路７７は、図１５に示す構成と
同様の構成を有し、上記イネーブル信号が有効になる毎
（再生信号の立下りエッジが検出される毎）に、制御ユ
ニット２００からの位相誤差切換え信号の状態に基づい
て、第一の位相誤差演算回路７１からの位相誤差量及び
第二の位相誤差量演算回路７５からの位相誤差量のいず
れかを選択して出力する。従って、出力制御回路７７
は、再生信号の立下りエッジが検出される毎に、位相誤
差量（Ｔ系位相誤差量）を出力する。
【００９７】このように再生信号の立下りエッジが検出
されるごとに上記出力制御回路７７か出力される位相誤
差量に基づいてクロックの位相調整が行なわれる（図１
に示すＤＡＣ５５及び位相調整発振ユニット５６）こと
により、再生信号の立下りエッジに同期したクロックが
上述したようにＡＤＣ５１に供給される。
【００９８】上記例では、立下りエッジ処理部５０の位
相誤差検出部５４における第二の位相誤差演算回路７５
は、立ち上がりエッジ処理部４０の位相誤差検出部４４
にて得られるオフセット量を利用して位相誤差量を演算
している。しかし、このような構成に限られることな
く、立下りエッジ処理部５０の位相誤差検出部５４が上
記オフセット検出回路６８と同様の構成（図９、図１１
参照）となるオフセット検出回路を備えるようにしても
よい。この場合、立下りエッジ処理部５０の位相誤差検
出部５４は、再生信号の立下りエッジでの位相誤差量を
検出していることから、そのオフセット検出回路は、再
生信号の立下りエッジの反対側のエッジとなる立ち上が
りエッジでのサンプリング値（移動平均値）に基づいて
オフセット量を演算することになる。
【００９９】このように立下りエッジ処理部５０の位相
誤差検出部５４にオフセット検出回路を設けた場合、各
位相誤差検出部４４、５４のそれぞれが独立して検出さ
れるオフセット量を用いて位相誤差量を演算することが
できる。また、上記例（図２参照）とは逆に、立下りエ
ッジ処理部５０の位相誤差検出部５４に設けられたオフ
セット検出回路にて得られたオフセット量を立上がり処
理部４０の位相誤差検出部４４に供給することもでき
る。
【０１００】ＭＳＲ媒体のようにその再生信号が、図１
６（ａ）、（ｂ）に示すように、立下り波形が歪みによ
り立上がり波形に比べて緩やかに変化する場合、立下り
エッジにおけるクロックの位相誤変動に対するサンプリ
ング値の変動（図１６（ａ）参照）は、立ち上がりエッ
ジにおけるクロックの位相変動に対するサンプリング値
の変動（図１６（ｂ）参照）より小さくなる。従って、
ＭＳＲ媒体のような再生信号の特性を有する記録媒体を
想定した場合、前述した例のように、再生信号の立上が
りエッジに同期させるようにクロックの位相調整（第二
の位相誤差演算回路６５）をしながら、その立下りエッ
ジでのサンプリング値に基づいてオフセット量を演算す
る場合（図１６（ａ）の場合）のほうが、再生信号の立
下りエッジに同期させるようにクロックの位相調整（第
二の位相誤差演算回路７５）をしながら、その立上がり
エッジでのサンプリング値に基づいてオフセットを演算
する場合（図１６（ｂ）の場合）より、安定したオフセ
ット量を得ることができる。
【０１０１】制御ユニット２００は、例えば、図１７に
示すようなタイミングにて変化する位相誤差切換え信号
を各位相誤差検出部４４、５４に供給する。
【０１０２】図１７において、位相調整の初期段階で
は、第一の位相誤差演算回路６１、７１からの位相誤差
を選択し、複数のサンプリング値の変化状態から得られ
るその位相誤差量に基いてクロックの位相調整を行な
う。そして、ある程度クロックの位相が再生信号のエッ
ジ（立上がりエッジ及び立下りエッジ）の位相に近づい
た（引き込まれた）状態（あるいは、位相ロックされた
状態）で、位相誤差切換え信号を立ち上げる。これによ
り、クロックの位相が再生信号のエッジの位相にある程
度引き込まれた状態（あるいは、位相ロックされた状態
で）で、第二の位相誤差演算回路６５、７５からの位相
誤差が選択され、オフセット量を考慮した中心値（オフ
セット追従した固定レベル）を基準にした位相誤差量に
基づいてクロックの位相調整が開始される。
【０１０３】再生信号の中心値（固定レベル）とそのエ
ッジでのサンプル値との差が大きいく、最大位相ずれが
発生している場合には、その中心値を基準にした位相誤
差量（最大位相ずれ）に基づいてクロックの位相を再生
信号のエッジの位相に引き込むことは困難である。位相
調整の初期段階では、再生信号の中心値とそのエッジで
のサンプリング値との差が比較的大きいので、上記のよ
うに、複数のサンプリング値の変化状態から得られる位
相誤差量に基いてクロックの位相調整を行なうことによ
り、クロックの位相を再生信号のエッジの位相に比較的
早く近づけることができる。このようにクロックの位相
が再生信号のエッジの位相にある程度引き込まれた状態
（あるいは、位相ロックされた状態）で、オフセット量
を加味した再生信号の中心値を基準にした位相誤差量に
基づいて位相調整が行なわれるので、再生信号が非対称
の波形を有し、更に、その全体的なレベルが変化して
も、位相調整の初期段階から安定したクロックの位相調
整が継続的にできるようになる。
【０１０４】上記例では、オフセット検出器６８にて得
られたオフセット量がクロックの位相調整に用いられて
いる。このオフセット量は、他の処理に用いることもで
きる。例えば、そのオフセット量を再生信号のサンプリ
ング値に反映させることもできる。この場合、立上がり
エッジ処理部４０及び立下りエッジ処理部５０は、例え
ば、図１８に示すように構成される。なお、図１８にお
いて、クロックの位相調整に係る回路は省略されてい
る。
【０１０５】図１８において、立上がりエッジ処理部４
０及び立下りエッジ処理部５０は、前述した例（図１参
照）と同様にＡＤＣ４１、５１及びビタビ復号器４３、
５２を有すると共に、減算器４７、５７を有する。ま
た、立上がりエッジ処理部４０は、前述した例と略同様
の構成（図９及び図１１参照）となるオフセット検出回
路６８を有する。
【０１０６】オフセット検出器６８にて検出されたオフ
セット量は、減算器４７に供給される共に、立下りエッ
ジ処理部５０の減算器５７にも供給される。これら減算
器４７、５７は、ＡＤＣ４１、５１から供給されるサン
プリング値から上記オフセット量を減じ、オフセット調
整されたサンプリング値を出力する。立上がり処理部４
０では、減算器４７から出力されるオフセット調整され
たサンプリング値がオフセット回路６８に供給されると
共にビタビ復号器４３に供給される。
【０１０７】オフセット検出器６８は、所定のタイミン
グで再生信号の立下りエッジでのサンプリング値の移動
平均値を基準レベルとしてラッチする（図９に示すフリ
ップフロップ１００参照）。その後、オフセット検出器
６８は、減算器４７からの再生信号の立下りエッジでの
サンプリング値の移動平均値と上記ラッチされた基準レ
ベルとの差（図９に示す減算器１０１参照）をオフセッ
ト量として減算器４７にフィードバックする。その結
果、減算器４７からは、上記基準レベルががラッチされ
たタイミングから発生する再生信号の全体的なレベル変
動をオフセット値として実際のサンプリング値から差し
引いた値（オフセット調整されたサンプリング値）が出
力される。
【０１０８】立下り処理部では、減算器５７から出力さ
れる上記と同様にオフセット調整されたサンプリング値
がビタビ復号器５３に供給される。各ビタビ復号器４
３、５３は、ビタビ復号アルゴリズムに従って上記オフ
セット調整されたサンプリング値の遷移状態から記録デ
ータとして最も確からしいデータを復元する。
【０１０９】このような立上がりエッジ処理部４０及び
立下りエッジ処理部５０の構成により、上記各減算器か
らの出力（例えば、減算器４７の出力）は、例えば、
図１９に示すように、ＡＤＣ４１からの実際のサンプリ
ング値（○印参照）が再生信号の全体的なレベルの上昇
によりオフセットしていても、そのサンプリング値は上
記基準レベルがラッチされた際の再生信号波形に対応し
た値に（●印参照）なるように調整される。
【０１１０】なお、上記例において、第二の位相誤差演
算回路６１、７１では、再生信号の中心値と再生信号の
エッジでのサンプリング値との差に基づいて位相誤差量
を演算しているが、これに限られない。所定のクロック
位相において再生信号から本来サンプリングされるべき
値（レベル）が予め判っていれば、その値（レベル）
と、実際に得られたサンプリング値との差に基づいて位
相誤差を演算することができる。この場合、クロックの
位相が上記所定のクロック位相にロックされるように位
相調整されることになる。
【０１１１】なお、本願発明を以下の通り付記として記
す。
【０１１２】（付記１）記録媒体からの再生信号を所定
のクロックに同期してサンプリングし、そのサンプリン
グ値を用いてパーシャルレスポンスの記録規則に対応し
た最尤復号アルゴリズムに従ってデータの復元を行なう
データ再生装置におけるクロック調整装置において、基
準レベルを基準にした再生信号の第一のエッジでのサン
プリング値の状態に基づいてクロックの位相誤差量を検
出する位相誤差検出手段と、再生信号のオフセット量を
検出するオフセット検出手段と、該オフセット検出手段
にて検出されたオフセット量に基づいて上記位相誤差量
検出手段にて用いられる基準レベルを調整する基準レベ
ル調整手段と、上記位相誤差検出手段にて検出された位
相誤差量に基づいてクロックの位相調整を行なう位相調
整手段とを有し、上記オフセット検出手段は、再生信号
の上記第一のエッジと反対側のエッジとなる第二のエッ
ジでのサンプリング値に基づいて監視エッジサンプリン
グ値を生成する監視サンプリング値生成手段と、所定タ
イミングにて得られる監視エッジサンプリング値を基準
とした上記監視サンプリング値生成手段にて生成される
監視エッジサンプリング値の変化量をオフセット量とし
て演算するオフセット演算手段とを有するクロック調整
装置。
【０１１３】（付記２）付記１記載のクロック調整装置
において、上記第一のエッジは、再生信号の立上がりエ
ッジであり、上記第二のエッジは、再生信号の立下りエ
ッジであるクロック調整装置。
【０１１４】（付記３）付記１または２記載のクロック
調整装置において、上記オフセット演算手段にて得られ
たオフセット量を調整するオフセット調整手段を有し、
基準レベル調整手段は、該オフセット調整手段により調
整されたオフセット量に基づいて上記位相誤差量検出手
段にて用いられる基準レベルを調整するようにしたクロ
ック調整装置。
【０１１５】オフセット調整手段は、オフセット演算手
段にて得られたオフセット量に対して補正量（正、負の
値を取り得る）を加算するようにしても、また、そのオ
フセット量に所定の倍率を乗ずるようにしても、更に、
所定の関係式に従って調整するようにしてもよい。
【０１１６】（付記４）付記１乃至３いずれか記載のク
ロック調整装置において、複数のサンプリング値の変化
の状態に基づいて位相誤差量を検出する手段と、該手段
にて検出された位相誤差量に基づいてクロックの位相調
整がなされた後に、上記位相誤差検出手段にて得られた
位相誤差量に基づいてクロックの位相調整がなされるよ
うに、上記位相調整手段を制御する位相誤差切換え制御
手段を有するクロック調整装置。
【０１１７】（付記５）記録媒体からの再生信号を所定
のクロックに同期してサンプリングし、そのサンプリン
グ値を用いてパーシャルレスポンスの記録規則に対応し
た最尤復号アルゴリズムに従ってデータの復元を行なう
データ再生装置において上記再生信号のオフセットを検
出するオフセット検出装置において、再生信号の第一の
エッジに位相調整されるクロックに同期して当該再生信
号がサンプリングされる際に、該再生信号の上記第一の
エッジと反対側のエッジとなる第二のエッジでのサンプ
リング値に基づいて監視エッジサンプリング値を生成す
る監視サンプリング値生成手段と、所定タイミングにて
得られる監視エッジサンプリング値を基準とした上記サ
ンプリング値生成手段にて生成される監視エッジサンプ
リング値の変化量を再生信号のオフセット量として演算
するオフセット演算手段とを有するオフセット検出装
置。
【０１１８】（付記６）付記５記載のオフセット検出装
置において、上記監視サンプリング値生成手段は、複数
の第二のエッジでのサンプリング値の平均化して監視エ
ッジサンプリング値を生成する平均化手段を有するオフ
セット検出装置。
【０１１９】上記平均化の手法は特に限定されず、その
複数のサンプリング値の全体的な特徴が反映される監視
エッジサンプリング値が得られるものであればよい。
【０１２０】（付記７）付記５または６記載のオフセッ
ト検出装置において、上記監視エッジサンプリング値生
成手段は、第二のエッジでのサンプリング値として２つ
のサンプリング値が連続して得られたときに、監視エッ
ジサンプリング値の生成に供すべきサンプリング値とし
てその２つのサンプリング値のいずれを選択するサンプ
リング値選択手段を有するオフセット検出装置。
【０１２１】（付記８）付記７記載のオフセット検出装
置において、上記サンプリング値選択手段は、生成され
る監視エッジサンプリング値の変化がより小さくなるサ
ンプリング値を監視サンプリング値の生成に供すべきサ
ンプリング値として選択するようにしたオフセット検出
装置。
【０１２２】監視サンプリング値が、例えば、所定数の
サンプリング値の移動平均値となる場合、その監視サン
プリング値により近いサンプリング値が選択される。
【０１２３】（付記９）付記７記載のオフセット検出装
置において、上記サンプリング値選択手段は、より早い
タイミングで得られるサンプリング値を監視サンプリン
グ値の生成に供すべきサンプリング値として選択するよ
うにしたオフセット検出装置。
【０１２４】（付記１０）付記７記載のオフセット検出
装置において、上記サンプリング値選択手段は、より遅
いタイミングで得られるサンプリング値を監視サンプリ
ング値の生成に供すべきサンプリング値として選択する
ようにしたオフセット検出装置。
【０１２５】（付記１１）記録媒体からの再生信号の第
一のエッジに位相調整されるクロックに同期して当該再
生信号をサンプリングし、そのサンプリング値を用いて
パーシャルレスポンスの記録規則に対応した最尤復号ア
ルゴリズムに従ってデータの復元を行なう第一の処理部
と、上記再生信号の上記第一のエッジと反対側のエッジ
となる第二のエッジに位相調整されるクロックに同期し
て当該再生信号をサンプリングし、そのサンプリング値
を用いて上記最尤アルゴリズムに従ってデータの復元を
行なう第二の処理部とを有するデータ再生装置におい
て、上記第一の処理部は、再生信号の上記第二のエッジ
でのサンプリング値に基づいて監視エッジサンプリング
値を生成する監視サンプリング値生成手段と、所定タイ
ミングにて得られる監視エッジサンプリング値を基準と
した上記サンプリング値生成手段にて生成される監視エ
ッジサンプリング値の変化量をオフセット量として演算
するオフセット演算手段と、該オフセット演算手段にて
得られたオフセット量を上記第二の処理部に供給する手
段とを有し、上記第一の処理部及び第二の処理部が、上
記再生信号及び上記オフセット量とに基づいてデータの
復元を行なうようにしたデータ再生装置。
【０１２６】（付記１２）付記１１記載のデータ再生装
置において、上記第一の処理部及び第二の処理部のそれ
ぞれは、上記オフセット量に基づいサンプリング値をオ
フセット調整するオフセット調整手段を有するデータ再
生装置。
【０１２７】（付記１３）付記１１または１２記載のデ
ータ再生装置において、上記第一の処理部及び第二の処
理のそれぞれは、上記オフセット量に基づいて再生信号
をサンプリングするクロックの位相誤差量を検出する位
相誤差検出手段を有し、該位相誤差検出手段にて検出さ
れた位相誤差量に基づいてクロックの位相調整を行なう
ようにしたデータ再生装置。
【０１２８】上記各例において、第二の位相誤差演算回
路６５、７５は、位相誤差検出手段に対応し、オフセッ
ト検出回路６８は、オフセット検出手段に対応し、加算
器６３は、基準レベル調整手段に対応し、ＤＡＣ４５、
５５、位相調整発振ユニット４６、５６は、位相調整手
段に対応する。
【０１２９】また、図９に示す減算器９１、除算器９
２、エッジ選択回路９３、加算器９４及びフリップフロ
ップ９５は、監視サンプリング値生成手段に対応し、図
９に示すフリップフロップ９６、９７、１００、アンド
回路９８、オア回路９９及び減算器１０１は、オフセッ
ト演算手段に対応する。
【０１３０】図２に示すゲイン調整回路６９、加算器６
４は、オフセット調整手段（付記３参照）に対応する。
【０１３１】第一の位相誤差演算回路６１、７１は、複
数のサンプリング値の変化に基づいて位相誤差量を検出
する手段に対応し、制御ユニット２００からの位相誤差
切換え信号に基づいて動作する出力制御回路６７、７７
は、位相誤差切換え制御手段に対応する。
【０１３２】更に、図１１に示すエッジ選択ロジック回
路９３４は、サンプリング値選択手段（付記７参照）に
対応する。
【０１３３】また、立上がりエッジ処理部３０は、第一
の処理部に対応し、立下りエッジ処理部は、第二の処理
部に対応し、立上がりエッジ処理部３０の位相誤差量検
出部４４のオフセット検出回路６８からゲイン調整回路
６９を介して立下りエッジ処理部の位相誤差検出部５４
の加算器７４に至る経路は、オフセット演算手段にて得
られたオフセット量を第二の処理部に供給する手段に対
応する。
【０１３４】図１８に示す減算器４７、５７は、オフセ
ット調整手段（付記１３参照）に対応する。
【０１３５】
【発明の効果】以上、説明したように、請求項１乃至３
記載の本願発明によれば、再生信号の全体的なレベルが
変動しても、そのオフセット量に基づいて位相誤差検出
手段での基準レベルが調整されるので、より適正な位相
誤差量を得ることができるようになる。その結果、その
位相誤差量に基づいて安定した位相調整を行なうことの
できるクロック調整装置を実現することができる。
【０１３６】また、請求項４記載の本願発明によれば、
そのようなそのようなクロック調整装置に用いることの
できるオフセット検出装置を実現することができる。
【０１３７】更に、請求項５記載の本願発明によれば、
そのオフセット検出装置が適用されるデータ再送装置を
実現することができる。
【図面の簡単な説明】
【図１】本発明に実施の一形態に係るクロック調整装置
が適用されるデータ記録再生装置の構成例を示す図であ
る。
【図２】図１に示す装置における各位相誤差検出部の構
成例を示す図である。
【図３】複数のサンプリング値の変化状態から位相誤差
量を求めるための原理を示す図である。
【図４】再生信号の中心値を基準として各サンプリング
値との差から位相誤差量を求めるための原理を示す図で
ある。
【図５】再生信号の全体的なレベル変動（エンベロープ
変動）の一例を示す図である。
【図６】オフセット量を求めるための原理を示す図であ
る。
【図７】エッジ検出回路の構成例を示す図である。
【図８】エッジ検出回路の動作例を示すタイミングチャ
ートである。
【図９】オフセット検出回路の構成例を示す図である。
【図１０】オフセット回路の動作例を示すタイミングチ
ャートである。
【図１１】エッジ選択回路の構成例を示す図である。
【図１２】エッジ選択回路の動作例を示すタイミングチ
ャートである。
【図１３】再生信号の波形歪みとサンプリング値との関
係を示す図である。
【図１４】ゲイン調整回路の構成例を示す図である。
【図１５】出力制御回路の構成例を示す図である。
【図１６】再生信号の波形歪みとサンプリング値との関
係を示す図である。
【図１７】使用すべき位相誤差の切換えタイミングの一
例を表すタイミングチャートである。
【図１８】オフセット検出回路の他の適用例を示す図で
ある。
【図１９】サンプリング値のオフセット調整の状態例を
示す図である。
【符号の説明】
１０ 光磁気ディスク（記録媒体） １３ 光学ヘッド １４ ヘッドアンプ ２０ 書込み系 ３０ 再生系 ４０ 立上がりエッジ処理部 ４１、５１ アナログ・デジタル変換回路（ＡＤＣ） ４２、５２ 等化器（ＥＱ） ４３、５３ ビタビ復号器 ４４、５４ 位相誤差検出部 ４５、５５ デジタル・アナログ変換回路（ＤＡＣ） ４６、５６ 位相調整発振ユニット ４７、５７ 減算器 ５０ 立下りエッジ処理部 ６１、７１ 第一の位相誤差演算回路 ６２、７２ 中心値計算回路 ６３、６４、７３、７４ 加算器 ６５、７５ 第二の位相誤差演算回路 ６６、７６ エッジ検出回路 ６７、７７ 出力制御回路 ６８ オフセット検出回路 ６９ ゲイン調整回路 ８２ 立上がりエッジ検出ロジック回路 ８３ 立下りエッジ検出ロジック回路 ９１ 減算器 ９２ 除算器 ９３ エッジ選択回路 ９４ 加算器 ９５、９６、９７、１００ フリップフロップ ９８ アンド回路 ９９ オア回路 １０１ 減算器 １１１、１１２、１１３ 定数乗算器 １１４ セレクタ １３１ 選択回路 １３２ ゲート回路 ２００ 制御ユニット ２１０ インタフェース回路 ９３１、９３２、９３３、９３５ フリップフロップ ９３４ エッジ選択ロジック回路
フロントページの続き (72)発明者 古田 聡 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 柳 茂知 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5D044 BC01 BC03 CC04 GM15

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】記録媒体からの再生信号を所定のクロック
    に同期してサンプリングし、そのサンプリング値を用い
    てパーシャルレスポンスの記録規則に対応した最尤復号
    アルゴリズムに従ってデータの復元を行なうデータ再生
    装置におけるクロック調整装置において、 基準レベルを基準にした再生信号の第一のエッジでのサ
    ンプリング値の状態に基づいてクロックの位相誤差量を
    検出する位相誤差検出手段と、 再生信号のオフセット量を検出するオフセット検出手段
    と、 該オフセット検出手段にて検出されたオフセット量に基
    づいて上記位相誤差量検出手段にて用いられる基準レベ
    ルを調整する基準レベル調整手段と、 上記位相誤差検出手段にて検出された位相誤差量に基づ
    いてクロックの位相調整を行なう位相調整手段とを有
    し、 上記オフセット検出手段は、 再生信号の上記第一のエッジと反対側のエッジとなる第
    二のエッジでのサンプリング値に基づいて監視エッジサ
    ンプリング値を生成する監視サンプリング値生成手段
    と、 所定タイミングにて得られる監視エッジサンプリング値
    を基準とした上記監視サンプリング値生成手段にて生成
    される監視エッジサンプリング値の変化量をオフセット
    量として演算するオフセット演算手段とを有するクロッ
    ク調整装置。
  2. 【請求項２】請求項１記載のクロック調整装置におい
    て、 上記第一のエッジは、再生信号の立上がりエッジであ
    り、 上記第二のエッジは、再生信号の立下りエッジであるク
    ロック調整装置。
  3. 【請求項３】請求項１または２記載のクロック調整装置
    において、 複数のサンプリング値の変化の状態に基づいて位相誤差
    量を検出する手段と、 該手段にて検出された位相誤差量に基づいてクロックの
    位相調整がなされた後に、上記位相誤差検出手段にて得
    られた位相誤差量に基づいてクロックの位相調整がなさ
    れるように、上記位相調整手段を制御する位相誤差切換
    え制御手段を有するクロック調整装置。
  4. 【請求項４】記録媒体からの再生信号を所定のクロック
    に同期してサンプリングし、そのサンプリング値を用い
    てパーシャルレスポンスの記録規則に対応した最尤復号
    アルゴリズムに従ってデータの復元を行なうデータ再生
    装置において上記再生信号のオフセットを検出するオフ
    セット検出装置において、 再生信号の第一のエッジに位相調整されるクロックに同
    期して当該再生信号がサンプリングされる際に、該再生
    信号の上記第一のエッジと反対側のエッジとなる第二の
    エッジでのサンプリング値に基づいて監視エッジサンプ
    リング値を生成する監視サンプリング値生成手段と、 所定タイミングにて得られる監視エッジサンプリング値
    を基準とした上記サンプリング値生成手段にて生成され
    る監視エッジサンプリング値の変化量を再生信号のオフ
    セット量として演算するオフセット演算手段とを有する
    オフセット検出装置。
  5. 【請求項５】記録媒体からの再生信号の第一のエッジに
    位相調整されるクロックに同期して当該再生信号をサン
    プリングし、そのサンプリング値を用いてパーシャルレ
    スポンスの記録規則に対応した最尤復号アルゴリズムに
    従ってデータの復元を行なう第一の処理部と、上記再生
    信号の上記第一のエッジと反対側のエッジとなる第二の
    エッジに位相調整されるクロックに同期して当該再生信
    号をサンプリングし、そのサンプリング値を用いて上記
    最尤アルゴリズムに従ってデータの復元を行なう第二の
    処理部とを有するデータ再生装置において、 上記第一の処理部は、 再生信号の上記第二のエッジでのサンプリング値に基づ
    いて監視エッジサンプリング値を生成する監視サンプリ
    ング値生成手段と、 所定タイミングにて得られる監視エッジサンプリング値
    を基準とした上記サンプリング値生成手段にて生成され
    る監視エッジサンプリング値の変化量をオフセット量と
    して演算するオフセット演算手段と、 該オフセット演算手段にて得られたオフセット量を上記
    第二の処理部に供給する手段とを有し、 上記第一の処理部及び第二の処理部が、上記再生信号及
    び上記オフセット量とに基づいてデータの復元を行なう
    ようにしたデータ再生装置。
JP2001165589A 2001-05-31 2001-05-31 データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 Expired - Fee Related JP4100878B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001165589A JP4100878B2 (ja) 2001-05-31 2001-05-31 データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置
US09/991,780 US6831884B2 (en) 2001-05-31 2001-11-26 Clock adjusting device for use with data reproducing apparatus, offset detecting device, and data reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001165589A JP4100878B2 (ja) 2001-05-31 2001-05-31 データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置

Publications (2)

Publication Number Publication Date
JP2002358734A true JP2002358734A (ja) 2002-12-13
JP4100878B2 JP4100878B2 (ja) 2008-06-11

Family

ID=19008238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001165589A Expired - Fee Related JP4100878B2 (ja) 2001-05-31 2001-05-31 データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置

Country Status (2)

Country Link
US (1) US6831884B2 (ja)
JP (1) JP4100878B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031260A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置
WO2009069246A1 (ja) * 2007-11-26 2009-06-04 Panasonic Corporation 位相比較器、ｐｌｌ回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580292B2 (ja) * 2002-03-20 2004-10-20 船井電機株式会社 ディスク再生装置
US7292629B2 (en) 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US8861667B1 (en) * 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
AU2003251839A1 (en) * 2002-07-12 2004-02-02 Rambus Inc. A selectable-tap equalizer, auto-configured equalizer, receiving circuit having an equalizer calibration function, and system having grouped reflection characteristics
JP3889027B2 (ja) * 2003-09-09 2007-03-07 松下電器産業株式会社 位相誤差検出回路及び同期クロック抽出回路
JP4045269B2 (ja) * 2004-10-20 2008-02-13 株式会社日立製作所 記録方法及び光ディスク装置
JP2006252681A (ja) * 2005-03-11 2006-09-21 Hitachi Ltd 光ディスク装置及びｐｌｌ回路
JP2006344294A (ja) * 2005-06-09 2006-12-21 Hitachi Ltd 情報再生装置及び再生信号処理回路
WO2007010994A1 (ja) * 2005-07-20 2007-01-25 Matsushita Electric Industrial Co., Ltd. デジタル信号再生装置
US20070097825A1 (en) * 2005-10-31 2007-05-03 Plasmon Lms, Inc. Waveform reconstructor for optical disk read channel
JP4658097B2 (ja) * 2006-07-27 2011-03-23 パナソニック株式会社 パルス同期復調装置
US7679852B2 (en) * 2007-06-28 2010-03-16 Seagate Technology Llc Adjustment of read/write clock edge timing
US7680154B2 (en) * 2007-12-31 2010-03-16 Intel Corporation Methods and apparatus for synchronizing networked audio devices
US9312838B2 (en) * 2013-12-16 2016-04-12 Alcatel Lucent Apparatus and method for transferring multiple asynchronous clock signals over a single conductor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872155A (en) * 1987-03-13 1989-10-03 Pioneer Electronic Corporation Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock
US4945538A (en) * 1988-11-14 1990-07-31 International Business Machines Corporation Method and apparatus for processing sample values in a coded signal processing channel
JPH0845188A (ja) * 1994-07-29 1996-02-16 Sony Corp 記録媒体並びにその記録装置および再生装置
US5638065A (en) * 1995-06-13 1997-06-10 International Business Machines Corporation Maximum-likelihood symbol detection for RLL-coded data
JP3015832B2 (ja) * 1995-06-27 2000-03-06 富士通株式会社 データ再生装置
JPH09247136A (ja) 1996-03-05 1997-09-19 Sony Corp 位相誤差検出回路及びデジタルｐｌｌ回路
JP2002015528A (ja) * 2000-06-29 2002-01-18 Fujitsu Ltd データ再生装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031260A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置
WO2009069246A1 (ja) * 2007-11-26 2009-06-04 Panasonic Corporation 位相比較器、ｐｌｌ回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置
JPWO2009069246A1 (ja) * 2007-11-26 2011-04-07 パナソニック株式会社 位相比較器、ｐｌｌ回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置

Also Published As

Publication number Publication date
US20020181360A1 (en) 2002-12-05
US6831884B2 (en) 2004-12-14
JP4100878B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
US7616395B2 (en) Information reproduction apparatus
US6671244B2 (en) Information detecting circuit including adaptive equalizer and reproducing apparatus
US5677802A (en) Phase locked loop circuit with adjustable offset characteristic, method for adjustment and apparatus
JP4109003B2 (ja) 情報記録再生装置、信号復号回路及び方法
US7187739B2 (en) Timing recovery circuit
JP2002358734A (ja) データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置
US6603722B1 (en) System for reproducing data with increased accuracy by reducing difference between sampled and expected values
JPH1021651A (ja) 情報記録再生装置の余裕度検出装置
JP4480191B2 (ja) 位相固定ループ・システム
JP3129156B2 (ja) 位相検出方法およびその実施装置
JP3597433B2 (ja) データ再生システムにおけるクロック調整装置及び光ディスク装置
TW498637B (en) Adaptive equalizer circuit
US8085639B2 (en) Information reproducing device
JP3609721B2 (ja) デジタルデータ再生装置及びデジタルデータ再生方法
JP3883090B2 (ja) データ再生システムにおけるクロック調整装置
JP2830776B2 (ja) 高密度記録向けクロック抽出方式
JP2002358736A (ja) データ再生装置に用いられるクロック調整装置
JPH11330986A (ja) データ再生システム
JP2800758B2 (ja) クロック抽出回路
JP4645331B2 (ja) 信号処理装置、信号処理方法
JP3235725B2 (ja) 電圧制御発振回路と位相同期回路及び光ディスク装置
JP2001176208A (ja) 位相誤差検出器、同期クロック生成器および記録装置
JPH09106626A (ja) データ処理装置
JP2000195191A (ja) ディスク記憶装置の信号処理回路および信号処理方法
JP2007141330A (ja) 位相誤差検出回路、位相同期ループ回路および情報再生装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees