JP2002015528A - データ再生装置 - Google Patents
データ再生装置Info
- Publication number
- JP2002015528A JP2002015528A JP2000196999A JP2000196999A JP2002015528A JP 2002015528 A JP2002015528 A JP 2002015528A JP 2000196999 A JP2000196999 A JP 2000196999A JP 2000196999 A JP2000196999 A JP 2000196999A JP 2002015528 A JP2002015528 A JP 2002015528A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- signal
- reproducing apparatus
- leading edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 記録データからの再生信号の立ち上がり及び
立ち下がりに応じたサンプリングを可能とし、かつ、回
路構成を簡略化したデータ再生装置を提供する。 【解決手段】 量子化データに基づいて、再生信号の立
ち上がりを示す前エッジを検出し、該前エッジに同期し
たクロック信号を出力する前エッジクロック生成手段
と、上記再生信号の立ち下がりを示す後エッジを検出
し、該後エッジに同期したクロック信号を出力する後エ
ッジクロック生成手段と、上記再生信号の立ち上がり及
び立ち下がりを判定し、その判定結果に応じたゲート信
号を出力する判定手段と、上記ゲート信号に基づいて、
前エッジクロックと後エッジクロックとを切り換えるこ
とによって、サンプリングクロックを生成し出力する切
り換え手段と、上記サンプリングクロックをＡ／Ｄ変換
器に供給する供給手段とを有するようにしたデータ再生
装置にて達成される。
立ち下がりに応じたサンプリングを可能とし、かつ、回
路構成を簡略化したデータ再生装置を提供する。 【解決手段】 量子化データに基づいて、再生信号の立
ち上がりを示す前エッジを検出し、該前エッジに同期し
たクロック信号を出力する前エッジクロック生成手段
と、上記再生信号の立ち下がりを示す後エッジを検出
し、該後エッジに同期したクロック信号を出力する後エ
ッジクロック生成手段と、上記再生信号の立ち上がり及
び立ち下がりを判定し、その判定結果に応じたゲート信
号を出力する判定手段と、上記ゲート信号に基づいて、
前エッジクロックと後エッジクロックとを切り換えるこ
とによって、サンプリングクロックを生成し出力する切
り換え手段と、上記サンプリングクロックをＡ／Ｄ変換
器に供給する供給手段とを有するようにしたデータ再生
装置にて達成される。
Description
【０００１】
【発明の属する技術分野】本発明は、光磁気ディスク装
置等のデータ記録装置に適用される記録データを再生す
るデータ再生装置に係り、詳しくは、記録データからの
再生信号の立ち上がり及び立ち下がりに応じたサンプリ
ングを可能とし、かつ、回路構成を簡略化したデータ再
生装置を提供するものである。
置等のデータ記録装置に適用される記録データを再生す
るデータ再生装置に係り、詳しくは、記録データからの
再生信号の立ち上がり及び立ち下がりに応じたサンプリ
ングを可能とし、かつ、回路構成を簡略化したデータ再
生装置を提供するものである。
【０００２】
【従来の技術】ディジタル情報社会の進展に伴い、磁気
ディスクや光磁気ディスク等を利用したデータ再生装置
は、大容量、可換性、高信頼性等により、画像・イメー
ジ情報等の記録データ再生装置として、種々の分野で利
用が図られている。
ディスクや光磁気ディスク等を利用したデータ再生装置
は、大容量、可換性、高信頼性等により、画像・イメー
ジ情報等の記録データ再生装置として、種々の分野で利
用が図られている。
【０００３】環境温度の変化等によって光磁気ディスク
上に記録された各記録ピットが変化した場合においても
正確な記録データの再生を実現するため、従来のデータ
再生装置では、図１に示すように、光学系再生信号がア
ナログフロントエンド１１０からＡ／Ｄ変換器１１１及
び１１２に出力される。Ａ／Ｄ変換器１１１は、再生信
号波形の振幅を基準点に基づいて量子化し、量子化され
た値から立ち上がりを検出し立ち上がりに対応した前エ
ッジ検出信号を生成し復号処理を行なうＭＬ復号（最尤
復号）器１１２に出力する。ＭＬ復号器１１２は、前エ
ッジ検出信号に同期した前エッジ同期クロックに基づい
てサンプリングしたサンプル値を復号する。そして、Ｐ
ＬＬ回路１１３は、前エッジ検出信号に基づいて前エッ
ジ同期クロックを生成しＡ／Ｄ変換器１１１に供給す
る。同様に、Ａ／Ｄ変換器１２１も、再生信号波形の振
幅を基準点に基づいて量子化し、量子化された値から立
ち下がりを検出し、立ち下がりに対応した後エッジ検出
信号を生成し復号処理を行なうＭＬ復号（最尤復号）器
１２２に出力する。ＭＬ復号器１２２は、後エッジ検出
信号に同期した後エッジ同期クロックに基づいてサンプ
リングしたサンプル値を復号する。そして、ＰＬＬ回路
１２３は、後エッジ検出信号に基づいて後エッジ同期ク
ロックを生成しＡ／Ｄ変換器１２１に供給する。さら
に、データ合成回路１１４で、前エッジ同期クロックに
基づいてサンプリングし復号されたデータと後エッジ同
期クロックに基づいてサンプリングし復号されたデータ
とを合成し再生データとして出力する。
上に記録された各記録ピットが変化した場合においても
正確な記録データの再生を実現するため、従来のデータ
再生装置では、図１に示すように、光学系再生信号がア
ナログフロントエンド１１０からＡ／Ｄ変換器１１１及
び１１２に出力される。Ａ／Ｄ変換器１１１は、再生信
号波形の振幅を基準点に基づいて量子化し、量子化され
た値から立ち上がりを検出し立ち上がりに対応した前エ
ッジ検出信号を生成し復号処理を行なうＭＬ復号（最尤
復号）器１１２に出力する。ＭＬ復号器１１２は、前エ
ッジ検出信号に同期した前エッジ同期クロックに基づい
てサンプリングしたサンプル値を復号する。そして、Ｐ
ＬＬ回路１１３は、前エッジ検出信号に基づいて前エッ
ジ同期クロックを生成しＡ／Ｄ変換器１１１に供給す
る。同様に、Ａ／Ｄ変換器１２１も、再生信号波形の振
幅を基準点に基づいて量子化し、量子化された値から立
ち下がりを検出し、立ち下がりに対応した後エッジ検出
信号を生成し復号処理を行なうＭＬ復号（最尤復号）器
１２２に出力する。ＭＬ復号器１２２は、後エッジ検出
信号に同期した後エッジ同期クロックに基づいてサンプ
リングしたサンプル値を復号する。そして、ＰＬＬ回路
１２３は、後エッジ検出信号に基づいて後エッジ同期ク
ロックを生成しＡ／Ｄ変換器１２１に供給する。さら
に、データ合成回路１１４で、前エッジ同期クロックに
基づいてサンプリングし復号されたデータと後エッジ同
期クロックに基づいてサンプリングし復号されたデータ
とを合成し再生データとして出力する。
【０００４】このように、従来のデータ再生装置では、
記録ピットの前エッジ用と記録ピットの後エッジ用とで
それぞれＡ／Ｄ変換器、ＭＬ復号器及びＰＬＬ回路を備
えることで、記録データの正確な復調を実現してきた。
記録ピットの前エッジ用と記録ピットの後エッジ用とで
それぞれＡ／Ｄ変換器、ＭＬ復号器及びＰＬＬ回路を備
えることで、記録データの正確な復調を実現してきた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来におけるデータ再生装置では、前エッジ及び後エッジ
を独立に検出するため、個々にＡ／Ｄコンバータが使用
されていた。よって、各前エッジ及び後エッジ用の実装
部品の増加及び実装面積の増加によりコストが上がって
しまうという問題があった。
来におけるデータ再生装置では、前エッジ及び後エッジ
を独立に検出するため、個々にＡ／Ｄコンバータが使用
されていた。よって、各前エッジ及び後エッジ用の実装
部品の増加及び実装面積の増加によりコストが上がって
しまうという問題があった。
【０００６】また、ディジタル回路及びアナログ回路を
混在してＬＳＩ化する場合において、ゲート数が増大
し、それに伴って消費電力も増大するという問題があっ
た。
混在してＬＳＩ化する場合において、ゲート数が増大
し、それに伴って消費電力も増大するという問題があっ
た。
【０００７】よって、実装部品を最小数とし実装面積の
削減を図りコストを削減することが必要とされている。
削減を図りコストを削減することが必要とされている。
【０００８】そこで、本発明の第一の課題は、記録ピッ
トの前エッジ及び後エッジに応じたサンプリングを可能
とし、かつ、回路構成を簡略化したデータ再生装置を提
供することである。
トの前エッジ及び後エッジに応じたサンプリングを可能
とし、かつ、回路構成を簡略化したデータ再生装置を提
供することである。
【０００９】
【課題を解決するための手段】上記第一の課題を解決す
るため、本発明は、請求項１記載に記載されるように、
記録媒体の記録データを読み取った再生信号をＡ／Ｄ変
換器によって量子化し、その量子化データをディジタル
信号処理することによって該記録データを再生するデー
タ再生装置において、上記再生信号の立ち上がりを示す
前エッジに同期した前エッジクロック信号を生成する前
エッジクロック生成手段と、上記再生信号の立ち下がり
を示す後エッジに同期した後エッジクロック信号を生成
する後エッジクロック生成手段と、上記量子化データに
基づいて、上記再生信号の立ち上がり及び立ち下がりを
判定しつつ、その判定結果に応じたゲート信号を出力す
る判定手段と、上記ゲート信号に基づいて、上記前エッ
ジクロック生成手段によって生成された上記前エッジク
ロック信号と上記後エッジクロック生成手段によって生
成された上記後エッジクロック信号とを切り換えること
によって、サンプリングクロックを生成し出力する切り
換え手段と、上記切り換え手段によって出力される上記
サンプリングクロックを、上記Ａ／Ｄ変換器に供給する
供給手段とを有するようにしたデータ再生装置。
るため、本発明は、請求項１記載に記載されるように、
記録媒体の記録データを読み取った再生信号をＡ／Ｄ変
換器によって量子化し、その量子化データをディジタル
信号処理することによって該記録データを再生するデー
タ再生装置において、上記再生信号の立ち上がりを示す
前エッジに同期した前エッジクロック信号を生成する前
エッジクロック生成手段と、上記再生信号の立ち下がり
を示す後エッジに同期した後エッジクロック信号を生成
する後エッジクロック生成手段と、上記量子化データに
基づいて、上記再生信号の立ち上がり及び立ち下がりを
判定しつつ、その判定結果に応じたゲート信号を出力す
る判定手段と、上記ゲート信号に基づいて、上記前エッ
ジクロック生成手段によって生成された上記前エッジク
ロック信号と上記後エッジクロック生成手段によって生
成された上記後エッジクロック信号とを切り換えること
によって、サンプリングクロックを生成し出力する切り
換え手段と、上記切り換え手段によって出力される上記
サンプリングクロックを、上記Ａ／Ｄ変換器に供給する
供給手段とを有するようにしたデータ再生装置。
【００１０】このようなデータ再生装置では、１つのＡ
／Ｄ変換器のみで、再生信号の前エッジ及び後エッジに
同期して再生信号のサンプリングを行なうことができ
る。従って、回路構成を単純化することができる。
／Ｄ変換器のみで、再生信号の前エッジ及び後エッジに
同期して再生信号のサンプリングを行なうことができ
る。従って、回路構成を単純化することができる。
【００１１】上記ディジタル信号処理は、例えば、ＰＲ
ＭＬ方式によるビタビ復号等である。
ＭＬ方式によるビタビ復号等である。
【００１２】再生信号の前エッジ及び後エッジを検出す
ることができるという観点から、本発明は、請求項２に
記載されるように、請求項１記載のデータ再生装置にお
いて、上記前エッジクロック生成手段は、再生された再
生データと上記サンプリングクロックとの位相ズレに基
づいて検出された上記再生信号の前エッジに同期させた
クロックを前エッジクロック信号として生成し、上記後
エッジクロック生成手段は、上記再生データと上記サン
プリングクロックとの位相ズレに基づいて検出された上
記再生信号の後エッジに同期させたクロックを後エッジ
クロック信号として生成するように構成することができ
る。
ることができるという観点から、本発明は、請求項２に
記載されるように、請求項１記載のデータ再生装置にお
いて、上記前エッジクロック生成手段は、再生された再
生データと上記サンプリングクロックとの位相ズレに基
づいて検出された上記再生信号の前エッジに同期させた
クロックを前エッジクロック信号として生成し、上記後
エッジクロック生成手段は、上記再生データと上記サン
プリングクロックとの位相ズレに基づいて検出された上
記再生信号の後エッジに同期させたクロックを後エッジ
クロック信号として生成するように構成することができ
る。
【００１３】このようなデータ再生装置では、上記量子
化データと上記サンプリングクロックとの位相ズレに基
づいて、前エッジ及び後エッジとを検出することができ
る。従って、Ａ／Ｄ変換器を前エッジ用及び後エッジ用
にそれぞれ構成する必要がなく、１つのＡ／Ｄ変換器で
前エッジ及び後エッジの検出が行なえるため、回路構成
を単純化することができる。
化データと上記サンプリングクロックとの位相ズレに基
づいて、前エッジ及び後エッジとを検出することができ
る。従って、Ａ／Ｄ変換器を前エッジ用及び後エッジ用
にそれぞれ構成する必要がなく、１つのＡ／Ｄ変換器で
前エッジ及び後エッジの検出が行なえるため、回路構成
を単純化することができる。
【００１４】また、立ち上がり及び立ち下がりを判定す
るという観点から、本発明は、請求項３に記載されるよ
うに、請求項１記載のデータ再生装置において、上記判
定手段は、所定の基準値に基づいて、上記量子化データ
を判定するように構成される。
るという観点から、本発明は、請求項３に記載されるよ
うに、請求項１記載のデータ再生装置において、上記判
定手段は、所定の基準値に基づいて、上記量子化データ
を判定するように構成される。
【００１５】このようなデータ再生装置は、上記所定の
基準値に基づいて、再生信号の立ち上がり及び立ち下が
りの判定を行なう。
基準値に基づいて、再生信号の立ち上がり及び立ち下が
りの判定を行なう。
【００１６】上記所定の基準値に基づいて量子化データ
を判定するという観点から、本発明は、請求項３記載の
データ再生装置において、上記判定手段は、上記所定の
基準値が外部から設定可能なメモリを有し、該所定の基
準値を該メモリから読み込み上記量子化データを判定す
るように構成される。
を判定するという観点から、本発明は、請求項３記載の
データ再生装置において、上記判定手段は、上記所定の
基準値が外部から設定可能なメモリを有し、該所定の基
準値を該メモリから読み込み上記量子化データを判定す
るように構成される。
【００１７】このようなデータ再生装置は、メモリを有
することで、外部から上記所定の基準値の設定を可能と
する。
することで、外部から上記所定の基準値の設定を可能と
する。
【００１８】従って、再生信号を生成する該データ再生
装置の回路構成の前段の回路構成等に変更があった場
合、或いは、該データ再生装置の回路構成に変更があっ
た場合に、上記所定の基準値を再設定することができ
る。
装置の回路構成の前段の回路構成等に変更があった場
合、或いは、該データ再生装置の回路構成に変更があっ
た場合に、上記所定の基準値を再設定することができ
る。
【００１９】上記外部とは、例えば、ＣＰＵ等である。
【００２０】又は、立ち上がり及び立ち下がりを判定す
るという観点から、本発明は、請求項４に記載されるよ
うに、請求項１記載のデータ再生装置において、上記判
定手段は、上記Ａ／Ｄ変換器から上記量子化データのう
ち基準となるビット値を取得し、そのビット値に基づい
て該量子化データを判定するように構成される。
るという観点から、本発明は、請求項４に記載されるよ
うに、請求項１記載のデータ再生装置において、上記判
定手段は、上記Ａ／Ｄ変換器から上記量子化データのう
ち基準となるビット値を取得し、そのビット値に基づい
て該量子化データを判定するように構成される。
【００２１】このようなデータ再生装置は、該量子化デ
ータの基準ビット値に基づいて該量子化データを判定す
るため、単純な回路構成で判定することができる。
ータの基準ビット値に基づいて該量子化データを判定す
るため、単純な回路構成で判定することができる。
【００２２】更に、上記ゲート信号を同期させるという
観点から、本発明は、請求項５に記載されるように、請
求項１記載のデータ再生装置において、上記切り換え手
段は、所定量遅延させた上記ゲート信号に基づいて、上
記サンプリングクロック生成するように構成される。
観点から、本発明は、請求項５に記載されるように、請
求項１記載のデータ再生装置において、上記切り換え手
段は、所定量遅延させた上記ゲート信号に基づいて、上
記サンプリングクロック生成するように構成される。
【００２３】このようなデータ再生装置は、遅延したク
ロックに同期したゲート信号によってサンプリングクロ
ックが生成されるため、再生信号の立ち上がり時には、
前エッジクロックに応じてサンプリングし、再生信号の
立ち下がり時には、後エッジクロックに応じてサンプリ
ングすることができる。
ロックに同期したゲート信号によってサンプリングクロ
ックが生成されるため、再生信号の立ち上がり時には、
前エッジクロックに応じてサンプリングし、再生信号の
立ち下がり時には、後エッジクロックに応じてサンプリ
ングすることができる。
【００２４】従って、１つのサンプリングクロックのみ
でサンプリングが可能となり、回路構成を簡略化するこ
とができる。
でサンプリングが可能となり、回路構成を簡略化するこ
とができる。
【００２５】立ち上がり及び立ち下がりのサンプリング
を効果的に行なうという観点から、本発明は、請求項１
記載のデータ再生装置において、上記切り換え手段は、
上記前エッジクロック又は上記後エッジクロックのいず
れか一方を所定倍に逓倍する逓倍手段を有し、該逓倍手
段によって逓倍されたクロックに基づいて、上記ゲート
信号を同期させると共に所定クロック数遅延させるよう
に構成される。
を効果的に行なうという観点から、本発明は、請求項１
記載のデータ再生装置において、上記切り換え手段は、
上記前エッジクロック又は上記後エッジクロックのいず
れか一方を所定倍に逓倍する逓倍手段を有し、該逓倍手
段によって逓倍されたクロックに基づいて、上記ゲート
信号を同期させると共に所定クロック数遅延させるよう
に構成される。
【００２６】このようなデータ再生装置は、所定倍に遅
延したクロックに同期し、数クロック遅延させたゲート
信号によってサンプリングクロックが生成されるため、
再生信号の立ち上がり時に僅かに遅延して、前エッジク
ロックに応じてサンプリングし、再生信号の立ち下がり
時に僅かに遅延して、後エッジクロックに応じてサンプ
リングすることができる。
延したクロックに同期し、数クロック遅延させたゲート
信号によってサンプリングクロックが生成されるため、
再生信号の立ち上がり時に僅かに遅延して、前エッジク
ロックに応じてサンプリングし、再生信号の立ち下がり
時に僅かに遅延して、後エッジクロックに応じてサンプ
リングすることができる。
【００２７】従って、１つのサンプリングクロックのみ
でサンプリングが可能となり、回路構成を簡略化するこ
とができる。
でサンプリングが可能となり、回路構成を簡略化するこ
とができる。
【００２８】又は、立ち上がり及び立ち下がりのサンプ
リングを効果的に行なうという観点から、本発明は、請
求項１記載のデータ再生装置において、上記供給手段
は、上記Ａ／Ｄ変換器へ供給するサンプリングクロック
の位相調整を行なう位相調整手段を有するように構成さ
れる。
リングを効果的に行なうという観点から、本発明は、請
求項１記載のデータ再生装置において、上記供給手段
は、上記Ａ／Ｄ変換器へ供給するサンプリングクロック
の位相調整を行なう位相調整手段を有するように構成さ
れる。
【００２９】このようなデータ再生装置は、サンプリン
グクロックの位相調整を行なうため、サンプリングを適
切に行なうことができる。
グクロックの位相調整を行なうため、サンプリングを適
切に行なうことができる。
【００３０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００３１】図２は、データ再生装置の回路構成の例を
示す図である。
示す図である。
【００３２】図２において、このデータ再生装置は、記
録データからの光学系のアナログ再生信号を等化及び増
幅し供給するアナログフロントエンド１、Ａ／Ｄ変換器
２、ＭＬ復号器３、前エッジＰＬＬ４、後エッジＰＬＬ
６、Ａ／Ｄ変換器２から出力される量子化データと所定
のスライスレベルとを比較するディジタルコンパレータ
７、半周期遅らせるＦＦ（flip-flop）回路８、クロッ
クを切り換えるゲート信号を制御するＭＵＸ(multiplex
er)９、Ｄｅｌａｙ素子を用いて補償クロックを出力す
る位相調整回路１０、入力クロックを２逓倍する２逓倍
器１１とディジタルコンパレータ７によって比較するス
ライスレベルの設定をするメモリ１２とで構成される。
録データからの光学系のアナログ再生信号を等化及び増
幅し供給するアナログフロントエンド１、Ａ／Ｄ変換器
２、ＭＬ復号器３、前エッジＰＬＬ４、後エッジＰＬＬ
６、Ａ／Ｄ変換器２から出力される量子化データと所定
のスライスレベルとを比較するディジタルコンパレータ
７、半周期遅らせるＦＦ（flip-flop）回路８、クロッ
クを切り換えるゲート信号を制御するＭＵＸ(multiplex
er)９、Ｄｅｌａｙ素子を用いて補償クロックを出力す
る位相調整回路１０、入力クロックを２逓倍する２逓倍
器１１とディジタルコンパレータ７によって比較するス
ライスレベルの設定をするメモリ１２とで構成される。
【００３３】図２より、アナログフロントエンド１より
供給された再生信号は、Ａ／Ｄ変換器２によってアナロ
グの再生信号波形の振幅を基準点に基づいて量子化さ
れ、量子化された量子化データがＭＬ復号器３に供給さ
れると共に、ディジタルコンパレータ７にも供給され
る。
供給された再生信号は、Ａ／Ｄ変換器２によってアナロ
グの再生信号波形の振幅を基準点に基づいて量子化さ
れ、量子化された量子化データがＭＬ復号器３に供給さ
れると共に、ディジタルコンパレータ７にも供給され
る。
【００３４】ＭＬ復号器３は、ＭＬ（Most likelihoo
d）に基づいたビタビ復号等のディジタル処理に従っ
て、前エッジ検出信号又は後エッジ検出信号に同期し位
相調整されたサンプリングクロックに基づいてサンプリ
ングされたサンプル値の復号を行い再生データとして出
力する。一方で、ＭＬ復号器３は、該再生データとサン
プリングクロックとの位相ズレを検出し、その検出結果
に基づいて、再生信号の立ち上がりに対応した前エッジ
検出信号を前エッジＰＬＬ４及び２逓倍器１１へ出力
し、立ち下がりに対応した後エッジ検出信号を後エッジ
ＰＬＬ６へ出力する。
d）に基づいたビタビ復号等のディジタル処理に従っ
て、前エッジ検出信号又は後エッジ検出信号に同期し位
相調整されたサンプリングクロックに基づいてサンプリ
ングされたサンプル値の復号を行い再生データとして出
力する。一方で、ＭＬ復号器３は、該再生データとサン
プリングクロックとの位相ズレを検出し、その検出結果
に基づいて、再生信号の立ち上がりに対応した前エッジ
検出信号を前エッジＰＬＬ４及び２逓倍器１１へ出力
し、立ち下がりに対応した後エッジ検出信号を後エッジ
ＰＬＬ６へ出力する。
【００３５】前エッジＰＬＬ４は、ＭＬ復号器３によっ
て供給された前エッジ検出信号に基づいて前エッジ同期
クロックＬ−ＣＬＫを生成し、ＭＵＸ９へ供給する。同
様に、後エッジＰＬＬ６は、ＭＬ復号器３によって供給
された後エッジ検出信号に基づいて後エッジ同期クロッ
クＴ−ＣＬＫを生成し、ＭＵＸ９へ供給する。
て供給された前エッジ検出信号に基づいて前エッジ同期
クロックＬ−ＣＬＫを生成し、ＭＵＸ９へ供給する。同
様に、後エッジＰＬＬ６は、ＭＬ復号器３によって供給
された後エッジ検出信号に基づいて後エッジ同期クロッ
クＴ−ＣＬＫを生成し、ＭＵＸ９へ供給する。
【００３６】一方で、Ａ／Ｄ変換器２で量子化された量
子化データは、ディジタルコンパレータ７でメモリ１２
に設定された基準レベルに基づいてクロックマスク信号
を生成しＦＦ回路８に出力する。基準レベルは、例え
ば、量子化データの中央部分を示すデータである。
子化データは、ディジタルコンパレータ７でメモリ１２
に設定された基準レベルに基づいてクロックマスク信号
を生成しＦＦ回路８に出力する。基準レベルは、例え
ば、量子化データの中央部分を示すデータである。
【００３７】ＦＦ回路８は、２逓倍器１１によって２逓
倍された前エッジ同期クロックＬ−ＣＬＫを半周期ずら
してクロックマスク信号を同期させたクロックマスク信
号をＭＵＸ９に供給する。
倍された前エッジ同期クロックＬ−ＣＬＫを半周期ずら
してクロックマスク信号を同期させたクロックマスク信
号をＭＵＸ９に供給する。
【００３８】ＭＵＸ９は、例えば、供給されたクロック
マスク信号がＬｏｗの場合は前エッジ同期クロックＬ−
ＣＬＫのゲートを開き、Ｈｉｇｈの場合は後エッジ同期
クロックＴ−ＣＬＫのゲートを開くようにゲートの切り
換えを行ないながらクロック信号を出力する。
マスク信号がＬｏｗの場合は前エッジ同期クロックＬ−
ＣＬＫのゲートを開き、Ｈｉｇｈの場合は後エッジ同期
クロックＴ−ＣＬＫのゲートを開くようにゲートの切り
換えを行ないながらクロック信号を出力する。
【００３９】位相調整回路１０は、例えば、Delay素子
を用いた位相調整回路であり、ＭＵＸ９で出力された最
終段のクロックの位相を微調整することによって、補償
されたエッジクロックを出力させることが可能である。
を用いた位相調整回路であり、ＭＵＸ９で出力された最
終段のクロックの位相を微調整することによって、補償
されたエッジクロックを出力させることが可能である。
【００４０】位相調整回路１０で位相調整によって補償
されたクロックは、Ａ／Ｄ変換器２に入力され、再生信
号をサンプリングするためのサンプリングクロックとし
て使用される。ＭＬ復号器３において、再生信号の立ち
上がり時には前エッジに同期して及び立ち下がり時には
後エッジに同期してサンプリングが行なわれ、サンプル
値に基づいて復号することによって再生データが出力さ
れる。
されたクロックは、Ａ／Ｄ変換器２に入力され、再生信
号をサンプリングするためのサンプリングクロックとし
て使用される。ＭＬ復号器３において、再生信号の立ち
上がり時には前エッジに同期して及び立ち下がり時には
後エッジに同期してサンプリングが行なわれ、サンプル
値に基づいて復号することによって再生データが出力さ
れる。
【００４１】上述より、Ａ／Ｄ変換器２で量子化された
量子データを用いて、ディジタルコンパレータ７がクロ
ックマスク信号を生成することにより、Ａ／Ｄ変換器２
の共有を可能とすることができる。従って、回路構成を
簡単な構成とすることができる。
量子データを用いて、ディジタルコンパレータ７がクロ
ックマスク信号を生成することにより、Ａ／Ｄ変換器２
の共有を可能とすることができる。従って、回路構成を
簡単な構成とすることができる。
【００４２】また、上記構成とすることによって、復号
処理部のＭＬ復号器３を１つの回路とすることが可能で
ある。また、Ａ／Ｄ変換器２を共有し、前エッジ用と後
エッジ用とにそれぞれＭＬ復号器３を有する構成として
も良い。
処理部のＭＬ復号器３を１つの回路とすることが可能で
ある。また、Ａ／Ｄ変換器２を共有し、前エッジ用と後
エッジ用とにそれぞれＭＬ復号器３を有する構成として
も良い。
【００４３】上述において、前エッジ同期クロックＬ−
ＣＬＫは、２以上のＮ逓倍にしても良く、その場合、例
えば、ＦＦ８で１／Ｎ周期ずらしたクロックマスク信号
をＭＵＸ９に供給する。
ＣＬＫは、２以上のＮ逓倍にしても良く、その場合、例
えば、ＦＦ８で１／Ｎ周期ずらしたクロックマスク信号
をＭＵＸ９に供給する。
【００４４】また、メモリ１２を有することによって、
上記構成回路がＬＳＩ化した場合に、回路構成に応じて
ＣＰＵから基準値を設定することが可能となる。
上記構成回路がＬＳＩ化した場合に、回路構成に応じて
ＣＰＵから基準値を設定することが可能となる。
【００４５】次に、Ａ／Ｄ変換器２を共有した他の例を
説明する。
説明する。
【００４６】図３は、データ再生装置の回路構成の他の
例を示す図である。
例を示す図である。
【００４７】図３より、このデータ再生装置は、記録デ
ータからの光学系のアナログ再生信号を等化及び増幅し
供給するアナログフロントエンド１、Ａ／Ｄ変換器２、
ＭＬ復号器３、前エッジＰＬＬ４、後エッジＰＬＬ
６、、半周期遅らせるＦＦ（flip-flop）回路８、クロ
ックを切り換えるゲート信号を制御するＭＵＸ(multipl
exer)９、Ｄｅｌａｙ素子を用いて補償クロックを出力
する位相調整回路１０、入力クロックを２逓倍する２逓
倍器１１、Ａ／Ｄ変換器２から出力される量子化データ
から所定ｂｉｔを抜き出しマスクゲート信号を生成する
ｂｉｔ抜き出しマスクゲート信号生成回路１４とで構成
される。
ータからの光学系のアナログ再生信号を等化及び増幅し
供給するアナログフロントエンド１、Ａ／Ｄ変換器２、
ＭＬ復号器３、前エッジＰＬＬ４、後エッジＰＬＬ
６、、半周期遅らせるＦＦ（flip-flop）回路８、クロ
ックを切り換えるゲート信号を制御するＭＵＸ(multipl
exer)９、Ｄｅｌａｙ素子を用いて補償クロックを出力
する位相調整回路１０、入力クロックを２逓倍する２逓
倍器１１、Ａ／Ｄ変換器２から出力される量子化データ
から所定ｂｉｔを抜き出しマスクゲート信号を生成する
ｂｉｔ抜き出しマスクゲート信号生成回路１４とで構成
される。
【００４８】図３中、図２と同一部分には同一符号を付
し、その説明は省略する。
し、その説明は省略する。
【００４９】図３において、マスクゲート信号生成回路
１４は、再生信号を量子化するＡ／Ｄ変換器２の内部回
路から、量子化データの中央部分に相当するｂｉｔ値を
基準レベルとしてマスクゲート信号を生成する。生成さ
れたマスクゲート信号は、ＦＦ回路８によって、２逓倍
器１１で２逓倍された前エッジ同期クロックに基づいて
半周期ずらされ、ＭＵＸ９に出力される。図２に示され
る回路構成での処理と同様に、ＭＵＸ９は、供給された
マスクゲート信号に基づいて、前エッジ同期クロックＬ
−ＣＬＫと後エッジ同期クロックＴ−ＣＬＫの各ゲート
を制御し、出力された信号はサンプリングクロックとし
て位相調整回路１０を経由してＡ／Ｄ変換器２に供給さ
れる。
１４は、再生信号を量子化するＡ／Ｄ変換器２の内部回
路から、量子化データの中央部分に相当するｂｉｔ値を
基準レベルとしてマスクゲート信号を生成する。生成さ
れたマスクゲート信号は、ＦＦ回路８によって、２逓倍
器１１で２逓倍された前エッジ同期クロックに基づいて
半周期ずらされ、ＭＵＸ９に出力される。図２に示され
る回路構成での処理と同様に、ＭＵＸ９は、供給された
マスクゲート信号に基づいて、前エッジ同期クロックＬ
−ＣＬＫと後エッジ同期クロックＴ−ＣＬＫの各ゲート
を制御し、出力された信号はサンプリングクロックとし
て位相調整回路１０を経由してＡ／Ｄ変換器２に供給さ
れる。
【００５０】よって、Ａ／Ｄ変換器２の内部回路から量
子化データの中央部分に相当するｂｉｔを抜き出し、前
エッジ同期クロックＬ−ＣＬＫと後エッジ同期クロック
Ｔ−ＣＬＫの切り換えを行なうマスクゲート信号を生成
することができるため、Ａ／Ｄ変換器２の共有化を実現
することができる。さらに、回路構成の単純化を実現で
きる。
子化データの中央部分に相当するｂｉｔを抜き出し、前
エッジ同期クロックＬ−ＣＬＫと後エッジ同期クロック
Ｔ−ＣＬＫの切り換えを行なうマスクゲート信号を生成
することができるため、Ａ／Ｄ変換器２の共有化を実現
することができる。さらに、回路構成の単純化を実現で
きる。
【００５１】図４は、Ａ／Ｄ変換器の内部回路の構成と
ｂｉｔ抜き出しの例を示す図である。
ｂｉｔ抜き出しの例を示す図である。
【００５２】図４より、抵抗器Ｒ、比較器及びＡＮＤ回
路を量子化の大きさに応じて複数個とエンコーダを設
け、アナログフロントエンドから供給される再生信号の
電圧Ｖｉｎを基準電圧Ｖｍａｘと比較することによって
量子化するＡ／Ｄ変換器２において、量子化データの中
央部分に相当するｂｉｔのみを取り出せるように構成さ
れる。
路を量子化の大きさに応じて複数個とエンコーダを設
け、アナログフロントエンドから供給される再生信号の
電圧Ｖｉｎを基準電圧Ｖｍａｘと比較することによって
量子化するＡ／Ｄ変換器２において、量子化データの中
央部分に相当するｂｉｔのみを取り出せるように構成さ
れる。
【００５３】図４に示されるように、簡単な配線を行な
うのみで、Ａ／Ｄ変換器２の共有を実現することができ
る。
うのみで、Ａ／Ｄ変換器２の共有を実現することができ
る。
【００５４】図５は、タイミングチャートの例を示す図
である。
である。
【００５５】図５（Ａ）は、Ａ／Ｄ変換器１で量子化さ
れた量子化データの例を示す。白丸（○）は図５（Ｅ）
に示される前エッジ同期クロックＬ−ＣＬＫに応じてサ
ンプルされた場合のサンプル点を示し、黒丸（●）は図
５（Ｆ）に示される後エッジ同期クロックＴ−ＣＬＫに
応じてサンプルされた場合のサンプル点を示す。
れた量子化データの例を示す。白丸（○）は図５（Ｅ）
に示される前エッジ同期クロックＬ−ＣＬＫに応じてサ
ンプルされた場合のサンプル点を示し、黒丸（●）は図
５（Ｆ）に示される後エッジ同期クロックＴ−ＣＬＫに
応じてサンプルされた場合のサンプル点を示す。
【００５６】図５（Ｂ）は、ディジタルコンパレータ７
又はマスクゲート信号生成回路１４出力されるマスクゲ
ート用信号の例を示す。図５（Ｂ）において、例えば、
出力がＨｉｇｈの場合は後エッジを示し、Ｌｏｗの場合
は、前エッジを示す。
又はマスクゲート信号生成回路１４出力されるマスクゲ
ート用信号の例を示す。図５（Ｂ）において、例えば、
出力がＨｉｇｈの場合は後エッジを示し、Ｌｏｗの場合
は、前エッジを示す。
【００５７】図５（Ｃ）は、２逓倍器１１の出力の例を
示す。２逓倍器１１は、図５（Ｅ）に示す前エッジ同期
クロックＬ−ＣＬＫを２逓倍して出力する。
示す。２逓倍器１１は、図５（Ｅ）に示す前エッジ同期
クロックＬ−ＣＬＫを２逓倍して出力する。
【００５８】図５（Ｄ）は、ＦＦ８の出力の例を示す。
図５（Ｃ）の２逓倍器１１の出力に同期して、図５
（Ｂ）に示すマスクゲート用信号が前エッジ同期クロッ
クＬ−ＣＬＫに対し半周期遅れるように出力する。
図５（Ｃ）の２逓倍器１１の出力に同期して、図５
（Ｂ）に示すマスクゲート用信号が前エッジ同期クロッ
クＬ−ＣＬＫに対し半周期遅れるように出力する。
【００５９】図５（Ｇ）は、ＭＵＸ９による論理後のサ
ンプリングクロックの例を示す図である。図５（Ｄ）に
示すＦＦ８で出力されるマスクゲート用信号に基づいて
前エッジ同期クロックＬ−ＣＬＫと後エッジ同期クロッ
クＴ−ＣＬＫを切り換えて出力されたサンプリングクロ
ックの例において、前エッジ同期クロックＬ−ＣＬＫの
出力は“Ｌ”、後エッジ同期クロックＴ−ＣＬＫの出力
は“Ｔ”で示される。
ンプリングクロックの例を示す図である。図５（Ｄ）に
示すＦＦ８で出力されるマスクゲート用信号に基づいて
前エッジ同期クロックＬ−ＣＬＫと後エッジ同期クロッ
クＴ−ＣＬＫを切り換えて出力されたサンプリングクロ
ックの例において、前エッジ同期クロックＬ−ＣＬＫの
出力は“Ｌ”、後エッジ同期クロックＴ−ＣＬＫの出力
は“Ｔ”で示される。
【００６０】図５（Ｈ）は、図５（Ｇ）のサンプリング
クロックに基づいてサンプルされた量子化データの例を
示す。該サンプリングクロックに基づいてサンプルされ
た場合、前エッジ同期クロックＬ−ＣＬＫの出力による
サンプル点が白丸（○）で示され、後エッジ同期クロッ
クＴ−ＣＬＫの出力によるサンプル点が黒丸（●）で示
される。
クロックに基づいてサンプルされた量子化データの例を
示す。該サンプリングクロックに基づいてサンプルされ
た場合、前エッジ同期クロックＬ−ＣＬＫの出力による
サンプル点が白丸（○）で示され、後エッジ同期クロッ
クＴ−ＣＬＫの出力によるサンプル点が黒丸（●）で示
される。
【００６１】上記図２及び図３に示されるデータ再生装
置の回路構成において、クロックの別のハザード対策と
して、クロックが重なった場合は、モノマルチ等を用い
てクロックを１つにし、ハザードをマスクするようにす
ることも可能である。例えば、図５のタイムチャートに
おいて、図５（Ｅ）に示す前エッジ同期クロックのエッ
ジと図５（Ｆ）に示す後エッジ同期クロックのエッジの
出かたが重なった場合、或いは、微小なずれしかなくほ
とんど同時の場合、図５（Ｄ）に示すＦＦ８で出力され
るマスクゲート用信号のタイミングによっては、前エッ
ジ同期クロックと後エッジ同期クロックが、ずれが微小
のために同時に出力される場合がある。モノマルチ等を
使用し１クロック以内で、ある程度マスクゲート用信号
のＨｉｇｈ部分（後エッジ同期クロックの出力部分）を
拡張することによって、前エッジ同期クロックと後エッ
ジ同期クロックのずれが微小なために生じるクロックハ
ザードをマスクすることができる。拡張時間は、任意に
可変可能であり、クロックのエッジを検出してから拡張
することで、ハザードをマスクする動作とする。
置の回路構成において、クロックの別のハザード対策と
して、クロックが重なった場合は、モノマルチ等を用い
てクロックを１つにし、ハザードをマスクするようにす
ることも可能である。例えば、図５のタイムチャートに
おいて、図５（Ｅ）に示す前エッジ同期クロックのエッ
ジと図５（Ｆ）に示す後エッジ同期クロックのエッジの
出かたが重なった場合、或いは、微小なずれしかなくほ
とんど同時の場合、図５（Ｄ）に示すＦＦ８で出力され
るマスクゲート用信号のタイミングによっては、前エッ
ジ同期クロックと後エッジ同期クロックが、ずれが微小
のために同時に出力される場合がある。モノマルチ等を
使用し１クロック以内で、ある程度マスクゲート用信号
のＨｉｇｈ部分（後エッジ同期クロックの出力部分）を
拡張することによって、前エッジ同期クロックと後エッ
ジ同期クロックのずれが微小なために生じるクロックハ
ザードをマスクすることができる。拡張時間は、任意に
可変可能であり、クロックのエッジを検出してから拡張
することで、ハザードをマスクする動作とする。
【００６２】上述により、Ａ／Ｄ変換器２を共有し、か
つ、記録ピットの前エッジ及び後エッジに同期したクロ
ックに応じた従来と同等の前後エッジ独立の検出を可能
とし環境温度の変化等に影響されない記録データの正確
な復調を実現することができる。
つ、記録ピットの前エッジ及び後エッジに同期したクロ
ックに応じた従来と同等の前後エッジ独立の検出を可能
とし環境温度の変化等に影響されない記録データの正確
な復調を実現することができる。
【００６３】Ａ／Ｄ変換器２の共有を可能とすること
で、ＬＳＩ化した場合のゲート数の削減を可能とする。
で、ＬＳＩ化した場合のゲート数の削減を可能とする。
【００６４】また、ＭＬ復号器３において、１つのサン
プリングクロックで記録ピットの前エッジ及び後エッジ
に応じたサンプリングを可能とすることができる。従っ
て、従来のデータ再生装置におけるデータ合成を不要と
する。
プリングクロックで記録ピットの前エッジ及び後エッジ
に応じたサンプリングを可能とすることができる。従っ
て、従来のデータ再生装置におけるデータ合成を不要と
する。
【００６５】なお、上記例において、図２に示すＭＬ復
号器３及び前エッジＰＬＬ４が請求項１の前エッジクロ
ック生成手段に対応し、図２に示すＭＬ復号器３及び後
エッジＰＬＬ６が請求項１の後エッジクロック生成手段
に対応する。
号器３及び前エッジＰＬＬ４が請求項１の前エッジクロ
ック生成手段に対応し、図２に示すＭＬ復号器３及び後
エッジＰＬＬ６が請求項１の後エッジクロック生成手段
に対応する。
【００６６】また、図２に示すディジタルコンパレータ
７、また、図３に示すマスクゲート信号生成回路１４が
請求項１の判定手段に対応する。
７、また、図３に示すマスクゲート信号生成回路１４が
請求項１の判定手段に対応する。
【００６７】更に、図２に示す２逓倍器１１と、ＦＦ回
路８と、ＭＵＸ９とが請求項１の切り換え手段に対応す
る。
路８と、ＭＵＸ９とが請求項１の切り換え手段に対応す
る。
【００６８】また、図２に示す位相調整回路１０が請求
項１の供給手段に対応する。
項１の供給手段に対応する。
【００６９】また、以下に付記を記す。 （付記１） 記録媒体の記録データを読み取った再生信
号をＡ／Ｄ変換器によって量子化し、その量子化データ
をディジタル信号処理することによって該記録データを
再生するデータ再生装置において、上記再生信号の立ち
上がりを示す前エッジに同期した前エッジクロック信号
を生成する前エッジクロック生成手段と、上記再生信号
の立ち下がりを示す後エッジに同期した後エッジクロッ
ク信号を生成する後エッジクロック生成手段と、上記量
子化データに基づいて、上記再生信号の立ち上がり及び
立ち下がりを判定しつつ、その判定結果に応じたゲート
信号を出力する判定手段と、上記ゲート信号に基づい
て、上記前エッジクロック生成手段によって生成された
上記前エッジクロック信号と上記後エッジクロック生成
手段によって生成された上記後エッジクロック信号とを
切り換えることによって、サンプリングクロックを生成
し出力する切り換え手段と、上記切り換え手段によって
出力される上記サンプリングクロックを、上記Ａ／Ｄ変
換器に供給する供給手段とを有するようにしたデータ再
生装置。（１） （付記２） 付記１記載のデータ再生装置において、上
記前エッジクロック生成手段は、再生された再生データ
と上記サンプリングクロックとの位相ズレに基づいて検
出された上記再生信号の前エッジに同期させたクロック
を前エッジクロック信号として生成し、上記後エッジク
ロック生成手段は、上記再生データと上記サンプリング
クロックとの位相ズレに基づいて検出された上記再生信
号の後エッジに同期させたクロックを後エッジクロック
信号として生成するようにしたデータ再生装置。（２） （付記３） 付記１記載のデータ再生装置において、上
記判定手段は、所定の基準値に基づいて、上記量子化デ
ータを判定するようにしたデータ再生装置。（３） （付記４） 付記３記載のデータ再生装置において、上
記判定手段は、上記所定の基準値が外部から設定可能な
メモリを有し、該所定の基準値を該メモリから読み込み
上記量子化データを判定するようにしたデータ再生装
置。 （付記５） 付記１記載のデータ再生装置において、上
記判定手段は、上記Ａ／Ｄ変換器から上記量子化データ
のうち基準となるビット値を取得し、そのビット値に基
づいて該量子化データを判定するようにしたデータ再生
装置。（４） （付記６） 付記１記載のデータ再生装置において、上
記切り換え手段は、所定量遅延させた上記ゲート信号に
基づいて、上記サンプリングクロック生成するようにし
たデータ再生装置。（５） （付記７） 付記１記載のデータ再生装置において、上
記切り換え手段は、上記前エッジクロック又は上記後エ
ッジクロックのいずれか一方を所定倍に逓倍する逓倍手
段を有し、該逓倍手段によって逓倍されたクロックに基
づいて、上記ゲート信号を同期させると共に所定クロッ
ク数遅延させるようにしたデータ再生装置。 （付記８） 付記１記載のデータ再生装置において、上
記供給手段は、上記Ａ／Ｄ変換器へ供給するサンプリン
グクロックの位相調整を行なう位相調整手段を有するよ
うにしたデータ再生装置。
号をＡ／Ｄ変換器によって量子化し、その量子化データ
をディジタル信号処理することによって該記録データを
再生するデータ再生装置において、上記再生信号の立ち
上がりを示す前エッジに同期した前エッジクロック信号
を生成する前エッジクロック生成手段と、上記再生信号
の立ち下がりを示す後エッジに同期した後エッジクロッ
ク信号を生成する後エッジクロック生成手段と、上記量
子化データに基づいて、上記再生信号の立ち上がり及び
立ち下がりを判定しつつ、その判定結果に応じたゲート
信号を出力する判定手段と、上記ゲート信号に基づい
て、上記前エッジクロック生成手段によって生成された
上記前エッジクロック信号と上記後エッジクロック生成
手段によって生成された上記後エッジクロック信号とを
切り換えることによって、サンプリングクロックを生成
し出力する切り換え手段と、上記切り換え手段によって
出力される上記サンプリングクロックを、上記Ａ／Ｄ変
換器に供給する供給手段とを有するようにしたデータ再
生装置。（１） （付記２） 付記１記載のデータ再生装置において、上
記前エッジクロック生成手段は、再生された再生データ
と上記サンプリングクロックとの位相ズレに基づいて検
出された上記再生信号の前エッジに同期させたクロック
を前エッジクロック信号として生成し、上記後エッジク
ロック生成手段は、上記再生データと上記サンプリング
クロックとの位相ズレに基づいて検出された上記再生信
号の後エッジに同期させたクロックを後エッジクロック
信号として生成するようにしたデータ再生装置。（２） （付記３） 付記１記載のデータ再生装置において、上
記判定手段は、所定の基準値に基づいて、上記量子化デ
ータを判定するようにしたデータ再生装置。（３） （付記４） 付記３記載のデータ再生装置において、上
記判定手段は、上記所定の基準値が外部から設定可能な
メモリを有し、該所定の基準値を該メモリから読み込み
上記量子化データを判定するようにしたデータ再生装
置。 （付記５） 付記１記載のデータ再生装置において、上
記判定手段は、上記Ａ／Ｄ変換器から上記量子化データ
のうち基準となるビット値を取得し、そのビット値に基
づいて該量子化データを判定するようにしたデータ再生
装置。（４） （付記６） 付記１記載のデータ再生装置において、上
記切り換え手段は、所定量遅延させた上記ゲート信号に
基づいて、上記サンプリングクロック生成するようにし
たデータ再生装置。（５） （付記７） 付記１記載のデータ再生装置において、上
記切り換え手段は、上記前エッジクロック又は上記後エ
ッジクロックのいずれか一方を所定倍に逓倍する逓倍手
段を有し、該逓倍手段によって逓倍されたクロックに基
づいて、上記ゲート信号を同期させると共に所定クロッ
ク数遅延させるようにしたデータ再生装置。 （付記８） 付記１記載のデータ再生装置において、上
記供給手段は、上記Ａ／Ｄ変換器へ供給するサンプリン
グクロックの位相調整を行なう位相調整手段を有するよ
うにしたデータ再生装置。
【００７０】
【発明の効果】以上、説明してきたように、請求項１乃
至５記載の本願発明によれば、Ａ／Ｄ変換器及び復号器
を共有しつつ、記録ピットの各前エッジ及び後エッジに
同期したクロックに基づいて、記録データを再生するこ
とができる。
至５記載の本願発明によれば、Ａ／Ｄ変換器及び復号器
を共有しつつ、記録ピットの各前エッジ及び後エッジに
同期したクロックに基づいて、記録データを再生するこ
とができる。
【００７１】従って、回路構成は簡略化されため、実装
面積及び実装回路部品の削減を実現し、また、回路構成
にかかるコスト及び消費電力の削減も効果的に行なうこ
とができる。
面積及び実装回路部品の削減を実現し、また、回路構成
にかかるコスト及び消費電力の削減も効果的に行なうこ
とができる。
【００７２】また、ディジタル及びアナログ混在のＬＳ
Ｉ化においても、ゲート数の削減が可能となる。
Ｉ化においても、ゲート数の削減が可能となる。
【図１】図１は、従来のデータ再生処理の原理を示す図
である。
である。
【図２】図２は、データ再生装置の回路構成の例を示す
図である。
図である。
【図３】図３は、データ再生装置の回路構成の他の例を
示す図である。
示す図である。
【図４】図４は、Ａ／Ｄ変換器の内部回路の構成とｂｉ
ｔ抜き出しの例を示す図である。
ｔ抜き出しの例を示す図である。
【図５】図５は、タイミングチャートの例を示す図であ
る。
る。
２ Ａ／Ｄ変換器 ３ ＭＬ復号器 ４ 前エッジＰＬＬ ６ 後エッジＰＬＬ ７ ディジタルコンパレータ ８ ＦＦ回路 ９ マルチプレクサＭＵＸ １０ 位相調整回路 １１ ２逓倍器 １２ メモリ １４ マスクゲート信号生成回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 7/033 Ｈ０４Ｌ 7/02 Ｂ (72)発明者 濱田 研一 兵庫県加東郡社町佐保35番（番地なし） 富士通周辺機株式会社内 (72)発明者 田口 雅一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5D044 AB07 BC01 BC06 CC04 EF01 FG05 GL32 GM12 GM13 GM16 5K047 AA16 CC12 GG09 GG24 GG42 KK02 MM28 MM36 MM40 MM45 MM47
Claims (5)
- 【請求項１】 記録媒体の記録データを読み取った再生
信号をＡ／Ｄ変換器によって量子化し、その量子化デー
タをディジタル信号処理することによって該記録データ
を再生するデータ再生装置において、 上記再生信号の立ち上がりを示す前エッジに同期した前
エッジクロック信号を生成する前エッジクロック生成手
段と、 上記再生信号の立ち下がりを示す後エッジに同期した後
エッジクロック信号を生成する後エッジクロック生成手
段と、 上記量子化データに基づいて、上記再生信号の立ち上が
り及び立ち下がりを判定しつつ、その判定結果に応じた
ゲート信号を出力する判定手段と、 上記ゲート信号に基づいて、上記前エッジクロック生成
手段によって生成された上記前エッジクロック信号と上
記後エッジクロック生成手段によって生成された上記後
エッジクロック信号とを切り換えることによって、サン
プリングクロックを生成し出力する切り換え手段と、 上記切り換え手段によって出力される上記サンプリング
クロックを、上記Ａ／Ｄ変換器に供給する供給手段とを
有するようにしたデータ再生装置。 - 【請求項２】 請求項１記載のデータ再生装置におい
て、 上記前エッジクロック生成手段は、再生された再生デー
タと上記サンプリングクロックとの位相ズレに基づいて
検出された上記再生信号の前エッジに同期させたクロッ
クを前エッジクロック信号として生成し、 上記後エッジクロック生成手段は、上記再生データと上
記サンプリングクロックとの位相ズレに基づいて検出さ
れた上記再生信号の後エッジに同期させたクロックを後
エッジクロック信号として生成するようにしたデータ再
生装置。 - 【請求項３】 請求項１記載のデータ再生装置におい
て、 上記判定手段は、所定の基準値に基づいて、上記量子化
データを判定するようにしたデータ再生装置。 - 【請求項４】 請求項１記載のデータ再生装置におい
て、 上記判定手段は、上記Ａ／Ｄ変換器から上記量子化デー
タのうち基準となるビット値を取得し、そのビット値に
基づいて該量子化データを判定するようにしたデータ再
生装置。 - 【請求項５】 請求項１記載のデータ再生装置におい
て、 上記切り換え手段は、所定量遅延させた上記ゲート信号
に基づいて、上記サンプリングクロック生成するように
したデータ再生装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196999A JP2002015528A (ja) | 2000-06-29 | 2000-06-29 | データ再生装置 |
| US09/774,100 US6603419B2 (en) | 2000-06-29 | 2001-01-31 | Data reproduction device with simplified circuit structure |
| US10/331,552 US6680684B2 (en) | 2000-06-29 | 2002-12-31 | Data reproduction device with simplified circuit structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196999A JP2002015528A (ja) | 2000-06-29 | 2000-06-29 | データ再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002015528A true JP2002015528A (ja) | 2002-01-18 |
Family
ID=18695390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000196999A Pending JP2002015528A (ja) | 2000-06-29 | 2000-06-29 | データ再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6603419B2 (ja) |
| JP (1) | JP2002015528A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3917827B2 (ja) * | 2001-05-24 | 2007-05-23 | 富士通株式会社 | データ再生装置 |
| JP4100878B2 (ja) * | 2001-05-31 | 2008-06-11 | 富士通株式会社 | データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 |
| DE60122902D1 (de) * | 2001-10-29 | 2006-10-19 | Dialog Semiconductor Gmbh | Hochgenaue Schutzschaltung mit geringer Leistungsaufnahme für Lithiumbatterie |
| TWI275254B (en) * | 2005-05-17 | 2007-03-01 | Cheertek Inc | Digital data slicing circuit and slicing method |
| JP4658097B2 (ja) * | 2006-07-27 | 2011-03-23 | パナソニック株式会社 | パルス同期復調装置 |
| JP2011233140A (ja) * | 2010-04-08 | 2011-11-17 | Canon Inc | 消費電力及びノイズを低減可能な制御装置 |
| CN113541852B (zh) * | 2020-03-31 | 2022-06-10 | 华为技术有限公司 | 信号解码方法、解码电路及手写笔 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0319245B1 (en) * | 1987-12-01 | 1994-06-08 | Matsushita Electric Industrial Co., Ltd. | Optical information recording apparatus |
| JPH0574057A (ja) | 1991-09-18 | 1993-03-26 | Nec Corp | 光記憶再生装置 |
| US5598389A (en) * | 1993-09-03 | 1997-01-28 | Olympus Optical Co., Ltd. | Signal detector for an optical information reproducing apparatus |
| JPH08163399A (ja) * | 1994-12-02 | 1996-06-21 | Matsushita Electric Ind Co Ltd | ディジタル信号の位相差吸収装置 |
| US5745468A (en) * | 1995-01-11 | 1998-04-28 | Olympus Optical Co., Ltd. | Mark edge recorded signal reproducing device for use in optical disk apparatus |
| JPH09120598A (ja) | 1995-06-02 | 1997-05-06 | Nikon Corp | 情報再生装置 |
| JP2967333B2 (ja) | 1995-06-12 | 1999-10-25 | 富士通株式会社 | データ再生装置 |
| JPH0973734A (ja) | 1995-09-04 | 1997-03-18 | Nikon Corp | 情報再生装置 |
-
2000
- 2000-06-29 JP JP2000196999A patent/JP2002015528A/ja active Pending
-
2001
- 2001-01-31 US US09/774,100 patent/US6603419B2/en not_active Expired - Fee Related
-
2002
- 2002-12-31 US US10/331,552 patent/US6680684B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6680684B2 (en) | 2004-01-20 |
| US20020000926A1 (en) | 2002-01-03 |
| US20030090403A1 (en) | 2003-05-15 |
| US6603419B2 (en) | 2003-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7280417B2 (en) | System and method for capturing data signals using a data strobe signal | |
| US6605969B2 (en) | Method and circuit for adjusting the timing of ouput data based on an operational mode of output drivers | |
| US20050122153A1 (en) | Centralizing the lock point of a synchronous circuit | |
| US5748045A (en) | Digital PLL circuit | |
| JP2002015528A (ja) | データ再生装置 | |
| KR870008306A (ko) | 디지탈정보 재생장치 | |
| US7068565B2 (en) | Clock control in sequential circuit for low-power operation and circuit conversion to low-power sequential circuit | |
| KR100258537B1 (ko) | 디스크 회전 속도 제어 회로 | |
| JPH097304A (ja) | ディジタル信号再生装置 | |
| JP3888792B2 (ja) | クロック発生回路 | |
| US6587942B1 (en) | Circuit for converting input serial data in a plurality of possible formats into output data in parallel format by interpreting input data format indication information | |
| KR0183704B1 (ko) | 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 | |
| US5329556A (en) | Reproduction equipment for digital audio | |
| KR960035239A (ko) | 디코드장치 및 기억장치 | |
| JP3956525B2 (ja) | 同期信号の検出保護回路 | |
| EP0398737B1 (en) | Digital signal reproducing apparatus | |
| JP2845883B2 (ja) | データセパレータ | |
| JP2636349B2 (ja) | 位相制御回路 | |
| KR0148176B1 (ko) | 디지탈재생시스템의 데이타처리방법 및 장치 | |
| JP2007184029A (ja) | データ再生制御ｉｃ | |
| JP2940406B2 (ja) | 位相比較回路及びｐｌｌ回路 | |
| JPS61126667A (ja) | デイジタル磁気記録再生装置 | |
| JPH0644809B2 (ja) | 音声信号の再生位相制御回路 | |
| US20040264321A1 (en) | Circuit and method for detecting address in pre-groove (ADIP) signal in wobble detection system of optical disc apparatus | |
| JPH0520616A (ja) | フロツピーデイスクのための書き込み補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080411 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090113 |