JP4658097B2 - パルス同期復調装置 - Google Patents

パルス同期復調装置 Download PDF

Info

Publication number
JP4658097B2
JP4658097B2 JP2007194449A JP2007194449A JP4658097B2 JP 4658097 B2 JP4658097 B2 JP 4658097B2 JP 2007194449 A JP2007194449 A JP 2007194449A JP 2007194449 A JP2007194449 A JP 2007194449A JP 4658097 B2 JP4658097 B2 JP 4658097B2
Authority
JP
Japan
Prior art keywords
pulse
unit
clock signal
synchronization
demodulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007194449A
Other languages
English (en)
Other versions
JP2008054305A (ja
Inventor
道明 松尾
英毅 青柳
仁 浅野
和哉 鴇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007194449A priority Critical patent/JP4658097B2/ja
Priority to US12/374,737 priority patent/US8755468B2/en
Priority to PCT/JP2007/064811 priority patent/WO2008013284A1/ja
Publication of JP2008054305A publication Critical patent/JP2008054305A/ja
Application granted granted Critical
Publication of JP4658097B2 publication Critical patent/JP4658097B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • H04B1/717—Pulse-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • H04B1/7183—Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、オン・オフ・キーイングのようなパルス変調方式によって無線伝送されたパルス信号を受信するパルス同期復調装置に関し、特に、低い消費電力によって受信信号の同期及び復調を行うパルス同期復調装置に関する。
近年、携帯電話端末やオーディオビジュアル機器、パーソナルコンピュータ及びその周辺機器といった機器を相互に接続し、マルチメディア情報等のデータを遣り取りするアプリケーションが要望されており、例えばオーディオ機器で録音した音楽データをパーソナルコンピュータで管理する、あるいはビジュアル機器で録画した映像データを携帯電話端末に転送して外出先で視聴するといった用途が考えられている。
この様な要望を実現する手段には、各機器間をケーブルで接続してネットワークを構築することが考えられる。しかしながら、有線ネットワークの構築は、結線の作業が煩雑であり機器の配置にも制約が生じるなどユーザへの利便性の点で課題がある。
このため、より利便性を高める手段として無線によるネットワークが注目されており、ＩＥＥＥ８０２．１１ｂに代表される無線ＬＡＮやブルートゥースに代表される無線ＰＡＮ（パーソナルエリアネットワーク）に関する技術の実用化がすすんできている。
この様な背景の中、より高速のデータ通信を安価に提供する技術として、広い周波数帯域を用いてパルス状の変調信号を伝送するウルトラワイドバンド（Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ、以下ＵＷＢと記す）と呼ばれる通信方式が注目されている。
このＵＷＢは、既存の無線システムに干渉を与えない程度の小さい送信電力とすることで、極めて広い周波数帯域を利用可能として大容量の通信路を得るものであり、わずかな電力できわめて高いデータ送信レートを実現できるという利点がある。このＵＷＢによる無線伝送には、広帯域なスペクトラム成分を有するパルス状の信号を無線周波数に変換して送信するという技術を用いているものがある。
無線伝送されたパルス信号を受信する場合、復調のため受信パルス信号への同期処理が必要となる。高速な伝送レートを有する受信パルス信号に対して、同期を確保して復調する処理を可能とする受信装置構成としては、例えば特許文献１に示されたようなものがある。
図１５には、従来技術における受信パルス信号への同期をとるための構成が示されている。また、図１６には、図１５に示す同期処理系２１５に加えて復調のための処理系２１０が図示されている。
図１６において、アンテナ１００から入力された受信パルス信号は、復調用相関ミキサ３１０及び同期用相関ミキサ４０５及び４１０において内部生成したレプリカパルスと各々異なるタイミングで混合されて相関値が求められる。この相関値はＡＤ変換器２２０及び２２５によってディジタル値に変換され、コントローラ２３０において復調及び同期制御のための処理がなされる。
受信したパルス信号とレプリカとなる内部発生パルスのタイミング関係は、図１７Ａに示されており、２つのパルスの位相差と相関出力の関係は図１７Ｂに示されている。受信パルスと内部発生パルスの位相差と相関出力の関係は、位相差０を軸として対称形となり位相差０において最大となる。
また、同期捕捉時の前記位相差と相関出力の関係は図１８Ａ〜１８Ｃに示される。各図中の記号Ｔで示された２つの点は同期用相関ミキサによる相関値であり、記号Ａで示された点は復調用相関ミキサによる相関値を示している。図示されているように、各相関ミキサに入力する内部発生パルスの位相を等間隔にシフトして相関演算する受信パルスに対する同期状態を検知することができる。
図１８Ａは、同期がとれて最適な復調ができる状態を示しており、復調用相関ミキサの出力値は最大となり、同期用相関ミキサの２つの出力値は等しくなる。図１８Ｂ及び図１８Ｃは、復調用相関ミキサにおいて受信パルスと内部発生パルスの位相がずれていて同期が取れていない状態を示しており、同期用相関ミキサの２つの出力値に差が生じることとなる。
上記従来の装置では、同期用相関ミキサ４０５及び４１０の２つの相関値を加算器４１５によって比較して、差が０となるように内部発生パルスのタイミングを変化させるようにして同期確保するよう動作する。以上のように、特許文献１に記載の発明は、相関器を用いた復調系と同期系を並列に備えた構成によって、無線伝送されたパルス信号を受信して同期を確保し復調することを可能とするものである。
特表２００５−５１８１１１号公報（図４、図５、図１２Ａ、図１２Ｂ、図１４Ａ〜図１４Ｃ）
無線伝送を行う端末装置において、受信時の消費電力を低減することは使用可能時間を長くすることができるという点で重要な課題となる。上述したようなパルス状の信号を無線伝送する場合、送信側装置では送信電力がセルラのようなシステムほど高くなく、送信パルス信号の有無によって回路を間欠動作させるといったことが可能となるため、低消費電力化を図ることができる。
しかしながら、受信側装置では常に伝搬する無線信号を待ち受け受信しておく必要があり、間欠動作が困難で低消費電力化を図りにくい。よって、特に受信側装置において、でき得る限り消費電力を低減することが求められている。
このような要求に対して、特許文献１に開示されている発明では、復調系と同期系の各々にデータの伝送レートと同じ標本化周波数で動作するＡＤ変換器が必要な構成となっており、Ｇｂｐｓオーダの高速パルス伝送を行う場合には大きな電力を消費してしまうこととなる。
本発明は、このような従来技術の課題を解決するためになされたものであり、Ｇｂｐｓオーダの高速なパルス信号の無線伝送において、同期及び復調の処理を行う受信側装置の消費電力の低減を可能とするものである。
特に、本発明は、ＵＷＢのような伝送方式によって高速な伝送レートでデータ伝送を行う無線システムの受信系に適用可能であり、簡易な構成で低消費電力動作するパルス同期復調装置を提供することを目的としている。また、本発明は、低コスト化を目指し、集積化設計が容易なパルス同期復調装置を提供することを目的としている。
本発明のパルス同期復調装置は、ＡＳＫ変調によって無線伝送された第１の周波数のパルス信号を受信するパルス同期復調装置であって、前記第１の周波数より低い第２の周波数のクロック信号を生成するクロック信号生成部と、前記クロック信号の異なる標本化タイミングで前記パルス信号を標本化する複数のＡＤ変換部と、前記複数のＡＤ変換部が出力する複数の標本値の大小関係に応じて、位相制御信号を生成する位相判定部と、前記クロック信号生成部が生成したクロック信号の遅延量を、前記位相制御信号に応じて変化させる可変遅延部と、前記複数のＡＤ変換部の各々に対応して設けられ、前記可変遅延部が出力するクロック信号の遅延量を個々に調整可能な複数の標本化タイミング調整部とを備える。
この構成によれば、伝送レートより低い標本化周波数で動作する複数のＡＤ変換部によって受信パルス信号の同期が可能となることから、高速なパルス伝送システムに対する同期動作時の消費電力を低減することができる。また、伝送レートより低いクロック周波数で動作できることから、集積化設計も容易となる。
また、本発明のパルス同期復調装置は、前記複数のＡＤ変換部が出力する複数の標本値のレベルを検出し、前記複数の標本値のレベルがあらかじめ設定した値よりも低くなった場合に、前記可変遅延部の遅延量を所定量だけ増加若しくは減少させるレベル判定部を備えることを特徴とする。
この構成によれば、複数の標本値のレベルがあらかじめ設定した値よりも低くなった場合に、可変遅延部の遅延量を所定量だけ増加若しくは減少させるので、誤同期動作を回避することが可能となる。また、標本値が低い値で同期捕捉されることを防止できるため、同期安定度を高めることが可能となる。
また、本発明のパルス同期復調装置において、前記レベル判定部は、前記クロック信号を前記パルス信号に同期させる同期過程において、前記複数のＡＤ変換部が出力する複数の標本値が異なる場合に、前記可変遅延部の遅延量を変化させ、前記複数の標本値が等しくなった場合に、前記可変遅延部の遅延量を保持することを特徴とする。
また、本発明のパルス同期復調装置は、前記同期過程において、前記複数の標本化タイミング調整部の遅延量の差（Δτ）を、前記パルス信号の振幅の半値幅以下とし、前記複数のＡＤ変換部が出力する複数の標本値が、前記パルス信号の振幅の半分よりも小さい値となった場合に、前記可変遅延部の遅延量を前記パルス信号のパルス幅の半分の時間だけ増加若しくは減少させることを特徴とする。
この構成によれば、複数の標本値がパルス信号の振幅の半分よりも小さい値となった場合に、可変遅延部の遅延量をパルス信号のパルス幅の半分の時間だけ増加若しくは減少させることにより、標本化タイミング調整部や可変遅延部の遅延調整量が決定されるので、誤同期動作を回避して同期安定度を高めた装置を実装することが可能となる。
また、本発明のパルス同期復調装置は、前記複数のＡＤ変換部が出力する複数の標本値を復調し、復調結果を出力する復調処理部を備える。
この構成によれば、伝送レートより低い標本化周波数で動作する複数のＡＤ変換部によって受信パルス信号の同期及び復調が可能となることから、高速なパルス伝送システムに対する同期及び復調動作時の消費電力を低減することができる。また、同期用の処理部分と復調用の処理部分を一部共用した構成であることから、回路規模が低減される。
また、本発明のパルス同期復調装置は、前記クロック信号の所定の標本化タイミングで前記パルス信号を標本化する復調用ＡＤ変換部と、前記復調用ＡＤ変換部が出力する複数の標本値を復調し、復調結果を出力する復調処理部とを備える。
この構成によれば、伝送レートより低い標本化周波数で動作する複数の同期用ＡＤ変換部によって受信パルス信号の同期が可能となり、高速なパルス伝送システムに対する同期時の消費電力を低減することができる。また、復調用ＡＤ変換部を設けることにより、同期と復調を同時に行うことが可能であり、復調時の同期捕捉が可能となる。よって、同期と復調を交互に行う場合と比較して、同期用のデータパターンの埋め込みを削減でき、スループットの向上を図ることが可能となる。
また、本発明のパルス同期復調装置は、前記復調処理部が、前記復調用ＡＤ変換部が出力する標本値によってシンボルパルスの有無を判定し、前記シンボルパルスが無いと判定した場合には、当該シンボルパルスに対応する前記同期用ＡＤ変換部の標本値を、前記位相判定部における位相判定に用いないように制御するものである。
この構成によれば、同期と復調を同時に行う場合において、「１」及び「０」のシンボルパルスが混在するような場合でも、同期制御誤りを防いで同期捕捉を行うことが可能となり、ジッタ特性等の同期性能の向上を図ることが可能となる。
また、本発明のパルス同期復調装置は、前記第２の周波数が、前記第１の周波数のｎ（２以上の整数）分の１であり、前記複数のＡＤ変換部が、前記パルス信号に対してｎ個並列に接続され、ｎ個の標本値を生成するものである。
この構成によれば、伝送レートの半分以下の標本化周波数で動作する複数のＡＤ変換部によって受信パルス信号の同期が可能となることから、高速なパルス伝送システムに対する同期動作時の消費電力を低減することができる。
また、本発明のパルス同期復調装置は、前記複数のＡＤ変換部の各々が、前記パルス信号のｎ個の異なるシンボルを標本化するものである。
また、本発明のパルス同期復調装置は、前記位相判定部が、前記複数のＡＤ変換部が出力する複数の標本値が等しくなるように、前記可変遅延部の遅延量を制御するものである。
また、本発明のパルス同期復調装置は、前記複数の標本化タイミング調整部が調整する遅延量の差（Δτ）が、前記パルス信号のパルス幅よりも小さいものである。
また、本発明のパルス同期復調装置は、前記複数の標本化タイミング調整部が、前記クロック信号を前記パルス信号に同期させる同期過程において前記遅延量の差（Δτ）を生じさせ、前記パルス信号を復調する復調時において前記遅延量の差（Δτ）をゼロにするものである。
また、本発明のパルス同期復調装置は、前記複数のＡＤ変換部が、前記クロック信号の立ち上がりエッジで前記パルス信号を標本化する第１のＡＤ変換部と、前記クロック信号の立ち下りエッジで前記パルス信号を標本化する第２のＡＤ変換部とを含むものである。
この構成によれば、同期時と復調時で標本化タイミング調整部における遅延量の切り替え幅を小さくすることができ、大きく切り替える場合と比較して切り替え時に生じる位相の不連続性を小さく抑えることが可能となる。
また、本発明のパルス同期復調装置は、前記位相判定部が生成した位相制御信号の変化より一定の変化量を検知し、前記変化量の増減および傾きに応じて前記クロック信号生成部の出力するクロック信号の周波数を調整するクロック周波数補正部をさらに備えるものである。
この構成によれば、送信側と受信側でクロック信号の周波数が異なる場合でも、受信側のクロック信号周波数を送信側と同じとなるように調整することができ、時間経過による復調時の標本化最適点のずれを抑え、同期復調性能を高めることが可能となる。
また、本発明のパルス同期復調装置は、前記複数の標本化タイミング調整部が、前記クロック信号を前記パルス信号に同期させる同期過程において前記遅延量の差（Δτ）を生じさせ、同期過程の経過にしたがって前記遅延量の差（Δτ）を小さくしていくものである。
この構成によれば、同期時と復調時で標本化タイミング調整部における遅延量の切り替え幅を小さくすることができ、大きく切り替える場合と比較して、切り替え時に生じる位相の不連続性を小さく抑えることが可能となる。
本発明によれば、伝送レートより低い標本化周波数で動作する複数のＡＤ変換部によって受信パルス信号の同期が可能となることから、高速なパルス伝送システムに対する同期動作時の消費電力を低減することができる。また、伝送レートより低いクロック周波数で動作できることから、集積化設計も容易となる。
以下の実施形態では、オン・オフ・キーイング変調方式によって無線伝送された信号を受信するパルス同期復調装置について説明する。なお、以下の実施形態において、同一の構成には同一の符号を付し、その説明は重複するので省略する。
（第１の実施形態）
図１は本発明の第１の実施形態に係るパルス同期復調装置の構成を示すブロック図である。図１に示すように、第１の実施形態に係るパルス同期復調装置は、受信信号入力端２００、ＡＤ変換部１０〜１１、標本化タイミング調整部２０〜２１、クロック信号生成部３０、可変遅延部４０、位相判定部５０、復調処理部６０、復調出力端２１０を備える。
受信信号入力端２００は、オン・オフ・キーイング変調された受信パルス変調信号が入力される。オン・オフ・キーイング変調方式は変調度１００％のＡＳＫ（Amplitude Shift Keying）変調方式であり、パルス信号の有無によって「１」または「０」のディジタル信号を伝送する方式である。また、ＲＺパルス信号によって変調されているものとし、送信側よりデータ「１」を連続して送信した場合に、受信側で図２の２０１に示したような連続したパルス波形が受信されるものとする。
データ「１」に対してパルスを割り当て、データ「０」に対してはパルスを送信しないことで変調信号を生成する。これは、データ「０」にパルスを割り当てるようにしてもよく、送受信間でパルスに対するデータの割り当て方法が共有されていれば良い。本実施の形態では、パルスが在る場合をデータ「１」として割り当てた場合について説明する。
無線信号が搬送波周波数帯によって伝送されている場合には、該信号をダウンコンバータや検波器などによってベースバンド帯に変換した受信信号が入力される。本実施の形態のパルス同期復調装置は、この受信パルス信号に同期して復調しようとするものである。
ＡＤ変換部１０〜１１は、受信信号入力端２００より入力した受信パルス信号の振幅値を標本化してディジタル値に変換するものである。受信パルス信号は2分岐されて、ＡＤ変換部１０及び１１の各々に同時に入力される。
ＡＤ変換部１０〜１１には受信パルス信号に加えて標本化のタイミングを与えるクロック信号が入力される。クロック信号の周波数は標本化周波数となる。受信パルス信号は、同期及び復調の両プロセスにおいて、伝送レートの半分の標本化周波数によって、１シンボル毎にＡＤ変換部１０と１１によって交互に標本化される。
また、ＡＤ変換部１０はクロック信号の立ち上がりエッジで受信パルス信号を標本化し、ＡＤ変換部１１はクロック信号の立ち下がりエッジで受信パルス信号を標本化するように動作する。
標本化タイミング調整部２０〜２１は、ＡＤ変換部１０〜１１における標本化のタイミングを与えるクロック信号の遅延を調整するものである。標本化タイミング調整部２０はＡＤ変換部１０の標本化タイミングを調整し、標本化タイミング調整部２１はＡＤ変換部１１の標本化タイミングを調整するよう、各々に接続されている。
受信の際には、先ず受信パルス信号への同期タイミングを得て、次に受信パルス信号の振幅レベルによって復調を行うが、同期を得るプロセスと復調を行うプロセスでは、標本化タイミング調整部２０〜２１におけるクロック信号の遅延量を切り替えるよう動作させる。これについては後に図２を用いて説明する。
クロック信号生成部３０は、ＡＤ変換部１０〜１１における標本化タイミングを与えるためのクロック信号を生成する。生成するクロック信号の周波数は、ＡＤ変換部の並列数をｎとした場合に、伝送レートのｎ分の１となるように設定される。例えば１Ｇｂｐｓのデータ信号を受信する場合、ＡＤ変換部を２つ並列に設けた本構成では伝送レートの2分の１である５００ＭＨｚのクロック信号を生成する。
可変遅延部４０は、位相判定部５０からの制御信号に基づいて、クロック信号生成部３０が出力するクロック信号の遅延量を変化させて標本化タイミング調整部２０〜２１に出力する。遅延量の可変範囲は、少なくとも受信パルス信号の１シンボル時間として、ＡＤ変換部１０〜１１における受信パルス信号の標本化の位相を３６０度変化させられるようにする。
位相判定部５０は、ＡＤ変換部１０及び１１が出力する受信パルス信号の標本値を比較して、該ＡＤ変換部１０及び１１における受信パルス信号に対する標本化の位相を判定し、復調に最適となる標本化タイミングが得られるように可変遅延部４０における遅延量を制御する。これについては後に図２を用いて説明する。
復調処理部６０は、ＡＤ変換部１０及び１１が出力する受信パルス信号の標本値を閾値判定して、データを復調する。受信パルス信号は、１シンボル毎にＡＤ変換部１０と１１によって交互に標本化されるため、復調されたデータ列は２対１に並列直列変換されて出力される。
復調出力端２１０は、復調処理部６０によって復調されたデータ列が伝送レートと同じ速度で出力される。以上の構成により、図１の装置は、受信パルス信号の同期を得て、復調することができる。同期及び復調のためのＡＤ変換部は共用された構成となっている。
次に、図２及び図３を用いて、第１の実施形態に係るパルス同期復調装置における同期方法の具体例を説明する。図２は、受信パルス信号の同期過程での動作を示したタイムチャートである。また、図３は、受信パルス信号の同期確保時の動作を示したタイムチャートである。
図２は、受信パルス信号の同期過程での動作を示したものであり、受信パルス信号２０１、クロック信号１５及び１６が図示されている。図２に図示した受信パルス信号２０１は、受信信号入力端２００から入力された受信信号である。同期確保のタイミングでは、送信側よりデータ「１」を連続して送信させて、受信側でパルス信号が連続して受信されるようにする。本実施の形態では送信信号がＲＺパルスで変調されていると仮定したが、仮に送信信号がＮＲＺパルスによって変調されるような場合には、同期確保のタイミングにおいて送信側よりデータ「１」とデータ「０」を交互に送信させることによって、受信パルス信号２０１と同様の波形を受信するようにすることができる。
受信パルス信号２０１はＡＤ変換部１０と１１に同時に入力される。受信パルス信号のシンボルパルスはシンボル時間Ｔ内に図示したように存在し、シンボル間隔も時間Ｔとしている。よって、この場合の伝送レートはＴ分の１となる。また、シンボルパルスの波形はガウシアンモノパルスと同様にほぼ対称の形を有していると仮定する。
クロック信号１５はＡＤ変換部１０に入力されるクロック信号を示しており、クロック信号１６はＡＤ変換部１１に入力されるクロック信号を示している。クロック信号の周波数は伝送レートの半分であり、その周期はシンボル時間Ｔの2倍となっている。同期時においては、クロック信号のタイミングは、Δτだけシフトして動作させる。
この位相シフト量Δτは標本化タイミング調整部２０及び２１によって調整され、標本化タイミング調整部２０の遅延量をτ１、標本化タイミング調整部２１の遅延量をτ２とすると、位相シフト量Δτはτ2とτ１の差によって与えられる。位相シフト量Δτは、シンボル時間Ｔよりも短い時間間隔に設定される。
ＡＤ変換部１０は、クロック信号１５の立ち上がりエッジによって入力受信パルスを標本化し、ＡＤ変換部１１は、Δτだけシフトしたクロック信号１６の立ち下がりエッジによって入力受信パルスを標本化する。
この様子を受信パルス信号２０１に矢印で示す。実線の矢印はクロック信号１５によってＡＤ変換部１０が標本化する様子を示しており、破線の矢印はクロック信号１６によってＡＤ変換部１１が標本化する様子を示している。
図示の通り、ＡＤ変換部の一方をクロック信号の立ち上がりエッジで標本化し、他方をクロック信号の立ち下りエッジで標本化するよう動作させることにより、位相シフト量Δτをシンボル時間Ｔよりも小さく設定することが可能となっている。ＡＤ変換部１０と１１は連続する受信パルス信号を交互に標本化するように動作する。また、ＡＤ変換部１０と１１はシンボルパルスの異なる２つの位相点で標本化するように動作する。
位相判定部５０は、ＡＤ変換部１０及び１１による受信パルス信号２０１の標本値を比較して、可変遅延部４０を制御する。実線矢印で示したＡＤ変換部１０の標本値が、破線矢印のＡＤ変換部１１の標本値よりも大きい場合には、可変遅延部４０の遅延量τを小さくし、実線矢印のＡＤ変換部１０の標本値が、破線矢印のＡＤ変換部１１の標本値よりも小さい場合には、可変遅延部４０の遅延量τを大きくするように制御する。
同期時におけるＡＤ変換部１０及び１１からの標本値の出力タイミングは、（Ｔ＋Δτ）と（Ｔ−Δτ）の時間間隔で交互に出力されるため、位相判定部５０ではこれを考慮して標本値の比較判定を行うようにする。
可変遅延部４０は、その遅延量τの増減が位相判定部５０によって制御される。遅延量τの増減の量は、ＡＤ変換部１０と１１の標本値のどちらが大きいかという判定結果に応じて正または負の一定量とすればよい。
実際の制御では、シンボル時間Ｔ＞位相シフト量Δτ＞遅延量τ（一定量）となるように調整される。その場合、おおよその数値として、位相シフト量Δτは、シンボル時間Ｔの20〜80％程度、遅延量τは、大きくても位相シフト量Δτの半分以下とする。また、これらの数値は、要求される仕様によって異なって設定される。すなわち、同期動作の収束を早くしたい場合には位相シフト量Δτを広めにし、同期捕捉時のジッタ特性を良くしたい場合には狭めに設定する。
また、ＡＤ変換部１０と１１の標本値のレベル差の度合いに応じて、遅延量τの増減の量を変化させても良く、例えば、該レベル差が大きい場合には増減の量を大きくして、該レベル差が小さくなった場合には増減の量を小さくして微調整可能とするようにしてもよい。後者のように調整すると、同期確保までの時間を短縮し、同期捕捉時のジッタ量を抑えるといった調整が可能となる。
図３は、受信パルス信号の同期確保時及び復調時の動作を示したものであり、受信パルス信号２０２及び２０３が図示されている。
図３に図示した受信パルス信号２０２には、同期確保状態におけるＡＤ変換部１０及び１１の標本化タイミングが、実線及び破線の矢印で図示されている。同期捕捉の状態ではＡＤ変換部１０と１１の標本値が等しくなるように、可変遅延部４０の遅延量が位相判定部４０によって制御されている。遅延量τを変化させて、ＡＤ変換部１０と１１の標本値が等しくなった状態を同期状態とし、この同期状態が一定時間確保されたら、次に復調動作に移行する。
同期動作から復調動作に移る場合には、同期が確保された状態の可変遅延部４０の遅延量τを保持して、標本化タイミング調整部２０，２１の遅延量を切り替える。具体的には、同期時の標本化タイミング調整部２０の遅延量τ１をΔτ／２だけ大きくして、標本化タイミング調整部２１の遅延量τ２をΔτ／２だけ小さくするよう切り替える。
結果として、復調時の標本化タイミング調整部２０と２１の遅延量は同じとなる。位相シフト量Δτはシンボル時間Ｔよりも小さくなるように設定されているため、同期時と復調時で標本化タイミング調整部２０及び２１における遅延量の切り替え幅を小さくすることができ、大きく切り替える場合と比較して切り替え時に生じる位相の不連続性を小さく抑えることが可能となっている。
図３に図示した受信パルス信号２０３には、復調時のＡＤ変換部１０及び１１の標本化タイミングが、実線及び破線の矢印で図示されている。ＡＤ変換部１０及び１１はシンボルパルスを交互に標本化するよう動作する。標本化タイミング調整部２０，２１の遅延量切り替え動作によって、図３に示したように、標本化はシンボルパルスの中心の振幅が最も高くなるタイミングで行われるようになり、最適なＳＮ比が得られるようになる。
ＡＤ変換部１０，１１による標本値は、復調処理部６０に入力され、閾値判定によってシンボルが「１」であるか「０」であるかが判定される。判定結果は並列直列変換されて出力され、復調データ列となる。ＡＤ変換部１０及び１１における標本値の出力タイミングは、シンボル時間Ｔだけずれて復調処理部６０に入力されるため、並列直列変換はこのタイミングずれを考慮して復調結果をシリアルのデータ列に変換する。
また、同期動作から復調動作に移る場合の標本化タイミング調整部２０、２１の遅延量の切替を徐々に行わせることが、切替時の不連続動作として想定されるジッタ発生などの悪影響を回避する上で有効である。すなわち図３において、Δτ／２の標本化タイミングのシフトを一気に変化させるのではなく徐々に行うというものである。
同期引き込み動作時の初期段階では、高速な引き込みを実現するためにある程度の広い幅の遅延量の差（Δτ：標本化タイミング調整部２０の遅延量τ１と、標本化タイミング調整部２１の遅延量τ２との差）を確保する。そして、ある程度同期が得られた同期過程（同期引き込み動作時）の後半では、前記遅延量の差（Δτ）を小さくして復調に有効な標本タイミングに近づけて行く。
この標本化タイミング調整部２０、２１の遅延量差の判断基準となるのが、同期引き込み状態の程度である。例えば、可変遅延部４０の調整量が小さくなるにしたがって、すなわち同期過程の経過にしたがって、前記遅延量の差（Δτ）を小さくしていくことが一つの手段として考えられる。また、同期過程時間が定められている場合には、この時間内で徐々に変化させるように動作させても良い。
本実施の形態では、ＡＤ変調部１０，１１は同期と復調で共用する構成であるため、同期用に必要となるＡＤ変換部に加えて復調用に別途伝送レートの標本化周波数で動作するＡＤ変換部を設ける構成と比較して、消費電力を低減することが可能となる。また、ＡＤ変換部１０，１１の動作クロック周波数を低減できることによる利点も得られる。
一般に、ＡＤ変換部の消費電力は動作周波数に比例することが知られており、このことだけを考慮すると、例えば１Ｇｂｐｓの受信パルス信号を標本化して復調する回路として、１ＧＨｚの標本化周波数で動作するＡＤ変換部を１個用いる場合と、５００ＭＨｚの標本化周波数で動作するＡＤ変換部を２個用いる場合とでは同等の消費電力で動作することとなる。
しかしながら、実際には１ＧＨｚを超えるような高速なクロック周波数で動作するデバイスにおいては、オペアンプ等の周辺回路の動作周波数も同時に高速に動作する必要があり、プロセスの実力限界に近い能力を引き出すために比例上昇分以上のバイアス電流を必要とする等の要因で消費電力が比例分以上に増加することがある。
また、ＡＤ変換部以外の位相判定部や可変遅延部等の回路においても動作クロック周波数の高速化に伴って消費電力が増加することとなる。よって、特にＧｂｐｓオーダの伝送レートの受信信号を同期復調する装置を実現する場合に、ＧＨｚオーダのクロック周波数で動作する回路要素によって構成するよりも、本実施の形態の構成の方が装置全体の消費電力の点で優れることとなる。
また、本発明の特徴である動作クロックが低減可能な構成であるということは、装置の実装を容易化するという利点もある。クロック信号が高速である場合、他配線へのクロストーク、配線遅延制御、等長配線といった点に細心の注意を払う必要があり、制約対処のためレイアウト設計等に大きな労力がかかるため、設計コストが高くなってしまうことが考えられる。
クロック信号が低減できる本発明によると、前記課題は解決され、設計が容易で設計コストが低い装置が構成可能となる。但し、本実施の形態で使用するＡＤ変換部において、動作クロックは伝送レートの半分以下で動作すれば十分であるが、アナログ入力の動作可能周波数帯域としては伝送レート以上の帯域幅が必要となることには留意する必要がある。
また、本実施の形態では、受信パルス信号への同期時と復調時で標本化タイミング調整部２０，２１の遅延量を切り替えるよう動作させるため、同期と復調の動作を同時に行うことはできない。よって、復調動作時に時間の経過とともに受信パルス信号を標本化するタイミングがシンボルパルスの最大振幅となる最適点からずれてしまう可能性がある。このような問題に対しては、同期と復調を適当な時間間隔で繰り返しながらデータ受信を行うようにすればよい。
また、送信側と受信側の基準発振源の周波数差などの要因によって、同期捕捉時において、可変遅延部４０での遅延量の調整量を常に一定の値で増加または減少させるよう制御しなければならないような場合には、前記一定の遅延制御量に応じてクロック信号生成部３０の周波数を微調整するよう制御を加えることによって、同期捕捉時の可変遅延部４０の遅延量変化を小さくするようにでき、時間経過による復調時の標本化最適点のずれを抑えて、復調可能とする時間、即ち再同期が必要となるまでの時間を長くすることが可能となる。これについては、第６の実施の形態でより詳細に説明する。
以上のように、第１の実施形態によれば、オン・オフ・キーイング変調を利用した無線伝送において、伝送レートの半分のクロック周波数で動作するＡＤ変換部１０，１１によって、同期と復調の両方が行えるパルス同期復調装置を構成でき、従来技術よりも低い消費電力で同期及び復調の動作が可能となる。
また、本発明によれば、同期用回路と復調用回路でＡＤ変換部１０，１１を共用した構成によって、従来技術よりも回路規模を低減したパルス同期復調装置を提供することができる。また、本発明によれば、同期及び復調動作に必要となる構成要素はいずれも集積化が容易であり、集積化による低コスト化の利点を得ることができる。
（第２の実施形態）
図４は本発明の第２の実施形態に係るパルス同期復調装置の構成を示すブロック図である。図４に示した第２の実施形態に係るパルス同期復調装置は、図１の構成に加えて、レベル判定部７０を備える。
レベル判定部７０は、ＡＤ変換部１０及び１１が出力する受信パルス信号の標本値を入力として、２つの標本値のレベルが共に設定された閾値よりも低い場合に、可変遅延部４０の遅延量を大きくシフトさせるよう動作する。レベル判定部７０への入力信号は、位相判定部５０への入力信号と同じである。
他の構成要素の動作は、第１の実施の形態と同じである。以上の構成により、図４の装置は、受信パルス信号の同期を得て、復調することが可能となっている。
次に、図５を用いて、本実施形態のパルス同期復調装置が前述の第１の実施形態と異なる点について説明する。図５は、受信パルス信号の同期過程での動作を示したタイムチャートである。
位相判定部５０は、ＡＤ変換部１０及び１１によって得られる受信パルス信号の２つの異なる位相点の標本値が等しくなる場合に同期が確保できたと判定する。受信パルス信号２０２には、同期確保時のＡＤ変換部１０及び１１の標本化タイミングが実線及び破線の矢印で示されている。図示したようにパルスが対称形である場合には、２つの標本値が等しくなる位相を求めれば、復調のための最適打ち抜き点がΔτ／２だけシフトした点に一意に定められることとなる。
しかしながら、受信パルス信号２０４に示したように２つの標本値が等しくなるという場合も起こりうる。この場合には、標本化タイミングに対する復調最適点の位置が前述とは異なることとなってしまう。
標本値レベルが低い状態での値比較を行うことは、受信パルス信号２０４に示したような期待しない状態で同期判定をしてしまうということに加えて、誤差を生じやすいという問題もある。振幅レベルの低い領域では、時間変化に対するレベル値変化が小さいため、同期捕捉時のジッタが大きくなりやすい。
本実施の形態では上記課題を解決することができる。レベル判定部７０において、受信パルス信号２０４のように、２つの標本値が共にあらかじめ設定した値Ｖｔよりも低くなった場合には、可変遅延部４０の遅延量を一定量だけ増加若しくは減少させるように制御する。判定に用いる閾値Ｖｔは、例えば、同期時の２つの標本化タイミング調整部２０，２１の遅延時間の差を受信パルス信号の振幅の半値幅以下とした場合に、振幅の半値程度と定めればよい。
受信パルス信号２０４の標本化タイミングでは、シンボル時間Ｔの半分程度シフトした状態となることが想定されるため、同期時の２つのＡＤ変換部１０，１１が出力する受信パルス信号の標本値が、共に閾値Ｖｔよりも小さい値となった場合に、可変遅延部４０の遅延量をシンボル時間Ｔの半分程度、もしくはパルス幅の半分程度の時間だけ増加若しくは減少させるよう制御することによって、受信パルス信号２０４に示した状態を回避することが可能となる。
このような可変遅延部４０に対する位相制御は、大きな位相ずれがある受信パルス信号２０４の状態から、所望の受信パルス信号２０２に示した状態に一気にシフトすることを可能とするものであるから、同期の高速化に対しても効果がある。
以上のように、第２の実施形態によれば、オン・オフ・キーイング変調を利用した無線伝送において、伝送レートの半分のクロック周波数で動作するＡＤ変換部１０，１１によって、同期と復調の両方が行えるパルス同期復調装置を構成でき、第１の実施形態の効果に加えて、より高い確度で高速に同期させることが可能となる。
なお、本実施の形態では、レベル判定部７０を別途設けた例を示したが、復調処理部６０においても閾値判定の機能を有することから、同期時には復調処理部６０においてレベル判定部７０の機能を行わせて、復調処理部６０が可変遅延部４０を制御するように構成しても良い。
（第３の実施形態）
図６は本発明の第３の実施形態に係るパルス同期復調装置の構成を示すブロック図である。図６に示した第３の実施形態に係るパルス同期復調装置は、図１の構成に加えてＡＤ変換部１２を備え、復調処理部６０が、位相判定部５０を制御する機能を有する。本実施の形態では、復調動作を行いながら、同時に同期の捕捉が可能な装置が提供されている。
ＡＤ変換部１２は、ＡＤ変換部１０及び１１と並列に設けられ、同じく受信パルス信号を標本化する。標本化タイミングは可変遅延部４０が出力するクロック信号によって与えられており、両エッジで動作して１ＧＨｚ相当の標本化を行う。本実施の形態では、ＡＤ変換部１２は復調のための動作を行い、ＡＤ変換部１０及び１１は同期のための動作を行う。
復調処理部６０は、ＡＤ変換部１２が出力する受信パルス信号の標本値を閾値判定してデータを復調し、復調データ列を復調出力端２１０に出力する。また、復調処理部６０は、復調と同時に同期捕捉動作を行っており、各シンボルにおける復調結果に応じてＡＤ変換部１０及び１１が出力する標本値の有効性を判定し、同期捕捉の制御を行っている位相判定部５０に対して、有効性のフィードバックを行う。
他の構成要素の動作は、第１の実施の形態と同じである。以上の構成により、図６の装置は、第１の実施の形態で説明した効果に加えて、受信パルス信号を復調しながら、同時に同期捕捉することが可能となる。
次に、図７を用いて、本実施形態のパルス同期復調装置における同期及び復調の動作を説明する。図７は、受信パルス信号の復調過程での動作を示したタイムチャートである。
図７に図示した受信パルス信号２０５は、受信信号入力端２００から入力された受信信号である。同期が確保され捕捉されている状態でのＡＤ変換部１０及び１１による標本化タイミングが破線矢印で示されており、ＡＤ変換部１２による標本化タイミングが実線矢印で示されている。
クロック信号１５は、ＡＤ変換部１０に入力される信号であり、ＡＤ変換部１０はクロック信号１５の立ち上がりエッジで受信パルス信号を標本化する。クロック信号１５は、クロック信号生成部３０が生成した伝送レートの半分の周波数のクロック信号が、可変遅延部４０と標本化タイミング調整部２０によって位相調整された信号である。
クロック信号１６は、ＡＤ変換部１１に入力される信号であり、ＡＤ変換部１１はクロック信号１６の立ち下がりエッジで受信パルス信号を標本化する。クロック信号１６は、クロック信号生成部３０が生成した伝送レートの半分の周波数のクロック信号が、可変遅延部４０と標本化タイミング調整部２１によって位相調整された信号である。
クロック信号１７は、ＡＤ変換部１２に入力される信号であり、ＡＤ変換部１２はクロック信号１７の立ち上がりと立ち下がりの両エッジで受信パルス信号を標本化する。クロック信号１７は、クロック信号生成部３０が生成した伝送レートの半分の周波数のクロック信号が、可変遅延部４０によって位相調整された信号である。
標本化タイミング調整部２０は、クロック信号生成部３０が生成した伝送レートの半分の周波数のクロック信号が可変遅延部４０によって遅延調整された信号の位相を、さらにΔτ３の時間だけ早くなるようにシフトする。
また、標本化タイミング調整部２１は、可変遅延部４０が出力するクロック信号の位相を、さらにΔτ３の時間だけ遅れるように遅延させる。Δτ３はシンボル時間の半分よりも小さい値とし、パルス幅の半分よりも小さな値に設定される。
標本化タイミング調整部２０は、負の遅延量を有することとなるため通常の遅延器が適用できないこととなるが、クロック信号１５〜１７の位相関係が図７に示したようにΔτ３の時間間隔となるよう調整されればよいため、例えば、可変遅延部４０とＡＤ変換部１２の間にも標本化タイミング調整部２２（図６に点線で示す）を設けて、全ての標本化タイミング調整部の遅延量を正の値として、標本化タイミング調整部２２の遅延量を標本化タイミング調整部２０よりもΔτ３だけ大きくし、標本化タイミング調整部２１の遅延量を標本化タイミング調整部２２よりもΔτ３だけ大きくするというように構成すれば実現可能である。
ＡＤ変換部１２は、クロック信号１７の両エッジで伝送レート相当の標本化周波数によって受信パルス信号を標本化して、復調処理部６０が復調に使用する標本値を出力する。図６ではＡＤ変換部１２のみが伝送レート相当の標本化周波数で動作する例を説明したが、ＡＤ変換部１２をさらに２つのＡＤ変換部の並列接続によって構成し、全てのＡＤ変換部を伝送レートの半分の標本化周波数で動作させ、復調処理部６０において並列直列変換処理を行わせて復調データ列を得るという構成としてもよい。
同期捕捉の状態では、第１の実施形態と同様に、破線矢印で示されたＡＤ変換部１０及び１１による標本値が等しくなるように可変遅延部の遅延量が逐次調整されている。本実施の形態では、シンボルパルスの波形がほぼ対称形であることから、同期捕捉と同時にＡＤ変換部１２が復調最適点を標本化することとなり、この標本値を閾値判定することによって同期時の復調動作を行うことが可能となっている。
次に、図８を用いて、第３の実施形態に係るパルス同期復調装置における復調処理部６０から位相判定部５０への制御の方法とその効果について説明する。図８は、受信パルス信号の同期及び復調過程での動作を示したタイムチャートである。
受信パルス信号２０６は、オン・オフ・キーイング変調された受信データが「１」及び「０」のシンボルを共に含んでいる例を示している。
標本３０１〜３１２は、ＡＤ変換部による標本化タイミングを示したものであり、標本３０１〜３０６はＡＤ変換部１２による標本化タイミング、標本３０７〜３０９はＡＤ変換部１０による標本化タイミング、標本３１０〜３１２はＡＤ変換部１１による標本化タイミングをそれぞれ示している。図７と同様に、破線矢印はＡＤ変換部１０及び１１による同期のための標本化タイミングであり、実線矢印はＡＤ変換部１２による復調のための標本化タイミングを示している。
復調時には、シンボル「０」のパルス波形も標本３０５ように標本化して復調するが、「０」シンボルパルスの振幅レベルは低いため、同じシンボルパルスを標本化する同期判定用の標本３０９の値も必然的に小さくなる。
このような場合、位相判定部５０における判定を行う際に、実際には同期が取れている状態であるにもかかわらず、標本３０９と標本３１２の値を比較して、等しくないがために可変遅延部４０の遅延量を不要に変化させてしまうということが考えられる。以上のように、復調と同期を同時に行う場合には、シンボル「０」のパルスの標本値による同期制御の誤りが問題となる可能性がある。
このような制御誤りを防ぐために、本実施の形態では、復調処理部６０における復調結果によって、位相判定部５０による可変遅延部４０への遅延量変化の動作を制御する。制御方法は、例えば、復調処理部６０において標本３０５によってシンボル「０」を復調した場合には、同じシンボルパルスを標本化している標本３０９の値を標本３１２と比較判定しないように位相判定部５０を無効化して、可変遅延部４０の遅延量を変化させないようにする。
また、復調する標本３０３と３０４が共にシンボル「１」の復調結果となった場合には、位相判定部５０を有効として、標本３０８と３１１の比較判定結果による可変遅延部４０への位相調整を行わせるようにする。
本例においては、隣り合うシンボルが「１」の連続となる場合でなければ同期調整が行われないこととなるが、例えば、標本３０１がシンボル「１」を復調した際に、ＡＤ変換部１０による同期用の標本３０７の標本値を保持しておき、後に現れるＡＤ変換部１１による標本３１１の値と比較して可変遅延部４０を制御するといった動作や、「１」が復調されるシンボルパルスに対する同期用の標本３０７及び３０８を平均化し、同じく同期用の標本３１１及び３１２を平均化したものと比較して可変遅延部４０を制御するといった動作をさせることも可能である。比較判定に用いる２つの標本の時間間隔や平均化数は同期の引き込み速度やジッタ特性に影響を与えるものであり、要求される仕様に応じて最適となる動作を選択すればよい。
以上のように、第３の実施形態によれば、オン・オフ・キーイング変調を利用した無線伝送において、伝送レートの半分のクロック周波数で動作するＡＤ変換部１０，１１による同期処理と、伝送レートのクロック周波数で動作するＡＤ変換部１２による復調処理を組み合わせた構成により、同期と復調を同時に行えるパルス同期復調装置を構成でき、第１の実施形態の効果に加えて、復調時の同期捕捉が可能となる。よって、同期と復調を交互に行う場合と比較して、同期用のデータパターンの埋め込みを削減でき、スループットの向上を図ることが可能となる。
また、第３の実施形態によれば、オン・オフ・キーイング変調を利用した無線伝送において、「１」及び「０」のシンボルパルスが混在するような場合でも、同期制御誤りを防いで同期捕捉を行うことが可能となり、ジッタ特性等の同期性能の向上を図ることが可能となる。
（第４の実施形態）
図９は、本発明の第４の実施形態（ｎ＝３）に係るパルス同期復調装置の構成を示すブロック図である。図９に示すように、第４の実施形態に係るパルス同期復調装置は、受信信号入力端２００、ＡＤ変換部４１０〜４１２、標本化タイミング調整部４２０，４２１、クロック信号生成部３０、可変遅延部４０、位相判定部５０、復調処理部６０、復調出力端２１０を備える。
次に、図１０及び図１１を用いて、第４の実施形態に係るパルス同期復調装置における同期方法の具体例を説明する。図１０は、受信パルス信号の同期過程での動作を示したタイムチャートである。また、図１１は、受信パルス信号の同期確保時の動作を示したタイムチャートである。
受信パルス信号１０００はＡＤ変換部４１０〜４１２に同時に入力される。受信パルス信号のシンボルパルスはシンボル時間Ｔ内に図示したように存在し、シンボル間隔も時間Ｔとしている。また、クロック信号１００１はＡＤ変換部４１０に入力されるクロック信号を示しており、クロック信号１００２はＡＤ変換部４１１に入力されるクロック信号を示しており、クロック信号１００３はＡＤ変換部４１２に入力されるクロック信号を示している。クロック信号の周波数は伝送レートの３分の１であり、その周期はシンボル時間Ｔの３倍となっている。
同期時においては、クロック信号のタイミングは、位相シフト量Δτだけシフトして動作させる。本実施形態は、ｎ＝３の場合なので、シンボル時間Ｔ＞Δτ＋Δτ、すなわち、シンボル時間Ｔの半分＞位相シフト量Δτとなり、おおよその数値で、位相シフト量Δτはシンボル時間Ｔの10〜40％程度となる。また、位相シフト量Δτの数値は、要求される仕様によって異なっており、同期動作の収束を早くしたい場合には間隔を広めにし、同期捕捉時のジッタ特性を良くしたい場合には狭めに設定する。
図１１は、受信パルス信号の同期確保時及び復調時の動作を示したものであり、受信パルス信号１０００が図示されている。図１１に図示した受信パルス信号１０００には、同期確保状態におけるＡＤ変換部４１０〜４１２の標本化タイミングが、実線及び破線の矢印で図示されている。
同期捕捉の状態ではＡＤ変換部４１０と４１２の標本値（クロック信号１００１による標本値とクロック信号１００３による標本値）が等しくなるように、可変遅延部４０の遅延量が位相判定部４０によって制御されている。遅延量τを変化させて、ＡＤ変換部４１０と４１２の標本値が等しくなった状態を同期状態とし、この同期状態が一定時間確保されたら、次に復調動作に移行する。
以上のように、第４の実施形態によれば、オン・オフ・キーイング変調を利用した無線伝送において、伝送レートの３分の１のクロック周波数で動作するＡＤ変換部４１０〜４１２によって、同期と復調の両方が行えるパルス同期復調装置を構成でき、従来技術よりも低い消費電力で同期及び復調の動作が可能となる。
また、本実施形態によれば、同期用回路と復調用回路でＡＤ変換部４１０〜４１２を共用した構成によって、従来技術よりも回路規模を低減したパルス同期復調装置を提供することができる。また、本実施形態によれば、同期及び復調動作に必要となる構成要素はいずれも集積化が容易であり、集積化による低コスト化の利点を得ることができる。
（第５の実施形態）
図１２は、本発明の第５の実施形態（ｎ＝４）に係るパルス同期復調装置の構成を示すブロック図である。図１２に示すように、第５の実施形態に係るパルス同期復調装置は、受信信号入力端２００、ＡＤ変換部５１０〜５１３、標本化タイミング調整部５２０〜５２２、クロック信号生成部３０、可変遅延部４０、位相判定部５０、復調処理部６０、復調出力端２１０を備える。
次に、図１３及び図１４を用いて、第５の実施形態に係るパルス同期復調装置における同期方法の具体例を説明する。図１３は、受信パルス信号の同期過程での動作を示したタイムチャートである。また、図１４は、受信パルス信号の同期確保時の動作を示したタイムチャートである。
受信パルス信号２０００はＡＤ変換部５１０〜５１３に同時に入力される。受信パルス信号のシンボルパルスはシンボル時間Ｔ内に図示したように存在し、シンボル間隔も時間Ｔとしている。また、クロック信号２００１はＡＤ変換部５１０に入力されるクロック信号を示しており、クロック信号２００２はＡＤ変換部５１１に入力されるクロック信号を示している。
また、クロック信号２００３はＡＤ変換部５１２に入力されるクロック信号を示しており、クロック信号２００４はＡＤ変換部５１３に入力されるクロック信号を示している。クロック信号の周波数は伝送レートの４分の１であり、その周期はシンボル時間Ｔの４倍となっている。
同期時においては、クロック信号のタイミングは、位相シフト量Δτだけシフトして動作させる。本実施形態は、ｎ＝４の場合なので、シンボル時間Ｔ＞Δτ１＋Δτ２＋Δτ１となる。なお、本実施形態ではΔτ１＝Δτ２と等間隔としてもよく、この場合には、Ｔ／３＞Δτ１＝Δτ２となる。また、位相シフト量Δτの数値は、要求される仕様によって異なっており、同期動作の収束を早くしたい場合には間隔を広めにし、同期捕捉時のジッタ特性を良くしたい場合には狭めに設定する。
図１４は、受信パルス信号の同期確保時及び復調時の動作を示したものであり、受信パルス信号２０００が図示されている。図１４に図示した受信パルス信号２０００には、同期確保状態におけるＡＤ変換部５１０〜５１３の標本化タイミングが、実線及び破線の矢印で図示されている。
同期捕捉の状態では、受信パルス信号２０００の波形が対称形であると仮定できるので、ＡＤ変換部５１０と５１３の標本値（クロック信号１００１による標本値とクロック信号１００４による標本値）、およびＡＤ変換部５１１と５１２の標本値（クロック信号１００２による標本値とクロック信号１００３による標本値）が等しくなるように、可変遅延部４０の遅延量が位相判定部４０によって制御されている。
遅延量τを変化させて、ＡＤ変換部５１０と５１３、およびＡＤ変換部５１１と５１２の標本値が等しくなった状態を同期状態とし、この同期状態が一定時間確保されたら、次に復調動作に移行する。
以上のように、第５の実施形態によれば、オン・オフ・キーイング変調を利用した無線伝送において、伝送レートの４分の１のクロック周波数で動作するＡＤ変換部５１０〜５１３によって、同期と復調の両方が行えるパルス同期復調装置を構成でき、従来技術よりも低い消費電力で同期及び復調の動作が可能となる。
また、本実施形態によれば、同期用回路と復調用回路でＡＤ変換部５１０〜５１３を共用した構成によって、従来技術よりも回路規模を低減したパルス同期復調装置を提供することができる。また、本実施形態によれば、同期及び復調動作に必要となる構成要素はいずれも集積化が容易であり、集積化による低コスト化の利点を得ることができる。
（第６の実施形態）
図１９は、本発明の第６の実施形態に係るパルス同期復調装置の構成を示すブロック図である。図１９に示すように、第６の実施形態に係るパルス同期復調装置は、図１と同様の受信信号入力端２００、ＡＤ変換部１０〜１１、標本化タイミング調整部２０〜２１、クロック信号生成部３０、可変遅延部４０、位相判定部５０、復調処理部６０、復調出力端２１０に加えて、クロック周波数補正部８０を備える。
クロック周波数補正部８０は、クロック信号生成部３０が生成するクロック信号の周波数を微調整するものであり、例えば送信側と受信側の基準発振源の周波数差がある場合に、受信側でこれを補正する役割を有する。クロック周波数補正部８０は、同期捕捉時において、位相判定部５０が出力する可変遅延部４０への遅延量の調整量を受け取って、この調整量の時間変化の一次係数を抽出し、この係数、すなわち時間変化の直線的傾きからクロック信号生成部３０の周波数調整量を決定し、クロック信号生成部３０のクロック周波数を調整する。
次に、図２０を用いて、第６の実施形態に係るパルス同期復調装置におけるクロック信号の周波数調整方法の具体例を説明する。送信側装置ではクロック信号３００１に基づいて送信パルス信号３０００を生成し、ＲＦ変調して送信する。この図では、送信側においてシンボルレートの半分の周波数のクロックで送信パルス信号を生成した例を示している。受信側装置では送信パルス信号と同じシンボルレートの受信パルス信号３０１０が受信される。ここで、受信側装置のクロック信号が送信側クロック信号３００１とまったく同じ周波数であれば、同期捕捉時において、送信パルス信号３０００内に矢印で示したように各シンボルの標本化最適点を連続して打抜くことができる。しかしながら、例えば受信側クロック信号３０１１の周波数が、図示したように送信側クロック信号３００１の周波数よりも低く周期が長いような場合には、最初のシンボルで同期が確保されても、次のシンボルの標本化最適点を打ち抜くことができず、遅れたタイミングで標本化していくこととなる。
先に示した実施の形態のパルス同期復調装置では、送受間のクロック周波数誤差等に起因する、図２０の受信パルス信号３０１０に示したような標本化タイミングのズレは、同期捕捉時の可変遅延部４０による遅延量によって補正される。具体的には図２０の例の場合では、標本化タイミングのズレは、可変遅延部遅延量３０１２に示したように、各シンボルで遅延量を一定量ずつ小さくしていく動作によって補正され、受信側クロック信号３０１１による標本化タイミングがパルス信号３０００に図示したタイミングとなるように動作する。
これに対し本実施の形態では、同期捕捉時の可変遅延部遅延量３０１２が一定の傾きをもって変化するような場合に、これを検知して、この傾きに応じてクロック信号生成部３０のクロック信号周波数を調整するようにクロック周波数補正部８０を動作させる。例えば、図２０のように可変遅延部遅延量３０１２が負の一次傾きをもって変化するような場合には、クロック周波数補正部８０は、クロック信号生成部３０の周波数を高めるように調整する。また、可変遅延部遅延量３０１２が正の一次傾きを持つ場合には、クロック周波数補正部８０は、クロック信号生成部３０の周波数を低くするように調整する。また、傾きが大きい場合には、クロック周波数補正部８０は、周波数調整量を大きくする。 この結果、図２０の受信側クロック信号３０１１は、周波数が高くなるように調整されて送信側クロック３００１と同じ周波数となる。この結果、自動周波数制御（ＡＦＣ）の効果が得られる。
以上のように、第６の実施形態によれば、例えば送信側と受信側の基準発振源の周波数差がある場合において、可変遅延部４０の遅延制御量に応じてクロック信号生成部３０の周波数を微調整するよう制御を加えることによって、送信側との周波数同期が得られるため、同期捕捉時の可変遅延部４０の遅延量変化を小さくするようにでき、時間経過による復調時の標本化最適点のずれを抑えた精度よい復調を行うことが可能となる。また、周波数の誤差を抽出して微調整を行った後は、同期捕捉時のクロック信号の遅延調整の制御の頻度を減らすことが可能となり、低電力化にも効果がある。
以上説明した各実施形態によれば、特に簡便な回路で高速パルス伝送を低価格に実現する上で有効なオン・オフ・キーイング変調を利用した無線伝送において、伝送レートよりも半分以上低いクロック周波数で動作するＡＤ変換部を用いる構成によって、従来技術よりも低い消費電力で同期及び復調の動作が可能なパルス同期復調装置を提供することができる。
また、上記実施形態によれば、同期用回路と復調用回路でＡＤ変換部を共用した構成によって、従来技術よりも回路規模を低減したパルス同期復調装置を提供することができる。また、同期及び復調動作に必要となる構成要素はいずれも集積化が容易であり、集積化による低コスト化の利点を得ることができる。
また、上記実施形態によれば、構成要素の動作クロック周波数は伝送レートの半分以下とすることができるため、設計の際の制約が緩和され、設計コストが低く実装が容易な装置を提供することができる。
なお、上記実施形態の説明では、オン・オフ・キーイング変調方式による無線伝送を例として示したが、振幅シフトキーイング（ＡＳＫ）変調も同類の変調方式であり、同様の効果が得られる。また、本発明は、無線伝送に関するものだけでなく、光通信分野などで用いられるパルス伝送においても、受信側における同期復調を行うための装置として有用である。
本発明に係るパルス同期復調装置は、高速なパルス無線通信において、低消費電力かつ小規模で実装容易な構成によってパルス信号の同期及び復調が可能となる効果を有し、特に、ＵＷＢのような高速な無線データ伝送を行う装置などに有用である。
第１の実施形態に係るパルス同期復調装置の構成の一例を示すブロック図 第１の実施形態に係るパルス同期復調装置における同期引き込み時の受信パルス信号を示すタイムチャート図 第１の実施形態に係るパルス同期復調装置における同期捕捉時及び復調時の受信パルス信号を示すタイムチャート図 第２の実施形態に係るパルス同期復調装置の構成の一例を示すブロック図 第２の実施形態に係るパルス同期復調装置における同期捕捉時の受信パルス信号を示すタイムチャート図 第３の実施形態に係るパルス同期復調装置の構成の一例を示すブロック図 第３の実施形態に係るパルス同期復調装置における同期捕捉時の受信パルス信号を示すタイムチャート図 第３の実施形態に係るパルス同期復調装置における復調時の受信パルス信号を示すタイムチャート図 第４の実施形態に係るパルス同期復調装置の構成の一例を示すブロック図 第４の実施形態に係るパルス同期復調装置における同期引き込み時の受信パルス信号を示すタイムチャート図 第４の実施形態に係るパルス同期復調装置における同期捕捉時の受信パルス信号を示すタイムチャート図 第５の実施形態に係るパルス同期復調装置の構成の一例を示すブロック図 第５の実施形態に係るパルス同期復調装置における同期引き込み時の受信パルス信号を示すタイムチャート図 第５の実施形態に係るパルス同期復調装置における同期捕捉時の受信パルス信号を示すタイムチャート図 従来技術における受信パルス信号への同期をとるための構成を示すブロック図 従来技術における受信パルス信号への同期と復調を行うための構成を示すブロック図 従来技術における受信したパルス信号とレプリカとなる内部発生パルスのタイミング関係を示す図 従来技術における受信したパルス信号とレプリカとなる内部発生パルスの位相差と相関出力の関係を示す図 従来技術における同期捕捉時の、受信したパルス信号とレプリカとなる内部発生パルスとの位相差と相関出力の関係を示す図 従来技術における同期捕捉時の、受信したパルス信号とレプリカとなる内部発生パルスとの位相差と相関出力の関係を示す図 従来技術における同期捕捉時の、受信したパルス信号とレプリカとなる内部発生パルスとの位相差と相関出力の関係を示す図 第６の実施形態に係るパルス同期復調装置の構成の一例を示すブロック図 第６の実施形態に係るパルス同期復調装置におけるクロック信号の周波数調整方法の具体例を説明するためのタイムチャート図
符号の説明
１０、１１、１２ ＡＤ変換部
２０、２１、２２ 標本化タイミング調整部
３０ クロック信号生成部
４０ 可変遅延部
５０ 位相判定部
６０ 復調処理部
７０ レベル判定部
２００ 受信信号入力端
２１０ 復調出力端
２０１、２０２、２０３、２０４、２０５、２０６ 受信パルス信号
１５、１６、１７ クロック信号
３０１〜３１２ 標本

Claims (15)

  1. ＡＳＫ変調によって無線伝送された第１の周波数のパルス信号を受信するパルス同期復調装置であって、
    前記第１の周波数より低い第２の周波数のクロック信号を生成するクロック信号生成部と、
    前記クロック信号の異なる標本化タイミングで前記パルス信号を標本化する複数のＡＤ変換部と、
    前記複数のＡＤ変換部が出力する複数の標本値の大小関係に応じて、位相制御信号を生成する位相判定部と、
    前記クロック信号生成部が生成したクロック信号の遅延量を、前記位相制御信号に応じて変化させる可変遅延部と、
    前記複数のＡＤ変換部の各々に対応して設けられ、前記可変遅延部が出力するクロック信号の遅延量を個々に調整可能な複数の標本化タイミング調整部とを備えるパルス同期復調装置。
  2. 前記複数のＡＤ変換部が出力する複数の標本値のレベルを検出し、前記複数の標本値のレベルがあらかじめ設定した値よりも低くなった場合に、前記可変遅延部の遅延量を所定量だけ増加若しくは減少させるレベル判定部を備える請求項１記載のパルス同期復調装置。
  3. 前記レベル判定部は、前記クロック信号を前記パルス信号に同期させる同期過程において、前記複数のＡＤ変換部が出力する複数の標本値が異なる場合に、前記可変遅延部の遅延量を変化させ、前記複数の標本値が等しくなった場合に、前記可変遅延部の遅延量を保持する請求項２記載のパルス同期復調装置。
  4. 前記同期過程において、前記複数の標本化タイミング調整部の遅延量の差（Δτ）を、前記パルス信号の振幅の半値幅以下とし、
    前記複数のＡＤ変換部が出力する複数の標本値が、前記パルス信号の振幅の半分よりも小さい値となった場合に、前記可変遅延部の遅延量を前記パルス信号のパルス幅の半分の時間だけ増加若しくは減少させる請求項２記載のパルス同期復調装置。
  5. 前記複数のＡＤ変換部が出力する複数の標本値を復調し、復調結果を出力する復調処理部を備える請求項１または２記載のパルス同期復調装置。
  6. 前記クロック信号の所定の標本化タイミングで前記パルス信号を標本化する復調用ＡＤ変換部と、
    前記復調用ＡＤ変換部が出力する複数の標本値を復調し、復調結果を出力する復調処理部とを備える請求項１記載のパルス同期復調装置。
  7. 前記復調処理部は、前記復調用ＡＤ変換部が出力する標本値によってシンボルパルスの有無を判定し、前記シンボルパルスが無いと判定した場合には、当該シンボルパルスに対応する前記同期用ＡＤ変換部の標本値を、前記位相判定部における位相判定に用いないように制御する請求項６記載のパルス同期復調装置。
  8. 前記第２の周波数は、前記第１の周波数のｎ（２以上の整数）分の１であり、
    前記複数のＡＤ変換部は、前記パルス信号に対してｎ個並列に接続され、ｎ個の標本値を生成する請求項１、２および６のいずれか一項記載のパルス同期復調装置。
  9. 前記複数のＡＤ変換部の各々は、前記パルス信号のｎ個の異なるシンボルを標本化する請求項８記載のパルス同期復調装置。
  10. 前記位相判定部は、前記複数のＡＤ変換部が出力する複数の標本値が等しくなるように、前記可変遅延部の遅延量を制御する請求項１、２および６のいずれか一項記載のパルス同期復調装置。
  11. 前記複数の標本化タイミング調整部が調整する遅延量の差（Δτ）は、前記パルス信号のパルス幅よりも小さい請求項１、２および６のいずれか一項記載のパルス同期復調装置。
  12. 前記複数の標本化タイミング調整部は、前記クロック信号を前記パルス信号に同期させる同期過程において前記遅延量の差（Δτ）を生じさせ、前記パルス信号を復調する復調時において前記遅延量の差（Δτ）をゼロにする請求項１１記載のパルス同期復調装置。
  13. 前記複数のＡＤ変換部は、
    前記クロック信号の立ち上がりエッジで前記パルス信号を標本化する第１のＡＤ変換部と、
    前記クロック信号の立ち下りエッジで前記パルス信号を標本化する第２のＡＤ変換部とを含む請求項１、２および６のいずれか一項記載のパルス同期復調装置。
  14. 前記位相判定部が生成した位相制御信号の変化より一定の変化量を検知し、前記変化量の増減および傾きに応じて前記クロック信号生成部の出力するクロック信号の周波数を調整するクロック周波数補正部をさらに備える請求項１、２および６のいずれか一項記載のパルス同期復調装置。
  15. 前記複数の標本化タイミング調整部は、前記クロック信号を前記パルス信号に同期させる同期過程の前半において前記遅延量の差（Δτ）を生じさせ、同期過程の経過にしたがって前記遅延量の差（Δτ）を小さくしていく請求項１１記載のパルス同期復調装置。
JP2007194449A 2006-07-27 2007-07-26 パルス同期復調装置 Expired - Fee Related JP4658097B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007194449A JP4658097B2 (ja) 2006-07-27 2007-07-26 パルス同期復調装置
US12/374,737 US8755468B2 (en) 2006-07-27 2007-07-27 Pulse-sync demodulator
PCT/JP2007/064811 WO2008013284A1 (en) 2006-07-27 2007-07-27 Pulse synchronization demodulation device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006205051 2006-07-27
JP2007194449A JP4658097B2 (ja) 2006-07-27 2007-07-26 パルス同期復調装置

Publications (2)

Publication Number Publication Date
JP2008054305A JP2008054305A (ja) 2008-03-06
JP4658097B2 true JP4658097B2 (ja) 2011-03-23

Family

ID=38981594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194449A Expired - Fee Related JP4658097B2 (ja) 2006-07-27 2007-07-26 パルス同期復調装置

Country Status (3)

Country Link
US (1) US8755468B2 (ja)
JP (1) JP4658097B2 (ja)
WO (1) WO2008013284A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4728373B2 (ja) * 2008-08-05 2011-07-20 セイコーインスツル株式会社 無線通信システム、受信機、および送信機
JP4683093B2 (ja) * 2008-08-29 2011-05-11 ソニー株式会社 情報処理装置、信号伝送方法、及び復号方法
TW201503596A (zh) * 2013-07-11 2015-01-16 Realtek Semiconductor Corp 時脈與資料回復裝置、取樣器及其取樣方法
US9350527B1 (en) * 2015-03-24 2016-05-24 Sony Corporation Reception unit and receiving method
JP6529839B2 (ja) * 2015-06-29 2019-06-12 日本電信電話株式会社 物品送達確認システム
JP2017039601A (ja) * 2015-08-21 2017-02-23 日本電信電話株式会社 物流管理システム
US9793910B1 (en) * 2016-09-12 2017-10-17 Analog Devices, Inc. Time-interleaved ADCs with programmable phases
US11075743B2 (en) * 2019-08-27 2021-07-27 Nxp Usa, Inc. Adjustable high resolution timer
CN114640375B (zh) * 2022-03-18 2023-12-26 北京无线电计量测试研究所 一种确定时钟相位调制解调器系统及使用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004159196A (ja) * 2002-11-07 2004-06-03 Sony Corp 送信装置及び送信方法、受信装置及び受信方法、パルス位置検出方法、並びにトラッキング方法
JP2005518111A (ja) * 2001-08-10 2005-06-16 エクストリームスペクトラム，インコーポレイテッド 超広帯域通信システムにおける信号取得および追跡用モード・コントローラ

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628340B2 (ja) * 1985-12-24 1994-04-13 ソニ−・テクトロニクス株式会社 アナログ・デジタル変換装置用校正方法
US4763105A (en) * 1987-07-08 1988-08-09 Tektronix, Inc. Interleaved digitizer array with calibrated sample timing
US4962380A (en) * 1989-09-21 1990-10-09 Tektronix, Inc. Method and apparatus for calibrating an interleaved digitizer
US5808464A (en) * 1993-06-28 1998-09-15 Hitachi Denshi Kabushiki Kaisha Oscilloscope having video signal input
CN1154245C (zh) * 1994-11-30 2004-06-16 松下电器产业株式会社 接收电路
US5745468A (en) * 1995-01-11 1998-04-28 Olympus Optical Co., Ltd. Mark edge recorded signal reproducing device for use in optical disk apparatus
US5929220A (en) * 1995-07-21 1999-07-27 The General Hospital Corporation Hepadnavirus receptor
DE69737171T2 (de) * 1996-07-22 2007-10-04 Nippon Telegraph And Telephone Corp. Schaltung zur Taktrückgewinnung
EP1080431B1 (fr) * 1998-05-18 2003-05-21 Acqiris Systeme d'acquisition de donnees comprenant un circuit de conversion d'un signal d'entree analogique haute frequence en une pluralite de signaux numeriques
US6160578A (en) * 1998-06-18 2000-12-12 Redlake Imaging Corporation High speed, increased bandwidth camera
US6604204B1 (en) * 1999-09-30 2003-08-05 Stmicroelectronics, Inc. Circuit and method for recovering synchronization information from a signal
JP2002015528A (ja) * 2000-06-29 2002-01-18 Fujitsu Ltd データ再生装置
US6414612B1 (en) * 2000-09-14 2002-07-02 Scientific-Atlanta, Inc. Enhanced bandwidth digitizer using multiple analog-to digital converters and self calibration
JP3450293B2 (ja) * 2000-11-29 2003-09-22 Ｎｅｃエレクトロニクス株式会社 クロック制御回路及びクロック制御方法
US6541952B2 (en) * 2001-02-07 2003-04-01 Texas Instruments Incorporated On-line cancellation of sampling mismatch in interleaved sample-and-hold circuits
JP3917827B2 (ja) * 2001-05-24 2007-05-23 富士通株式会社 データ再生装置
JP4100878B2 (ja) * 2001-05-31 2008-06-11 富士通株式会社 データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置
EP1300956A1 (en) * 2001-10-02 2003-04-09 Matsushita Electric Industrial Co., Ltd. Receiving apparatus
US6865496B2 (en) * 2001-11-01 2005-03-08 Agilent Technologies, Inc. Zero-crossing direction and time interval jitter measurement apparatus using offset sampling
CN1235217C (zh) * 2001-12-26 2006-01-04 日本胜利株式会社 重放装置
KR100486268B1 (ko) * 2002-10-05 2005-05-03 삼성전자주식회사 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법
US7623586B2 (en) * 2002-10-23 2009-11-24 Panasonic Corporation Frequency and phase control apparatus and maximum likelihood decoder
US7198197B2 (en) * 2002-11-05 2007-04-03 Rambus, Inc. Method and apparatus for data acquisition
AU2002354139A1 (en) * 2002-11-29 2004-06-23 Fujitsu Limited Data reproducing apparatus having phase difference corrector and data head detector
JP3999693B2 (ja) * 2003-03-28 2007-10-31 富士フイルム株式会社 固体撮像装置
JP4584544B2 (ja) * 2003-04-11 2010-11-24 富士フイルム株式会社 画像再生装置および固体撮像装置
DE102004009612B4 (de) * 2004-02-27 2010-11-18 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Verzögerungsabgleich von zeitversetzt arbeitenden Analog-Digital-Wandlern
US7697651B2 (en) * 2004-06-30 2010-04-13 Intel Corporation Lock system and method for interpolator based receivers
US7283074B2 (en) * 2004-09-21 2007-10-16 Telegent Systems, Inc. Pilot-tone calibration for time-interleaved analog-to-digital converters
US7233270B2 (en) * 2005-01-28 2007-06-19 Realtek Semiconductor Corp. Receiver capable of correcting mismatch of time-interleaved parallel ADC and method thereof
US7227479B1 (en) * 2005-12-22 2007-06-05 Lucent Technologies Inc. Digital background calibration for time-interlaced analog-to-digital converters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005518111A (ja) * 2001-08-10 2005-06-16 エクストリームスペクトラム，インコーポレイテッド 超広帯域通信システムにおける信号取得および追跡用モード・コントローラ
JP2004159196A (ja) * 2002-11-07 2004-06-03 Sony Corp 送信装置及び送信方法、受信装置及び受信方法、パルス位置検出方法、並びにトラッキング方法

Also Published As

Publication number Publication date
WO2008013284A1 (en) 2008-01-31
JP2008054305A (ja) 2008-03-06
US8755468B2 (en) 2014-06-17
US20100246660A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP4658097B2 (ja) パルス同期復調装置
JP4979413B2 (ja) パルス無線受信装置
US7526049B2 (en) Data sampling circuit and semiconductor integrated circuit
US8265122B2 (en) Receiver
US9094278B2 (en) Apparatus, method, and system for transmitting and receiving high-speed data in point-to-point fixed wireless communication
EP2023494A1 (en) A receiver and method for receiving wireless signal
JP4783216B2 (ja) パルス発生器およびそれを用いた無線送信機、並びに半導体集積回路装置
JP4605048B2 (ja) 主側通信装置および従側通信装置
JP2006311500A (ja) インパルス無線通信装置
US20110075763A1 (en) Local wireless signal transmitting/receiving apapratus and method using digital radio frequency processing technology
JP2000252951A (ja) 同期信号検出方法及び無線通信装置
JP2006311511A (ja) 送信装置、受信装置および通信システム
JP2010226236A (ja) 無線受信機の消費電力制御方法
US8861648B2 (en) Receiving device and demodulation device
US7760819B2 (en) Digital wireless receiver
CN101496286A (zh) 脉冲同步解调装置
JP2005012411A (ja) 無線通信装置
US9014234B2 (en) Communication system and communication method
CN1750432B (zh) 天线方向调整方法和ofdm接收装置
KR100731260B1 (ko) 이동형 방송 수신기에서의 트래커
US8942328B2 (en) Timing recovery apparatus and method
KR100514088B1 (ko) 중거리 고속 울트라-와이드 대역 무선 송수신기
JP5750094B2 (ja) π／２シフトＢＰＳＫ信号相関方法及び相関器、並びに受信装置
JP3581067B2 (ja) Ａｆｃ機能の有るｃｄｍａ受信機
JP2009135784A (ja) 無線受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4658097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees