JP4783216B2 - パルス発生器およびそれを用いた無線送信機、並びに半導体集積回路装置 - Google Patents

Description

本発明は、電圧・電流が極めて短期間だけ存在する波形である、いわゆるパルス波形のうち、単発的あるいは間欠的に発生する、いわゆるインパルスを用いたインパルス無線通信に用いて好適なパルス発生器に関し、特に、発生させるパルス波形のパルス形状または中心周波数を可変とするパルス発生回路、並びにそれを用いた無線送信機および半導体集積回路装置に関する。

従来、特許文献１に示されているように中心周波数の変更のみの制御を行うパルス発生器や、特許文献２に示されているようにパルス幅の変更のみの制御を行うパルス発生器があった。また、パルスの包絡線形状を変更し、搬送波と掛け合わせることによりパルスを生成し、一定間隔ごとにパルスを出力するパルス発生器が特許文献３、特許文献４に示されている。
特表２００３−３７６３９号公報 特開２００４−３２７５２号公報 米国特許第６６９０７４１号明細書 米国特許第６０６２１２５号明細書

身の回りの機器同士が通信し、あらゆる機器が一つのネットワークにつながるユビキタス時代の到来が目指されている。身の回りの機器同士が通信するためには、短距離の無線通信でよく、そのため、ユビキタス社会が実現すれば、WPAN（Wireless Personal Area Network）市場は広がっていくと予想される。そして、WPAN向けの通信方式の一つとして、ウルトラワイドバンド（Ultra Wide Band：UWB）方式が注目されている。

UWB方式は、通信速度当たりの消費電力が低いという特徴を有している。そのため、ユビキタス時代の一つのネットワークシステムであるセンサネットワークのような、長電池寿命を必要とするシステムにおける通信方式に適している。これを実現する通信方式として、低速版のUWBが注目されており、低速版UWBにはインパルスラジオ（Impulse Radio：IR）方式が適している。

低速版UWBは低消費電力と低コストを実現する方式であり、ZigBeeや微弱無線に比べて通信速度も高いというメリットがある。しかし、広帯域な周波数領域を占めるため、他の通信方式への干渉が懸念される。3-5GHzの帯域では複数の無線方式が存在するため、DAA （Detect & Avoid）、つまり他の無線方式が存在する時に使ってない帯域への移動が必須となる。したがって、他の無線方式を検知した時に素早く帯域幅・中心周波数を変更する必要がある。

また、UWBは平均送信電力密度を最大でも-41.3dBm/MHzと低く抑えねばならない。そのため、通信距離と通信速度をセンサネットワークなどのシステムで利用可能な程度にするには、利用可能な帯域の利用効率を高める必要がある。利用効率向上と各国の法律（スペクトラムマスク）への準拠には、高精度に周波数特性を制御する、即ち高精度にパルス形状を制御する仕組みが必須である。

以上から、使用帯域の変更を実現するため、UWB-IR方式の送信機は、高精度かつ形状が可変なパルスを生成する機能が必須となる。

従来、パルス形状を変更する場合、中心周波数の変更のみかパルス幅の変更のみと自由度が少なかった。また、パルスの包絡線形状の変更と中心周波数の変更の組み合わせにより自由度を高めることが考えられるが、包絡線を高精度に作る場合、標本化周波数を高くする必要があり、消費電力の点で現実的でない。

そこで、本発明の目的は、他の無線方式を検知した際に、高速に帯域を変更できるよう、高精度・高速なパルス形状の変更や高速な中心周波数の変更を行い、低消費電力化・小型化が可能な技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本発明のパルス発生器は、複数のパルスを含んで形成される送信信号を生成するインパルス無線送信機用のパルス発生器であって、前記送信信号の周波数帯域を制御する帯域制御部と前記送信信号の変調方式を制御する変調方式制御部と、選択された帯域および変調方式に対して、前記パルスのパルス形状を制御するパルス形状制御信号を生成するパルス形状制御部と、前記選択された帯域および変調方式に対して、前記パルスの中心周波数を制御する中心周波数制御信号を生成する中心周波数制御部と、前記選択された帯域および変調方式に対して、前記パルスの繰り返し周波数を制御するパルス繰り返し周波数制御部と、縦列接続された複数の遅延器と前記複数の遅延器の各々に設けられた複数の出力端子とを含んで成り、前記中心周波数制御信号に応じて、前記複数の遅延器の初段の遅延器が基準クロック信号に対して与える遅延量および２段目以降の遅延器の各々がそれぞれの前段の遅延器の出力に対して与える遅延量を共に切り替えて前記複数の出力端子から複数の遅延クロック信号を出力する可変遅延部と、前記パルス形状制御信号に応じて、前記可変遅延部から出力された前記複数の遅延クロック信号のそれぞれに同期した複数の出力電圧を生成し、該複数の出力電圧を重畳して個々の前記パルスを生成し、生成した複数のパルスを配列してなるパルス列を前記送信信号として出力するパルス整形部と、前記パルスの基準振幅を制御するバイアス回路とを具備してなることを特徴とする。

また、本発明の無線送信機は、送信する情報に対応するベースバンド信号を入力し、前記ベースバンド信号を複数のパルスの列で構成される送信信号に変換して出力するパルス発生器と、前記パルス発生器から出力された前記送信信号を増幅してアンテナへ出力する電力増幅器とを具備してなる送信機であって、前記パルス発生器が上述のものと同様に構成されることを特徴とする。

また、本発明の半導体集積回路装置は、上述した無線送信機と、アンテナが受信した受信信号を入力し前記受信信号に対応するベースバンド信号に変換して出力する無線受信機とが単一の半導体基板上に一体形成されてなることを特徴とする。

本発明によれば、周囲環境の変化に対して柔軟に対応したパルス形状の送信信号を出力可能なパルス発生器、無線送信機、および半導体集積回路装置を提供できる。

本発明のパルス発生器は、図２のように、パルス整形部（PS）２００と可変遅延部（VD）２０２とパルス繰り返し周波数制御部（PRFC）２０８とバイアス回路（BIAS）２１０と中心周波数制御部（CFC）２０４とパルス形状制御部（PSC）２０５と帯域制御部（BANDC）２０６と変調方式制御部（MODC）２０７とで構成されている。

マイクロプロセッサ（MPU）１０２からの制御信号にしたがって、変更すべき帯域を帯域制御部２０６により制御し、変調方式を変調方式制御部２０７により制御し、パルス繰り返し周波数制御部２０８とパルス形状制御部２０５と中心周波数制御部２０４とに制御信号を伝達する。前記制御信号にしたがって、PRF（Pulse Repetition Frequency）・パルス形状・中心周波数を変更すべく、パルス整形部２００、可変遅延部２０２、バイアス回路２１０を制御する。

図２の可変遅延部２０２は基準クロック１３０に対し、特定の遅延量を持つ複数の遅延クロックを生成し、その遅延量を可変とすることを特徴とする。図１６に示すように、遅延クロックD[0], D[1], D[2], D[3], D[4], D[5], D[6], D[7], D[8], D[9]は、順に一定の遅延量t_Dずつ遅延している。パルス整形部２００は、その遅延クロックの立ち上がり、または立ち下がりに同期して出力電圧を変更し、パルスを生成する。この時、上記遅延に同期して変更する出力電圧は、中心周波数制御部２０４とパルス形状制御部２０５からの制御信号により制御を行う。また、パルスの基準となる振幅はバイアス回路２１０により制御し、ASK変調を行う時は、基準となる振幅をバイアス回路２１０により切り替える。

先ほど述べたパルス整形部２００の動作の詳細を図１６に示す。図２のパルス整形部２００は、図１６のタイミングチャートに示すように、順に一定の遅延量t_Dずつ遅延した遅延クロックD[0], D[1], D[2], D[3], D[4], D[5], D[6], D[7], D[8], D[9]の入力に対し、パルスの上下PLSP, PLSNをそれぞれ出力する。パルス整形部は、D[0], D[1], D[2], D[3], D[4], D[5], D[6], D[7], D[8], D[9]の立ち上がりエッジに対して、出力PLSPとPLSNを変化させて、パルスの上半分と下半分とを生成する。PLSPとPLSNを引き合うことにより、最終的なパルスPLSを生成する。PLSPとPLSNを引き合う回路は、図２の電力増幅器（PA）１２４の後ろにつけても、その前につけてもよい。PLSPとPLSNのどちらにパルスの上半分が出力されるかはベースバンド信号BBによって決まり、BBがHighの時は、PLSPにパルスの上半分、PLSNにパルスの下半分が出力される。また、PLSPは、図１７に示すように、複数の要素パルス１１００、１１０１、１１０２、１１０３、１１０４、１１０５、１１０６、１１０７、１１０８、１１０９、１１１０、１１１１、１１１２、１１１３、１１１４を重ね合わせることにより生成される。PLSP_A、PLSP_B、PLSP_C、PLSP_D、PLSP_E、PLSP_F、PLSP_G、PLSP_Hはそれぞれ、パルス整形部を構成するセルの出力を表している。そのため、要素パルスはそれぞれ独立に振幅を制御されて出力される。PLSNもPLSPと同様に、１１００、１１０１、１１０２、１１０３、１１０４、１１０５、１１０６、１１０７、１１０８、１１０９、１１１０、１１１１、１１１２、１１１３、１１１４に相当する要素パルスを重ね合わせることにより生成される。

以上より、パルスを構成する要素パルスの一つ一つを制御できるため、高精度化が可能であり、スイッチによるパルス形状の切り替えのため、高速な切り替えが実現できる。また、遅延差を用いてパルスを生成するため、高周波なPLL（Phase Locked Loop）を用いる場合と比較して連続的にパルス整形部２００を動作させないため、低消費電力化が実現できる。また、図１６に示すように、一定の遅延量t_Dごとに出力を変化させてパルスを生成するため、図２の可変遅延部２０２から出力される遅延クロック間の遅延量を変えることにより、中心周波数の切り替えも可能となる。さらに、遅延クロックの立ち上がりエッジごとに出力を変化させるため、出力されるパルスは直線近似されたものとなる。直線近似により、高調波の発生とサイドローブレベルの上昇が懸念されるが、一定間隔ごとに出力を変化させるため、デジタル回路中心の簡易な構造となり、また、離散動作をするため、消費電力も抑えられる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、当該技術の利用場面を示している。１１０（ａ），１１０（ｂ），１１０（ｃ）の横軸は時間（t）を示している。１１２（ａ），１１２（ｂ），１１２（ｃ）の横軸は周波数（Freq.）を示している。f_c，f_c'，は中心周波数である。

UWBトランシーバ端末（UWB TX/RX）１００、またはUWB基地局（UWB BS）１０６は、他の無線方式のシステムB１０８が存在し、システムB１０８が送信を行っている場合、それを検知する機構を持っているとする。システムB１０８の送信をUWBトランシーバ端末１００で検知した場合、システムA内のプログラム（PRG）１０４にしたがって、マイクロプロセッサ（MPU）１０２が制御信号をUWBトランシーバ端末１００に送り、UWBトランシーバ端末１００はその出力波形を１１０（ａ）、１１０（ｂ）、１１０（c）のように変化させる。この時、中心周波数（f_c）およびパルス形状が変化するため、UWBトランシーバ端末１００内の送信機の出力スペクトルは１１２（ａ）、１１２（ｂ）、１１２（ｃ）のように変化する。

UWB基地局１０６で他の無線方式のシステムB１０８の出力を検知した場合は、周囲のUWBトランシーバ端末１００などに利用してはならない帯域をブロードキャストで知らせる。この時、UWBトランシーバ端末１００はUWB基地局１０６から知らされた情報を元に帯域を変更する。

図２はUWBトランシーバ端末１００の詳細構成を示している。

UWBトランシーバ端末１００は、UWB送信機１２１とUWB受信機（UWB_RX）１２０、スイッチ（Switch）１２６、ベースバンドシグナルプロセッサ（BB）１２８を含み、水晶発振器（OSC）１３４から低速な基準クロックが供給され、アンテナ１３２から出力を送信する。

水晶発振器１３４はシステム全体の基準クロックを供給し、マイクロプロセッサ１０２の基準クロックも水晶発振器１３４から供給してもよい。スイッチ１２６は、ベースバンドシグナルプロセッサ１２８からの制御信号に対応し、送信信号と受信信号とを切り替える。ベースバンドシグナルプロセッサ１２８は、マイクロプロセッサ１０２と情報をやり取りし、ベースバンド信号処理などのデジタル処理を行う。

この中で、UWB送信機１２１は電力増幅器（PA；Power Amplifier）１２４とパルス発生器（PG）１２２で構成されている。また、UWB受信機１２０は他の無線方式を検出する機構を持つ。

UWBトランシーバ端末１００は、シリコン等を用いた単一の半導体基板上に一体形成された集積回路チップ（半導体集積回路装置）として実現するのが好適である。しかし、本発明はそれに限定されず、例えば、UWBトランシーバ端末１００の構成要素であるUWB送信機１２１、UWB受信機１２０、スイッチ１２６、ベースバンドシグナルプロセッサ１２８の任意の１つ又は複数を単一の半導体基板上に一体形成して複数の半導体集積回路装置として実現することも可能である。

次に、パルス発生器１２２の構成および機能について説明する。パルス発生器１２２はマイクロプロセッサ１０２からの制御信号を元に通信帯域を変更する帯域制御部２０６と、変調方式を変更する変調方式制御部２０７を有する。

通信帯域や変調方式を変更した場合、上記通信帯域および変調方式に応じて、対応するパルス形状と中心周波数とPRF（Pulse Repetition Frequency：パルス繰り返し周波数）に変更する必要がある。そのため、パルス繰り返し周波数制御部２０８によってPRFを、パルス形状制御部２０５によってパルス形状およびパルス振幅を制御するパルス形状制御信号２１２、中心周波数制御部２０４によって可変遅延部２０２の遅延量を制御する中心周波数制御信号５１０を生成する。前記中心周波数制御信号５１０にしたがって、可変遅延部２０２は遅延量を変化させ、パルスの中心周波数を変化させる。また、遅延差からキャリアを生成するため、パルスの中心周波数（3〜10GHz）程度の高周波の発振器が不要である。

また、前記パルス形状制御信号２１２に対応し、パルス整形部２００はパルス形状を変化させる。この時、パルス形状制御部２０５はバイアス回路２１０を制御し、バイアス回路２１０は変調方式や通信帯域に応じた基準バイアス値を出力する。

さらに、位相変調であるBPSK変調だけでなく、振幅変調であるASK変調も可能とするよう、バイアス回路２１０を変調方式制御部２０７により制御し、基準のバイアス値を変調方式制御部２０７からの信号に従って変化させてパルスの振幅を変化させる。例えば、プリアンブルの出力振幅を1倍とすると、データが1の時は振幅を1.5倍にし、データが0の時は振幅を0.5倍にするなどしてASK変調を行う。

図３は図１中のプログラム１０４が実行するUWB送信機１２１の動作のフローチャートを示す。

まず、UWBトランシーバ端末１００は周囲に他の無線方式が無いか検索し、他の無線方式が検出されない場合はパルスの形状および中心周波数を変更せずにデータの送信を行う。他の無線方式が検出された場合、以下のような動作をする。

まず、他の無線方式が利用している帯域を検索し、その帯域を避けるようにUWBトランシーバ端末１００の利用帯域・変調方式を選択する。次に、選択した前記利用帯域・変調方式に応じて、最適なパルス形状・中心周波数を選択する。前記のようにして決めたパルス波形でデータの送信が完了すると、次の送信まで休止し、その後再び送信を開始する前に周囲の状況を確認する。

図４はUWB送信機１２１が出力するパルスの波形と送信機出力の周波数特性の関係を示し、他の無線方式に対し、どのように利用帯域を変更するかを示している。図４（ａ），（ｃ），（ｅ），（ｇ）の横軸は時間（t）を示している。図４（ｂ），（ｄ），（ｆ），（ｈ）の横軸は周波数（Freq.）を示している。f_c，f_c'，f_c''は中心周波数である。

図４（ａ），（ｂ）は他の無線方式が検出されない場合に利用可能な帯域３００をすべて利用し、送信電力を最大としている一例を示しており、図４（ａ）がUWB送信機１２１出力の時間波形、図４（ｂ）が周波数スペクトルを示す。パルスの形状は、周波数特性が各国の法律に準拠できるよう変更する。

図４（ｃ），（ｄ）は、例えば利用可能な帯域３００中の高周波側にUWB以外の無線方式３０４が現れた時の例であり、図４（ｃ）がUWB送信機１２１出力の時間波形、図４（ｄ）が周波数スペクトルを示す。この時、送信機は中心周波数（f_c）を落とし、利用帯域を狭める必要がある。そのため、送信機は図４（ｃ）のようにパルス幅を広げたパルスを出力し、図４（ｄ）に示す利用帯域に出力UWBスペクトル３０２が変化し、帯域が狭まり、中心周波数が低周波側にシフトしている。

図４（ｅ），（ｆ）は利用可能な帯域３００中に、他の無線方式３０８と前記無線方式３０８とはまた別の無線方式３１０と、UWB以外の無線方式が複数存在する例であり、図４（ｅ）がUWB送信機１２１出力の時間波形、図４（ｆ）が他の無線方式３０８，３１０を含む周波数スペクトルを示す。図４（ｆ）のように利用帯域（UWBスペクトル３０６）が狭くなった場合、パルス幅は広がるものの周波数利用効率を向上させるように、図４（ｅ）のようにパルス波形を、ルートレイズドコサインを包絡線とする波形にしてもよい。また、図４（ｆ）のように、UWB以外の無線方式の存在条件によっては、中心周波数（f_c）は変更せずにパルス波形のみを変更してもよい。

図４（ｇ），（ｈ）は利用可能な帯域３００の中央付近に他の無線方式３１６の信号が存在している例であり、図４（ｇ）はUWB送信機１２１出力の時間波形、図４（ｈ）は周波数スペクトルを示す。高周波側の帯域（高周波側UWBスペクトル３１４）のみ、もしくは低周波側の帯域（低周波側UWBスペクトル３１２）のみ利用してもよいが、図４（ｈ）のように他の無線方式３１６が使っていない帯域（低周波側UWBスペクトル３１２と高周波側UWBスペクトル３１４）を最大限利用することも考えられる。送信帯域を最大限利用することにより、通信距離の低下を抑えることができる。この時、UWB送信機１２１は図４（ｇ）のように、異なる波形のパルスを連続して出力する。

図５は複数の変調方式を利用した時の送信機の出力波形を示す。図５（ａ）は位相変調の一種であるBPSK変調と振幅変調の一種であるASK変調を組み合わせた例を示す。

図２中のバイアス回路２１０において、バイアス値を変更することにより、振幅の変調を行い、ASKを可能とする。ASKも利用可能とすることにより、多値変調を可能とする。

また、図５（ａ）において、BPSK変調とASK変調のいずれかのみとしてもよい。位相変調のみとした場合、振幅の変化に対してのマージンが大きくなり、例えば受信機でI信号とQ信号の振幅のミスマッチに対して許容できる範囲が広くなり、受信機の設計が容易になる。このことは、通信距離を長くすることも可能とする。振幅変調のみの場合、通信距離は位相変調のみと比べて短くなるが、受信機の回路構成が簡易となり、受信機の低消費電力化も実現できる。受信機の回路構成が簡易になり、受信機の低消費電力化も実現する典型的な例として、振幅変調の一例である、On-Off keyingが挙げられる。

また、図５（ｂ）はPRFを変更した時の例を示す。図５（ｂ）のように、通常使用時のパルス繰返し周期をt _cycleとする。高速な通信を実現するため、PRFを高速にしてパルス繰返し周期をt_cycle3と短くすることや、受信機の消費電力を低減するためにPRFを低速にしてパルス繰返し周期をt _cycle2と長くすることを、本発明のパルス発生器は利用状況に応じて可能とする。図２７のように、UWB送信機１２１が高速なPRFでパルス列１３０８を出力する場合を例に挙げる。前記パルス列１３０８の送信信号周期１３０６を３２個のスロットに分け、３２個のスロットの内、どのスロットにパルス列１３０８が存在するかによって、ビットの０か１かを判定すると言う使い方もある。UWB送信機１２１はslot1の区間１３０２にパルスを出力し、他のスロットの区間１３０４ではパルスを出力しない。図２７のような使い方により、UWB受信機１２０の構成はコヒーレントでもノンコヒーレントでもよくなる。コヒーレント受信機を用いた場合、パルス列１３０８の位置の識別に加えてパルスの位相の判定もでき、データレートが向上する。ノンコヒーレント受信機では、パルス列１３０８と同期を取る必要が無いため、簡易構成となる。

図６は図２中の可変遅延部２０２の構成の一例を示す。

可変遅延部２０２は、複数の遅延素子（D）６００と位相比較器（PD）６０２とチャージポンプ（CP）６０４とローパスフィルタ（LPF）６０６と複数の遅延素子出力バッファ６０８とマルチプレクサ（MUX）６１０とで構成され、DLL（Delay Locked Loop：遅延ロックループ）の構成をしている。可変遅延部２０２は、基準クロック１３０を遅延させ、一定間隔の遅延量t_Dずつ遅延した遅延クロックを生成する。

図７に可変遅延部２０２の動作の詳細であるタイミングチャートを示す。

図7において、D[1]はD[0]に対して遅延量t_Dずれ、D[2]はD[1]に対して遅延量t_Dずれるといったように、可変遅延部は、順に一定間隔t_Dずつ遅延した複数の遅延クロックD[0], D[1], D[2], D[3], D[4], D[5], D[6], ・・・を出力する。また、図７に示すように、一つ目の遅延素子からの出力D[0]とマルチプレクサ６１０の出力DSは、１周期ずれている。そのため、遅延量t_Dは、マルチプレクサ６１０で選択した遅延素子までの個数で入力のクロックの１周期を割っただけの値となる。マルチプレクサ６１０は中心周波数制御信号５１０に従って、遅延素子６００からの出力から一つの遅延クロックを選択し、位相比較器６０２により比較する遅延クロックを切り替えることにより、遅延量t_Dを切り替える。基準クロック１３０は水晶発振器１３４からの出力をそのまま遅延させてもよいが、周波数逓倍器を介して水晶発振器の出力周波数を逓倍したクロックを使ってもよい。周波数逓倍器により水晶発振器の出力周波数を逓倍した場合、遅延素子６００の数を減らすことができる。

図１４は可変遅延部２０２の詳細構成図とパルス整形部（PS）２００との接続を示す。ループ中の遅延素子数は最大8個の例を示している。また、図１４の例では、可変遅延部２０２に入力しているクロックは水晶発振器の出力周波数を逓倍したクロックを用いている。

パルス整形部２００はパルス形状制御信号PSLT[0:63] ２１２と基準バイアス値IBP，IBN，VPGを入力してパルス波形を制御し、またパルス位相変調信号BBを入力して位相の変調を行う。位相変調の方式としては、例えば、位相変調信号BBがHighレベルの時とLowレベルの時でパルスの位相が１８０度ずれているBPSK変調を用いるのが好適である。BPSK変調を用いることにより、通信中の振幅の変動に強くなり、受信機側でIQミスマッチへの耐性が強くなるという効果が得られる。

図１５に図１４の８段の遅延素子列を含む可変遅延部２０２を用いた場合のパルス整形部２００の詳細構成を示し、図１６にそのタイミングチャートを示す。

パルス整形部２００は、パルス波形を制御する複数のパルスジェネレータセル（PGC）８００，８０１と上記パルスジェネレータセル８００が出力する要素パルスの振幅制御信号を選択する複数のマルチプレクサ８０２とバイアスを安定させるための抵抗８０４と電流をチャージするキャパシタ８０６とで構成される。PGCからの出力電流をキャパシタにより足し合わせてパルスを形成する。

差動出力の場合、引き算器８０８により出力PLSPとPLSNを引き合い、図１６のように出力パルスPLSを生成する。引き算器８０８は、パルス整形部２００の出力と図２のPA１２４の間に配置してもよいし、パルス整形部の出力を増幅する、図２のPA１２４の出力の後に配置してもよい。また、引き算器８０８は、差動増幅器のような構成でもよいが、バランを用いてもよい。バランとは、差動の信号を引き合い、インダクタ間の磁気結合により前記差動の信号を単相の信号に変換する機能を有するトランスのような受動素子のことである。バランを用いた場合、UWBトランシーバ端末１００のサイズは大きくなるが、低消費電力化と高振幅が実現する。

図１６に示すタイミングチャートのように、一定の遅延量ずつ遅延した遅延クロックD[0]、D[1]、D[2]、D[3]、D[4]、D[5]、D[6]、D[7]、D[8]、D[9]の立ち上がりエッジに同期して、パルス整形部は出力PLSPとPLSNにおける信号を変化させる。これらの遅延クロックの立ち上がりエッジごとに出力を変化させて、パルスの上半分および下半分を生成する。PLSPとPLSNのどちらがパルスの上半分を出力するかはベースバンド信号BBにより決まる。

次に、パルス整形部中の構成要素の動作について詳細を述べる。PGC８００がマルチプレクサ８０２の出力の振幅データに従った要素パルスを出力した後、マルチプレクサ８０２は次の振幅データに出力を切り替えて、PGC８００は次の動作に備え、その振幅データを読み込む。PGC８００とPGC８０１はそれぞれベースバンド（BB）信号をお互いに対して反転して入力しており、それぞれPLSPとPLSNの別々の信号線に出力する。PGC８００とPGC８０１のどちらがPLSPへ信号を出力するかは、BB信号がHighレベルかLowレベルかによって決まる。そのため、図１６に示すように、BB信号にしたがって出力PLSの位相が変調される。また、各PGC８００，８０１の出力を重ね合わせるため、各PGC８００，８０１は電流出力とし、共通のキャパシタ８０６に電流を流す。

図１７は各PGCの出力を重畳することにより、パルスの半分を生成する様子を示している。PLSP_A、PLSP_B、PLSP_C、PLSP_D、PLSP_E、PLSP_F、PLSP_G、PLSP_Hは各PGCの出力を示している。PLSP_A、PLSP_B、PLSP_C、PLSP_D、PLSP_E、PLSP_F、PLSP_G、PLSP_Hの出力である要素パルス１１００、１１０１、１１０２、１１０３、１１０４、１１０５、１１０６、１１０７、１１０８、１１０９、１１１０、１１１１、１１１２、１１１３、１１１４を重畳し、パルスの上下半分のいずれかがPLSPに出力される。PLSNでも同様に、１１００、１１０１、１１０２、１１０３、１１０４、１１０５、１１０６、１１０７、１１０８、１１０９、１１１０、１１１１、１１１２、１１１３、１１１４に相当する要素パルスが重ねあわされる。要素パルスの生成方法については後述する。

図１８は図１５のマルチプレクサ８０２の詳細構成を示している。マルチプレクサ８０２は、カウンタ（CNTR）９００とデコーダ（DEC）９０２と複数のスイッチ９０６と複数のインバータ９０４とで構成される。カウンタ９００はタイミングの把握に使用し、クロックの立ち上がりエッジごとにカウンタ９００の出力に従ってデコーダ９０２は出力を切り替え、スイッチ９０６のオンオフを制御する。これにより、PGC８００の出力が終わるごとに、パルス形状制御信号PSLT２１２の接続を切り替えることができる。

図１９は図１５のパルスジェネレータセル（PGC）８００の詳細構成を示し、図２０はそのタイミングチャートを示している。

図１９では４ビットの精度を持つパルスジェネレータセルの例を示している。PGC８００は、位相比較により遅延を検出するSRフリップフロップ１０００と、インバータ１００２と、ベースバンド信号BBにしたがって前記SRフリップフロップ１０００で検出した信号の伝達先を切り替えてBPSK変調を実現するNOR１００４と、パルス振幅制御信号PSLTにしたがって接続先を切り替えるAND１００６、インバータ１００８と、異なる出力電流値を持つ４つのPMOSカレントミラー回路１０１０と、スイッチ１０１２，１０１４，１０１６，１０１８と、異なる出力電流値を持つ４つのNMOSカレントミラー回路１０２０とで構成されている。

例えば、パルス位相変調信号BBがHighの時、SRフリップフロップ１０００により、IN0とIN1の遅延差t_Dを検出し、遅延差t_Dの幅を持つ方形波を出力する。SRフリップフロップ１０００の出力がLowレベル、つまり遅延差t_Dの時間だけスイッチ１０１２を導通させ、PMOSカレントミラー回路１０１０から電流を出力する。その後、同様にして、IN1とIN2の遅延差を検出して、スイッチ１０１６を遅延差の時間だけ道通させ、NMOSカレントミラー回路１０２０は出力から電流を引き抜く。

そのため、図２０のように、IN0が立ち上がってからIN1が立ち上がるまでの間、PLSPまたはPLSNの電圧が上がり、IN1が立ち上がってからIN2が立ち上がるまでPLSPまたはPLSNの電圧が下がってもとの電圧に戻るため、PLSPまたはPLSNに遅延差t_Dの２倍の幅を持つ三角波の要素パルスが生成される。パルス振幅制御信号PSLTにより、異なる出力電流値を持つ４つのPMOSカレントミラー回路１０１０のうちどの組み合わせで電流を出力するかが切り替えられる。

同様に、異なる出力電流値を持つ４つのNMOSカレントミラー回路１０２０においてもどれの組み合わせで電流を出力するか切り替えられ、三角波の要素パルスの振幅が切り替えられる。なお、図１９中での電流源の流す電流の組み合わせは、基準電流Iに対して１倍、２倍、４倍、８倍といった組み合わせを例として示しているが、この組み合わせのみに限るものではない。

図２０のタイミングチャートに要素パルスの振幅を切り替える様子を示しており、パルス形状制御信号PSLTが0010、0101、1000、1111、1101、1011と切り替えるのに従い、PLSPまたはPLSNにおける要素パルスの振幅が変化する。例えば、パルス形状制御信号PSLTが0010でパルス位相変調信号BBがHighの時、パルスジェネレータセルは、PLSPに基準電流Iの２倍に比例した三角波を出力する。また、パルス形状制御信号PSLTが1101でパルス位相変調信号BBがLowの時、PGCは、PLSNに基準電流Iの１３倍に比例した三角波を出力する。

図２６は本発明であるパルス発生器のシミュレーション結果を示す。図２６（ａ）はIEEE802.15.4aに対応したパルスの時間波形を示したもので、図２６（ｂ）は前記時間波形をフーリエ変換した結果をピークの電力で規格化したもの１２０２を、日本のスペクトラムマスク１２００と比較している。

図２６（ｂ）から、スペクトラムマスク１２００が上限を規定する範囲内にパルス発生器の出力１２０２が収まっていることを読み取ることができ、よって、このパルス発生器の出力１２０２は、標準化に対応しつつ法的基準を満たしていることになる。図２６の例では、標準化対応のパルスを利用しているため、利用可能な帯域を限界まで使っていない。

（実施の形態２）
図８は図２中の可変遅延部２０２の構成の他の一例を示し、図９にその可変遅延部２０２のタイミングチャートを示す。

本実施の形態２では、遅延生成のため、DLL４０２を用い、DLL ４０２の出力する複数の互いに遅延したクロック間の遅延量の自由度を上げるため、周波数の小数点逓倍が可能なFractional-N PLL（Phase Locked Loop：位相ロックループ）４００を周波数逓倍器として用いる。通常、前記実施の形態１のようにDLLの遅延量を切り替える場合、遅延素子数という整数値でしか切り替えられないため、細かく遅延量を切り替えることができない。そこで、本実施の形態２ではFractional-N PLL ４００を用いて入力周波数を可変とすることにより、遅延量を可変としている。また、小数点の精度で周波数逓倍が可能なオフセットPLLを用いてもよい。ミキサを必要とするため消費電力と面積は大きくなるが、論理部を減らし高速化が可能である。

（実施の形態３）
図１０は図２中の可変遅延部２０２の構成の他の一例を示し、図１１にそのタイミングチャートを示す。

前記実施の形態１とは異なり、本実施の形態３では、図８のFractional-N PLL ４００の代わりにDLL ４０４とEdge Combiner（EC） ４０６を用いて基準クロック１３０の周波数を逓倍している。Fractional-N PLL ４００と同様な小数点精度での周波数逓倍を実現するため、例えば、9.1倍の周波数逓倍を行う時、DLL ４０４で１８個の遅延素子での遅延生成を９回、２０個の遅延素子での遅延生成を１回として、回数の比は変えずに１８個の遅延と２０個の遅延の選択をランダムに行う。DLLを用いた場合、PLLに比べてループフィルタを小さくできるため、低コスト化が実現し、また消費電力も抑えられる。

図１２にDLL ４０４の詳細構成を示す。

DLL ４０４は複数の遅延素子（D1）５００と複数の遅延素子出力バッファ５１２とマルチプレクサ（MUX）５０８と位相比較器（PD）５０２とチャージポンプ（CP）５０４とローパスフィルタ（LPF）５０６とで構成されている。

マルチプレクサ５０８以外は一般的なDLL回路の構成となり、遅延素子数をNとすると、遅延の立ち上がりエッジを比較して、入力（基準クロック１３０）の周期TをN分割した遅延量T/Nを生成する回路である。マルチプレクサ５０８により、外部からの選択数の中心周波数制御信号５１０に従って出力の立ち上がりエッジを比較する遅延素子を選択する。

図１３にマルチプレクサ５０８の詳細構成を示す。

マルチプレクサ５０８は複数のスイッチ７０４と複数のインバータ７０６とデコーダ（DEC）７００とランダムデータ生成回路（RAND）７０２で構成されている。例えば、9.1倍の周波数に逓倍する時、１０回中１回１０番目の遅延素子の出力を選択し、１０回中９回は９番目の遅延素子の出力を選択する。この時、１０回中１０番目の遅延素子の出力を選択するタイミングは、ランダムデータ生成回路７０２の出力にしたがって、ランダムとする。

（実施の形態４）
図２１はパルス整形部２００の他の構成例を示す。

本実施の形態４は、DLL ４０２中の遅延素子数が多い場合にパルス整形部２００のハードウェア規模を抑える構成の実施例である。図１５の回路に対し、遅延信号を選択するセレクタ（SEL）８１２を追加し、PGC８１０の内部回路を変更している点が異なる。セレクタ８１２は連続する二つの遅延信号を二組とそれらの遅延信号より遅延した信号を一つ選択し、その遅延信号を入力としてPGC８１０の動作を制御する。図２１の実施例では、DLL ４０２の遅延素子数は増えてしまうが、入力周波数を低くすることもできるというメリットがある。また、遅延信号をパルス整形部２００で選択できるため、図１９の回路では３点で近似して三角波としていた要素パルスだけでなく、５点、７点と近似点数を増やした要素パルスを生成可能となる。

図２２に、その時のタイミングチャートを示す。

パルスの近似点数を増やすことにより、中心周波数を低周波側にシフトでき、中心周波数の切り替えが容易に実現する。また、パルスの近似点数を増やせるため、高調波の発生を抑制できる。

図２３にPGC８１０の詳細構成を示し、図２４にセレクタ８１２の詳細構成を示す。また、図２５にPGC８１０の動作タイミングチャートを示す。

PGC８１０はPGC８００と同様に、位相比較により遅延を検出するSRフリップフロップ１０００と、複数のインバータ１００２と、ベースバンド信号BBにしたがって前記SRフリップフロップ１０００で検出した信号の伝達先を切り替えてBPSK変調を実現するNOR１００４と、パルス形状制御信号PSLT２１２に従って接続先を切り替える複数のAND１００６、複数のインバータ１００８と、異なる出力電流値を持つ４つのPMOSカレントミラー回路１０１０と、複数のスイッチ１０１２，１０１４，１０１６，１０１８と、異なる出力電流値を持つ４つのNMOSカレントミラー回路１０２０とで構成されている。

PGC８１０がPGC８００と異なる点は、SRフリップフロップの接続であり、PGC８００では図２３におけるIN1とIN2がつながっていたのに対し、PGC８１０では独立となっている。これにより、図２５のタイミングチャートのように、台形の出力PLSP_Aを生成できる。他のPGCの三角波の出力PLSP_Bとの重ね合わせにより、近似点数を５点に増やした要素パルスを生成できる。PLSP_AはIN0_Aの立ち上がりからIN1_Aの立ち上がりまでのt_Dの間出力が上昇し、IN1_Aの立ち上がりからIN2_Aの立ち上がりまでの2t_Dの間は出力は一定となる。次に、IN2_Aの立ち上がりからIN3_Aの立ち上がりまでのt_Dの間出力が下降し、元のレベルに戻る。PLSP_BはIN0_Bの立ち上がりからIN1_Bの立ち上がりまではPLSP_Aと同様に、t_Dの間出力が上昇する。しかし、IN1_Bの立ち上がりとIN2_Bの立ち上がりのタイミングは同時であるため、IN2_Bの立ち上がりからIN3_Bの立ち上がりまでPLSP_Bの出力は下降し、PLSP_Bには三角波が出力される。

この例では、PGC中に要素パルスの電圧を上げるためのブロックと下げるためのブロックを一組のみ含めているが、PLS_Aを出力するPGCとPLS_Bを出力するPGCを両方一つのセルに含んでもよい。その場合、一つのセルから５点で近似した要素パルスを出力できる。セレクタ８１２は遅延信号 D[0]〜D[7]の中から４つの信号を選択し、PGC８１０に伝達し、また、前記の複数の遅延信号より遅延した信号を一つ選択し、マルチプレクサ８０２に伝達する。そのため、セレクタ８１２は、一般的なマルチプレクサ２１０２を５つと、どの遅延信号を選択するかを制御する信号DSLTをデコードするデコーダ２１００から構成されている。

以上、本発明の各実施例によれば、DAAのために設けた検出器により他の無線方式が使用している帯域を検出するとすぐに、利用できる帯域を検索し、送信機出力のパルス形状と中心周波数を変更することが可能となる。また、送信機は高精度にパルス形状を制御するデジタル的な制御機構を持つため、利用できる帯域の利用効率を最大にしながら、低消費電力化を実現する。また、パルス形状は柔軟に変更可能であるため、送信機は周囲環境の変化に対して柔軟に対応したパルスを出力できる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明に係る技術の利用場面を示す図である。 パルス形状・中心周波数を可変とするUWBトランシーバの構成例を示すブロック図である。 パルス形状・中心周波数を変更する際の手順を示すフローチャートである。 （ａ）〜（ｈ）は他の無線方式に対して帯域を変更する場合の時間波形と周波数スペクトルを示す図である。 （ａ），（ｂ）は可能な変調方式とパルス繰り返し周波数を変更した時の時間波形を示す図である。 本発明の実施の形態１において、可変遅延部の構成例を示す図である。 図６の可変遅延部の動作を示すタイミングチャートである。 本発明の実施の形態２において、可変遅延部の他の構成例を示す図である。 図８の可変遅延部の動作を示すタイミングチャートである。 本発明の実施の形態３において、可変遅延部の他の構成例を示す図である。 図１０の可変遅延部の動作を示すタイミングチャートである。 図１０中のDLLの構成例を示す図である。 図１２中のマルチプレクサの構成例を示す図である。 本発明の実施の形態１において、可変遅延部の構成例とパルス整形部の接続を示す図である。 本発明の実施の形態１において、パルス整形部の構成例を示す図である。 図１５のパルス整形部の動作を示すタイミングチャートである。 要素パルスを重畳してパルスを生成する様子を示したタイミングチャートである。 図１５中のマルチプレクサの構成例を示す図である。 図１５中のPGCの構成例を示す図である。 図１９のPGCの動作を示すタイミングチャートである。 本発明の実施の形態４において、パルス整形部の構成例を示す図である。 図２１のパルス整形部の動作を示すタイミングチャートである。 図２１中のPGCの構成例を示す図である。 図２１中のセレクタの構成例を示す図である。 図２３のPGCの動作を示すタイミングチャートである。 （ａ），（ｂ）は本発明の実施の形態１によるパルス発生器のシミュレーション結果を示す図である。 パルス送信方法の一例を示す図である。

符号の説明

１００ UWBトランシーバ端末
１０２ マイクロプロセッサ（MPU）
１０４ プログラム（PRG）
１０６ UWB基地局
１０８ システムB
１１０ UWBトランシーバ端末出力波形
１１２ UWBトランシーバ端末出力スペクトル
１２０ UWB受信機
１２１ UWB送信機
１２２ パルス発生器（PG）
１２４ 電力増幅器（PA）
１２６ スイッチ
１２８ ベースバンドシグナルプロセッサ（BB）
１３０ 基準クロック
１３２ アンテナ
１３４ 水晶発振器（OSC）
２００ パルス整形部（PS）
２０２ 可変遅延部（VD）
２０４ 中心周波数制御部（CFC）
２０５ パルス形状制御部（PSC）
２０６ 帯域制御部（BANDC）
２０７ 変調方式制御部（MODC）
２０８ パルス繰り返し周波数制御部（PRFC）
２１０ バイアス回路（BIAS）
２１２ パルス形状制御信号
３００ 利用可能な帯域
３０２，３０６ UWBスペクトル
３０４，３０８，３１０，３１６ UWB以外の無線方式
３１２ 低周波側UWBスペクトル
３１４ 高周波側UWBスペクトル
４００ Fractional-N PLL
４０２，４０４ DLL
４０６ エッジコンバイナ
５００ 遅延素子（D1）
５０２，６０２ 位相比較器（PD）
５０４，６０４ チャージポンプ（CP）
５０６，６０６ ローパスフィルタ（LPF）
５０８，８０２，６１０，２１０２ マルチプレクサ（MUX）
５１０ 中心周波数制御信号
５１２ 遅延素子バッファ
６００ 遅延素子
６０８ 遅延素子出力バッファ
６１２ 位相比較用遅延クロック
６１４ 位相比較用参照クロック
７００，９０２，２１００ デコーダ（DEC）
７０２ ランダムデータ生成回路（RAND）
７０４，９０６ スイッチ
７０６，９０４，１００２，１００８ インバータ
８００，８０１，８１０ パルスジェネレータセル（PGC）
８０４ 抵抗
８０６ キャパシタ
８０８ 引き算器
８１２ セレクタ（SEL）
９００ カウンタ（CNTR）
１０００ SRフリップフロップ
１００４ NOR回路
１００６ AND回路
１０１０ PMOSカレントミラー回路
１０１２，１０１４ PMOSスイッチ
１０１６，１０１８ NMOSスイッチ
１０２０ NMOSカレントミラー回路
１１００〜１１１４ 要素パルス
１２００ スペクトラムマスク
１２０２ IEEE802.15.4a標準化対応パルススペクトル
１３００ パルス繰り返し周波数
１３０２ パルス送信スロット
１３０４ パルス停止スロット
１３０６ 送信信号周期
１３０８ パルス列

Claims (20)

1. 複数のパルスを含んで形成される送信信号を生成するインパルス無線送信機用のパルス発生器であって、
   前記送信信号の周波数帯域を制御する帯域制御部と、
   前記送信信号の変調方式を制御する変調方式制御部と、
   選択された帯域および変調方式に対して、前記パルスのパルス形状を制御するパルス形状制御信号を生成するパルス形状制御部と、
   前記選択された帯域および変調方式に対して、前記パルスの中心周波数を制御する中心周波数制御信号を生成する中心周波数制御部と、
   前記選択された帯域および変調方式に対して、前記パルスの繰り返し周波数を制御するパルス繰り返し周波数制御部と、
   縦列接続された複数の遅延器と前記複数の遅延器の各々に設けられた複数の出力端子とを含んで成り、前記中心周波数制御信号に応じて、前記複数の遅延器の初段の遅延器が基準クロック信号に対して与える遅延量および２段目以降の遅延器の各々がそれぞれの前段の遅延器の出力に対して与える遅延量を共に切り替えて前記複数の出力端子から複数の遅延クロック信号を出力する可変遅延部と、
   前記パルス形状制御信号に応じて、前記可変遅延部から出力された前記複数の遅延クロック信号のそれぞれに同期した複数の出力電圧を生成し、該複数の出力電圧を重畳して個々の前記パルスを生成し、生成した複数のパルスを配列してなるパルス列を前記送信信号として出力するパルス整形部と、
   前記パルスの基準振幅を制御するバイアス回路と
   を具備してなることを特徴とするパルス発生器。
2. 請求項１において、
   前記可変遅延部は、複数の前記基準クロックの入力に対して前記遅延量を固定して前記パルスの中心周波数を固定とする中心周波数固定動作モードを有することを特徴とするパルス発生器。
3. 請求項２において、
   前記パルス整形部は、前記可変遅延部が前記中心周波数固定動作モードで動作する場合に、前記出力電圧を変化させることによって、波形形状が互いに異なりかつ中心周波数が一定である複数の前記パルスを生成して出力することを特徴とするパルス発生器。
4. 請求項１において、
   前記可変遅延部は、前記遅延量を変化させて前記パルスの中心周波数を可変とする中心周波数可変動作モードを有することを特徴とするパルス発生器。
5. 請求項１において、
   前記変調方式制御部は、選択可能な変調方式として位相変調方式および振幅変調方式を備えることを特徴とするパルス発生器。
6. 請求項１において、
   前記可変遅延部は、逓倍器を有し、水晶発振器からのクロック信号を入力して前記逓倍器にて前記水晶発振器からの前記クロック信号を逓倍し、逓倍されたクロック信号を前記基準クロック信号として前記初段の遅延器に入力することを特徴とするパルス発生器。
7. 請求項１において、
   前記可変遅延部は、水晶発振器からのクロック信号を入力し、前記水晶発振器からの前記クロック信号を前記基準クロック信号として前記初段の遅延器に入力し、
   前記複数の遅延器は、入力に与える遅延量を可変とする可変遅延器であることを特徴とするパルス発生器。
8. 請求項１において、
   前記パルス繰り返し周波数制御部は、前記送信信号を構成する複数の前記パルスの繰り返し周波数を前記基準クロックの周波数より高くして前記送信信号を生成するよう前記パルス整形部を制御すると共に、生成された前記送信信号が送信された後に新たな前記送信信号の生成を停止するよう前記パルス整形部を制御することを特徴とするパルス発生器。
9. 請求項１において、
   前記パルス整形部は、前記可変遅延部からの複数の遅延クロック信号に同期した複数の出力電圧の組み合わせから単発パルスを生成する複数の単発パルス生成回路を有し、生成した複数の単発パルスを重畳して１つの前記パルスを生成し、
   前記単発パルス生成回路の各々は前記出力電圧の振幅情報を伝達するマルチプレクサを有し、前記マルチプレクサは前記遅延器への入力の周期ごとに前記振幅情報を更新することを特徴とするパルス発生器。
10. 請求項９において、
    前記単発パルス生成回路は、前記複数の遅延クロック信号から任意の１以上の遅延クロック信号を選択するセレクタを有し、前記セレクタによって選択された遅延クロック信号に基づいて生成された前記出力電圧から前記単発パルスを生成することを特徴とするパルス発生器。
11. 送信する情報に対応するベースバンド信号を入力し、前記ベースバンド信号を複数のパルスの列で構成される送信信号に変換して出力するパルス発生器と、
    前記パルス発生器から出力された前記送信信号を増幅してアンテナへ出力する電力増幅器と
    を具備してなる無線送信機であって、
    前記パルス発生器は、
    複数のパルスを含んで形成される送信信号を生成するインパルス無線送信機用のパルス発生器であって、
    前記送信信号の周波数帯域を制御する帯域制御部と、
    前記送信信号の変調方式を制御する変調方式制御部と、
    選択された帯域および変調方式に対して、前記パルスのパルス形状を制御するパルス形状制御信号を生成するパルス形状制御部と、
    前記選択された帯域および変調方式に対して、前記パルスの中心周波数を制御する中心周波数制御信号を生成する中心周波数制御部と、
    前記選択された帯域および変調方式に対して、前記パルスの繰り返し周波数を制御するパルス繰り返し周波数制御部と、
    縦列接続された複数の遅延器と前記複数の遅延器の各々に設けられた複数の出力端子とを含んで成り、前記中心周波数制御信号に応じて、前記複数の遅延器の初段の遅延器が基準クロック信号に対して与える遅延量および２段目以降の遅延器の各々がそれぞれの前段の遅延器の出力に対して与える遅延量を共に切り替えて前記複数の出力端子から複数の遅延クロック信号を出力する可変遅延部と、
    前記パルス形状制御信号に応じて、前記可変遅延部から出力された前記複数の遅延クロック信号のそれぞれに同期した複数の出力電圧を生成し、該複数の出力電圧を重畳して個々の前記パルスを生成し、生成した複数のパルスを配列してなるパルス列を前記送信信号として出力するパルス整形部と、
    前記パルスの基準振幅を制御するバイアス回路と
    を具備してなることを特徴とする無線送信機。
12. 請求項１１において、
    前記可変遅延部は、複数の前記基準クロックの入力に対して前記遅延量を固定して前記パルスの中心周波数を固定とする中心周波数固定動作モードを有することを特徴とする無線送信機。
13. 請求項１２において、
    前記パルス整形部は、前記可変遅延部が前記中心周波数固定動作モードで動作する場合に、前記出力電圧を変化させることによって、波形形状が互いに異なりかつ中心周波数が一定である複数の前記パルスを生成して出力することを特徴とする無線送信機。
14. 請求項１１において、
    前記可変遅延部は、前記遅延量を変化させて前記パルスの中心周波数を可変とする中心周波数可変動作モードを有することを特徴とする無線送信機。
15. 請求項１１において、
    前記変調方式制御部は、選択可能な変調方式として位相変調方式および振幅変調方式を備えることを特徴とする無線送信機。
16. 送信する情報に対応するベースバンド信号を入力し、前記ベースバンド信号を複数のパルスの列で構成される送信信号に変換して出力するパルス発生器と、前記パルス発生器から出力された前記送信信号を増幅してアンテナへ出力する電力増幅器とを具備してなる無線送信機と、
    前記アンテナが受信した受信信号を入力し、前記受信信号に対応するベースバンド信号に変換して出力する無線受信機と
    が単一の半導体基板上に一体形成されてなる半導体集積回路装置であって、
    前記パルス発生器は、
    複数のパルスを含んで形成される送信信号を生成するインパルス無線送信機用のパルス発生器であって、
    前記送信信号の周波数帯域を制御する帯域制御部と、
    前記送信信号の変調方式を制御する変調方式制御部と、
    選択された帯域および変調方式に対して、前記パルスのパルス形状を制御するパルス形状制御信号を生成するパルス形状制御部と、
    前記選択された帯域および変調方式に対して、前記パルスの中心周波数を制御する中心周波数制御信号を生成する中心周波数制御部と、
    前記選択された帯域および変調方式に対して、前記パルスの繰り返し周波数を制御するパルス繰り返し周波数制御部と、
    縦列接続された複数の遅延器と前記複数の遅延器の各々に設けられた複数の出力端子とを含んで成り、前記中心周波数制御信号に応じて、前記複数の遅延器の初段の遅延器が基準クロック信号に対して与える遅延量および２段目以降の遅延器の各々がそれぞれの前段の遅延器の出力に対して与える遅延量を共に切り替えて前記複数の出力端子から複数の遅延クロック信号を出力する可変遅延部と、
    前記パルス形状制御信号に応じて、前記可変遅延部から出力された前記複数の遅延クロック信号のそれぞれに同期した複数の出力電圧を生成し、該複数の出力電圧を重畳して個々の前記パルスを生成し、生成した複数のパルスを配列してなるパルス列を前記送信信号として出力するパルス整形部と、
    前記パルスの基準振幅を制御するバイアス回路と
    を具備してなることを特徴とする半導体集積回路装置。
17. 請求項１６において、
    前記可変遅延部は、複数の前記基準クロックの入力に対して前記遅延量を固定して前記パルスの中心周波数を固定とする中心周波数固定動作モードを有することを特徴とする半導体集積回路装置。
18. 請求項１７において、
    前記パルス整形部は、前記可変遅延部が前記中心周波数固定動作モードで動作する場合に、前記出力電圧を変化させることによって、波形形状が互いに異なりかつ中心周波数が一定である複数の前記パルスを生成して出力することを特徴とする半導体集積回路装置。
19. 請求項１６において、
    前記可変遅延部は、前記遅延量を変化させて前記パルスの中心周波数を可変とする中心周波数可変動作モードを有することを特徴とする半導体集積回路装置。
20. 請求項１６において、
    前記変調方式制御部は、選択可能な変調方式として位相変調方式および振幅変調方式を備えることを特徴とする半導体集積回路装置。

Images