JP4365795B2

JP4365795B2 - パルス発生器及びそれを用いた送信機

Info

Publication number: JP4365795B2
Application number: JP2005042031A
Authority: JP
Inventors: 崇泰乗松; 亮介藤原; 優小久保; 陽前木
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2005-02-18
Filing date: 2005-02-18
Publication date: 2009-11-18
Anticipated expiration: 2025-02-18
Also published as: US7664161B2; JP2006229677A; US20060197618A1

Description

本発明は、インパルス無線通信用の波形パルスを生成するウルトラワイドバンド伝送用のパルス発生器及びそれを用いた送信機に関する。

UWB-IR方式に関して、特許文献１や特許文献２には、局部発振器や乗算器を使い、局部発振の信号とガウシアンパルスの乗算出力を合成して送信用のパルス信号を得るようにしたパルス発生器が開示されている。また、特許文献１には、複数の電流源の出力信号を重み付けすることにより低周波数のパルス整形信号を生成することも開示されている。

また、特許文献３には、情報を一連のインパルス波形で送信すると共に、各インパルスの形状を制御する送信機が開示されている。特許文献３の図２６や図２８には、複数のインパルスを生成するために、遅延効果の異なる複数のラインを用い、遅延差からパルス幅の狭い方形波パルスを生成するウエーブレット生成回路が開示されている。

特開２００４−２４１８６０号公報特開２００４−２４１８５９号公報特表２００３−５３５５５２号公報

ユビキタス社会の実現を合言葉に、身の回りの機器同士が通信し、あらゆる機器が一つのネットワークにつながることが目指されている。身の回りの機器同士が通信するためには、短距離の無線通信でよく、そのため、ユビキタス社会が実現すれば、WPAN（Wireless Personal Area Network）市場は広がっていくと予想される。そして、WPAN向けの通信方式の一つとして、ウルトラワイドバンド（UWB）方式が注目されている。

UWB方式では、広帯域に送信電力を拡散させるため、他の無線機器への干渉が軽微であると考えられている。また、広帯域を使用するため、通信速度も速い。

UWB方式には、DS（Direct Spread：直接拡散）方式とMB-OFDM（Multi Band-Orthogonal Frequency Division Multiplexing：直交波周波数分割多重）方式、及びIR(インパルス・ラジオ)方式が存在する。DS方式とMB-OFDM方式は通信速度が速いが、高速動作が必要なため、消費電力が増加する傾向にある。これに対し、IR方式は、通信速度はDS方式やMB-OFDM方式に比べ遅くなるが、間欠的に電力を送信するため低消費電力化が実現でき、回路構成の簡易化が可能になる方式である。そのため、携帯機器のような低消費電力化が必要になる機器同士の通信を目指すユビキタス社会においては、UWB-IR方式は有望である。

UWB-IR方式のパルス発生器として従来提案されているものは、数十ボルト程度の高電圧が必要であることや、遅延線を用いるためLSI(Large Scale Integrated Circuits)中では精度が低いなど、汎用プロセスを用いてのLSI化が困難であるという課題がある。

また、特許文献１や特許文献２の構成を用いた場合、LO信号とパルスを乗算するためLOリークが生じるという課題と、高周波回路を多数用いるため消費電力を抑えられないという課題がある。例えば、特許文献１には、図２４に示すように、一般的な送信回路で用いられる局部発振器（LO）２０５や乗算器（MIX）２０６、２０８を使い、それぞれの乗算出力を合成して送信用のパルス信号を得るようにしたパルス発生器１０２が開示されている。クロック発生装置１０１は、局部発振器（LO）に４ＧＨZのクロック信号を供給する。局部発振器（LO）はこのパルス発生器において、出力信号は間欠的（例えば２ｎｓ）に送信されるものの、局部発振器や乗算器は常時動作しているため、相対的に長い無信号区間（例えば３０ｎｓ）において局部発振器自体の出力（局部発振器（LO）×乗算器（MIX２０６））がリーク信号となって送信されてしまい、信号帯域内での不要輻射が生じる。また、局部発振器や２つの乗算器を常時動作させるため、消費電力を抑えられない。

一方、特許文献３の図２６や図２８に開示された構成では、遅延効果の異なる複数の遅延ラインを用いて生成された複数のパルス幅の狭い方形波パルスを、それぞれ更なる遅延ラインセットに渡してパルス幅の狭い複数の方形波パルスとし、各方形波パルスを足合わせてウエーブレットを生成し、変調符号に応答して正または負のウエーブレットを出力信号として出力している。しかし送信機のLSI化を考えたとき、幅の狭い方形波パルスを２段目の遅延ラインでさらに遅延させ、異なる遅延ライン同士の出力を足し合わせることによる波形のひずみの影響が大きくなり、出力信号波形の精度の低下が避けられない。すなわち、特許文献３の構成では、出力信号のパルス幅が広がったり、形状が変化したり、周波数特性自体が変化することにより、精度の高い周波数特性を得にくいという課題が考えられる。

本発明の目的は、構成の簡易化、低消費電力化と、LOリークの抑制という課題を解決するUWB伝送用パルス発生器及びそれを用いた送信機を提供することにある。

本発明の他の目的は、精度の高い周波数特性の出力信号を生成し得るUWB伝送用のパルス発生器及びそれを用いた送信機を提供することである。

本発明の代表的な特徴の１つは、以下のような構成の送信機用パルス発生器にある。

すなわち、本発明のパルス発生器は、インパルス通信を行う送信機用のパルス発生器であって、基準クロックを生成する基準クロック発生ユニットと、遅延時間制御機能を持ち前記基準クロックを基に所定の遅延差を有する複数の遅延信号を順次生成する遅延ユニットと、前記各遅延信号を基に前記遅延差に対応するパルス幅を有すると共に拡散符号により拡散された情報により位相が変調された複数の方形波パルスを出力する方形波パルス発生ユニットと、前記各方形波パルスに重み付けを行ない複数のインパルスに変換し重ね合わせる振幅制御ユニットとを有することを特徴とする。

本発明によれば、精度の高い周波数特性の出力信号を生成することができるUWB伝送用のパルス発生器及びそれを用いた送信機を提供できる。

以下、図面を参考にして本発明の実施の形態について詳細に述べる。

まず、図１ないし図３で本発明の実施形態になるパルス発生器を具備した送信機の構成と作用について、全体の概要を説明する。

図１は、本発明の実施形態になるパルス発生器を具備した送信機のブロック構成図を示す。図２は、本実施形態における基準クロック（CLK）の周期とインパルス信号列の関係を示す図であり、図２Ａは基準クロック（CLK）の波形を示し、図２Ｂはインパルス信号列とその各々のインパルス信号を示している。図３に、図１のパルス発生器１０２の全体的な構成例を示す。

図に示すように、送信機は、所定の周期の基準クロック（CLK）を与える基準クロック発生ユニット（クロック発生装置）１０１と、パルス発生器１０２と、電力増幅器（PA）１０３と、アンテナ１０４とで構成される。

パルス発生器１０２は、基準クロック（CLK）を遅延させ遅延時間の異なる複数の遅延信号を生成する遅延ユニット（遅延回路＝DLY）１０５と、これら複数の遅延信号とベースバンド信号（BB）から送信情報に対応した極性を有する複数の方形波パルスを出力する方形波パルス発生ユニット（方形波パルス発生回路＝SWPG）１０６と、各方形波パルスに夫々所定の重み付けを行ない振幅の異なる複数のインパルスを生成し、これらのインパルスを組み合わせた一連のインパルス波形からなるインパルス信号すなわち出力電圧VPLSを生成する振幅制御ユニット（AMPC）１０７とで構成されている。

クロック発生装置１０１は、パルス発生器１０２に基準クロックを供給する役割を有する。

図２に示したとおり、送信機の出力信号(Output signal)は、インパルス間隔ＴP毎にベースバンド信号（BB）、例えば（１，−１，−１，１）に基いて変調された一連のインパルス信号が配列されたインパルス信号列からなっている。各インパルス信号は、例えばガウス波形のような所定の包絡線形状(envelope)に沿った波高の複数のインパルスを含んでおり、ベースバンド信号の正、負の極性によって位相が１８０度異なっている。各インパルス信号は幅がＴPWであり、個々のインパルスのパルス幅がＴDである。そして、基準クロックの周期Ｔclkは、インパルス間隔ＴPに等しい。

クロック発生装置１０１は、通常、低周波数の発振周波数を持つ水晶発信機で構成されるが、これに限定されるものではなく、遅延回路１０５に所望の低周波数のクロック、例えば３２MHzを供給できるものであれば何でもよい。低周波数の発信装置と分周装置を組み合わせたものでも良い。

遅延回路（DLY）１０５は、複数段の遅延素子を有し、各段ごとに基準クロック（CLK）を順次遅延させて、位相の異なる複数の遅延信号VDLY[N_１]を生成する。一例として、各インパルスのパルス幅ＴDは、各段ごとの遅延差Ｔdに等しい。図３は、遅延回路が１１段である時の例を示しており、この場合、インパルス信号の幅ＴPWは、ＴD×１１となる。

なお、各インパルスのパルス幅ＴDと遅延差Ｔdの関係は、ＴD＝Ｎ×Ｔd（ただしＮは整数）であっても良い。例えば、個々のインパルスのパルス幅が、遅延差の２倍であり、インパルスは、正と負の電流が前記遅延差の遅れをもって連続して流れるものであっても良い。

方形波パルス発生ユニット（方形波パルス発生回路＝SWPG）１０６は、遅延回路から出力される遅延時間の異なる信号同士を比較することで遅延回路一段分の遅延時間差に相当するパルス幅を持つ方形波パルスを、拡散符号により拡散された情報を受け取ることで位相を変調して出力する。すなわち、隣り合う遅延信号VDLY[N_１]の遅延差に相当するパルス幅を持ち、ベースバンド信号（BB）で与えられる極性の複数の方形波パルスVQ[N_２]または VQB[N_２]を出力する。

振幅制御ユニット（AMPC）１０７は、方形波パルス発生回路から異なるタイミングで出力される方形波パルス列を受け取ることにより、方形波のパルス幅を持ち所定の振幅でインパルス列を出力し、重ね合わせる。すなわち、複数の方形波パルスVQ[N_２]または VQB[N_２]に夫々所定の重み付けを行ない振幅の異なる複数のインパルスを生成し、これら複数のインパルスを組み合わせることで、所定の包絡線形状を有する一連のインパルス波形からなるインパルス信号列を送信用の出力信号VPLSとして生成する。

振幅制御ユニット（AMPC）１０７では、各段の方形波パルスに、順次、-a倍、-b倍、-c倍、-d倍、-e倍、-ｆ倍、-e倍、-d倍、-c倍、-b倍、-a倍(０<a<b<c<d<e<ｆ)と重み付けすることにより、所定の包絡線形状を有する一連のインパルス波形を生成できる。

以下、本発明のパルス発生器のより具体的な実施形態について説明する。

図４に、本発明の実施例１であるパルス発生器の遅延回路１０５の詳細を示す。遅延回路１０５は、シリーズに設けられた複数の遅延素子で構成されており、入力された信号を複数段にわたり、遅延時間Ｔdずつ遅延する働きを持つ。以下では遅延回路が９段である時の例を示している。

遅延回路１０５は、遅延の精度を改善するために、遅延時間制御可能なインバータなどの遅延素子６０１を複数段接続して構成される遅延列６０１０と、入力クロックと最終段の遅延素子の出力位相とを比較し位相差の時間と等しいパルス幅を持つ方形波を生成する位相比較器（ＰＤ）６０１２と、位相差を電圧に変換するチャージポンプ（ＣＰ）６０１４で構成されるDLL(Delay Locked Loop：遅延ロックループ)を採用するのが望ましい。DLLは遅延素子の出力と入力の位相差を位相比較器６０１２で比較し、出力の位相が入力に対して進んでいるか遅れているかを示す信号UP, DNを出力する。UP、DN信号によりチャージポンプ６０１４は出力電圧を上下させ、各遅延素子６０１の遅延時間Ｔdを制御し、入力と出力の位相がちょうど１周期ずれているところで遅延時間を固定する。これにより、ばらつきに強い遅延信号を出力することができる。

図５に、図３の方形波パルス発生回路１０６の詳細を示す。方形波パルス発生回路１０６は、複数の遅延したクロック同士を比較し、遅延差と等しいパルス幅を持つ方形波を生成し、ベースバンド信号により極性を制御する働きを持つ。方形波パルス発生回路１０６は、SRフリップフロップ６０２とスイッチ６０３で構成される。SRフリップフロップ６０２は、セット信号が立ち上がると出力が立ち上がり、リセット信号が立ち上がると出力が立ち下がる。SRフリップフロップ６０２は極性の異なる正と負の二出力を有し、セット信号で正の出力が立ち上がると負の出力は立ち下がる。スイッチ６０３にはベースバンド信号ＢＢが入力され、その入力電圧がHighの時にスイッチ６０３が導通し、入力電圧がLowの時にスイッチ６０３が遮断される。

図５中にある、SRフリップフロップ６０２はAND回路などのロジック回路を用いて構成しても、高速動作のためにダイナミック回路を用いてもよい。それから、スイッチ６０３はSRフリップフロップの出力を制御するため、AND回路などのロジック回路でも、MOS(Metal Oxide Semiconductor)スイッチを用いてもよい。

図６に、振幅制御ユニット１０７のブロック図を示す。電流源６０４は、入力バイアス電流ＩBを電流電圧変換してバイアス電圧V_BP、V_BNを生成するバイアス電圧生成回路６０６と、前記バイアス電圧が入力されそのバイアス電圧V_BP、V_BNに応じた電流を流す電流源素子６０７〜６１５で構成される。

図７に、振幅制御ユニット１０７のバイアス電圧生成回路６０６と電流源素子６０７〜６１５の詳細回路図を示す。電流源素子６０７〜６１５はゲート幅が異なるのみで、回路構成は同一であることから、電流源素子６０７を例にとって説明する。

図７において、バイアス電圧生成回路６０６は、ダイオード接続されたPMOS ７０５に電流ＩBを入力し、カレントミラー回路７０６でその電流をダイオード接続したNMOS ７０７に流す。これにより、入力電流ＩBに比例した電流値を流すことのできる、カレントミラー回路のバイアス電圧V_BP、V_BNを生成する。

また、図７において、電流源素子６０７はPMOSカレントミラー７０１、電流制御用PMOSスイッチ７０２、電流制御用NMOSスイッチ７０３、NMOSカレントミラー７０４で構成されている。

PMOSカレントミラー７０１はソースが電源電圧ＶDDに接続され、ゲートが前記バイアス電圧V_BPに接続され、ドレインが電流制御用PMOSスイッチのソースに接続されている。NMOSカレントミラー７０４はソースがグランドに接続され、ゲートが前記バイアス電圧V_BNに接続され、ドレインが電流制御用NMOSスイッチ７０３と接続されている。電流制御用PMOSスイッチ７０２は、ドレインが出力、ゲートが方形波パルス発生回路１０６の出力、ソースがPMOSカレントミラー７０１のドレインに接続されている。電流制御用NMOSスイッチ７０３は、ドレインが出力、ゲートが方形波パルス発生回路１０６の出力、ソースがNMOSカレントミラー７０４のドレインに接続されている。

PMOSカレントミラー７０１とNMOSカレントミラー７０４のゲート幅を変化させることにより、各電流源素子６０７〜６１５の出力電流を変化させる。

電流制御用PMOSスイッチ７０２は、PMOSカレントミラー７０１の出力電流が負荷に流れるのをオンオフ制御する。これにより、方形波パルス発生回路１０６の出力である方形波パルスが入力されている時のみ、PMOSカレントミラー７０１から電流が出力される。同様に、電流制御用NMOSスイッチ７０３はNMOSカレントミラー７０４の出力電流を制御し、方形波パルスが電流制御用NMOSスイッチ７０３の入力されるときのみ電流を出力する。また、電流制御用PMOSスイッチ７０２と電流制御用NMOSスイッチ７０３は、図５に示すように、方形波パルスがPMOSスイッチ７０２側もしくはNMOSスイッチ７０３側のいずれかのみに入力するようにベースバンド信号によりスイッチ６０３を制御し、同時には導通しないようにする。

以上が、第１の実施例の構成についての説明である。次に第１の実施例における各部の信号をもとに動作説明を行う。

まず、図８に本発明第１の実施例における、各部の出力についての時間波形を示す。図８において、横軸を時間軸（ｔ）、縦軸を電圧（V）とする。そして、クロック発生装置１０１の出力電圧をVCLK、遅延回路１０５の出力電圧をVDLY[１:９]、方形波パルス発生回路１０６の出力電圧をVQB[１:９]、VQ[１:９]、振幅制御ユニット１０７の出力電圧をVPLSとする。

図８に示すように、遅延回路１０５はクロック発生装置１０１の出力電圧VCLKを、遅延時間Ｔdの整数倍遅延させた出力電圧VDLY[１:９]を出力する。

方形波パルス発生回路１０６は、遅延時間Ｔdを検出し、パルス幅ＴDが遅延時間Ｔdとなる方形波VQB[１:９], VQ[１:９]を出力する。例えば、VCLKとVDLY[１]の遅延差を検出して、VQB[１]に示す信号を出力する。この時、方形波パルス発生回路１０６から、VQB[１]に示す方形波パルスが出力されている時、VQ[１]には方形波パルスは出力されない。これにより、方形波パルスが入力する電流源素子中の電流制御用PMOSスイッチ７０２と電流制御用NMOSスイッチ７０３とが同時に導通しない。このことにより、出力負荷６０５には各電流源素子から正か負の電流のいずれかしか流れない。

そして、振幅制御ユニット１０７は、各電流源素子中のPMOSカレントミラー７０１とNMOSカレントミラー７０４のゲート幅を所定の値に設定しておくことにより、各電流源素子の出力負荷に流す電流値が、各方形波パルスに対し一意に決まる。これにより、例えば、VQB[１]を-a倍、VQ[２]を-b倍、VQB[３]を-c倍、VQ[４]を-d倍、VQB[５]を-e倍、VQ[６]を-d倍、VQB[７]を-c倍、VQ[８]を-b倍、VQB[９]を-a倍(０<a<b<c<d<e)と、各方形波パルスを重み付けしたインパルス電流を生成できる。上記のインパルス電流を同一負荷６０５に流すため、図８において、振幅変調を受けたパルスVPLSを出力する。ここで、a, b, c, d, eを各インパルス電流が最大になる時の、例えばガウス波形のような信号の出力電圧に比例するように設定することで、ガウス波形の包絡線を持つパルス信号を生成する。

図９にベースバンド信号をHigh(例えば電源電圧)とした時の方形波パルス発生回路１０６と振幅制御ユニット１０７の出力電圧を、図１０にベースバンド信号をLow(例えばグランド電圧)にした時の方形波パルス発生回路１０６と振幅制御ユニット１０７の出力電圧を示す。図９、図１０において、横軸は時間（ｔ）、縦軸は電圧（V）である。ベースバンド信号がHighレベル(電源電圧など)であれば、図９に示す方形波パルスが方形波パルス発生回路から出力され、ベースバンド信号がLowレベル(グランド電圧など)であれば、図１０に示す１８０度位相が異なる方形波パルスを出力する。ベースバンド信号の入力で方形波パルス発生回路１０６の出力は、負から始まり負と正の出力が交互に現れていた図９と、正から始まり正と負の出力が交互に現れる図１０とのいずれかに決まる。

また、電流源素子６０７〜６１５とSRフリップフロップ６０２の個数はパルス幅とパルスの形状により変更する。図４，図８，図９には一つの場合を示しているに過ぎず、遅延素子６０１の数パルス幅やパルス形状により自由に電流源とSRフリップフロップの個数を変更できる。

本発明の第１の実施例によれば、パルス発生器１０２は、複数の遅延した方形波から遅延差Ｔdに等しいパルス幅を持つ複数の方形波パルスを生成する。このとき、クロック発生回路１０１から出力されるクロックの周波数は出力信号の周波数に比べ十分低く、高速動作が必要となる部分は方形波パルス発生回路１０６と振幅制御ユニット１０７となる。しかし、方形波パルス発生回路は出力パルスの周期のうち、遅延差の時間のみ動作するため、動作時間が短く、したがって、消費電力を抑えられる。また、LO信号のような出力信号の周波数帯域内に含まれるような高周波信号を連続して出力する回路を含まない構成になっており、LOリークのような信号帯域内での不要輻射が生じない。

さらに、振幅変更ユニットは高速動作が必要で動作時の消費電力は大きいが、動作時間が方形波パルス発生回路の動作時間と同じであるため、動作時間が短く、そのため消費電力を抑えられる。

また、遅延回路（DLY）１０５は、DLLを採用しているので、複数段の遅延素子ごとに基準クロック（CLK）からの位相を正確に遅延させて、遅延時間が高精度に制御された複数の方形波パルスを生成する。これにより、各段の位相は、正確に制御される。このようにして生成された複数の方形波パルスを用いてインパルスを生成するので、送信機をLSI化した場合でも、各インパルスの波形や位相は精度が高く、全体として精度の高い周波数特性の出力信号が生成される。

図１１は、本発明の実施例により生成される出力信号の波形と、従来例により生成される出力信号の波形を、パルス幅について比較したものである。本発明の実施例により生成される出力信号は、（Ａ）で示すように、各インパルスの波形や位相の精度が高く、全体としてパルス幅のずれが無く、スペクトラムマスクの領域内に位置するように制御された、精度の高い周波数特性の出力信号が生成される。

他方、従来例のように遅延ラインを２段にし、異なる遅延ライン同士の出力を足し合わせる場合、波形のひずみが大きくなり、各インパルスの波形や位相の精度が低下する。そのため、出力信号は、（Ｂ）で示すようにパルス幅が大きくなったり、（Ｃ）で示すようにパルス幅が細くなるなどのずれを生ずる。これにより、出力信号がＳｂ、Ｓｃなどでスペクトラムマスクの領域外に位置するようになり、（１）中心周波数のずれ、（２）周波数範囲の拡大や縮小、（３）送信電力尖塔値の上下などの不具合を生ずる。

図１２は、本発明の実施例により生成される出力信号の波形と、従来例により生成される出力信号の波形を、パルス形状について比較したものである。本発明の実施例により生成される出力信号は、（Ａ）で示すように、各インパルスの波形や位相の精度が高く、全体としてパルス形状の変化が無く、スペクトラムマスクの領域内に位置するように制御された、精度の高い周波数特性の出力信号が生成される。

他方、従来例のように遅延ラインセットを２段シリーズに接続して異なる遅延ライン同士の出力を足し合わせた場合、波形のひずみが大きくなり、各インパルスの波形や位相の精度が低下する。そのため、出力信号は、（Ｄ）で示すようにパルス形状が変化し、サイドローブの上下を生じ、出力信号がＳｄでスペクトラムマスクの領域外に位置するようになり、パルス幅が細くなるなどのずれを生ずる。これにより、周波数特性が変化する不具合を生ずる。

このように、本実施例によれば、UWB-IR方式などで用いるパルス発生器を間欠的に動作させることができ、低消費電力化を実現することができる。また、LO信号を利用しないため、LOリークの問題を起こさない。さらに、生成するパルスの形状にも自由度があり、様々な場面で利用できるような汎用性を持つ。

また、本実施例によれば、精度の高い周波数特性の出力信号を生成するUWB伝送用のパルス発生器及びそれを用いた送信機を提供できる。

さらに、本実施例によれば、スイッチへの入力により電流源トランジスタの出力を制御する方式であり、ゲート幅を変えることで任意の特性を得ることができ、簡単な構成のUWB伝送用のパルス発生器及びそれを用いた送信機を提供できる。

図１３〜図１６により、本発明の第２の実施形態を説明する。第２の実施例においては、図１に示す第１の実施例を差動構成にし、振幅制御ユニットの負荷を抵抗と容量にしている。

図１３に示すように、パルス発生器は、遅延時間の異なる複数の信号を生成する遅延回路１０５と、遅延差に相当するパルス幅を持つ複数の方形波パルスをベースバンド信号（BB）により出力パターンを制御し出力する方形波パルス発生回路１１０６を２つと、方形波パルスの入力に応じて振幅の異なる波形を生成する振幅制御ユニット１０７で構成され、送信機はクロック発生装置１０１とパルス発生回路１０２と電力増幅器（PA）１０３とアンテナ１０４で構成される。

次に、パルス発生器を構成する各要素の具体的な構成について述べる。なお、クロック発生回路１０１と遅延回路１０５は、実施例１と共通であるため説明を省略する。

図１４に、方形波パルス発生回路１１０６のブロック図を示す。以下の例では遅延回路が６段である時の例を示している。方形波パルス発生回路１１０６は複数の遅延したクロック同士を比較し、遅延差Ｔdと等しいパルス幅を持つ方形波を生成し、ベースバンド信号により極性を制御する働きを持つ。方形波パルス発生回路１１０６は図１４に示すように、SRフリップフロップ８０２とスイッチ８０３で構成される。実施例１と違い、遅延時間Ｔdだけシフトし、極性の異なる２出力(パルス幅２Ｔd)を一つの組として、振幅制御ユニット中の電流源素子に出力を伝えている。

図１５に振幅制御ユニット１１０８のブロック図を示す。振幅制御ユニットは電流源１３０４と負荷１３０５で構成される。実施例１と異なり、負荷はコンデンサと抵抗を並列接続した回路である。電流源１３０４は、入力バイアス電流を電流電圧変換してバイアス電圧V_BP、V_BNを生成するバイアス電圧生成回路１３０６と、前記バイアス電圧を入力されそのバイアス電圧V_BP、V_BNに応じた電流を流す電流源素子１３０７〜１３１１で構成される。電流源素子１３０７〜１３１１の詳細回路図は実施例１と同様であるため、説明を省略する。

以上が、第２の実施例の構成についての説明であり、次に第２の実施例における各部の信号をもとに動作説明を行う。

図１６に本発明第２の実施例における、各部の出力についての時間波形を示す。図１６において、横軸を時間軸（ｔ）、縦軸を電圧（V）とする。そして、クロック発生装置１０１の出力電圧をVCLK、遅延回路１０５の出力電圧をVDLY[１:６]、方形波パルス発生回路１１０６の出力電圧を、VQBP[１:６]、VQP[１:６]、１１０７の出力電圧をVQBN[１:６]、VQN[１:６]とし、振幅制御ユニット１１０８の出力電圧をVPLSとする。

図１６に示すように、遅延回路１０５はクロック発生装置１０１の出力電圧VCLKを、遅延時間Ｔdの整数倍遅延させた出力電圧VDLY[１:６]を出力する。
方形波パルス発生回路１０６は、遅延時間T_Dを検出し、パルス幅が遅延時間Ｔdとなる方形波VQBP[１:６], VQP[１:６], VQBN[１:６], VQN[１:６]を出力する。例えば、VCLKとVDLY[１]の遅延差を検出して、VQBP[１]に示す信号を出力する。この時、例えばベースバンド信号がHighであれば、VQBP[１], VQBP[３], VQBP[５], VQP[１], VQP[３], VQP[５], VQBN[２], VQBN[４], VQN[２], VQN[４]に方形波パルスが出力し、他の電圧は変化しない。これにより、同一電流源素子中の電流制御用PMOSスイッチ７０２と電流制御用NMOSスイッチ７０３とが遅延差Ｔdの遅れで方形波パルスが入力し、導通する。よって、出力負荷１３０５には、各電流源素子から正と負の電流がＴdの遅れをもって連続して流れるという動作を繰り返しVPLSP、VPLSNのようなパルス幅ＴDが２Ｔdの出力電圧を得る。

そして、振幅制御ユニット１０７は、各電流源素子中のPMOSカレントミラー７０１とNMOSカレントミラー７０４のゲート幅を所定の値に設定しておくことにより、各電流源素子の出力負荷に流す電流値が、各方形波パルスに対し一意に決まる。例えば、１３０７〜１３１１中のカレントミラーのゲート幅を殿 : b : c : b : a に設定すれば、図１６に示す、パルス発生器の出力電圧PLSP、PLSNのように、振幅変調を受けたパルスを出力する。ここで、a, b, cを各インパルス電流が最大になる時の、例えばガウス波形のような信号の出力電圧に比例するように設定することで、ガウス波形の包絡線を持つパルス信号を生成する。差動で動作を行うため、PLSPとPLSNは信号の立ち上がりが遅延差Ｔd、つまり、中心周波数の周期の半分だけシフトしている。

また、電流源素子１３０７〜１３１１とSRフリップフロップ８０２、スイッチ８０３の個数はパルス幅とパルスの形状、中心周波数を変えることで変更することが可能である。ここでは一つの場合を示しているに過ぎず、パルス幅やパルス形状により自由に電流源とSRフリップフロップの個数を変更できる。

本実施例によれば、UWB-IR方式などで用いるパルス発生器を間欠的に動作させることができ、低消費電力化を実現することができる。また、LO信号を利用しないため、LOリークの問題を起こさない。さらに、生成するパルスの形状にも自由度があり、様々な場面で利用できるような汎用性を持つ。

また、差動構成にすることにより、低電源電圧化に向かうことで出力電圧振幅が抑制されることへの対処の効果と、コモンモード信号を抑圧する効果がある。

第３の実施例は、第１の実施例における振幅制御ユニットを電流源から電圧源に替えた例である。

図１７に、本発明の第３の実施形態にあたるパルス発生器を示す。図１７のパルス発生器は図４に示す第１の実施例の振幅変更ユニットを電圧源に替えたものである。図１７に示すように、パルス発生器は、クロック発生装置１０１と遅延回路１０５と方形波パルス発生回路１０６と電圧源１００２とMOSスイッチ１００１で構成された振幅制御ユニット１５０７で構成される。以下の例では遅延回路が６段である時の例を示している。

クロック発生装置１０１の出力は遅延回路１０５に入力し、遅延回路１０５の出力とベースバンド信号が方形波パルス発生回路１５０６に入力し、方形波パルス発生回路の出力が振幅制御ユニット１５０７に入力し、振幅制御ユニット１５０７からパルス発生器の出力が出力される。

クロック発生装置１０１と遅延回路１０５は実施例１と共通であるため、説明を省略する。

図１８に方形波パルス発生回路１５０６のブロック図を示す。以下の例では、遅延回路が６段である時の例を示している。方形波パルス発生回路１５０６はSRフリップフロップとスイッチで構成されている。SRフリップフロップは遅延回路１０５の出力を受け、遅延差を検出し、遅延差Ｔdに等しいパルス幅を持つ方形波パルスを生成する。スイッチはベースバンド信号と前記方形波パルスを入力され、振幅変更ユニットの入力先を制御する。ベースバンド信号による制御で図２０のようにベースバンド信号の変化により位相が１８０度回転した信号が得られる。

振幅制御ユニット１５０７は図１９に示すように、MOSスイッチと電圧源で構成されている。MOSスイッチは方形波パルス発生回路１５０６から方形波パルスが入力されるときに導通し、電圧源の電圧を出力に伝える。電圧源は複数の電圧を有しており、例えば図１９において、基準電圧をV_biasとすると、V_bias+ΔV_a、V_bias-ΔV_a、V_bias+ΔV_b、V_bias-ΔV_b、V_bias+ΔV_c、V_bias-ΔV_cのような電圧源を有し、その中からMOSスイッチを通して出力に電圧が伝えられる。これにより、例えば図２０においてベースバンド信号がHighの時、出力されるタイミングに応じて振幅が制御された信号が出力される。

さらに、電圧源を振幅制御に用いることにより、１００１のMOSスイッチのサイズが固定にできるため、ばらつきによって寄生容量が変化しても影響を受けにくい、パルス発生器を小型化できる、という効果がある。

実施例４においては、実施例１に電力増幅器を制御するための装置を追加し、低消費電力化を狙った例である。

図２１に第４の実施例にあたるパルス発生器を示す。図２１に示すように、クロック発生装置１０１、遅延回路１０５、方形波パルス発生回路１０６、振幅制御ユニット１０７で構成されたパルス発生器１０２と電力増幅器１０３、アンテナ１０４、電力増幅器制御１０８で送信機を構成している。パルス発生器１０２は実施例１、２、３に示した構成で、それに電力増幅器制御１０８が付け加わっている。これにより、電力増幅器１０３の動作を制御し、信号出力のない時は電力増幅器に加える電力を遮断するように制御する。

電力増幅器制御１０８は遅延回路１０５から遅延クロックを受け取り、前記遅延クロックを用いて、電力増幅器１０３の電力を遮断するタイミングを生成し、前記遮断タイミングに応じて電力増幅器の電力を遮断する。電力を遮断する方法としては、電力増幅器のゲートバイアス電圧の制御と電力増幅器の電源電圧の制御とが存在する。

さらに、パルス発生器により電力増幅器の電力制御ができ、さらなる低消費電力化が図れるという効果がある。

実施例５においては、実施例１の振幅制御ユニットを変更し、電流源素子のゲート幅を全て同一にし、振幅制御を行うために図７において電流源素子の出力電流を制御するMOSスイッチを制御し、一つの入力に対しいくつのMOSスイッチをオンにするかを制御する回路を有するという特徴を持つ。

図２２に第５の実施例にあたるパルス発生器を示す。図２２に示すように、パルス発生器は、遅延時間の異なる複数の信号を生成する遅延回路１０５と、遅延差に相当するパルス幅を持つ複数の方形波パルスをベースバンド信号により出力パターンを制御し出力する方形波パルス発生回路１０６と、方形波パルスの入力に応じて振幅の異なる波形を生成する振幅制御ユニット２１１５と振幅制御ユニットに入力する方形波パルスを選択するセレクタ２１１４とパルス波形に応じた振幅制御ユニットの制御パターンを蓄えた記憶装置２１１３で構成される。以下の例では電流源素子が８個である時の例を示している。

振幅制御ユニット２１１５の詳細は図２３に示すとおりで、電流源２２１１と負荷２２１０で構成される。ここで、電流源素子２２０２〜２２０９は同じ出力電流を出力する電流源素子である。

記憶装置２１１３は外部から波形形状を示すコードWFを入力され、セレクタ２１１４にその波形形状に応じた制御信号を送る。セレクタ２１１４は波形パターンに応じて記憶装置２１１３から入力される制御信号に対し、方形波パルス発生回路１０６の出力をどのMOSスイッチ７０２，７０３に入力するかを選択する。この時、選択方法は複数のMOSスイッチ７０２，７０３の中から無作為に組み合わせを選んでも、ある一定の組み合わせを選択してもよい。

よって、セレクタ２１１４により、電流源２２０２〜２２０９のうち動作させる数と組み合わせを選択し、選択した電流源に対し、方形波パルス発生回路１０６の出力を入力する。

さらに、同じ出力電流を持つ電流源素子の中からパルス波形に応じて方形波パルスの入力先を変更することができるため、任意の波形を持つパルスを生成することができる。

本発明の実施形態に係るパルス発生器を用いた送信機の全体構成を示した図である。本実施形態における基準クロック（CLK）を示した図である。本実施形態におけるインパルス信号列とその各々のインパルス信号を示した図である。図１のパルス発生器の構成例を示す図である。本発明の第１の実施例になるパルス発生器の遅延回路のブロック図である。本発明の第１の実施例になるパルス発生器の方形波パルス発生器のブロック図である。本発明の第１の実施例になるパルス発生器の振幅制御ユニットのブロック図である。図６中の部分回路である電流源の回路図である。本発明の第１の実施例になるパルス発生器の各ブロックの出力のタイミングチャートを示した図である。入力するベースバンド信号がHighの時における、パルス発生回路の部分回路である方形波パルス発生回路の出力を示した図である。入力するベースバンド信号がLowの時における、パルス発生回路の部分回路である方形波パルス発生回路の出力を示した図である。本発明の第１の実施例になるパルス発生器の効果を説明する図である。本発明の第１の実施例になるパルス発生器の効果を説明する図である。本発明の第２の実施例に係るパルス発生器を用いた送信機示した図である。図１３中の部分回路である方形波パルス発生器のブロック図である。１３中の部分回路である振幅制御ユニットのブロック図である。本発明の第２の実施例に係るパルス発生回路における各部の出力のタイミングチャートを示した図である。本発明の第３の実施例に係るパルス発生器を用いた送信機示した図である。図１７中の部分回路である方形波パルス発生器のブロック図である。図１７中の部分回路である振幅制御ユニットのブロック図である。本発明の第３の実施例に係るパルス発生回路における出力のベースバンド信号による位相制御を示した図である。本発明の第４の実施例に係るパルス発生器を用いた送信機示した図である。本発明の第５の実施例に係るパルス発生器を用いた送信機示した図である。図２２中の部分回路である振幅制御ユニットのブロック図である。従来例を示す図である。

符号の説明

１０１クロック発生装置
１０２パルス発生器
１０３電力増幅器
１０４アンテナ
１０５遅延回路
１０６，１１０６，１１０７方形波パルス発生回路
１０７，１１０８，２１１５振幅制御ユニット
１０８電力増幅器制御
２０５局部発振器
２０６位相変調用乗算器
２０７任意波形発生回路
２０８振幅変調用乗算器
６０１遅延素子
６０２ SRフリップフロップ
６０３ SRフリップフロップ出力切り替えスイッチ
６０４電流源
６０５出力負荷
６０６，１３０６，２２０１バイアス電圧生成回路
６０７、６０８、６０９、６１０、６１１、６１２、６１３、６１４、６１５、１３０７,１３０８,１３０９，１３１０，１３１１，２２０２,２２０３,２２０４，２２０５,２２０６，２２０７，２２０８，２２０９電流源素子
７０１ PMOSカレントミラー
７０２電流制御用PMOSスイッチ
７０３電流制御用NMOSスイッチ
７０４ NMOSカレントミラー
８０２ SRフリップフロップ
８０３ SRフリップフロップ出力制御スイッチ
１００１ MOSスイッチ
１００２電圧源
６０１０遅延回路
６０１２位相比較器
６０１４チャージポンプ
２１１３ ROM
２１１４セレクタ。

Claims

インパルス通信を行う送信機用のパルス発生器であって、
基準クロックを生成する基準クロック発生ユニットと、
遅延時間制御機能を持ち前記基準クロックを基に所定の遅延差を有する複数の遅延信号を順次生成する遅延ユニットと、
前記各遅延信号を基に前記遅延差に対応するパルス幅を有すると共に拡散符号により拡散された情報により位相が変調された複数の方形波パルスを出力する方形波パルス発生ユニットと、
前記各方形波パルスに重み付けを行ない複数のインパルスに変換し重ね合わせる振幅制御ユニットと
を有することを特徴とするパルス発生器。
請求項１において、
前記基準クロックの周期は、前記パルス発生器から出力されるインパルス信号のインパルス間隔に等しいことを特徴とするパルス発生器。
請求項１において、
前記基準クロック発生ユニットは、低周波の発振周波数を持つ水晶発信器で構成されることを特徴とするパルス発生器。
請求項１において、
前記個々のインパルスのパルス幅は、前記遅延差に等しいことを特徴とするパルス発生器。
請求項１において、
前記個々のインパルスのパルス幅は、前記遅延差の２倍であり、前記インパルスは、正と負の電流が前記遅延差の遅れをもって連続して流れるものであることを特徴とするパルス発生器。
請求項１において、
前記遅延ユニットは、電圧または電流で遅延時間の制御が可能である複数の遅延素子で構成される遅延列を含むことを特徴とするパルス発生器。
請求項１において、
前記遅延ユニットは、電圧で遅延時間の制御が可能である複数の遅延素子で構成される遅延列と、前記遅延列の入力側と出力側の位相を比較して位相差を検出する位相比較器と、前記位相差を制御用電圧に変換するチャージポンプとで構成される遅延ロックループであることを特徴とするパルス発生器。
請求項１において、
前記振幅制御ユニットは、所定の包絡線形状に沿った前記各方形波パルスに対応する定数を有することを特徴とするパルス発生器。
請求項１において、
前記振幅制御ユニットは、複数の電流源トランジスタと前記電流源トランジスタを制御するスイッチとを有し、
前記スイッチへの入力により電流源トランジスタの出力を制御し、前記スイッチの出力点を互いに接続し、制御された出力電流を出力点に流すように構成されていることを特徴とするパルス発生器。
請求項１において、
前記振幅制御ユニットは、同一サイズの複数の電流源トランジスタと前記電流源トランジスタを制御するスイッチを有し、前記各方形波パルスにより出力信号の波高値に対応して前記スイッチを制御し、出力側に接続される電流源トランジスタの数を選択する機能を有することを特徴とするパルス発生器。
請求項１０において、
前記振幅制御ユニットの電流源トランジスタとスイッチで構成される回路は、前記遅延回路中を基準クロックが伝播する向きと同一方向に前記各方形波パルスの入力順で配置されていることを特徴とするパルス発生器。
請求項１０において、
前記振幅制御ユニットは、電流源トランジスタとスイッチで構成される回路を有し、前記回路中のスイッチへ制御信号が入力されている時間のみ前記回路が電流を出力することを特徴とするパルス発生器。
請求項１０において、
前記振幅制御ユニットの電流源トランジスタとスイッチで構成される回路は、出力電流の流れる向きが異なり出力電流値の絶対値が等しい二種類の回路を一組とすることを特徴とするパルス発生器。
請求項１０において、
前記振幅制御ユニットは、電流源トランジスタとスイッチを有し、遅延時間分前の出力電流に対して反転した電流を出力するようにスイッチを制御することを特徴とするパルス発生器。
請求項１０において、
前記振幅制御ユニットは、電流源トランジスタとスイッチと波形に対応するスイッチのオンオフ制御パターンを記憶した装置とセレクタを有し、外部から装置へ入力する波形の指示に従い、オンオフするスイッチの組み合わせをセレクタが選択する機能を有することを特徴とするパルス発生器。
請求項１において、
前記振幅制御ユニットは、電圧源と抵抗とスイッチを有し、複数の抵抗で電源電圧から出力される電圧を分割し、波高値に応じて、出力に導通する電圧をスイッチで選択することを特徴とするパルス発生器。
パルス発生器と、電力制御回路を有する電力増幅器（PA）と、PA制御信号回路とを有し、
遅延ユニットの出力を前記PA制御信号回路に入力して動作タイミング用クロックを生成し、前記動作タイミング用クロックを前記電力増幅器に入力し、該電力増幅器に流れる電流を制御する機能を有する送信機であって、
前記パルス発生器は、インパルス通信を行う送信機用のパルス発生器であって、基準クロックを生成する基準クロック発生ユニットと、遅延時間制御機能を持ち前記基準クロックを基に所定の遅延差を有する複数の遅延信号を順次生成する前記遅延ユニットと、前記各遅延信号を基に前記遅延差に対応するパルス幅を有すると共に拡散符号により拡散された情報により位相が変調された複数の方形波パルスを出力する方形波パルス発生ユニットと、前記各方形波パルスに重み付けを行ない複数のインパルスに変換し重ね合わせる振幅制御ユニットとを有することを特徴とする送信機。
インパルス通信を行う送信機用のパルス発生器であって、
基準クロックを生成する基準クロック発生ユニットと、
遅延時間制御機能を持ち前記基準クロックを基に所定の遅延差を有する複数の遅延信号を順次生成する遅延ユニットと、
前記各遅延信号を基に前記遅延差に対応するパルス幅を有すると共に拡散符号により拡散された情報により位相が変調された複数の方形波パルスを出力する方形波パルス発生ユニットと、
前記各方形波パルスに重み付けを行ない複数のインパルスに変換し重ね合わせる振幅制御ユニットとを有し、
前記基準クロックの周期は前記パルス発生器から出力されるインパルス信号のインパルス間隔に等しく、前記個々のインパルスのパルス幅は前記遅延差の整数倍に等しいことを特徴とするパルス発生器。
請求項１８において、
前記遅延ユニットは、電圧または電流で遅延時間の制御が可能である複数の遅延素子で構成される遅延列を含み前記基準クロックを基に順次所定の遅延差を有する複数の遅延信号を生成することを特徴とするパルス発生器。
基準クロックを与えるクロック発生装置と、パルス発生器と、電力増幅器と、アンテナとを含んで構成され、ウルトラワイドバンドのインパルス通信を行う送信機であって、
前記パルス発生器は、
低周波の基準クロックを生成する基準クロック発生ユニットと、
遅延時間制御機能を持ち前記基準クロックを基に所定の遅延差を有する複数の遅延信号を順次生成する遅延ユニットと、
前記各遅延信号を基に前記遅延差に対応するパルス幅を有すると共に拡散符号により拡散された情報により位相が変調された複数の方形波パルスを出力する方形波パルス発生ユニットと、
前記各方形波パルスに重み付けを行ない複数のインパルスに変換し重ね合わせる振幅制御ユニットとを有することを特徴とする送信機。