WO2009104610A1 - 無線送信器及び無線送信方法 - Google Patents

無線送信器及び無線送信方法 Download PDF

Info

Publication number
WO2009104610A1
WO2009104610A1 PCT/JP2009/052713 JP2009052713W WO2009104610A1 WO 2009104610 A1 WO2009104610 A1 WO 2009104610A1 JP 2009052713 W JP2009052713 W JP 2009052713W WO 2009104610 A1 WO2009104610 A1 WO 2009104610A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
amplifier
signal
amplifiers
voltage controlled
Prior art date
Application number
PCT/JP2009/052713
Other languages
English (en)
French (fr)
Inventor
浩志 兒玉
昭生 田中
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Publication of WO2009104610A1 publication Critical patent/WO2009104610A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • H04B1/71635—Transmitter aspects

Definitions

  • the present invention relates to a wireless transmitter for a pulsed UWB (Ultra Wide Band) transceiver.
  • UWB Ultra Wide Band
  • a wireless transmitter for a pulse type UWB transceiver is used as a transmitter for a low power and small area pulse type UWB transceiver as disclosed in Non-Patent Document 1.
  • a wireless transmitter as disclosed in Non-Patent Document 2.
  • FIG. 1 shows the circuit configuration of the wireless transmitter disclosed in Non-Patent Document 1.
  • the wireless transmitter includes a voltage controlled oscillator (VCO) 4000, a baseband signal generator 4001, and a mixer 4002.
  • the output 4003 of the VCO 4000 and the output 4004 of the baseband signal generator 4001 are input to the mixer 4002, whereby the waveform modulated to the triangular wave pulse is output from the mixer 4002 as the mixer output 4005.
  • the output 4004 of the baseband signal generator 4001 is a triangular wave.
  • the signal band (duty) of this triangular wave is separately calibrated by a circuit so as to satisfy the UWB standard.
  • FIG. 2 shows the circuit configuration of the wireless transmitter disclosed in Non-Patent Document 2.
  • the wireless transmitter includes a delay locked loop (DLL) 4100 and a plurality of pattern generator (PG) 4101 to 4104.
  • the phase-shifted outputs 4106 to 4110 generated by the DLL 4100 are input to the PGs 4101 to 4104, respectively, whereby each of the PGs 4101 to 4104 outputs triangular waves having different amplitudes and phases.
  • the output waveform 4111 of the wireless transmitter becomes a Gaussian pulse or a triangular pulse according to the UWB standard.
  • patent document 1 and patent document 2 as a literature relevant to the amplifier used for a wireless transmitter.
  • Reclaimed WO 2005/011109 (Fig. 1, page 3, line 19 to line 23) JP-A-9-172380 2005, Transactions on Circuits and Systems-1 2517 Figure 3 (IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I, 2005) European Solid State Circuits, p. 268, 2005 Figure 2 (IEEE EUROPIAN SOLID STATES CIRCUITS, 2005)
  • CMOS complementary metal-oxide semiconductor
  • VCO voltage control oscillator
  • Patent Document 2 discloses that the transmission output is controlled, it does not disclose any configuration for setting the output waveform to a Gaussian pulse or a triangular pulse according to the UWB standard.
  • a radio transmitter for a UWB transceiver capable of reducing the voltage, reducing the power consumption, and reducing the area has not been realized.
  • the present invention has been made in view of such problems, and it is an object of the present invention to provide a wireless transmitter and a wireless transmission method for a pulse type UWB transceiver capable of reducing the voltage, reducing the power consumption, and reducing the area. .
  • voltage controlled oscillation means for generating a clock signal
  • an amplifier for receiving an output clock signal of the voltage controlled oscillation means, power supply and GND amplitude of the amplifier
  • the present invention provides a wireless transmitter characterized in that it comprises: a baseband signal generation means for controlling; and an output from the amplifier as an output signal.
  • the present invention is, as a second aspect, a wireless transmission method for outputting an output signal from a wireless transmitter, comprising: amplifying an output clock signal of voltage control oscillation means for generating a clock signal And a power supply and a GND amplitude of the amplifier are controlled by a baseband signal, and an output from the amplifier is used as an output signal.
  • a wireless transmitter and a wireless transmission method for a pulse type UWB transceiver capable of reducing the voltage, reducing the power consumption, and reducing the area.
  • FIG. 3 shows the configuration of the wireless transmitter according to the present embodiment.
  • the wireless transmitter includes a voltage control oscillator (VCO) 100 generating a clock signal, an amplifier 101 to which an output clock signal of the VCO 100 is input, and a baseband signal generation circuit 103 controlling the power and GND amplitude of the amplifier 101.
  • VCO voltage control oscillator
  • FIG. 4 shows a configuration example of the amplifier 101. As shown in the figure, it is a general CMOS inverter circuit (inverter amplifier) configured by vertically stacking an NMOS (N-channel Metal Oxide Semiconductor) 3000 and a PMOS (P-channel Metal Oxide Semiconductor) 3001.
  • the output signal 103 of the VCO 100 is input to the input terminal 3002.
  • the power supply amplitude control signal 104 of the baseband signal generation circuit 103 is input to the power supply terminal 3003, and the GND amplitude control signal 105 is input to the GND terminal 3004.
  • the output 106 of the inverter amplifier is output from the output terminal 3005.
  • FIG. 5 shows signal waveforms in respective parts of the wireless transmitter according to the present embodiment.
  • the VCO 100 generates a clock signal 2000.
  • the frequency of the VCO 100 is tuned to the frequency of the UWB standard by a phase locked loop (PLL).
  • the baseband signal generation circuit 103 generates a power supply (VDD) amplitude control signal 2001 and a GND amplitude control signal 2002 having a triangular waveform. Since these control signals limit the output amplitude of the amplifier 101, a triangular pulse waveform such as the output signal 2003 can be obtained.
  • VDD power supply
  • the baseband signal not a triangular wave waveform but a Gaussian waveform
  • an output signal of a Gaussian pulse waveform can be obtained.
  • a mixer is not necessary, and a small area, low power consumption, and low voltage operation can be realized.
  • the VCO can be shared as a clock source of the transceiver, the area can be reduced.
  • the amplifier 101 can also be configured as shown in FIG.
  • This configuration is a general (current mode logic, current mode logic: CML) inverter circuit configured by vertically stacking load resistors 3402 and 4033, differential pair NMOS 3400 and 3401, and current source 3404. In addition, it can replace with load resistance and can also use an inductor.
  • CML current mode logic, current mode logic: CML
  • FIG. 7 shows the configuration of the wireless transmitter according to the present embodiment.
  • the wireless transmitter includes a VCO 200 for generating a clock signal, a positive phase amplifier 201 having an output positive phase clock signal 205 of the VCO 200 as an input, and a negative phase amplifier 202 having an output reverse phase clock signal 206 of the VCO 200 as an input. It has a balun 203 for outputting a differential component of both amplifiers, and a baseband signal generation circuit 204 for performing VDD amplitude control of both amplifiers.
  • FIG. 8 shows signal waveforms in respective parts of the wireless transmitter according to the present embodiment.
  • the VCO 200 generates a clock signal 2100.
  • the baseband signal generation circuit 204 generates only the power supply (VDD) amplitude control signal 2101. Since the control signal limits the output amplitude of the amplifier, an output signal 2102 of the positive phase amplifier 201 and an output signal 2104 of the negative phase amplifier 202 are obtained. At this time, the GND amplitude is constant. Then, the balun 203 outputs the component of the difference between the output signals of both amplifiers, whereby a triangular wave pulse signal 2105 is obtained. Note that only the GND amplitude may be controlled while keeping the VDD amplitude constant.
  • the signal generated by the baseband signal generation circuit 204 is only required for one signal for VDD amplitude control, so that the circuit can be simplified.
  • FIG. 9 shows the configuration of the wireless transmitter according to the present embodiment.
  • the wireless transmitter includes a VCO 300, a positive phase amplifier 301 receiving the positive phase clock signal of the VCO 300, a negative phase amplifier 302 receiving the output reverse phase clock signal 308 of the VCO 300, and a differential component of both amplifiers , A circuit 304 for generating a VDD amplitude control signal of both amplifiers, and a baseband signal generation circuit 305.
  • FIG. 10 shows signal waveforms in respective parts of the wireless transmitter according to the present embodiment.
  • the VCO 300 starts oscillation.
  • the baseband signal 2200 may double as the VDD amplitude control signal.
  • the circuit 304 generates a VDD amplitude control signal 2202 in synchronization with the output clock signal of the VCO 300.
  • the band of this control signal is tuned by the frequency of the VCO clock signal. Then, since the output amplitude of the amplifier is limited by this control signal, an output signal 2203 of the positive phase amplifier 301 and an output signal 2205 of the negative phase amplifier 302 are obtained.
  • the balun 303 outputs the component of the difference between the output signals of both amplifiers, whereby a triangular wave pulse signal 2206 is obtained.
  • the VDD amplitude control signal 2202 is not an analog signal but a digital signal. This digital signal can be generated by an up / down counter.
  • a circuit for adjusting the signal band of the VDD amplitude control signal can be eliminated.
  • the power supply to the VCO 300 is stopped, so the power consumption of the VCO 300 can be reduced, and the signal level of the VDD amplitude control signal is low, so the power consumption of the amplifier is reduced. it can.
  • the positive phase amplifier 301 has a plurality of inverter amplifiers 3100 to 3103 connected in parallel and switches 3104 to 3107.
  • the power supply voltages of the inverter amplifiers 3100 to 3103 are supplied with different values, and the transconductance value is adjusted depending on each power supply voltage. Adjustment of the transconductance value can be realized by changing the sizes of NMOS and PMOS in a CMOS inverter amplifier.
  • the CML inverter amplifier can be realized by changing the size of the NMOS or the current of the current source.
  • the positive phase output 307 of the VCO 300 is input to the input terminal 3108.
  • the switches 3104 to 3107 are sequentially switched by the VDD amplitude control signal 309 input to the control signal terminal 3109 to select the inverter amplifiers 3100 to 3103, whereby the output signal 310 of the positive phase amplifier 301 has a triangular wave pulse waveform.
  • the control signal is the VDD amplitude control signal 2202.
  • the output signal 310 of the positive phase amplifier 301 is input to the balun 303 via the output terminal 3110.
  • the reverse phase output 308 of the VCO 300 is input to the input terminal 3108, and the reverse phase amplifier output 3111 is output via the output terminal 3110, but the configuration itself is the same as that shown in FIG. It is.
  • FIG. 12 shows the configuration of the wireless transmitter according to the present embodiment.
  • the wireless transmitter includes a VCO 400, a selector 401 receiving the positive phase clock signal 408 of the VCO 400 and an output reverse phase clock signal 409 of the VCO 400, and a positive phase amplifier receiving the first output signal 410 of the selector 401.
  • a reverse-phase amplifier 403 which receives the second output signal 411 of the selector 401, a balun 405 which outputs a differential component of both amplifiers, a circuit 404 which generates a VDD amplitude control signal of both amplifiers, a base And a band signal generation circuit 406.
  • FIG. 13 shows signal waveforms in respective parts of the wireless transmitter according to the present embodiment.
  • the wireless transmitter activation signal 2301 of the baseband signal generation circuit 406 transitions from low to high
  • the VCO 400 starts oscillation.
  • the selector 401 is switched by the signal 2300 for binary phase shift keying (BPSK) of the baseband signal generation circuit 406, the phases of the selector signals 2302 and 2305 are switched.
  • the signal 2300 for binary shift keying (BPSK) of the baseband signal generation circuit 406 is High
  • the output positive phase clock signal of the VCO 400 is output as the first output signal 410 of the selector 401.
  • Ru Conversely, when the signal 2301 for BPSK of the baseband signal generation circuit 406 is Low, an output reverse phase clock signal of the VCO 400 is output as the first output signal 410 of the selector 401.
  • the balun 405 outputs the component of the difference between the output signals of both amplifiers, whereby a Gaussian pulse signal 2307 is obtained.
  • the VDD amplitude control signal 2303 is not an analog signal but a digital signal.
  • FIG. 14 shows the configuration of the wireless transmitter according to the present embodiment.
  • the wireless transmitter includes a VCO 500, a positive phase amplifier 501 having an output positive phase clock signal 506 of the VCO 500 as an input, a negative phase amplifier 502 having an output reverse phase clock signal 507 of the VCO 500 as an input, and a differential of both amplifiers It has a balun 505 which outputs a component, a circuit 503 which generates a VDD amplitude control signal (baseband signal) of both amplifiers, and a circuit 504 which generates a signal which controls a transconductor of the amplifier.
  • the power supply voltages of the amplifiers 501 and 502 and the transconductors are dynamically switched by the control signal 511.
  • the control signal may be either an analog signal or a digital signal.
  • the waveform of each part is the same as that of FIG.
  • FIG. 15 shows a configuration example of the positive phase amplifier 501.
  • the positive phase amplifier 501 includes a plurality of inverter amplifiers 3200 to 3203 connected in parallel and switches 3204 to 3207.
  • the power supply voltage of each of the inverter amplifiers 3200 to 3203 is switched by the gm control signal 511 input via the input terminal 3209, and the transconductance of the amplifier is VDD amplitude control input via the input terminal 3210 It is changed by switching the switches 3204 to 3207 by the signal 510.
  • the transconductance values of the inverter amplifiers 3200 to 3203 are adjusted depending on the power supply voltage. Adjustment of the transconductance value can be realized by changing the sizes of NMOS and PMOS in a CMOS inverter amplifier.
  • the CML inverter amplifier can be realized by changing the size of the NMOS or the current of the current source.
  • the power supply voltage and the transconductance can be dynamically switched by combining the inverter amplifiers dynamically.
  • FIG. 16 shows the configuration of the wireless transmitter according to this embodiment.
  • This wireless transmitter includes a VCO 600, a positive phase amplifier 601 receiving an output positive phase clock signal 608 of the VCO 600, a reverse phase amplifier 602 receiving an output reverse phase clock signal 609 of the VCO 600, and a differential of both amplifiers
  • the circuit includes a balun 603 for outputting a component, a circuit 604 for generating a VDD amplitude control signal of both amplifiers, a circuit 605 for generating a signal for controlling transconductance of the amplifier, and a baseband signal generation circuit 606.
  • the power supply voltage and transconductance of the amplifier are dynamically switched by the control signal 511.
  • the control signal 511 may be either an analog signal or a digital signal.
  • the waveform of each part is the same as that of FIG.
  • FIG. 17 shows the configuration of the wireless transmitter according to the present embodiment.
  • This wireless transmitter includes a VCO 700, a positive phase amplifier 701 having an output positive phase clock signal 708 of the VCO 700 as an input, a negative phase amplifier 702 having an output reverse phase clock 709 of the VCO 700 as an input, and a differential component of both amplifiers , A circuit 704 for generating a VDD amplitude control signal (base band signal) of both amplifiers, a first impedance 706, a second impedance 707, and an impedance control signal generation circuit 704.
  • the connected impedance of the amplifier is dynamically switched by the control signal 713. Instead of switching the transconductance, the delay time is adjusted according to the power supply voltage of the amplifier. At this time, any one of a resistor, a capacitor, an inductor, and a negative resistor may be used as the impedance element.
  • Control signal 713 may be either an analog signal or a digital signal. The waveform of each part is the same as that of FIG.
  • the amplifier can be simplified because an amplifier for controlling transconductance is unnecessary.
  • FIG. 18 shows the configuration of the wireless transmitter according to the present embodiment.
  • the wireless transmitter includes a VCO 800 and a positive phase amplifier 801 which receives an output positive phase clock signal 805 of the VCO 800. It has an anti-phase amplifier 802 which receives the output anti-phase clock signal 806 of the VCO 800 as input, a balun 803 which outputs a differential component of both amplifiers, and a baseband signal generation circuit 804 which performs VDD amplitude control of both amplifiers.
  • FIG. 19 shows signal waveforms in respective parts of the wireless transmitter according to the present embodiment.
  • VCO 800 generates clock signal 2400.
  • the baseband signal generation circuit 804 generates only the power supply (VDD) amplitude control signal 2401.
  • the control signal is a waveform having a plurality of slopes, unlike the triangular wave in which the slope of the control signal 2101 in FIG. 8 is constant.
  • the output signal of the positive phase amplifier 801 and the output signal 2404 of the negative phase amplifier 802 are obtained by limiting the output amplitude of the amplifier by this control signal and adjusting the delay time by changing the transconductance of the amplifier.
  • the balun 803 outputs the component of the difference between the output signals of both amplifiers, whereby a triangular wave pulse signal 2405 is obtained.
  • the baseband signal generation circuit 804 includes a plurality of current sources 3300 to 3302, each connected to the power supply and connected to the output end 3315 via the switches 3303 to 3305, and each connected to the ground.
  • a plurality of current sources 3306 to 3308 connected to the output end 3315 through switches 3309 to 3311, a capacitance 3313 charged and discharged by the current sources 3300 to 3302 and 3306 to 3308, and a voltage of the capacitance 3313
  • an analog-to-digital converter 3312 that generates signals for controlling the switches 3303 to 3305 and 3306 to 3308.
  • Such a configuration eliminates the need for a complicated amplifier for controlling transconductance and a circuit for controlling impedance.
  • FIG. FIG. 2 is a diagram showing a circuit configuration of a wireless transmitter disclosed in Non-Patent Document 2. It is a figure which shows the structure of the radio
  • VCO Voltage Controlled Oscillator
  • amplifier 102 baseband (VDD, GND amplitude control) signal generator circuit 103
  • VCO output 104 first band (VDD, GND amplitude control) signal generator output (VDD) 105 baseband (VDD, GND amplitude control) Second (GND) output 106 of the signal generator circuit 201, 301, 402, 501, 601, 701, 801 first (positive phase) amplifier 202, 302, 403, 502, 602, 702, 802 2 (inverse phase) amplifiers 203, 303, 405, 505, 603, 705, 803 Baluns 204, 503, 804
  • Base band (VDD amplitude control) signal generating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)

Abstract

　低電圧化・低消費電力化・小面積化が可能なパルス型ＵＷＢトランシーバ向けの無線送信器及び無線送信方法を提供する。 　クロック信号を発生させるＶＣＯ１００と、ＶＣＯ１００の出力クロック信号１０３を入力とするアンプ１０１と、アンプ１０１の電源及びＧＮＤ振幅を制御するベースバンド信号生成回路１０２とを有し、アンプ１０１からの出力を出力信号１０６とする。

Description

無線送信器及び無線送信方法
　本発明は、パルス型ＵＷＢ（Ultra Wide Band）トランシーバ向けの無線送信器に関する。
　パルス型ＵＷＢトランシーバ向けの無線送信器は、非特許文献１に開示されるように、省電力かつ小面積なパルス型ＵＷＢトランシーバ用の送信器として用いられる。また、他にも非特許文献２に開示されるような無線送信器がある。
　図１は、非特許文献１に開示された無線送信器の回路構成を示す。この無線送信器は、電圧制御発振器（Voltage Controlled Oscillator:VCO）４０００と、ベースバンド信号発生器４００１と、ミキサー４００２とを有する。ＶＣＯ４０００の出力４００３とベースバンド信号発生器４００１の出力４００４とがミキサー４００２に入力されることで、三角波パルスへ変調された波形がミキサー出力４００５としてミキサー４００２から出力される。このときベースバンド信号発生器４００１の出力４００４は三角波である。なお、この三角波の信号帯域（デューティ）は、ＵＷＢ規格を満足するように別途回路によって校正される。
　図２に、非特許文献２に開示された無線送信器の回路構成を示す。この無線送信器は、ディレイロックドループ（Delayed Locked Loop:DLL）４１００と、複数のパターン波形発生回路（Pattern Generator:PG）４１０１～４１０４とを有する。ＤＬＬ４１００が発生させた位相のずれた出力４１０６～４１１０が各々ＰＧ４１０１～４１０４に入力されることで、ＰＧ４１０１～４１０４の各々は振幅及び位相の異なる三角波を出力する。これらの波形を合成することで、無線送信器の出力波形４１１１は、ＵＷＢ規格に沿ったガウシアンパルス又は三角波パルスとなる。
　また、無線送信器に用いられる増幅装置に関連する文献として、特許文献１や特許文献２がある。
再特ＷＯ２００５／０１１１０９　（図１、第３頁１９行～２３行） 特開平９－１７２３８０号公報 ２００５年，トランザクションズオンサーキッツアンドシステムズ―１　２５１７頁　図３(ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　ＣＩＲＣＵＩＴＳ　ＡＮＤ　ＳＹＳＴＥＭＳ－Ｉ，２００５) ２００５年，ヨーロピアンソリッドステートサーキッツ　２６８頁　図２（ＩＥＥＥ　ＥＵＲＯＰＩＡＮ　ＳＯＬＩＤ　ＳＴＡＴＥＳ　ＣＩＲＣＵＩＴＳ，２００５）
　しかしながら、非特許文献１、２に開示される構成の無線送信器にはいくつかの問題がある。
　第１に、微細ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）プロセスで必須となる低電圧化が困難なことである。この問題が発生する原因は、低電圧化するとミキサーの線形動作が困難になるためである。ミキサーが非線形に動作するようになると、無線送信器の出力スペクトラムはＵＷＢ規格を満たすことができなくなる。
　第２に、低消費電力化が困難なことである。この問題が発生する原因は、ミキサーにおいてベースバンド信号に依存せず一定の電流が消費されるためである。
　第３に、小面積化が困難なことである。この問題が発生する原因は、送信器のクロック源としてディレイクロックループを用いていることである。すなわち、受信器のクロック源としては電圧制御発振器（ＶＣＯ）が別途必要であるため、クロック源を共通化できないことが原因である。
　特許文献１の図１に開示される構成は、上記第２の問題と同様に、高周波電力増幅器においてベースバンド信号に依存せずに一定の電流が消費されるという問題がある。
　特許文献２は、送信出力を制御することに関しては開示しているものの、出力波形をＵＷＢ規格に沿ったガウシアンパルス又は三角波パルスとするための構成については何の開示もしていない。
　このように、低電圧化・低消費電力化・小面積化が可能なＵＷＢトランシーバ向けの無線送信器は実現されていなかった。
　本発明は係る問題に鑑みてなされたものであり、低電圧化・低消費電力化・小面積化が可能なパルス型ＵＷＢトランシーバ向けの無線送信器及び無線送信方法を提供することを目的とする。
　上記目的を達成するため、本発明は、第１の態様として、クロック信号を発生させる電圧制御発振手段と、電圧制御発振手段の出力クロック信号を入力とするアンプと、アンプの電源及びＧＮＤ振幅を制御するベースバンド信号生成手段とを有し、アンプからの出力を出力信号とすることを特徴とする無線送信器を提供するものである。
　また、上記目的を達成するため、本発明は、第２の態様として、無線送信器から出力信号を出力する無線送信方法であって、クロック信号を発生させる電圧制御発振手段の出力クロック信号をアンプに入力し、該アンプの電源及びＧＮＤ振幅をベースバンド信号によって制御し、アンプからの出力を出力信号とすることを特徴とする無線送信方法を提供するものである。
　本発明によれば、低電圧化・低消費電力化・小面積化が可能なパルス型ＵＷＢトランシーバ向けの無線送信器及び無線送信方法を提供できる。
　〔第１の実施形態〕
　本発明を好適に実施した第１の実施形態について説明する。
　図３に、本実施形態に係る無線送信器の構成を示す。この無線送信器はクロック信号を発生する電圧制御発振器（ＶＣＯ）１００と、ＶＣＯ１００の出力クロック信号が入力されるアンプ１０１と、アンプ１０１の電源及びＧＮＤ振幅を制御するベースバンド信号発生回路１０３とを有する。
　図４に、アンプ１０１の構成例を示す。図示するように、ＮＭＯＳ（N-channel Metal Oxide Semiconductor）３０００とＰＭＯＳ（P-channel Metal Oxide Semiconductor）３００１との縦積みで構成される一般的なＣＭＯＳインバータ回路（インバータアンプ）である。入力端子３００２にはＶＣＯ１００の出力信号１０３が入力される。ベースバンド信号発生回路１０３の電源振幅制御信号１０４は電源端子３００３に入力され、ＧＮＤ振幅制御信号１０５はＧＮＤ端子３００４に入力される。インバータアンプの出力１０６は、出力端子３００５から出力される。
　図５に、本実施形態に係る無線送信器の各部における信号波形を示す。ＶＣＯ１００は、クロック信号２０００を発生させる。この時、ＶＣＯ１００の周波数は、フェーズロックドループ（Phase Locked Loop:PLL）により、ＵＷＢ規格の周波数へチューニングされている。ベースバンド信号発生回路１０３は、三角波波形の電源（ＶＤＤ）振幅制御信号２００１とＧＮＤ振幅制御信号２００２とを発生させる。これらの制御信号により、アンプ１０１の出力振幅が制限されるために、出力信号２００３のような三角パルス波形が得られる。
　また、ベースバンド信号を三角波波形ではなくガウシアン波形とすることにより、ガウシアンパルス波形の出力信号が得られる。
　このような構成とすることにより、ミキサーが不要となるため、小面積、低消費電力、低電圧動作を実現できる。また、送受信器のクロック源としてＶＣＯを共通化できるため、小面積化できる。
　なお、ここではアンプ１０１が図４に示すような構成である場合を例としたが、アンプ１０１は、図６に示すような構成とすることも可能である。この構成は、負荷抵抗３４０２、３４０３と、差動対ＮＭＯＳ３４００、３４０１と、電流源３４０４との縦積みで構成される一般的な（カレントモードロジック、Current Mode Logic：ＣＭＬ）インバータ回路である。なお、負荷抵抗に代えて、インダクタを用いることもできる。
　〔第２の実施形態〕
　本発明を好適に実施した第２の実施形態について説明する。
　図７に、本実施形態に係る無線送信器の構成を示す。この無線送信器は、クロック信号を発生させるＶＣＯ２００と、ＶＣＯ２００の出力正相クロック信号２０５を入力とする正相アンプ２０１と、ＶＣＯ２００の出力逆相クロック信号２０６を入力とする逆相アンプ２０２と、両アンプの差動成分を出力するバラン２０３と、両アンプのＶＤＤ振幅制御を行うベースバンド信号発生回路２０４とを有する。
　図８に、本実施形態に係る無線送信器の各部における信号波形を示す。
　ＶＣＯ２００は、クロック信号２１００を発生させる。ベースバンド信号発生回路２０４は、電源（ＶＤＤ）振幅制御信号２１０１のみを発生させる。この制御信号によってアンプの出力振幅が制限されるため、正相アンプ２０１の出力信号２１０２と逆相アンプ２０２の出力信号２１０４とが得られる。このとき、ＧＮＤ振幅は一定である。そして、バラン２０３によって両アンプの出力信号の差分の成分を出力することで、三角波パルス信号２１０５が得られる。なお、ＶＤＤ振幅を一定のままＧＮＤ振幅のみを制御するようにしても良い。
　このような構成とすることにより、ベースバンド信号発生回路２０４で発生する信号がＶＤＤ振幅制御用の一つの信号だけで良くなるため、回路を簡略化できる。
　〔第３の実施形態〕
　本発明を好適に実施した第３の実施形態について説明する。
　図９に、本実施形態に係る無線送信器の構成を示す。この無線送信器は、ＶＣＯ３００と、ＶＣＯ３００の出力正相クロック信号を入力とする正相アンプ３０１と、ＶＣＯ３００の出力逆相クロック信号３０８を入力とする逆相アンプ３０２と、両アンプの差動成分を出力するバラン３０３と、両アンプのＶＤＤ振幅制御信号を発生させる回路３０４と、ベースバンド信号発生回路３０５とを有する。
　図１０に、本実施形態に係る無線送信器の各部における信号波形を示す。
　ベースバンド信号２２００がＬｏｗからＨｉｇｈへ遷移すると、ＶＣＯ３００は発振を開始する。なお、ベースバンド信号２２００がＶＤＤ振幅制御信号を兼ねるようにしても良い。ＶＣＯ３００の出力クロック信号に同期して回路３０４はＶＤＤ振幅制御信号２２０２を発生させる。この制御信号の帯域は、ＶＣＯクロック信号の周波数によってチューニングされる。そして、この制御信号により、アンプの出力振幅が制限されるために、正相アンプ３０１の出力信号２２０３と逆相アンプ３０２の出力信号２２０５とが得られる。そして、バラン３０３により、両アンプの出力信号の差分の成分を出力することで、三角波パルス信号２２０６が得られる。
　なお、デジタル信号でＶＤＤ振幅が制御されるアンプを用いる場合、ＶＤＤ振幅制御信号２２０２はアナログ信号ではなくデジタル信号とする。このデジタル信号はアップダウンカウンタによって生成できる。
　このような構成とすることにより、ＶＤＤ振幅制御信号の信号帯域を調整する回路を不要とすることができる。また、ベースバンド信号がＬｏｗの場合、ＶＣＯ３００への電力供給が停止されているので、ＶＣＯ３００での消費電力を低減できるとともに、ＶＤＤ振幅制御信号の信号レベルが低いため、アンプでの消費電力を低減できる。
　図１１に、正相アンプ３０１の構成例を示す。正相アンプ３０１は、並列接続された複数のインバータアンプ３１００～３１０３と、スイッチ３１０４～３１０７とを有する。ここで、インバータアンプ３１００～３１０３の電源電圧は各々異なる値で供給されているとともに、各電源電圧に依存してトランスコンダクタンス値が調整されている。トランスコンダクタンス値の調整は、ＣＭＯＳインバータアンプにおいてはＮＭＯＳ、ＰＭＯＳのサイズを変更することによって実現できる。また、ＣＭＬインバータアンプにおいてはＮＭＯＳのサイズ又は電流源の電流を変更することによって実現できる。
　入力端子３１０８にはＶＣＯ３００の正相出力３０７が入力される。制御信号端子３１０９に入力されるＶＤＤ振幅制御信号３０９によってスイッチ３１０４～３１０７が順に切り替えられてインバータアンプ３１００～３１０３が選択されることにより、正相アンプ３０１の出力信号３１０は三角波パルス波形となる。ここで、制御信号とはＶＤＤ振幅制御信号２２０２である。正相アンプ３０１の出力信号３１０は出力端子３１１０を介してバラン３０３へ入力される。
　なお、逆相アンプ３０２については、入力端子３１０８にＶＣＯ３００の逆相出力３０８が入力され、出力端子３１１０を介して逆相アンプ出力３１１１を出力するが、構成自体は図１１に示したものと同様である。
　このような構成とすることにより、動的にインバータアンプの電源電圧を制御する必要が無くなるため、インバータアンプを高速で動作させることが可能となる。また、電源電圧が異なることに起因するインバータアンプの遅延時間のばらつきを低減できる。
　〔第４の実施形態〕
　本発明を好適に実施した第４の実施形態について説明する。図１２に、本実施形態に係る無線送信器の構成を示す。この無線送信器は、ＶＣＯ４００と、ＶＣＯ４００の出力正相クロック信号４０８及びＶＣＯ４００の出力逆相クロック信号４０９を入力とするセレクタ４０１と、セレクタ４０１の第１の出力信号４１０を入力とする正相アンプ４０２と、セレクタ４０１の第２の出力信号４１１を入力とする逆相アンプ４０３と、両アンプの差動成分を出力するバラン４０５と、両アンプのＶＤＤ振幅制御信号を発生させる回路４０４と、ベースバンド信号発生回路４０６とを有する。
　図１３に、本実施形態に係る無線送信器の各部における信号波形を示す。ベースバンド信号発生回路４０６の無線送信器起動用の信号２３０１がＬｏｗからＨｉｇｈへ遷移すると、ＶＣＯ４００は発振を開始する。この時、ベースバンド信号発生回路４０６のＢＰＳＫ（Binary Phase Shift Keying）用の信号２３００によってセレクタ４０１が切り替わることで、セレクタ信号２３０２、２３０５の位相が切り替わる。具体的には、ベースバンド信号発生回路４０６のバイナリシフトキーイング（ＢＰＳＫ）用の信号２３００がＨｉｇｈのときは、セレクタ４０１の第１の出力信号４１０としては、ＶＣＯ４００の出力正相クロック信号が出力される。逆に、ベースバンド信号発生回路４０６のＢＰＳＫ用の信号２３０１がＬｏｗのときは、セレクタ４０１の第１の出力信号４１０としては、ＶＣＯ４００の出力逆相クロック信号が出力される。
　この制御信号により、アンプの出力振幅が制限されるため、正相アンプ４０２の出力信号２３０３と逆相アンプ４０３の出力信号２３０６とが得られる。そして、バラン４０５によって、両アンプの出力信号の差分の成分を出力することで、ガウシアンパルス信号２３０７が得られる。なお、デジタル信号でＶＤＤ振幅が制御されるアンプを用いる場合、ＶＤＤ振幅制御信号２３０３はアナログ信号ではなくデジタル信号とする。
　このような構成とすることにより、パルスポジションモジュレーション（ＰＰＭ：Pulse Position Modulation）だけでなく、バイナリシフトキーイング（ＢＰＳＫ）の送信波形を生成できる。
　〔第５の実施形態〕
　本発明を好適に実施した第５の実施形態について説明する。図１４に、本実施形態に係る無線送信器の構成を示す。この無線送信器は、ＶＣＯ５００と、ＶＣＯ５００の出力正相クロック信号５０６を入力とする正相アンプ５０１と、ＶＣＯ５００の出力逆相クロック信号５０７を入力とする逆相アンプ５０２と、両アンプの差動成分を出力するバラン５０５と、両アンプのＶＤＤ振幅制御信号（ベースバンド信号）を発生させる回路５０３と、アンプのトランスコンダクタを制御する信号を発生させる回路５０４とを有する。
　アンプ５０１、５０２の電源電圧とトランスコンダクタは、制御信号５１１によって動的に切り替えられる。なお、この制御信号はアナログ信号又はデジタル信号のどちらでも良い。各部の波形は図８と同様である。
　このような構成とすることにより、図１１のように予め決められた電源電圧とトランスコンダクタを持つインバータアンプを多数配置する必要が無くなるため、アンプを小面積化できる。
　図１５に、正相アンプ５０１の構成例を示す。正相アンプ５０１は、並列接続された複数のインバータアンプ３２００～３２０３と、スイッチ３２０４～３２０７とを有する。ここで、インバータアンプ３２００～３２０３の各々の電源電圧は、入力端子３２０９を介して入力されるｇｍ制御信号５１１によって切り替えられるとともに、アンプのトランスコンダクタンスは入力端子３２１０を介して入力されるＶＤＤ振幅制御信号５１０によってスイッチ３２０４～３２０７が切り替えられることによって変更される。
インバータアンプ３２００～３２０３は、電源電圧に依存してトランスコンダクタンス値が調整されている。トランスコンダクタンス値の調整は、ＣＭＯＳインバータアンプにおいてはＮＭＯＳ、ＰＭＯＳのサイズを変更することによって実現できる。また、ＣＭＬインバータアンプにおいてはＮＭＯＳのサイズ又は電流源の電流を変更することによって実現できる。
　このような構成とすることによって、インバータアンプを動的に組み合わせて電源電圧及びトランスコンダクタンスを動的に切り替えられる。
　〔第６の実施形態〕
　本発明を好適に実施した第６の実施形態について説明する。図１６に、本実施形態に係る無線送信器の構成を示す。この無線送信器は、ＶＣＯ６００と、ＶＣＯ６００の出力正相クロック信号６０８を入力とする正相アンプ６０１と、ＶＣＯ６００の出力逆相クロック信号６０９を入力とする逆相アンプ６０２と、両アンプの差動成分を出力するバラン６０３と、両アンプのＶＤＤ振幅制御信号を発生させる回路６０４と、アンプのトランスコンダクタンスを制御する信号を発生させる回路６０５と、ベースバンド信号発生回路６０６とを有する。
　アンプの電源電圧とトランスコンダクタンスは制御信号５１１によって動的に切り替えられる。なお、制御信号５１１は、アナログ信号又はデジタル信号のどちらでも良い。各部の波形は図１０と同様である。
　このような構成とすることにより、図１１のように予め決められた電源電圧とトランスコンダクタンスを持つインバータアンプを多数配置する必要が無くなるため、アンプを小面積化できる。
　〔第７の実施形態〕
　本発明を好適に実施した第７の実施形態について説明する。図１７に、本実施形態に係る無線送信器の構成を示す。この無線送信器は、ＶＣＯ７００と、ＶＣＯ７００の出力正相クロック信号７０８を入力とする正相アンプ７０１と、ＶＣＯ７００の出力逆相クロック７０９を入力とする逆相アンプ７０２と、両アンプの差動成分を出力するバラン７０５と、両アンプのＶＤＤ振幅制御信号（ベースバンド信号）を発生させる回路７０４と、第１のインピーダンス７０６と、第２のインピーダンス７０７と、インピーダンス制御信号発生回路７０４とを有する。
　アンプの接続されるインピーダンスは、制御信号７１３によって動的に切り替えられる。トランスコンダクタンスが切り替えられる代わりに、アンプの電源電圧に応じて遅延時間が調整される。このとき、インピーダンス素子としては、抵抗、キャパシタ、インダクタ、負抵抗のいずれでも良い。制御信号７１３は、アナログ信号又はデジタル信号のどちらでも良い。各部の波形は図８と同様である。
　このような構成とすることにより、トランスコンダクタンスを制御するアンプが不要であるため、アンプを簡略化できる。
　〔第８の実施形態〕
　本発明を好適に実施した第８の実施形態について説明する。図１８に、本実施形態に係る無線送信器の構成を示す。この無線送信器は、ＶＣＯ８００と、ＶＣＯ８００の出力正相クロック信号８０５を入力とする正相アンプ８０１と。ＶＣＯ８００の出力逆相クロック信号８０６を入力とする逆相アンプ８０２と、両アンプの差動成分を出力するバラン８０３と、両アンプのＶＤＤ振幅制御を行うベースバンド信号発生回路８０４とを有する。
　図１９に、本実施形態に係る無線送信器の各部における信号波形を示す。ＶＣＯ８００はクロック信号２４００を発生させる。ベースバンド信号発生回路８０４は、電源（ＶＤＤ）振幅制御信号２４０１のみを発生させる。このとき、制御信号は図８における制御信号２１０１の傾きが一定である三角波とは異なり、複数の傾きを持つ波形である。この制御信号によりアンプの出力振幅が制限されるとともに、アンプのトランスコンダクタンスが変化により遅延時間が調整されることにより、正相アンプ８０１の出力信号２４０２と逆相アンプ８０２の出力信号２４０４とが得られる。そして、バラン８０３によって、両アンプの出力信号の差分の成分を出力することで、三角波パルス信号２４０５が得られる。
　図２０に示すように、ベースバンド信号発生回路８０４は、各々が電源に接続されスイッチ３３０３～３３０５を介して出力端３３１５に接続された複数の電流源３３００～３３０２と、各々がグランドに接続されスイッチ３３０９～３３１１を介して出力端３３１５に接続された複数の電流源３３０６～３３０８と、電流源３３００～３３０２及び３３０６～３３０８によって電荷が充放電される容量３３１３と、容量３３１３の電圧を基にスイッチ３３０３～３３０５及び３３０６～３３０８を制御する信号を生成するアナログデジタル変換器３３１２とを有する。
　このような構成とすることによって、トランスコンダクタンスを制御する複雑なアンプや、インピーダンスを制御する回路が不要となる。
　なお、上記各実施形態は本発明の好適な実施の一例であり、本発明はこれに限定されることなく様々な変形が可能である。
　この出願は、２００８年２月１９日に出願された日本出願特願２００８－０３７６７１を基礎とする優先権を主張し、その開示の全てをここに取り込む。
非特許文献１に開示された無線送信器の回路構成を示す図である。 非特許文献２に開示された無線送信器の回路構成を示す図である。 本発明を好適に実施した第１の実施形態に係る無線送信器の構成を示す図である。 第１の実施形態に係る無線送信器に適用されるアンプの構成を示す図である。 第１の実施形態に係る無線送信器の各部における信号波形を示す図である。 第１の実施形態に係る無線送信器に適用されるアンプの別の構成を示す図である。 本発明を好適に実施した第２の実施形態に係る無線送信器の構成を示す図である。 第２の実施形態に係る無線送信器の各部における信号波形を示す図である。 本発明を好適に実施した第３の実施形態に係る無線送信器の構成を示す図である。 第３の実施形態に係る無線送信器の各部における信号波形を示す図である。 正相アンプの構成例を示す図である。 本発明を好適に実施した第４の実施形態に係る無線送信器の構成を示す図である。 第４の実施形態に係る無線送信器の各部における信号波形を示す図である。 本発明を好適に実施した第５の実施形態に係る無線送信器の構成を示す図である。 正相アンプの構成例を示す図である。 本発明を好適に実施した第６の実施形態に係る無線送信器の構成を示す図である。 本発明を好適に実施した第７の実施形態に係る無線送信器の構成を示す図である。 本発明を好適に実施した第８の実施形態に係る無線送信器の構成を示す図である。 第８の実施形態に係る無線送信器の各部における信号波形を示す図である。 第８の実施形態に係る無線送信器のベースバンド発生回路の構成例を示す図である。
符号の説明
　１００、２００、３００、４００、５００、６００、７００、８００、４０００　　電圧制御発振器（ＶＣＯ）
　１０１　　アンプ
　１０２　　ベースバンド（ＶＤＤ，ＧＮＤ振幅制御）信号発生回路
　１０３　　ＶＣＯの出力
　１０４　　ベースバンド（ＶＤＤ，ＧＮＤ振幅制御）信号発生回路の第１（ＶＤＤ）の出力
　１０５　　ベースバンド（ＶＤＤ，ＧＮＤ振幅制御）信号発生回路の第２（ＧＮＤ）の出力
　１０６　　アンプの出力
　２０１、３０１、４０２、５０１、６０１、７０１、８０１　　第１（正相）のアンプ
　２０２、３０２、４０３、５０２、６０２、７０２、８０２　　第２（逆相）のアンプ
　２０３、３０３、４０５、５０５、６０３、７０５、８０３　　バラン
　２０４、５０３、８０４　　ベースバンド（ＶＤＤ振幅制御）信号発生回路
　２０５、３０７、４０８、５０６、６０８、７０８、８０５　　ＶＣＯの正相出力
　２０６、３０８、４０９、５０７、６０９、７０９、８０６　　ＶＣＯの逆相出力
　２０７、５１０、８０７　　ベースバンド（ＶＤＤ振幅制御）信号発生回路の出力
　２０８、３１０、４１２、５０８、６１０、７１０、８０８　　第１（正相）のアンプの出力
　２０９、３１１、４１３、５０９、６１２、７１１、８０９　　第２（逆相）のアンプの出力
　２１０、３１２、４１５、５１２、６１４、７１４、８１０　　バランの出力
　３０４、４０４　　ＶＤＤ振幅制御信号発生回路
　３０５、４０６、６０６、７０３　　ベースバンド信号発生回路
　３０６、４０７、６０７　　ベースバンド信号発生回路の出力
　３０９　　ＶＤＤ振幅制御信号発生回路の出力
　４０１　　ＶＣＯセレクタ
　４１０　　ＣＯセレクタの第１の出力
　４１１　　ＶＣＯセレクタの第２の出力
　４１４　　ＶＤＤ振幅制御信号発生回路の出力
　５０４、６０５　　トランスコンダクタンス制御信号発生回路
　５１１、６１３　　トランスコンダクタンス制御信号発生回路の出力
　６０４　　電源（ＶＤＤ）振幅制御信号発生回路
　６１２　　電源（ＶＤＤ）振幅制御信号発生回路の出力
　７０４　　インピーダンス制御信号発生回路
　７０６　　第１（正相）のインピーダンス
　７０７　　第２（逆相）のインピーダンス
　７１２　　第１（正相）のインピーダンスの出力
　７１３　　第２（逆相）のインピーダンスの出力
　２０００　　ＶＣＯ出力信号波形
　２００１、２２０２　　電源（ＶＤＤ）振幅制御信号波形
　２００２　　ＧＮＤ振幅制御信号波形
　２００３　　アンプ出力信号波形
　２１００、２２０１、２４００　　ＶＣＯの正相出力信号波形
　２１０１、２２００、２４０１　　ベースバンド発生回路の信号波形
　２１０２、２２０３、２３０４、２４０２　　第１（正相）のアンプの出力信号波形
　２１０３、２２０４、２４０３　　ＶＣＯの逆相出力信号波形
　２１０４、２２０５、２３０６、２４０４　　第２（逆相）のアンプの出力信号波形
　２１０５、２２０６、２３０７、２４０５　　バランの出力信号波形
　２３００　　ベースバンド発生回路のＢＰＳＫ用の信号波形
　２３０１　　ベースバンド発生回路の無線送信器起動用の信号波形
　２３０２　　ＶＣＯセレクタの第１の出力信号波形
　２３０３　　電源（ＶＤＤ）振幅制御信号波形
　２３０５　　ＶＣＯセレクタの第２の出力信号波形
　３０００　　ＰＭＯＳ
　３００１　　ＮＭＯＳ
　３００２　　インバータアンプの入力
　３００３　　インバータアンプの電源
　３００４　　インバータアンプのＧＮＤ
　３１００、３２００　　第１のインバータアンプ
　３１０１、３２０１　　第２のインバータアンプ
　３１０２、３２０２　　第３のインバータアンプ
　３１０３、３２０３　　第４のインバータアンプ
　３１０４、３２０４　　第１のスイッチ
　３１０５、３２０５　　第２のスイッチ
　３１０６、３２０６　　第３のスイッチ
　３１０７、３２０７　　第４のスイッチ
　３１０８、３２０８　　アンプの入力
　３１０９　　スイッチ（電源）制御信号
　３１１０、３２１１　　アンプの出力
　３２０９　　電源（ＶＤＤ）振幅制御信号
　３２１０　　スイッチ（トランスコンダクタンス）制御信号
　３３００　　第１の電源に接続された電流源
　３３０１　　第２の電源に接続された電流源
　３３０２　　第３の電源に接続された電流源
　３３０３　　第１の電源に接続された電流源のスイッチ
　３３０４　　第２の電源に接続された電流源のスイッチ
　３３０５　　第３の電源に接続された電流源のスイッチ
　３３０６　　第１のＧＮＤに接続された電流源
　３３０７　　第２のＧＮＤに接続された電流源
　３３０８　　第３のＧＮＤに接続された電流源
　３３０９　　第１のＧＮＤに接続された電流源のスイッチ
　３３１０　　第２のＧＮＤに接続された電流源のスイッチ
　３３１１　　第３のＧＮＤに接続された電流源のスイッチ
　３３１２　　アナログデジタル変換器（ＡＤＣ）
　３３１３　　容量
　３３１４　　ＡＤＣ出力
　３３１５　　ベースバンド回路出力
　３４００　　第１のＮＭＯＳ
　３４０１　　第２のＮＭＯＳ
　３４０２　　第１の抵抗
　３４０３　　第２の抵抗
　３４０４　　電流源
　３４０５　　第１の入力
　３４０６　　第２の入力
　３４０７　　第１の出力
　３４０８　　第２の出力
　３４０９　　アンプの電源
　３４１０　　アンプのＧＮＤ
　４００１　　ベースバンド信号発生器
　４００２　　ミキサー
　４００３　　電圧制御発振器の出力
　４００４　　ベースバンド信号発生器の出力
　４００５　　ミキサー（無線送信器）の出力
　４１００　　ディレイロックドループ
　４１０１　　第１のパターン波形発生回路
　４１０２　　第２のパターン波形発生回路
　４１０３　　第３のパターン波形発生回路
　４１０４　　第４のパターン波形発生回路
　４１０５　　第５のパターン波形発生回路
　４１０６　　ディレイロックドループの第１の出力
　４１０７　　ディレイロックドループの第２の出力
　４１０８　　ディレイロックドループの第３の出力
　４１０９　　ディレイロックドループの第４の出力
　４１１０　　ディレイロックドループの第５の出力
　４１１１　　パターン波形発生回路（無線送信器）の出力
 
 

Claims (21)

  1. 　クロック信号を発生させる電圧制御発振手段と、前記電圧制御発振手段の出力クロック信号を入力とするアンプと、前記アンプの電源及びＧＮＤ振幅を制御するベースバンド信号生成手段とを有し、前記アンプからの出力を出力信号とすることを特徴とする無線送信器。
  2. 　前記アンプはＣＭＯＳインバータアンプであることを特徴とする請求項１記載の無線送信器。
  3. 　前記アンプはカレントモードロジックインバータアンプであることを特徴とする請求項１記載の無線送信器。
  4. 　クロック信号を発生させる電圧制御発振手段と、前記電圧制御発振手段の出力正相クロック信号を入力とする第１のアンプと、前記電圧制御発振手段の出力逆相クロック信号を入力とする第２のアンプと、前記第１及び第２のアンプの差動成分を出力する差動成分出力手段と、前記第１並びに第２のアンプの電源振幅及びグランド振幅の少なくとも一方を制御するベースバンド信号発生手段とを有し、前記差動成分出力手段からの出力を出力信号とすることを特徴とする無線送信器。
  5. 　前記ベースバンド信号発生手段の出力波が三角波であることを特徴とする請求項４記載の無線送信器。
  6. 　前記ベースバンド信号発生手段の出力波形がガウシアンであることを特徴とする請求項４記載の無線送信器。
  7. 　前記ベースバンド信号発生手段は、各々が電源に接続されスイッチを介して出力端に接続された複数の第１の電流源と、各々がグランドに接続されスイッチを介して前記出力端に接続された複数の第２の電流源と、前記第１及び第２の電流源によって電荷が充放電される容量と、前記容量の電圧を基に前記スイッチを制御する信号を生成するアナログデジタル変換器とを有することを特徴とする請求項４から６のいずれか１項記載の無線送信器。
  8. 　クロック信号を発生させる電圧制御発振手段と、前記電圧制御発振手段の出力正相クロック信号を入力とする第１のアンプと、前記電圧制御発振手段出力逆相クロック信号を入力とする第２のアンプと、前記第１及び第２のアンプの差動成分を出力する差動成分出力手段と、前記電圧制御発振手段のクロックで動作し前記第１及び第２のアンプの電源振幅制御する手段と、前記電圧制御発振手段の励起を制御するベースバンド信号発生手段とを有し、前記差動成分出力手段からの出力を出力信号とすることを特徴とする無線送信器。
  9. 　前記ベースバンド信号発生手段の信号が前記電圧制御発振手段の発振を制御することを特徴とする請求項８記載の無線送信器。
  10. 　前記第１及び第２のアンプが、スイッチを介したインバータアンプを並列接続して構成されているとともに、前記各インバータアンプに異なる電源電圧が印加されることを特徴とする請求項８又は９記載の無線送信器。
  11. 　前記インバータアンプの各々がＣＭＯＳインバータで構成されたことを特徴とする請求項１０記載の無線送信器。
  12. 　前記ＣＭＯＳインバータのサイズが電源電圧に応じて異なることを特徴とする請求項１１記載の無線送信器。
  13. 　前記インバータアンプの各々がカレントモードロジックインバータで構成されたことを特徴とする請求項１０記載の無線送信器。
  14. 　前記カレントモードロジックインバータのサイズが、電源電圧に応じて異なることを特徴とする請求項１３記載の無線送信器。
  15. 　前記カレントモードロジックインバータの電流源が電源電圧に応じて異なることを特徴とする請求項１３又は１４記載の無線送信器。
  16. 　クロック信号を発生させる電圧制御発振手段と、前記電圧制御発振手段の出力正相クロック信号と出力逆相クロック信号とを入力とするセレクタと、前記セレクタの第１の出力信号を入力とする第１のアンプと、前記セレクタの第２の出力信号を入力とする第２のアンプと、前記第１及び第２のアンプの差動成分を出力する差動成分出力手段と、前記電圧制御発振手段のクロックで動作し前記第１及び第２のアンプの電源振幅を制御する手段と、前記電圧制御発振手段の励起を制御するベースバンド信号発生手段とを有し、前記差動成分出力手段からの出力を出力信号とすることを特徴とする無線送信器。
  17. 　クロック信号を発生させる電圧制御発振手段と、前記電圧制御発振手段の出力正相クロック信号を入力とする第１のアンプと、前記電圧制御発振手段の出力逆相クロック信号を入力とする第２のアンプと、前記第１及び第２のアンプの差動成分を出力する差動成分出力手段と、前記第１及び第２のアンプの電源振幅を制御する手段と、前記第１及び第２のアンプのトランスコンダクタンス制御信号を発生させる手段とを有し、前記差動成分出力手段からの出力を出力信号とすることを特徴とする無線送信器。
  18. 　クロック信号を発生させる電圧制御発振手段と、前記電圧制御発振手段の出力正相クロック信号を入力とする第１のアンプと、前記電圧制御発振手段の出力逆相クロック信号を入力とする第２のアンプと、前記第１及び第２のアンプの差動成分を出力する差動成分出力手段と、前記電圧制御発振手段のクロックで動作し前記第１及び第２のアンプの電源振幅を制御する手段と、前記電圧制御発振手段の励起を制御するベースバンド信号発生手段と、前記電圧制御発振手段のクロックで動作し前記第１及び第２のアンプのトランスコンダクタンス制御信号を発生させる手段とを有し、前記差動成分出力手段からの出力を出力信号とすることを特徴とする無線送信器。
  19. 　前記第１及び第２のアンプが、スイッチを介したインバータアンプを並列接続して構成されているとともに、前記各インバータアンプの電源電圧が動的に可変であることを特徴とする請求項１８記載の無線送信器。
  20. 　クロック信号を発生させる電圧制御発振手段と、前記電圧制御発振手段の出力正相クロックを入力とする第１のアンプと、前記電圧制御発振手段の出力逆相クロックを入力とする第２のアンプと、前記第１及び第２のアンプの差動成分を出力する差動成分出力手段と、前記第１及び第２のアンプの電源振幅を制御する手段と、前記第１及び第２のアンプの出力に負荷されるインピーダンスを制御する手段とを有し、前記差動成分出力手段からの出力を出力信号とすることを特徴とする無線送信器。
  21. 　無線送信器から出力信号を出力する無線送信方法であって、
    　クロック信号を発生させる電圧制御発振手段の出力クロック信号をアンプに入力し、該アンプの電源及びＧＮＤ振幅をベースバンド信号によって制御し、前記アンプからの出力を前記出力信号とすることを特徴とする無線送信方法。
PCT/JP2009/052713 2008-02-19 2009-02-17 無線送信器及び無線送信方法 WO2009104610A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-037671 2008-02-19
JP2008037671 2008-02-19

Publications (1)

Publication Number Publication Date
WO2009104610A1 true WO2009104610A1 (ja) 2009-08-27

Family

ID=40985489

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/052713 WO2009104610A1 (ja) 2008-02-19 2009-02-17 無線送信器及び無線送信方法

Country Status (1)

Country Link
WO (1) WO2009104610A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172380A (ja) * 1996-12-24 1997-06-30 Matsushita Electric Ind Co Ltd 送信出力制御回路
JP2003515974A (ja) * 1999-11-29 2003-05-07 マルチスペクトラル・ソリューションズ・インコーポレイテッド 超広帯域データ伝送システム
WO2005011109A1 (ja) * 2003-07-25 2005-02-03 Matsushita Electric Industrial Co., Ltd. 増幅装置
JP2006229677A (ja) * 2005-02-18 2006-08-31 Renesas Technology Corp パルス発生器及びそれを用いた送信機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172380A (ja) * 1996-12-24 1997-06-30 Matsushita Electric Ind Co Ltd 送信出力制御回路
JP2003515974A (ja) * 1999-11-29 2003-05-07 マルチスペクトラル・ソリューションズ・インコーポレイテッド 超広帯域データ伝送システム
WO2005011109A1 (ja) * 2003-07-25 2005-02-03 Matsushita Electric Industrial Co., Ltd. 増幅装置
JP2006229677A (ja) * 2005-02-18 2006-08-31 Renesas Technology Corp パルス発生器及びそれを用いた送信機

Similar Documents

Publication Publication Date Title
JP5399480B2 (ja) 高速低電力ラッチ
US9154143B2 (en) Semiconductor device
JP4365795B2 (ja) パルス発生器及びそれを用いた送信機
JP2007043290A (ja) 乗算器及びこれを用いる無線通信装置
TWI759415B (zh) 脈衝產生器
JP5015210B2 (ja) 高周波信号生成回路
US11374536B2 (en) Zero IF transmitter with decoupling between mixer and programmable gain stage
JP2009188850A (ja) ローカル信号生成回路
US7741926B2 (en) Frequency synthesizer having improved frequency hopping
JP2007215140A (ja) 半導体集積回路および無線通信用半導体集積回路
WO2009104610A1 (ja) 無線送信器及び無線送信方法
US10298428B2 (en) Wireless transmission device and wireless transmission method
JP5185293B2 (ja) 無線送信デバイス
JP4408091B2 (ja) 無線送信方法および無線送信機
JP2009239895A (ja) パルス発生回路及び通信装置
JP2008005477A (ja) 周波数選択機能を有するミキサ
JP4448002B2 (ja) 無線送信機、送信信号電力調整装置および送信信号電力調整方法
JP6950043B2 (ja) 無線送信装置及び無線送信方法
JP5328903B2 (ja) Ｃｍｏｓインバータ型分周器、及び当該分周器を備える携帯電話
JP4444781B2 (ja) 無線送信機、送信信号電力調整装置および送信信号電力調整方法
WO2012131795A1 (ja) ＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）分周回路
JP2009239894A (ja) パルス発生回路及び通信装置
JP3764484B2 (ja) 同調制御方式
Bhulania et al. A 2.4 GHz high power efficiency BPSK RF transmitter for Wi-Fi in 130 nm CMOS
Lee et al. High-precision frequency synthesizers for UWB applications

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09712860

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09712860

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP