KR101258209B1 - 디지털 펄스 생성 장치 및 방법 - Google Patents

디지털 펄스 생성 장치 및 방법 Download PDF

Info

Publication number
KR101258209B1
KR101258209B1 KR1020110107620A KR20110107620A KR101258209B1 KR 101258209 B1 KR101258209 B1 KR 101258209B1 KR 1020110107620 A KR1020110107620 A KR 1020110107620A KR 20110107620 A KR20110107620 A KR 20110107620A KR 101258209 B1 KR101258209 B1 KR 101258209B1
Authority
KR
South Korea
Prior art keywords
signal
delay
signals
phase
impulse
Prior art date
Application number
KR1020110107620A
Other languages
English (en)
Inventor
변영재
최윤호
이승규
김영수
황민휘잉
Original Assignee
국립대학법인 울산과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립대학법인 울산과학기술대학교 산학협력단 filed Critical 국립대학법인 울산과학기술대학교 산학협력단
Priority to KR1020110107620A priority Critical patent/KR101258209B1/ko
Application granted granted Critical
Publication of KR101258209B1 publication Critical patent/KR101258209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • H04B1/717—Pulse-related aspects
    • H04B1/7174—Pulse generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Pulse Circuits (AREA)

Abstract

디지털 펄스 생성 장치는 직렬로 연결되어 있는 복수의 지연 셀을 이용하여 입력 신호로부터 복수 개의 미세 펄스를 가지는 임펄스 신호를 생성하고, 임펄스 신호를 위상 제어 신호에 따라서 위상을 가변시킨다.

Description

디지털 펄스 생성 장치 및 방법{APPARATUS AND METHOD FOR GENERATING ALL-DIGITAL PULSE}
본 발명은 디지털 펄스 생성 장치 및 방법에 관한 것으로, 특히 임펄스 신호 기반 초광대역(Impulse-Radio Ultra-Wideband, IR-UWB) 통신 시스템의 디지털 펄스 생성 장치 및 방법에 관한 것이다.
초광대역(Ultra Wideband, UWB)은 3.1~10.6GHz의 넓은 주파수 대역을 사용하며 1~4 ns의 폭을 가진 매우 짧은 펄스를 이용하여 데이터를 송수신하는 무선 통신 기술로, 비교적 짧은 거리의 통신에 적합하다.
특히, 임펄스 신호 기반 초광대역(Impulse Radio-UWB, IR-UWB) 통신 시스템은 저전력 소모와 근거리 센서 네트워크를 이끌어 갈 기술로 집중 받고 있다. 슈퍼 헤테로다인(Super-heterodyne) 방식을 이용하는 협대역 통신방식과 달리 IR-UWB 통신 시스템은 기저대역에서 직접 변환(Direct conversion) 방식을 사용하므로 송ㅇ수신기에서 추가의 주파수 천이 과정이 필요치 않아 넌-코히어런트(Non-coherent) 방식의 통신이 가능하고, 더불어 국부 발진기 및 혼합기, 위상고정루프 등이 필요치 않다. 국부 발진기 및 혼합기는 통신시스템의 송수신단에서 많은 전력을 소모한다. 따라서, 국부 발진기 및 혼합기를 사용하지 않는다면 매우 큰 전력 이득을 볼 수 있다.
IR-UWB 통신 시스템에서 전력 이득을 위해 전-디지털 펄스 생성기(All-Digital Pulse Generator)를 사용한다. 전-디지털 펄스 생성기는 가변 지연셀(Variable Delay Cell)을 이용하여 국부 발진기 및 혼합기 없이 중심 주파수를 결정할 수 있고, 커패시턴스에 의한 전력소모(CV2)와 누설전류에 의한 전력 소모만이 일어나게 되며, 어떠한 아날로그 증폭단도 필요치 않으므로 초저전력을 가진다. IR-UWB 시스템의 간단한 구조는 재료비와 제작 비용을 감소 시킬 수 있을 뿐만 아니라, 소형화, 초저전력 소모로 배터리의 수명을 더욱 길게 하여 WPAN(Wireless personal area network), WBAN(Wireless body area network) 시스템 등의 휴대용 기기에 대한 응용이 용이해질 수 있다.
이러한 IR-UWB 통신 시스템에서 변조 및 복조 기술로 넌-코히어런트(Non-coherent) 시스템을 가능하게 하는 펄스 위치 변조(Pulse Position Modulation, PPM) 기술을 사용하고 있다. 그런데, PPM으로 변조된 PPM 신호의 스펙트럼 특성을 보면, 주변보다 전력이 유난히 큰 주파수 즉, 스펙트럼 라인(spectral line)이 듬성듬성 존재하고 스펙트럼 라인은 전력의 효율적 사용을 저해하는 요인이 된다. 이러한 문제는 주로 주기적인 신호에서 나타나는데, PPM 신호에도 스펙트럼 라인이 나타나 전력을 효율적으로 사용할 수 없다.
본 발명이 해결하고자 하는 기술적 과제는 IR-UWB 통신 시스템에서 PPM으로 변조된 신호에서 발생하는 스펙트럼 라인을 줄일 수 있는 디지털 펄스 생성 장치 및 방법을 제공하는 것이다.
본 발명의 한 실시 예에 따르면, 임펄스 신호 기반 초광대역에서의 펄스 신호 생성 장치가 제공된다. 펄스 신호 생성 장치는 전디지털 발진기(All-Digital Oscillator), 그리고 위상 제어부를 포함한다. 전디지털 발진기는 직렬로 연결되어서, 입력되는 신호를 설정된 지연 값만큼 지연시켜서 지연 신호를 각각 생성하는 복수의 지연 셀을 포함하며, 입력 신호로부터 채널 제어 신호에 따라서 상기 복수의 지연 셀에 의해 생성된 복수의 지연 신호 중 적어도 일부를 이용하여 해당 채널의 임펄스 신호를 생성한다. 그리고 위상 제어부는 위상 제어 신호에 따라서 상기 임펄스 신호의 위상을 가변시킨다.
상기 위상 제어부는, 상기 위상 제어 신호를 따라서 상기 임펄스 신호의 위상을 변경시키는 제1 논리 소자를 포함하고, 상기 위상 제어 신호는 랜덤하게 입력되는 0 또는 1의 신호를 포함할 수 있다.
상기 위상 제어부는, 상기 입력 신호와 상기 임펄스 신호를 논리곱 연산하여 상기 제1 논리 소자로 출력하는 제1 논리곱 소자를 더 포함할 수 있다.
상기 제1 논리 소자는 상기 위상 제어 신호와 상기 제1 논리곱 소자의 출력 신호를 배타적 논리합 연산하는 배타적 논리합 소자를 포함할 수 있다.
상기 펄스 신호 생성 장치는 상기 위상 제어 신호에 대응하는 제1 논리 소자의 출력 신호간 위상 차가 180도를 가지도록 상기 제1 논리 소자의 출력 신호를 제어하는 위상 변조 제어 수단을 더 포함할 수 있다.
상기 위상 변조 제어 수단은, 상기 복수의 지연 신호 중 상기 채널 제어 신호에 따라 하나의 지연 신호를 선택하는 다중화기, 상기 복수의 지연 신호 중 맨 앞의 지연 셀의 지연 신호와 상기 다중화기에 의해 선택된 지연 신호를 배타적 논리합 연산하여 출력하는 제2 논리 소자, 상기 입력 신호와 상기 제2 논리 소자의 출력 신호를 논리곱 연산하여 출력하는 제3 논리 소자, 그리고 상기 제1 논리 소자의 출력 신호와 상기 제3 논리 소자의 출력 신호를 논리곱 연산하여 출력하는 제4 논리 소자를 포함할 수 있다.
상기 전디지털 발진기는, 상기 복수의 지연 셀의 복수의 지연 신호를 이용하여 복수의 미세 펄스 신호를 생성하는 복수의 제2 논리 소자를 포함할 수 있고, 상기 채널 제어 신호에 따라서 상기 미세 펄스 펄스의 개수가 달라질 수 있다.
상기 입력 신호는 펄스 위치 변조된 신호를 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 임펄스 신호 기반 초광대역에서 펄스 신호 생성 장치가 펄스 신호를 생성하는 방법이 제공된다. 펄스 신호 생성 방법은, 입력 신호로부터 직렬로 연결된 복수의 지연 셀을 이용하여 복수의 지연 신호를 생성하는 단계, 채널 제어 신호에 따라서 상기 복수의 지연 신호 중 적어도 하나의 지연 신호를 이용하여 해당 채널의 임펄스 신호를 생성하는 단계, 그리고 위상 제어 신호에 응답하여 상기 임펄스 신호의 위상을 변경시키는 단계를 포함한다.
상기 입력 신호는 입력 데이터를 펄스 위치 변조한 신호를 포함할 수 있다.
상기 생성하는 단계는, 상기 복수의 지연 신호를 이용하여 복수의 미세 펄스 신호를 생성하는 단계, 그리고 상기 복수의 미세 펄스 신호를 이용하여 상기 해당 채널의 임펄스 신호를 생성하는 단계를 포함할 수 있으며, 상기 채널 제어 신호에 다라서 상기 미세 펄스 신호의 수가 결정될 수 있다.
상기 위상 제어 신호는 0 또는 1의 신호를 포함할 수 있다.
상기 변경시키는 단계는, 상기 임펄스 신호와 상기 입력 신호를 논리곱 연산하여 제1 신호를 출력하는 단계, 그리고 상기 제1 신호와 상기 위상 제어 신호를 배타적 논리합 연산하여 제2 신호를 출력하는 단계를 포함할 수 있다.
상기 변경시키는 단계는, 상기 위상 제어 신호가 1에 해당하는 제2 신호와 상기 위상 제어 신호가 0에 해당하는 제2 신호의 위상 차가 180도가 되도록, 상기 위상 제어 신호가 1에 해당하는 제2 신호의 위상을 제어하는 단계를 포함할 수 있다.
본 발명의 실시 예에 의하면, PPM으로 변조된 신호가 디지털 펄스 생성 장치의 입력으로 주어지는 경우, 디지털 펄스 생성 장치 내부에서 생성된 펄스의 위상을 임의적으로 조정하여 회로의 주기적인 성질을 줄임으로써, 주파수별 전력분포를 효율적으로 사용할 수 있게 된다.
또한 0.13um CMOS 공정으로 간단하고 적은 비용으로 초저전력의 디지털 펄스 생성 장치의 구현이 가능해진다.
도 1은 본 발명의 실시 예에 따른 디지털 펄스 생성 장치를 개략적으로 나타낸 도면이다.
도 2는 도 1에 도시된 전디지털 발진기를 개략적으로 나타낸 도면이다.
도 3은 도 2에 도시된 ADO의 상세 구성도이다.
도 4는 도 3에 도시된 논리 소자들의 출력 신호 파형을 나타낸 도면이다.
도 5는 도 1에 도시된 위상 제어부의 상세 구성도이다.
도 6은 도 5에 도시된 AND 소자(210)의 출력 신호 파형을 나타낸 도면이다.
도 7은 도 5에 도시된 XOR 소자(250)의 출력 파형을 나타낸 도면이다.
도 8은 도 5에 도시된 XOR 소자(260) 및 AND 소자(220)의 출력 신호 파형을 나타낸 도면이다.
도 9는 도 5에 도시된 AND 소자(230)의 출력 파형을 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 디지털 펄스 생성 장치에 의해 생성된 출력 신호와 PPM만 적용된 출력 신호의 스펙트럼 특성을 비교한 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제 본 발명의 실시 예에 따른 디지털 펄스 생성 장치 및 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 디지털 펄스 생성 장치를 개략적으로 나타낸 도면이고, 도 2는 도 1에 도시된 전디지털 발진기를 개략적으로 나타낸 도면이다.
도 1을 참고하면, 디지털 펄스 생성 장치(10)는 전디지털 발진기(Al--Digital Oscillator, ADO)(100) 및 위상 제어부(200)를 포함한다.
도 2를 보면, ADO(100)는 복수의 지연 셀 예를 들면, 22개의 지연셀(1101~11022) 및 에지 결합기(120)를 포함할 수 있다.
지연셀(1101~11022)은 직렬 연결되어 있으며, 지연셀(1101~11022) 중 맨 앞에 위치한 지연셀(1101)로 펄스 위치 변조(Pulse Position Modulation, PPM)으로 변조된 신호(이하, "PPM 신호"라 함)(Sin)가 입력된다. 지연셀(1101~11021)은 각각 입력되는 신호를 지연 제어 신호(Sdc)의 지연 값(도 4의-△T)만큼 지연시킨 신호를 에지 결합기(120) 및 바로 뒷단의 지연셀(1102~11022)로 출력한다. 그러면, 22개의 지연셀(1101~11022)을 이용하여, 총 21개의 지연 신호가 생성될 수 있다.
에지 결합기(120)는 지연셀(1101~11022)에 의해 생성된 21개의 지연 신호(Sd1~Sd21)를 이용하여 소정 개수의 미세 펄스를 생성하고, 채널 제어 신호(Scc)를 통해서 입력되는 중심 주파수에 따라서 소정 개수의 미세 펄스를 이용하여 하나의 임펄스 신호(Sim)를 생성한다. 에지 결합기(120)는 미세 펄스의 개수를 조정하여 생성되는 임펄스 신호의 채널(주파수 대역)을 가변시킬 수 있다. 예를 들어서, 에지 결합기(120)는 지연셀(1101~11022)에 의해 생성된 21개의 지연 신호(Sd1~Sd21)를 이용하여 10개의 미세 펄스를 생성할 수 있고, 중심 주파수가 결정되면, 설정된 주파수 대역폭을 만들기 위해 미세 펄스의 수를 조정하여 해당 중심 주파수의 채널을 형성할 수 있다.
다시, 도 1을 보면, 위상 제어부(200)는 위상 제어 신호(Spc)에 따라서 에지 결합기(120)에 의해 생성된 임펄스 신호(Sim)의 위상을 제어하고, 위상 제어한 임펄스 신호(Sout)를 출력한다. 위상 제어 신호(Spc)는 0 또는 1의 디지털 신호로서, 랜덤하게 설정될 수 있다.
위상 제어부(200)는 임펄스 신호(Sim)의 위상을 제어하기 위해, 지연셀(1101~11022)에 의해 생성된 21개의 지연 신호(Sd1~Sd21)와 입력 신호(Sin)를 이용할 수 있다. 미세 펄스의 수에 따라서 해당 중심 주파수의 채널이 형성되므로, 지연셀(1101~11022)에 의해 생성된 21개의 지연 신호(Sd1~Sd21) 중 일부의 지연 신호(Sa, Sb, Sc, Sd)가 해당 채널의 임펄스 신호의 위상을 제어하기 위해 사용될 수 있다. 도 1에서는 위상 제어를 위해 4개의 지연 신호(Sa, Sb, Sc, Sd)가 사용되는 것으로 도시하였으나, 위상 제어를 위해 사용되는 지연 신호의 수는 채널의 수에 따라서 달라질 수 있다.
그러면, ADO(100)에 대해 도 3 및 도 4를 참고로 하여 자세하게 설명한다.
도 3은 도 2에 도시된 ADO의 상세 구성도이고, 도 4는 도 3에 도시된 논리 소자들의 출력 신호 파형을 나타낸 도면이다.
도 3에서는 22개의 지연셀(1101~11022)의 지연 신호(Sd1~Sd21)를 이용하여 3개의 채널에 각각 해당하는 임펄스 신호(Sim)를 생성할 수 있는 ADO(100)의 일 예를 도시하였다.
도 3을 참고하면, 에지 결합기(120)는 22개의 지연셀(1101~11022)의 지연 신호(Sd1~Sd21)를 이용하여 3개의 채널 즉, 채널 1, 채널 2 및 채널 3에 각각 해당하는 임펄스 신호(Sim)를 생성한다. 이를 위해, 에지 결합기(120)는 복수의 배타적 논리합(exclusive-OR, XOR) 소자 즉, 10개의 XOR 소자(1221~12210), 복수의 논리곱 소자 예를 들면, 4개의 AND 소자(1241~1244) 및 복수의 논리합 소자 예를 들면, 8개의 OR 소자(1261~1268)를 포함한다.
XOR 소자(1221~1228)는 두 입력 단자와 하나의 출력 단자를 가지며, 인접하는 두 지연셀[(1101, 1102), (1103, 1104), …, (11015, 11016)]의 지연 신호[(Sd1, Sd2), (Sd3, Sd4), …, (Sd15, Sd16)]를 입력 받아 배타적 논리합 연산하여 8개의 미세 펄스를 생성하고 이를 출력한다.
XOR 소자(1229, 12210)는 두 입력 단자와 하나의 출력 단자를 가지며, 인접하는 두 AND 소자[(1241, 1242), (1243, 1244)]의 출력 신호를 입력 받아, 배타적 논리합 연산하여 2개의 미세 펄스를 생성하고 이를 출력한다.
AND 소자(1241~1244)는 두 입력 단자와 하나의 출력 단자를 가지며, AND 소자(1241~1244)의 두 입력 단자 중 하나의 입력 단자로는 지연셀(11017~11020)의 지연 신호(Sd17~Sd20)가 입력되고 나머지 하나의 입력 단자로는 채널 제어 신호(Scc)가 입력된다. 채널 제어 신호(Scc)에 따라서 3개의 채널 중 하나의 채널에 해당하는 임펄스 신호가 생성될 수 있다.
채널 제어 신호(Scc)는 2비트의 신호로서, 2비트 중 1비트는 두 AND 소자(1241, 1242)의 입력 단자로 입력되고 2비트 중 나머지 1비트는 두 AND 소자(1243, 1244)로 입력되어, 3개의 채널 중 하나의 채널을 선택하는 데 사용된다. 채널 제어 신호(Scc)는 중심 주파수에 따라서 결정된다.
채널 제어 신호(Scc)가 "00"인 경우, AND 소자(1241~1244)의 한 쪽 입력 단자로 0이 입력되므로 XOR 소자(1229, 12210)에 의해 미세 펄스는 생성되지 않는다. 따라서, XOR 소자(1221~1228)에 의해 생성된 8개의 미세 펄스로 채널 1에 해당하는 임펄스 신호가 생성될 수 있다.
채널 제어 신호(Scc)가 "10"인 경우, AND 소자(1241, 1242)의 한 쪽 입력 단자로 1이 입력되고 AND 소자(1243, 1244)의 한 쪽 입력 단자로 0이 입력되므로, XOR 소자(1229)에 의해 1개의 미세 펄스가 생성될 수 있다. 따라서, XOR 소자(1221~1228) 및 XOR 소자(1229)에 의해 생성된 총 9개의 미세 펄스로 채널 2에 해당하는 임펄스 신호가 생성될 수 있다.
그리고 채널 제어 신호(Scc)가 "11"인 경우, AND 소자(1241~1244)의 한 쪽 입력 단자로 1이 입력되므로 XOR 소자(1229, 12210)는 각각 미세 펄스를 생성한다. 따라서, XOR 소자(1221~1228) 및 XOR 소자(1229, 12210)에 의해 생성된 총 10개의 미세 펄스로 채널 3에 해당하는 임펄스 신호가 생성될 수 있다.
이와 같이, 채널 제어 신호(Scc)가 "00"인 경우 미세 펄스는 8개가 되고, 채널 제어 신호(Scc)가 "10"인 경우 미세 펄스는 9개가 되고, 채널 제어 신호(Scc)가 "11"인 경우 미세 펄스는 10개가 될 수 있다. 따라서, 채널 제어 신호(Scc)에 따라서 미세 펄스의 수를 조정함으로써, 해당 중심 주파수의 채널이 형성될 수 있다.
OR 소자(1261~1264, 1267)는 두 입력 단자와 하나의 출력 단자를 가지며, OR 소자(1261~1264)의 두 입력 단자로는 인접하는 두 XOR 소자[(1221, 1222), (1223, 1224), …, (1227, 1228)]의 미세 펄스가 입력되고, OR 소자(1267)의 두 입력 단자로는 두 XOR 소자(1229, 12210)의 미세 펄스가 입력된다. OR 소자(1261~1264, 1267)는 입력되는 두 미세 펄스를 논리합 연산하여 출력한다.
OR 소자(1265, 1266)는 두 입력 단자와 하나의 출력 단자를 가지며, OR 소자(1265, 1266)의 두 입력 단자로 인접하는 두 OR 소자[(1261, 1262), (1263, 1264)]의 출력 신호가 입력되며, 입력되는 두 신호를 논리합 연산하여 출력한다.
마지막으로, OR 소자(1268)는 세 입력 단자와 하나의 출력 단자를 가지며, 세 입력 단자로 OR 소자(1265, 1266, 1266)의 출력 신호를 입력 받아 이를 논리합 연산하여 출력하며, OR 소자(1268)의 출력 신호가 임펄스 신호(Sim)가 된다.
도 4를 참고하면, 입력 신호(Sin)가 (a)와 같고, 지연셀(1101~11022)의 지연 값이 △T인 경우, 22개의 지연셀(1101~11022)에 의해 (b)에 도시한 바와 같이, 21개의 지연 신호(Sd1~Sd21)가 생성될 수 있다. 이때, 채널 제어 신호(Scc)가 "00"인 경우, AND 소자(1241~1244)는 로우 레벨을 출력하므로, XOR 소자(1229~12210)에 의해서는 미세 펄스가 생성되지 않는다. 또한 OR 소자(1265)에 의해서도 미세 펄스가 생성되지 않는다. 즉, XOR 소자(1221~1228)에 의해서만 (c)와 같이 각각 8개의 미세 펄스가 생성되며, OR 소자(1261~1264)에 의해 (d)와 같이 4개의 미세 펄스가 생성될 수 있다. 결국, 에지 결합기(120)는 (e)에 도시한 바와 같은 임펄스 신호(Sim)를 출력한다. 이때, ADO(100)에 의해 생성된 임펄스 신호(Sim)는 중심 주파수가 서로 다른 두 개의 임펄스 성분이 나타나게 되는데, 두 개의 임펄스 성분 중 하나는 입력 신호(Sin) 및 지연 신호의 상승 에지에 의해 트리거된 성분이고 나머지 하나는 입력 신호 및 지연 신호의 하강 에지에 의해 트리거된 성분이다.
다음으로, ADO(100)에 의해 생성된 임펄스 신호의 위상을 제어하는 방법에 대해서 도 5 내지 도 9를 참고로 하여 자세하게 설명한다.
도 5는 도 1에 도시된 위상 제어부의 상세 구성도이고 도 6은 도 5에 도시된 AND 소자(210)의 출력 신호 파형을 나타낸 도면이다. 도 7은 도 5에 도시된 XOR 소자(250)의 출력 파형을 나타낸 도면이고, 도 8은 도 5에 도시된 XOR 소자(260) 및 AND 소자(220)의 출력 신호 파형을 나타낸 도면이다. 그리고 도 9는 도 5에 도시된 AND 소자(230)의 출력 파형을 나타낸 도면이다.
도 5를 참고하면, 위상 제어부(200)는 AND 소자(210, 220, 230), 다중화기(240), XOR 소자(250, 260) 및 버퍼(270)를 포함할 수 있다.
AND 소자(210, 220, 230) 및 XOR 소자(250, 260)는 두 입력 단자와 하나의 출력 단자를 포함한다. AND 소자(210, 220, 230)는 두 입력 단자로 입력되는 신호를 논리곱 연산하여 출력하고, XOR 소자(250, 260)는 두 입력 단자로 입력되는 신호를 배타적 논리합 연산하여 출력한다.
AND 소자(210)의 두 입력 단자로 입력 신호(Sin)와 ADO(100)의 임펄스 신호(Sim)가 입력된다. 그러면, 도 6에 도시한 바와 같이, AND 소자(210)의 출력 신호는 임펄스 신호(Sim)에서 지연 신호의 하강 에지에 의해 트리거된 성분이 제거된 신호가 된다. 일반적으로, 지연 신호의 상승 에지와 하강 에지를 동일한 지연 값만큼 지연되는 것이 이상적이나, 높은 주파수를위해 상승 에지와 하강 에지 두 개를 동시에 미세한 지연 값으로 구현하는 것은 현실적으로 어려울 수 있다. 따라서, 원하는 하나의 주파수를 가지는 임펄스를 생성하기 위해, AND 소자(210)를 이용하여 임펄스 신호(Sim)에서 입력 신호(Sin) 및 지연 신호의 하강 에지에 의해 트리거된 성분을 제거하여, 입력 신호(Sin) 및 지연 신호의 상승 에지에 의해 트리거된 성분만을 이용한다.
XOR 소자(250)의 두 입력 단자로 AND 소자(210)의 출력 신호와 위상 제어 신호(Spc)가 입력된다. 위상 제어 신호(Spc)는 0 또는 1의 신호로서 랜덤하게 입력될 수 있다. 도 7에 도시한 바와 같이, 위상 제어 신호(Spc)가 0인 경우에, XOR 소자(250)는 AND 소자(210)의 출력 신호를 그대로 출력한다. 반면, 위상 제어 신호(Spc)가 1인 경우에, XOR 소자(250)는 AND 소자(210)의 출력 신호를 반전하여 출력한다. 이러한 XOR 소자(250)의 출력 신호는 AND 소자(230)로 입력된다.
위상 제어 신호(Spc)에 따라서 XOR 소자(250)의 출력 신호가 반전되므로, 위상 제어 신호(Spc)에 따라 180도의 위상 차를 가지는 신호를 생성하기 위해 AND 소자(220, 230), 다중화기(240) 및 XOR 소자(260)가 사용된다. 즉, AND 소자(220, 230), 다중화기(240) 및 XOR 소자(260)는 위상 변조 제어 수단으로서 동작하며, 위상 변조 제어 수단에 의해 PPM 신호를 위상 제어 신호(Spc)에 따라서 이진 위상 천이 변조(Binary Phase Shift Keying, BPSK)한 것과 동일한 효과를 나타낼 수 있다.
예를 들어, ADO(100)가 도 4와 같이 구성되는 경우에, 다중화기(240)는 채널 제어 신호(Scc)에 따라서 지연 신호(Sd17, Sd19, Sd21) 중 하나를 선택하여 출력한다. 즉, 지연 신호(Sd17, Sd19, Sd21)는 도 1에서 지연 신호(Sb, Sc, Sd)에 해당할 수 있다. 다중화기(240)는 채널 제어 신호(Scc)가 00인 경우 지연 신호(Sd17)를 선택하고 채널 제어 신호(Scc)가 10인 경우 지연 신호(Sd19)를 선택하며 채널 제어 신호(Scc)가 11인 경우 지연 신호(Sd21)를 선택할 수 있다.
XOR 소자(260)는 두 입력 단자로 다중화기(240)의 출력 신호와 지연 신호(Sd1)가 입력된다. 즉, 지연 신호(Sd1)는 도 1에서 지연 신호(Sa)에 해당할 수 있다. 그러면, XOR 소자(260)의 출력 신호는 채널 제어 신호(Scc)에 따라서 도 8과 같이 나타날 수 있으며, XOR 소자(260)의 출력 신호는 AND 소자(220)로 입력된다.
AND 소자(220)는 두 입력 단자로 XOR 소자(260)의 출력 신호와 입력 신호(Sin)가 입력된다. 그러면 도 8에 도시한 바와 같이, AND 소자(220)의 출력 신호는 XOR 소자(260)의 출력 신호에서 하강 에지에 의해 트리거된 신호 성분이 제거된 신호가 된다. AND 소자(220)의 출력 신호는 AND 소자(230)로 입력된다.
AND 소자(230)는 두 입력 단자로 XOR 소자(250)의 출력 신호와 AND 소자(220)의 출력 신호가 입력된다. 그러면, 위상 제어 신호(Spc)가 0에 해당하는 XOR 소자(250)의 출력 신호가 그대로 출력되며, 위상 제어 신호(Spc)가 1에 해당하는 XOR 소자(250)의 출력 신호는 180도만큼 위상 지연되어 출력된다. AND 소자(230)의 출력 신호는 버퍼(270)에 저장된다. 예를 들어, 임펄스 신호(Sim)가 8개의 미세 펄스로 이루어진 경우에, 채널 제어 신호(Scc)는 00이 되고 그 결과 위상 제어 신호에 따른 AND 소자(230)의 출력 신호는 도 9와 같을 수 있다.
즉, AND 소자(230)의 출력 신호(Sout)는 입력 신호인 PPM 신호를 위상 제어 신호(Spc)에 따라서 이진 위상 천이 변조(Binary Phase Shift Keying, BPSK)한 것과 동일한 효과를 가질 수 있다. 이와 같이, 본 발명의 실시 예에 따른 디지털 펄스 생성 장치(10)는 지연셀(1101~11022)이 직렬로 연결된 하나의 지연선을 이용하여 ADO(100)에 의해 생성된 임펄스 신호(Sim)로부터 채널에 따라서 일정한 폭을 가지는 펄스 신호(Sout)를 생성할 수 있다. 또한 디지털 펄스 생성 장치(10)는 위상 제어 신호(Spc)에 따라서 2가지 위상의 펄스 신호(Sout)를 생성할 수 있어서 랜덤하게 출력 신호(Sout)를 가변시킬 수 있으므로, 주기적인 신호에서 나타나는 스펙트럼 라인을 줄일 수 있다.
이러한 디지털 펄스 생성 장치(10)는 0.13um CMOS 공정에 맞게 회로를 최적화하여 구현될 수 있다.
도 10은 본 발명의 실시 예에 따른 디지털 펄스 생성 장치에 의해 생성된 출력 신호와 PPM만 적용된 출력 신호의 스펙트럼 특성을 비교한 도면이다.
도 10에서, PPM은 PPM으로 변조된 입력 신호(Sin)에 따라 생성된 디지털 펄스 생성 장치의 출력 신호 즉, 위상 제어 신호(Spc)가 0일 때의 출력 신호를 나타낸다. PPM+DB-BPSK는 PPM으로 변조된 입력 신호(Sin)에 위상 제어 신호(Spc)를 랜덤하게 가변시키며 기존의 PPM으로 변조된 신호에 더하여 위상 또한 변조시킨 디지털 펄스 생성 장치(10)의 출력 신호를 나타낸다. 또한 그래프의 가로축은 주파수(Freq)를 나타내며 세로축은 전력 크기(Magnitude)를 나타낸다.
도 10을 참고하면, PPM으로만 변조된 입력 신호에 대한 디지털 펄스 생성 장치(10)의 출력 신호는 스펙트럼 라인을 가지는 것을 볼 수 있는 반면 위상 제어 신호(Spc)를 랜덤하게 가변시킨 디지털 펄스 생성 장치(10)의 출력 신호는 주파수에 따른 전력 분포가 비교적 고르게 나타나는 것을 알 수 있다. 즉, 위상 제어 신호를 랜덤하게 가변시킨 디지털 펄스 생성 장치(10)의 출력 신호는 PPM으로만 변조된 입력 신호에 대한 디지털 펄스 생성 장치(10)의 출력 신호에 비해 스펙트럼 라인이 현저하게 줄어든 것을 확인할 수 있다.
본 발명의 실시 예는 이상에서 설명한 장치 및/또는 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (17)

  1. 임펄스 신호 기반 초광대역에서의 펄스 신호 생성 장치로서,
    직렬로 연결되어서, 입력되는 신호를 설정된 지연 값만큼 지연시켜서 지연 신호를 각각 생성하는 복수의 지연 셀을 포함하며, 입력 신호로부터 채널 제어 신호에 따라서 상기 복수의 지연 셀에 의해 생성된 복수의 지연 신호 중 적어도 일부를 이용하여 해당 채널의 임펄스 신호를 생성하는 전디지털 발진기(All-Digital Oscillator), 그리고
    위상 제어 신호에 따라서 상기 임펄스 신호의 위상을 가변시키는 위상 제어부
    를 포함하는 펄스 신호 생성 장치.
  2. 제1항에서,
    상기 위상 제어부는,
    상기 위상 제어 신호를 따라서 상기 임펄스 신호의 위상을 변경시키는 제1 논리 소자를 포함하고,
    상기 위상 제어 신호는 랜덤하게 입력되는 0 또는 1의 신호를 포함하는 펄스 신호 생성 장치.
  3. 제2항에서,
    상기 위상 제어부는,
    상기 입력 신호와 상기 임펄스 신호를 논리곱 연산하여 상기 제1 논리 소자로 출력하는 제1 논리곱 소자를 더 포함하는 펄스 신호 생성 장치.
  4. 제3항에서,
    상기 제1 논리 소자는 상기 위상 제어 신호와 상기 제1 논리곱 소자의 출력 신호를 배타적 논리합 연산하는 배타적 논리합 소자를 포함하는 펄스 신호 생성 장치.
  5. 제3항에서,
    상기 위상 제어 신호에 대응하는 제1 논리 소자의 출력 신호간 위상 차가 180도를 가지도록 상기 제1 논리 소자의 출력 신호를 제어하는 위상 변조 제어 수단
    을 더 포함하는 펄스 신호 생성 장치.
  6. 제5항에서,
    상기 위상 변조 제어 수단은,
    상기 복수의 지연 신호 중 상기 채널 제어 신호에 따라 하나의 지연 신호를 선택하는 다중화기,
    상기 복수의 지연 신호 중 맨 앞의 지연 셀의 지연 신호와 상기 다중화기에 의해 선택된 지연 신호를 배타적 논리합 연산하여 출력하는 제2 논리 소자,
    상기 입력 신호와 상기 제2 논리 소자의 출력 신호를 논리곱 연산하여 출력하는 제3 논리 소자, 그리고
    상기 제1 논리 소자의 출력 신호와 상기 제3 논리 소자의 출력 신호를 논리곱 연산하여 출력하는 제4 논리 소자를 포함하는 펄스 신호 생성 장치.
  7. 제3항에서,
    상기 전디지털 발진기는,
    상기 복수의 지연 셀의 복수의 지연 신호를 이용하여 복수의 미세 펄스 신호를 생성하는 복수의 제2 논리 소자를 포함하고,
    상기 채널 제어 신호에 따라서 상기 미세 펄스 펄스의 개수가 달라지는 펄스 신호 생성 장치.
  8. 제7항에서,
    상기 복수의 제2 논리 소자는,
    상기 복수의 지연 셀의 적어도 일부의 지연 셀 중 두 지연 셀의 지연 신호를 입력 받아 각각 배타적 논리합 연산하여 출력하는 복수의 제1 배타적 논리합 소자,
    상기 복수의 지연 셀 중 일부의 지연 셀의 지연 신호와 채널 제어 신호를 입력 받아 논리곱 연산하는 복수의 논리곱 소자, 그리고
    상기 복수의 제3 논리 소자 중 두 제3 논리 소자의 출력 신호를 입력 받아 배타적 논리합 연산하여 출력하는 복수의 제2 배타적 논리합 소자를 포함하는 펄스 신호 생성 장치.
  9. 제8항에서,
    상기 전디지털 발진기는,
    상기 복수의 제1 배타적 논리합 소자와 상기 복수의 제2 배타적 논리합 소자의 출력 신호를 논리합 연산하여 상기 임펄스 신호를 출력하는 복수의 논리합 소자를 더 포함하는 펄스 신호 생성 장치.
  10. 제1항에서,
    상기 입력 신호는 펄스 위치 변조된 신호를 포함하는 펄스 신호 생성 장치.
  11. 임펄스 신호 기반 초광대역에서 펄스 신호 생성 장치가 펄스 신호를 생성하는 방법에서,
    입력 신호로부터 직렬로 연결된 복수의 지연 셀을 이용하여 복수의 지연 신호를 생성하는 단계,
    채널 제어 신호에 따라서 상기 복수의 지연 신호 중 적어도 하나의 지연 신호를 이용하여 해당 채널의 임펄스 신호를 생성하는 단계, 그리고
    위상 제어 신호에 응답하여 상기 임펄스 신호의 위상을 변경시키는 단계를 포함하는 펄스 신호 생성 방법.
  12. 제11항에서,
    상기 입력 신호는 입력 데이터를 펄스 위치 변조한 신호를 포함하는 펄스 신호 생성 방법.
  13. 제11항에서,
    상기 생성하는 단계는,
    상기 복수의 지연 신호를 이용하여 복수의 미세 펄스 신호를 생성하는 단계, 그리고
    상기 복수의 미세 펄스 신호를 이용하여 상기 해당 채널의 임펄스 신호를 생성하는 단계를 포함하며,
    상기 채널 제어 신호에 다라서 상기 미세 펄스 신호의 수가 결정되는 펄스 신호 생성 방법.
  14. 제11항에서,
    상기 위상 제어 신호는 0 또는 1의 신호를 포함하는 펄스 신호 생성 방법.
  15. 제14항에서,
    상기 변경시키는 단계는,
    상기 임펄스 신호와 상기 입력 신호를 논리곱 연산하여 제1 신호를 출력하는 단계, 그리고
    상기 제1 신호와 상기 위상 제어 신호를 배타적 논리합 연산하여 제2 신호를 출력하는 단계를 포함하는 펄스 신호 생성 방법.
  16. 제15항에서,
    상기 변경시키는 단계는,
    상기 위상 제어 신호가 1에 해당하는 제2 신호와 상기 위상 제어 신호가 0에 해당하는 제2 신호의 위상 차가 180도가 되도록, 상기 위상 제어 신호가 1에 해당하는 제2 신호의 위상을 제어하는 단계를 포함하는 펄스 신호 생성 방법.
  17. 제16항에서,
    상기 제어하는 단계는,
    상기 복수의 지연 신호 중 상기 채널 제어 신호에 따라 하나의 지연 신호를 선택하는 단계,
    상기 복수의 지연 신호 중 맨 앞의 지연 셀의 지연 신호와 상기 선택한 지연 신호를 배타적 논리합 연산하여 제3 신호를 출력하는 단계,
    상기 입력 신호와 상기 제2 신호를 논리곱 연산하여 제4 신호를 출력하는 단계, 그리고
    상기 제2 신호와 상기 제4 신호를 논리곱 연산하는 단계를 포함하는 펄스 신호 생성 방법.
KR1020110107620A 2011-10-20 2011-10-20 디지털 펄스 생성 장치 및 방법 KR101258209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110107620A KR101258209B1 (ko) 2011-10-20 2011-10-20 디지털 펄스 생성 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110107620A KR101258209B1 (ko) 2011-10-20 2011-10-20 디지털 펄스 생성 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101258209B1 true KR101258209B1 (ko) 2013-04-25

Family

ID=48443805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110107620A KR101258209B1 (ko) 2011-10-20 2011-10-20 디지털 펄스 생성 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101258209B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101557471B1 (ko) 2013-06-11 2015-10-06 국립대학법인 울산과학기술대학교 산학협력단 미세 펄스 생성기 및 미세 펄스 생성 방법
KR101749719B1 (ko) 2010-12-23 2017-06-21 울산과학기술원 Ｕｗｂ 시스템에서의 펄스 발생 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080034361A (ko) * 2006-10-16 2008-04-21 한국전자통신연구원 디지털 방식을 이용한 초광대역 펄스 생성기 및 그 방법
KR20090059405A (ko) * 2007-12-06 2009-06-11 연세대학교 산학협력단 펄스 위치 변조 기법을 이용한 초광대역 신호 전송 장치 및초광대역 신호 전송 방법
KR20120061398A (ko) * 2010-12-03 2012-06-13 한국전자통신연구원 펄스 생성기 및 펄스 생성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080034361A (ko) * 2006-10-16 2008-04-21 한국전자통신연구원 디지털 방식을 이용한 초광대역 펄스 생성기 및 그 방법
KR20090059405A (ko) * 2007-12-06 2009-06-11 연세대학교 산학협력단 펄스 위치 변조 기법을 이용한 초광대역 신호 전송 장치 및초광대역 신호 전송 방법
KR20120061398A (ko) * 2010-12-03 2012-06-13 한국전자통신연구원 펄스 생성기 및 펄스 생성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101749719B1 (ko) 2010-12-23 2017-06-21 울산과학기술원 Ｕｗｂ 시스템에서의 펄스 발생 장치
KR101557471B1 (ko) 2013-06-11 2015-10-06 국립대학법인 울산과학기술대학교 산학협력단 미세 펄스 생성기 및 미세 펄스 생성 방법
US9166578B2 (en) 2013-06-11 2015-10-20 Unist Academy-Industry Research Corporation Fine pulse generator and method for generating fine pulse

Similar Documents

Publication Publication Date Title
JP4365795B2 (ja) パルス発生器及びそれを用いた送信機
US8233579B2 (en) Devices comprising delay line for applying variable delay to clock signal
KR101744202B1 (ko) 펄스 생성기 및 펄스 생성 방법
US20070110204A1 (en) Sampling circuit apparatus and method
KR101258209B1 (ko) 디지털 펄스 생성 장치 및 방법
TW201731213A (zh) 內插器系統和方法
US7804347B2 (en) Pulse generator circuit and communication apparatus
US8179945B2 (en) Radio transmitter device
JP4408091B2 (ja) 無線送信方法および無線送信機
US20160028495A1 (en) Radiofrequency communication device using a torp signal
Kong et al. A 21.5 mW 10+ Gb/s mm-Wave phased-array transmitter in 65nm CMOS
CN114826844A (zh) 一种非对称脉冲超宽带发射机系统
JP4408092B2 (ja) 無線通信方法、無線送信方法、無線通信システムおよび無線送信機
JP6398629B2 (ja) 疑似ランダム周波数信号の生成
JP2008288732A (ja) パルス生成器、およびそれを備えた送信機
JP4448002B2 (ja) 無線送信機、送信信号電力調整装置および送信信号電力調整方法
Zhu et al. A 2.5 Gpulse/s, 25 pJ/pulse, 0.18 μm CMOS impulse radio UWB transmitter based on dual-polarity distributed waveform generator
Radiò et al. A novel low-complexity bpsk ir-uwb pulse generator in 0.13 um cmos technology
KR100996137B1 (ko) 초광대역 임펄스 발생기 및 임펄스 생성방법
JP2008288888A (ja) パルス波形生成器及び送信機
JP4283714B2 (ja) 送信信号電力制御方法および装置
KR100500815B1 (ko) 광대역 통신시스템 설계를 위한 실험 및 검증 시스템
Raju et al. DSSS IR UWB transceiver for intra/inter chip wireless interconnect in future ULSI using reconfigurable monocycle pulse
Wang et al. A 3.1–4.8-GHz delay-line-based frequency-hopping IR-UWB transmitter in 65-NM CMOS technology
Sahukar et al. Progress in Development of Differential Code Shift Reference Impulse Radio Ultra Wideband Transceiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 7