KR20090028286A

KR20090028286A - 초광대역 펄스 신호 발생기

Info

Publication number: KR20090028286A
Application number: KR1020070093770A
Authority: KR
Inventors: 김유신; 이창석; 이광두; 양창수
Original assignee: 삼성전기주식회사
Priority date: 2007-09-14
Filing date: 2007-09-14
Publication date: 2009-03-18
Also published as: US20090072876A1

Abstract

본 발명은 딜레이 라인을 사용하지 않고 클럭 신호에 따라 송신 데이터를 지연시켜 펄스 신호를 발생함으로써 펄스 신호의 파형과 대역폭을 가변할 수 있는 초광대역 펄스 신호 발생기에 관한 것이다.

본 발명은 송신 데이터를 사전에 설정된 클럭 신호에 따라 순차적으로 지연하여 복수의 펄스 신호를 발생하는 신호 발생부와, 상기 신호 발생부로부터의 복수의 펄스 신호 각각을 사전에 설정된 증폭율에 따라 증폭하는 증폭부와, 상기 증폭부로부터의 증폭된 펄스 신호를 결합하는 결합부를 포함한다.

초광대역(Ultra Wide Band;UWB), 펄스(Pulse), 임펄스(Impulse)

Description

초광대역 펄스 신호 발생기{ULTRA WIDE BAND PULSE SIGNAL GENERATOR}

본 발명은 초광대역 펄스 신호 발생기에 관한 것으로 보다 상세하게는 딜레이 라인을 사용하지 않고 클럭 신호에 따라 송신 데이터를 지연시켜 펄스 신호를 발생함으로써 펄스 신호의 파형과 대역폭을 가변할 수 있는 초광대역 펄스 신호 발생기에 관한 것이다.

초광대역 (Ultra Wide Band;UWB) 무선 통신 기술은 미 국방성에서 무선통신기술로 개발되어 이후 미국 연방통신위원회(FCC)에 의해 민간에 개방된 기술이다.

상술한 초광대역 무선 통신 기술은 수 GHz의 넓은 주파수 대역을 사용하여 IEEE 802.11 규약에 따른 무선 LAN(Local Area Network) 또는 블루투스(Bluetooth) 등에 비해, 데이터의 고속 전송이 가능하면서도 소비 전력이 낮은 특징으로 인하여 차세대 네트워크 분야의 핵심 기술로 각광받고 있다.

이러한, 초광대역 무선 통신을 위해서는 송신측에서 송신하고자 하는 데이터에 따라 초광대역 펄스 열을 발생시키는 초광대역 펄스 신호 발생기가 필요하다.

도 1은 종래의 초광대역 펄스 신호 발생기의 구성도이다.

도 1을 참조하면, 종래의 초광대역 펄스 신호 발생기(10)는 복수의 논리합 연산 소자(11)와 딜레이 라인(12)를 채용하여 초광대역 펄스 신호의 폭을 조절한다.

즉, 입력 펄스 신호(Vin)은 제1 논리합 연산 소자(11a)에 하나의 입력으로 제공되고, 딜레이 라인(12)을 거쳐 사전에 설정된 시간동안 지연되어 제1 논리합 연산 소자(11a)에 다른 하나의 입력으로 제공된다. 제1 논리합 연산 소자(11a)는 두 입력신호를 논리합으로 연산하여 일정한 폭을 갖는 펄스를 제2 및 제3 논리합 연산 소자(11b, 11c)에 각각 출력한다. 이때, 제1 논리합 연산 소자(11a)로부터의 펄스 신호의 신호 폭은 딜레이 라인(12)의 지연 시간에 따라 결정된다.

제2 및 제3 논리합 연산 소자(11b, 11c)는 송신 데이터와 제1 논리합 연산 소자(11a)로부터의 펄스 신호를 논리합 연산한 후 저항(R1, R2)를 통해 결합하여 펄스 신호(Vout)를 출력한다.

상술한 종래의 초광대역 펄스 신호 발생기(10)는 딜레이 라인(12)을 채용하여 펄스 신호의 폭을 조절하는데, 이때 딜레이 라인(12)의 전송 라인의 길이를 조절하여 펄스 신호의 폭을 조절하게 된다. 이에 따라, 종래의 초광대역 펄스 신호 발생기(10)는 펄스 신호의 폭을 미세 조절하기 어렵다는 문제점이 있다.

상술한 문제점을 해결하기 위해, 본 발명의 목적은 딜레이 라인을 사용하지 않고 클럭 신호에 따라 송신 데이터를 지연시켜 펄스 신호를 발생함으로써 펄스 신호의 파형과 대역폭을 가변할 수 있는 초광대역 펄스 신호 발생기를 제공하는 것이다.

상술한 목적을 달성하기 위해, 본 발명의 초광대역 펄스 신호 발생기는 송신 데이터를 사전에 설정된 클럭 신호에 따라 순차적으로 지연하여 복수의 펄스 신호를 발생하는 신호 발생부와, 상기 신호 발생부로부터의 복수의 펄스 신호 각각을 사전에 설정된 증폭율에 따라 증폭하는 증폭부와, 상기 증폭부로부터의 증폭된 펄스 신호를 결합하는 결합부를 포함하는 것을 특징으로 한다.

본 발명의 일 실시형태에 따르면, 상기 신호 발생부는 상기 신호 발생부는 서로 병렬 연결된 제1 내지 제N(여기서, N은 자연수) 지연 소자를 구비하고, 상기 제1 지연 소자는 상기 송신 데이터를 상기 클럭 신호에 따라 지연시켜 제1 펄스 신호를 출력하며, 제2 지연 소자는 상기 제1 지연 소자로부터의 펄스 신호를 상기 클럭 신호에 따라 지연시켜 제2 펄스 신호를 출력하고, 제3 내지 제N 지연 소자는 각각 이전의 지연 소자로부터의 펄스 신호를 상기 클럭 신호에 따라 지연시켜 제3 내지 제N 펄스 신호를 출력할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 증폭부는 상기 제1 내지 제N 지연 소자에 각각 일대일 대응하여, 상기 제1 내지 제N 지연 소자로부터의 각 펄스 신호를 각각 사전에 설정된 증폭율에 따라 증폭하는 제1 내지 제N 증폭 소자를 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 지연 소자는 상기 클럭 신호의 라이징 엣지에 따라 상기 클럭 신호의 시간 간격만큼 입력 신호를 지연시키는 D 플립 플롭(Flip Flop)일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 결합부로부터의 결합된 펄스 신호의 신호 형태를 변형하는 신호 변형기를 더 포함할 수 있으며, 상기 신호 변형기는 상기 결합부로부터의 결합된 펄스 신호를 사전에 설정된 주파수 대역으로 필터링하는 필터일 수 있다.

본 발명에 따르면, 딜레이 라인을 사용하지 않고 클럭 신호에 따라 송신 데이터를 지연시켜 펄스 신호를 발생함으로써 펄스 신호의 파형과 대역폭을 용이하게 가변할 수 있는 효과가 있다.

이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.

도 2는 본 발명의 초광대역 펄스 신호 발생기의 구성도이다.

도 2를 참조하면, 본 발명의 초광대역 펄스 신호 발생기(100)는 신호 발생부(110), 증폭부(120) 및 결합부(130)를 포함한다.

신호 발생부(110)는 제1 내지 제N(여기서, N은 자연수)의 복수의 지연 소자(111 내지 11N)를 포함할 수 있다.

제1 내지 제N 지연 소자(111 내지 11N)는 서로 병렬 연결되며, 제1 지연 소자(111)는 입력단에 송신하고자 하는 송신 데이터가 입력되고, 이후의 제2 내지 제N 지연 소자는 이전의 지연 소자로부터의 출력 신호를 입력단으로 입력받는다.

즉, 제1 지연 소자(111)의 출력 신호는 제2 지연 소자(112)의 입력단에 제공되고, 제2 지연 소자(112)의 출력 신호는 제3 지연 소자(113)의 입력단에 제공되며, 제N 지연 소자(11N)의 입력단에는 이전의 지연 소자인 제N-1 지연 소자(미도시)의 출력 신호가 입력될 수 있다.

상술한 제1 내지 제N 지연 소자(111 내지 11N)는 각각 사전에 설정된 클럭 신호(clk)에 따라 동작하여 상기 송신 데이터를 쉬프트하여 복수의 펄스 신호를 생성함으로써 클럭 신호(clk)의 시간 간격 동안 각 입력단에 입력되는 입력 신호를 지연할 수 있다.

한편, 제1 내지 제N 지연 소자(111 내지 11N)의 각 지연 소자는 D 플립플롭(Flip-Flop) 또는 RS 래치(Latch) 등으로 이루어질 수 있다.

상술한 지연 소자의 실시형태 중 D 플립플롭으로 이루어진 지연 소자를 예로 들으면, 상술한 D 플립플롭은 데이터를 입력받는 입력 단자와 클럭 신호를 입력받 는 클럭 입력 단자 및 상기 클럭 신호에 따라 입력 단자로부터의 데이터를 논리 연산하여 출력하는 출력 단자를 구비하며, 이에 따라 상술한 바와 같이 상기 클럭 신호(clk)의 라이징 엣지(Rising Edge)에 따라 클럭 신호(clk)의 시간 간격 만큼 입력되는 데이터를 지연시켜 펄스 신호를 생성할 수 있다.

증폭부(120)는 제1 내지 제N의 복수의 증폭 소자(121 내지 12N)를 포함할 수 있다.

제1 내지 제N 증폭 소자(121 내지 12N)는 각각 제1 내지 제N 지연 소자(111 내지 11N)에 순차적으로 일대일 대응되어 제1 내지 제N 지연 소자(111 내지 11N)로부터의 펄스 신호를 사전에 설정된 증폭율에 따라 증폭한다.

제1 내지 제N 증폭 소자(121 내지 12N)의 각 증폭율은 최종 출력되는 출력 신호의 형태를 다양하게 하기 위해 적어도 일부의 증폭 소자의 증폭율이 서로 다를 수 있으며, 각 증폭 소자의 증폭율이 서로 모두 다를 수도 있다.

결합부(130)는 증폭부(120)의 제1 내지 제N 증폭 소자(121 내지 12N)로부터의 각 증폭된 펄스 신호를 하나의 펄스 열 신호로 결합한다.

상기 펄스 열 신호는 증폭된 각 펄스 신호가 결합된 디지털 신호이며 이를 송신하기 위해 아날로그 신호로 신호 형태를 변형할 필요가 있다.

이에 따라, 본 발명의 초광대역 펄스 신호 발생기는 신호 성형기(140)를 더 포함할 수 있다.

신호 성형기(140)는 결합부(130)로부터의 펄스 열 신호를 사전에 설정된 주파수 대역으로 통과시켜 펄스 열 신호의 신호 형태를 아날로그 신호 형태로 변형할 수 있다.

이에 따라, 상술한 신호 성형기(140)는 필터로 구성될 수 있으며, 신호 형태의 변형을 정교하게 하기 위해 FIR(Finite Impulse Response) 필터로 구성될 수 있다.

도 3은 본 발명의 초광대역 펄스 발생기의 주요 부분의 신호 파형 그래프이다.

도 2와 함께 도 3을 참조하면, 도 3의 (a)는 신호 발생부(110)의 제1 지연 소자(111)에 입력되는 송신 데이터의 신호 파형을 나타낸다.

신호 발생부(110)의 제1 지연 소자(111)는 상기 송신 데이터를 입력받아 클럭 신호(clk)에 따라 지연시켜 제1 펄스 신호를 출력하고, 상기 제1 펄스 신호는 제2 지연 소자(112)에 입력되어, 제2 지연 소자(112)는 클럭 신호(clk)에 따라 상기 제1 펄스 신호를 지연시켜 제2 펄스 신호를 출력하며, 마찬가지로 제3 내지 제N 지연 소자(113 내지 11N)는 이전의 지연 소자로부터의 펄스 신호를 클럭 신호(clk)에 따라 지연시켜 제3 내지 제N 펄스 신호를 출력한다.

즉, 신호 발생부(110)는 송신 데이터를 클럭 신호(clk)에 따라 순차적으로 지연시켜 복수의 펄스 신호를 생성한다.

증폭부(120)는 제1 내지 제N 지연 소자(111 내지 11N)에 각각 일대일 대응되는 제1 내지 제N 증폭 소자(121 내지 12N)를 구비하여 제1 내지 제N 지연 소자(111 내지 11N)로부터의 펄스 신호를 사전에 설정된 증폭율에 따라 증폭한다.

상술한 신호 발생부(110)에 포함된 복수의 지연 소자와 증폭부(120)에 포함된 복수의 증폭 소자는 그 수를 다양하게 채택할 수 있으며, 지연 소자 및 증폭 소자의 개수가 많으면 전력 소모가 증가하지만 출력 신호의 형태를 보다 더 다양하게 할 수 있다. 또한, 클럭 신호(clk)의 시간 간격을 조절하여 출력 신호의 밴드폭을 용이하게 조절할 수 있다.

결합부(130)는 증폭부(120)의 제1 내지 제N 증폭 소자(121 내지 12N)로부터의 증폭된 펄스 신호를 결합한다.

도 3의 (b)는 증폭부(120)의 제1 내지 제N 증폭 소자(121 내지 12N)로부터의 증폭된 펄스 신호가 결합부(130)를 통해 하나의 펄스 열 신호로 결합된 것을 나타낸다. 상술한 바와 같이, 도 3의 (b)에 도시된 펄스 열 신호는 하나의 송신 데이터를 클럭 신호(clk)에 따라 쉬프트하고, 쉬프트에 의해 발생되는 복수의 펄스 신호를 다른 증폭율에 따라 증폭되어 펄스 열 신호의 대역폭과 신호 형태를 조정할 수 있는 것을 볼 수 있다.

결합부(130)로부터의 펄스 열 신호는 신호 송신시에 아날로그 신호 형태로 전송될 수 있으며, 본 발명의 초광대역 펄스 신호 발생기(100)는 신호 변형기(140) 를 더 포함하여 결합부(130)로부터의 펄스 열 신호의 신호 형태를 변형할 수 있다.

도 3의 (c)는 신호 변형기(140)에 의해 신호 형태가 변형된 출력 신호를 나타낸다.

도 3의 (c)에 도시된 바와 같이, 신호 변형기(140)는 결합부(130)로부터의 펄스 열 신호를 사전에 설정된 주파수 대역으로 통과시켜 신호 형태를 아날로그 신호 형태로 변형하는 것을 볼 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.

도 1은 종래의 초광대역 펄스 발생기의 구성도.

도 2는 본 발명의 초광대역 펄스 발생기의 구성도.

도 3은 본 발명의 초광대역 펄스 발생기의 주요 부분의 신호 파형 그래프.

<도면의 주요 부호에 대한 상세한 설명>

100..초광대역 펄스 신호 발생기 110...신호 발생부

111...제1 지연 소자 112...제2 지연 소자

113...제3 지연 소자 11N...제N 지연 소자

120...증폭부 121...제1 증폭소자

122...제2 증폭소자 123...제3 증폭소자

12N...제N 증폭소자 130...결합부

140...신호 변형기

Claims

사전에 설정된 클럭 신호에 따라 송신 데이터를 순차적으로 지연시켜 복수의 펄스 신호를 발생하는 신호 발생부;

상기 신호 발생부로부터의 복수의 펄스 신호 각각을 사전에 설정된 증폭율에 따라 증폭하는 증폭부; 및

상기 증폭부로부터의 증폭된 펄스 신호를 결합하는 결합부

를 포함하는 것을 특징으로 하는 초광대역 펄스 신호 발생기.
제1항에 있어서,

상기 신호 발생부는 서로 병렬 연결된 제1 내지 제N(여기서, N은 자연수) 지연 소자를 구비하고,

상기 제1 지연 소자는 상기 송신 데이터를 상기 클럭 신호에 따라 지연시켜 제1 펄스 신호를 출력하며,

제2 지연 소자는 상기 제1 지연 소자로부터의 상기 제1 펄스 신호를 상기 클럭 신호에 따라 지연시켜 제2 펄스 신호를 출력하고,

제3 내지 제N 지연 소자는 각각 이전의 지연 소자로부터의 펄스 신호를 상기 클럭 신호에 따라 지연시켜 제3 내지 제N 펄스 신호를 출력하는 것을 특징으로 하는 초광대역 펄스 신호 발생기.
제2항에 있어서,

상기 증폭부는 상기 제1 내지 제N 지연 소자에 각각 일대일 대응하여, 상기 제1 내지 제N 지연 소자로부터의 각 펄스 신호를 사전에 설정된 증폭율에 따라 증폭하는 제1 내지 제N 증폭 소자를 포함하는 것을 특징으로 하는 초광대역 펄스 신호 발생기.
제2항에 있어서,

상기 지연 소자는 상기 클럭 신호의 라이징 엣지에 따라 상기 클럭 신호의 시간 간격만큼 입력 신호를 지연시키는 D 플립 플롭(Flip Flop)인 것을 특징으로 하는 초광대역 펄스 신호 발생기.
제1항에 있어서,

상기 결합부로부터의 결합된 펄스 신호의 신호 형태를 변형하는 신호 변형기를 더 포함하는 것을 특징으로 하는 초광대역 펄스 신호 발생기.
제5항에 있어서,

상기 신호 변형기는 상기 결합부로부터의 결합된 펄스 신호를 사전에 설정된 주파수 대역으로 필터링하는 필터인 것을 특징으로 하는 초광대역 펄스 신호 발생기.