CN101496286A - 脉冲同步解调装置 - Google Patents

Abstract

提供一种能够在高速脉冲无线电传输中以低功耗和简单的结构对接收脉冲信号进行同步捕获和解调的脉冲同步解调器是可能的。基于开关键控调制方法的接收脉冲信号具有由AD转换部分(10、11)交替采样的码元，所述部分由频率等于传输速率的一半的时钟信号操作。同步时，码元脉冲的两不同点的相位是通过区分采样定时调节部分(20、21)的延迟量而采样的。根据所获得采样值之间的比较，调节可变延迟部分(40)的延迟量以便保证同步。解调时，保持可变延迟部分(40)的延迟量并且将采样定时调节部分(20、21)的延迟量改变为同样的值以便交替采样码元脉冲。在解调过程部分(60)中对获得的采样值进行阈值确定并且对结果进行并行/串行转换以便获得解调输出。

Description

脉冲同步解调装置

技术领域

本发明涉及脉冲同步解调器，其接收通过使用例如开关键控的脉冲调制方案无线传送的脉冲信号，更具体地，涉及脉冲同步解调器，其通过低功耗而执行接收的信号的同步和解调。

背景技术

近来，存在对将诸如便携式移动电话终端、视听设备、个人计算机的设备及其外围设备互连、以及交换例如多媒体信息的数据的应用的需求。可想到的使用是：例如，通过使用个人计算机管理由音频设备记录的音乐数据、以及向便携式移动电话端传递由视频设备记录的视频数据，并在外面观看这样传递的视频数据。

实现这一要求的可想到的方法是通过使用线缆连接设备，从而组成网络。然而，有线网络的建立在用户的便利方面产生问题，例如，繁琐的有线连接工作和设备布局的限制。

由于这些原因，无线网络作为极大程度提高便利性的方法获得关注。对适于由IEEE802.11b代表的无线LAN和由蓝牙代表的无线PAN(个人区域网络)的技术的实际使用正在进行。

针对这种背景，用于通过使用宽频带传送脉冲状的调制信号的称作超宽带(超宽带，下文缩写为“UWB”)的通信方案作为廉价地提供更快的数据通信的技术而受到关注。

UWB用于实现对极宽频带的利用以及通过采用低一个数量级的传送功率而获得大容量通信线路，其不干扰现有的无线电系统并且具有能够在标称功率实现极高的数据传输速率的优点。一些使用UWB的无线传输方案采用将具有宽带频谱成分的脉冲状信号转换为射频并在所述频率传送所述信号的技术。

当接收无线传送的脉冲信号时，由于解调的原因，要求与所接收的脉冲信号同步的处理。使得能够实现处理的接收机是例如专利文献1中所描述的配置的配置，所述处理用于保证同步的同时解调具有高传输速率的所接收的脉冲信号。

图15示出了相关技术中的、用于与所接收的脉冲信号同步的结构。此外，图16除了示出了图15中所示的同步处理系统215之外，还举例说明了用于解调目的的处理系统210。

在图16中，将所接收的由天线100输入的脉冲信号与由解调相关混频器(mixer)310以及同步相关混频器405和410内部产生的副本脉冲在不同的定时混频，从而确定相关值。通过使用AD转换器220和225将相关值转换为数字值，并且在控制器230中对所述相关值进行用于解调和同步控制的处理。

图17A示出了在所接收的脉冲信号与内部产生的将变成副本的脉冲之间的定时关系，并且图17B示出了在相位差和相关输出方面的两个脉冲之间的关系。所接收的脉冲和内部产生的脉冲之间的相位差和相关输出变为关于零相位差对称，并且在零相位差变为最大。

图18A至图18C示出了当实现同步时所获得的相位差和相关输出。在各个附图中由码元T所指定的两点是由同步相关混频器确定的相关值，并且由码元A指定的点表示由解调相关混频器确定的相关值。如举例说明的，检测与所接收的脉冲同步的状态是可能的，其中，通过在规则间隔上将输入到每个相关混频器的内部产生的脉冲进行移相，而执行相关操作。

图18A示出了在实现同步的同时可执行最佳解调的状态，其中从解调相关混频器输出的值变为最大，并且从同步相关混频器输出的两个值变为彼此相等。图18B和18C示出了作为所接收的脉冲与内部产生的脉冲在解调相关混频器中彼此异相的结果而未实现同步的状态。在来自同步相关混频器的两个输出值中出现差异。

相关技术的设备进行操作，以便以通过使用加法器415来比较同步相关混频器405和410的两个相关值，而使差值变为零的这样一种方式来改变内部产生的脉冲的定时，从而保证同步。如上所述，在专利文献1中所描述的发明通过使用并行地具有使用相关器的解调系统和同步系统的结构，而允许在保证同步的同时接收无线传送的脉冲信号和解调所述信号。

专利文献1：JP-T-2005-518111(图4、图5、图12A、图12B以及图14A至图14C)

发明内容

本发明所要解决的问题

在执行无线传送的端设备中，减小在接收操作时消耗的功率在可用时间的增加方面是个重要的挑战。当无线传送例如上文所述的脉冲状信号时，由传送设备消耗的传送功率不像例如移动通信系统的系统所要求的那么大。可根据存在还是不存在传送脉冲信号而执行电路的间歇操作；从而，可试图减小功耗。

然而，接收机设备必须总处在待机状态以便接收正在传播的无线信号，这给间歇操作的执行造成困难。因此，尝试减小功耗是困难的。由于这个原因，特别要求接收机设备尽可能多地减小功耗。

与这样的要求相反，在专利文献1中所描述的发明具有每个解调系统和同步系统需要在与数据传输速率相同的采样频率上操作的AD转换器的结构。当执行Gbps量级的高速脉冲传送时，消耗了大量功率。

已构思了本发明来解决相关技术中的这种问题，并且，本发明的目的在于：关于Gbps量级的高速脉冲信号的无线传输，能够减小执行同步和解调处理的接收机设备的功耗。

特别地，本发明适用于通过使用例如UWB的传输方案而以高传输速率传送数据的无线系统的接收系统，并且旨在通过使用简单的结构而提供以低功耗操作的脉冲同步解调器。此外，本发明还追求成本减少，并且旨在提供在较高的封装密度方面易于设计的脉冲同步解调器。

解决问题的手段

本发明的脉冲同步解调器是接收第一频率的脉冲信号的脉冲同步解调器，包括：时钟信号产生部分，其产生低于第一频率的第二频率的时钟信号；多个AD转换部分，其在时钟信号的不同采样定时对脉冲信号进行采样；相位确定部分，其根据从多个AD转换部分输出的多个采样值的幅度产生相位控制信号；可变延迟部分，其根据相位控制信号，改变由时钟信号产生部分所产生的时钟信号中的延迟量；以及分别与多个AD转换部分相对应而提供的多个采样定时调节部分，其可单独调节从可变延迟部分输出的时钟信号中的延迟量。

根据本结构，可由在比传输速率低的采样频率上操作的多个AD转换部分允许与所接收的脉冲信号的同步；因此，可减小在与高速脉冲传输系统同步的操作时消耗的功率。此外，AD转换部分可在比传输速率低的时钟频率上操作，从而也有助于集成设计。

本发明的脉冲同步解调器还包括电平确定部分，其检测从多个AD转换部分输出的多个采样值的电平，并且，当多个采样值的电平变得低于预设值时，将可变延迟部分中的延迟量增大或减小预定量。

根据本结构，当多个采样值的电平变得比预设值小时，将可变延迟部分中的延迟量增大或减小预定量；从而，可避免有差错的同步操作。此外，由于可防止在低值上对采样值的同步捕获，可提高同步的稳定度。

本发明的脉冲同步解调器的特征还在于：当从多个AD转换部分输出的多个采样值彼此不同时，在用于将时钟信号与脉冲信号同步的同步过程中，电平确定部分改变可变延迟部分中的延迟量，并且，当从多个AD转换部分输出的多个采样值彼此相等时，在用于将时钟信号与脉冲信号同步的同步过程中，电平确定部分保持可变延迟部分中的延迟量。

本发明的脉冲同步解调器的特征在于：在同步过程中，将多个采样定时调节部分中的延迟量之间的差(Δτ)设置为等于或小于脉冲信号的振幅的一半宽度的值；并且，当从多个AD转换部分输出的多个采样值变为小于脉冲信号的振幅的一半的值时，在与脉冲信号的脉宽的一半相对应的时段内，增大或减小可变延迟部分中的延迟量。

根据本结构，当多个采样值变得小于脉冲信号的振幅的一半时，在与脉冲信号的脉宽的一半相对应的时段内，增大或减小可变延迟部分中的延迟量，从而确定采样定时调节部分和可变延迟部分中的延迟控制量。因此，可提供避免有差错的同步操作发生、并且在同步稳定度方面有所提高的设备。

本发明的脉冲同步解调器还包括解调处理部分，其解调从多个AD转换部分输出的多个采样值，并且输出解调的结果。

根据本结构，在低于传输速率的采样频率上操作的多个AD转换部分使得能够对所接收的脉冲信号进行同步和解调，并且，可减小在与高速脉冲传输系统同步和对其解调时消耗的功率。此外，采用同步处理部分和解调处理部分被部分地共享的结构，从而减小电路规模。

本发明的脉冲同步解调器还包括解调AD转换部分，其在时钟信号的预定采样定时对脉冲信号进行采样；以及解调处理部分，其解调从解调AD转换部分输出的多个采样值，并且输出解调的结果。

根据本结构，通过在低于传输速率的采样频率上操作的多个同步AD转换部分，使得能够与所接收的脉冲信号进行同步，并且可减小在与高速脉冲传输系统同步时消耗的功率。此外，通过提供解调AD转换部分，可同时执行同步和解调，并且，在解调期间执行同步捕获变为可能。因此，当与交替执行同步和解调的情况比较时，可减少为了同步目的的数据模式的填充，从而使得提高吞吐量成为可能。

在本发明的脉冲同步解调器中，脉冲信号是通过使用ASK调制而无线传送的脉冲信号；并且，解调处理部分通过使用从解调AD转换部分输出的采样值，确定存在还是不存在码元脉冲，并且，当确定不存在码元脉冲时，以这样的方式执行控制操作，所述方式是：对应于码元脉冲的同步AD转换部分的采样值不被用于由相位确定部分执行的相位确定。

根据本结构，在同时执行同步和解调的情况下，即使当码元脉冲“1”和“0”混合存在时，也可通过防止同步控制中的差错而实现同步，从而可尝试提高例如抖动特性的同步性能。

在本发明的脉冲同步解调器中，第二频率是第一频率的n分之一(“n”是2或更大的整数)，并且，多个AD转换部分以数目“n”的方式并行连接至脉冲信号，并且产生“n”个采样值。

根据本结构，在等于或小于传输速率的一半的采样频率上操作的多个AD转换部分使得能够进行与所接收的脉冲信号的同步；因此，可减小在与高速脉冲传输系统的同步时消耗的功率。

在本发明的脉冲同步解调器中，多个AD转换部分分别采样脉冲信号的“n”个不同码元。

在本发明的脉冲同步解调器中，相位确定部分控制可变延迟部分中的延迟量，以便从多个AD转换部分输出的多个采样值变为彼此相等。

在本发明的脉冲同步解调器中，由多个采样定时调节部分所调节的延迟量之间的差(Δτ)小于脉冲信号的脉宽。

在本发明的脉冲同步解调器中，多个采样定时调节部分在用于将时钟信号与脉冲信号同步的同步过程中，产生延迟量的差(Δτ)，并且，在解调脉冲信号时，将所述延迟量的差(Δτ)设置为零。

在本发明的脉冲同步解调器中，多个AD转换部分还包括：

第一AD转换部分，其在时钟信号的前沿采样脉冲信号；以及

第二AD转换部分，其在时钟信号的后沿采样脉冲信号。

根据本结构，可使得在同步时和在解调时之间切换采样定时调节部分中的延迟量的范围较小。当与大幅切换延迟量的情况相比时，可减小切换时引起的相位不连续。

本发明的脉冲同步解调器还包括时钟频率校正部分，其从由相位确定部分产生的相位控制信号中的变化来检测给定变化量，从而根据该变化量的递增/递减、以及该变化量的斜度，来调节从时钟信号产生部分输出的时钟信号的频率。

根据本结构，即使当在传送端所实现的时钟信号频率不同于在接收端所实现的时钟信号频率时，也可执行调节，以便在接收端所实现的时钟信号频率变得与在传送端所实现的时钟信号频率相等。可减小作为时间经过的结果所导致的在解调时的最佳采样点的时间滞后，并且可提高同步解调性能。

在本发明的脉冲同步解调器中，在用于将时钟信号与脉冲信号同步的同步过程的前半段中，多个采样定时调节部分产生延迟量的差(Δτ)，并且，随着同步过程的进行，减小所述延迟量的差(Δτ)。

根据本结构，可使得在同步时和在解调时之间切换采样定时调节部分中的延迟量的范围较小。当与大幅切换延迟量的情况相比时，可减小切换时引起的相位不连续。

本发明的优点

根据本发明，可通过使用在比传输速率低的采样频率上操作的多个AD转换部分来实现与所接收的脉冲信号的同步；因此，可减小由用于与高速脉冲传输系统同步的操作所消耗的功率。此外，AD转换部分可在比传输速率低的时钟频率上操作，以便集成设计变得容易。

附图说明

图1是示出第一实施例的脉冲同步解调器的示例结构的框图。

图2是示出在由第一实施例的脉冲同步解调器执行的同步引入(pull-in)操作时获得的所接收的脉冲信号的时序图。

图3是示出在由第一实施例的脉冲同步解调器实现和执行的同步和解调时获得的所接收的脉冲信号的时序图。

图4是示出第二实施例的脉冲同步解调器的示例结构的框图。

图5是示出在由第二实施例的脉冲同步解调器实现同步时获得的所接收的脉冲信号的时序图。

图6是示出第三实施例的脉冲同步解调器的示例结构的框图。

图7是示出在由第三实施例的脉冲同步解调器实现同步时获得的所接收的脉冲信号的时序图。

图8是示出在由第三实施例的脉冲同步解调器执行的解调时获得的所接收的脉冲信号的时序图。

图9是示出第四实施例的脉冲同步解调器的示例结构的框图。

图10是示出在由第四实施例的脉冲同步解调器执行的同步引入操作时获得的所接收的脉冲信号的时序图。

图11是示出在由第四实施例的脉冲同步解调器实现同步时获得的所接收的脉冲信号的时序图。

图12是示出第五实施例的脉冲同步解调器的示例结构的框图。

图13是示出在由第五实施例的脉冲同步解调器执行的同步引入操作时获得的所接收的脉冲信号的时序图。

图14是示出在由第五实施例的脉冲同步解调器实现同步时获得的所接收的脉冲信号的时序图。

图15是示出相关技术中的、用于与所接收的脉冲信号同步的结构的框图。

图16是示出相关技术中的、用于与所接收的脉冲信号同步和对所接收的脉冲信号解调的结构的框图。

图17A是示出相关技术中的、所接收的脉冲信号与内部产生的将变成副本的脉冲之间的定时关系的视图。

图17B是示出相关技术中的、在相位差和相关输出方面所接收的脉冲信号与内部产生的将变成副本的脉冲之间的关系的视图。

图18A是示出在相关技术中实现同步时所实现的、所接收的脉冲信号与将变成副本的内部产生的脉冲之间在所实现的在相位差和相关输出方面的关系的视图。

图18B是示出在相关技术中实现同步时所实现的、所接收的脉冲信号与将变成副本的内部产生的脉冲之间在相位差和相关输出方面的关系的视图。

图18C是示出在相关技术中实现同步时所实现的、所接收的脉冲信号与将变成副本的内部产生的脉冲之间在相位差和相关输出方面的关系的视图。

图19是示出第六实施例的脉冲同步解调器的示例结构的框图。

图20是描述在第六实施例的脉冲同步解调器中、用于调节时钟信号的频率的方法的具体示例的时序图。

标号说明

10、11、12AD  转换部分

20、21、22  采样定时调节部分

30  时钟信号产生部分

40  可变延迟部分

50  相位确定部分

60  解调处理部分

70  电平确定部分

200  接收信号输入端

210  解调输出端

201、202、203、204、205、206  所接收的脉冲信号

15、16、17  时钟信号

301至312  样本

具体实施方式

在下文提供的实施例中，将对接收通过使用开关键控(on-off keying)调制方案无线传送的信号的脉冲同步解调器进行描述。在下列实施例中，给相似的结构分配了相同的附图标记，并且省略了它们的重复说明。

(第一实施例)

图1是示出第一实施例的脉冲同步解调器的示例结构的框图。如图1中所示，第一实施例的脉冲同步解调器具有接收信号输入端200、AD转换部分10和11、采样定时调节部分20和21、时钟信号产生部分30、可变延迟部分40、相位确定部分50、解调处理部分60以及解调输出端210。

将已经过开关键控调制的接收的脉冲调制信号输入至接收信号输入端200。开关键控调制方案是ASK(幅移键控)调制方案，其显示出100％的调制电平，并且，通过其，根据存在还是不存在脉冲信号而传送“1”或“0”数字信号。当假设通过使用RZ脉冲信号执行调制时、并且当从传送端连续传送数据“1”时，假设由接收端接收到例如图2中201所表示的连续脉冲波形。

通过对数据“1”分配脉冲、而对数据“0”不传送脉冲，来产生调制信号。可替换地，也可对数据“0”分配脉冲，并且，基本需要是：在接收和传送端之间共享用于对脉冲分配数据的方法。在本实施例中，对将数据“1”分配给脉冲的存在的情况给出了解释。

当通过使用载波频带而传送无线信号时，输入通过使用降频转换器(down converter)、检波器等将所述信号转换至基带范围而产生的接收信号。本实施例的脉冲同步解调器对所接收的脉冲信号进行同步，从而解调所述信号。

AD转换部分10和11对通过接收信号输入端200输入的所接收的脉冲信号的幅值进行采样，从而将采样值转换为数字值。对所接收的脉冲信号进行分支(bifurcate)，并且将两信号同时分别输入至AD转换部分10和11。

将用于给出采样定时的时钟信号和接收的脉冲信号输入至AD转换部分10和11。开始使用时钟信号的频率作为采样频率。在同步和解调过程中，AD转换部分10和11通过使用是传输速率一半的采样频率，按照每个码元对接收的脉冲信号交替地采样。

AD转换部分10进行操作，以在时钟信号的前沿对接收的脉冲信号进行采样，并且，AD转换部分11进行操作，以在时钟信号的后沿对接收的脉冲信号进行采样。

采样定时调节部分20和21调节向AD转换部分10和11给出采样定时的时钟信号的延迟。连接采样定时调节部分20，以调节AD转换部分10的采样定时，并且，连接采样定时调节部分21，以调节AD转换部分11的采样定时。

在接收操作时，首先获得用于与所接收的脉冲信号同步的定时，然后，通过使用接收的脉冲信号的振幅电平而执行解调。然而，在用于实现同步的过程和用于执行解调的过程中，执行操作，以便切换采样定时调节部分20和21中的时钟信号中的延迟量。随后将参照图2对此进行描述。

时钟信号产生部分30产生用于对AD转换部分10和11给出采样定时的时钟信号。如果并行连接的AD转换部分的数量是“n”，则设置要产生的时钟信号的频率，以便成为传输速率的n分之一。例如，当接收1Gbps的数据信号时，在并行提供两个AD转换部分的本结构中产生500MHz的时钟信号，其是传输速率的一半。

根据来自相位确定部分50的控制信号，可变延迟部分40改变从时钟信号产生部分30输出的时钟信号中的延迟量，并且，将输出发送至采样定时调节部分20和21。将延迟量的可变范围设置为至少所接收的脉冲信号的一个码元时间，从而使得能够在360°内改变用于对AD转换部分10和11中的接收的脉冲信号进行采样的相位。

相位确定部分50比较从AD转换部分10和11输出的所接收的脉冲信号的采样值，从而确定用于在AD转换部分10和11中对所接收的脉冲信号进行采样的相位，并且，控制可变延迟部分40中的延迟量，以便实现对于解调来说最佳的采样定时。随后将参照图2对此进行描述。

解调处理部分60通过参考阈值而确定属于从AD转换部分10和11输出的所接收的脉冲信号的采样值，并且解调所述数据。由AD转换部分10和11按照每个码元对所接收的脉冲信号交替地采样；因此，解调的数据序列在经过2对1的并行至串行的转换之后被输出。

解调输出端210以与传输速率相同的速度输出由解调处理部分60解调的数据序列。通过使用前述的结构，图1中所示的设备可通过实现同步而解调所接收的脉冲信号。实现了对用于同步和解调的AD转换部分进行共享的结构。

现在将参照图2和3对用于第一实施例的脉冲同步解调器的具体示例同步方法进行描述。图2是示出在与所接收的脉冲信号同步的过程中执行的操作的时序图。图3是示出当实现与所接收的脉冲信号同步时执行的操作的时序图。

图2示出了在与所接收的脉冲信号同步的过程中执行的操作，并且举例说明了所接收的脉冲信号201以及时钟信号15和16。图2中所示的接收的脉冲信号201是通过接收信号输入端200输入的接收信号。在实现同步的定时，传送端连续传送数据“1”，并且接收端连续接收脉冲信号。在本实施例中，假设传送信号是由RZ脉冲调制的。然而，如果传送信号是由NRZ脉冲调制的，则在实现同步的定时，通过从传送端交替地传送数据“1”和数据“0”，可接收到与所接收的脉冲信号201的波形相似的波形。

将所接收的脉冲信号201同时输入至AD转换部分10和11。如举例说明的，所接收的脉冲信号的码元脉冲存在于码元时间T内，并且，将码元间隔也设置为时间T。因此，在这种情况下所实现的传输速率可达到其T分之一。此外，假设码元脉冲的波形呈现为与高斯单脉冲的形式(pattern)类似的基本对称的形式。

时钟信号15示出了输入至AD转换部分10的时钟信号，并且时钟信号16示出了输入至AD转换部分11的时钟信号。时钟信号的频率是传输速率的一半，并且，该信号的周期是码元时间T的两倍那么大。在同步时，通过将时钟信号的定时移动Δτ而执行操作。

由采样定时调节部分20和21调节相移量Δτ。如果采样定时调节部分20中的延迟量为τ1、并且采样定时调节部分21中的延迟量为τ2，则由τ1和τ2之间的差值给出相移量Δτ。设置相移量Δτ为比码元时间T短的时间间隔。

AD转换部分10通过使用时钟信号15的前沿来对输入的接收信号进行采样，并且，AD转换部分11通过使用被移位Δτ的时钟信号16的后沿来对输入的接收信号进行采样。

通过箭头连同所接收的脉冲信号201显示了采样操作的方式。实线箭头显示了由AD转换部分10通过使用时钟信号15而执行的采样操作的方式，并且，虚线箭头显示了由AD转换部分11通过使用时钟信号16而执行的采样操作的方式。

如举例说明的，使AD转换部分以这样的方式进行操作，所述方式为：一个转换部分在时钟信号的前沿执行采样，并且另一个转换部分在时钟信号的后沿执行采样，从而，使得设置相移量Δτ以变为小于码元时间T成为可能。AD转换部分10和11进行操作，以交替地对连续的接收脉冲信号进行采样。AD转换部分10和11进行操作，以在码元脉冲的两个不同的相位点执行采样。

相位确定部分50比较由AD转换部分10和11采样的所接收的脉冲信号201的值，从而控制可变延迟部分40。当由实线箭头显示的AD转换部分10的采样值大于由虚线箭头显示的AD转换部分11的采样值时，执行控制，以使可变延迟部分40中的延迟量τ小。当由实线箭头显示的AD转换部分10的采样值小于由虚线箭头显示的AD转换部分11的采样值时，执行控制，以使可变延迟部分40中的延迟量τ大。

在同步时，从AD转换部分10和11以(T+Δτ)和(T-Δτ)的时间间隔交替地输出采样值，从而，相位确定部分50考虑到定时而执行采样值的比较和确定。

由相位确定部分50控制可变延迟部分40中的延迟量τ的递增或递减。关键之处仅在于：根据显示出AD转换部分10和11的采样值的哪一个更大的确定结果，而将延迟量τ的递增或递减设置为给定的正或负的级别。

在实际的控制操作中，执行调节，以便码元时间T＞相移量Δτ＞延迟量τ(给定量)的关系成立。在这种情况下，设置相移量Δτ的近似值约为码元时间T的20％至80％，并且设置延迟量τ的近似值至多为相移量Δτ的一半或更小。设置数值，以根据所要求的规范而改变。具体地，当期望同步操作的较早收敛时，使相移量Δτ较宽。相反，当期望在同步实现时实现抖动特征的改进时，将相移量设置为变窄。

根据AD转换部分10的采样值和AD转换部分11的采样值之间的电平差异的程度而改变延迟量τ中的递增量或递减量也可能是更好的。例如，当电平差较大时，增加递增量或递减量也可能是更好的。当电平差变小时，通过减小递增量或递减量而允许执行精细调节也可能是更好的。当如在后者的情况下执行调节时，用于缩短在实现同步之前经过的时间、并且减小在实现同步时引起的抖动量的调节变得可行。

图3示出了在实现同步和对所接收的脉冲信号解调时执行的操作，并且，举例说明了所接收的脉冲信号202和203。

图3中所示的所接收的脉冲信号202被提供有实线箭头和虚线箭头，其指示在实现同步的状态下所实现的AD转换部分10和11的采样定时。在实现同步的状态下，由相位确定部分50控制可变延迟部分40中的延迟量，以便由AD转换部分10和11采样的值变得彼此相等。将作为改变延迟量τ的结果的AD转换部分10和11的采样值变得彼此相等的状态认为是同步状态，并且，在已确保同步状态给定的时段之后，处理随后继续进行至解调操作。

当处理从同步操作转移至解调操作时，保持确保同步的可变延迟部分40中的延迟量τ，并且，切换采样定时调节部分20、21中的延迟量。具体地，将在同步时获得的采样定时调节部分20中的延迟量τ1增加Δτ/2，并且将采样定时调节部分21中的延迟量τ2减小Δτ/2。

因此，在解调时获得的采样定时调节部分20和21中的延迟量变得彼此相等。由于将相移量Δτ设置为变得比码元时间T小，所以，可使得在同步时和解调时之间切换采样定时调节部分20和21中的延迟量的程度较小。当与大幅切换延迟量的情况相比较时，可减少在切换时出现的相位不连续。

图3中所示的所接收的脉冲信号203被提供有实线箭头和虚线箭头，所述箭头指示在解调时所实现的AD转换部分10和11的采样定时。AD转换部分10和11进行操作，以交替采样码元脉冲。如图3中所示，通过使用用于切换采样定时调节部分20、21中的延迟量的操作，在码元脉冲的中心的振幅变得最高的定时执行采样，从而获得最佳SN比。

将AD转换部分10、11的采样值输入至解调处理部分60，其中，通过阈值确定，确定码元呈现“1”还是“0”的值。确定结果在经过并行至串行转换后被输出，从而产生解调的数据序列。将AD转换部分10和11输出采样值时的定时输入至解调处理部分60，其中具有与码元时间T相等的滞后；因此，考虑到定时中的滞后，将解调结果通过并行至串行转换而转换为串行数据序列。

当处理从同步操作转移至解调操作时逐渐地切换采样定时调节部分20、21中的延迟量对于防止由发生抖动而引起的不利影响是有效的，假设所述抖动是将发生在切换时的不连续的操作。具体地，在图3中，采样定时Δτ/2是逐渐切换的而不是一次性改变。

在同步引入操作的初始阶段，为了实现高速引入操作而确保延迟量的差(Δτ：在采样定时调节部分20中的延迟量τ1与采样定时调节部分21中的延迟量τ2之间的差)的特定的宽范围。在已实现特定的同步程度的同步过程(在同步引入操作时)的后一半，减小延迟量的差(Δτ)，以变得接近于对解调有效的采样定时。

同步引入操作的程度用作确定采样定时调节部分20、21中的延迟量的差的标准。例如，一个可想到的方法是：随着可变延迟部分40的调节量变小，即，随着同步过程的经过，减小延迟量的差(Δτ)。当定义同步过程时间时，也可以以在该时段内产生逐渐的改变的这样的方式执行操作。

由于AD调制部分10、11用于同步和解调两者，所以，当与独立于同步所需要的AD转换部分、为了解调的目的附加提供在传输速率的采样频率上操作的AD转换部分的结构比较时，可减少功耗。此外，还产生了能够减小AD转换部分10、11的操作时钟频率的优点。

通常已知由AD转换部分消耗的功率与它的操作频率成比例。仅考虑该事实，当在1GHz采样频率上操作的一个AD转换部分用作例如对1Gbps的所接收的脉冲信号进行采样的电路从而执行解调时，以及当在500MHz采样频率上操作的两个AD转换部分用作所述电路时，所述电路以相同的功耗进行操作。

然而，实际上，在超过1GHz的这样的高速时钟频率上操作的设备中，例如运算放大器的外围电路也必须同时在高操作频率上操作。由于需要等于或大于成比例的增加的偏置电流来利用处理器的接近其能力极限的性能的原因，功耗有时会增加比成比例的量更多。

即使在例如相位确定部分和可变延迟部分的除了AD转换部分以外的电路中，功耗也随着操作时钟频率的增加而增加。因此，特别地，当实现在Gbps量级的传输速率下同步解调接收信号的设备时，本发明的实施例的结构在整体设备的功耗方面变得优于包含在GHz量级的时钟频率上操作的电路元件的结构。

作为本发明的特征的允许操作时钟频率的减小的结构还产生有助于设备封装的优点。当时钟信号很快时，必须紧密关注对另一线路的串扰、线路延迟控制、等长布线等，并且，用于应付限制的布局设计等耗费了大量努力；因此，设计费用的增加是可想而知的。

根据允许时钟信号的减少的本发明，问题得到解决，并且，可配置易于设计且承担低设计成本的设备。关于在本实施例中使用的AD转换部分，等于或小于传输速率的一半的操作时钟频率是足够的，只要实现操作即可。然而，必须关注对于类似的输入需要等于或大于传输速率的带宽作为可操作频带的事实。

在本实施例中，以这样的方式执行操作，所述方式是，在与所接收的脉冲信号同步时和在解调所接收的脉冲信号时之间切换采样定时调节部分20、21中的延迟量；从而，不能同时执行同步和解调。在解调操作期间，对所接收的脉冲信号进行采样的定时可能随着时间的经过而偏离码元脉冲的振幅变为最大的最佳点。为了应付这种问题，最好在以适当的时间间隔重复同步和解调的同时接收数据。

在由于传送端的基准振荡源与接收端的基准振荡源之间的频差的原因、必须执行控制以便在实现同步时将可变延迟部分40控制延迟量的程度增大或减小恒定值的情况下，可通过根据给定的延迟控制量执行控制以精细地调节时钟信号产生部分30的频率，而减小在实现同步时产生的可变延迟部分40中的延迟量的变化；并且，可通过防止在解调期间、或者由于时间的经过而造成偏离采样的最佳点，而增加允许解调的持续时间，即，在要求重新同步之前经过的时间。将结合第六实施例对此进行更加详细的描述。

如上所述，在第一实施例中，可由在等于与使用开关键控调制的无线传送有关的传输速率的一半的时钟频率上操作的AD转换部分10、11构成能够执行同步和解调的脉冲同步解调器，并且，可以低于相关技术中所需要的功耗执行同步和解调操作。

此外，根据本发明，可通过使用AD转换部分10、11共同作为同步电路和解调电路的结构，来提供脉冲同步解调器，其在电路规模方面小于其相关技术的对应物。此外，根据本发明，同步和解调操作所需的所有组成部件易于集成，并且可产生由集成所导致的成本降低的优点。

(第二实施例)

图4是示出本发明的第二实施例的脉冲同步解调器的结构的框图。除了包括图1中所示的结构以外，图4中所示的第二实施例的脉冲同步解调器具有电平确定部分70。

电平确定部分70接收从AD转换部分10、11输出的所接收的脉冲信号的采样值作为输入。当两个采样值的电平小于设置的阈值时，电平确定部分进行操作，以大幅改变可变延迟部分40中的延迟量。输入至电平确定部分70的信号与输入至相位确定部分50的信号相同。

其它组成部件的操作与结合第一实施例描述的组成部件相同。通过上述结构，图4中所示的设备可通过实现与所接收的脉冲信号的同步，而执行解调。

接下来，现在将参照图5对本实施例的脉冲同步解调器与第一实施例中的其对应物之间的差异进行描述。图5是示出在与所接收的脉冲信号同步的过程中执行的操作的时序图。

当从AD转换部分10和11获得的所接收的脉冲信号的不同相位的两点的采样值变得彼此相等时，相位确定部分50确定实现同步。以实线箭头和虚线箭头的形式，所接收的脉冲信号202被提供有在实现同步时获得的AD转换部分10和11的采样定时。当脉冲如所图解的那样具有对称性时，只要确定所述两个采样值变得彼此相等的相位，便可在被移位Δτ/2的点上唯一地确定最佳解调点。

然而，或许会出现如由所接收的脉冲信号204显示的两个采样值变为彼此相等的情况。在这种情况下，对于采样定时的最佳解调点的位置变得与上文提到的位置不同。

除了在由所接收的脉冲信号204显示的未预料到的状态下出现同步确定的问题以外，在采样值处于低电平的同时将采样值相互比较会引起易于出错的问题。在振幅的电平较低的区域内，响应于随时的变化的电平的改变较小；因此，在同步实现时出现的抖动容易变大。

在本实施例中，可解决上述问题。当如所接收的脉冲信号204一样，两个采样值均变得比先前设置的值Vt小时，电平确定部分70控制可变延迟部分40中的延迟量，以增大或减小给定量。当设置在同步时所实现的两个采样定时调节部分20和21的延迟时间之间的差以使其变得等于或小于所接收的脉冲信号的振幅的一半宽度时，更好的是：将用于确定的阈值Vt确定为大约振幅的一半大小。

在对接收的脉冲信号204进行采样的定时，假设信号已移位了大约对应于码元时间T一半的量。因此，当在同步时从两个AD转换部分10、11输出的所接收的脉冲信号的采样值变为小于阈值Vt的值时，控制可变延迟部分40中的延迟量，以增大或减小码元时间T的大约一半或脉宽的大约一半的时间，从而避免由所接收的脉冲信号204指示的状态的发生。

可变延迟部分40所经历的这种相位控制使得能够执行从所接收的脉冲信号204包含大相移的状态向由期望的所接收的脉冲信号202指示的状态的立即转移。因此，相位控制对于同步的加速同样是有效的。

如上所述，根据第二实施例，可通过AD转换部分10、11而配置能够执行同步和解调两者的脉冲同步解调器，所述AD转换部分10、11在为与使用开关键控调制的无线传送有关的传输速率的一半的时钟频率上操作。除了提供第一实施例的优点以外，本实施例还允许以更高的似然性执行高速同步。

虽然本实施例已经举例说明了附加提供了电平确定部分70的示例，但是，解调处理部分60也具有确定阈值的功能。因此，也可采用这样的结构，使得解调处理部分60在同步时显示出电平确定部分70的功能，并控制可变延迟部分40。

(第三实施例)

图6是示出本发明的第三实施例的脉冲同步解调器的结构的框图。除了包含图1中所示的结构以外，图6中所示的第三实施例的脉冲同步解调器具有AD转换部分12，并且，解调处理部分60具有控制相位确定部分50的功能。在本实施例中，提供了能够在执行解调操作时同时实现同步的设备。

AD转换部分12与AD转换部分10和11并行地被提供，并且同样对接收的脉冲信号进行采样。采样定时由从可变延迟部分40输出的时钟信号给出，并且所述AD转换部分在两个沿上均操作，从而执行与1GHz采样等效的采样操作。在本实施例中，AD转换部分12执行用于解调的操作，而AD转换部分10和11执行用于同步的操作。

解调处理部分60对从AD转换部分12输出的所接收的脉冲信号的采样值进行阈值确定，从而解调数据，并将解调的数据序列输出至解调输出端210。解调处理部分60在解调的同时执行同步实现操作；根据码元解调的结果确定从AD转换部分10和11输出的采样值的有效性；并且，将有效性的反馈传送至执行用于实现同步的控制的相位确定部分50。

其它组成部件的操作与结合第一实施例描述的组成部件相同。通过使用前述结构，图6中所示的设备除了提供结合第一实施例描述的优点之外，还可在解调所接收的脉冲信号时，同时实现同步。

现在将参照图7对由本实施例的脉冲同步解调器执行的同步和解调操作进行描述。图7是示出在对所接收的脉冲信号解调的过程中执行的操作的时序图。

图7中所示的所接收的脉冲信号205是从接收信号输入端200输入的接收信号。由虚线箭头显示在确保并实现同步的状态下实现的AD转换部分10和11的采样定时，并且由实线箭头显示了AD转换部分12的采样定时。

时钟信号15是输入至AD转换部分10的信号，并且，AD转换部分10在时钟信号15的前沿对所接收的脉冲信号进行采样。时钟信号15是作为在可变延迟部分40和采样定时调节部分20中对时钟信号进行相位调节的结果而形成的信号，其中，所述时钟信号由时钟信号产生部分30产生，且具有为传输速率的一半的频率。

时钟信号16是输入至AD转换部分11的信号，并且，AD转换部分11在时钟信号16的后沿对所接收的脉冲信号进行采样。时钟信号16是作为在可变延迟部分40和采样定时调节部分21中对时钟信号进行相位调节的结果而形成的信号，其中，所述时钟信号由时钟信号产生部分30产生，且具有为传输速率的一半的频率。

时钟信号17是输入至AD转换部分12的信号，并且，AD转换部分12在时钟信号17的前沿和后沿均对所接收的脉冲信号进行采样。时钟信号17是作为在可变延迟部分40中对时钟信号进行相位调节的结果而形成的信号，其中，所述时钟信号由时钟信号产生部分30产生，且具有为传输速率的一半的频率。

采样定时调节部分20变换通过在可变延迟部分40中对时钟信号进行相位调节而形成的信号的相位，以使其变快Δτ3的周期，所述时钟信号由时钟信号产生部分30产生，且其频率为传输速率的一半。

采样定时调节部分21还将从可变延迟部分40输出的时钟信号的相位延迟Δτ3周期。假设Δτ3周期小于码元周期的一半，并且被设置为小于脉宽的一半的值。

由于采样定时调节部分20具有负的延迟量，所以，常规的延迟设备不能被应用于所述采样定时调节部分。然而，对于时钟信号15至17的相位之间的关系的基本要求是：进行调节，使其呈现如图7中所示的时间间隔Δτ3。因此，只要采用这样的结构，便可实现所述调节，所述结构包括：在可变延迟部分40与AD转换部分12之间附加地插入采样定时调节部分22(由图6中的虚线所示)；认为所有采样定时调节部分中的延迟量为正值；使得采样定时调节部分22中的延迟量比采样定时调节部分20中的延迟量大Δτ3；以及使得采样定时调节部分21中的延迟量比采样定时调节部分22中的延迟量大Δτ3。

AD转换部分12通过使用与传输速率相等的采样频率，在时钟信号17的两个沿均对所接收的脉冲信号进行采样，并且解调处理部分60输出用于解调的采样值。参照图6，对本实施例给出了解释，在本实施例中，仅AD转换部分12在与传输速率相等的采样频率上操作。然而，AD转换部分12也可通过并行连接另外两个AD转换部分而构成，并且也可采用这样的结构，其中，所有AD转换部分在为传输速率一半的采样频率上操作，并且使得解调处理部分60执行并行至串行转换处理，从而获得解调数据序列。

在实现同步的状态下，如在第一实施例中那样，连续调节可变延迟部分中的延迟量，以便由虚线箭头显示的由AD转换部分10和11采样的值变为彼此相等。在本实施例中，码元脉冲的波形基本对称；因此，AD转换部分12在实现同步的同时对解调的最佳点采样，使得可通过对采样值进行阈值确定而执行用于同步时的解调操作。

参照图8，现在将对控制第三实施例的脉冲同步解调器中的解调处理部分60至相位确定部分50的方法、以及所述方法的效果进行描述。图8是示出在对所接收的脉冲信号进行同步和解调的过程中执行的操作的时序图。

所接收的脉冲信号206示出了这样的示例，在所述示例中，所接收的开关键控调制的数据包含码元“1”和“0”。

样本301至312示出了AD转换部分的采样定时；样本301至306示出了AD转换部分12的采样定时；样本307至309示出了AD转换部分10的采样定时；并且样本310至312示出了AD转换部分11的采样定时。如图7中，虚线箭头显示了用于要由AD转换部分10和11执行的同步的采样定时，并且，实线箭头显示了用于要由AD转换部分12执行的解调的采样定时。

虽然以与样本305相同的方式对码元“0”的脉冲波形进行采样和解调，但是，因为“0”码元脉冲的振幅电平较低，所以，通过对相同的码元脉冲进行采样而得到的用于同步确定的样本309的值将不可避免地变小。

在这种情况下，可以想到的是：当相位确定部分50做出确定时，将样本309的值和样本312的值相互比较，而不考虑实际实现同步的状态；以及因为所述值不相等，所以，可变延迟部分40中的延迟量将会不必要地改变。如上所述，当同时执行解调和同步时，通过码元脉冲“0”的采样值而影响的同步控制中的差错可能产生问题。

在本实施例中，为了防止控制中的这种差错，通过使用由解调处理部分60执行的解调的结果，而控制用于改变可变延迟部分40中的延迟量的相位确定部分50的操作。例如，当解调处理部分60通过使用样本305而解调码元“0”时，使得相位确定部分50不起作用以便不执行样本309与样本312的值的确定和比较，从而防止发生可变延迟部分40中的延迟量的变化，所述样本309与样本312均是通过在该控制方法下对相同的采样脉冲进行采样而得到的。

当要解调的样本303和304变为解调码元“1”的结果时，使得相位确定部分50起作用，以便基于样本308与311的确定和比较的结果来执行可变延迟部分40的相位调节。

在本实施例中，存在这样的情况：除非相邻的码元变为连续的“1”，否则不执行同步调节。例如，还有可能执行以下操作：当在样本301对码元“1”解调时，保持要由AD转换部分10产生的用于同步的样本307的采样值，并且，与之后出现的由AD转换部分11产生的样本311的值进行比较，从而控制可变延迟单元40；以及响应于对“1”解调所利用的码元脉冲，对用于同步的样本307以及308进行平均，并将该平均值与对用于同步的样本311以及312进行平均后的结果进行比较，从而控制可变延迟单元40。用于比较确定的两个样本之间的时间间隔、以及平均的数量影响同步的引入速度和抖动特性。唯一的要求是根据所需规范而选择最优操作。

如上所述，根据第三实施例，有可能通过将由在为传输速率一半的时钟频率上操作的AD转换部分10、11执行的同步处理、与由在为传输速率的时钟频率上操作的AD转换部分12执行的解调处理的组合，而构造能够同时执行与使用开关键控调制的无线传输有关的同步和解调的脉冲同步解调器；并且，除了提供第一实施例的优点之外，还有可能在解调时实现同步。因此，当与交替执行同步与解调的情况比较时，可减少为了同步目的的数据模式(data pattern)的填充，从而使得有可能提高吞吐量。

根据第三实施例，在使用开关键控调制的无线传输中，即使当码元脉冲“1”和“0”混合出现时，也可通过防止同步控制中的差错而执行同步的实现，从而可尝试提高例如抖动特性的同步性能。

(第四实施例)

图9是示出本发明的第四实施例(n＝3)的脉冲同步解调器的结构的框图。如图9中所示，第四实施例的脉冲同步解调器具有接收信号输入端200、AD转换部分410至412、采样定时调节部分420和421、时钟信号产生部分30、可变延迟部分40、相位确定部分50、解调处理部分60、以及解调输出端210。

现在将参照图10和11，对用于第四实施例的脉冲同步解调器的具体示例同步方法进行描述。图10是示出在对所接收的脉冲信号进行同步的过程中执行的操作的时序图。图11是示出在实现与所接收的脉冲信号的同步时执行的操作的时序图。

将所接收的脉冲信号1000同时输入至AD转换部分410至412。所接收的脉冲信号的码元脉冲如所图解的那样出现在码元时间T内，并且，也将码元间隔取为时间T。时钟信号1001显示了输入至AD转换部分410的时钟信号；时钟信号1002显示了输入至AD转换部分411的时钟信号；并且，时钟信号1003显示了输入至AD转换部分412的时钟信号。时钟信号的频率是传输速率的三分之一，并且，该信号的周期是码元时间T的三倍那么大。

在同步时，在时钟信号的定时被移位一个相移量Δτ的同时执行操作。由于本实施例是n＝3的情况，所以，码元时间T＞Δτ+Δτ的关系成立，即，码元时间T的一半＞相移量Δτ，并且，相移量Δτ近似为码元时间T的10％至40％。根据所要求的规范来改变相移量Δτ的数值。当期望同步操作的较早收敛时，使该间隔较宽。当期望在实现同步时实现抖动特征的改进时，较窄地设置该间隔。

图11示出了在实现对所接收的脉冲信号的同步和解调接收的脉冲信号时执行的操作，并且图解了所接收的脉冲信号1000。对图11中所示的接收的脉冲信号提供：在实现同步的状态下得到的、且由实线和虚线箭头表示的AD转换部分410至412的采样定时。

在实现同步的状态下，相位确定部分50控制可变延迟部分40中的延迟量，以便AD转换部分410的采样值与AD转换部分412的采样值(由时钟信号1001采样的值和由时钟信号1003采样的值)变得彼此相等。作为改变延迟量τ的结果、AD转换部分410的采样值与AD转换部分412的采样值变得彼此相等的状态而被认为是同步的状态。只要将同步的状态确保给定的时间周期，处理便随后进行至解调操作。

如上所述，根据第四实施例，关于使用开关键控调制的无线传输，可通过使用在为传输速率三分之一的时钟频率上操作的AD转换部分410至412而构造能够执行同步和解调两者的脉冲同步解调器。可以以小于相关技术中所要求的功耗来执行同步和解调操作。

根据本实施例，可通过使用在同步电路和解调电路之间共享AD转换部分410至412的结构，而提供这样的脉冲同步解调器，使得该脉冲同步解调器在电路规模方面小于其相关技术的对应物。此外，根据本实施例，同步和解调操作所需的所有组成部件易于集成，并且，可产生由集成导致的例如成本减少的优点。

(第五实施例)

图12是示出本发明的第五实施例(n＝4)的脉冲同步解调器的结构的框图。如图12中所示，第五实施例的脉冲同步解调器具有接收信号输入端200、AD转换部分510至513、采样定时调节部分520和522、时钟信号产生部分30、可变延迟部分40、相位确定部分50、解调处理部分60、以及解调输出端210。

参照图13和14，现在将对用于第五实施例的脉冲同步解调器的具体示例同步方法进行描述。图13是示出在对所接收的脉冲信号进行同步的过程中执行的操作的时序图，并且图14是示出在实现与所接收的脉冲信号的同步时执行的操作的时序图。

将所接收的脉冲信号2000同时输入至AD转换部分510至513。所接收的脉冲信号的码元脉冲如图解的那样出现在码元时间T内，并且，将码元间隔也取为时间T。时钟信号2001显示了输入至AD转换部分510的时钟信号；并且，时钟信号2002显示了输入至AD转换部分511的时钟信号。

时钟信号2003显示了输入至AD转换部分512的时钟信号，并且，时钟信号2004显示了输入至AD转换部分513的时钟信号。时钟信号的频率是传输速率的四分之一，并且，时钟信号的周期是码元时间T的四倍大。

在同步期间，在时钟信号的定时被移位一个相移量Δτ的同时执行操作。由于本实施例针对于n＝4的情况，所以，码元时间T＞Δτ1+Δτ2+Δτ1的关系成立。在本实施例中，也可以以有规则的间隔(例如Δτ1＝Δτ2)来产生相移量。在这种情况下，T/3＞Δτ1＝Δτ2的关系成立。根据所要求的规范而改变相移量Δτ的数值。当期望同步操作的较早收敛时，使该间隔较宽。当期望在同步实现时实现抖动特征的改进时，较窄地设置该间隔。

图14示出了在实现对所接收的脉冲信号的同步和解调时执行的操作，并且图解了所接收的脉冲信号2000。以实线箭头和虚线箭头的形式，对图14中所示的所接收的脉冲信号2000提供在实现同步的状态下实现的AD转换部分510至513的采样定时。

由于可假设所接收的脉冲信号2000的波形在实现同步的状态下对称，所以，相位确定部分50可以这样的方式控制可变延迟部分40中的延迟量，所述方式是：AD转换部分510和513的采样值(由时钟信号1001采样的值和由时钟信号1004采样的值)变得与AD转换部分511和512的采样值(由时钟信号1002采样的值和由时钟信号1003采样的值)相等。

通过改变延迟量τ而使AD转换部分510和513的采样值变得与AD转换部分511和512的采样值相等的状态被认为是同步的状态，并且在确保同步的状态给定的时间周期之后，处理进行至解调操作。

如上所述，根据第五实施例，关于使用开关键控调制的无线传输，可通过使用在为传输速率四分之一的时钟频率上操作的AD转换部分510至513，而构造能够执行同步和解调两者的脉冲同步解调器。可以以小于相关技术中所需功耗的功耗来执行同步和解调操作。

根据本实施例，可通过使用在同步电路和解调电路之间共享AD转换部分510至513的结构，而提供这样的脉冲同步解调器，使得该脉冲同步解调器在电路规模方面小于其相关技术的对应物。此外，根据本实施例，同步和解调操作所需的所有组成部件易于集成，并且可产生由集成产生的例如成本减少的优点。

(第六实施例)

图19是示出本发明的第六实施例的脉冲同步解调器的结构的框图。如图19中所示，除了具有与图1中所示的部分类似的接收信号输入端200、AD转换部分10至11、采样定时调节部分20和21、时钟信号产生部分30、可变延迟部分40、相位确定部分50、解调处理部分60以及解调输出端210以外，第六实施例的脉冲同步解调器还具有时钟频率校正部分80。

时钟频率校正部分80精细地调节由时钟信号产生部分30产生的时钟信号的频率。例如，当在传送端的基准振荡源与接收端的基准振荡源之间存在频差时，时钟频率校正部分起到在接收端校正频差的作用。在获得同步时，时钟频率校正部分80接收从相位确定部分50输出至可变延迟部分40的延迟级别的调节量，提取该调节量中的时间变化的一阶系数，根据该时间变化的线性斜度来确定所述系数，即，由时钟信号产生部分30执行的频率的调节量，并且，调节时钟信号产生部分30的时钟频率。

现在将参照图20，对用于调节在第六实施例的脉冲同步解调器中的时钟信号的频率的方法的具体示例进行描述。传送端的设备从时钟信号3001产生传送脉冲信号3000；使得所述脉冲信号经过RF调制；并且传送由此调制的信号。该图示出了通过使用频率为码元速率一半的时钟而在传送端产生传送脉冲信号的示例。接收端的设备接收所接收的脉冲信号3010，其具有与传送脉冲信号的码元速率相同的码元速率。如果接收端的设备的时钟信号的频率与传送端的设备的时钟信号3001的频率完全相同，那么，在实现同步时，可如由在传送脉冲信号3000中提供的箭头所图解的那样，连续捕获各个码元的最佳采样点。然而，例如，当接收端的设备的时钟信号3011的频率低于传送端的设备的时钟信号3001的频率时、以及当如所图解的那样时钟信号3011的周期比时钟信号3001长时，即使在第一码元上实现同步之后，也不能捕获下一个码元的最佳采样点，使得在延迟的定时执行采样。

在前述实施例的脉冲同步解调器中，可通过在同步实现时获得的可变延迟部分40中的延迟量来校正如图20中所示的在所接收的脉冲信号3010中提供的采样定时中的时间滞后，所述时间滞后是由传送端与接收端之间的时钟频率中的差错所导致的。具体地，在图20中所示的实施例的情况下，通过使用在每个码元将延迟量减小给定的量的操作，如可变延迟部分延迟级别3012所显示的那样校正采样定时中的时间滞后，并且，执行操作，以便在接收端获得的时钟信号3011的采样定时变得与关于脉冲信号3000所图解的定时相同。

相反，在本实施例中，当在实现同步时获得的可变延迟部分延迟级别3012以所给定的斜度变化时，检测所述变化，并且，使得时钟频率校正部分80进行操作，以便根据所述斜度而调节时钟信号产生部分30的时钟信号频率。例如，当可变延迟部分延迟级别3012以图20中所示的负的一阶斜度变化时，时钟频率校正部分80执行调节，以提高时钟信号产生部分30的频率。当可变延迟部分延迟级别3012具有正的一阶斜度时，时钟频率校正部分80执行调节，以便降低时钟信号产生部分30的频率。当该斜度较大时，时钟频率校正部分80增加频率调节量。从而，以这样的方式调节图20中所示的在接收端上获得的时钟信号3011，所述方式是：所述信号的频率增加，从而变得与在传送端获得的时钟信号3001的频率相等。因而，产生了自动频率控制(AFC)的效果。

如上所述，根据第六实施例，当在传送端的基准振荡源与接收端的基准振荡源之间存在频差时，根据可变延迟部分40中的延迟控制量而执行控制，以精细地调节时钟信号产生部分30的频率，从而实现与在传送端获得的信号的频率的同步。因此，可减小在实现同步时获得的可变延迟部分40中的延迟量的变化。可执行高精度的解调，其中减小了最佳采样点的时间滞后，所述时间滞后是作为时间经过的结果而在解调时产生的。在通过提取频率中的差错而执行精细调节之后，可减小在实现同步时执行的时钟信号的延迟调节控制的频率，这对节省功率也是有效的。

根据上述各个实施例，关于对于通过使用特别简单的电路而以低成本实现高速脉冲传输有效的使用开关键控调制的无线传输，通过使用采用在比传输速率低一半或更多的时钟频率上操作的AD转换部分的结构，可提供能够以比相关技术中所实现的功耗低的功耗执行同步和解调操作的脉冲同步解调器。

根据本实施例，可通过使用在同步电路和解调电路之间共享AD转换部分的结构而提供这样的脉冲同步解调器，使得该脉冲同步解调器在电路规模方面小于其相关技术的对应物。此外，根据本实施例，同步和解调操作所需的所有组成部件易于集成，并且可产生由集成产生的例如成本减少的优点。

根据本实施例，可将组成部件的操作时钟频率减小至传输速率的一半或更小；从而，减轻对设计的限制，并且可提供易于实现且在设计成本方面低廉的设备。

在本实施例的描述中，将基于开关键控调制方案的无线传输作为示例举例而说明。然而，幅移键控(ASK)调制是相同类型的调制方案，并且可产生相似的优点。此外，本发明不仅对于适于无线传输的设备是有用的，还作为用于在接收端执行同步解调的设备而在用于光通信领域中的脉冲传输中有用。

虽然已参照具体实施例对本发明进行了详细的描述，但本领域的技术人员应当理解，在不背离本发明的范围和精神的情况下，允许对本发明做出变化或修改。

本专利申请是基于2006年7月27日提交的日本专利申请(JP-A-2006-205051)以及2007年7月26日提交的日本专利申请(JP-A-2007-194449)，它们的内容用于参考合并至此。

工业适用性

本发明的脉冲同步解调器通过使用低功耗和易于实现的小规模结构而提供可在高速无线脉冲通信中实现的脉冲信号的同步和解调的优点；并且，对于如在UWB中的执行高速无线数据传送的设备特别有用。

Claims (15)

1.一种脉冲同步解调器，其接收第一频率的脉冲信号，该脉冲同步解调器包括：

时钟信号产生部分，其产生低于第一频率的第二频率的时钟信号；

多个AD转换部分，其在该时钟信号的不同采样定时对该脉冲信号进行采样；

相位确定部分，其根据从所述多个AD转换部分输出的多个采样值的幅度，产生相位控制信号；

可变延迟部分，其根据该相位控制信号而改变由该时钟信号产生部分所产生的时钟信号中的延迟量；以及

分别与所述多个AD转换部分相对应地提供的多个采样定时调节部分，并且，所述多个采样定时调节部分可单独地调节从该可变延迟部分输出的时钟信号中的延迟量。

2.如权利要求1所述的脉冲同步解调器，还包括：电平确定部分，其检测从所述多个AD转换部分输出的多个采样值的电平，并且，当所述多个采样值的电平变得低于预设值时，将该可变延迟部分中的延迟量增大或减小预定量。

3.如权利要求2所述的脉冲同步解调器，其中，在用于将时钟信号与脉冲信号同步的同步过程中，当从所述多个AD转换部分输出的多个采样值彼此不同时，该电平确定部分改变该可变延迟部分中的延迟量，并且，当从所述多个AD转换部分输出的多个采样值变为彼此相等时，该电平确定部分保持该可变延迟部分中的延迟量。

4.如权利要求2所述的脉冲同步解调器，其中

在该同步过程中，将所述多个采样定时调节部分中的延迟量之间的差(Δτ)设置为等于或小于该脉冲信号的振幅的一半宽度的值；并且

当从所述多个AD转换部分输出的多个采样值变为小于该脉冲信号的振幅的一半的值时，在与脉冲信号的脉宽的一半相对应的时段内，增大或减小该可变延迟部分中的延迟量。

5.如权利要求1或2所述的脉冲同步解调器，还包括解调处理部分，其解调从所述多个AD转换部分输出的多个采样值，并且输出解调的结果。

6.如权利要求1所述的脉冲同步解调器，还包括：

解调AD转换部分，其在该时钟信号的预定采样定时对该脉冲信号进行采样；以及

解调处理部分，其对从该解调AD转换部分输出的多个采样值进行解调，并且输出解调的结果。

7.如权利要求6所述的脉冲同步解调器，其中

该脉冲信号是通过ASK调制而被无线传送的脉冲信号；并且

该解调处理部分通过使用从解调AD转换部分输出的采样值，确定存在还是不存在码元脉冲，并且，当确定不存在码元脉冲时，以这样的方式执行控制操作：与码元脉冲相对应的同步AD转换部分的采样值不被用于由该相位确定部分执行的相位确定。

8.如权利要求1、2和6中的任一个所述的脉冲同步解调器，其中，第二频率是第一频率的n分之一(“n”是2或更大的整数)，并且，对于该脉冲信号，以并行的方式连接“n”个AD转换部分，并且，所述“n”个AD转换部分产生“n”个采样值。

9.如权利要求8所述的脉冲同步解调器，其中，所述多个AD转换部分分别采样该脉冲信号的“n”个不同码元。

10.如权利要求1、2和6中的任一个所述的脉冲同步解调器，其中，该相位确定部分控制该可变延迟部分中的延迟量，使得从所述多个AD转换部分输出的多个采样值变为彼此相等。

11.如权利要求1、2和6中的任一个所述的脉冲同步解调器，其中，由所述多个采样定时调节部分所调节的延迟量之间的差(Δτ)小于脉冲信号的脉宽。

12.如权利要求11所述的脉冲同步解调器，其中，在用于将该时钟信号与该脉冲信号同步的同步过程中，所述多个采样定时调节部分产生延迟量的差(Δτ)，并且，在解调该脉冲信号时，将所述延迟量的差(Δτ)设置为零。

13.如权利要求1、2和6中的任一个所述的脉冲同步解调器，其中，所述多个AD转换部分还包括：

第一AD转换部分，其在该时钟信号的前沿采样该脉冲信号；以及

第二AD转换部分，其在该时钟信号的后沿采样该脉冲信号。

14.如权利要求1、2和6中的任一个所述的脉冲同步解调器，还包括：时钟频率校正部分，其从由该相位确定部分产生的相位控制信号中的变化来检测给定变化量，从而根据该变化量的递增/递减及其斜度，来调节从该时钟信号产生部分输出的时钟信号的频率。

15.如权利要求11所述的脉冲同步解调器，其中，在用于将该时钟信号与该脉冲信号同步的同步过程的前半段中，所述多个采样定时调节部分产生延迟量的差(Δτ)，并且，随着该同步过程的进行，减小所述延迟量的差(Δτ)。

Images