JP5750094B2 - π／２シフトＢＰＳＫ信号相関方法及び相関器、並びに受信装置 - Google Patents

Description

本発明は、受信したπ／２シフトＢＰＳＫ（Binary Phase Shift Keying）信号の既知のシンボル列との相関を検出する相関方法及び相関器、並びにそれを用いた受信装置に係り、特に、ミリ波無線の通信規格に準拠した数Ｇｂｐｓを超えるシンボルレートの受信信号を復調するときの、ＩチャンネルとＱチャンネルとの２つの信号に分離された入力信号からシンボルタイミング信号を再生するための技術に関する。

ミリ波の無線通信規格では、受信側でシンボルタイミングを再生するための同期信号として、送信信号の先頭部分にπ／２シフトＢＰＳＫにより変調した既知の値のシンボル列を挿入することが規定されている。この送信信号を受信して、既知のシンボル列と受信信号との相関値（以下、これをシンボル列相関値と称す）を最大化する相関器を用いることで、シンボルタイミング信号の再生が可能となる。

例えば、特許文献１では、受信信号と既知のシンボル列との相関値のＩ成分とＱ成分とのうち、絶対値が大きい方の成分を選択する相関器を用いて相関値系列のピークタイミングを検出することで、フレーム同期信号を生成する技術が開示されている。

特開２００８−３１１８０９号公報

ところで、ミリ波の無線通信のように数Ｇｂｐｓ以上のシンボルレートのデジタル変調信号を復調する復調装置においては、デジタル復調部の信号処理を容易とするために、高周波受信部で直交検波を行ってＩチャンネルとＱチャンネルとの２つに分離したアナログ信号を、別々のＡ／Ｄ（Analog to Digital）変換器によってそれぞれデジタル変換して、デジタル復調部に入力している。また、これらのＡ／Ｄ変換器は、少なくともシンボルレート以上の速度でサンプリングした信号のデジタル出力を、デジタル復調部に入力することから、デジタル復調部の信号処理速度を考慮して複数データをまとめて並列出力するようになっている。

ＩチャンネルとＱチャンネルとのアナログ信号が、独立した２つのＡ／Ｄ変換器を用いてデジタル変換される場合には、２つのＡ／Ｄ変換器におけるデジタル出力の並列化のタイミングが、ＩチャンネルとＱチャンネルとでは異なってくる（以下、これをＩＱ非同期と称する。）。ＩＱ非同期では、Ｉチャンネルの信号とＱチャンネルの信号とを直交座標成分とするベクトルとしてのシンボル列相関値の検出ができないため、ＩチャンネルとＱチャンネルとの２つのＡ／Ｄ変換器のデジタル出力を同期化するための追加の回路が必要となる。この同期化のための回路には、複雑なアナログ回路やタイミングの微調整機構が必要となるという問題がある。

したがって、ＩＱ非同期であってもシンボル列相関値を利用して容易にシンボルタイミング信号を再生可能な方法が望まれる。その方法として、既知シンボル列との単純な畳み込み演算を行うシンボル列相関器を用いてＩチャンネル及びＱチャンネルのシンボル列相関値をそれぞれ求め、両方のシンボル列相関値の総和からタイミング判定を行う方法がある。しかし、π／２シフトＢＰＳＫ変調された信号では、既知シンボル列が直交する２つのベクトルに交互にマッピングされるため、従来のような既知シンボル列との単純な畳み込み演算によるシンボル列相関器では、搬送波の位相偏差によりシンボル列相関値が大きく変動してしまい、正しくシンボルタイミング信号を再生ができない場合があった。

他のシンボルタイミング信号の再生方法として、既知系列とのシンボル列相関値を利用せずに、同期化したＩチャンネルの信号及びＱチャンネルの信号を直交座標成分とするベクトルの位相偏移を、シンボルレートのＮ倍で抽出し、その変化からシンボルタイミングを決定するという方法があるが、シンボルレートのＮ倍で動作するＡ／Ｄ変換器とデジタル信号回路とが必要となるため、デバイスが高価になり、消費電力も大きくなるという問題がある。

本発明は、前記の問題を解決するためになされたものであり、安価なデバイスを用い、低消費電力で既知シンボル列との相関を示す相関信号を出力することができる高速通信向けのπ／２シフトＢＰＳＫ信号相関方法及び相関器、並びにそれを用いた受信装置を提供することを目的とする。

前記の目的を達成するために、本発明は、相関器が、先頭部分にπ／２シフトＢＰＳＫにより変調された所定長の既知のシンボル列が挿入された受信信号が直交検波によりＩチャンネルとＱチャンネルとの２つの信号に分離された入力信号のそれぞれを、所定のシンボルレートでサンプリングして得られる信号レベルのデジタルデータ系列であるＩチャンネルシンボル信号とＱチャンネルシンボル信号とを入力するステップと、前記相関器が、前記Ｉチャンネルシンボル信号として入力されるデジタルデータ毎に、当該デジタルデータを最終成分とする前記デジタルデータ系列の前記所定長の部分系列と、前記既知のシンボル列との、対応する偶数番目の成分同士の相関値を合計した偶数相関値、及び、前記部分系列と、前記既知のシンボル列との、対応する奇数番目の成分同士の相関値を合計した奇数相関値を算出し、当該偶数相関値と当該奇数相関値との二乗和であるＩチャンネル相関値の時系列変化を示すＩチャンネル相関信号を生成して出力するステップと、前記相関器が、前記Ｑチャンネルシンボル信号として入力されるデジタルデータ毎に、当該デジタルデータを最終成分とする前記デジタルデータ系列の前記所定長の部分系列と、前記既知のシンボル列との、対応する偶数番目の成分同士の相関値を合計した偶数相関値、及び、前記部分系列と、前記既知のシンボル列との、対応する奇数番目の成分同士の相関値を合計した奇数相関値を算出し、当該偶数相関値と当該奇数相関値との二乗和であるＱチャンネル相関値の時系列変化を示すＱチャンネル相関信号を生成して出力するステップと、を含むものとした。

本発明によれば、安価なデバイスを用い、低消費電力で既知シンボル列との相関を示す相関信号を出力することができる高速通信向けのπ／２シフトＢＰＳＫ信号相関方法及び相関器、並びにそれを用いた受信装置を提供できる。

本発明に係るシンボル列相関器の接続構成例を示すブロック図である。 Ａ／Ｄ変換器の並列出力動作についての説明図である。 Ａ／Ｄ変換器の動作タイミングチャートである。 ＩチャンネルとＱチャンネルとの２つのＡ／Ｄ変換器の動作を比較して示した動作タイミングチャートである。 既知シンボル列である１２８シンボルのＧｏｌａｙ Ｓｅｑｕｅｎｃｅのデータ例である。 π／２シフトＢＰＳＫ変調のマッピング例である。 受信タイミングのずれによって生じる位相偏差についての説明図である。 スライディング相関器の構成例を示すブロック図である。 本発明に係るシンボル列相関器を備えた受信機の構成例を示すブロック図である。 本発明に係るシンボル列相関器を備えた受信機の他の構成例を示すブロック図である。 シンボルレートの２倍の速度でオーバーサンプリングを行う場合の動作タイミングチャートである。 オーバーサンプリング対応のシンボルタイミング制御部の構成例を示すブロック図である オーバーサンプリング対応の遅延制御部の構成例を示すブロック図である。

以下、本発明を実施するための形態（以下、本実施形態という。）につき適宜図面を参照して説明するが、本発明の実施の態様は本実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において各種の変形が可能である。

図１は、本発明に係るシンボル列相関器の接続構成例を示すブロック図である。図１に示したシンボル列相関器１１３は、例えば、ＩＥＥＥ（The Institute of Electrical and Electronics Engineers, Inc.）８０２．１５．３ｃ規格（以下、１５．３ｃ規格と略記する。）に準拠した変調信号から生成されるＩチャンネルシンボル信号Ｓ２−１及びＱチャンネルシンボル信号Ｓ２−２と、同期用の既知シンボル列との相関を示すシンボル列相関値をそれぞれ算出し、Ｉチャンネル相関信号Ｓ４−１及びＱチャンネル相関信号Ｓ４−２を出力する。

１５．３ｃ規格とは、ＩＥＥＥにより標準規格化され、利用されているミリ波無線の通信規格である。１５．３ｃ規格では、数Ｇｂｐｓ以上の高速データ通信を実現するために、π／２シフトＢＰＳＫ変調やＲＳ（Reed Solomon）符号などが採用され、対雑音特性の改善が図られている。また、雑音下でも必要な同期性能が確保できるように、非常に長いプリアンブルやパイロット信号が導入されている。

また、１５．３ｃ規格では、１２８シンボルからなるＧｏｌａｙ Ｓｅｑｕｅｎｃｅの繰返しをシンボルタイミング同期符号として規定している。図５は、１５．３ｃ規格で規定されるＳＣ−ＰＨＹ（Single Career-Physical）モードに用いられるＧｏｌａｙ Ｓｅｑｕｅｎｃｅ Ｇのデータ構成を３２桁の１６進数にて示したものであり、値“０”と“１”とをそれぞれ６４シンボルずつ含むように構成されている。ＳＣ−ＰＨＹモードでは、この１２８シンボルのＧｏｌａｙ Ｓｅｑｕｅｎｃｅを１４回繰り返す信号を同期符号としている。この同期符号は、π／２シフトＢＰＳＫにより変調されて送出される。

図６は、１５．３ｃ規格で規定されているπ／２シフトＢＰＳＫにおける各シンボルの複素平面上へのマッピングを示したものである。すなわち、１シンボル毎に、符号“０”及び“１”に対応するベクトルが反時計方向にπ／２ずつ回転され、４シンボル周期で同じベクトルが繰り返される形で位相変調が行われる。そのため、変調信号は、１シンボル毎にＩ成分のみからなるベクトルとＱ成分のみからなるベクトルとに交互にマッピングされたものとなる。

図１に示すように、１５．３ｃ規格に準拠したミリ波の無線信号は、アンテナによって受信され、高周波受信部１１１に入力される。高周波受信部１１１は、この入力信号を直交検波してＩチャンネル入力信号Ｓ１−１とＱチャンネル入力信号Ｓ１−２とに分離し、それぞれをＡ／Ｄ変換器１１２−１とＡ／Ｄ変換器１１２−２とに供給する。

Ａ／Ｄ変換器１１２−１，１１２−２は、入力されるＩチャンネル入力信号Ｓ１−１またはＱチャンネル入力信号Ｓ１−２を、シンボルレートに対応する一定の周期でサンプリングして、入力信号の強度を例えば８ビットのデジタルデータ（以下、シンボル信号と称する。）に変換し、例えば４周期分のシンボル信号（３２ビット）をまとめた並列出力データ（図２の並列出力０〜３）を、Ｉチャンネルシンボル信号Ｓ２−１またはＱチャンネルシンボル信号Ｓ２−２として、シンボル列相関器１１３を構成する２つのチャンネル相関器１２１−１，１２１−２にそれぞれ供給する。

図２は、Ａ／Ｄ変換器の並列出力動作についての説明図である。図２に例示するＡ／Ｄ変換器１１２の構成は、入力される信号の強度を８ビットのデジタルデータに変換し、４周期分のデジタルデータを一括して並列出力する場合を示しているが、必要に応じてデジタルデータのビット数を増やしたり、もっと並列度を高めるようにしてもよい。

Ａ／Ｄ変換器１１２は、ＡＤ変換タイミング信号Ｓ５に同期してサンプリングしたチャンネル入力信号Ｓ１の信号レベルを保持するサンプルホールド回路１５１（図２ではＳ＆Ｈと表記。）と、サンプルホールド回路１５１が保持している信号レベルを８ビットのデジタルデータに変換して出力するＡＤ変換回路１５２と、ＡＤ変換タイミング信号Ｓ５に同期してＡＤ変換回路１５２からＡＤ変換されたデジタルデータを取り込んで１段ずつ次のラッチに順次シフトする４段シフトレジスタ１５３と、ＡＤ変換タイミング信号Ｓ５を４分周して出力ラッチタイミング信号を生成する４分周回路１５５と、この出力ラッチタイミング信号に同期して４段シフトレジスタ１５３の各ラッチに保持されているデジタルデータを取り込んで並列出力用の各ラッチに保持する出力バッファ１５４とから構成されている。

図３は、図２に示したＡ／Ｄ変換器１１２の動作タイミングチャートである。図３に示すように、ＡＤ変換タイミング信号に同期して順次４段シフトレジスタ１５３のラッチに保持されシフトされるデジタルデータであるＡＤ変換データＤ０，Ｄ１，・・・は、ＡＤ変換タイミング信号が４分周された出力ラッチタイミング信号に同期して、４周期分のデータが一括して出力バッファ１５４に取り込まれて並列出力される。具体的には、出力ラッチタイミング信号が立ち上がった時点のＡＤ変換データが、４段シフトレジスタ１５３から出力バッファ１５４に取り込まれるものとすると、図３に示すように、出力ラッチタイミング信号が立ち上がる毎に、その直前にＡＤ変換回路１５２から出力された４周期分のＡＤ変換データが並列出力０〜並列出力３に一括して出力される。

図４は、Ｉチャンネル用のＡ／Ｄ変換器１１２−１と、Ｑチャンネル用のＡ／Ｄ変換器１１２−２とが、ＩＱ非同期にて動作する場合の動作タイミングチャートである。図４に示すように、ＩチャンネルとＱチャンネルとのＡＤ変換は同一のＡＤ変換タイミング信号に同期して実行され、ＩチャンネルではＡＤ変換データＩ０，Ｉ１，・・・が、ＱチャンネルではＡＤ変換データＱ０，Ｑ１，・・・が同じタイミングで４段シフトレジスタ１５３に順次取り込まれるが、両者の出力ラッチタイミング信号が一致しない場合には、４段シフトレジスタ１５３から出力バッファ１５４に取り込まれるタイミングが違ってくるので、図４に例示するように、ＩチャンネルとＱチャンネルとの両者の並列出力０〜並列出力３に出力されるＡＤ変換データは、出力タイミングも出力位置も互いに異なる結果となる。したがって、ＩチャンネルとＱチャンネルとのＡＤ変換データを用いて正しくデータを復号するためには、対応するＡＤ変換データ同士を結び付けるためのデータの同期化が必要となる。

本実施形態に係るシンボル列相関器１１３は、Ａ／Ｄ変換器１１２−１から出力されるＩチャンネルのＡＤ変換データ（シンボル信号）の系列、及び、Ａ／Ｄ変換器１１２−２から出力されるＱチャンネルのＡＤ変換データ（シンボル信号）の系列と、既知のシンボル列との相関が最大となる位置をそれぞれ特定することにより、両チャンネルのシンボル信号間の出力タイミングのずれを明らかにし、両チャンネルのシンボル信号の同期化を可能とする。

チャンネル相関器１２１−１，１２１−２は、入力されたＩチャンネルシンボル信号Ｓ２−１またはＱチャンネルシンボル信号Ｓ２−２を、それぞれ偶数スライディング相関器１３１−１Ａ及び奇数スライディング相関器１３１−１Ｂ、または、偶数スライディング相関器１３１−２Ａ及び奇数スライディング相関器１３１−２Ｂに供給する。

偶数スライディング相関器１３１−１Ａ，１３１−２Ａは、入力信号に含まれる個々のシンボル信号を１つずつ取り込んで、連続する１２８個のシンボル信号と１２８シンボルからなるＧｏｌａｙ Ｓｅｑｕｅｎｃｅとの、偶数番目の成分についての相関度を算出し、それぞれの相関度を表す偶数相関信号Ｓ３−１Ａ，Ｓ３−２Ａを出力する。他方、奇数スライディング相関器１３１−１Ｂ，１３１−２Ｂは、同様にＧｏｌａｙ Ｓｅｑｕｅｎｃｅとの奇数番目の成分についての相関度を算出し、それぞれの相関度を表す奇数相関信号Ｓ３−１Ｂ，Ｓ３−２Ｂを出力する。

これらの偶数及び奇数相関信号Ｓ３−１Ａ，Ｓ３−２Ａ，Ｓ３−１Ｂ，Ｓ３−２Ｂは、それぞれ二乗回路１３２−１Ａ，１３２−２Ａ，１３２−１Ｂ，１３２−２Ｂによってその二乗値が算出され、それらの二乗値が加算回路１３３−１，１３３−２によってそれぞれ加算された値が、Ｉチャンネル相関信号Ｓ４−１，Ｑチャンネル相関信号Ｓ４−２としてそれぞれ出力される。

図８は、偶数及び奇数スライディング相関器１３１−１Ａ，１３１−２Ａ，１３１−１Ｂ，１３１−２Ｂを構成するスライディング相関器の構成例を示すブロック図である。図８に示すように、スライディング相関器１３１は、１シンボル遅延器群１４１−１〜１２７及び１２７個のタップを備える遅延器１４１と、各タップの信号と乗算係数Ｃ(０)〜Ｃ(１２７)との乗算を行う１２８個の乗算回路１４２−１〜１２８と、それら１２８個の乗算回路１４２−１〜１２８によって算出される乗算結果を全て加算して、偶数または奇数相関信号Ｓ３を出力する１２８入力加算回路１４３とから構成される。

ここで、１２８シンボルのＧｏｌａｙ Ｓｅｑｕｅｎｃｅがπ／２シフトＢＰＳＫによって変調された変調信号においては、偶数番目のシンボルの値がＩチャンネルの２値（０またはπ）の位相に、奇数番目のシンボルの値がＱチャンネルの２値（π／２または３π／２）の位相にそれぞれ反映される。各チャンネルの２値の位相のそれぞれを１と−１とにマッピングし、ｎ番目のシンボルに対応する変調信号の位相をＦ(ｎ)（Ｆ(ｎ)＝１または−１、ｎ＝０・・・１２７）と表すものとすると、スライディング相関器１３１の乗算係数Ｃ(０)〜Ｃ(１２７)を、偶数スライディング相関器１３１−１Ａ，１３１−２Ａとして用いる場合は、
ｎが偶数のとき Ｃ(ｎ)＝Ｆ(ｎ)（Ｆ(ｎ)＝１または−１）
ｎが奇数のとき Ｃ(ｎ)＝０
に設定し、奇数スライディング相関器１３１−１Ｂ，１３１−２Ｂとして用いる場合は、
ｎが偶数のとき Ｃ(ｎ)＝０
ｎが奇数のとき Ｃ(ｎ)＝Ｆ(ｎ)（Ｆ(ｎ)＝１または−１）
に設定する。

図７は、受信タイミングのずれによって生じる位相偏差についての説明図である。図６を用いて前記したように、π／２シフトＢＰＳＫによる変調では、Ｉ成分のみからなるベクトルとＱ成分のみからなるベクトルとが１シンボル毎に交互に繰り返される。ここで、受信信号のベクトルの大きさをＡとし、送信側と受信側との搬送波のタイミングのずれによって位相偏差θが生じたものとすると、図７の左側のグラフから分かるように、偶数番目のシンボルに対応するＩチャンネルのシンボル信号の値は、Ａ×cos(θ)または−Ａ×cos(θ)となり、Ｑチャンネルのシンボル信号の値は、Ａ×sin(θ)または−Ａ×sin(θ)となる。一方、図７の右側のグラフから分かるように、奇数番目のシンボルに対応するＩチャンネルのシンボル信号の値は、−Ａ×sin(θ)またはＡ×sin(θ)となり、Ｑチャンネルのシンボル信号の値は、Ａ×cos(θ)または−Ａ×cos(θ)となる。

したがって、ｎ番目のＩチャンネルシンボル信号をＩ(ｎ)、Ｑチャンネルシンボル信号をＱ(ｎ)（ｎ＝０・・・１２７）とすると、
ｎが偶数のとき Ｉ(ｎ)＝Ｆ(ｎ)×Ａ×cos(θ)
Ｑ(ｎ)＝Ｆ(ｎ)×Ａ×sin(θ)
ｎが奇数のとき Ｉ(ｎ)＝−Ｆ(ｎ)×Ａ×sin(θ)
Ｑ(ｎ)＝Ｆ(ｎ)×Ａ×cos(θ)
となる。

例えば、Ｉチャンネルの偶数スライディング相関器１３１−１Ａの各乗算回路では、乗算係数Ｃ(ｎ)により、奇数番目のシンボル信号成分はすべてカットされるので、Ｉチャンネルシンボル信号Ｓ２−１に含まれる変調前のシンボル列が１２８シンボルからなるＧｏｌａｙ Ｓｅｑｕｅｎｃｅとすべて一致するタイミングにおいて、Ｉチャンネルの偶数相関信号Ｓ３−１Ａの値は最大となり、その最大値は、
Σ[Ｆ(ｎ)×Ａ×cos(θ)×Ｆ(ｎ)]＝[６４×Ａ×cos(θ)]
となる。同様に、Ｉチャンネルの奇数スライディング相関器１３１−１Ｂによって算出されるＩチャンネルの奇数相関信号Ｓ３−１Ｂの最大値は、
ΣＦ(ｎ)×[Ａ×sin(θ)×Ｆ(ｎ)]＝[６４×Ａ×sin(θ)]
となる。したがって、この両者の二乗和として算出されるＩチャンネル相関信号Ｓ４−１の最大値は、
[６４×Ａ×cos(θ)]²＋[６４×Ａ×sin(θ)]²＝[６４×Ａ]²
となって、位相偏差θに依存しない一定の値をもつことになる。

同様に、Ｑチャンネルの偶数スライディング相関器１３１−２Ａによって算出されるＱチャンネルの偶数相関信号Ｓ３−２Ａの最大値と、Ｑチャンネルの奇数スライディング相関器１３１−２Ｂによって算出されるＱチャンネルの奇数相関信号Ｓ３−２Ｂの最大値との二乗和として算出されるＱチャンネル相関信号Ｓ４−２の最大値も、
[６４×Ａ×sin(θ)]²＋[６４×Ａ×cos(θ)]²＝[６４×Ａ]²
となって、やはり位相偏差θに依存しない一定の値をもつことになる。

以上説明したように、本実施形態のシンボル列相関器によれば、ＩＱ非同期であっても、Ｉチャンネルのシンボル列相関値と、Ｑチャンネルのシンボル列相関値とを、シンボルレートに等しい信号処理速度で求めることができる。よって、安価なデバイスを用いた、低消費電力の相関器を提供することができる。

図９に、本発明に係るシンボル列相関器を備えた受信機の構成例を示す。図９に示すように、受信機１００は、シンボル列相関器１１３とシンボルタイミング制御部１２２とからなるシンボルタイミング再生部１１８を備え、シンボルタイミング制御部１２２が生成するＡＤ変換タイミング信号Ｓ５が、ＩチャンネルのＡ／Ｄ変換器１１２−１及びＱチャンネルのＡ／Ｄ変換器１１２−２の双方に供給され、同一のタイミングでＩチャンネル入力信号Ｓ１−１とＱチャンネル入力信号Ｓ１−２とのサンプリング及びデジタル変換が実行される。前記のように、デジタル変換された結果のシンボル信号は、Ａ／Ｄ変換器１１２−１と１１２−２とでは非同期に出力ラッチが行われ、それぞれＩチャンネルシンボル信号Ｓ２−１及びＱチャンネルシンボル信号Ｓ２−２として、チャンネル相関器１２１−１及びチャンネル相関器１２１−２にそれぞれ供給される。

チャンネル相関器１２１−１，１２１−２は、現在のＡＤ変換タイミング信号Ｓ５にて取り込まれた各チャンネルシンボル信号Ｓ２−１，Ｓ２−２について、１シンボル信号毎にチャンネル相関信号Ｓ４−１，Ｓ４−２を算出し、シンボルタイミング再生部１１８は、その両者がともにＧｏｌａｙ Ｓｅｑｕｅｎｃｅと同期して最大値となるシンボル位置が検出されるように、例えば、山登り法によって、ＡＤ変換タイミング信号Ｓ５の立上りのタイミングをシンボルレートの周期内で逐次変更することにより、ＡＤ変換タイミング信号Ｓ５を搬送波のピークに同期させる。また、それぞれのチャンネル相関信号Ｓ４−１，Ｓ４−２の絶対値が最大となる各チャンネルのシンボル信号の開始位置の差分を、位置偏差情報Ｓ６として遅延制御部１１４に伝達する。

遅延制御部１１４は、シンボルタイミング再生部１１８から受け取った位置偏差情報Ｓ６に基づいて、Ａ／Ｄ変換器１１２からの２つのチャンネルシンボル信号の位置偏差を解消するように一方のシンボル信号を遅延させ、開始位置が同期したチャンネルシンボル信号をフレーム同期部１１５に供給する。フレーム同期部１１５は、遅延制御部１１４から供給される２つのチャンネルシンボル信号のなかから、所定のフレーム開始位置パターンを検出し、データ復号部１１６にそれ以降のチャンネルシンボル信号を引き渡す。データ復号部１１６は、２つのチャンネルシンボル信号に対してベクトル演算を行うことで算出した位相偏差θを用いて、それぞれのチャンネルシンボル信号を“０”と“１”との２値データに変換し、変換結果のデータを誤り訂正部１１７に送出する。最後に、誤り訂正部１１７は、データ復号部１１６から受領したデータ信号に含まれる誤り訂正符号を用いてデータ誤りの検出と訂正とを行い、正常な受信データを出力する。

以上説明したように、本実施形態によれば、受信信号の復号に必要なすべての処理をシンボルレートに等しい信号処理速度で実行することができるので、安価なデバイスを用いた、低消費電力の受信装置を提供することができる。

図１０に、本発明に係るシンボル列相関器を備えた受信機の他の構成例を示す。図１０は、チャンネル入力信号をシンボルレートのＮ倍（Ｎ＝２または４）の速度でサンプリング（オーバーサンプリング）し、Ｎ個のシンボル列相関器を用いてシンボルタイミングの制御を行う例として、Ｎ＝２のときの受信器１０１の構成例を示したブロック図である。

図１０に示すように、１５．３ｃ規格に準拠したミリ波の無線信号は、アンテナによって受信され、高周波受信部１１１に入力される。高周波受信部１１１は、この入力信号を直交検波してＩチャンネル入力信号Ｓ１−１とＱチャンネル入力信号Ｓ１−２とを生成する。Ａ／Ｄ変換器１１２−１，１１２−２は、シンボルレートの２倍の速度でこれらのチャンネル入力信号をオーバーサンプリングして、入力信号の強度を例えば８ビットのシンボル信号に変換する。それにより、チャンネル入力信号の１入力シンボル当たり、それぞれ２回のサンプリングが行われ、シンボルレートの２倍の量のシンボル信号が出力されることになる。これらのシンボル信号は、図２にて前記したように、例えば４周期分の８ビットのシンボル信号がまとめられ、Ｉチャンネルシンボル信号またはＱチャンネルシンボル信号Ｓ２として３２ビットの並列出力データが出力される。

ここで、それぞれの入力シンボルについて１回目のサンプリングによって得られるシンボル信号を０系データ、２回目のサンプリングによって得られるシンボル信号を１系データと呼ぶこととする。図１１は、Ｉチャンネル用のＡ／Ｄ変換器１１２−１と、Ｑチャンネル用のＡ／Ｄ変換器１１２−２とが、シンボルレートの２倍の速度でオーバーサンプリングを行う場合の動作タイミングチャートである。

図１１に示すように、シンボルレートの２倍の周波数のサンプリングクロック（ＡＤ変換タイミング信号、図示省略）に同期して、例えば先頭の同じ入力シンボルＩ０について、２回のサンプリングが行われ、連続した２つのＡＤ変換データ、つまり０系データ（網かけなし）と１系データ（網かけあり）とが生成される。同様に、次の入力シンボルＩ１についても０系データと１系データとが生成される。このように、順次生成される０系データと１系データとは、１シンボル信号毎に並列出力０〜並列出力３の順に振り分けられて並列出力データとして出力される。その結果、図１１に示すように、ＩチャンネルとＱチャンネルとの双方において、並列出力０及び並列出力２には、０系データだけがサンプリング順に出力され、並列出力１及び並列出力３には、１系データだけがサンプリング順に出力されることとなる。

そこで、Ｉチャンネル入力信号に対応するＡ／Ｄ変換器１１２−１の並列出力０及び並列出力２を、０系Ｉチャンネルシンボル信号Ｓ２−１としてシンボルタイミング再生部１１９が備える０系のシンボル列相関器１１３−１のＩチャンネル相関器１２１−１に供給し、同じく並列出力１及び並列出力３を、１系Ｉチャンネルシンボル信号Ｓ２−３として１系のシンボル列相関器１１３−２のＩチャンネル相関器１２１−３に供給する。同様に、Ｑチャンネル入力信号に対応するＡ／Ｄ変換器１１２−２の並列出力０及び並列出力２を、０系Ｑチャンネルシンボル信号Ｓ２−２として０系のシンボル列相関器１１３−１のＱチャンネル相関器１２１−２に供給し、同じく並列出力１及び並列出力３を、１系Ｑチャンネルシンボル信号Ｓ２−４として１系のシンボル列相関器１１３−２のＱチャンネル相関器１２１−４に供給する。

０系のシンボル列相関器１１３−１と１系のシンボル列相関器１１３−２とは、Ａ／Ｄ変換器１１２−１，１１２−２から並列出力されるシンボル信号のうち、０系または１系のデータだけを取り込む点を除いて、図１にて前記したシンボル列相関器１１３と同じである。したがって、０系のシンボル列相関器１１３−１は、０系Ｉチャンネルシンボル信号Ｓ２−１と０系Ｑチャンネルシンボル信号Ｓ２−２とを取り込み、同期用の既知のシンボル列との相関を示す０系Ｉチャンネル相関信号Ｓ４−１と０系Ｑチャンネル相関信号Ｓ４−２とを出力する。同様に、１系のシンボル列相関器１１３−２は、１系Ｉチャンネルシンボル信号Ｓ２−３と１系Ｑチャンネルシンボル信号Ｓ２−４とを取り込み、同期用の既知のシンボル列との相関を示す１系Ｉチャンネル相関信号Ｓ４−３と１系Ｑチャンネル相関信号Ｓ４−４とを出力する。

図１２は、図１０に示したオーバーサンプリング対応のシンボルタイミング制御部１２３の構成例を示すブロック図である。図１２に示すように、オーバーサンプリング対応のシンボルタイミング制御部１２３は、０系Ｉチャンネル相関信号Ｓ４−１、０系Ｑチャンネル相関信号Ｓ４−２、１系Ｉチャンネル相関信号Ｓ４−３、及び１系Ｑチャンネル相関信号Ｓ４−４のピーク値及びピークタイミングを、ピークホールド回路１６１−１〜１６１−４にて同期用の所定の周期で検出する。

ピーク値及びピークタイミングの検出後、０系の相関値算出及び位置偏差検出回路１６３−１は、０系Ｉチャンネル相関信号Ｓ４−１のピーク値と０系Ｑチャンネル相関信号Ｓ４−２のピーク値との和である０系相関値と、両者のピークタイミングの差分である０系位置情報偏差とを算出する。同様に、１系の相関値算出及び位置偏差検出回路１６３−２は、１系Ｉチャンネル相関信号Ｓ４−３のピーク値と１系Ｑチャンネル相関信号Ｓ４−４のピーク値との和である１系相関値と、両者のピークタイミングの差分である１系位置情報偏差とを算出する。

比較回路１６４は、算出された０系相関値と１系相関値との値を比較し、値が大きい側の系の番号を系情報Ｓ７として出力する。セレクタ１６５は、０系位置偏差情報と１系位置偏差情報との両者から、系情報Ｓ７に対応する側の系から入力される情報を、位置偏差情報Ｓ６として出力する。これら系情報Ｓ７と位置偏差情報Ｓ６とは、図１０の遅延制御部１２０に伝達される。

図１３は、図１０に示したオーバーサンプリング対応の遅延制御部１２０の構成例を示すブロック図である。図１３に示すように、遅延制御部１２０では、図１３に示すように、まずセレクタ１７１−１，１７１−２により、オーバーサンプリング対応のシンボルタイミング制御部１２３から受け取った系情報Ｓ７に基づいて、Ａ／Ｄ変換器１１２−１，１１２−２から出力されるＩチャンネル及びＱチャンネルのそれぞれの０系と１系との２つのルシンボル信号のうち、系情報Ｓ７にて指定された一方の系のチャンネルシンボル信号が選択され、選択された側の系のＩチャンネルシンボル信号及びＱチャンネルシンボル信号は、ＩＱタイミング同期部１７２に伝達される。ＩＱタイミング同期部１７２は、シンボルタイミング制御部１２２から受け取った位置偏差情報Ｓ６に基づいて、Ｉチャンネルシンボル信号とＱチャンネルシンボル信号との間の位置偏差を解消するように、一方のチャンネルシンボル信号を遅延させることで、位置偏差がなく同期が取れたＩチャンネルシンボル信号とＱチャンネルシンボル信号とを生成してフレーム同期部１１５に供給する。

フレーム同期部１１５は、遅延制御部１１４から供給される同期したＩチャンネルシンボル信号とＱチャンネルシンボル信号とのなかから、所定のフレーム開始位置パターンを検出し、図１０のデータ復号部１１６にそれ以降のデータ部分のチャンネルシンボル信号を引き渡す。データ復号部１１６は、２つのチャンネルシンボル信号に対してベクトル演算を行うことで算出した位相偏差θを用いて、それぞれのチャンネルシンボル信号を“０”と“１”との２値データに変換し、変換結果のデータを誤り訂正部１１７に送出する。最後に、誤り訂正部１１７は、データ復号部１１６から受領したデータ信号に含まれる誤り訂正符号を用いてデータ誤りの検出と訂正とを行い、正常な受信データを出力する。

なお、ここではシンボルレートの２倍の速度でオーバーサンプリングする場合について説明したが、４個のシンボル列相関器を用いることにより、同様にして、シンボルレートの４倍の速度でオーバーサンプリングした０〜３系のチャンネルシンボル信号のなかから相関値が最も高くなる系を１つだけ選択してシンボルタイミングの制御を行うようにしてもよい。因みに、シンボルレートの４倍の速度でオーバーサンプリングする場合には、Ａ／Ｄ変換器１１２−１，１１２−２のそれぞれの並列出力０には０系データが、並列出力１には１系データが、並列出力２には２系データが、並列出力３には３系データが、それぞれサンプリング順に出力されることとなり、それら４系列のデータを４つのシンボル列相関器１１３の各々に供給して各系列の相関値を算出し、その値が最大となる１つの系を選択するようにすればよい。

以上説明したように、本実施形態によれば、シンボルレートのＮ倍の速度でオーバーサンプリングして得られるＮ個のチャンネルシンボル信号系列のなかから、最も同期用の既知のシンボル列との相関値が高くなる系列のシンボルタイミングを用いて以降のデータの復号を行う。したがって、図９にて前記したようなシンボルタイミング再生部１１８によるＡ／Ｄ変換器１１２−１，１１２−２のＡＤ変換タイミングのサーチ処理が不要となり、短時間でのシンボルタイミングの同期が可能な受信装置を提供することができる。

本発明は、ミリ波を用いた映像伝送、テレビや、キヨスク端末用無線機器等の高速無線データ伝送のほか、高い対雑音特性が必要とされる他の高速データ通信システムなどにも適用可能である。

１００，１０１ 受信機（受信装置）
１１１ 高周波受信部
１１２ Ａ／Ｄ変換器
１１３ シンボル列相関器（π／２シフトＢＰＳＫ信号相関器）
１１４，１２０ 遅延制御部
１１５ フレーム同期部
１１６ データ復号部
１１７ 誤り訂正部
１１８，１１９ シンボルタイミング再生部
１２１ チャンネル相関器
１２２，１２３ シンボルタイミング制御部
１３１ スライディング相関器
１３２ 二乗回路（チャンネル相関信号出力手段）
１３３ 加算回路（チャンネル相関信号出力手段）
１４１ 遅延器
１４１−１〜１２７ １シンボル遅延器
１４２−１〜１２８ 乗算回路
１４３ １２８入力加算回路
１５１ サンプルホールド回路
１５２ ＡＤ変換回路
１５３ ４段シフトレジスタ
１５４ 出力バッファ
１５５ ４分周回路
１６１ ピークホールド回路
１６３ 相関値算出及び位置偏差検出回路
１６４ 比較回路
１６５，１７１ セレクタ
１７２ ＩＱタイミング同期部
Ｇ Ｇｏｌａｙ Ｓｅｑｕｅｎｃｅ（既知シンボル列）

Claims (4)

1. 相関器が、先頭部分にπ／２シフトＢＰＳＫにより変調された所定長の既知のシンボル列が挿入された受信信号が直交検波によりＩチャンネルとＱチャンネルとの２つの信号に分離された入力信号のそれぞれを、所定のシンボルレートでサンプリングして得られる信号レベルのデジタルデータ系列であるＩチャンネルシンボル信号とＱチャンネルシンボル信号とを入力するステップと、
   前記相関器が、前記Ｉチャンネルシンボル信号として入力されるデジタルデータ毎に、当該デジタルデータを最終成分とする前記デジタルデータ系列の前記所定長の部分系列と、前記既知のシンボル列との、対応する偶数番目の成分同士の相関値を合計した偶数相関値、及び、前記部分系列と、前記既知のシンボル列との、対応する奇数番目の成分同士の相関値を合計した奇数相関値を算出し、当該偶数相関値と当該奇数相関値との二乗和であるＩチャンネル相関値の時系列変化を示すＩチャンネル相関信号を生成して出力するステップと、
   前記相関器が、前記Ｑチャンネルシンボル信号として入力されるデジタルデータ毎に、当該デジタルデータを最終成分とする前記デジタルデータ系列の前記所定長の部分系列と、前記既知のシンボル列との、対応する偶数番目の成分同士の相関値を合計した偶数相関値、及び、前記部分系列と、前記既知のシンボル列との、対応する奇数番目の成分同士の相関値を合計した奇数相関値を算出し、当該偶数相関値と当該奇数相関値との二乗和であるＱチャンネル相関値の時系列変化を示すＱチャンネル相関信号を生成して出力するステップと、
   を含むことを特徴とするπ／２シフトＢＰＳＫ信号相関方法。
2. 先頭部分にπ／２シフトＢＰＳＫにより変調された所定長の既知のシンボル列が挿入された受信信号が直交検波によりＩチャンネルとＱチャンネルとの２つの信号に分離された入力信号のそれぞれを、所定のシンボルレートでサンプリングして得られる信号レベルのデジタルデータ系列であるＩチャンネルシンボル信号とＱチャンネルシンボル信号とのうち、前記Ｉチャンネルシンボル信号を入力して当該Ｉチャンネルシンボル信号と前記既知のシンボル列との相関値を求めるＩチャンネル相関器と、前記Ｑチャンネルシンボル信号を入力して当該Ｑチャンネルシンボル信号と前記既知のシンボル列との相関値を求めるＱチャンネル相関器とを備え、
   前記Ｉチャンネル相関器及び前記Ｑチャンネル相関器は、
   自身が入力する前記チャンネルシンボル信号を構成するデジタルデータ毎に、当該デジタルデータを最終成分とする前記デジタルデータ系列の前記所定長の部分系列と、前記既知のシンボル列との、対応する偶数番目の成分同士の相関値を合計した偶数相関値、及び、前記部分系列と、前記既知のシンボル列との、対応する奇数番目の成分同士の相関値を合計した奇数相関値をそれぞれ算出する偶数スライディング相関器及び奇数スライディング相関器と、
   前記偶数相関値と前記奇数相関値との二乗和であるチャンネル相関値を算出し、その時系列変化を示すＩチャンネル相関信号及びＱチャンネル相関信号をそれぞれ生成して出力するチャンネル相関信号出力手段と、
   を備えることを特徴とするπ／２シフトＢＰＳＫ信号相関器。
3. 請求項２に記載のπ／２シフトＢＰＳＫ信号相関器と、
   前記Ｉチャンネル相関器によって出力される前記Ｉチャンネル相関信号の最大値と、前記Ｑチャンネル相関器によって出力される前記Ｑチャンネル相関信号の最大値との和を最大化するように、前記入力信号のサンプリングのタイミングを変化させるタイミング信号を生成するとともに、前記Ｉチャンネル相関信号が最大値となるシンボルタイミングと、前記Ｑチャンネル相関信号が最大値となるシンボルタイミングとの位置偏差を検出するシンボルタイミング制御部と、
   前記位置偏差を解消するように前記Ｉチャンネルシンボル信号と前記Ｑチャンネルシンボル信号とを同期させる遅延制御部と、
   を備えることを特徴とする受信装置。
4. 先頭部分にπ／２シフトＢＰＳＫにより変調された所定長の既知のシンボル列が挿入された受信信号が直交検波によりＩチャンネルとＱチャンネルとの２つの信号に分離された入力信号のそれぞれを、所定のシンボルレートのＮ倍（Ｎ＝２または４）でサンプリングして得られる信号レベルのデジタルデータ系列であるＩチャンネルシンボル信号とＱチャンネルシンボル信号とをサンプリング順にＮ個に振り分けて、それぞれ０系〜Ｎ−１系のＮ個のデータ系列を生成する振り分け手段と、
   生成された前記Ｎ個のデータ系列のなかの、同系のＩチャンネル及びＱチャンネルの２つのデータ系列を入力して、各データ系列と前記既知のシンボル列との相関値を算出し、その時系列変化を示すＩチャンネル相関信号及びＱチャンネル相関信号を生成して出力するＩチャンネル相関器とＱチャンネル相関器とを備える０系〜Ｎ−１系のＮ個のシンボル列相関器と、
   前記Ｎ個のシンボル列相関器から出力されるＮ組の前記Ｉチャンネル相関信号と前記Ｑチャンネル相関信号との組のなかで、対をなす前記Ｉチャンネル相関信号の最大値と、前記Ｑチャンネル相関信号の最大値との和が最大となる系を選択し、選択した系の前記Ｉチャンネル相関信号が最大値となるシンボルタイミングと、前記Ｑチャンネル相関信号が最大値となるシンボルタイミングとの位置偏差を検出して、前記選択した系の情報と前記位置偏差の情報とを出力するシンボルタイミング制御部と、
   前記入力信号のそれぞれをサンプリングして得られるＮ個のチャンネルシンボル信号のなかから、前記シンボルタイミング制御部によって選択された系の情報に該当するチャンネルシンボル信号を取得し、前記位置偏差の情報に基づいて取得したＩチャンネルシンボル信号とＱチャンネルシンボル信号との位置偏差を解消して同期させる遅延制御部と、
   を備え、
   前記Ｉチャンネル相関器及び前記Ｑチャンネル相関器は、
   自身が入力する前記チャンネルシンボル信号を構成するデジタルデータ毎に、当該デジタルデータを最終成分とする前記デジタルデータ系列の前記所定長の部分系列と、前記既知のシンボル列との、対応する偶数番目の成分同士の相関値を合計した偶数相関値、及び、前記部分系列と、前記既知のシンボル列との、対応する奇数番目の成分同士の相関値を合計した奇数相関値をそれぞれ算出する偶数スライディング相関器及び奇数スライディング相関器と、
   前記偶数相関値と前記奇数相関値との二乗和であるチャンネル相関値を算出し、その時系列変化を示す前記Ｉチャンネル相関信号及び前記Ｑチャンネル相関信号をそれぞれ生成して出力するチャンネル相関信号出力手段と、を備える
   ことを特徴とする受信装置。

Images