JP4655232B2 - 復調装置および方法 - Google Patents

Description

本発明は、復調装置および方法に関し、特に、ＩチャンネルとＱチャンネルの２つの信号に分離された入力信号を復調する復調装置および方法に関する。

デジタル変調信号を復調する復調装置においては、デジタル変調信号を受信するチューナとA/D変換器などの後段の機器との配線の容易性などを考慮して、チューナの出力のチャンネルと後段の機器の入力のチャンネルとが、必ずしも同じ極性（以下、正極性とも称する）および同じチャンネル同士で接続されるとは限らず、異なる極性（以下、逆極性とも称する）または異なるチャンネル同士で接続される場合がある。この場合、Ｉチャンネル（同相成分）およびＱチャンネル（直交成分）のいずれか一方もしくは両方の極性が反転したり、または、ＩチャンネルとＱチャンネルが入れ替えられて、復調装置に入力信号が入力される。

図１乃至図６は、チューナ１１と後段のA/D（Analog/Digital）変換器１２−１，１２−２との接続パターン、および、各接続パターンにおいて復調装置１３に入力される入力信号のＩチャンネルとＱチャンネルの位相の関係を示している。

図１の接続パターンでは、チューナ１１のＩチャンネルの出力端子とA/D変換器１２−１とが正極性で接続され、チューナ１１のＱチャンネルの出力端子とA/D変換器１２−２とが正極性で接続されており、復調装置１３のIチャンネルの入力端子にA/D変換されたＩチャンネルの信号が正極性で入力され、復調装置１３のＱチャンネルの入力端子にA/D変換されたＱチャンネルの信号が正極性で入力される。従って、図１の右側の図に示されるように、復調装置１３には、Ｉチャンネルの信号が同相成分として入力され、Ｑチャンネルの信号が直交成分として入力される。すなわち、入力信号のＩチャンネルとＱチャンネルが正極性および同位相のまま復調装置１３に入力される。なお、以下、図１の接続パターンを基本パターンとも称する。

図２の接続パターンでは、チューナ１１のＩチャンネルの出力端子とA/D変換器１２−２とが正極性で接続され、チューナ１１のＱチャンネルの出力端子とA/D変換器１２−１とが正極性で接続されており、復調装置１３のＩチャンネルの入力端子にA/D変換されたＱチャンネルの信号が正極性で入力され、復調装置１３のＱチャンネルの入力端子にA/D変換されたＩチャンネルの信号が正極性で入力される。従って、図２の右側の図に示されるように、復調装置１３には、Ｉチャンネルの信号が直交成分として入力され、Ｑチャンネルの信号が同相成分として入力される。すなわち、基本パターンと比較して、入力信号のＩチャンネルとＱチャンネルの位相が逆転して復調装置１３に入力される。なお、以下、ＩチャンネルとＱチャンネルの位相が逆転することを、ＩチャンネルとＱチャンネルが反転する、または、単にチャンネルが反転するとも称する。

図３の接続パターンでは、チューナ１１のＩチャンネルの出力端子とA/D変換器１２−１とが逆極性で接続され、チューナ１１のＱチャンネルの出力端子とA/D変換器１２−２とが正極性で接続されており、復調装置１３のＩチャンネルの入力端子にA/D変換されたＩチャンネルの信号が逆極性で入力され、復調装置１３のＱチャンネルの入力端子にA/D変換されたＱチャンネルの信号が正極性で入力される。従って、図３の右側の図に示されるように、図２の接続パターンと比較して、入力信号のＩチャンネルとＱチャンネルが＋π／２ラジアンずつオフセットされて復調装置１３に入力される。

図４の接続パターンでは、チューナ１１のＩチャンネルの出力端子とA/D変換器１２−１とが正極性で接続され、チューナ１１のＱチャンネルの出力端子とA/D変換器１２−２とが逆極性で接続されており、復調装置１３のＩチャンネルの入力端子にA/D変換されたＩチャンネルの信号が正極性で入力され、復調装置１３のＱチャンネルの入力端子にA/D変換されたＱチャンネルの信号が逆極性で入力される。従って、図４の右側の図に示されるように、図２の接続パターンと比較して、入力信号のＩチャンネルとＱチャンネルが−π／２ラジアンずつオフセットされて復調装置１３に入力される。

図５の接続パターンでは、チューナ１１のＩチャンネルの出力端子とA/D変換器１２−２とが正極性で接続され、チューナ１１のＱチャンネルの出力端子とA/D変換器１２−１とが逆極性で接続されており、復調装置１３のＩチャンネルの入力端子にA/D変換されたＱチャンネルの信号が逆極性で入力され、復調装置１３のＱチャンネルの入力端子にA/D変換されたＩチャンネルの信号が正極性で入力される。従って、図５の右側の図に示されるように、基本パターンと比較して、入力信号のＩチャンネルとＱチャンネルが−π／２ラジアンずつオフセットされて復調装置１３に入力される。

図６の接続パターンでは、チューナ１１のＩチャンネルの出力端子とA/D変換器１２−２とが逆極性で接続され、チューナ１１のＱチャンネルの出力端子とA/D変換器１２−１とが正極性で接続されており、復調装置１３のＩチャンネルの入力端子にA/D変換されたＱチャンネルの信号が正極性で入力され、復調装置１３のＱチャンネルの入力端子にA/D変換されたＩチャンネルの信号が逆極性で入力される。従って、図６の右側の図に示されるように、基本パターンと比較して、入力信号のＩチャンネルとＱチャンネルが＋π／２ラジアンずつオフセットされて復調装置１３に入力される。

図５および図６の接続パターンにおいては、基本パターンと比較して、復調装置１３に入力される入力信号の位相回転量に差異があるのみで、チャンネルの反転は発生していない。従って、位相制御を適切に行うことにより、正常に入力信号の復調を行うことができる。

一方、図２乃至図４の接続パターンにおいては、復調装置１３に入力される入力信号のチャンネルが反転しており、位相制御のみでは、入力信号の復調を正常に行うことはできない。

加えて、送受信時に行われるアップコンバートまたはダウンコンバート処理により、チューナ１１から出力される信号のＩチャンネルまたはＱチャンネルのいずれか一方または両方の極性が反転する場合がある。

そのため、従来、チューナ１１から出力される信号のＩチャンネルおよびＱチャンネルの極性を事前に把握し、復調装置１３に入力される入力信号のチャンネルが反転しないように、チューナ１１とA/D変換器１２−１およびA/D変換器１２−２の配線を決定したり、あるいは、チューナ１１から出力される信号のＩチャンネルおよびＱチャンネルの極性、および、チューナ１１とA/D変換器１２−１およびA/D変換器１２−２の配線から、復調装置１３に入力される入力信号のチャンネルの反転を事前に把握し、復調装置１３の外部設定を変更するなどして、入力信号のチャンネルを入れ替えて処理したりすることが行われていた。

しかし、チューナの種類は様々であり、特性も各々異なる。また、送受信間の通信系内に複数の事業者が介在し、アップコンバートおよびダウンコンバートの処理による各チャンネルの極性の反転の有無を事前に把握することが困難な場合がある。そのような場合、従来、例えば、復調装置１３のユーザが、前段の処理系からの入力信号を監視し、復調装置１３の同期捕捉結果を確認しながら、必要に応じて、入力信号のチャンネルを入れ替えて処理するように、復調装置１３の外部設定を変更することが行われていた。しかしながら、これはユーザにとっては大変煩わしい作業である。

そこで、この煩わしさを解消するために、入力信号のチャンネルが反転している場合に、自動的にＩチャンネルおよびＱチャンネルのうちいずれか一方の信号の極性を反転させる技術が提案されている（例えば、特許文献１参照）。

図７は、図１乃至図６の復調装置１３に、特許文献１に記載の発明を適用した復調装置を用いた例を示している。図７の復調装置１３は、入力信号のチャンネルの極性の制御を行うチャンネル制御回路４１、入力信号のフレーム同期制御を行うフレーム同期回路４２、入力信号の位相同期制御を行う位相同期回路４３、および、入力信号の誤り訂正復号を行う誤り訂正復号回路４４により構成される。

例えば、衛星放送の標準伝送規格であるDVB-S.2規格等では、復調処理において、誤り訂正復号が行われるが、復調装置１３においては、チャンネル制御回路４１が、誤り訂正復号回路４４のビタビ復号によるフレーム同期状態を監視し、所定の時間非同期の状態を検出した場合、ＩチャンネルおよびＱチャンネルの位相をπ／４単位で調整したり、Ｉチャンネルの極性のみを反転したりする。これにより、入力信号のチャンネルが反転していても、自動的に入力信号のＩチャンネルの極性が反転され、正しく復調が行われるようになる。

特開平５−１６０８６３号公報

しかしながら、図７の復調装置１３では、復調処理の最後段の誤り訂正符号回路４４の同期状態に基づいて入力信号のチャンネルの極性の制御が行われるため、正しく復調が行われるようになるまでに時間がかかってしまう。

本発明は、このような状況に鑑みてなされたものであり、入力信号のチャンネルが反転している場合に、より迅速に入力信号の復調を正しく行うことができるようにするものである。

本発明の第一側面の復調装置は、ＩチャンネルとＱチャンネルの２つの信号に分離された入力信号を復調する復調装置において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関検出手段と、前記既知系列と前記既知系列に対応する前記受信系列との相関が負の相関である場合、前記入力信号のチャンネルを入れ替えるチャンネル制御手段とを備える。

前記チャンネル制御手段には、前記入力信号のチャンネルを入れ替えた後、所定の時間内に前記入力信号に対するフレーム同期が確立しない場合、前記入力信号のチャンネルを再度入れ替えさせることができる。

前記相関値の大きさに基づいて、前記相関値の信頼度を判定する信頼度判定手段をさらに設け、前記チャンネル制御手段には、前記相関値の信頼度が十分でないと判定された場合、前記入力信号に対する復号同期の結果に基づいて、前記チャンネルの入れ替えを行わせることができる。

前記既知系列は、π／２シフトBPSK（Binary Phase Shift Keying）により変調され前記入力信号に挿入されるようにすることができる。

前記相関値の偏角の大きさに基づいて、前記相関値の信頼度を判定する信頼度判定手段をさらに設け、前記チャンネル制御手段には、前記相関値の信頼度が十分でないと判定された場合、前記入力信号に対する復号同期の結果に基づいて、前記チャンネルの入れ替えを行わせることができる。

本発明の一側面の復調方法は、ＩチャンネルとＱチャンネルの２つの信号に分離された入力信号を復調する復調装置の復調方法において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出し、前記既知系列と前記既知系列に対応する前記受信系列との相関が負の相関である場合、前記入力信号のチャンネルを入れ替えるステップを含む。

本発明の一側面においては、入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値が算出され、前記既知系列と前記既知系列に対応する前記受信系列との相関が負の相関である場合、前記入力信号のチャンネルを入れ替えられる。

本発明の一側面によれば、入力信号のチャンネルの反転を修正することができる。特に、本発明の一側面によれば、入力信号のチャンネルが反転している場合に、より迅速に入力信号の復調を正しく行うことができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

本発明の一側面の復調装置（例えば、図８の復調装置１１３）は、第１に、ＩチャンネルとＱチャンネルの２つの信号に分離された入力信号を復調する復調装置において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関検出手段（例えば、図８の相関器１５２）と、前記既知系列と前記既知系列に対応する前記受信系列との相関が負の相関である場合、前記入力信号のチャンネルを入れ替えるチャンネル制御手段（例えば、図８のチャンネル制御部１３２）とを備える。

本発明の一側面の復調装置は、第２に、前記相関値の大きさに基づいて、前記相関値の信頼度を判定する信頼度判定手段（例えば、図８の信頼度判定部１３１）をさらに備え、前記チャンネル制御手段には、前記相関値の信頼度が十分でないと判定された場合、前記入力信号に対する復号同期の結果に基づいて、前記チャンネルの入れ替えを行わせることができる。

本発明の一側面の復調装置は、第３に、前記相関値の偏角の大きさに基づいて、前記相関値の信頼度を判定する信頼度判定手段（例えば、図８の信頼度判定部１３１）をさらに備え、前記チャンネル制御手段には、前記相関値の信頼度が十分でないと判定された場合、前記入力信号に対する復号同期の結果に基づいて、前記チャンネルの入れ替えを行わせることができる。

本発明の一側面の復調方法は、ＩチャンネルとＱチャンネルの２つの信号に分離された入力信号を復調する復調装置の復調方法において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出し（例えば、図１０のステップＳ２）、前記既知系列と前記既知系列に対応する前記受信系列との相関が負の相関である場合、前記入力信号のチャンネルを入れ替える（例えば、図１９のステップＳ２１およびＳ２２）ステップを含む。

以下、図面を参照して本発明を適用した実施の形態について説明する。

図８は、本発明を適用した受信システムの一実施の形態を示すブロック図である。図８の受信システム１０１は、例えば、DVB-S.2規格に準拠した放送信号（以下、入力信号とも称する）を受信し、復調するシステムである。

DVB-S.2規格とは、ETSI（欧州電気通信標準化機構）により標準規格化され、利用されているDVB-S規格の上位に相当する規格である。DVB-S.2規格は、DVB-S規格と比較して、多値位相変調やLDPC（Low Density Parity Check）符号などの導入により、単位周波数当たりの周波数利用効率の改善およびC/N比（Carrier to Noise ratio）の改善が図られている。また、低C/N比でも同期性能を確保するために、物理層の伝送情報を伝送するPL（フィジカルレイヤ）ヘッダや同期パイロット信号が規格として導入されている。

DVB-S.2規格において、PLヘッダおよび同期パイロット信号は、π／2シフトBPSK（Binary Phase Shift Keying）により変調されて送信される。図９は、π／２シフトBPSKにおける各シンボルの複素平面上でのマッピングパターンを示している。図９の左側は、奇数番目のシンボルのマッピングパターンを示しており、右側は、偶数番目のシンボルのマッピングパターンを示している。すなわち、複素平面上において、奇数番目のシンボルは、値が０の場合、偏角がπ／４の点にマッピングされ、値が１の場合、偏角が５π／４の点にマッピングされ、偶数番目のシンボルは、値が０の場合、偏角が３π／４の点にマッピングされ、値が１の場合、偏角が７π／４の点にマッピングされる。従って、隣接するシンボル間の位相差は、±π／２に限定される。

図８に戻り、受信システム１０１は、チューナ１１１、A/D変換器１１２−１，１１２−２、および、復調装置１１３を含むように構成される。

チューナ１１１は、DVB-S.2規格に準拠した入力信号を受信し、受信した入力信号をＩチャンネルとＱチャンネルの２つの信号に分離し、A/D変換器１１２−１，１１２−２に供給する。なお、以下、Ｉチャンネルの信号をＩチャンネル信号とも称し、Ｑチャンネルの信号をＱチャンネル信号とも称する。

A/D変換器１１２−１，１１２−２は、入力されたＩチャンネル信号またはＱチャンネル信号をアナログの信号からデジタルの信号にA/D変換し、変換した信号を復調装置１１３のチャンネル制御回路１２１に供給する。なお、A/D変換器１１２−１，１１２−２に入力される信号のチャンネルおよび極性は、図１乃至図６を参照して上述したように、チューナ１１１とA/D変換器１１２−１，１１２−２との間の接続等に依存する。

復調装置１１２は、チャンネル制御回路１２１、フレーム同期回路１２２、位相同期回路１２３、および、誤り訂正復号回路１２４を含むように構成される。

チャンネル制御回路１２１は、図１９などを参照して後述するように、出力端子１２１Ａおよび１２１Ｂを介して後段のフレーム同期回路１２２に出力する信号のＩチャンネルとＱチャンネルの位相が正しい関係になるように、すなわち、Ｉチャンネルに対してＱチャンネルの位相がπ／２遅れた関係になるように、A/D変換器１１２−１，１１２−２から入力される入力信号のチャンネルを入れ替えて、フレーム同期回路１２２に供給する。

チャンネル制御回路１２１は、信頼度判定部１３１およびチャンネル制御部１３２を含むように構成される。

信頼度判定部１３１は、図２２などを参照して後述するように、相関器１５２から供給される相関値の信頼度を判定し、判定結果をチャンネル制御部１３２に通知する。

チャンネル制御部１３２は、図１９などを参照して後述するように、相関値、相関値の信頼度の判定結果、または、同期判定回路１６２から通知されるフレーム同期状態、または、誤り訂正復号回路１２４から通知される誤り訂正処理による復号同期の状態に基づいて、必要に応じて、A/D変換器１１２−１，１１２−２から入力される入力信号のチャンネルを入れ替えて、フレーム同期回路１２２に供給する。

ここで、入力信号のチャンネルを入れ替えるとは、出力端子１２１Ａから出力される信号と出力端子１２１Ｂから出力される信号の位相の関係を反転させることをいう。例えば、入力信号のチャンネルを入れ替える方法としては、セレクタなどにより、出力端子１２１Ａと出力端子１２１Ｂから出力される信号を入れ替える方法や、インバータなどにより、出力端子１２１Ａおよび出力端子１２１Ｂから出力される信号のうちいずれか一方の極性を反転し位相を反転させる方法などが考えられる。

フレーム同期回路１２２は、入力信号に対してフレーム単位の同期制御を行う。また、フレーム同期回路１２２は、チャンネル制御回路１２１から供給された入力信号を、そのまま位相同期回路１２３に供給する。フレーム同期回路１２２は、相関検出部１４１および同期判定部１４２を含むように構成される。また、相関検出部１４１は、遅延検波器１５１および相関器１５２を含むように構成される。さらに、同期判定部１４２は、ピーク検出回路１６１および同期判定回路１６２を含むように構成される。

遅延検波器１５１は、入力信号の複素シンボル列（以下、受信系列とも称する）に対して、現在のシンボルと１つ前のシンボルの複素共役との複素乗算を行うことにより遅延検波を行い、遅延検波により得られた値（以下、受信遅延検波値とも称する）を相関器１５２に出力する。

相関器１５２は、図１０などを参照して後述するように、受信遅延検波値のシンボル列（以下、受信遅延検波系列とも称する）と、PLヘッダの一部や同期パイロット信号など、入力信号に周期的に挿入されている既知の値のシンボル列（以下、既知系列とも称する）の正しい遅延検波値（以下、既知遅延検波値とも称する）のシンボル列（以下、既知遅延検波系列とも称する）との相関をとり、その結果得られた相関値を、チャンネル制御回路１２１および同期判定部１４２のピーク検出回路１６１に供給する。

なお、以下、相関器１５２が、入力信号の各ヘッダの先頭に挿入されているPLヘッダのSOF（Start Of Frame）を既知系列として、その既知系列に対応する既知遅検波系列と受信遅延検波系列との間の相関値を算出するものとして説明する。

ピーク検出回路１６１は、フレーム周期で現れる相関値のピーク値およびそのタイミング（以下、ピークタイミングとも称する）を検出し、検出したピーク値およびピークタイミングを示す信号を同期判定回路１６２に供給する。

同期判定回路１６２は、ピーク検出回路１６１により検出された相関値のピーク値およびピークタイミングに基づいて、入力信号に対してフレーム単位の同期をとる。同期判定回路１６２は、フレーム同期の状態、および、相関値のピークタイミングを示す信号をチャンネル制御回路１２１に供給する。また、同期判定回路１６２は、フレーム同期の状態、および、入力信号の各フレームの先頭位置などを示す信号を位相同期回路１２３に供給する。

位相同期回路１２３は、入力信号の各シンボルの位相誤差を補正し、誤り訂正復号回路１２４に供給する。

誤り訂正復号回路１２４は、入力信号に対して、LDPCおよびBCH復号、あるいは、ビタビ復号およびリードソロモン復号等の誤り訂正処理（FEC（Forward Error Correction））等を施し、その結果得られるTS（トランスポートストリーム）パケットを後段の装置に出力する。また、誤り訂正復号回路１２４は、誤り訂正復号処理による復号同期の状態を示す信号をチャンネル制御回路１２１に供給する。

なお、A/D変換器１１２−1，１１２−２を復調装置１１３に含めるようにすることも可能である。

次に、図１０を参照して、フレーム同期回路１２２により実行されるフレーム同期処理について説明する。

ステップＳ１において、遅延検波器１５１は、遅延検波を行う。具体的には、遅延検波器１５１は、入力信号に対して、現在のシンボルと１シンボル前の遅延シンボルの複素共役との複素乗算を行うことにより遅延検波を行い、遅延検波により得られた受信遅延検波値を相関器１５２に供給する。

ステップＳ２において、相関器１５２は、相関値を算出する。具体的には、相関器１５２は、受信遅延検波系列と、既知遅延検波系列との相関を表す相関値を、以下の式（１）に基づいて算出する。

なお、Ｋは、入力信号のフレームの先頭ごとに挿入されている既知系列のシンボル数から１を引いた値である。また、d_iは、相関器１５２に入力されている受信遅延検波系列のi番目の値を表す。

相関器１５２は、算出した相関値を、チャンネル制御回路１２１およびピーク検出回路１６１に供給する。

ここで、入力信号のチャンネルが反転していない場合と反転している場合の相関値の違いについて考える。

まず、入力信号のチャンネルが反転していない場合について考える。説明を簡単にするために、入力信号に挿入されている既知系列の値が００１１であるとした場合、この既知系列に対応する既知遅延検波系列の値は、j，j，jとなる。

図１１は、入力信号のチャンネルが反転していない場合に、入力信号に挿入されている既知系列を受信したときの複素平面上の受信点を示している。既知系列の先頭のシンボルをシンボルＡ１、２番目のシンボルをシンボルＢ１、３番目のシンボルをシンボルＣ１、４番目のシンボルをシンボルＤ１とした場合、シンボルＡ１，Ｂ１，Ｃ１，Ｄ１に対応する受信系列の複素平面上の受信点は、それぞれ
点Ａ１Ｎ(cos(π/4＋Δθ)，jsin(π/4＋Δθ))，
点Ｂ１Ｎ(−sin(π/4＋2Δθ)，jcos(π/4＋2Δθ))，
点Ｃ１Ｎ(−cos(π/4＋3Δθ)，−jsin(π/4＋3Δθ))，
点Ｄ１Ｎ(sin(π/4＋4Δθ)，−jcos(π/4＋4Δθ))
となる。なお、Δθは、周波数誤差により生じる１シンボルあたりの位相の回転角を示している。

この場合、既知系列に対応する受信系列の各隣接シンボル間の遅延検波値（受信遅延検波値）は、Ｂ１Ｎ・Ａ１Ｎ^*＝Ｃ１Ｎ・Ｂ１Ｎ^*＝Ｄ１Ｎ・Ｃ１Ｎ^*＝e^j(π/2+Δθ)となり、図１２に示されるように、既知系列の遅延検波値（既知遅延検波値）に対して、＋Δθだけ位相が回転する。そして、既知遅延検波系列と既知系列に対応する受信遅延検波系列との相関値、すなわち、ピークタイミングにおける相関値は、上述した式（１）に基づいて、以下の式（２）により表される。

相関値＝e^j(π/2+Δθ)＋e^j(π/2+Δθ)＋e^j(π/2+Δθ)
＝3e^j(π/2+Δθ)
＝3(cos(π/2＋Δθ)＋jsin(π/2＋Δθ)） ・・・（２）

このように、入力信号のチャンネルが反転していない場合、図１２および図１３に示されるように、既知系列に対応する受信遅延検波値と既知遅延検波値とは、Δθの値が小さくなるほど同じ位相に近づき、正の相関が強くなる。

また、理想的な受信環境において、ピークタイミングにおける相関値はKe^j(π/2+Δθ)（Ｋは、式（１）と同様に既知系列のシンボル数から１を引いた値）となり、図１４に示されるように、Q軸の正方向に対して＋Δθの角度を持って表現することができる。

次に、入力信号のチャンネルが反転している場合について考える。

入力信号のチャンネルが反転している場合、入力信号のチャンネルが反転していない場合と比較して、周波数誤差により生じる１シンボルあたりの位相の回転角の回転方向が逆方向になる。従って、上述した値が００１１の既知系列のシンボル列Ａ１，Ｂ１，Ｃ１，Ｄ１を受信したときの複素平面上の受信点は、図１５に示されるように、それぞれ
点Ａ１Ｒ(cos(π/4−Δθ)，jsin(π/4−Δθ))，
点Ｂ１Ｒ(sin(π/4−2Δθ)，−jcos(π/4−2Δθ))，
点Ｃ１Ｒ(−cos(π/4−3Δθ)，−jsin(π/4−3Δθ))，
点Ｄ１Ｒ(−sin(π/4−4Δθ)，jcos(π/4−4Δθ))
となる。

この場合、既知系列に対応する受信系列の受信遅延検波値は、Ｂ１Ｒ・Ａ１Ｒ^*＝Ｃ１Ｒ・Ｂ１Ｒ^*＝Ｄ１Ｒ・Ｃ１Ｒ^*＝e^{j(-π/2-Δθ)}となり、図１６に示されるように、既知系列の既知遅延検波値に対して、π−Δθだけ位相が回転する。そして、既知遅延検波系列と既知系列に対応する受信遅延検波系列との相関値は、上述した式（１）に基づいて、以下の式（３）により表される。

相関値＝e^{j(-π/2-Δθ)}＋e^{j(-π/2-Δθ)}＋e^{j(-π/2-Δθ)}
＝3e^{j(-π/2-Δθ)}
＝3(cos（−π/2−Δθ)＋jsin(−π/2−Δθ)） ・・・（３）

このように、入力信号のチャンネルが反転している場合、図１６および図１７に示されるように、既知遅延検波値と既知系列に対応する受信遅延検波値とは、Δθの値が小さくなるほど逆位相に近づき、負の相関が強くなる。

また、理想的な受信環境において、ピークタイミングにおける相関値はKe^{j(-π/2-Δθ)}となり、図１８に示されるように、Q軸の負方向に対して−Δθの角度を持って表現することができる。

図１０に戻り、ステップＳ３において、ピーク検出回路１６１は、相関値のピークを検出する。具体的には、ピーク検出回路１６１は、フレーム周期で現れる相関値のピーク値およびそのピークタイミングを検出し、検出したピーク値およびピークタイミングを示す信号を同期判定回路１６２に供給する。

ステップＳ４において、同期判定回路１６２は、フレーム同期判定を行う。例えば、同期判定回路１６２は、所定の閾値以上の相関値のピーク値が所定のフレーム周期で現れる状態が所定の期間継続した場合、フレーム同期が確立したと判定する。同期判定回路１６２は、フレーム同期の状態、すなわち、フレーム同期の確立の有無を示す信号をチャンネル制御回路１２１および位相同期回路１２３に供給する。また、同期判定回路１６２は、フレーム同期が確立している場合、入力信号の各フレームの先頭位置などを示す信号を位相同期回路１２３に供給する。さらに、同期判定回路１６２は、相関値のピークタイミングを示す信号をチャンネル制御回路１２１に供給する。

その後、処理はステップＳ１に戻り、ステップＳ１乃至Ｓ４の処理が繰り返し実行される。

次に、図１９のフローチャートを参照して、図１０のフレーム同期処理に対応して、チャンネル制御回路１２１により実行されるチャンネル制御処理の第１の実施の形態について説明する。

ステップＳ２１において、チャンネル制御部１３２は、相関値の虚部の値が０以上であるかを判定する。図１４を参照して上述したように、入力信号のチャンネルが反転していない場合、理想的な受信環境において、ピークタイミングにおける相関値はKe^j(π/2+Δθ)となる。一方、図１８を参照して上述したように、入力信号のチャンネルが反転している場合、理想的な受信環境において、ピークタイミングにおける相関値はKe^{j(-π/2-Δθ)}となる。従って、入力信号のチャンネルが反転していない場合、Δθが±π／２の範囲内であるとき、図２０の左側の図の斜線部分に示されるように、ピークタイミングにおける相関値の虚部の値は正となり、既知遅延検波系列と既知系列に対応する受信遅延検波系列との相関は正の相関となる。一方、入力信号のチャンネルが反転している場合、Δθが±π／２の範囲内であるとき、図２０の右側の図の斜線部分に示されるように、ピークタイミングにおける相関値の虚部の値は負となり、既知遅延検波系列と既知系列に対応する受信遅延検波系列の相関は負の相関となる。

チャンネル制御部１３２は、この性質を利用して、ピークタイミングにおける相関値の虚部の値が０未満である場合、Δθが±π／２の範囲内という条件下で、入力信号のチャンネルが反転していると判定し、処理はステップＳ２２に進む。

ステップＳ２２において、チャンネル制御部１３２は、入力信号のチャンネルを入れ替え、チャンネル制御処理は終了する。そして、チャンネルを入れ替えた入力信号に対して、後段の復調処理が行われる。

一方、ステップＳ２１において、チャンネル制御部１３２は、ピークタイミングにおける相関値の虚部の値が０以上である場合、Δθが±π／２の範囲内という条件下で、入力信号のチャンネルが反転していないと判定し、入力信号のチャンネルを入れ替えずに、チャンネル制御処理は終了する。そして、そのまま、後段の復調処理が継続される。

これにより、入力信号のチャンネルが反転している場合、図７の復調装置１３のように、誤り訂正処理による復号同期の結果を待たずに、フレーム同期の途中の演算結果である相関値に基づいて、入力信号のチャンネルの入れ替えを制御することができ、より迅速に入力信号の復調を正しく行うことができる。

また、送受信間でアップコンバートおよびダウンコンバートの処理による各チャンネルの極性の反転の有無を事前に把握し、入力信号のチャンネルが反転しないように、チューナ１１１とA/D変換器１１２−１，１１２−２との接続を合わせておかなくても、自動的に入力信号のチャンネルの反転を修正することができ、常に正しく、かつ、より高速に変調前のデータを復元することができる。

さらに、相関値の虚部の値が０以上であるか否かは、例えば、相関値の最上位ビットが０または１であるかにより判定することができるので、簡単な回路構成によりこの判定処理を実現することができ、回路を小型化することができる。

次に、図２１のフローチャートを参照して、図１０のフレーム同期処理に対応して、チャンネル制御回路１２１により実行されるチャンネル制御処理の第２の実施の形態について説明する。

ステップＳ４１において、チャンネル制御部１３２は、同期判定回路１６２からの信号に基づいて、フレーム同期が確立したかを判定する。フレーム同期が確立していないと判定された場合、処理はステップＳ４２に進む。

ステップＳ４２において、チャンネル制御部１３２は、所定の時間が経過したかを判定する。所定の時間が経過していないと判定された場合、すなわち、フレーム同期が確立しない状態がまだ所定の時間経過していない場合、処理はステップＳ４１に戻り、ステップＳ４１において、フレーム同期が確立したと判定されるか、ステップＳ４２において、所定の時間が経過したと判定されるまで、ステップＳ４１およびＳ４２の処理が繰り返し実行される。

一方、ステップＳ４２において、所定の時間経過したと判定された場合、すなわち、フレーム同期が確立しない状態が所定の時間経過した場合、処理はステップＳ４３に進む。

ステップＳ４３において、上述した図１９のステップＳ２２の処理と同様に、入力信号のチャンネルが入れ替えられる。その後、処理はステップＳ４１に戻り、ステップＳ４１において、フレーム同期が確立したと判定されるまで、ステップＳ４１乃至Ｓ４３の処理が繰り返し実行される。すなわち、フレーム同期が確立するまで、所定の時間毎に入力信号のチャンネルが入れ替えられる。

一方、ステップＳ４１において、フレーム同期が確立したと判定された場合、チャンネル制御処理は終了する。

これにより、入力信号のチャンネルが反転している場合、図７の復調装置１３のように、誤り訂正処理による復号同期の結果を待たずに、復号同期の前段のフレーム同期の結果に基づいて、入力信号のチャンネルの入れ替えを制御することができ、より迅速に入力信号の復調を正しく行うことができる。

次に、図２２のフローチャートを参照して、図１０のフレーム同期処理に対応して、チャンネル制御回路１２１により実行されるチャンネル制御処理の第３の実施の形態について説明する。

ステップＳ６１において、信頼度判定部１３１は、相関値の電力が所定の閾値以上であるかを判定する。相関値の電力は、相関値の絶対値が大きくなるほど大きくなり、ピークタイミングにおける相関値は、理想的にはK²となる。逆に、相関値の電力が大きいほど、相関値の絶対値が大きくなり、すなわち、受信遅延検波系列と既知遅延検波系列との相関関係が強く現れており、相関値の信頼度は高いと言える。信頼度判定部１３１は、相関値の電力が所定の閾値以上であると判定した場合、相関値の信頼度が十分に高いことをチャンネル制御部１３２に通知し、処理はステップＳ６２に進む。

ステップＳ６２およびＳ６２の処理は、上述した図１９のステップＳ２１およびＳ２２と同様の処理であり、相関値の虚部の値に基づいて、入力信号のチャンネルの入れ替えの制御が行われ、チャンネル制御処理は終了する。

一方、ステップＳ６１において、信頼度判定部１３１は、相関値の電力が所定の閾値未満であると判定された場合、相関値の信頼度が低いことをチャンネル制御部１３２に通知し、処理はステップＳ６４に進む。

ステップＳ６４において、チャンネル制御部１３２は、誤り訂正復号回路１２４からの信号に基づいて、復号同期が確立したかを判定する。復号同期が確立していないと判定された場合、処理はステップＳ６５に進む。

ステップＳ６５において、チャンネル制御部１３２は、所定の時間が経過したかを判定する。所定の時間が経過していないと判定された場合、すなわち、復号同期が確立しない状態がまだ所定の時間経過していない場合、処理はステップＳ６４に戻り、ステップＳ６４において、復号同期が確立したと判定されるか、ステップＳ６５において、所定の時間が経過したと判定されるまで、ステップＳ６４およびＳ６５の処理が繰り返し実行される。

一方、ステップＳ６５において、所定の時間が経過したと判定された場合、すなわち、復号同期が確立しない状態が所定の時間経過した場合、処理はステップＳ６６に進む。

ステップＳ６６において、上述した図１６のステップＳ２２の処理と同様に、入力信号のチャンネルが入れ替えられる。その後、処理はステップＳ６４に戻り、ステップＳ６４において、復号同期が確立したと判定されるまで、ステップＳ６４乃至Ｓ６６の処理が繰り返し実行される。すなわち、復号同期が確立するまで、所定の時間毎に入力信号のチャンネルが入れ替えられる。

一方、ステップＳ６４において、復号同期が確立したと判定された場合、チャンネル制御処理は終了する。

このように、チャンネル制御処理の第３の実施の形態においては、相関値の電力が大きく、相関値の信頼性が高いと判定された場合、相関値に基づいて、入力信号のチャンネルの入れ替えが制御され、相関値の電力が小さく、相関値の信頼性が低いと判定された場合、相関値を用いずに、後段の復号同期の状態に基づいて、入力信号のチャンネルの入れ替えが制御される。これにより、より高い精度で入力信号のチャンネルの入れ替えを行うことができる。

なお、ステップＳ６４乃至Ｓ６６において、図２１のステップＳ４１乃至Ｓ４３と同様の処理を行うようにしてもよい。すなわち、フレーム同期の状態に基づいて、入力信号のチャンネルの入れ替えを制御するようにしてもよい。

また、相関値の電力ではなく、直接相関値の大きさに基づいて、相関値の信頼度を判定するようにしてもよい。

次に、図２３のフローチャートを参照して、図１０のフレーム同期処理に対応して、チャンネル制御回路１２１により実行されるチャンネル制御処理の第４の実施の形態について説明する。

図２３の処理は、図２２のステップＳ６１に対応するステップＳ８１の処理のみが異なり、その他の処理は図２２の処理と同様である。

すなわち、ステップＳ８１において、信頼度判定部１３１は、相関値の偏角が所定の範囲内であるかを判定する。具体的には、信頼度判定部１３１は、相関値の偏角を−πからπの範囲内で表した場合、相関値の偏角が以下の式（４）の条件を満たす場合、すなわち、相関値の偏角が図２４の斜線で示される範囲内である場合、相関値の偏角が所定の範囲内であると判定し、相関値の信頼度が十分高いことをチャンネル制御部１３２に通知し、処理はステップＳ８２に進み、ステップＳ８２以降の処理が実行される。

α≦｜相関値の偏角｜≦π−α ・・・（４）

すなわち、例えば、Δθの値が小さくかつバラツキが小さく、相関値の偏角が±π／２に近い場合、相関値の信頼性が高いと判定され、相関値の虚部の値に基づいて、入力信号のチャンネルの入れ替えが制御される。

一方、ステップＳ８１において、信頼度判定部１３１は、相関値の偏角が式（４）の条件を満たさない場合、すなわち、相関値の偏角が図２４の斜線で示される範囲外である場合、相関値の偏角が所定の範囲外であると判定し、相関値の信頼度が低いことをチャンネル制御部１３２に通知し、処理はステップＳ８４に進み、ステップＳ８４以降の処理が実行される。

すなわち、例えば、Δθの値が大きかったり、バラツキが大きかったりして、相関値の偏角が０またはπに近い場合、相関値の信頼性が低いと判定され、相関値を用いずに、後段の復号同期の結果に基づいて、入力信号のチャンネルの入れ替えが制御される。これにより、より高い精度で入力信号のチャンネルの入れ替えを行うことができる。

なお、ステップＳ８４乃至Ｓ８６において、図２１のステップＳ４１乃至Ｓ４３と同様の処理を行うようにしてもよい。すなわち、フレーム同期の状態に基づいて、入力信号のチャンネルの入れ替えを制御するようにしてもよい。

次に、図２５のフローチャートを参照して、図１０のフレーム同期処理に対応して、チャンネル制御回路１２１により実行されるチャンネル制御処理の第５の実施の形態について説明する。

ステップＳ１０１およびＳ１０２において、上述した図１９のステップＳ２１およびＳ２２と同様の処理が実行される。すなわち、相関値の虚部の値に基づいて、入力信号のチャンネルの入れ替えが制御される。

その後、ステップＳ１０３乃至Ｓ１０５において、上述した図２２のステップＳ６４乃至Ｓ６６と同様の処理が行われる。すなわち、後段の復号同期の結果に基づいて、入力信号のチャンネルの入れ替えが制御される。

これにより、例えば、Δθが±π／２の範囲を超えていたり、相関値の信頼度が低く、相関値の虚部の値に基づいて、入力信号のチャンネルが誤って入れ替えられたとしても、復号同期の結果に基づいて、入力信号のチャンネルを元に戻すことができ、より高い精度で入力信号のチャンネルの入れ替えを行うことができる。

なお、ステップＳ１０３乃至Ｓ１０５において、図２１のステップＳ４１乃至Ｓ４３と同様の処理を行うようにしてもよい。すなわち、フレーム同期の状態に基づいて、入力信号のチャンネルの入れ替えを制御するようにしてもよい。

なお、相関値の算出方法は、上述した方法に限定されるものではなく、受信遅延検波系列と既知遅延検波系列の相関の方向および強さが現れる相関値を算出できる他の方法を採用することも可能である。

また、以上の説明では、入力信号のチャンネルの入れ替えを行うか否かの判定に、各遅延検波値に対する相関値を加算した値を用いる例を示したが、他にも、例えば、各遅延検波値に対する相関値の平均値を用いることも可能である。

さらに、ノイズや周波数誤差の影響などにより、既知遅延検波系列と既知系列に対応する受信遅延検波系列との相関値が必ずしもピーク値とならなくても、既知遅延検波系列と既知系列に対応する受信遅延検波系列との相関値の虚部の値に基づいて、入力信号のチャンネルが反転しているか否かを判定することは可能である。

本発明は、例えば、DVB-S.2規格により変調された信号を復調する復調装置、および、その復調装置を備える装置（例えば、衛星放送受信装置）に適用することができる。

また、本発明は、DVB-S.2規格以外にも、入力信号のチャンネルが反転していない場合と反転している場合とで、既知系列と受信系列との相関関係の違いが明確に現れる規格により変調された入力信号を復調する復調装置、および、その復調装置を備える装置に適用することができる。

上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。

図２６は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。

コンピュータにおいて、CPU（Central Processing Unit）２０１，ROM（Read Only Memory）２０２，RAM（Random Access Memory）２０３は、バス２０４により相互に接続されている。

バス２０４には、さらに、入出力インタフェース２０５が接続されている。入出力インタフェース２０５には、キーボード、マウス、マイクロホンなどよりなる入力部２０６、ディスプレイ、スピーカなどよりなる出力部２０７、ハードディスクや不揮発性のメモリなどよりなる記憶部２０８、ネットワークインタフェースなどよりなる通信部２０９、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア２１１を駆動するドライブ２１０が接続されている。

以上のように構成されるコンピュータでは、CPU２０１が、例えば、記憶部２０８に記憶されているプログラムを、入出力インタフェース２０５及びバス２０４を介して、RAM２０３にロードして実行することにより、上述した一連の処理が行われる。

コンピュータ（CPU２０１）が実行するプログラムは、例えば、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)等）、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア２１１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。

そして、プログラムは、リムーバブルメディア２１１をドライブ２１０に装着することにより、入出力インタフェース２０５を介して、記憶部２０８にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部２０９で受信し、記憶部２０８にインストールすることができる。その他、プログラムは、ROM２０２や記憶部２０８に、あらかじめインストールしておくことができる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。

また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

チューナとＡ／Ｄ変換器の第１の接続パターンを示す図である。 チューナとＡ／Ｄ変換器の第２の接続パターンを示す図である。 チューナとＡ／Ｄ変換器の第３の接続パターンを示す図である。 チューナとＡ／Ｄ変換器の第４の接続パターンを示す図である。 チューナとＡ／Ｄ変換器の第５の接続パターンを示す図である。 チューナとＡ／Ｄ変換器の第６の接続パターンを示す図である。 従来の復調装置の構成の例を示すブロック図である。 本発明を適用した復調装置の一実施の形態を示すブロック図である。 π／２シフトBPSKにおける各シンボルの複素平面上でのマッピングパターンを示す図である。 図８の復調装置により実行されるフレーム同期処理を説明するためのフォローチャートである。 入力信号のチャンネルが反転していない場合に、入力信号に挿入されている既知系列を受信したときの複素平面上の受信点を示す図である。 入力信号のチャンネルが反転していない場合の既知系列に対応する受信系列の受信遅延検波値と既知遅延検波値の関係を示す図である。 入力信号のチャンネルが反転していない場合の既知系列に対応する受信系列の受信遅延検波値と既知遅延検波値の関係を示す他の図である。 入力信号のチャンネルが反転していない場合のピークタイミングにおける相関値の位相を示す図である。 入力信号のチャンネルが反転している場合に、入力信号に挿入されている既知系列を受信したときの複素平面上の受信点を示す図である。 入力信号のチャンネルが反転している場合の既知系列に対応する受信系列の受信遅延検波値と既知遅延検波値の関係を示す図である。 入力信号のチャンネルが反転している場合の既知系列に対応する受信系列の受信遅延検波値と既知遅延検波値の関係を示す他の図である。 入力信号のチャンネルが反転している場合のピークタイミングにおける相関値の位相を示す図である。 図１０のフレーム同期処理に対応して実行されるチャンネル制御処理の第１の実施の形態を説明するためのフローチャートである。 図１９のステップＳ２１の判定処理を説明するための図である。 図１０のフレーム同期処理に対応して実行されるチャンネル制御処理の第２の実施の形態を説明するためのフローチャートである。 図１０のフレーム同期処理に対応して実行されるチャンネル制御処理の第３の実施の形態を説明するためのフローチャートである。 図１０のフレーム同期処理に対応して実行されるチャンネル制御処理の第４の実施の形態を説明するためのフローチャートである。 図２３のステップＳ６１の判定処理を説明するための図である。 図１０のフレーム同期処理に対応して実行されるチャンネル制御処理の第５の実施の形態を説明するためのフローチャートである。 パーソナルコンピュータの構成の例を示すブロック図である。

符号の説明

１１１ チューナ， １１２ Ａ／Ｄ変換器， １１３ 復調装置， １２１ チャンネル制御回路， １２２ フレーム同期回路， １２３ 位相同期回路， １２４ 誤り訂正復号回路， １３１ 信頼度判定部， １３２ チャンネル制御部， １４１ 相関検出部， １４２ 同期判定部， １５１ 遅延検波値， １５２ 相関器， １６１ ピーク検出回路， １６２ 同期判定回路

Claims (6)

1. ＩチャンネルとＱチャンネルの２つの信号に分離された入力信号を復調する復調装置において、
   前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関検出手段と、
   前記既知系列と前記既知系列に対応する前記受信系列との相関が負の相関である場合、前記入力信号のチャンネルを入れ替えるチャンネル制御手段と
   を含む復調装置。
2. 前記チャンネル制御手段は、前記入力信号のチャンネルを入れ替えた後、所定の時間内に前記入力信号に対するフレーム同期が確立しない場合、前記入力信号のチャンネルを再度入れ替える
   請求項１に記載の復調装置。
3. 前記相関値の大きさに基づいて、前記相関値の信頼度を判定する信頼度判定手段を
   さらに含み、
   前記チャンネル制御手段は、前記相関値の信頼度が十分でないと判定された場合、前記入力信号に対する復号同期の結果に基づいて、前記チャンネルの入れ替えを行う
   請求項１に記載の復調装置。
4. 前記既知系列は、π／２シフトBPSK（Binary Phase Shift Keying）により変調され前記入力信号に挿入される
   請求項１に記載の復調装置。
5. 前記相関値の偏角の大きさに基づいて、前記相関値の信頼度を判定する信頼度判定手段を
   さらに含み、
   前記チャンネル制御手段は、前記相関値の信頼度が十分でないと判定された場合、前記入力信号に対する復号同期の結果に基づいて、前記チャンネルの入れ替えを行う
   請求項４に記載の復調装置。
6. ＩチャンネルとＱチャンネルの２つの信号に分離された入力信号を復調する復調装置の復調方法において、
   前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出し、
   前記既知系列と前記既知系列に対応する前記受信系列との相関が負の相関である場合、前記入力信号のチャンネルを入れ替える
   ステップを含む復調方法。

Images