JP2022174840A - 復調器、無線機、検出方法、及び検出プログラム - Google Patents

Abstract

【課題】同期ワードの検出精度を向上する復調器、無線機、検出方法、及び検出プログラムを提供する。【解決手段】復調器１は、シンボルレートのｎ倍（ｎは２以上の整数）の周波数でサンプリングした受信データを、ビットデータに変換するビット変換部１１と、ビットデータをシンボルレートでデシメーションすることでｎ個のビット列を生成し、各ビット列と同期ワードとの間における誤りビット数を算出する相関部１２と、ｎ個のビット列のうちの１のビット列の誤りビット数が第１の閾値以下である場合、１のビット列と隣接する隣接ビット列の誤りビット数が、第１の閾値より大きい第２の閾値以下であるかを判定し、判定結果に応じて同期ワードを検出する検出部１３と、を備える。【選択図】図１

Description

本発明は復調器、無線機、判定方法、及び判定プログラムに関し、特に同期ワードを検出する技術に関する。

ＢＴＲ（Ｂｉｔ Ｔｉｍｉｎｇ Ｒｅｃｏｖｅｒｙ）と同期ワードとから構成されるプリアンブルパターンを受信する場合、受信フレームデータを十分長くバッファした後にタイミングリカバリが行われる。そして、ＡＦＣ（Ａｕｔｏ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ）処理や、同期検出処理が行われる。

ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）通信のように、限られた時間内により多くのデータを送受信する通信では、より少ないシンボル数でプリアンブルを検出することが望ましい。そして、無線システムにおいて同期状態をより低遅延で検出するためには、プリアンブルシンボルのみを用いた同期検出が望ましい。このような場合、後続のデータシンボルを利用したＡＦＣ等の処理を行うことができず、限られたシンボルでのＡＦＣや位相補正が必要となる。しかし、計算誤差の増加に伴って検出漏れや誤検出が増加するため、データを正常に復調できなくなるおそれがある。

なお、変復調技術としてＭＰＳＫ（Ｍｕｌｔｉ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）技術が知られている。特許文献１は、集積化可能なＭＰＳＫの復調回路に関する技術を開示している。

特開平０９－０５１３６１号公報

上記の通り、同期状態を低遅延で検出することが望まれている。本発明は、このような課題を解決するためになされたものであり、同期ワードの検出精度を向上する復調器、無線機、判定方法、及び判定プログラムを提供する。

本発明にかかる復調器は、
シンボルレートのｎ倍（ｎは２以上の整数）の周波数でサンプリングした受信データを、ビットデータに変換するビット変換部と、
前記ビットデータを前記シンボルレートでデシメーションすることでｎ個のビット列を生成し、各ビット列と同期ワードとの間における誤りビット数を算出する相関部と、
前記複数のビット列のうちの１のビット列の前記誤りビット数が第１の閾値以下である場合、前記１のビット列と隣接する隣接ビット列の前記誤りビット数が、前記第１の閾値より大きい第２の閾値以下であるかを判定し、判定結果に応じて前記同期ワードを検出する検出部と、
を備える。

本発明にかかる無線機は、上記復調器を備える。

本発明にかかる検出方法は、
コンピュータが、
シンボルレートのｎ倍（ｎは２以上の整数）の周波数でサンプリングした受信データを、ビットデータに変換し、
前記ビットデータを前記シンボルレートでデシメーションすることでｎ個のビット列を生成し、各ビット列と同期ワードとの間における誤りビット数を算出し、
前記複数のビット列のうちの１のビット列の前記誤りビット数が第１の閾値以下である場合、前記１のビット列と隣接する隣接ビット列の前記誤りビット数が、前記第１の閾値より大きい第２の閾値以下であるかを判定し、判定結果に応じて前記同期ワードを検出する。

本発明にかかる検出プログラムは、
コンピュータに、
シンボルレートのｎ倍（ｎは２以上の整数）の周波数でサンプリングした受信データを、ビットデータに変換する処理と、
前記ビットデータを前記シンボルレートでデシメーションすることでｎ個のビット列を生成し、各ビット列と同期ワードとの間における誤りビット数を算出する処理と、
前記複数のビット列のうちの１のビット列の前記誤りビット数が第１の閾値以下である場合、前記１のビット列と隣接する隣接ビット列の前記誤りビット数が、前記第１の閾値より大きい第２の閾値以下であるかを判定し、判定結果に応じて前記同期ワードを検出する処理と、
を実行させる。

本発明により、同期ワードの検出精度を向上する復調器、無線機、判定方法、及び判定プログラムを提供できる。

実施形態１にかかる復調器の構成を示すブロック図である。 実施形態２にかかる復調器の構成を示すブロック図である。 実施形態２にかかる同期ワード検出器の構成を示すブロック図である。 実施形態２にかかる受信データフレームのフォーマットを示す概略図である。 実施形態２にかかる位相差変換部の構成を示すブロック図である。 信号空間ダイヤグラムを例示する概略図である。 位相差データ列を例示する概略図である。 複数のビット列を例示する概略図である。 実施形態２にかかるＴＤＭＡスロットを例示する概略図である。 実施形態２にかかる検出方法の同期検出率を示す概略図である。 実施形態２にかかる検出方法の誤検出率を示す概略図である。

（実施形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１は、実施形態１にかかる復調器１の構成を示すブロック図である。復調器１は、無線機に備えられていてもよい。復調器１は、ネットワーク（不図示）と接続されており、ネットワークを介して受信データを受信し、復調を行う。復調器１は、受信データを差動復調してもよい。受信データには、フレーム同期のための同期ワードが含まれているものとする。

復調器１は、ビット変換部１１と、相関部１２と、検出部１３とを備えている。ビット変換部１１は、シンボルレートのｎ倍（ｎは２以上の整数）の周波数でサンプリングした受信データを、ビットデータに変換する。

なお、復調器１は、上記受信データを差動復調する位相差変換部（不図示）をさらに備えていてもよい。このような場合、ビット変換部１１は、差動復調されたデータをビットデータに変換する。差動変調を用いることにより、ＡＦＣ等の処理が不要となる。位相差変換部（不図示）は、受信データと、受信データをシンボル間隔で遅延させて複素共役をとったデータと、を複素乗算することで受信データを差動復調してもよい。

相関部１２は、ビットデータをシンボルレートでデシメーションすることでｎ個のビット列を生成する。ｎ個のビット列は、デシメーション点が互いに異なっている。そして、相関部１２は、各ビット列と同期ワードとの間における誤りビット数を算出する。

検出部１３は、ｎ個のビット列のうちの１のビット列の誤りビット数が第１の閾値以下である場合、隣接ビット列の誤りビット数が第２の閾値以下であるかを判定し、判定結果に応じて同期ワードを検出する。隣接ビット列は、上記１のビット列と隣接するビット列である。第２の閾値は、第１の閾値より大きいものとする。隣接ビット列は、デシメーション点において上記１のビット列と隣接している。換言すると、隣接ビット列のサンプリング点は、１のビット列のサンプリング点と隣接している。検出部１３は、１のビット列と隣接する２つのビット列の誤りビット数が第２の閾値以下であるかを判定してもよく、１のビット列と隣接する１つのビット列の誤りビット数が第２の閾値以下であるかを判定してもよい。

受信データがプリアンブルデータ及びユーザデータを含んでいる場合、復調器１は、プリアンブルデータから同期ワードを検出しなかった場合に省電力動作に移行してもよい。これにより、復調器１は、より少ない消費電力で同期ワードを検出できる。したがって、復調器１がバッテリを備える場合、運用時間を長くできる。検出部１３は、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）のスロット毎に同期ワードの検出を行ってもよい。

尚、復調器１は、図示しない構成としてプロセッサ、メモリ及び記憶装置を備える。また、当該記憶装置には、実施形態１にかかる判定方法の処理が実装されたコンピュータプログラムが記憶される。そして、当該プロセッサは、記憶装置からコンピュータプログラムを該メモリへ読み込ませ、当該コンピュータプログラムを実行する。これにより、該プロセッサは、ビット変換部１１、相関部１２、及び検出部１３の機能を実現する。または、ビット変換部１１、相関部１２、及び検出部１３は、それぞれが専用のハードウェアで実現されていてもよい。

実施形態１によると、隣接ビット列と同期ワードとの相関を考慮することにより同期ワードを検出する。したがって、実施形態１にかかる復調器は、同期ワードの検出精度を向上できる。

（実施形態２）
図２は、実施形態２にかかる復調器２０の構成を示すブロック図である。復調器２０は、上述した復調器１の具体例である。復調器２０は、無線機に備えられていてもよい。復調器２０は、アナログ受信器２１、直交復調器２２、帯域制限フィルタ２３、同期ワード検出器２５、周波数補正器２６、シンボルタイミング検出器２７、シンボル／ビット変換器２８、及びフレーム除去器２９を備える。

復調器２０は、アナログ受信器２１にてＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）を行い、直交復調器２２より出力されるＩＱデータをパケット単位で取り込み、帯域制限フィルタ２３に通す。そして、同期ワード検出器２５は、入ってくるＩＱデータ（以下、ＩＱデータ２４と称される）から基準となる同期ワードを検出する。

そして、復調器２０は、周波数補正器２６で周波数ずれ成分の抽出と補正を行う。周波数補正器２６は、例えば、複素乗算部（不図示）、位相変換部（不図示）、近似直線計算部（不図示）、及び周波数補正部（不図示）を備えていてもよい。複素乗算部（不図示）は、ＩＱデータを所定回数分掛け合わせ、ＩＱデータを１つの点に収束させる。位相変換部（不図示）は、収束したＩＱデータを位相情報に変換する。近似直線計算部（不図示）は、記憶装置に蓄積された位相情報群に対して、近似直線の傾きを最二乗法で計算する。周波数補正部（不図示）は、計算結果である傾きを周波数ずれ成分とし、ＩＱデータに対して補正を行う。

そして、復調器２０は、シンボルタイミング検出器２７にてシンボルタイミングでのデータを抽出し、シンボル／ビット変換器２８にてビットデータに変換し、フレーム除去器２９にて余分なフレームを除去し、ユーザデータ２１０として出力する。

図３は、同期ワード検出器２５の構成を示すブロック図である。同期ワード検出器２５は、位相差変換部２５１、ビット変換部２５２、ビット相関部２５３、及び同期検出部２５４を備えている。

位相差変換部２５１は、ＩＱデータと、シンボル間隔で遅延させる遅延回路を経由させて複素共役をとったＩＱデータと、を複素乗算することで位相差変換を行う。位相差変換部２５１は、位相差変換したデータ（位相差データとも称される）をビット変換部２５２に出力する。

ビット変換部２５２は、上述したビット変換部１１の具体例である。ビット変換部２５２は、位相差データをビットデータに変換する。

ビット相関部２５３は、上述した相関部１２の具体例である。ビット相関部２５３は、同期ワードビット分の長さのビット列を生成し、各ビット列と、理想的な同期ワードのビット列とのビット相関値をとり、誤りビット数を算出する。各ビット列は、上記ビットデータをシンボル間隔でデシメーションしたものである。

同期検出部２５４は、上述した検出部１３の具体例である。同期検出部２５４は、誤りビット数が許容誤りビット数（上述した第１の閾値に対応する）以下となるビット列が存在した場合、当該ビット列に隣接する隣接ビット列において誤りビット率が、許容誤りビット数＋α以下となるか否かを確認する。ここで、（許容誤りビット数＋α）は、上述した第２の閾値に対応している。同期検出部２５４は、条件を満たすビット列を出力する。

次に、復調器２０の動作を具体的に説明する。復調器２０は、バッテリを使用した無線機に備えられており、ＴＤＭＡの１スロット毎にプリアンブルを検出できなかった場合（つまり、同期ワードを検出できなかった場合）、省電力動作を行う。使用する変調方式は、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）とし、シンボルレートを１２ｋＨｚとする。ベースバンド信号のサンプリングレートは、シンボルレートの８倍とする。換言すると、サンプリングされたデータは、８倍にインターポレートされている。フィルタのロールオフ率は、０．５とする。

図４は、受信データフレームの概要を示す概略図である。無線フレームには、３ビットのガードシンボルと、８ビットのＢＴＲ（Ｂｉｔ Ｔｉｍｉｎｇ Ｒｅｃｏｖｅｒｙ）と、１６ビットのＵＷ（Ｕｎｉｑｕｉｅ Ｗｏｒｄ）と、２１３ビットのユーザデータとが含まれている。ＵＷは、同期ワードに対応しており、ユニークワードとも称される。

次に図５を参照して、同期ワード検出器２５の動作について説明する。図５は、同期ワード検出器２５に含まれる位相差変換部２５１の構成を示すブロック図である。まず、同期ワード検出器２５にＩＱデータ（Ｘ＝Ｉ＋Ｑｉ）が入力される。位相差変換部２５１は、ブロック２５１１、２５１２、及び２５１３の処理を行い、ＩＱデータを複素データ（位相差データ）に変換する。つまり、位相差変換部２５１は、ブロック２５１１でＩＱデータをシンボル間隔（例えば、サンプリング間隔の８倍）で遅延させ、ブロック２５１２で複素共役をとる。そして、位相差変換部２５１は、複素共役をとったデータとＩＱデータとをブロック２５１３で複素乗算し、位相差データを生成する。そして、ビット変換部２５２は、信号空間ダイヤグラム基づいて、位相差データをビットデータに変換する。図６は、ＱＰＳＫの信号空間ダイヤグラムを表している。

図７は、変換されたビットデータ（位相差データ列とも称される）を例示する概略図である。ＢＴＲ７～８は、ＢＴＲの７～８番目のビットを表している。ＵＷ１～ＵＷ８は、ＵＷの１～８番目のビットを表している。ＤＡＴＡ１～２は、ＤＡＴＡの１～２番目のビットを表している。

ＵＷ１－１～１－ｎは、いずれもＵＷ１を表しているが、それぞれ受信タイミング（サンプリングタイミング）が異なっている。サンプリングレートを８倍にしていることから、ＵＷ１に対応するビットが８個存在している。ＢＴＲ７～８、ＵＷ２～８、ＤＡＴＡ１～２についても同様である。

次に、ビット変換部２５２は、ビットデータ（位相差データ列）からシンボル間隔のビット列を複数生成する。つまり、ビット相関部２５３は、図７の位相差データ列をシンボル間隔でデシメーションする。図８は、シンボル間隔でデシメーションされた８個のビット列を表している。ビット列１は、ＢＴＲ７－１～８－１、ＵＷ１－１～１－８、ＤＡＴＡ１－１～２を含んでいる。ビット列２～８も同様である。

次に、ビット相関部２５３は、各ビット列と理想の同期ワードビットとの相関検出を行う。ビット相関部２５３は、例えば、同期するタイミングのビット列における誤りビット数を４（上述した第１の閾値に対応する）とし、上記ビット列と隣接するビット列における誤りビット数を７（上述した第２の閾値に対応する）として検出を行ってもよい。

１のデシメーション点、及び上記１のデシメーション点と隣接する隣接デシメーション点でのビット相関が検出条件を満たした場合、復調器２０は、同期検出したものとして受信処理を継続する。一方、ＴＤＭＡのスロット時間において規定のタイミングまでに同期を検出できなかった場合、復調器２０は、受信処理を停止し、省電力動作へ移行する。復調器２０は、スロット毎に上記動作を繰り返すものとする。

次に、実施形態２が奏する効果について詳細に説明する。復調器２０は、プリアンブルパターンの情報のみを使用することで、低遅延で同期検出を行うことができる。復調器２０は、図９に示す通り、ＴＤＭＡのスロット単位でより早く省電力処理に移行することができる。また、ビット相関をとる処理は、デシメーション点及び隣接デシメーション点において同様であるため適用が容易である。

また、復調器２０は、差動復調を行うためＡＦＣを行う必要がない。そして、復調器２０は、隣接ビット列でも、許容誤りビットを多くしてビット相関を検出するため、誤検出率を下げられる。復調器２０は、ＴＤＭＡで同期が確立された後、同期ワード検出にウインドウ処理を追加して検出する受信データを絞り、さらに誤検出を下げてもよい

復調器２０は、同期検出率に影響を与えることなく誤検出率を下げられる。発明者は、ベースバンド信号に対してガウスノイズを付加したものを用いて同期検出率の評価を行った。発明者は、Ｅｂ／Ｎｏ（Ｅｎｅｒｇｙ ｐｅｒ ｂｉｔ ｔｏ ｎｏｉｓｅ ｐｏｗｅｒ ｓｐｅｃｔｒａｌ ｄｅｎｓｉｔｙ ｒａｔｉｏ）は１０ｄＢ～４ｄＢとし、それぞれにおける同期検出率を、関連技術を適用した場合と、実施形態２を適用した場合とで比較した。

関連技術を適用した場合とは、受信データを溜め込んでタイミングを検出し、検出されたタイミングに基づきビット相関をとる方法である。また、実施形態２を適用する方法とは、上述の通り、隣接ビット列における誤りビット数を考慮するものである。また、発明者は、上述したガウスノイズのみを入力し、誤検出率を、関連技術を適用した場合と、実施形態２を適用した場合とで比較した。

評価結果を図１０及び図１１に示す。図１０は、関連技術を適用した場合の同期検出率と、実施形態２を適用した場合の同期検出率の比較結果を示している。Ｅｂ／Ｎｏが７ｄＢ～１０ｄＢまでの範囲では、同期検出率は、両者とも１００％である。また、Ｅｂ／Ｎｏが６ｄＢ以下となる範囲では、同期検出率には、僅かな差のみが生じており、大きな差は生じていない。

図１１は、関連技術を適用した場合の誤検出率と、実施形態２を適用した場合の誤検出率の比較結果を示している。実施形態２を適用した場合の誤検出率は、関連技術を適用した場合の誤検出率の半分以下に抑えられている。

実施形態２では、同期検出の判定を行うまでの時間をＴＤＭＡスロットに比べて短くすることで、ＴＤＭＡスロットの残りの時間を省電力時間とすることができる。誤検出率を下げることで、復調器２０は、さらに省電力性を向上できる。なぜならば、誤検出した場合には、１スロットの間受信処理を行う必要があるからである。発明者は、実施形態２にかかる検出方法の適用により、運用時間を８％程度低減できることを確認した。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、ＭＳＫ変調やＱＡＭ変調を行ったデータの復調器にも適用可能である。

１、２０ 復調器
１１ ビット変換部
１２ 相関部
１３ 検出部
２１ アナログ受信器
２２ 直交復調器
２３ 帯域制限フィルタ
２４ ＩＱデータ
２５ 同期ワード検出器
２５１ 位相差変換部
２５１１、２５１２、２５１３ ブロック
２５２ ビット変換部
２５３ ビット相関部
２５４ 同期検出部
２６ 周波数補正器
２７ シンボルタイミング検出器
２８ シンボル／ビット変換器
２９ フレーム除去器
２１０ ユーザデータ

Claims (9)

1. シンボルレートのｎ倍（ｎは２以上の整数）の周波数でサンプリングした受信データを、ビットデータに変換するビット変換部と、
   前記ビットデータを前記シンボルレートでデシメーションすることでｎ個のビット列を生成し、各ビット列と同期ワードとの間における誤りビット数を算出する相関部と、
   ｎ個のビット列のうちの１のビット列の前記誤りビット数が第１の閾値以下である場合、前記１のビット列と隣接する隣接ビット列の前記誤りビット数が、前記第１の閾値より大きい第２の閾値以下であるかを判定し、判定結果に応じて前記同期ワードを検出する検出部と、
   を備える復調器。
2. 前記受信データは、プリアンブルデータ及びユーザデータを含み、
   前記復調器は、
   前記プリアンブルデータから前記同期ワードを検出しなかった場合、省電力動作に移行する、
   請求項１に記載の復調器。
3. 前記検出部は、
   ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）のスロット毎に前記同期ワードを検出する、
   請求項２に記載の復調器。
4. 前記復調器は、
   前記受信データを差動復調する位相差変換部、
   をさらに備え、
   前記ビット変換部は、
   差動復調されたデータを前記ビットデータに変換する、
   請求項１から３のいずれか１項に記載の復調器。
5. 前記位相差変換部は、
   前記受信データと、前記受信データをシンボル間隔で遅延させて複素共役をとったデータと、を複素乗算することで、前記受信データを差動復調する、
   請求項４に記載の復調器。
6. 請求項１から５のいずれか１項に記載された復調器を備える無線機。
7. コンピュータが、
   シンボルレートのｎ倍（ｎは２以上の整数）の周波数でサンプリングした受信データを、ビットデータに変換し、
   前記ビットデータを前記シンボルレートでデシメーションすることでｎ個のビット列を生成し、各ビット列と同期ワードとの間における誤りビット数を算出し、
   ｎ個のビット列のうちの１のビット列の前記誤りビット数が第１の閾値以下である場合、前記１のビット列と隣接する隣接ビット列の前記誤りビット数が、前記第１の閾値より大きい第２の閾値以下であるかを判定し、判定結果に応じて前記同期ワードを検出する、
   検出方法。
8. 前記受信データは、プリアンブルデータ及びユーザデータを含み、
   前記プリアンブルデータから前記同期ワードを検出しなかった場合、省電力動作に移行する、
   請求項７に記載の検出方法。
9. コンピュータに、
   シンボルレートのｎ倍（ｎは２以上の整数）の周波数でサンプリングした受信データを、ビットデータに変換する処理と、
   前記ビットデータを前記シンボルレートでデシメーションすることでｎ個のビット列を生成し、各ビット列と同期ワードとの間における誤りビット数を算出する処理と、
   ｎ個のビット列のうちの１のビット列の前記誤りビット数が第１の閾値以下である場合、前記１のビット列と隣接する隣接ビット列の前記誤りビット数が、前記第１の閾値より大きい第２の閾値以下であるかを判定し、判定結果に応じて前記同期ワードを検出する処理と、
   を実行させる検出プログラム。

Images