JP3763947B2 - スペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路 - Google Patents
スペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路 Download PDFInfo
- Publication number
- JP3763947B2 JP3763947B2 JP25077197A JP25077197A JP3763947B2 JP 3763947 B2 JP3763947 B2 JP 3763947B2 JP 25077197 A JP25077197 A JP 25077197A JP 25077197 A JP25077197 A JP 25077197A JP 3763947 B2 JP3763947 B2 JP 3763947B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- data
- effective
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、スペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路に係り、特に、復調器のビット幅を少なくするスペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路を提供することを目的とする。
【0002】
【従来の技術】
スペクトラム拡散(Spread Spectrum)における拡散信号の発生方式のうち、直接拡散(Direct Sequence:DS)といわれる拡散方式は、拡散符号(PN系列)という擬似ランダム符号により、送信信号のスペクトルを拡散するものである。一般的にQPSK方式におけるスペクトラム拡散変調は、一次変調と二次変調の二段階に分けられる。一次変調は、変調前の原デジタルデータを2ビットごとに±1の値をとるベースバンド信号に分割し、分割したそれぞれのデータを位相が90°ずれている搬送波にて変調する直交位相変調である。ここで、各ベースバンド信号をそれぞれI信号、Q信号という。二次変調は、直交位相変調された一次変調信号(I信号、Q信号)を、PN系列発生器から供給されたPN系列符号でそれぞれ乗算しスペクトラム拡散をするものである。ここで、PN系列とは、原データのビット状態の変化速度より速い速度で変化するランダムな矩形波をいう。このPN系列の擬似ランダム信号における1 ビット区間を1チップといい、その期間の長さをチップ区間(chip duration:以下Tcと記す)という。二次変調された送信信号は、重畳され送信される。
【0003】
一般に、QPSK方式により送信されたスペクトラム拡散された送信信号は、次の手順で復調される。すなわち、受信信号は、フロントエンド増幅器にて増幅され、直交検波回路にて互いに位相の90°異なる搬送波にて直交検波され、Ir信号、Qr信号に変換される。この二つのベースバンド信号には、送信時と同じPN系列発生器から供給された拡散符号が乗算され、逆拡散が行われる。逆拡散を行うにあたり、送信信号に含まれるベースバンド信号の直交軸と直交検波されたベースバンド信号の直交軸との位相差(位相誤差という)を少なくする必要がある。また、クロック再生においては通信初期に同期捕捉を行う。一旦同期が捕捉されれば、遅延ロックループ回路(DLL)等を用いて捕捉時の位相のままPN系列の逆拡散を持続する。
【0004】
従来のこの種の技術を開示した文献として次のものがある。
【0005】
特開平3−101534号には、信号処理の周波数帯域を低下させて回路のLSI化を可能にするために、準同期検波を行う直接スペクトル拡散通信方式の受信装置が開示されている。
【0006】
特開平7−131379号には、BPSK信号を復調するスペクトラム拡散通信用受信機の復調装置が開示されている。
【0007】
特開平7−183831号には、直接拡散されて変調された受信信号を1ビット量子化して標本化し、等価的に多ビット量子化と同等な復調を行うデジタル通信方法及びデジタル通信装置が開示されている。この装置はアナログ−デジタ変換器(A/D)及び自動利得制御回路(AGC)を必要としない。
【0008】
特開平8―8782号には、AGC回路を備え、A/Dにおける入力信号に対する量子化レベルの値をC/Nに適合する値に設定することにより、受信信号のC/Nに応じてA/D変換器の入力振幅レベルを最適化する直接スペクトル拡散通信方式が開示されている。
【0009】
特開平8−32487号には、キャリア振幅の一定な位相変調方式を用い、スペクトル拡散の自己相関特性を応用することにより、QAM変調方式と同様の振幅情報をもたせることができるスペクトル拡散通信システムが開示されている。
【0010】
【発明が解決しようとする課題】
ところで、直接スペクトラム拡散方式において、受信側のベースバンドで逆拡散する場合、DMF(Digital Matched Filter)やSC(Sliding Correlator)などの相関器が用いられるが、これら相関器が(拡散符号長)×(オーバーサンプリング数)の加算を行うため、出力のビット幅が増大するという問題点があった。これに伴いハードウエアの規模が大きくなるとともに、消費電力が増加するという問題点があった。
【0011】
この発明は、かかる問題点に鑑みてなされたものであり、ビット誤り率を劣化させることなく、復調器のビット幅を少なくすることができるスペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路を提供する。併せて、小型化および省電力化を図ることを目的とする。
【0012】
【課題を解決するための手段】
この発明は、QPSK変調方式を用いるスペクトラム拡散通信用受信機において、受信信号に基づき得られた中間周波数信号を、直交するベースバンド信号に変換する直交検波回路と、前記ベースバンド信号と拡散符号との間の相関をそれぞれ算出する二つの相関器と、前記ベースバンド信号の各シンボル周期における有効ビット数を算出する有効ビット数算出手段、および、算出された有効ビット数に基づき、相関器から出力されたI成分およびQ成分をそれぞれ示すmビットのデータから、符号ビットと、(有効ビット数−1)桁目のビットから連続する(n−1)ビットからなるn(m>n)ビットのデータを取り出すデータ選択手段を有する自動利得制御回路と、当該自動利得制御回路にて得られたnビットのデータに基づき、I成分とQ成分との比から位相を算出するとともに、算出された位相を差動復号してデータを復号する復号回路とを備えたものである。
【0013】
この発明の好ましい態様においては、前記利得制御回路の有効ビット数算出手段が、前記直交するベースバンド信号のそれぞれについて各シンボル周期における絶対値の最大値を検出する最大値検出回路と、前記最大値と、所定の閾値とを比較する比較回路とを備え、比較回路の出力が有効ビット数を示すように構成されている。さらに、有効ビット数算出手段の比較回路が、(有効ビット数−1)桁目のビットが略変化する位置に対応する値を閾値として有しているのが好ましい。
【0015】
【発明の実施の形態】
発明の実施の形態1.
以下、この発明の実施の形態1につき説明を加える。この実施の形態においては、図示しない送信側で同相成分と遅延回路により時間差Tdを与えた直交成分のQPSK変調を行っている。
【0016】
<全体説明>
図1は、図示しない送信機に対応する受信機の概略を示すブロック図である。
【0017】
図示しない送信機からの送信信号は、受信機の図示しない受信アンテナにより受信され、図示しないフロントエンドにおいて中間周波数信号(IF) DATAに変換される。DATAは2つに分岐され、それぞれ乗算器21a,21bに入力される。また、乗算器21aには局部発振器22からの搬送波が、乗算器21bには移相器23によりπ/2だけ位相がずらされた搬送波が供給される。乗算器21a,21bにおいて直交検波がなされ、Iチャネルの信号、Qチャネルの信号がそれぞれ出力される。アナログ−デジタル(A/D)変換器24a,24bはそれぞれIチャネルの信号、Qチャネルの信号をデジタル信号に変換する。変換されたIQチャネルのデジタル信号はそれぞれDMF(Digital Matched Filter)33a,33b及びAGC34に入力される。
【0018】
DMF33a,33bは、拡散符号と入力データとの相関を求めて出力する。
【0019】
位相計算機(phase calculator)28は、クロック1に基づき、サンプリングされた相関値Is及びQsに基づき位相φを計算する。差動復号回路(differential decoder)29は、クロック1に基づき、シンボル周期間の位相の変化分φdを求める。
【0020】
自動周波数制御回路(AFC)30は、クロック1に基づき、上記位相の変化量φdからキャリア周波数誤差を計算し補正するとともに、補正された位相の変化分θを出力する。
【0021】
復号回路(decision)31は、クロック再生回路32がクロック1とともに発生するクロック2に基づき、データの復号を行う。
【0022】
クロック再生回路(clock recovery circuit)32は、相関値の直交成分q corrと同相成分i corrに基づき同期捕捉及び同期追従を行い、クロック1及び2を出力する。
【0023】
図1に示すように、DMF33a、33bの後段に、自動利得制御(AGC)回路34が設けられている。DMF33a、33bは、逆拡散を実行するように構成されている。位相演算回路35の機能は、この実施の形態においては、位相角φの演算(後述の式(1)および式(2)参照)のために、予め位相角を記憶したROM(Read Only Memory)を用いている。相関値の同相成分を示すデータi corrおよび相関値の直交成分を示すデータq corrは、それぞれ、mビットのデータであると考える。
【0024】
AGC回路34は、A/D変換器24a、24bからのデータにしたがって、受け入れたmビットのデータi corrおよびq corrから、n(m>n)ビットのデータi agcおよびq agcを得て、得られたデータを位相演算回路35およびクロック再生回路32に出力する。
【0025】
<AGC回路>
次に、本実施の形態にかかるAGC回路34の構成を、図2を参照して、より詳細に説明する。図2に示すように、AGC回路34は、A/D変換器24a、24bからの出力を受けて、受け入れたデータの絶対値をそれぞれ算出する絶対値回路341a、341b、絶対値回路341a、341bからのデータを受け入れて、これらの最大値を検出する最大値検出回路342と、所定の閾値と、最大値検出回路342から与えられた最大値とを比較する比較器343と、比較器343からの出力にしたがって、mビットのデータ(i corrおよびq corr)から、nビットのデータ(i agcおよびq agc)を、それぞれ取出すセレクタ344a、344bとを備えている。
【0026】
絶対値回路341aには、乗算器21aにおいて直交検波により得られたIチャンネルの信号をディジタル化したデータが与えられ、その一方、絶対値回路341bには、乗算器21bにおいて得られたQチャンネルの信号をディジタル化したデータが与えられる。これら絶対値回路341a、341bは、それぞれ、直交成分qおよび同相成分iの絶対値を求める。
【0027】
絶対値回路341a、341bにより得られた絶対値は、最大値回路342に与えられる。最大値回路342は、再生したシンボル周期に同期して、これらの値の最大値を検出する。なお、ノイズにより瞬間的に値が過度に大きくなったとき、これを最大値回路342において最大値として検出するのを防止するためのノイズ影響除去手段/方法として、最小継続時間を設定して、最小継続時間を超えてその値が維持された場合に、その値を、最大値回路342において最大値として検出するように構成しても良い。
【0028】
シンボルタイミングに同期して出力された最大値は、比較器343にて、所定の閾値と比較される。図3は、この実施の形態にかかる比較器343にて用いられる閾値の一例を説明するための図である。この例では、DMFへの入力ビット数が6(そのうち最上位ビットは符号ビット)、DMFでの演算に用いられる拡散率が11、オーバーサンプリング数が2、DMFの出力ビット数が11である。この例においては、DMFへの入力データの絶対値は、0≦|入力値|≦31となる。その一方、拡散率およびオーバーサンプリング数を考慮すると、DMFからの出力データの絶対値は、0≦|出力値|≦682(=31×11×2)となる。
【0029】
そこで、出力値の絶対値の有効ビットを考慮すると、24≦|入力値|≦31の場合には、出力データの絶対値は、略10ビットで表わされる。これは、507(1FB(HEX))≦|出力値|≦682(2AA(HEX))となるからである。また、12≦|入力値|≦23の場合には、出力データの絶対値は、略9ビットで表わされる。これは、243(0E9(HEX))≦|出力値|≦506(1FA(HEX))となるからである。さらに、6≦|入力値|≦11の場合には、出力データの絶対値は、略8ビットで表わされる。これは、111(06F(HEX))≦|出力値|≦242(0E8(HEX))となるからである。同様に、3≦|入力値|≦5、|入力値|≦2、および、|入力値|≦1の場合には、出力データの絶対値は、それぞれ、略7ビット、略6ビットおよび略5ビットで表わされる。したがって、符号ビット(1ビット)を付加すると、DMFの出力データの有効ビット数は、図3の「有効ビット欄」に示すようになる。
【0030】
そこで、本実施の形態においては、比較器343が、上述した複数の閾値を用いて、入力データの最大値のレベルを分類し、DMF33a、33bから出力されるデータのレベル(有効ビット数)を想定している。比較器343は、比較結果(たとえば、有効ビット数、つまり符号ビットを除く最大ビットの桁数)をセレクタ344a、344bに出力する。
【0031】
セレクタ344a、344bのそれぞれにおいて、DMFからのmビットの出力から、有効ビットを含むように、符号ビットおよび連続する(n−1)ビットのデータが選択され、選択されたnビットのデータ(i agcおよびq agc)が出力される。
【0032】
たとえば、上述した例において、入力データの絶対値が24≦|入力値|≦31である場合には、図3に示すように、有効ビットは11ビットであるため、符号ビット(最上位ビット)および10ビット目から連続して5ビットからなる6ビットのデータが、セレクタ344a、344bにて、それぞれ選択されて、6ビットのデータ(i agcおよびq agc)が出力される(図4(a)参照)。
【0033】
また、入力データの絶対値が12≦|入力値|≦23である場合には、有効ビットは10ビットであるため、符号ビット(最上位ビット)および9ビット目から連続して5ビットからなる6ビットのデータが出力される(図4(b)参照)。
【0034】
同様に、入力データの絶対値が6≦|入力値|≦11である場合には、有効ビットは9ビットであるため、符号ビット(最上位ビット)および8ビット目から連続して5ビットからなる6ビットのデータが出力される(図4(c)参照)。
【0035】
このようにして、AGC回路34により、11ビットのデータ(i corrおよびq corr)から、符号ビットおよび有効ビットのうち上位5ビットからなる6ビットのデータ(i agcおよびq agc)を得ることができる。
【0036】
なお、通常のAGC回路はフィードバックループを備えるが、本実施の形態のAGC回路はフィードバックループを備えない。したがって安定であるとともに、ある時点の影響が有限の時間内で収束するという特徴を備える。
【0037】
<AGC回路34以降の回路の動作>
位相演算回路35においては、クロック再生回路32からのクロック(Clock 1)に基づき、AGC回路34からの出力i agcおよびq agcを、それぞれサンプリングし、次いで、サンプリングされたIQ相関値IsおよびQsをアドレスとして、位相角を記憶したROM(図示せず)からの出力(対応する位相角)を得る。さらに、位相演算回路35においては、シンボル周期間の位相差φdを求めることができる(式(3)参照)。
【0038】
なお、本実施の形態においては、mビットのデータ(i corrおよびq corr)ではなく、上記mビットのデータから有効ビットを考慮して取出されたn(m>n)ビットのデータ(i agcおよびq agc)を用いて、IQ相関値IsおよびQs、位相角φ並びに位相差φdを算出している。ここで、式(1)および式(2)に示すように、位相角φは、
φ(t1)=arctan(Qs(t1)/Is(t1)) (1)
φ(t2)=−arctan(Is(t2)/Qs(t2)) (2)
と表わされる。なお、Qs/IsおよびIs/Qsは、mビットのデータ(i corrおよびq corr)に基づき得た場合と、nビットのデータ(i agcおよびq agc)に基づき得た場合とで、略同じ値となる。したがって、AGC回路34の出力であるデータ(i agcおよびq agc)を用いた場合であっても、適切な位相角φおよび位相差φdを求めることが可能となる。
【0039】
このように求められたφ(t1)、φ(t2)とにより、1シンボル前の信号と差分をとることにより位相角φおよび位相差φdを得ることができる。
【0040】
位相演算回路35にて求められた位相差φdは、自動周波数制御回路(AFC)30に与えられ、AFC30において、位相差φdからキャリア周波数誤差が算出され、補正された位相の変化分θが出力される。
【0041】
また、復号回路31においては、クロック(Clock2)にしたがって、データが復号されて、受信信号RX DATAが出力される。
【0042】
本実施の形態によれば、AGC回路により、相関値の同相成分および直交成分をそれぞれ示すmビットのデータi corrおよびq corrの有効ビットを考慮して、nビットのデータi agcおよびq agcを取り出し、これらデータi agcおよびq agcを用いて、位相角および位相差を演算している。このため、位相演算におけるビット数(或いはROMのデータ数)を縮小することができ、これにより、ビット誤り率(BER)を劣化させることなく、位相演算回路の回路規模を小さくすることが可能となる。
【0043】
たとえば、上述したように、m=9およびn=6と仮定して、位相演算回路に設けられたROMのサイズを考えてみる。なお、この場合に、位相の量子化ビット数を8ビットとし、ROMのサイズを小さくするために、位相平面を1/4に折り畳むことを考え、ROMの出力(位相角)のビット数を6ビットと仮定する。
【0044】
ここで、mビットのデータ(i corrおよびq corr)に基づき、ROMの出力を得ることを考えると、アドレスとして、16((9−1)×2)ビット、データ6ビットを必要とする。このため、従来方式におけるROMの容量は、約66kバイトとなる。これに対して、本実施の形態に記載されたように、nビットのデータ(i agcおよびq agc)に基づき、ROMの出力を得ることを考えると、アドレスとして、10((6−1)×2)ビット、データ6ビットを必要とする。このため、ROMの容量は、約1kバイトとなり、必要なROMの容量は、mビットのデータを使用する場合と比較して、1/64以下となる。
【0045】
<シミュレーション結果>
本出願人は、本実施の形態に関して、ビット誤り率(BER)を劣化させることなく、mビットのデータ(i corrおよびq corr)から、AGC回路により、nビットのデータ(i agcおよびq agc)を得る際のビット数につき、シミュレーションを行った。その結果を以下に示す。
【0046】
このシミュレーションの条件は次のとおりである。
【0047】
図5は、AWGN(白色ガウス雑音)環境下(Eb/No=−2dB)でのDMFの出力ビット幅とビット誤り率(BER)との関係を示す図である。
【0048】
図5は、縦軸がBER、横軸がDMF出力ビット幅を示す。この図によればDMF出力ビット幅が増えればBERが減少することを示す。この図には示されていないが11ビットのときにはこの発明の実施の形態のAGCを備えない場合と同じになる。この図は、4ビットのときBER=8.5×10-3、5ビットのときBER=1.8×10-3、6ビットのときBER=1.2×10-3、7ビットのときBER=1.2×10-3、8ビットのときBER=1.1×10-3である。
【0049】
図5に示すように、4ビットから6ビットの間は、ビット数の増加に応じてBERは減少するものの、その後はビット数を増加しても大してBERは改善されない。したがって、BERの劣化なく復調するためには最低でも6ビット必要であるものの、それ以上増やしてもあまり意味がないことがわかる。そこで、この実施の形態では(DMF出力ビット幅)=6に設定したのである。なお、多少のBERの劣化を容認できる場合では5ビットでもよいし、ビット数を増やせる場合は7ビット以上でもよい。
【0050】
また、図6は、本実施の形態にかかるAGC回路のAWGN環境下におけるBER特性を示す図である。ここでは、上述した例と同様に、m=9、n=6と設定している。図6において、曲線1501が、従来のもののように、m(=9)ビットのデータを、そのまま用いた場合に対応するBER特性であり、曲線1502が、AGC回路によりn(=6)ビットのデータを用いた場合に対応するBER特性である。図6に示すように、ビット幅を9ビットから6ビットに減少した場合でも、BERの劣化は、0.3dB以下であることが理解できる。このBER特性劣化量に関しては、例えば、エリア半径100mのシステムを考えた場合、0.3dBの劣化は1mにも満たない距離となり、フェージングなどの影響で10dB以上劣化することを考えれば全く問題にならない程度である。
【0051】
また、図7は、本実施の形態にかかるAGC回路のフェージング(flat Rayleigh fading(fD=10Hz))環境下におけるBER特性を示す図である。ここでは、上述した例と同様に、m=9、n=6と設定している。図7において、曲線1601が、従来のもののように、m(=9)ビットのデータを、そのまま用いた場合に対応するBER特性であり、曲線1602が、AGC回路によりn(=6)ビットのデータを用いた場合に対応するBER特性である。図7に示すように、ビット幅を9ビットから6ビットに減少した場合でも、BERの劣化は、0.2dB以下であることが理解できる。前述のように、このBER特性劣化量は全く問題にならない程度である。
【0052】
【発明の効果】
以上のように、本発明によれば、相関器と位相角計算回路との間に、自動利得制御回路を配置し、この自動利得制御回路において、有効ビット数を考慮して、相関値の同相成分および直交成分をそれぞれ示すmビットのデータから、n(m>n)ビットのデータを取出しているので、ビット数の増加を抑制し、ビット誤り率(BER)を劣化させることなく、位相角計算回路の回路規模を小さくすることができ、これにより、受信機の省電力化を図ることが可能となる。したがって、陸上移動体通信機器において、ROMサイズが削減できることにより消費電力が削減出来るので、バッテリー駆動型の携帯型機器のような低消費電力化が求められる製品に特に有効である。
【図面の簡単な説明】
【図1】本発明の発明の実施の形態1にかかる受信機の概略を示すブロック図である。
【図2】本発明の実施の形態1にかかるAGC回路を示すブロック図である。
【図3】本発明の実施の形態1にかかる比較器にて用いられる閾値の一例を説明するための図である。
【図4】本発明の実施の形態1にかかるAGC回路にて得られるデータを説明するための図である。
【図5】本発明の実施の形態1にかかるDMF出力ビット幅とビットエラーレート(BER)との関係のシミュレーション結果を示す図である。
【図6】本発明の実施の形態1にかかるAWGN環境下のBERのシミュレーション結果を示す図である。
【図7】本発明の実施の形態1にかかるフェージング環境下のBERのシミュレーション結果を示す図である。
【符号の説明】
21 乗算器
22 局部発振器
23 移相器
24 アナログ−デジタル(A/D)変換器
30 自動周波数制御回路(AFC)
31 復号回路
32 クロック再生回路
33 DMF(Digital Matched Filter)
34 自動利得制御回路
341 絶対値回路
342 最大値検出回路
343 比較器
344 セレクタ
Claims (4)
- QPSK変調方式を用いるスペクトラム拡散通信用受信機において、
受信信号に基づき得られた中間周波数信号を、直交するベースバンド信号に変換する直交検波回路と、
前記ベースバンド信号と拡散符号との間の相関をそれぞれ算出する二つの相関器と、
前記ベースバンド信号の各シンボル周期における有効ビット数を算出する有効ビット数算出手段、および、算出された有効ビット数に基づき、相関器から出力されたI成分およびQ成分をそれぞれ示すmビットのデータから、符号ビットと、(有効ビット数−1)桁目のビットから連続する(n−1)ビットとを含むn(m>n)ビットのデータを取り出すデータ選択手段を有する自動利得制御回路と、
当該自動利得制御回路にて得られたnビットのデータに基づき、I成分とQ成分との比から位相を算出するとともに、算出された位相を差動復号してデータを復号する復号回路とを備えたことを特徴とするスペクトラム拡散受信機。 - 前記利得制御回路の有効ビット数算出手段が、
前記直交するベースバンド信号のそれぞれについて各シンボル周期における絶対値の最大値を検出する最大値検出回路と、
前記最大値と、所定の閾値とを比較する比較回路とを備え、
比較回路の出力が有効ビット数を示すように構成されたことを特徴とする請求項1に記載のスペクトラム拡散受信機。 - 前記有効ビット数算出手段の比較回路が、(有効ビット数−1)桁目のビットが略変化する位置に対応する値を閾値として有していることを特徴とする請求項2に記載のスペクトラム拡散受信機。
- QPSK変調方式を用いるスペクトラム拡散通信用受信機において、ベースバンド信号と拡散符号との間の相関を算出する二つの相関器のそれぞれの出力と、相関値のI成分およびQ成分との比から位相を算出する位相計算回路との間の信号路に配置された自動利得制御回路であって、
前記ベースバンド信号の各シンボル周期における有効ビット数を算出する有効ビット数算出手段と、
算出された有効ビット数に基づき、相関器から出力されたI成分およびQ成分をそれぞれ示すmビットのデータから、符号ビットと、(有効ビット数−1)桁目のビットから連続する(n−1)ビットとを含むn(m>n)ビットのデータを取り出すデータ選択手段を有することを特徴とする自動利得制御回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25077197A JP3763947B2 (ja) | 1997-09-16 | 1997-09-16 | スペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路 |
US08/987,024 US6160838A (en) | 1996-12-13 | 1997-12-09 | Spread spectrum transmitter, spread spectrum receiver and spread spectrum communication method and automatic gain control circuit for spread spectrum receiver |
EP97310052A EP0848504A2 (en) | 1996-12-13 | 1997-12-12 | Quadrature phase shift keying spread spectrum communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25077197A JP3763947B2 (ja) | 1997-09-16 | 1997-09-16 | スペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1188232A JPH1188232A (ja) | 1999-03-30 |
JP3763947B2 true JP3763947B2 (ja) | 2006-04-05 |
Family
ID=17212809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25077197A Expired - Fee Related JP3763947B2 (ja) | 1996-12-13 | 1997-09-16 | スペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3763947B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3691307B2 (ja) * | 1999-09-28 | 2005-09-07 | 三洋電機株式会社 | ディジタル放送受信機 |
JP3884218B2 (ja) * | 2000-06-23 | 2007-02-21 | 三菱電機株式会社 | スペクトル拡散受信装置 |
JP3609355B2 (ja) * | 2000-07-24 | 2005-01-12 | シャープ株式会社 | Ofdm復調装置 |
JP3756122B2 (ja) * | 2002-03-05 | 2006-03-15 | シャープ株式会社 | Ofdm復調装置 |
JP3801940B2 (ja) * | 2002-03-28 | 2006-07-26 | 川崎マイクロエレクトロニクス株式会社 | 復調器 |
JP4065859B2 (ja) * | 2004-02-23 | 2008-03-26 | シャープ株式会社 | 受信装置、無線通信装置、無線通信システム、受信方法及び受信プログラムを記録した記録媒体 |
US7912158B2 (en) * | 2005-11-08 | 2011-03-22 | Navcom Technology, Inc. | Sampling threshold and gain for satellite navigation receiver |
WO2008108294A1 (ja) * | 2007-03-05 | 2008-09-12 | Yamaguchi University | 近似同期cdma送受信装置 |
JP7004503B2 (ja) * | 2017-01-27 | 2022-01-21 | ラピスセミコンダクタ株式会社 | 自動利得制御回路(agc)、逆拡散回路及び受信データの再生方法 |
-
1997
- 1997-09-16 JP JP25077197A patent/JP3763947B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1188232A (ja) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6160838A (en) | Spread spectrum transmitter, spread spectrum receiver and spread spectrum communication method and automatic gain control circuit for spread spectrum receiver | |
CA2363927C (en) | Synchronization signal detector and method | |
US9991930B2 (en) | Configurable correlator for joint timing and frequency synchronization and demodulation | |
EP0148198A1 (en) | DATA DETECTOR USING PROBABILISTIC INFORMATION IN RECEIVED SIGNALS. | |
US6122327A (en) | Radio receiver | |
US7477707B2 (en) | Computationally efficient demodulation for differential phase shift keying | |
JP3763947B2 (ja) | スペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路 | |
AU4964490A (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
JP2008530951A (ja) | 予め符号化された部分応答信号用の復調器および受信器 | |
CA2230340C (en) | Burst demodulator | |
US5883920A (en) | Spread spectrum receiving apparatus with battery saving function | |
CN112671684B (zh) | 一种短时突发bpsk信号的自适应解调方法 | |
WO2000005834A1 (en) | Carrier frequency estimator for a signal receiver | |
JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
JP3498600B2 (ja) | キャリア位相推定装置とキャリア位相推定装置を用いた復調器 | |
US7512195B2 (en) | Frequency control apparatus, wireless communication apparatus and frequency control method | |
JP3617741B2 (ja) | スペクトラム拡散通信用受信装置 | |
JP3252820B2 (ja) | 復調及び変調回路並びに復調及び変調方法 | |
JPH07143025A (ja) | スペクトラム拡散通信装置 | |
JP2005160116A (ja) | 周波数誤差検出方法、受信方法、及び送受信方法 | |
JP2000286910A (ja) | ディジタル復調装置 | |
JP2731361B2 (ja) | 信号処理装置 | |
JP3394276B2 (ja) | Afc回路 | |
JP2988338B2 (ja) | 無線データ伝送装置 | |
JP2022174840A (ja) | 復調器、無線機、検出方法、及び検出プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |