JP2000286910A - ディジタル復調装置 - Google Patents
ディジタル復調装置Info
- Publication number
- JP2000286910A JP2000286910A JP11090137A JP9013799A JP2000286910A JP 2000286910 A JP2000286910 A JP 2000286910A JP 11090137 A JP11090137 A JP 11090137A JP 9013799 A JP9013799 A JP 9013799A JP 2000286910 A JP2000286910 A JP 2000286910A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- signals
- frequency
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 基地局側の伝送速度と同期した一定レートの
クロックを生成する。 【解決手段】直交検波部２０で復調された信号Ｉ、Ｑを
ベースバンド信号Ｉａ、Ｑａに変換するＤＴＦ２４ｉ、
２４ｑ、信号Ｉａ、Ｑａの位相を補正して同相成分Ｉｂ
と直交成分Ｑｂを生成する位相補正部２８、搬送波の位
相誤差を算出し位相補正の制御信号として位相補正部２
８へフィードバックするＣＲ３０、位相誤差の平均値を
算出し位相補正の制御信号として位相補正部２８へフィ
ードバックするＡＦＣ３２、Ａ／Ｄ変換部１８の実サン
プル点と理想サンプル点の時間差を算出するＢＴＲ３
６、２受信シンボル点間のゼロクロス点を検出するＰＲ
Ｚ３８、ＤＴＦ２４ｉ、２４ｑのインパルス応答尖頭値
を検出し、対応したタイミング信号を基準信号としてＰ
ＬＬ４２へ出力するフィルタタップ中心位置検出部４０
とを具備し、ＰＬＬ４２で所定のクロックＣＫを生成す
る。
クロックを生成する。 【解決手段】直交検波部２０で復調された信号Ｉ、Ｑを
ベースバンド信号Ｉａ、Ｑａに変換するＤＴＦ２４ｉ、
２４ｑ、信号Ｉａ、Ｑａの位相を補正して同相成分Ｉｂ
と直交成分Ｑｂを生成する位相補正部２８、搬送波の位
相誤差を算出し位相補正の制御信号として位相補正部２
８へフィードバックするＣＲ３０、位相誤差の平均値を
算出し位相補正の制御信号として位相補正部２８へフィ
ードバックするＡＦＣ３２、Ａ／Ｄ変換部１８の実サン
プル点と理想サンプル点の時間差を算出するＢＴＲ３
６、２受信シンボル点間のゼロクロス点を検出するＰＲ
Ｚ３８、ＤＴＦ２４ｉ、２４ｑのインパルス応答尖頭値
を検出し、対応したタイミング信号を基準信号としてＰ
ＬＬ４２へ出力するフィルタタップ中心位置検出部４０
とを具備し、ＰＬＬ４２で所定のクロックＣＫを生成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、移動体通信に用い
られるディジタル復調装置であって、基地局から伝送さ
れてきた位相変調信号を受信し、この位相変調信号を周
波数ＦifのＩＦ信号（中間周波数信号）に変換し、この
ＩＦ信号を周波数Ｆsp（ＦspはＦif×４／ｍに等しい条
件を満たす周波数を表す。ｍは５以上の奇数を表す。）
のクロックで標本化してディジタル信号に変換し、つい
で直交検波部で互いに直交する復調信号Ｉ、Ｑを生成す
るようにしたディジタル復調装置に関するものである。
られるディジタル復調装置であって、基地局から伝送さ
れてきた位相変調信号を受信し、この位相変調信号を周
波数ＦifのＩＦ信号（中間周波数信号）に変換し、この
ＩＦ信号を周波数Ｆsp（ＦspはＦif×４／ｍに等しい条
件を満たす周波数を表す。ｍは５以上の奇数を表す。）
のクロックで標本化してディジタル信号に変換し、つい
で直交検波部で互いに直交する復調信号Ｉ、Ｑを生成す
るようにしたディジタル復調装置に関するものである。
【０００２】
【従来の技術】近年、移動体通信の高品質、高安定性が
要求され、移動機側において基地局側の伝送速度と同期
した一定レートのクロックを生成して送信を行う必要が
ある。一方、移動機の小型化及び低消費電力化を図るた
めに、直交検波部及び直交検波部で生成した信号Ｉ、Ｑ
から伝送情報を復調するためのディジタル信号処理回路
としてＤＳＰ（ディジタル信号処理プロセッサ）が用い
られている。
要求され、移動機側において基地局側の伝送速度と同期
した一定レートのクロックを生成して送信を行う必要が
ある。一方、移動機の小型化及び低消費電力化を図るた
めに、直交検波部及び直交検波部で生成した信号Ｉ、Ｑ
から伝送情報を復調するためのディジタル信号処理回路
としてＤＳＰ（ディジタル信号処理プロセッサ）が用い
られている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＤＳＰを用いたディジタル復調装置は、直交検波部の内
部メモリにデータを蓄えた後にまとめて割り込み処理を
行っていたため、バーストタイミングでしか信号処理が
できず、移動機側から基地局側へ送信する際に各シンボ
ルレートが不均一になるという問題点があった。
ＤＳＰを用いたディジタル復調装置は、直交検波部の内
部メモリにデータを蓄えた後にまとめて割り込み処理を
行っていたため、バーストタイミングでしか信号処理が
できず、移動機側から基地局側へ送信する際に各シンボ
ルレートが不均一になるという問題点があった。
【０００４】本発明は、上述の問題点に鑑みてなされた
もので、基地局側の伝送速度と同期した一定レートのク
ロックを生成することのできるディジタル復調装置を提
供することを目的とするものである。
もので、基地局側の伝送速度と同期した一定レートのク
ロックを生成することのできるディジタル復調装置を提
供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明によるディジタル
復調装置は、伝送されてきた位相変調信号を受信して周
波数ＦifのＩＦ信号（中間周波数信号）に変換し、この
ＩＦ信号を周波数Ｆsp（ＦspはＦif×４／ｍに等しい条
件を満たす周波数を表す。ｍは５以上の奇数を表す。）
のサンプリングクロックで標本化してディジタル信号に
変換し、ついで直交検波部で互いに直交する復調信号
Ｉ、Ｑを生成するようにしたディジタル復調装置におい
て、直交検波部の出力する信号Ｉ、Ｑをベースバンド信
号Ｉａ、Ｑａに変換する低域フィルタと、この低域フィ
ルタの出力する信号Ｉａ、Ｑａの位相を補正して同相成
分Ｉｂと直交成分Ｑｂを生成する位相補正部と、この位
相補正部で生成された信号Ｉｂ、Ｑｂに対応した受信シ
ンボル点の位相と期待されるシンボル点の位相を比較し
て搬送波の位相誤差を算出し、算出信号を位相補正のた
めの制御信号として位相補正部へフィードバックする位
相誤差算出部と、この位相誤差算出部で算出された位相
誤差の平均値を算出し、算出信号を位相補正のための制
御信号として位相補正部へフィードバックする自動周波
数補正部と、位相補正部で生成された信号Ｉｂ、Ｑｂに
基づいて２受信シンボル点間のゼロクロス点を検出する
ゼロクロス検出部と、位相補正部で生成された信号Ｉ
ｂ、Ｑｂとゼロクロス検出部で検出された信号に基づい
てＡ／Ｄ変換部の実サンプリング点と理想サンプリング
点との時間差を算出するビットタイミング補正部と、ゼ
ロクロス検出部の検出信号とビットタイミング補正部の
算出データに基づいて低域フィルタのインパルス応答尖
頭値を検出し、対応したタイミング信号を出力するフィ
ルタタップ中心位置検出部と、このフィルタタップ中心
位置検出部の出力するタイミング信号を基準信号として
クロックを生成する位相同期ループ回路とを具備してな
ることを特徴とする。
復調装置は、伝送されてきた位相変調信号を受信して周
波数ＦifのＩＦ信号（中間周波数信号）に変換し、この
ＩＦ信号を周波数Ｆsp（ＦspはＦif×４／ｍに等しい条
件を満たす周波数を表す。ｍは５以上の奇数を表す。）
のサンプリングクロックで標本化してディジタル信号に
変換し、ついで直交検波部で互いに直交する復調信号
Ｉ、Ｑを生成するようにしたディジタル復調装置におい
て、直交検波部の出力する信号Ｉ、Ｑをベースバンド信
号Ｉａ、Ｑａに変換する低域フィルタと、この低域フィ
ルタの出力する信号Ｉａ、Ｑａの位相を補正して同相成
分Ｉｂと直交成分Ｑｂを生成する位相補正部と、この位
相補正部で生成された信号Ｉｂ、Ｑｂに対応した受信シ
ンボル点の位相と期待されるシンボル点の位相を比較し
て搬送波の位相誤差を算出し、算出信号を位相補正のた
めの制御信号として位相補正部へフィードバックする位
相誤差算出部と、この位相誤差算出部で算出された位相
誤差の平均値を算出し、算出信号を位相補正のための制
御信号として位相補正部へフィードバックする自動周波
数補正部と、位相補正部で生成された信号Ｉｂ、Ｑｂに
基づいて２受信シンボル点間のゼロクロス点を検出する
ゼロクロス検出部と、位相補正部で生成された信号Ｉ
ｂ、Ｑｂとゼロクロス検出部で検出された信号に基づい
てＡ／Ｄ変換部の実サンプリング点と理想サンプリング
点との時間差を算出するビットタイミング補正部と、ゼ
ロクロス検出部の検出信号とビットタイミング補正部の
算出データに基づいて低域フィルタのインパルス応答尖
頭値を検出し、対応したタイミング信号を出力するフィ
ルタタップ中心位置検出部と、このフィルタタップ中心
位置検出部の出力するタイミング信号を基準信号として
クロックを生成する位相同期ループ回路とを具備してな
ることを特徴とする。
【０００６】直交検波部で生成した復調信号Ｉ、Ｑを低
域フィルタでベースバンド信号Ｉａ、Ｑａに変換し、位
相補正部で位相を補正して同相成分Ｉｂと直交成分Ｑｂ
を生成する。位相誤差算出部で搬送波の位相誤差を算出
し位相補正の制御信号として位相補正部へフィードバッ
クし、自動周波数補正部で位相誤差の平均値を算出し位
相補正の制御信号として位相補正部へフィードバックす
る。ゼロクロス検出部で２受信シンボル点間のゼロクロ
ス点を検出し、ビットタイミング補正部でＡ／Ｄ変換部
の実サンプリング点と理想サンプリング点との時間差を
算出し、フィルタタップ中心位置検出部で低域フィルタ
のインパルス応答尖頭値を検出し、対応したタイミング
信号を基準信号として位相同期ループ回路でクロックを
生成する。低域フィルタのインパルス応答尖頭値に対応
したタイミング信号を基準信号として位相同期ループ回
路でクロックを生成しているので、基地局側の伝送速度
に同期したデューティ比が５０％に近いクロックを生成
できる。
域フィルタでベースバンド信号Ｉａ、Ｑａに変換し、位
相補正部で位相を補正して同相成分Ｉｂと直交成分Ｑｂ
を生成する。位相誤差算出部で搬送波の位相誤差を算出
し位相補正の制御信号として位相補正部へフィードバッ
クし、自動周波数補正部で位相誤差の平均値を算出し位
相補正の制御信号として位相補正部へフィードバックす
る。ゼロクロス検出部で２受信シンボル点間のゼロクロ
ス点を検出し、ビットタイミング補正部でＡ／Ｄ変換部
の実サンプリング点と理想サンプリング点との時間差を
算出し、フィルタタップ中心位置検出部で低域フィルタ
のインパルス応答尖頭値を検出し、対応したタイミング
信号を基準信号として位相同期ループ回路でクロックを
生成する。低域フィルタのインパルス応答尖頭値に対応
したタイミング信号を基準信号として位相同期ループ回
路でクロックを生成しているので、基地局側の伝送速度
に同期したデューティ比が５０％に近いクロックを生成
できる。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態例を図
面により説明する。図１は本第１発明（請求項１に対応
した発明）によるディジタル復調装置の一実施形態例を
示すもので、この図において、１２はアンテナ、１４は
高周波回路（以下ＲＦと記述する）、１６はＢＰＦ（バ
ンドパスフィルタ）、１８はＡ／Ｄ（アナログ／ディジ
タル）変換部、２０は直交検波部、２２ｉはＩ部メモ
リ、２２ｑはＱ部メモリ、２４ｉ、２４ｑは低域フィル
タとしてのディジタルフィルタ（以下ＤＴＦと記述す
る）、２６は係数記憶部としてのリードオンリメモリ
（以下ＲＯＭと記述する）、２８は位相補正部、３０は
位相誤差算出部（以下ＣＲと記述する）、３２は自動周
波数補正部（以下ＡＦＣと記述する）、３４は復号部
（以下Ｄ／Ｄと記述する）、３６はビットタイミング補
正部（以下ＢＴＲと記述する）、３８はゼロクロス検出
部（以下ＰＲＺと記述する）、４０はフィルタタップ中
心位置検出部、４２は位相同期ループ回路（以下ＰＬＬ
と記述する）である。前記直交検波部２０から前記フィ
ルタタップ中心位置検出部４０までは、ＬＳＩ（大規模
集積回路）で構成された汎用のＤＳＰ４４内の素子の組
み合わせで構成されている。
面により説明する。図１は本第１発明（請求項１に対応
した発明）によるディジタル復調装置の一実施形態例を
示すもので、この図において、１２はアンテナ、１４は
高周波回路（以下ＲＦと記述する）、１６はＢＰＦ（バ
ンドパスフィルタ）、１８はＡ／Ｄ（アナログ／ディジ
タル）変換部、２０は直交検波部、２２ｉはＩ部メモ
リ、２２ｑはＱ部メモリ、２４ｉ、２４ｑは低域フィル
タとしてのディジタルフィルタ（以下ＤＴＦと記述す
る）、２６は係数記憶部としてのリードオンリメモリ
（以下ＲＯＭと記述する）、２８は位相補正部、３０は
位相誤差算出部（以下ＣＲと記述する）、３２は自動周
波数補正部（以下ＡＦＣと記述する）、３４は復号部
（以下Ｄ／Ｄと記述する）、３６はビットタイミング補
正部（以下ＢＴＲと記述する）、３８はゼロクロス検出
部（以下ＰＲＺと記述する）、４０はフィルタタップ中
心位置検出部、４２は位相同期ループ回路（以下ＰＬＬ
と記述する）である。前記直交検波部２０から前記フィ
ルタタップ中心位置検出部４０までは、ＬＳＩ（大規模
集積回路）で構成された汎用のＤＳＰ４４内の素子の組
み合わせで構成されている。
【０００８】前記アンテナ１２は、基地局側から搬送波
によって伝送されてきた位相変調信号（例えばＱＰＳＫ
（Quadrature Phase Shift Keying）変調された信号）
を受信する。前記ＲＦ１４は、前記アンテナ１２の受信
信号を周波数ＦifのＩＦ信号に変換する周波数変換部
と、このＩＦ信号を増幅する中間周波増幅部と、ＡＧＣ
（自動利得制御）部とを具備し、増幅されたＩＦ信号を
出力する。前記ＢＰＦ１６は、前記ＲＦ１４から出力し
たＩＦ信号のうちの目的とする信号の周波数範囲を通過
させる。前記Ａ／Ｄ変換部１８は、前記ＢＰＦ１６から
出力したＩＦ信号を、サンプリングクロック発生部（図
示省略）から出力したサンプリング周波数Ｆspのサンプ
リングクロックで標本化してディジタル信号に変換す
る。このサンプリング周波数Ｆspは次ぎの（１）式を満
たすように設定されている。 Ｆsp＝Ｆif×４／ｍ…（１） （１）式においてｍは５以上の奇数（５、７、９、…）
を表し、ＩＦ信号を４Ｆif／５以下のサンプリング周波
数でサンプリング（以下、単にアンダーサンプリングと
いう。）していることを表している。
によって伝送されてきた位相変調信号（例えばＱＰＳＫ
（Quadrature Phase Shift Keying）変調された信号）
を受信する。前記ＲＦ１４は、前記アンテナ１２の受信
信号を周波数ＦifのＩＦ信号に変換する周波数変換部
と、このＩＦ信号を増幅する中間周波増幅部と、ＡＧＣ
（自動利得制御）部とを具備し、増幅されたＩＦ信号を
出力する。前記ＢＰＦ１６は、前記ＲＦ１４から出力し
たＩＦ信号のうちの目的とする信号の周波数範囲を通過
させる。前記Ａ／Ｄ変換部１８は、前記ＢＰＦ１６から
出力したＩＦ信号を、サンプリングクロック発生部（図
示省略）から出力したサンプリング周波数Ｆspのサンプ
リングクロックで標本化してディジタル信号に変換す
る。このサンプリング周波数Ｆspは次ぎの（１）式を満
たすように設定されている。 Ｆsp＝Ｆif×４／ｍ…（１） （１）式においてｍは５以上の奇数（５、７、９、…）
を表し、ＩＦ信号を４Ｆif／５以下のサンプリング周波
数でサンプリング（以下、単にアンダーサンプリングと
いう。）していることを表している。
【０００９】前記直交検波部２０は、前記Ａ／Ｄ変換部
１８の出力信号を直交検波して互いに直交する復調信号
Ｉ、Ｑを生成する。前記Ｉ部メモリ２２ｉ、Ｑ部メモリ
２２ｑは、前記直交検波部２０で生成された信号Ｉ、Ｑ
を所定のタイミングで交互に格納し、前記フィルタタッ
プ中心位置検出部４０からのタイミング信号によって前
記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑから信号Ｉ、Ｑ
が読み出される。前記ＤＴＦ２４ｉ、２４ｑは、前記Ｉ
部メモリ２２ｉ、Ｑ部メモリ２２ｑから読み出された信
号Ｉ、Ｑに対し、前記ＲＯＭ２６から適宜に読み出され
たタップ係数を用いたナイキスト処理を行うことによっ
て、信号Ｉ、Ｑをベースバンド信号Ｉａ、Ｑａに変換す
る。前記ＲＯＭ２６には予め複数組のタップ係数が記憶
されている。前記位相補正部２８は、前記ＣＲ３０及び
ＡＦＣ３２から出力する信号を制御信号として前記ＤＴ
Ｆ２４ｉ、２４ｑから出力する信号Ｉａ、Ｑａの位相を
補正する。
１８の出力信号を直交検波して互いに直交する復調信号
Ｉ、Ｑを生成する。前記Ｉ部メモリ２２ｉ、Ｑ部メモリ
２２ｑは、前記直交検波部２０で生成された信号Ｉ、Ｑ
を所定のタイミングで交互に格納し、前記フィルタタッ
プ中心位置検出部４０からのタイミング信号によって前
記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑから信号Ｉ、Ｑ
が読み出される。前記ＤＴＦ２４ｉ、２４ｑは、前記Ｉ
部メモリ２２ｉ、Ｑ部メモリ２２ｑから読み出された信
号Ｉ、Ｑに対し、前記ＲＯＭ２６から適宜に読み出され
たタップ係数を用いたナイキスト処理を行うことによっ
て、信号Ｉ、Ｑをベースバンド信号Ｉａ、Ｑａに変換す
る。前記ＲＯＭ２６には予め複数組のタップ係数が記憶
されている。前記位相補正部２８は、前記ＣＲ３０及び
ＡＦＣ３２から出力する信号を制御信号として前記ＤＴ
Ｆ２４ｉ、２４ｑから出力する信号Ｉａ、Ｑａの位相を
補正する。
【００１０】前記ＣＲ３０は前記位相補正部２８の出力
する信号Ｉｂ、Ｑｂに対応した受信シンボル点の位相と
期待されるシンボル点（例えばベースバンド信号の理想
シンボル点）の位相とを比較し搬送波の位相誤差を算出
し、算出信号を位相補正のための制御信号として前記位
相補正部２８へフィードバックする。受信シンボル点と
は、ＱＰＳＫの信号点配置図において位相が直交関係に
ある信号Ｉｂ、Ｑｂをベクトルで表したときの合成ベク
トルを表す。前記ＡＦＣ３２は、前記ＣＲ３０で算出さ
れた位相誤差の平均値を算出し、算出信号を位相補正の
制御信号として前記位相補正部２８へフィードバックす
る。前記Ｄ／Ｄ３４は、ＩＱ判定部とＰ／Ｓ（パラレル
／シリアル）変換部からなり、前記位相補正部２８の出
力する信号Ｉｂ、Ｑｂから伝送情報を復号して出力す
る。
する信号Ｉｂ、Ｑｂに対応した受信シンボル点の位相と
期待されるシンボル点（例えばベースバンド信号の理想
シンボル点）の位相とを比較し搬送波の位相誤差を算出
し、算出信号を位相補正のための制御信号として前記位
相補正部２８へフィードバックする。受信シンボル点と
は、ＱＰＳＫの信号点配置図において位相が直交関係に
ある信号Ｉｂ、Ｑｂをベクトルで表したときの合成ベク
トルを表す。前記ＡＦＣ３２は、前記ＣＲ３０で算出さ
れた位相誤差の平均値を算出し、算出信号を位相補正の
制御信号として前記位相補正部２８へフィードバックす
る。前記Ｄ／Ｄ３４は、ＩＱ判定部とＰ／Ｓ（パラレル
／シリアル）変換部からなり、前記位相補正部２８の出
力する信号Ｉｂ、Ｑｂから伝送情報を復号して出力す
る。
【００１１】前記ＰＲＺ３８は、前記位相補正部２８で
生成された信号Ｉｂ、Ｑｂに基づいて２受信シンボル点
間のゼロクロス点を検出し、検出信号を出力する。前記
ＢＴＲ３６は、前記位相補正部２８で生成された信号Ｉ
ｂ、Ｑｂと前記ＰＲＺ３８の検出信号とに基づいて、前
記Ａ／Ｄ変換部１８の実サンプリング点と理想サンプリ
ング点（ベースバンド信号の理想シンボル点、理想ゼロ
クロス点に対応したサンプリング点）との時間差を算出
する。
生成された信号Ｉｂ、Ｑｂに基づいて２受信シンボル点
間のゼロクロス点を検出し、検出信号を出力する。前記
ＢＴＲ３６は、前記位相補正部２８で生成された信号Ｉ
ｂ、Ｑｂと前記ＰＲＺ３８の検出信号とに基づいて、前
記Ａ／Ｄ変換部１８の実サンプリング点と理想サンプリ
ング点（ベースバンド信号の理想シンボル点、理想ゼロ
クロス点に対応したサンプリング点）との時間差を算出
する。
【００１２】前記フィルタタップ中心位置検出部４０
は、図２に示すように、最近隣理想サンプル点検出器４
６、メモリ最終部検出器４８及びフィルタ処理開始点算
出器５０を具備し、前記ＰＲＺ３８の検出信号と前記Ｂ
ＴＲ３６の算出データとに基づいて前記ＤＴＦ２４ｉ、
２４ｑのインパルス応答尖頭値を検出し、対応したタイ
ミング信号をタップ係数選択信号として前記ＲＯＭ２６
へ出力するとともに、この対応したタイミング信号を前
記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑ及び前記ＰＬＬ
４２へ出力する。前記最近隣理想サンプル点検出器４６
は、前記ＰＲＺ３８の検出信号と前記ＢＴＲ３６の算出
データとに基づいて、前記Ａ／Ｄ変換部１８の実サンプ
リング点のうちの理想サンプリング点に最も近いサンプ
リング点を検出し、前記メモリ最終部検出器４８は前記
最近隣理想サンプル点検出器４６の検出値に基づいて前
記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑのフィルタ処理
の最終番地を検出し、前記フィルタ処理開始点算出器５
０は、前記最近隣理想サンプル点検出器４６の検出値と
前記メモリ最終部検出器４８の検出値とに基づいてフィ
ルタ処理の開始点を算出し、この算出信号（タイミング
信号）を次の割込み時のフィルタ処理開始点データとし
て前記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑへ出力する
とともに、タップ係数選択信号として前記ＲＯＭ２６へ
出力し、さらにこの算出信号を前記ＰＬＬ４２へ出力す
る。このフィルタ処理の開始点は、前記ＤＴＦ２４ｉ、
２４ｑのインパルス応答尖頭値が出現するタイミングに
対応している。
は、図２に示すように、最近隣理想サンプル点検出器４
６、メモリ最終部検出器４８及びフィルタ処理開始点算
出器５０を具備し、前記ＰＲＺ３８の検出信号と前記Ｂ
ＴＲ３６の算出データとに基づいて前記ＤＴＦ２４ｉ、
２４ｑのインパルス応答尖頭値を検出し、対応したタイ
ミング信号をタップ係数選択信号として前記ＲＯＭ２６
へ出力するとともに、この対応したタイミング信号を前
記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑ及び前記ＰＬＬ
４２へ出力する。前記最近隣理想サンプル点検出器４６
は、前記ＰＲＺ３８の検出信号と前記ＢＴＲ３６の算出
データとに基づいて、前記Ａ／Ｄ変換部１８の実サンプ
リング点のうちの理想サンプリング点に最も近いサンプ
リング点を検出し、前記メモリ最終部検出器４８は前記
最近隣理想サンプル点検出器４６の検出値に基づいて前
記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑのフィルタ処理
の最終番地を検出し、前記フィルタ処理開始点算出器５
０は、前記最近隣理想サンプル点検出器４６の検出値と
前記メモリ最終部検出器４８の検出値とに基づいてフィ
ルタ処理の開始点を算出し、この算出信号（タイミング
信号）を次の割込み時のフィルタ処理開始点データとし
て前記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑへ出力する
とともに、タップ係数選択信号として前記ＲＯＭ２６へ
出力し、さらにこの算出信号を前記ＰＬＬ４２へ出力す
る。このフィルタ処理の開始点は、前記ＤＴＦ２４ｉ、
２４ｑのインパルス応答尖頭値が出現するタイミングに
対応している。
【００１３】つぎに図１の作用を図２及び図３を併用し
て説明する。 （１）基地局側から搬送波によって伝送されてきた位相
変調信号（例えばＱＰＳＫ変調された信号）はアンテナ
１２で受信され、ＲＦ１４によって周波数Ｆif（例えば
４５５ＫＨｚ）のＩＦ信号に変換され、ＢＰＦ１６で目
的とする信号の周波数帯域に制限され、Ａ／Ｄ変換部１
８で周波数Ｆsp（式（１）のｍを２５とすると７２．８
ＫＨｚ）のサンプリングクロックによる標本化によりデ
ィジタル信号に変換される。このとき、式（１）が成立
するサンプリング周波数ＦspでＩＦ信号をアンダーサン
プリングしているので、Ａ／Ｄ変換部１８の出力側には
Ｆsp／４の周波数に周波数変換された信号が生成され
る。すなわち、ＩＦ信号をｓｉｎ波とし、式（１）でｍ
＝２５とすると、アンダーサンプリングのサンプリング
周波数ＦspはＩＦ信号の周波数Ｆifの４／２５倍となる
ので、アンダーサンプリングの標本化周期１／ＦspはＩ
Ｆ信号の周期１／Ｆifの２５／４倍となる。このため、
ＩＦ信号に対して９０°位相が遅れた点をサンプリング
することになり、その周期はサンプリング周期１／Ｆsp
の４倍となる。
て説明する。 （１）基地局側から搬送波によって伝送されてきた位相
変調信号（例えばＱＰＳＫ変調された信号）はアンテナ
１２で受信され、ＲＦ１４によって周波数Ｆif（例えば
４５５ＫＨｚ）のＩＦ信号に変換され、ＢＰＦ１６で目
的とする信号の周波数帯域に制限され、Ａ／Ｄ変換部１
８で周波数Ｆsp（式（１）のｍを２５とすると７２．８
ＫＨｚ）のサンプリングクロックによる標本化によりデ
ィジタル信号に変換される。このとき、式（１）が成立
するサンプリング周波数ＦspでＩＦ信号をアンダーサン
プリングしているので、Ａ／Ｄ変換部１８の出力側には
Ｆsp／４の周波数に周波数変換された信号が生成され
る。すなわち、ＩＦ信号をｓｉｎ波とし、式（１）でｍ
＝２５とすると、アンダーサンプリングのサンプリング
周波数ＦspはＩＦ信号の周波数Ｆifの４／２５倍となる
ので、アンダーサンプリングの標本化周期１／ＦspはＩ
Ｆ信号の周期１／Ｆifの２５／４倍となる。このため、
ＩＦ信号に対して９０°位相が遅れた点をサンプリング
することになり、その周期はサンプリング周期１／Ｆsp
の４倍となる。
【００１４】（２）直交検波部２０は、Ａ／Ｄ変換部１
８から出力した１２８サンプル分（１バースト処理分）
の信号を直交検波して互いに直交する復調信号Ｉ、Ｑを
生成し、内部メモリへ一旦格納した後、所定の係数を掛
けて奇数番目のサンプル値をＩ部メモリ２２ｉに、偶数
番目のサンプル値をＱ部メモリ２２ｑにバーストモード
で転送する。Ｉ部メモリ２２ｉに転送された信号Ｉと、
Ｑ部メモリ２２ｑに転送された信号ＱはＲＯＭ２６のタ
ップ係数を用いたＤＴＦ２４ｉとＤＴＦ２４ｑのフィル
タ処理によってベースバンド信号Ｉａ、Ｑａに変換さ
れ、位相補正部２８による位相補正で同相成分Ｉｂと直
交成分Ｑｂが生成する。
８から出力した１２８サンプル分（１バースト処理分）
の信号を直交検波して互いに直交する復調信号Ｉ、Ｑを
生成し、内部メモリへ一旦格納した後、所定の係数を掛
けて奇数番目のサンプル値をＩ部メモリ２２ｉに、偶数
番目のサンプル値をＱ部メモリ２２ｑにバーストモード
で転送する。Ｉ部メモリ２２ｉに転送された信号Ｉと、
Ｑ部メモリ２２ｑに転送された信号ＱはＲＯＭ２６のタ
ップ係数を用いたＤＴＦ２４ｉとＤＴＦ２４ｑのフィル
タ処理によってベースバンド信号Ｉａ、Ｑａに変換さ
れ、位相補正部２８による位相補正で同相成分Ｉｂと直
交成分Ｑｂが生成する。
【００１５】（３）ＣＲ３０は、信号Ｉｂ、Ｑｂに対応
した受信シンボル点の位相と期待されるシンボル点の位
相とを比較して搬送波の位相誤差を算出し、算出信号を
位相補正の制御信号として位相補正部２８へフィードバ
ックし瞬時的な位相安定を図る。ＡＦＣ３２は、ＣＲ３
０で算出した位相誤差の平均値を算出し、算出信号を位
相補正の制御信号として位相補正部２８へフィードバッ
クし長期的な位相安定を図る。Ｄ／Ｄ３４は、ＩＱ判定
部によって同相成分Ｉｂと直交成分Ｑｂから伝送情報の
同相デ−タと直交デ−タを判定し、Ｐ／Ｓ変換部によっ
て同相デ−タと直交デ−タから元の伝送情報である直列
デ−タを合成し復号信号を出力する。
した受信シンボル点の位相と期待されるシンボル点の位
相とを比較して搬送波の位相誤差を算出し、算出信号を
位相補正の制御信号として位相補正部２８へフィードバ
ックし瞬時的な位相安定を図る。ＡＦＣ３２は、ＣＲ３
０で算出した位相誤差の平均値を算出し、算出信号を位
相補正の制御信号として位相補正部２８へフィードバッ
クし長期的な位相安定を図る。Ｄ／Ｄ３４は、ＩＱ判定
部によって同相成分Ｉｂと直交成分Ｑｂから伝送情報の
同相デ−タと直交デ−タを判定し、Ｐ／Ｓ変換部によっ
て同相デ−タと直交デ−タから元の伝送情報である直列
デ−タを合成し復号信号を出力する。
【００１６】（４）ＰＲＺ３８は、位相補正部２８で生
成された信号Ｉｂ、Ｑｂに基づいて２受信シンボル点間
のゼロクロス点を検出し、ＢＴＲ３６は、位相補正部２
８で生成された信号Ｉｂ、ＱｂとＰＲＺ３８の検出信号
とに基づいてＡ／Ｄ変換部１８の実サンプリング点と理
想サンプリング点との時間差を算出する。
成された信号Ｉｂ、Ｑｂに基づいて２受信シンボル点間
のゼロクロス点を検出し、ＢＴＲ３６は、位相補正部２
８で生成された信号Ｉｂ、ＱｂとＰＲＺ３８の検出信号
とに基づいてＡ／Ｄ変換部１８の実サンプリング点と理
想サンプリング点との時間差を算出する。
【００１７】（５）フィルタタップ中心位置検出部４０
は、Ａ／Ｄ変換部１８のサンプリングのタイミングと同
時に動作を行い、ＰＲＺ３８の検出信号とＢＴＲ３６の
算出データとに基づいてＤＴＦ２４ｉ、２４ｑのインパ
ルス応答尖頭値を検出し、検出信号をタップ係数選択信
号としてＲＯＭ２６へ出力するとともに、タイミング信
号としてＩ部メモリ２２ｉ、Ｑ部メモリ２２ｑ及びＰＬ
Ｌ４２へ出力する。つまり、Ａ／Ｄ変換部１８のサンプ
リングのタイミングでＤＳＰ４４へ割込みを行い、この
割込み動作時に、１バースト前にＤＳＰ４４内の復調処
理で得られた検出信号をタイミング信号としてＩ部メモ
リ２２ｉ、Ｑ部メモリ２２ｑ及びＰＬＬ４２へ出力す
る。すなわち、最近隣理想サンプル点検出器４６がＡ／
Ｄ変換部１８の実サンプリング点のうちの理想サンプリ
ング点に最も近いサンプリング点を検出し、メモリ最終
部検出器４８がＩ部メモリ２２ｉ、Ｑ部メモリ２２ｑの
フィルタ処理の最終番地を検出し、フィルタ処理開始点
算出器５０がフィルタ処理の開始点を算出し、この算出
信号をフィルタ処理の開始点データとしてＩ部メモリ２
２ｉ、Ｑ部メモリ２２ｑへ出力することによってメモリ
巡回が行われる。このフィルタ処理の開始点が、例えば
図３に示すようなＩ部メモリ２２ｉ（Ｑ部メモリ２２
ｑ）のフィルタ処理時の中心位置範囲内の最初の１サン
プル分記憶領域Ｓであるとすると、１バースト毎に図中
矢印で示すようなフィルタ処理時の中心位置範囲内で記
憶領域Ｓを開始点としてメモリ巡回が行われ、連続した
受信シンボル点の検出が可能となる。図３のフィルタ処
理時の中心位置範囲内の１サンプル分記憶領域Ｃ（斜線
で示した領域）は、最近隣理想サンプル点検出器４６の
検出タイミングに対応し、メモリ巡回においてＤＴＦ２
４ｉ、２４ｑのインパルス応答尖頭値が出現するタイミ
ングに対応している。
は、Ａ／Ｄ変換部１８のサンプリングのタイミングと同
時に動作を行い、ＰＲＺ３８の検出信号とＢＴＲ３６の
算出データとに基づいてＤＴＦ２４ｉ、２４ｑのインパ
ルス応答尖頭値を検出し、検出信号をタップ係数選択信
号としてＲＯＭ２６へ出力するとともに、タイミング信
号としてＩ部メモリ２２ｉ、Ｑ部メモリ２２ｑ及びＰＬ
Ｌ４２へ出力する。つまり、Ａ／Ｄ変換部１８のサンプ
リングのタイミングでＤＳＰ４４へ割込みを行い、この
割込み動作時に、１バースト前にＤＳＰ４４内の復調処
理で得られた検出信号をタイミング信号としてＩ部メモ
リ２２ｉ、Ｑ部メモリ２２ｑ及びＰＬＬ４２へ出力す
る。すなわち、最近隣理想サンプル点検出器４６がＡ／
Ｄ変換部１８の実サンプリング点のうちの理想サンプリ
ング点に最も近いサンプリング点を検出し、メモリ最終
部検出器４８がＩ部メモリ２２ｉ、Ｑ部メモリ２２ｑの
フィルタ処理の最終番地を検出し、フィルタ処理開始点
算出器５０がフィルタ処理の開始点を算出し、この算出
信号をフィルタ処理の開始点データとしてＩ部メモリ２
２ｉ、Ｑ部メモリ２２ｑへ出力することによってメモリ
巡回が行われる。このフィルタ処理の開始点が、例えば
図３に示すようなＩ部メモリ２２ｉ（Ｑ部メモリ２２
ｑ）のフィルタ処理時の中心位置範囲内の最初の１サン
プル分記憶領域Ｓであるとすると、１バースト毎に図中
矢印で示すようなフィルタ処理時の中心位置範囲内で記
憶領域Ｓを開始点としてメモリ巡回が行われ、連続した
受信シンボル点の検出が可能となる。図３のフィルタ処
理時の中心位置範囲内の１サンプル分記憶領域Ｃ（斜線
で示した領域）は、最近隣理想サンプル点検出器４６の
検出タイミングに対応し、メモリ巡回においてＤＴＦ２
４ｉ、２４ｑのインパルス応答尖頭値が出現するタイミ
ングに対応している。
【００１８】（６）フィルタタップ中心位置検出部４０
から検出信号（タイミング信号）がＩ部メモリ２２ｉ
（Ｑ部メモリ２２ｑ）に入力すると、このＩ部メモリ２
２ｉ（Ｑ部メモリ２２ｑ）からはメモリ巡回の開始点
（図３の記憶領域Ｓに対応）から順にサンプリングデー
タが読み出されてＤＴＦ２４ｉ（ＤＴＦ２４ｑ）に入力
する。このＤＴＦ２４ｉ（ＤＴＦ２４ｑ）では、フィル
タタップ中心位置検出部４０から検出信号によってＲＯ
Ｍ２６から順次読み出されたタップ係数によるナイキス
ト処理がなされる。すなわち、ＤＴＦ２４ｉ（ＤＴＦ２
４ｑ）に供給されるタップ係数の時間的な制御によっ
て、Ａ／Ｄ変換部１８の実サンプリング点を理想サンプ
リング点に擬似的に一致させる制御が行われる。
から検出信号（タイミング信号）がＩ部メモリ２２ｉ
（Ｑ部メモリ２２ｑ）に入力すると、このＩ部メモリ２
２ｉ（Ｑ部メモリ２２ｑ）からはメモリ巡回の開始点
（図３の記憶領域Ｓに対応）から順にサンプリングデー
タが読み出されてＤＴＦ２４ｉ（ＤＴＦ２４ｑ）に入力
する。このＤＴＦ２４ｉ（ＤＴＦ２４ｑ）では、フィル
タタップ中心位置検出部４０から検出信号によってＲＯ
Ｍ２６から順次読み出されたタップ係数によるナイキス
ト処理がなされる。すなわち、ＤＴＦ２４ｉ（ＤＴＦ２
４ｑ）に供給されるタップ係数の時間的な制御によっ
て、Ａ／Ｄ変換部１８の実サンプリング点を理想サンプ
リング点に擬似的に一致させる制御が行われる。
【００１９】（７）フィルタタップ中心位置検出部４０
から検出信号（タイミング信号）が基準信号としてＰＬ
Ｌ４２に入力すると、このＰＬＬ４２は位相同期ループ
制御によってクロックＣＫを生成する。このＰＬＬ４２
は、ＤＴＦ２４ｉ、２４ｑのインパルス応答尖頭値が出
現するタイミングに対応したタイミング信号を基準信号
とした位相同期ループ制御でクロックＣＫを生成してい
るので、このクロックＣＫを基地局側の伝送速度と同期
のとれたデューティ比が５０％に近いクロックとするこ
とができる。
から検出信号（タイミング信号）が基準信号としてＰＬ
Ｌ４２に入力すると、このＰＬＬ４２は位相同期ループ
制御によってクロックＣＫを生成する。このＰＬＬ４２
は、ＤＴＦ２４ｉ、２４ｑのインパルス応答尖頭値が出
現するタイミングに対応したタイミング信号を基準信号
とした位相同期ループ制御でクロックＣＫを生成してい
るので、このクロックＣＫを基地局側の伝送速度と同期
のとれたデューティ比が５０％に近いクロックとするこ
とができる。
【００２０】
【発明の効果】本発明によるディジタル復調装置は、Ａ
／Ｄ変換部、直交検波部、低域フィルタ、位相補正部、
位相誤差算出部、自動周波数補正部、ゼロクロス検出
部、ビットタイミング補正部、フィルタタップ中心位置
検出部及び位相同期ループ回路を具備し、直交検波部で
生成した復調信号Ｉ、Ｑを低域フィルタでベースバンド
信号Ｉａ、Ｑａに変換し、位相補正部で位相を補正して
同相成分Ｉｂと直交成分Ｑｂを生成し、位相誤差算出部
で搬送波の位相誤差を算出し位相補正の制御信号として
位相補正部へフィードバックし、自動周波数補正部で位
相誤差の平均値を算出し位相補正の制御信号として位相
補正部へフィードバックし、ゼロクロス検出部で２受信
シンボル点間のゼロクロス点を検出し、ビットタイミン
グ補正部でＡ／Ｄ変換部の実サンプリング点と理想サン
プリング点の時間差を算出し、フィルタタップ中心位置
検出部で低域フィルタのインパルス応答尖頭値を検出
し、対応したタイミング信号を基準信号として位相同期
ループ回路でクロックＣＫを生成するようにしたので、
このクロックＣＫを基地局側の伝送速度に同期したデュ
ーティ比が５０％のクロックにすることができる。さら
に、Ａ／Ｄ変換部のサンプリング周波数ＦspはＩＦ信号
の周波数Ｆifの４／ｍ倍に設定され、ＩＦ信号の情報デ
−タ成分が保持されたままサンプリング周波数Ｆspの１
／４の周波数にダウンコンバートされた信号を生成でき
るようにしたので、Ａ／Ｄ変換部の後段の回路の処理速
度を低く抑えることができ、汎用のＤＳＰを用いて小型
化及び低消費電力化を図ることができる。
／Ｄ変換部、直交検波部、低域フィルタ、位相補正部、
位相誤差算出部、自動周波数補正部、ゼロクロス検出
部、ビットタイミング補正部、フィルタタップ中心位置
検出部及び位相同期ループ回路を具備し、直交検波部で
生成した復調信号Ｉ、Ｑを低域フィルタでベースバンド
信号Ｉａ、Ｑａに変換し、位相補正部で位相を補正して
同相成分Ｉｂと直交成分Ｑｂを生成し、位相誤差算出部
で搬送波の位相誤差を算出し位相補正の制御信号として
位相補正部へフィードバックし、自動周波数補正部で位
相誤差の平均値を算出し位相補正の制御信号として位相
補正部へフィードバックし、ゼロクロス検出部で２受信
シンボル点間のゼロクロス点を検出し、ビットタイミン
グ補正部でＡ／Ｄ変換部の実サンプリング点と理想サン
プリング点の時間差を算出し、フィルタタップ中心位置
検出部で低域フィルタのインパルス応答尖頭値を検出
し、対応したタイミング信号を基準信号として位相同期
ループ回路でクロックＣＫを生成するようにしたので、
このクロックＣＫを基地局側の伝送速度に同期したデュ
ーティ比が５０％のクロックにすることができる。さら
に、Ａ／Ｄ変換部のサンプリング周波数ＦspはＩＦ信号
の周波数Ｆifの４／ｍ倍に設定され、ＩＦ信号の情報デ
−タ成分が保持されたままサンプリング周波数Ｆspの１
／４の周波数にダウンコンバートされた信号を生成でき
るようにしたので、Ａ／Ｄ変換部の後段の回路の処理速
度を低く抑えることができ、汎用のＤＳＰを用いて小型
化及び低消費電力化を図ることができる。
【図１】本第１発明（請求項１に対応した発明）による
ディジタル復調装置の一実施形態例を示すブロック図で
ある。
ディジタル復調装置の一実施形態例を示すブロック図で
ある。
【図２】図１のフィルタタップ中心位置検出部４０の具
体的な構成例を示すブロック図である。
体的な構成例を示すブロック図である。
【図３】図１のフィルタタップ中心位置検出部４０によ
って、Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑのフィルタ
タップ中心位置（ＤＴＦ２４ｉ、２４ｑのインパルス応
答尖頭値に対応）が検出される作用の説明図である。
って、Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑのフィルタ
タップ中心位置（ＤＴＦ２４ｉ、２４ｑのインパルス応
答尖頭値に対応）が検出される作用の説明図である。
１２…アンテナ、 １４…ＲＦ（高周波回路）、 １６
…ＢＰＦ（バンドパスフィルタ）、 １８…Ａ／Ｄ（ア
ナログ／ディジタル）変換部、 ２０…直交検波部、
２２ｉ…Ｉ部メモリ、 ２２ｑ…Ｑ部メモリ、 ２４
ｉ、２４ｑ…ＤＴＦ（ディジタルフィルタ）（低域フィ
ルタの一例）、 ２６…ＲＯＭ（係数記憶部の一例）、
２８…位相補正部、 ３０…ＣＲ（位相誤差算出
部）、 ３２…ＡＦＣ（自動周波数補正部）、 ３４…
Ｄ／Ｄ（復号部）、 ３６…ＢＴＲ（ビットタイミング
補正部）、 ３８…ＰＲＺ（ゼロクロス検出部）、 ４
０…フィルタタップ中心位置検出部、 ４２、６６…Ｐ
ＬＬ（位相同期ループ回路）、４４、４４ａ…ＤＳＰ
（ディジタル信号処理プロセッサ）、 ４６…最近隣理
想サンプル点検出器、 ４８…メモリ最終部検出器、
５０…フィルタ処理開始点算出器、 ＣＫ…クロック、
Ｆif…中間周波数、 Ｆsp…Ａ／Ｄ変換部のサンプリ
ング周波数（アンダーサンプリング周波数）、 ＩＦ…
中間周波数信号、Ｉ、Ｑ…直交検波で得られた復調信
号、 Ｉａ、Ｑａ…フィルタ処理で得られたベースバン
ド信号、 Ｉｂ、Ｑｂ…位相補正で得られた同相成分、
直交成分。
…ＢＰＦ（バンドパスフィルタ）、 １８…Ａ／Ｄ（ア
ナログ／ディジタル）変換部、 ２０…直交検波部、
２２ｉ…Ｉ部メモリ、 ２２ｑ…Ｑ部メモリ、 ２４
ｉ、２４ｑ…ＤＴＦ（ディジタルフィルタ）（低域フィ
ルタの一例）、 ２６…ＲＯＭ（係数記憶部の一例）、
２８…位相補正部、 ３０…ＣＲ（位相誤差算出
部）、 ３２…ＡＦＣ（自動周波数補正部）、 ３４…
Ｄ／Ｄ（復号部）、 ３６…ＢＴＲ（ビットタイミング
補正部）、 ３８…ＰＲＺ（ゼロクロス検出部）、 ４
０…フィルタタップ中心位置検出部、 ４２、６６…Ｐ
ＬＬ（位相同期ループ回路）、４４、４４ａ…ＤＳＰ
（ディジタル信号処理プロセッサ）、 ４６…最近隣理
想サンプル点検出器、 ４８…メモリ最終部検出器、
５０…フィルタ処理開始点算出器、 ＣＫ…クロック、
Ｆif…中間周波数、 Ｆsp…Ａ／Ｄ変換部のサンプリ
ング周波数（アンダーサンプリング周波数）、 ＩＦ…
中間周波数信号、Ｉ、Ｑ…直交検波で得られた復調信
号、 Ｉａ、Ｑａ…フィルタ処理で得られたベースバン
ド信号、 Ｉｂ、Ｑｂ…位相補正で得られた同相成分、
直交成分。
Claims (1)
- 【請求項１】伝送されてきた位相変調信号を受信して周
波数ＦifのＩＦ信号（中間周波数信号）に変換し、この
ＩＦ信号を周波数Ｆsp（ＦspはＦif×４／ｍに等しい条
件を満たす周波数を表す。ｍは５以上の奇数を表す。）
のサンプリングクロックで標本化してディジタル信号に
変換し、ついで直交検波部で互いに直交する復調信号
Ｉ、Ｑを生成するようにしたディジタル復調装置におい
て、前記直交検波部の出力する信号Ｉ、Ｑをベースバン
ド信号Ｉａ、Ｑａに変換する低域フィルタと、この低域
フィルタの出力する信号Ｉａ、Ｑａの位相を補正して同
相成分Ｉｂと直交成分Ｑｂを生成する位相補正部と、こ
の位相補正部で生成された信号Ｉｂ、Ｑｂに対応した受
信シンボル点の位相と期待されるシンボル点の位相を比
較して搬送波の位相誤差を算出し、算出信号を位相補正
のための制御信号として前記位相補正部へフィードバッ
クする位相誤差算出部と、この位相誤差算出部で算出さ
れた位相誤差の平均値を算出し、算出信号を位相補正の
ための制御信号として前記位相補正部へフィードバック
する自動周波数補正部と、前記位相補正部で生成された
信号Ｉｂ、Ｑｂに基づいて２受信シンボル点間のゼロク
ロス点を検出するゼロクロス検出部と、前記位相補正部
で生成された信号Ｉｂ、Ｑｂと前記ゼロクロス検出部で
検出された信号に基づいて前記Ａ／Ｄ変換部の実サンプ
リング点と理想サンプリング点との時間差を算出するビ
ットタイミング補正部と、前記ゼロクロス検出部の検出
信号と前記ビットタイミング補正部の算出データに基づ
いて前記低域フィルタのインパルス応答尖頭値を検出
し、対応したタイミング信号を出力するフィルタタップ
中心位置検出部と、このフィルタタップ中心位置検出部
の出力するタイミング信号を基準信号としてクロックを
生成する位相同期ループ回路とを具備してなることを特
徴とするディジタル復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09013799A JP4172086B2 (ja) | 1999-03-30 | 1999-03-30 | ディジタル復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09013799A JP4172086B2 (ja) | 1999-03-30 | 1999-03-30 | ディジタル復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286910A true JP2000286910A (ja) | 2000-10-13 |
| JP4172086B2 JP4172086B2 (ja) | 2008-10-29 |
Family
ID=13990133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09013799A Expired - Fee Related JP4172086B2 (ja) | 1999-03-30 | 1999-03-30 | ディジタル復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4172086B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398879B1 (ko) * | 2001-07-09 | 2003-09-19 | 삼성전자주식회사 | 입력신호의 영점교차 특성을 이용한 위상오차 검출장치 |
| US7046968B2 (en) | 2001-08-31 | 2006-05-16 | Nec Corporation | Frequency correcting method for cellular phone terminal |
| US7333573B2 (en) | 2002-08-23 | 2008-02-19 | Hitachi Kokusai Electric Inc. | Radio communication apparatus and method having automatic frequency control function |
-
1999
- 1999-03-30 JP JP09013799A patent/JP4172086B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398879B1 (ko) * | 2001-07-09 | 2003-09-19 | 삼성전자주식회사 | 입력신호의 영점교차 특성을 이용한 위상오차 검출장치 |
| US7046968B2 (en) | 2001-08-31 | 2006-05-16 | Nec Corporation | Frequency correcting method for cellular phone terminal |
| US7333573B2 (en) | 2002-08-23 | 2008-02-19 | Hitachi Kokusai Electric Inc. | Radio communication apparatus and method having automatic frequency control function |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4172086B2 (ja) | 2008-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008543119A (ja) | 改良型精密座標回転による数値計算（ｃｏｒｄｉｃ）プロセッサ | |
| EP0381637B1 (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US6160838A (en) | Spread spectrum transmitter, spread spectrum receiver and spread spectrum communication method and automatic gain control circuit for spread spectrum receiver | |
| JP2007027987A (ja) | 無線受信装置 | |
| JP2008530951A (ja) | 予め符号化された部分応答信号用の復調器および受信器 | |
| JP2008154285A (ja) | シンボルタイミング検出装置及び無線端末装置 | |
| US7760819B2 (en) | Digital wireless receiver | |
| JP3763947B2 (ja) | スペクトラム拡散受信機及びスペクトラム拡散受信機の自動利得制御回路 | |
| JP2000286910A (ja) | ディジタル復調装置 | |
| US5905764A (en) | Radio receiver | |
| CN115085745A (zh) | 一种基于vde-ter的数字分集通信系统 | |
| JP4139814B2 (ja) | 周波数誤差検出方法、受信方法、及び送受信方法 | |
| JP4268180B2 (ja) | シンボルタイミング検出装置及び無線端末装置 | |
| US7512195B2 (en) | Frequency control apparatus, wireless communication apparatus and frequency control method | |
| JP4449144B2 (ja) | キャリア再生装置およびその方法と受信装置 | |
| JP3164944B2 (ja) | 同期検出回路 | |
| JP4186304B2 (ja) | ディジタル復調装置 | |
| JP4485297B2 (ja) | 復調回路集積の半導体集積回路、復調方法及び受信機 | |
| JP3660930B2 (ja) | 無線通信装置における自動周波数制御信号発生回路、受信装置、基地局装置、無線送受信システム、及び周波数誤差検出方法 | |
| JPH07273823A (ja) | 自動周波数制御装置 | |
| JP2022174840A (ja) | 復調器、無線機、検出方法、及び検出プログラム | |
| JP2005303846A (ja) | ディジタル復調器 | |
| JP3394276B2 (ja) | Ａｆｃ回路 | |
| JP4342264B2 (ja) | シンボルクロック同期方法及び装置 | |
| JPH11341093A (ja) | 直交変調信号復調方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |