JP4172086B2

JP4172086B2 - ディジタル復調装置

Info

Publication number: JP4172086B2
Application number: JP09013799A
Authority: JP
Inventors: 淳山下
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1999-03-30
Filing date: 1999-03-30
Publication date: 2008-10-29
Anticipated expiration: 2019-03-30
Also published as: JP2000286910A

Description

【０００１】
【発明の属する技術分野】
本発明は、移動体通信に用いられるディジタル復調装置であって、基地局から伝送されてきた位相変調信号を受信し、この位相変調信号を周波数ＦifのＩＦ信号（中間周波数信号）に変換し、このＩＦ信号を周波数Ｆsp（ＦspはＦif×４／ｍに等しい条件を満たす周波数を表す。ｍは５以上の奇数を表す。）のクロックで標本化してディジタル信号に変換し、ついで直交検波部で互いに直交する復調信号Ｉ、Ｑを生成するようにしたディジタル復調装置に関するものである。
【０００２】
【従来の技術】
近年、移動体通信の高品質、高安定性が要求され、移動機側において基地局側の伝送速度と同期した一定レートのクロックを生成して送信を行う必要がある。
一方、移動機の小型化及び低消費電力化を図るために、直交検波部及び直交検波部で生成した信号Ｉ、Ｑから伝送情報を復調するためのディジタル信号処理回路としてＤＳＰ（ディジタル信号処理プロセッサ）が用いられている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のＤＳＰを用いたディジタル復調装置は、直交検波部の内部メモリにデータを蓄えた後にまとめて割り込み処理を行っていたため、バーストタイミングでしか信号処理ができず、移動機側から基地局側へ送信する際に各シンボルレートが不均一になるという問題点があった。
【０００４】
本発明は、上述の問題点に鑑みてなされたもので、基地局側の伝送速度と同期した一定レートのクロックを生成することのできるディジタル復調装置を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】
本発明によるディジタル復調装置は、伝送されてきた位相変調信号を受信して周波数ＦifのＩＦ信号（中間周波数信号）に変換し、このＩＦ信号を周波数Ｆsp（ＦspはＦif×４／ｍに等しい条件を満たす周波数を表す。ｍは５以上の奇数を表す。）のサンプリングクロックで標本化してディジタル信号に変換し、ついで直交検波部で互いに直交する復調信号Ｉ、Ｑを生成するようにしたディジタル復調装置において、直交検波部の出力する信号Ｉ、Ｑをベースバンド信号Ｉａ、Ｑａに変換する低域フィルタと、この低域フィルタの出力する信号Ｉａ、Ｑａの位相を補正して同相成分Ｉｂと直交成分Ｑｂを生成する位相補正部と、この位相補正部で生成された信号Ｉｂ、Ｑｂに対応した受信シンボル点の位相と期待されるシンボル点の位相を比較して搬送波の位相誤差を算出し、算出信号を位相補正のための制御信号として位相補正部へフィードバックする位相誤差算出部と、この位相誤差算出部で算出された位相誤差の平均値を算出し、算出信号を位相補正のための制御信号として位相補正部へフィードバックする自動周波数補正部と、位相補正部で生成された信号Ｉｂ、Ｑｂに基づいて２受信シンボル点間のゼロクロス点を検出するゼロクロス検出部と、位相補正部で生成された信号Ｉｂ、Ｑｂとゼロクロス検出部で検出された信号に基づいてＡ／Ｄ変換部の実サンプリング点と理想サンプリング点との時間差を算出するビットタイミング補正部と、ゼロクロス検出部の検出信号とビットタイミング補正部の算出データに基づいて低域フィルタのインパルス応答尖頭値を検出し、対応したタイミング信号を出力するフィルタタップ中心位置検出部と、このフィルタタップ中心位置検出部の出力するタイミング信号を基準信号としてクロックを生成する位相同期ループ回路とを具備してなることを特徴とする。
【０００６】
直交検波部で生成した復調信号Ｉ、Ｑを低域フィルタでベースバンド信号Ｉａ、Ｑａに変換し、位相補正部で位相を補正して同相成分Ｉｂと直交成分Ｑｂを生成する。位相誤差算出部で搬送波の位相誤差を算出し位相補正の制御信号として位相補正部へフィードバックし、自動周波数補正部で位相誤差の平均値を算出し位相補正の制御信号として位相補正部へフィードバックする。ゼロクロス検出部で２受信シンボル点間のゼロクロス点を検出し、ビットタイミング補正部でＡ／Ｄ変換部の実サンプリング点と理想サンプリング点との時間差を算出し、フィルタタップ中心位置検出部で低域フィルタのインパルス応答尖頭値を検出し、対応したタイミング信号を基準信号として位相同期ループ回路でクロックを生成する。低域フィルタのインパルス応答尖頭値に対応したタイミング信号を基準信号として位相同期ループ回路でクロックを生成しているので、基地局側の伝送速度に同期したデューティ比が５０％に近いクロックを生成できる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態例を図面により説明する。
図１は本第１発明（請求項１に対応した発明）によるディジタル復調装置の一実施形態例を示すもので、この図において、１２はアンテナ、１４は高周波回路（以下ＲＦと記述する）、１６はＢＰＦ（バンドパスフィルタ）、１８はＡ／Ｄ（アナログ／ディジタル）変換部、２０は直交検波部、２２ｉはＩ部メモリ、２２ｑはＱ部メモリ、２４ｉ、２４ｑは低域フィルタとしてのディジタルフィルタ（以下ＤＴＦと記述する）、２６は係数記憶部としてのリードオンリメモリ（以下ＲＯＭと記述する）、２８は位相補正部、３０は位相誤差算出部（以下ＣＲと記述する）、３２は自動周波数補正部（以下ＡＦＣと記述する）、３４は復号部（以下Ｄ／Ｄと記述する）、３６はビットタイミング補正部（以下ＢＴＲと記述する）、３８はゼロクロス検出部（以下ＰＲＺと記述する）、４０はフィルタタップ中心位置検出部、４２は位相同期ループ回路（以下ＰＬＬと記述する）である。
前記直交検波部２０から前記フィルタタップ中心位置検出部４０までは、ＬＳＩ（大規模集積回路）で構成された汎用のＤＳＰ４４内の素子の組み合わせで構成されている。
【０００８】
前記アンテナ１２は、基地局側から搬送波によって伝送されてきた位相変調信号（例えばＱＰＳＫ（Quadrature Phase Shift Keying）変調された信号）を受信する。
前記ＲＦ１４は、前記アンテナ１２の受信信号を周波数ＦifのＩＦ信号に変換する周波数変換部と、このＩＦ信号を増幅する中間周波増幅部と、ＡＧＣ（自動利得制御）部とを具備し、増幅されたＩＦ信号を出力する。
前記ＢＰＦ１６は、前記ＲＦ１４から出力したＩＦ信号のうちの目的とする信号の周波数範囲を通過させる。
前記Ａ／Ｄ変換部１８は、前記ＢＰＦ１６から出力したＩＦ信号を、サンプリングクロック発生部（図示省略）から出力したサンプリング周波数Ｆspのサンプリングクロックで標本化してディジタル信号に変換する。このサンプリング周波数Ｆspは次ぎの（１）式を満たすように設定されている。
Ｆsp＝Ｆif×４／ｍ…（１）
（１）式においてｍは５以上の奇数（５、７、９、…）を表し、ＩＦ信号を４Ｆif／５以下のサンプリング周波数でサンプリング（以下、単にアンダーサンプリングという。）していることを表している。
【０００９】
前記直交検波部２０は、前記Ａ／Ｄ変換部１８の出力信号を直交検波して互いに直交する復調信号Ｉ、Ｑを生成する。
前記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑは、前記直交検波部２０で生成された信号Ｉ、Ｑを所定のタイミングで交互に格納し、前記フィルタタップ中心位置検出部４０からのタイミング信号によって前記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑから信号Ｉ、Ｑが読み出される。
前記ＤＴＦ２４ｉ、２４ｑは、前記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑから読み出された信号Ｉ、Ｑに対し、前記ＲＯＭ２６から適宜に読み出されたタップ係数を用いたナイキスト処理を行うことによって、信号Ｉ、Ｑをベースバンド信号Ｉａ、Ｑａに変換する。
前記ＲＯＭ２６には予め複数組のタップ係数が記憶されている。
前記位相補正部２８は、前記ＣＲ３０及びＡＦＣ３２から出力する信号を制御信号として前記ＤＴＦ２４ｉ、２４ｑから出力する信号Ｉａ、Ｑａの位相を補正する。
【００１０】
前記ＣＲ３０は前記位相補正部２８の出力する信号Ｉｂ、Ｑｂに対応した受信シンボル点の位相と期待されるシンボル点（例えばベースバンド信号の理想シンボル点）の位相とを比較し搬送波の位相誤差を算出し、算出信号を位相補正のための制御信号として前記位相補正部２８へフィードバックする。受信シンボル点とは、ＱＰＳＫの信号点配置図において位相が直交関係にある信号Ｉｂ、Ｑｂをベクトルで表したときの合成ベクトルを表す。
前記ＡＦＣ３２は、前記ＣＲ３０で算出された位相誤差の平均値を算出し、算出信号を位相補正の制御信号として前記位相補正部２８へフィードバックする。
前記Ｄ／Ｄ３４は、ＩＱ判定部とＰ／Ｓ（パラレル／シリアル）変換部からなり、前記位相補正部２８の出力する信号Ｉｂ、Ｑｂから伝送情報を復号して出力する。
【００１１】
前記ＰＲＺ３８は、前記位相補正部２８で生成された信号Ｉｂ、Ｑｂに基づいて２受信シンボル点間のゼロクロス点を検出し、検出信号を出力する。
前記ＢＴＲ３６は、前記位相補正部２８で生成された信号Ｉｂ、Ｑｂと前記ＰＲＺ３８の検出信号とに基づいて、前記Ａ／Ｄ変換部１８の実サンプリング点と理想サンプリング点（ベースバンド信号の理想シンボル点、理想ゼロクロス点に対応したサンプリング点）との時間差を算出する。
【００１２】
前記フィルタタップ中心位置検出部４０は、図２に示すように、最近隣理想サンプル点検出器４６、メモリ最終部検出器４８及びフィルタ処理開始点算出器５０を具備し、前記ＰＲＺ３８の検出信号と前記ＢＴＲ３６の算出データとに基づいて前記ＤＴＦ２４ｉ、２４ｑのインパルス応答尖頭値を検出し、対応したタイミング信号をタップ係数選択信号として前記ＲＯＭ２６へ出力するとともに、この対応したタイミング信号を前記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑ及び前記ＰＬＬ４２へ出力する。
前記最近隣理想サンプル点検出器４６は、前記ＰＲＺ３８の検出信号と前記ＢＴＲ３６の算出データとに基づいて、前記Ａ／Ｄ変換部１８の実サンプリング点のうちの理想サンプリング点に最も近いサンプリング点を検出し、前記メモリ最終部検出器４８は前記最近隣理想サンプル点検出器４６の検出値に基づいて前記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑのフィルタ処理の最終番地を検出し、前記フィルタ処理開始点算出器５０は、前記最近隣理想サンプル点検出器４６の検出値と前記メモリ最終部検出器４８の検出値とに基づいてフィルタ処理の開始点を算出し、この算出信号（タイミング信号）を次の割込み時のフィルタ処理開始点データとして前記Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑへ出力するとともに、タップ係数選択信号として前記ＲＯＭ２６へ出力し、さらにこの算出信号を前記ＰＬＬ４２へ出力する。このフィルタ処理の開始点は、前記ＤＴＦ２４ｉ、２４ｑのインパルス応答尖頭値が出現するタイミングに対応している。
【００１３】
つぎに図１の作用を図２及び図３を併用して説明する。
（１）基地局側から搬送波によって伝送されてきた位相変調信号（例えばＱＰＳＫ変調された信号）はアンテナ１２で受信され、ＲＦ１４によって周波数Ｆif（例えば４５５ＫＨｚ）のＩＦ信号に変換され、ＢＰＦ１６で目的とする信号の周波数帯域に制限され、Ａ／Ｄ変換部１８で周波数Ｆsp（式（１）のｍを２５とすると７２．８ＫＨｚ）のサンプリングクロックによる標本化によりディジタル信号に変換される。このとき、式（１）が成立するサンプリング周波数ＦspでＩＦ信号をアンダーサンプリングしているので、Ａ／Ｄ変換部１８の出力側にはＦsp／４の周波数に周波数変換された信号が生成される。すなわち、ＩＦ信号をｓｉｎ波とし、式（１）でｍ＝２５とすると、アンダーサンプリングのサンプリング周波数ＦspはＩＦ信号の周波数Ｆifの４／２５倍となるので、アンダーサンプリングの標本化周期１／ＦspはＩＦ信号の周期１／Ｆifの２５／４倍となる。このため、ＩＦ信号に対して９０°位相が遅れた点をサンプリングすることになり、その周期はサンプリング周期１／Ｆspの４倍となる。
【００１４】
（２）直交検波部２０は、Ａ／Ｄ変換部１８から出力した１２８サンプル分（１バースト処理分）の信号を直交検波して互いに直交する復調信号Ｉ、Ｑを生成し、内部メモリへ一旦格納した後、所定の係数を掛けて奇数番目のサンプル値をＩ部メモリ２２ｉに、偶数番目のサンプル値をＱ部メモリ２２ｑにバーストモードで転送する。Ｉ部メモリ２２ｉに転送された信号Ｉと、Ｑ部メモリ２２ｑに転送された信号ＱはＲＯＭ２６のタップ係数を用いたＤＴＦ２４ｉとＤＴＦ２４ｑのフィルタ処理によってベースバンド信号Ｉａ、Ｑａに変換され、位相補正部２８による位相補正で同相成分Ｉｂと直交成分Ｑｂが生成する。
【００１５】
（３）ＣＲ３０は、信号Ｉｂ、Ｑｂに対応した受信シンボル点の位相と期待されるシンボル点の位相とを比較して搬送波の位相誤差を算出し、算出信号を位相補正の制御信号として位相補正部２８へフィードバックし瞬時的な位相安定を図る。ＡＦＣ３２は、ＣＲ３０で算出した位相誤差の平均値を算出し、算出信号を位相補正の制御信号として位相補正部２８へフィードバックし長期的な位相安定を図る。
Ｄ／Ｄ３４は、ＩＱ判定部によって同相成分Ｉｂと直交成分Ｑｂから伝送情報の同相デ−タと直交デ−タを判定し、Ｐ／Ｓ変換部によって同相デ−タと直交デ−タから元の伝送情報である直列デ−タを合成し復号信号を出力する。
【００１６】
（４）ＰＲＺ３８は、位相補正部２８で生成された信号Ｉｂ、Ｑｂに基づいて２受信シンボル点間のゼロクロス点を検出し、ＢＴＲ３６は、位相補正部２８で生成された信号Ｉｂ、ＱｂとＰＲＺ３８の検出信号とに基づいてＡ／Ｄ変換部１８の実サンプリング点と理想サンプリング点との時間差を算出する。
【００１７】
（５）フィルタタップ中心位置検出部４０は、Ａ／Ｄ変換部１８のサンプリングのタイミングと同時に動作を行い、ＰＲＺ３８の検出信号とＢＴＲ３６の算出データとに基づいてＤＴＦ２４ｉ、２４ｑのインパルス応答尖頭値を検出し、検出信号をタップ係数選択信号としてＲＯＭ２６へ出力するとともに、タイミング信号としてＩ部メモリ２２ｉ、Ｑ部メモリ２２ｑ及びＰＬＬ４２へ出力する。つまり、Ａ／Ｄ変換部１８のサンプリングのタイミングでＤＳＰ４４へ割込みを行い、この割込み動作時に、１バースト前にＤＳＰ４４内の復調処理で得られた検出信号をタイミング信号としてＩ部メモリ２２ｉ、Ｑ部メモリ２２ｑ及びＰＬＬ４２へ出力する。
すなわち、最近隣理想サンプル点検出器４６がＡ／Ｄ変換部１８の実サンプリング点のうちの理想サンプリング点に最も近いサンプリング点を検出し、メモリ最終部検出器４８がＩ部メモリ２２ｉ、Ｑ部メモリ２２ｑのフィルタ処理の最終番地を検出し、フィルタ処理開始点算出器５０がフィルタ処理の開始点を算出し、この算出信号をフィルタ処理の開始点データとしてＩ部メモリ２２ｉ、Ｑ部メモリ２２ｑへ出力することによってメモリ巡回が行われる。このフィルタ処理の開始点が、例えば図３に示すようなＩ部メモリ２２ｉ（Ｑ部メモリ２２ｑ）のフィルタ処理時の中心位置範囲内の最初の１サンプル分記憶領域Ｓであるとすると、１バースト毎に図中矢印で示すようなフィルタ処理時の中心位置範囲内で記憶領域Ｓを開始点としてメモリ巡回が行われ、連続した受信シンボル点の検出が可能となる。
図３のフィルタ処理時の中心位置範囲内の１サンプル分記憶領域Ｃ（斜線で示した領域）は、最近隣理想サンプル点検出器４６の検出タイミングに対応し、メモリ巡回においてＤＴＦ２４ｉ、２４ｑのインパルス応答尖頭値が出現するタイミングに対応している。
【００１８】
（６）フィルタタップ中心位置検出部４０から検出信号（タイミング信号）がＩ部メモリ２２ｉ（Ｑ部メモリ２２ｑ）に入力すると、このＩ部メモリ２２ｉ（Ｑ部メモリ２２ｑ）からはメモリ巡回の開始点（図３の記憶領域Ｓに対応）から順にサンプリングデータが読み出されてＤＴＦ２４ｉ（ＤＴＦ２４ｑ）に入力する。このＤＴＦ２４ｉ（ＤＴＦ２４ｑ）では、フィルタタップ中心位置検出部４０から検出信号によってＲＯＭ２６から順次読み出されたタップ係数によるナイキスト処理がなされる。
すなわち、ＤＴＦ２４ｉ（ＤＴＦ２４ｑ）に供給されるタップ係数の時間的な制御によって、Ａ／Ｄ変換部１８の実サンプリング点を理想サンプリング点に擬似的に一致させる制御が行われる。
【００１９】
（７）フィルタタップ中心位置検出部４０から検出信号（タイミング信号）が基準信号としてＰＬＬ４２に入力すると、このＰＬＬ４２は位相同期ループ制御によってクロックＣＫを生成する。このＰＬＬ４２は、ＤＴＦ２４ｉ、２４ｑのインパルス応答尖頭値が出現するタイミングに対応したタイミング信号を基準信号とした位相同期ループ制御でクロックＣＫを生成しているので、このクロックＣＫを基地局側の伝送速度と同期のとれたデューティ比が５０％に近いクロックとすることができる。
【００２０】
【発明の効果】
本発明によるディジタル復調装置は、Ａ／Ｄ変換部、直交検波部、低域フィルタ、位相補正部、位相誤差算出部、自動周波数補正部、ゼロクロス検出部、ビットタイミング補正部、フィルタタップ中心位置検出部及び位相同期ループ回路を具備し、直交検波部で生成した復調信号Ｉ、Ｑを低域フィルタでベースバンド信号Ｉａ、Ｑａに変換し、位相補正部で位相を補正して同相成分Ｉｂと直交成分Ｑｂを生成し、位相誤差算出部で搬送波の位相誤差を算出し位相補正の制御信号として位相補正部へフィードバックし、自動周波数補正部で位相誤差の平均値を算出し位相補正の制御信号として位相補正部へフィードバックし、ゼロクロス検出部で２受信シンボル点間のゼロクロス点を検出し、ビットタイミング補正部でＡ／Ｄ変換部の実サンプリング点と理想サンプリング点の時間差を算出し、フィルタタップ中心位置検出部で低域フィルタのインパルス応答尖頭値を検出し、対応したタイミング信号を基準信号として位相同期ループ回路でクロックＣＫを生成するようにしたので、このクロックＣＫを基地局側の伝送速度に同期したデューティ比が５０％のクロックにすることができる。
さらに、Ａ／Ｄ変換部のサンプリング周波数ＦspはＩＦ信号の周波数Ｆifの４／ｍ倍に設定され、ＩＦ信号の情報デ−タ成分が保持されたままサンプリング周波数Ｆspの１／４の周波数にダウンコンバートされた信号を生成できるようにしたので、Ａ／Ｄ変換部の後段の回路の処理速度を低く抑えることができ、汎用のＤＳＰを用いて小型化及び低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本第１発明（請求項１に対応した発明）によるディジタル復調装置の一実施形態例を示すブロック図である。
【図２】図１のフィルタタップ中心位置検出部４０の具体的な構成例を示すブロック図である。
【図３】図１のフィルタタップ中心位置検出部４０によって、Ｉ部メモリ２２ｉ、Ｑ部メモリ２２ｑのフィルタタップ中心位置（ＤＴＦ２４ｉ、２４ｑのインパルス応答尖頭値に対応）が検出される作用の説明図である。
【符号の説明】
１２…アンテナ、１４…ＲＦ（高周波回路）、１６…ＢＰＦ（バンドパスフィルタ）、１８…Ａ／Ｄ（アナログ／ディジタル）変換部、２０…直交検波部、２２ｉ…Ｉ部メモリ、２２ｑ…Ｑ部メモリ、２４ｉ、２４ｑ…ＤＴＦ（ディジタルフィルタ）（低域フィルタの一例）、２６…ＲＯＭ（係数記憶部の一例）、２８…位相補正部、３０…ＣＲ（位相誤差算出部）、３２…ＡＦＣ（自動周波数補正部）、３４…Ｄ／Ｄ（復号部）、３６…ＢＴＲ（ビットタイミング補正部）、３８…ＰＲＺ（ゼロクロス検出部）、４０…フィルタタップ中心位置検出部、４２、６６…ＰＬＬ（位相同期ループ回路）、４４、４４ａ…ＤＳＰ（ディジタル信号処理プロセッサ）、４６…最近隣理想サンプル点検出器、４８…メモリ最終部検出器、５０…フィルタ処理開始点算出器、ＣＫ…クロック、Ｆif…中間周波数、Ｆsp…Ａ／Ｄ変換部のサンプリング周波数（アンダーサンプリング周波数）、ＩＦ…中間周波数信号、Ｉ、Ｑ…直交検波で得られた復調信号、Ｉａ、Ｑａ…フィルタ処理で得られたベースバンド信号、Ｉｂ、Ｑｂ…位相補正で得られた同相成分、直交成分。

Claims

伝送されてきた位相変調信号を受信して周波数ＦifのＩＦ信号（中間周波数信号）に変換し、このＩＦ信号を周波数Ｆsp（ＦspはＦif×４／ｍに等しい条件を満たす周波数を表す。ｍは５以上の奇数を表す。）のサンプリングクロックで標本化してディジタル信号に変換し、ついで直交検波部で互いに直交する復調信号Ｉ、Ｑを生成するようにしたディジタル復調装置において、前記直交検波部の出力する信号Ｉ、Ｑをベースバンド信号Ｉａ、Ｑａに変換する低域フィルタと、この低域フィルタの出力する信号Ｉａ、Ｑａの位相を補正して同相成分Ｉｂと直交成分Ｑｂを生成する位相補正部と、この位相補正部で生成された信号Ｉｂ、Ｑｂに対応した受信シンボル点の位相と期待されるシンボル点の位相を比較して搬送波の位相誤差を算出し、算出信号を位相補正のための制御信号として前記位相補正部へフィードバックする位相誤差算出部と、この位相誤差算出部で算出された位相誤差の平均値を算出し、算出信号を位相補正のための制御信号として前記位相補正部へフィードバックする自動周波数補正部と、前記位相補正部で生成された信号Ｉｂ、Ｑｂに基づいて２受信シンボル点間のゼロクロス点を検出するゼロクロス検出部と、前記位相補正部で生成された信号Ｉｂ、Ｑｂと前記ゼロクロス検出部で検出された信号に基づいて前記Ａ／Ｄ変換部の実サンプリング点と理想サンプリング点との時間差を算出するビットタイミング補正部と、前記ゼロクロス検出部の検出信号と前記ビットタイミング補正部の算出データに基づいて前記低域フィルタのインパルス応答尖頭値を検出し、対応したタイミング信号を出力するフィルタタップ中心位置検出部と、このフィルタタップ中心位置検出部の出力するタイミング信号を基準信号としてクロックを生成する位相同期ループ回路とを具備してなることを特徴とするディジタル復調装置。