CN117095713B - 一种基于传输速率的信号相位转换电路 - Google Patents
一种基于传输速率的信号相位转换电路 Download PDFInfo
- Publication number
- CN117095713B CN117095713B CN202311068580.3A CN202311068580A CN117095713B CN 117095713 B CN117095713 B CN 117095713B CN 202311068580 A CN202311068580 A CN 202311068580A CN 117095713 B CN117095713 B CN 117095713B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- phase conversion
- bit
- transmission rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 84
- 230000005540 biological transmission Effects 0.000 title claims abstract description 58
- 238000012545 processing Methods 0.000 claims description 46
- 230000003362 replicative effect Effects 0.000 claims description 5
- 238000011161 development Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请提供一种基于传输速率的信号相位转换电路，属于数据传输技术领域，所述电路分别与第一电路和第二电路连接，第二电路与第一电路的传输速率比为N，所述电路包括：依次电连接的复制子电路、移位子电路、组合子电路和相位转换子电路；复制子电路基于预设有效信号长度对第一信号进行复制得到第一有效信号；移位子电路基于预设读数据延时对第一有效信号进行左移操作得到第一延时信号；组合子电路基于预设多位使能信号对第一延时信号进行处理得到多个中间信号，对多个中间信号进行组合操作得到第一组合信号；相位转换子电路基于传输速率比对第一组合信号进行右移操作得到相位转换目标信号，能降低电路开发难度和成本，提高开发效率。
Description
技术领域
本申请涉及数据传输技术领域，尤其涉及一种基于传输速率的信号相位转换电路。
背景技术
随着存储器技术的快速发展，DRAM(Dynamic Random Access Memory，动态随机存取存储器)和Flash等器件的运行速度原来越高，但有一些电路则需要较低的运行速度。因此，当低速电路中的低速信号传入高速电路时，需要将低速信号转换为高速信号以避免通信异常。例如在DFI(DDR PHY Interface)协议中，即存在1：2，1：4等不同速率比的关系，需要对信号的相位进行转换。
然而现有的信号相位转换电路不但结构复杂，且功能单一，只能实现一种速率比的信号相位转换，当低速电路与高速电路的速率比变化时则需要重新设计转换电路，导致电路的开发难度和成本提高，开发效率降低。
发明内容
本申请提供一种基于传输速率的信号相位转换电路，能够适配不同速率比的信号相位转换，降低电路的开发难度和成本，提高开发效率。
本申请提供一种基于传输速率的信号相位转换电路，所述电路分别与第一电路和第二电路连接，所述第二电路与第一电路的传输速率比为N，所述电路包括：
依次电连接的复制子电路、移位子电路、组合子电路和相位转换子电路；
所述复制子电路用于基于预设的有效信号长度对第一信号进行复制，得到第一有效信号；
所述移位子电路用于基于预设的读数据延时对所述第一有效信号进行左移操作，得到第一延时信号；
所述组合子电路用于基于预设的多位使能信号对所述第一延时信号进行处理以得到多个中间信号，并对所述多个中间信号进行组合操作以得到第一组合信号；
所述相位转换子电路用于基于所述第二电路与第一电路的传输速率比对所述第一组合信号进行右移操作以得到相位转换目标信号。
根据本申请提供的一种基于传输速率的信号相位转换电路，所述复制子电路的输入端与所述第一电路的输出端连接，用于接收所述第一电路输出的第一信号；所述相位转换子电路的输出端与所述第二电路的输入端连接，用于将所述相位转换目标信号发送给第二电路。
根据本申请提供的一种基于传输速率的信号相位转换电路，所述基于预设的有效信号长度对第一信号进行复制，具体包括：
确定所述第一信号中各数据位的值；
基于预设的有效信号长度及所述第二电路对应的第二时钟周期确定各数据位的复制数量，并基于各数据位的复制数量对各数据位的值进行复制。
根据本申请提供的一种基于传输速率的信号相位转换电路，所述基于预设的读数据延时对所述第一有效信号进行左移操作，具体包括：
基于预设的读数据延时及所述第二时钟周期确定左移位数；
基于所述左移位数对所述第一有效信号进行左移操作。
根据本申请提供的一种基于传输速率的信号相位转换电路，所述组合子电路包括多个信号处理单元，所述第一延时信号为各信号处理单元的输入，所述多位使能信号的位数为N，所述多位使能信号的各有效位分别作为各目标信号处理单元的使能标志位，相应的，所述基于预设的多位使能信号对所述第一延时信号进行处理，具体包括：
对于任一目标信号处理单元，所述目标信号处理单元基于自身的使能标志位的取值及在所述多位使能信号中的位置，确定对所述第一延时信号的处理类型；所述处理类型包括置零和左移操作；
在所述处理类型为左移操作时，左移操作的位数与对应的使能标志位在所述多位使能信号中的位置对应。
根据本申请提供的一种基于传输速率的信号相位转换电路，所述目标信号处理单元是基于所述多位使能信号的位数确定的。
根据本申请提供的一种基于传输速率的信号相位转换电路，所述组合操作为逻辑或运算。
根据本申请提供的一种基于传输速率的信号相位转换电路，所述相位转换子电路包括右移计数器，所述右移计数器用于对所述第一组合信号进行右移操作，相应的，所述基于所述第二电路与第一电路的传输速率比对所述第一组合信号进行右移操作以得到相位转换目标信号，具体包括：
基于所述第二电路与第一电路的传输速率比确定单次右移位数，并基于所述第一电路对应的第一时钟信号对所述第一组合信号进行右移操作；
每次右移操作之后，截取所述右移计数器的低N位数据作为相位转换目标信号。
根据本申请提供的一种基于传输速率的信号相位转换电路，所述N为偶数。
根据本申请提供的一种基于传输速率的信号相位转换电路，所述读数据延时为读命令发送到获取到数据之间的间隔时间。
本申请提供的基于传输速率的信号相位转换电路，所述电路分别与第一电路和第二电路连接，所述第二电路与第一电路的传输速率比为N，所述电路包括：依次电连接的复制子电路、移位子电路、组合子电路和相位转换子电路；所述复制子电路用于基于预设的有效信号长度对第一信号进行复制，得到第一有效信号；所述移位子电路用于基于预设的读数据延时对所述第一有效信号进行左移操作，得到第一延时信号；所述组合子电路用于基于预设的多位使能信号对所述第一延时信号进行处理以得到多个中间信号，并对所述多个中间信号进行组合操作以得到第一组合信号；所述相位转换子电路用于基于所述第二电路与第一电路的传输速率比对所述第一组合信号进行右移操作以得到相位转换目标信号，能够基于预先配置的有效信号长度、读数据延时和多位使能信号，实现不同速率比的信号相位转换，降低电路的开发难度和成本，提高开发效率。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的基于传输速率的信号相位转换电路的结构示意图；
图2是本申请提供的相位转换效果示意图之一；
图3是本申请提供的相位转换效果示意图之二。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1是本申请提供的基于传输速率的信号相位转换电路的结构示意图，如图1所示，所述电路分别与第一电路和第二电路连接，所述第二电路与第一电路的传输速率比为N，所述电路包括：
依次电连接的复制子电路、移位子电路、组合子电路和相位转换子电路；
所述复制子电路用于基于预设的有效信号长度对第一信号进行复制，得到第一有效信号；
所述移位子电路用于基于预设的读数据延时对所述第一有效信号进行左移操作，得到第一延时信号；
所述组合子电路用于基于预设的多位使能信号对所述第一延时信号进行处理以得到多个中间信号，并对所述多个中间信号进行组合操作以得到第一组合信号；
所述相位转换子电路用于基于所述第二电路与第一电路的传输速率比对所述第一组合信号进行右移操作以得到相位转换目标信号。
具体的，所述第一电路可以为现有的任意低速电路，所述第二电路可以为现有的任意高速电路，本申请实施例对此不作具体限定。所述传输速率比N通常为偶数，以避免数据处理时出错。所述复制子电路的输入端与所述第一电路的输出端连接，用于接收所述第一电路输出的第一信号(即低速信号)；所述相位转换子电路的输出端与所述第二电路的输入端连接，用于将所述相位转换目标信号(即高速信号)发送给第二电路。基于此，即可实现不同速率比的信号相位转换，进而避免低速电路中的低速信号传入高速电路时出错。
通常情况下，需要在低速电路和高速电路之间传输数据对应于读数据操作的场景。因此，本申请实施例中所述预设的有效信号长度是基于读命令中待读取数据的长度指示信息确定的。基于此，本申请实施例即可基于预设的有效信号长度对第一信号进行复制，以保证无论读命令指示的待读取数据的长度如何变化，第二电路均能够获取完整的有效信号。所述基于预设的有效信号长度对第一信号进行复制，具体包括：
确定所述第一信号中各数据位的值；
基于预设的有效信号长度及所述第二电路对应的第二时钟周期确定各数据位的复制数量，并基于各数据位的复制数量对各数据位的值进行复制。
可以理解的是，所述有效信号长度对应于第二时钟周期，例如所述有效信号长度(后续简称P)为8，则表示有效信号的长度为8个第二时钟周期。以此为例，若所述第一信号只有一个数据位(即比特位)，例如第一信号为“1”，则对应数据位的复制数量为8，复制后得到的第一有效信号即为“11111111”，其中每个“1”对应于一个第二时钟周期的长度；若所述第一信号包括多个数据位，例如第一信号为“1001”，则对应的各数据位的复制数量为2，复制后得到的第一有效信号即为“11000011”，其中每个“1”或“0”对应于一个第二时钟周期的长度。依此类推，即可在待读取数据的长度变化的情况下，保证第二电路能够获取完整的有效信号。所述复制子电路可以采用任意可行的数据复制电路实现第一信号中各数据位的复制，本申请实施例对此不作具体限定。对于各数据位的复制数量，可以通过多个选择器进行数量档位的调节，当然也可以采用其它可行的实现方式，本申请实施例在此不作具体限定。
所述基于预设的读数据延时对所述第一有效信号进行左移操作，具体包括：
基于预设的读数据延时及所述第二时钟周期确定左移位数；
基于所述左移位数对所述第一有效信号进行左移操作。
可以理解的是，在进行读数据操作时，从读命令发送到获取到数据之间会存在一定的时间间隔，即读数据延时，为了确保低速信号进入高速电路的时序准确性，本申请实施例预先基于器件规范确定读命令发送到获取到数据之间的间隔时间(即读数据延时)，并预先设置读数据延时。基于此，所述移位子电路即可基于该预设的读数据延时对所述第一有效信号进行延时操作。具体的，首先基于预设的读数据延时及所述第二时钟周期确定左移位数(后续简称M，左移M位即指左移M个第二时钟周期)，再基于所述左移位数对所述第一有效信号进行左移操作即可得到包含延时的第一延时信号。
得到所述第一延时信号之后，即可进一步基于相位转换目标信号的相位需求，通过预设的多位使能信号对所述第一延时信号进行变换。具体的，所述组合子电路包括多个信号处理单元，所述第一延时信号为各信号处理单元的输入，所述多位使能信号的位数为N，所述多位使能信号的各有效位分别作为各目标信号处理单元的使能标志位，相应的，所述基于预设的多位使能信号对所述第一延时信号进行处理，具体包括：
对于任一目标信号处理单元，所述目标信号处理单元基于自身的使能标志位的取值及在所述多位使能信号中的位置，确定对所述第一延时信号的处理类型；所述处理类型包括置零和左移操作；
在所述处理类型为左移操作时，左移操作的位数与对应的使能标志位在所述多位使能信号中的位置对应。
具体的，当使能标志位为1时，执行左移操作，当使能标志位为0时，执行置零操作。可以理解的是，置零即将所述第一延时信号中的所有比特位均置零。值得注意的是，左移操作之后原位置的值也会置零。所述多位使能信号可以表示为Enable[N-1：0]，对应的，所述多位使能信号的各有效位可以依次表示为Enable[0]、Enable[1]……Enable[N-1]，通过预先设置所述多位使能信号的值即可基于实际需要对所述第一延时信号进行置零或左移处理，得到多个(即N个)中间信号。左移操作的位数与对应的使能标志位在所述多位使能信号中的位置对应即使能标志位在所述多位使能信号中处于第几位，则左移几位，例如若Enable[N-1]为1，则表示将第一延时信号左移N-1位。
还可以理解的是，由于需要适配不同传输速率比的第一电路和第二电路，因此所述信号处理单元的数量通常会设置较多，而在实际应用中可能出现N小于信号处理单元总数的情况，基于此，本申请实施例会基于所述多位使能信号的位数(即N)确定用于对第一延时信号进行处理的目标信号处理单元，再将所述多位使能信号的各有效位分别作为各目标信号处理单元的使能标志位。基于此，即可实现第一延时信号的高效准确处理。得到N个中间信号后，即可对所述多个中间信号进行组合操作以得到第一组合信号。值得注意的是，所述组合操作为逻辑或运算，可通过相应的或门电路实现。基于此，即可根据不同的转换相位需求得到不同的组合信号。
得到第一组合信号之后，即可基于所述第二电路与第一电路的传输速率比对所述第一组合信号进行右移操作以得到相位转换目标信号。具体的，所述相位转换子电路包括右移计数器，所述右移计数器用于对所述第一组合信号进行右移操作，相应的，所述基于所述第二电路与第一电路的传输速率比对所述第一组合信号进行右移操作以得到相位转换目标信号，具体包括：
基于所述第二电路与第一电路的传输速率比确定单次右移位数，并基于所述第一电路对应的第一时钟信号对所述第一组合信号进行右移操作；
每次右移操作之后，截取所述右移计数器的低N位数据作为相位转换目标信号。
可以理解的是，通过上述步骤进行多次“右移+截取低N位数据”操作后，即可得到准确延时的高速信号(即相位转换目标信号)，进而保证第二电路准确高效的读取所述第一信号。下面结合两个具体的例子展示本申请实施例的相位转换效果：
图2是本申请提供的相位转换效果示意图之一，图3是本申请提供的相位转换效果示意图之二，图2-3均对应于第一信号为“1”的情形，其中图2对应于传输速率比为4:1(即第二电路与第一电路的传输速率比为4)的情形，图3对应于传输速率比为8:1的情形。如图2所示，第一步，所述复制子电路基于预设的有效信号长度对第一信号进行复制，得到第一有效信号(即P个1)；第二步，所述移位子电路基于预设的读数据延时对所述第一有效信号进行左移操作，得到第一延时信号(即P个1，M个0)；第三步，所述组合子电路基于预设的多位使能信号对所述第一延时信号进行处理以得到多个中间信号，并对所述多个中间信号进行组合操作以得到第一组合信号(即P个1，M个0)。从图中可以看出，除了Enable[0]为1，其它的使能标志位均为0，因此第一组合信号相对于第一延时信号无变化；第四步，所述相位转换子电路基于所述第二电路与第一电路的传输速率比(即4)，在第一时钟的上升沿对所述第一组合信号进行右移操作并截取低4位数据(即每一个第一时钟周期获取4位数据，以保证与传输速率比匹配)以得到相位转换目标信号。基于此，第二电路即可实现相位转换目标信号的顺利接收。
同理，如图3所示，第一步，所述复制子电路基于预设的有效信号长度对第一信号进行复制，得到第一有效信号(即P个1)；第二步，所述移位子电路基于预设的读数据延时对所述第一有效信号进行左移操作，得到第一延时信号(即P个1，M个0)；第三步，所述组合子电路基于预设的多位使能信号对所述第一延时信号进行处理以得到多个中间信号，并对所述多个中间信号进行组合操作以得到第一组合信号(即P+N-1个1，M个0)。从图中可以看出，除了Enable[0]-Enable[N-1]均为1，因此进行或操作之后第一组合信号为P+N-1个1，M个0；第四步，所述相位转换子电路基于所述第二电路与第一电路的传输速率比(即8)，在第一时钟的上升沿对所述第一组合信号进行右移操作并截取低8位数据(即每一个第一时钟周期获取8位数据，以保证与传输速率比匹配)以得到相位转换目标信号。基于此，第二电路即可实现相位转换目标信号的顺利接收。
对于第一信号为多比特数据及传输速率比为其它值的情形，其相位转换方式与图2-图3所示的转换方式类似，本申请实施例在此不作穷举。
本申请实施例提供的电路，所述电路分别与第一电路和第二电路连接，所述第二电路与第一电路的传输速率比为N，所述电路包括：依次电连接的复制子电路、移位子电路、组合子电路和相位转换子电路；所述复制子电路用于基于预设的有效信号长度对第一信号进行复制，得到第一有效信号；所述移位子电路用于基于预设的读数据延时对所述第一有效信号进行左移操作，得到第一延时信号；所述组合子电路用于基于预设的多位使能信号对所述第一延时信号进行处理以得到多个中间信号，并对所述多个中间信号进行组合操作以得到第一组合信号；所述相位转换子电路用于基于所述第二电路与第一电路的传输速率比对所述第一组合信号进行右移操作以得到相位转换目标信号，能够基于预先配置的有效信号长度、读数据延时和多位使能信号，实现不同速率比的信号相位转换，降低电路的开发难度和成本，提高开发效率。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (8)
1.一种基于传输速率的信号相位转换电路，其特征在于，所述电路分别与第一电路和第二电路连接，所述第一电路为低速电路，所述第二电路为高速电路，所述第二电路与第一电路的传输速率比为N，所述N为偶数，所述电路包括：
依次电连接的复制子电路、移位子电路、组合子电路和相位转换子电路；
所述复制子电路用于基于预设的有效信号长度对第一信号进行复制，得到第一有效信号；所述预设的有效信号长度是基于读命令中待读取数据的长度指示信息确定的，所述有效信号长度对应于第二时钟周期的数量；
所述移位子电路用于基于预设的读数据延时对所述第一有效信号进行左移操作，得到第一延时信号；
所述组合子电路用于基于预设的多位使能信号对所述第一延时信号进行处理以得到多个中间信号，并对所述多个中间信号进行组合操作以得到第一组合信号；
所述相位转换子电路用于基于所述第二电路与第一电路的传输速率比对所述第一组合信号进行右移操作以得到相位转换目标信号；
所述组合子电路包括多个信号处理单元，所述信号处理单元的数量大于等于N，所述第一延时信号为各信号处理单元的输入，所述多位使能信号的位数为N，所述多位使能信号的各有效位分别作为各目标信号处理单元的使能标志位，相应的，所述基于预设的多位使能信号对所述第一延时信号进行处理，具体包括：
对于任一目标信号处理单元，所述目标信号处理单元基于自身的使能标志位的取值及在所述多位使能信号中的位置，确定对所述第一延时信号的处理类型；所述处理类型包括置零和左移操作；
在所述处理类型为左移操作时，左移操作的位数与对应的使能标志位在所述多位使能信号中的位置对应。
2.根据权利要求1所述的基于传输速率的信号相位转换电路，其特征在于，所述复制子电路的输入端与所述第一电路的输出端连接，用于接收所述第一电路输出的第一信号；所述相位转换子电路的输出端与所述第二电路的输入端连接，用于将所述相位转换目标信号发送给第二电路。
3.根据权利要求2所述的基于传输速率的信号相位转换电路，其特征在于，所述基于预设的有效信号长度对第一信号进行复制，具体包括：
确定所述第一信号中各数据位的值；
基于预设的有效信号长度及所述第二电路对应的第二时钟周期确定各数据位的复制数量，并基于各数据位的复制数量对各数据位的值进行复制。
4.根据权利要求3所述的基于传输速率的信号相位转换电路，其特征在于，所述基于预设的读数据延时对所述第一有效信号进行左移操作，具体包括：
基于预设的读数据延时及所述第二时钟周期确定左移位数；
基于所述左移位数对所述第一有效信号进行左移操作。
5.根据权利要求4所述的基于传输速率的信号相位转换电路，其特征在于，所述目标信号处理单元是基于所述多位使能信号的位数确定的。
6.根据权利要求5所述的基于传输速率的信号相位转换电路，其特征在于，所述组合操作为逻辑或运算。
7.根据权利要求6所述的基于传输速率的信号相位转换电路，其特征在于，所述相位转换子电路包括右移计数器，所述右移计数器用于对所述第一组合信号进行右移操作，相应的，所述基于所述第二电路与第一电路的传输速率比对所述第一组合信号进行右移操作以得到相位转换目标信号，具体包括：
基于所述第二电路与第一电路的传输速率比确定单次右移位数，并基于所述第一电路对应的第一时钟信号对所述第一组合信号进行右移操作；
每次右移操作之后，截取所述右移计数器的低N位数据作为相位转换目标信号。
8.根据权利要求7所述的基于传输速率的信号相位转换电路，其特征在于，所述读数据延时为读命令发送到获取到数据之间的间隔时间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311068580.3A CN117095713B (zh) | 2023-08-23 | 2023-08-23 | 一种基于传输速率的信号相位转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311068580.3A CN117095713B (zh) | 2023-08-23 | 2023-08-23 | 一种基于传输速率的信号相位转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117095713A CN117095713A (zh) | 2023-11-21 |
| CN117095713B true CN117095713B (zh) | 2024-03-19 |
Family
ID=88771406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311068580.3A Active CN117095713B (zh) | 2023-08-23 | 2023-08-23 | 一种基于传输速率的信号相位转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117095713B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950021874U (ko) * | 1993-12-23 | 1995-07-28 | 금성정보통신 주식회사 | 데이타 전송속도 변환장치 |
| JP2000124870A (ja) * | 1998-10-13 | 2000-04-28 | Nec Eng Ltd | ２：１多重回路 |
| JP2000269913A (ja) * | 1999-03-17 | 2000-09-29 | Hitachi Commun Syst Inc | データ速度変換回路、並びにデータ位相変換回路 |
| CN1327320A (zh) * | 2000-06-06 | 2001-12-19 | 索尼公司 | 同步检测设备 |
| JP2004214932A (ja) * | 2002-12-27 | 2004-07-29 | Sony Corp | クロック信号再生ｐｌｌ回路 |
| CN1689258A (zh) * | 2002-08-14 | 2005-10-26 | 绿洲硅体系公司 | 用锁相环,采样速率转换,或由网络帧速率产生的同步时钟,在网络上以网络帧速率发送和接收数据的通信系统 |
| CN101496286A (zh) * | 2006-07-27 | 2009-07-29 | 松下电器产业株式会社 | 脉冲同步解调装置 |
| CN203233394U (zh) * | 2013-05-10 | 2013-10-09 | 成都国腾电子技术股份有限公司 | 一种四倍过采样数据恢复电路 |
| CN111200434A (zh) * | 2018-11-20 | 2020-05-26 | 长鑫存储技术有限公司 | 延时锁相环电路、同步时钟信号方法及半导体存储器 |
| CN111224649A (zh) * | 2020-01-17 | 2020-06-02 | 深圳市紫光同创电子有限公司 | 高速接口的固定延时电路 |
| KR20210145373A (ko) * | 2020-05-25 | 2021-12-02 | 윈본드 일렉트로닉스 코포레이션 | 지연 락 루프 디바이스와 그 동작 방법 |
| CN113765633A (zh) * | 2020-06-03 | 2021-12-07 | 华为技术有限公司 | 发送参考信号的方法和通信装置 |
| CN116599788A (zh) * | 2023-04-10 | 2023-08-15 | 苏州浪潮智能科技有限公司 | 通信电路、方法、设备以及存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7580495B2 (en) * | 2005-06-30 | 2009-08-25 | Slt Logic Llc | Mixer-based phase control |
| JP5082954B2 (ja) * | 2008-03-14 | 2012-11-28 | 富士通株式会社 | 信号処理回路 |
| CN111865382B (zh) * | 2019-04-26 | 2022-09-02 | 华为技术有限公司 | 信号发送电路、信号接收电路、电子装置及基站 |
| CN114631283A (zh) * | 2020-04-09 | 2022-06-14 | 爱德万测试公司 | 用于将数据从一个时钟域传输到另一个时钟域的电路 |
-
2023
- 2023-08-23 CN CN202311068580.3A patent/CN117095713B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950021874U (ko) * | 1993-12-23 | 1995-07-28 | 금성정보통신 주식회사 | 데이타 전송속도 변환장치 |
| JP2000124870A (ja) * | 1998-10-13 | 2000-04-28 | Nec Eng Ltd | ２：１多重回路 |
| JP2000269913A (ja) * | 1999-03-17 | 2000-09-29 | Hitachi Commun Syst Inc | データ速度変換回路、並びにデータ位相変換回路 |
| CN1327320A (zh) * | 2000-06-06 | 2001-12-19 | 索尼公司 | 同步检测设备 |
| CN1689258A (zh) * | 2002-08-14 | 2005-10-26 | 绿洲硅体系公司 | 用锁相环,采样速率转换,或由网络帧速率产生的同步时钟,在网络上以网络帧速率发送和接收数据的通信系统 |
| JP2004214932A (ja) * | 2002-12-27 | 2004-07-29 | Sony Corp | クロック信号再生ｐｌｌ回路 |
| CN101496286A (zh) * | 2006-07-27 | 2009-07-29 | 松下电器产业株式会社 | 脉冲同步解调装置 |
| CN203233394U (zh) * | 2013-05-10 | 2013-10-09 | 成都国腾电子技术股份有限公司 | 一种四倍过采样数据恢复电路 |
| CN111200434A (zh) * | 2018-11-20 | 2020-05-26 | 长鑫存储技术有限公司 | 延时锁相环电路、同步时钟信号方法及半导体存储器 |
| CN111224649A (zh) * | 2020-01-17 | 2020-06-02 | 深圳市紫光同创电子有限公司 | 高速接口的固定延时电路 |
| KR20210145373A (ko) * | 2020-05-25 | 2021-12-02 | 윈본드 일렉트로닉스 코포레이션 | 지연 락 루프 디바이스와 그 동작 방법 |
| CN113765633A (zh) * | 2020-06-03 | 2021-12-07 | 华为技术有限公司 | 发送参考信号的方法和通信装置 |
| CN116599788A (zh) * | 2023-04-10 | 2023-08-15 | 苏州浪潮智能科技有限公司 | 通信电路、方法、设备以及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117095713A (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3856696B2 (ja) | ２倍データ速度同期式動的ランダムアクセスメモリのための構成可能同期装置 | |
| US7555590B2 (en) | Fast buffer pointer across clock domains | |
| TWI390543B (zh) | 於記憶體系統中達成訊框鎖定的方法、記憶體系統、記憶體裝置控制器及用於啟始記憶體系統之基於處理器系統 | |
| US4048673A (en) | Cpu - i/o bus interface for a data processing system | |
| JP7212687B2 (ja) | シリアル通信装置 | |
| CN201878182U (zh) | 一种基于fpga的总线型通信系统 | |
| US4371949A (en) | Time-shared, multi-phase memory accessing system having automatically updatable error logging means | |
| US10423565B2 (en) | Data transmission systems having a plurality of transmission lanes and methods of testing transmission data in the data transmission systems | |
| EP1396786A1 (en) | Bridge circuit for use in retiming in a semiconductor integrated circuit | |
| CN117095713B (zh) | 一种基于传输速率的信号相位转换电路 | |
| CN114201276A (zh) | 一种基于fifo中断管理的方法 | |
| KR101334111B1 (ko) | 쿼드 데이터 레이트(ｑｄｒ) 제어기 및 그의 실현방법 | |
| US20080247496A1 (en) | Early HSS Rx Data Sampling | |
| US7072998B2 (en) | Method and system for optimized FIFO full conduction control | |
| CN112148655B (zh) | 多位数据跨时钟域的处理方法及装置 | |
| CN114443524A (zh) | 一种数据传输方法、系统、存储介质及设备 | |
| CN100373325C (zh) | 不确定长度的讯息的调整方法与装置 | |
| US7669017B1 (en) | Method of and circuit for buffering data | |
| US11055240B2 (en) | Data processing method and device for performing a convolution operation | |
| CN202495946U (zh) | 一种基于物联网管理控制的fpga的总线型通信系统 | |
| JPS5947394B2 (ja) | 可変長二次元シストレジスタ | |
| CN117420342B (zh) | 多通道采集方法、装置、系统、fpga及采样示波器 | |
| US5903144A (en) | Circuit configuration for phase difference measurement | |
| CN117971756A (zh) | 一种时钟相位的确定方法、装置、电子设备及存储介质 | |
| JP2845768B2 (ja) | 時刻情報同期化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |