CN114640375B - 一种确定时钟相位调制解调器系统及使用方法 - Google Patents

Abstract

本申请公开的一种确定时钟相位调制解调器系统，所述系统包括：功分模块、第一锁频同步模块和第二锁频同步模块，所述功分模块电连接于调制解调器系统内，所述功分模块用于将获取到的外部频率参考信号功分至少两等分；第一锁频同步模块用于锁定功分后的至少一份所述外部频率参考信号，并产生调制器时钟信号，将该锁定的所述外部频率参考信号的相位与调制器时钟信号的相位关系固定；第二锁频同步模块用于锁定功分后的至少一份所述外部频率参考信号，并产生解调器时钟信号，将该锁定的所述外部频率参考信号的相位与解调器时钟信号的相位关系固定。

Description

一种确定时钟相位调制解调器系统及使用方法

技术领域

本申请涉及调制解调器技术领域，尤其涉及一种确定时钟相位调制解调器系统及使用方法。

背景技术

双向法时间比对是目前国际公认的最高精度的时间比对方法，广泛应用于国际高精度时间频率量值远程比对，在时间频率量传和溯源方法中的地位无可替代。双向时间比对利用信号扩频调制技术对定时信号的相关信息进行高精度的扩频调制发射，通过卫星/微波链路对信号进行传输，远程比对站对比对信号进行快速捕获、精密跟踪和精确解算，得到信号传播伪距，通过交换伪距数据便可以精确的获得比对站间的时间差信息，可以获得亚纳秒量级时间同步水平。

双向时间比对调制解调器是整个双向时间比对系统的核心，调制板卡和解调板卡是调制解调器的核心。一方面调制解调器需要锁定外部输入参考频率信号(10MHz或者5MHz)，之后通过频率综合分别产生调制板卡和解调板卡的两个时钟信号；另一方面调制和解调板卡需要在外部输入时间信号(1PPS秒脉冲)的触发下开始工作。虽然外频率参考输入和外时间信号是同源的，但无论怎样精确触发，由于传统调制解调器锁定外参考频率很难达到完全相位锁定(即确定时钟相位关系)，每次上电存在随机相位误差变化，进而导致外部输入时间触发信号与触发生成的系统使用的秒脉冲之间存在随机误差，最大可能达到几十个纳秒，而该误差会直接影响到最终的比对结果。因此，该随机误差对于纳秒级调制解调器的时延重复性极大影响调制解调器的准确性。

发明内容

本说明书实施例提供了一种确定时钟相位调制解调器系统及使用方法，用于解决随机误差对于纳秒级调制解调器的时延重复性极大，导致调制解调器的准确性较差的问题。

本说明书实施例采用下述技术方案：

一方面，本发明实施例提供一种确定时钟相位调制解调器系统，所述系统包括：

功分模块，所述功分模块电连接于调制解调器系统内，所述功分模块用于将获取到的外部频率参考信号功分至少两等分；

第一锁频同步模块，用于锁定功分后的至少一份所述外部频率参考信号，并产生调制器时钟信号，将该锁定的所述外部频率参考信号的相位与调制器时钟信号的相位关系固定；

第二锁频同步模块，用于锁定功分后的至少一份所述外部频率参考信号，并产生解调器时钟信号，将该锁定的所述外部频率参考信号的相位与解调器时钟信号的相位关系固定。

另一方面，本发明实施例还提供了一种确定时钟相位调制解调器系统的使用方法，所述方法包括：

通过所述系统中的功分模块，将外部频率参考信号功分给第一锁频同步模块和第二锁频同步模块，以使系统锁定外部频率参考信号，并分别产生调制器时钟信号和解调器时钟信号；

将调制器时钟信号、解调器时钟信号和外部频率参考信号经过第一锁频同步模块和第二锁频同步模块固定相位关系。

本说明书实施例采用的上述至少一个技术方案能够达到以下有益效果：通过利用第一锁频同步模块和第二锁频同步模块，使产生的时钟信号与外输入参考信号存在每次上电确定性相位关系；不仅能够有效提升调制解调器开机时延重复性，还可应用于传统双向调制解调器设备设计优化，大大降低设计成本和设备体积。

附图说明

为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图：

图1为现有技术中国际通用双向调制解调器的时钟和脉冲系统结构示意图；

图2为调制解调器外部输入时间信号(1PPS秒脉冲)、外部输入参考频率信号、调制器、解调器和内部触发生成的系统使用的秒脉冲之间的时序关系示意图；

图3为本实施例1提供的一种确定时钟相位调制解调器系统的结构示意图；

图4为本实施例1提供的一种确定时钟相位调制解调器系统的电路连接示意图；

图5为本实施例2提供的一种确定时钟相位调制解调器系统的使用方法流程示意图；

图6为本实施例2提供的一种确定时钟相位调制解调器系统的外部频率参考信号与调制器时钟和解调器时钟相位关系固定状态示意图。

具体实施方式

为了使本技术领域的人员更好地理解本说明书中的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本说明书实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

一般国际通用双向调制解调器的时钟和脉冲系统如图1所示，外部频率参考给锁相倍频器提供时钟基准信号，锁相倍频器锁定外部时钟参考后为调制器提供调制器时钟，为频率综合器提供主时钟，同时频率综合器为解调器提供解调器时钟。一般情况下，外部频率参考频率与调制器时钟和解调器时钟三者是不同的。外部1PPS脉冲触发调制器和解调器生成各自的1PPS信号。

调制解调器外部输入时间信号(1PPS秒脉冲)、外部输入参考频率信号、调制器、解调器和内部触发生成的系统使用的秒脉冲之间的时序关系如图2所示。调制器1PPS产生是外部1PPS进入调制器后，在调制器时钟的第一个上升沿产生；同理，解调器1PPS产生是外部1PPS进入解调器后，在解调器时钟的第一个上升沿产生。

由双向测量理论两站钟差可用公式(1)表示，如下

ΔT＝[ρ₁+TIC_2a+TIC_1a-(ρ₂+TIC_2b+TIC_1b)]/2(1)

其中，ρ₁和ρ₂表示两站各自测量对方的伪距值，TIC_1a和TIC_1b分别表示各自调制器1PPS触发误差，TIC_2a和TIC_2b分别表示各自解调器1PPS触发误差。由于外部参考频率、调制器时钟和解调器时钟每次上电相位关系不确定，导致TIC_1a、TIC_1b、TIC_2a和TIC_2b四个变量每次上电测量值随机变化，就需要另外增加高精度时间间隔计数器来进行每次上电进行测量校准。

当前国际通用调制解调器设备是通过另外增加一个时间间隔测量模块来实时测量该触发随机误差，每次上电通过该时间间隔测量模块测量值对设备进行随机触发误差的校准。该方法虽然有效解决了由于锁定外部频率信号而导致的输入频率、调制板卡时钟和解调板卡时钟相位不确定问题，但会增加价格高昂的时间间隔测量模块费用，对于降低调制解调器成本和小型化不利。

因此，本实施例提供一种确定时钟相位调制解调器系统，能够通过利用第一锁频同步模块和第二锁频同步模块，使产生的时钟信号与外输入参考信号存在每次上电确定性相位关系；不仅能够有效提升调制解调器开机时延重复性，还可应用于传统双向调制解调器设备设计优化，大大降低设计成本和设备体积。

实施例1

请参阅图3和图4所示，图3为本实施例1提供的一种确定时钟相位调制解调器系统的结构示意图，图4为本实施例1提供的一种确定时钟相位调制解调器系统的电路连接示意图，系统100包括：

功分模块101，功分模块电连接于调制解调器系统内，功分模块用于将获取到的外部频率参考信号功分至少两等分；

具体的，功分模块包括但不限于使用功分器，功分器与系统电连接，功分模块的用电是由系统自带的供电接口提供供电；功分器将获取到的外部频率参考信号功分至少两等分；在设计电路时需要保证外部输入给调制器和解调器的参考频率信号功分路径长度相等。

应当理解的，上述列举的具体内容，仅仅用于示例性说明，不应当对本申请造成任何的限定。

第一锁频同步模块102，用于锁定功分后的至少一份外部频率参考信号，并产生调制器时钟信号，将该锁定的外部频率参考信号的相位与调制器时钟信号的相位关系固定；

具体的，系统包括调制器，第一锁频同步模块与调制器电连接。第一锁频同步模块设置于调制器内部。第一锁频同步模块包括但不限于第一宽带合成器，第一宽带合成器可选用但不限于高性能宽带合成器。第一宽带合成器包括但不限于使用LMX2594型号芯片。LMX2594型号芯片电连接于调制器的电路板内，其中LMX2594型号芯片中的OSCinP管脚连接外部参考时钟输出端、SYNC管脚连接功分器输出端，用于获取外部频率参考信号、RFoutAP管脚连接调制器内的FPGA以及LMX2594型号芯片中的供电管脚按普通连接方式连接即可。

应当理解的，上述列举的具体内容，仅仅用于示例性说明，不应当对本申请造成任何的限定。

第二锁频同步模块103，用于锁定功分后的至少一份外部频率参考信号，并产生解调器时钟信号，将该锁定的外部频率参考信号的相位与解调器时钟信号的相位关系固定。

具体的，系统包括解调器，第二锁频同步模块与调制器电连接，第二锁频同步模块设置于解调器内部。第二锁频同步模块包括但不限于第二宽带合成器，第二宽带合成器可选用但不限于高性能宽带合成器。第二宽带合成器包括但不限于LMX2594型号芯片。LMX2594型号芯片电连接于调制器的电路板内，其中LMX2594型号芯片中的OSCinP管脚连接外部参考时钟输出端、SYNC管脚连接功分器输出端，用于获取外部频率参考信号、RFoutAP管脚连接连接调制器内的FPGA以及LMX2594型号芯片中的供电管脚按普通连接方式连接即可。

应当理解的，上述列举的具体内容，仅仅用于示例性说明，不应当对本申请造成任何的限定。

本实施例能够通过利用时钟芯片同步功能，产生的时钟信号与外输入参考信号存在每次上电确定性相位关系，能够有效提升调制解调器开机时延重复性，同时减少了价格昂贵的高精度时间间隔计数器，可应用于传统双向调制解调器系统设计优化，大大降低设计成本和设备体积。

实施例2

实施例2提供一种确定时钟相位调制解调器系统的使用方法，请参阅图5和图6所示，图5为本实施例2提供的一种确定时钟相位调制解调器系统的使用方法流程示意图，图6为本实施例2提供的一种确定时钟相位调制解调器系统的外部频率参考信号与调制器时钟和解调器时钟相位关系固定状态示意图，方法包括：

S001、通过系统中的功分模块，将外部频率参考信号功分给第一锁频同步模块和第二锁频同步模块，以使系统锁定外部频率参考信号，并分别产生调制器时钟信号和解调器时钟信号；

具体的，功分模块包括但不限于使用功分器，第一锁频同步模块和第二锁频同步模块包括但不限于使用功能相同的两片LMX2594芯片。将外部频率参考信号通过功分器功分后提供给两片LMX2594芯片作为频率基准，两片LMX2594芯片通过内部锁相环路锁定外部频率参考信号，并分别产生调制器时钟和解调器时钟信号。

S003、将调制器时钟信号、解调器时钟信号和外部频率参考信号经过第一锁频同步模块和第二锁频同步模块固定相位关系。

具体的，第一步生成的调制器时钟和解调器时钟虽然与外频率参考信号锁定，但三者的相位关系不确定，即不同步。

将外部时间信号(1PPS秒脉冲)功分输入给两片LMX2594芯片，利用LMX2594芯片同步功能，使得外部频率参考信号与调制器时钟和解调器时钟相位关系固定，如图6所示，即每次上电TIC_1a、TIC_1b、TIC_2a和TIC_2b固定，且TIC_1a＝TIC_1b＝TIC_2a＝TIC_2b＝t。

进一步说明，采用此种时钟确定相位设计方法时，需外部频率参考信号与外部时间信号(1PPS脉冲)同源；为保证TIC_1a、TIC_1b、TIC_2a和TIC_2b四个变量完全相等，在设计电路时需要保证外部输入给调制器和解调器的参考频率信号功分路径长度相等，同时还要保证外部输入给调制器和解调器的时间信号(1PPS脉冲)功分路径长度相等。

上述对本说明书特定实施例进行了描述，其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，附图中描绘的过程不一定必须按照示出的特定顺序或者连续顺序才能实现期望的结果。本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者系统中还存在另外的相同要素。

以上所述仅为本说明书实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (6)

1.一种确定时钟相位的双向时间比对调制解调器系统，其特征在于，所述系统包括：

功分模块，所述功分模块电连接于调制解调器系统内，所述功分模块用于将获取到的外部频率参考信号功分至少两等分；

第一锁频同步模块，用于锁定功分后的至少一份所述外部频率参考信号，并产生调制器时钟信号，将该锁定的所述外部频率参考信号的相位与调制器时钟信号的相位关系固定；以及，

第二锁频同步模块，用于锁定功分后的至少一份所述外部频率参考信号，并产生解调器时钟信号，将该锁定的所述外部频率参考信号的相位与解调器时钟信号的相位关系固定；

其中，所述系统包括调制器，所述第一锁频同步模块与所述调制器电连接；

所述第一锁频同步模块设置于所述调制器内部；

所述系统包括解调器，所述第二锁频同步模块与所述解调器电连接，所述第二锁频同步模块设置于所述解调器内部；所述第二锁频同步模块包括第二宽带合成器；外部输入给调制器和解调器的频率参考信号功分路径长度相等，外部输入给调制器和解调器的时间信号功分路径长度相等。

2.根据权利要求1所述的一种确定时钟相位的双向时间比对调制解调器系统，其特征在于，所述功分模块包括功分器，所述功分器与所述系统电连接。

3.根据权利要求1所述的一种确定时钟相位的双向时间比对调制解调器系统，其特征在于，所述第一锁频同步模块包括第一宽带合成器。

4.根据权利要求3所述的一种确定时钟相位的双向时间比对调制解调器系统，其特征在于，所述第一宽带合成器包括LMX2594型号芯片。

5.根据权利要求1所述的一种确定时钟相位的双向时间比对调制解调器系统，其特征在于，所述第二宽带合成器包括LMX2594型号芯片。

6.一种根据权利要求1-5任一项所述的确定时钟相位的双向时间比对调制解调器系统的使用方法，其特征在于，所述方法包括：

通过所述系统中的功分模块，将外部频率参考信号功分给第一锁频同步模块和第二锁频同步模块，以使系统锁定外部频率参考信号，并分别产生调制器时钟信号和解调器时钟信号；

将调制器时钟信号、解调器时钟信号和外部频率参考信号经过第一锁频同步模块和第二锁频同步模块固定相位关系。