CN111106894B - 一种时间同步方法和系统 - Google Patents

Abstract

本方案提供了一种时间同步方法和系统。该方案利用PTP报文交换得到双沿粗时间戳计算粗略路径延迟，然后通过字双混频时差法测量出精准的异步接收相位差，即对PTP时间戳8ns内的皮秒部分进行测量，再利用DDMTD的测量结果精细化PTP时间戳，最后重新计算往返路径延时，对从时钟进行相位补偿，完成亚纳秒级时间同步。本申请所述技术方案通过提高网络时间戳的精度，从而突破PTP百纳秒级同步精度，实现网络时间亚纳秒级时间同步的需求。

Description

一种时间同步方法和系统

技术领域

本申请涉及时间校准领域，特别涉及一种能够提高网络时间戳精度的时间同步方法和系统。

背景技术

时间同步是导航、电信、电力和网络控制等领域的重要基础保障。研究基于信息网络的高性能时间传递技术，通过信息网络进行高精度时间传递具有非常重要的意义。网络时间同步协议利用既有的数据链路，通过主从时钟间的时间信息帧交换，实现主从时间同步。

精确时间协议(PTP，Precision Time Protocol)是常见的双向网络时间传递协议，由网络测量和控制系统的精密时钟同步协议标准(IEEE 1588)定义，于2002年发布1588V1版，于2008年升级到第二版1599V2。PTP能够在用网络通信、本地计算机和分布式对象等技术中精确同步系统中的时钟，同步精度能达到纳秒级水平。与其他专门的同步系统相比，PTP是针对更稳定和更安全的网络环境设计的，它不需要额外的网络同步设备，可以将时间链路与数据链路复用，所以占用的网络资源和硬件资源也更少。

PTP协议的基本原理是主从时钟之间进行同步信息包的发送，对信息包的发出时间和接收时间信息进行记录，并将时间戳加到信息包中。通过时间戳，从时钟就可以计算出自己与主时钟的时间偏差以及传输延迟，进行时间的校准同步。PTP通过使用硬件时间戳避开了交换机、路由器、网卡和操作系统等会产生随机延时的中间层，可消除大部分路径时延非对称的影响，使得主从时钟之间时延误差最小化，同步精度可达到百纳秒级。

正因为PTP协议的主从时钟偏差是基于硬件时间戳计算，而千兆以太网传输频率为125MHz，即PTP硬件时间戳单元的工作时钟频率是125MHz，所以周期为8ns，也就是时间戳的分辨力极限为8ns，频率跟踪的灵敏度也受到该分辨力的限制。

发明内容

本申请提供了一种在PTP协议基础上提高网络时间戳精度的方法。

根据本申请实施例的第一个方面，提供了一种时间同步方法，该方法的步骤包括：

基于PTP报文交换，同时在参考时钟上升沿和下降沿标记时间戳；

基于PTP协议，测量主从时钟的往返路径延迟，获得8ns误差的主从时钟时间同步；

基于数字双混频时差技术，对PTP时间戳8ns内的皮秒部分进行测量，获得主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差；

基于参考时钟的时间戳、主时钟节点恢复时钟与主时钟节点本地时钟的相位差和从时钟节点恢复时钟与从时钟节点本地时钟的相位差，对主时钟节点和从时钟节点的接收时间戳进行校准；

根据校准后的接收时间戳，重新计算主从时钟的往返路径延时，获得主从时钟的亚纳秒级时间同步。

在一种优选地实施例中，所述基于PTP协议，测量主从时钟的往返路径延迟，获得8ns误差的主从时钟时间同步的步骤包括：

根据主从时钟的链路总延时、主时钟到从时钟的传输延时、以及从时钟到主时钟的传输延时，获得主从时钟偏差的理论值；

根据主从时钟偏差的理论值，调整从时钟，以使主从时钟实现ns误差的主从时钟时间同步。

在一种优选地实施例中，所述基于数字双混频时差技术，对PTP时间戳8ns内的皮秒部分进行测量，获得主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差的步骤包括：

分别将恢复时钟频率和本地时钟频率与偏置时钟进行混频，获得第一混频信号和第二混频信号；

分别对第一混频信号和第二混频信号进行处理，获得恢复时钟频率和本地时钟频率的相位差；

基于上述步骤，分别获取主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差。

在一种优选地实施例中，所述根据校准后的接收时间戳，重新计算主从时钟的往返路径延时，获得主从时钟的亚纳秒级时间同步的步骤包括：

根据主时钟节点和从时钟节点的校准后的接收时间戳，主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差，获得新的往返总延时；

根据新的往返总延时，计算出实际主从时钟偏差；

根据实际主从时钟偏差，对从时钟进行相位补偿，以使主从时钟实现亚纳秒级时间同步。

根据本申请实施例的第二个方面，提供了一种时间同步系统，该系统包括：

标记单元，基于PTP报文交换，同时在参考时钟上升沿和下降沿标记时间戳；

延时测量单元，基于PTP协议，测量主从时钟的往返路径延迟，获得8ns误差的主从时钟时间同步；

数字双混频时差器，基于数字双混频时差技术，对PTP时间戳8ns内的皮秒部分进行测量，获得主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差；

校准单元，基于参考时钟的时间戳、主时钟节点恢复时钟与主时钟节点本地时钟的相位差和从时钟节点恢复时钟与从时钟节点本地时钟的相位差，对主时钟节点和从时钟节点的接收时间戳进行校准；

补偿单元，根据校准后的接收时间戳，重新计算主从时钟的往返路径延时，获得主从时钟的亚纳秒级时间同步。

在一种优选地实施例中，所述延时测量单元，具体执行如下步骤：

根据主从时钟的链路总延时、主时钟到从时钟的传输延时、以及从时钟到主时钟的传输延时，获得主从时钟偏差的理论值；

根据主从时钟偏差的理论值，调整从时钟，以使主从时钟实现ns误差的主从时钟时间同步。

在一种优选地实施例中，所述数字双混频时差器包括：

第一频率信号输入端，输入主时钟恢复时钟频率或从时钟恢复时钟频率，作为第一频率信号；

第二频率信号输入端，输入主时钟本地时钟频率或从时钟本地时钟频率，作为第二频率信号；

辅助锁相环，用于提供锁相时钟频率；

第一D触发器，将第一频率信号和锁相时钟频率进行混频，获得第一混频信号；

第二D触发器，将第二频率信号和锁相时钟频率进行混频，获得第二混频信号；

滤波与脉冲产生模块，分别对第一混频信号和第二混频信号进行滤波，并对应产生脉冲信号；

相位差测量模块，基于第一混频信号对应的脉冲信号和第二混频信号对应的脉冲信号进行相位差测量，获得主时钟节点恢复时钟和主时钟节点本地时钟的相位差，或者，从时钟节点恢复时钟和从时钟节点本地时钟的相位差。

在一种优选地实施例中，所述补偿单元具体执行如下步骤：

根据主时钟节点和从时钟节点的校准后的接收时间戳，主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差，获得新的往返总延时；

根据新的往返总延时，计算出实际主从时钟偏差；

根据实际主从时钟偏差，对从时钟进行相位补偿，以使主从时钟实现亚纳秒级时间同步。

根据本申请实施例的第三个方面，提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如上所述方法的步骤。

根据本申请实施例的第四个方面，提供了一种电子设备，其特征在于，包括：存储器，一个或多个处理器；存储器与处理器通过通信总线相连；处理器被配置为执行存储器中的指令；所述存储介质中存储有用于执行如上所述方法中各个步骤的指令。

有益效果

本申请所述技术方案通过提高网络时间戳的精度，从而突破PTP百纳秒级同步精度，实现网络时间亚纳秒级时间同步的需求。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出本方案所述时间同步方法的示意图；

图2示出本方案所述PTP协议的基本原理图；

图3示出本方案所述数字双混频时差法的原理图；

图4示出本方案所述时间戳校准的示意图；

图5示出本方案所述时间戳校准的波形图。

具体实施方式

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

如图1所示，本方案首先通过PTP报文交换得到双沿粗时间戳，即在参考时钟每个上升沿标记时间戳的同时也在下降沿标记时间戳，避免计数器读数亚稳态的影响得到有效的粗时间戳t₁、t₂、t₃、t₄，此部分为时钟周期(8ns)的倍数，可以通过主从时钟各自的计数器来测量；以此计算得到粗略路径延迟；运用数字双混频时差技术，测量得到t₂(从节点报文接收)时刻，从节点恢复时钟与从节点本地时钟的相位差phase_s，以及t₄(主节点报文接收)时刻，主节点恢复时钟与主节点本地时钟的相位差phase_MM；对PTP时间戳8ns内的皮秒部分进行测量，将接收时钟戳t₂、t₄通过精细化算法得到亚纳秒级精细时间戳t_2p、t_4p；最后重新计算往返路径延时，依此对从时钟进行相位补偿，完成亚纳秒级时间同步。

本方法的具体步骤如下：

第一步，PTP报文交换得到双沿粗时间戳。

PTP协议定义了4种多点传送的信息包，主时钟周期性的发送Sync，记录发送时刻t₁，并让随后的Follow_Up信息包记录此时间发送给从时钟，从时钟接收到Sync的时刻记录为t₂；过一小段时间，从时钟发送Delay_Req并记录发送时间t₃，主时钟接收到Delay_Req后记录接收时间t₄，并将t₄经由Delay_Resp返回给从时钟。

一般的PTP协议中，PHY仅在上升沿处打戳，这会对时间戳精度带来一个隐患。因为时钟信号存在抖动，当接收的恢复时钟信号与本地时钟信号基上升沿接近时，若其中某一时钟上升沿发生抖动，与另一时钟错开一个周期，使其时间戳取值出错。即在参考时钟每个上升沿标记时间戳的同时也在下降沿标记时间戳,下降沿时间戳与上升沿时间戳同源且落后半周期。若本地参考时钟信号几乎与接收数据流中的恢复时钟同相，时间戳产生的上升沿与本地时钟的计数器上升沿十分接近，上升沿锁存不稳定。这时采取下降沿时间戳，则带有时间戳的触发信号可落在下降沿计数的中间，抖动不会产生任何影响；同理，若参考时钟信号与恢复时钟几乎反相，接收信号的时间戳上升沿与本地时钟计数器的下降沿靠近，这时采用上升沿时间戳计数。可以有效避免计数器读数亚稳态的影响，能得到有效的粗时间戳。

第二步，测量粗略路径延迟。

PTP协议同步过程如图2所示。

链路总延时为(主时钟-从时钟-主时钟)：

delay_MM＝(t₄-t₃)+(t₂-t₁) (1)

主时钟到从时钟的传输延时：

delay_MS＝(t₂-t₁)+offset_MS (2)

式(2)中offset_MS为主从时钟偏差。若主-从链路和从-主链路完全对称，则单向传输延时为：

带入(2)式，得到主从时钟偏差的理论值：

计算出主从偏差

后，相应调整从时钟(

为正则从时钟目前时刻加上

反之则减去

)，此时PTP完成局限在8ns误差的同步。

第三步，利用数字双混频时差法得到精准的异步接收相位差。

利用数字双混频时差技术(DDMTD)，对PTP时间戳8ns内的部分进行测量。双混频时差法是常用的频率测量方法，因其取样时间灵活，对频率合成器要求较低，且可直接测量相位差，现广泛用于高准确度的时频测量。数字双混频时差测量原理图如图3。

频率为CLKA或CLKB输入的测试信号与偏置时钟CLKoff进行混频，其中CLKA与CLKB的时钟频率等于f₀，CLKoff的时钟频率为

偏置时钟CLKoff的作用是将A、B两个时钟之间极小的相位差放大N倍，方便测量。

根据数学运算，两个同频的时钟经过数字双混频时差法后得到的相位差为：

其中n_cycles为通过双混频时差后两输出时钟的相位差中包含的偏置时钟的周期数。每测量一次相位，所需时间为：

相位分辨力为：

测量的相位差精度受N的取值影响，偏置时钟的N越大，最后得到的相位差的分辨力也越高，测量所需的时间也越长。

基于双混频时差原理的对称结构、相同的内部参考源以及两组双平衡混频器，使得两路差拍信号所受的噪声影响基本相同，此种特点可以大大地抵消系统噪声，计数器可以测量出两路差拍信号的时差，能够抵消参考源相位噪声的影响，以及相同的器件所产生噪声的影响。

在t₁、t₂、t₃、t₄四个时间戳中，t₁、t₄来自主节点的本地时钟计数器，t₂、t₃来自从节点的本地时钟计数器，而两个节点接收数据的时刻是从接收数据流中的恢复时钟，与接收方的本地时钟不同步，存在相位差。运用上述数字双混频时差技术，测量得到t₂(从节点报文接收)时刻，从节点恢复时钟与从节点本地时钟的相位差phase_s，以及t₄(主节点报文接收)时刻，主节点恢复时钟与主节点本地时钟的相位差phase_MM。

第四步，粗时间戳精细化

运用测量的往返相移结果phase_MM或从时钟锁相环phase_MS，将接收时钟戳t₂、t₄通过精细化算法得到亚纳秒级精细时间戳t_2p、t_4p。

这里仅对t₂、t₄进行精细化处理，在前文中提到，因为接收时间戳利用的是本地时钟对其他时钟的接收报文进行打时戳操作，为一个异步操作，因此需要对两个节点的接收时钟戳t₂、t₄进行校正。而发送时间戳t₁、t₃的获取则是一个同步操作，因此不需要对发送时间戳进行精细化操作。

具体过程如图4所示，以t₄为例，t_4r、t_4f分别代表参考时钟上升沿和下降沿获取的粗略时钟戳，Φ_trans代表t₄的跳变时刻处phase_MM的值。Φ_trans是一个与器件相关的恒定值，可以通过特定校准算法获得此值。ΔΦ代表小于最小精度即小于8ns的时间戳皮秒部分。

在phase_MM减去固定值Φ_trans得到ΔΦ后，若其值大小在正负四分之一脉冲周期内(±T/4),这意味着ΔΦ离相位0，即上升沿处更近，为防止抖动的影响，算法将使用下降沿时间戳t_4f；若其值不然，将采用上升沿时间戳t_4r。

检查ΔΦ的所在位置，发现ΔΦ∈[0,T/4]，恢复时钟本身的时间戳虽然落在下降沿时间戳上，但是参考时钟是在第三个下降沿才为恢复时钟计数，因此t₄的值需要加上一个周期，此时t₄＝t_4f+T。在取得t4的正确粗时间戳后，最终输出精细化时间戳t_4p＝t₄-ΔΦ。算法波形如图5。

t₂同理t₄。

第五步，重新计算往返路径延时，完成主从时钟同步。

通过以上步骤，可得：

t_2p＝t₂-phase_S (8)

t_4p＝t₄-phase_MM (9)

将式(8)、(9)带入式(10)得到新的往返总延时：

delay_MM＝(t_4p-t₃)+(t_2p-t₁) (10)

通过式(11)计算出offset_MS

phase_MS＝offset_MS mod T_ref (11)

其中时钟周期T_ref＝8ns(1/125MHz)。

最后，对从时钟进行相位补偿，完成亚纳秒级时间同步。

如图5所示，PTP报文交换得到双沿粗时间戳t₁、t₂、t₃、t₄，测量粗略路径延迟，然后利用数字双混频时差法得到精准的异步接收相位差phase_s、phase_MM，接着通过精细化算法得到亚纳秒级精细时间戳t_2p、t_4p，最后重新计算往返路径延时，依此调整从时钟，完成时间同步。

为了进一步配合本方案所述时间同步方法的应用，本方案进一步提供了一种时间同步系统，该系统包括：标记单元、延时测量单元、数字双混频时差器、校准单元和补偿单元。标记单元基于PTP报文交换，同时在参考时钟上升沿和下降沿标记时间戳；延时测量单元基于PTP协议，测量主从时钟的往返路径延迟，获得8ns误差的主从时钟时间同步；数字双混频时差器基于数字双混频时差技术，对PTP时间戳8ns内的皮秒部分进行测量，获得主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差；校准单元基于参考时钟的时间戳、主时钟节点恢复时钟与主时钟节点本地时钟的相位差和从时钟节点恢复时钟与从时钟节点本地时钟的相位差，对主时钟节点和从时钟节点的接收时间戳进行校准；最后利用补偿单元根据校准后的接收时间戳，重新计算主从时钟的往返路径延时，获得主从时钟的亚纳秒级时间同步。

此外，本方案所述时间同步方法还可以通过电子设备来实现相应的功能。其中，该设备包括：存储器，一个或多个处理器；存储器与处理器通过通信总线相连；处理器被配置为执行存储器中的指令；所述存储介质中存储有用于执行如上所述时间同步方法中各个步骤的指令。此外，为了方便工作人员使用和操作，也可以进一步为设备配置显示器，以实现人机交互。

另外，本方案所述时间同步方法还可以通过将方法编写为计算机程序存储计算机可读存储介质中；该程序被处理器执行时实现如上所述时间同步方法的步骤。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上仅为本发明的实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均包含在申请待批的本发明的权利要求范围之内。

Claims (10)

1.一种时间同步方法，其特征在于，该方法的步骤包括：

基于PTP报文交换，同时在参考时钟上升沿和下降沿标记时间戳；

基于PTP协议，测量主从时钟的往返路径延迟，获得8ns误差的主从时钟时间同步；

基于数字双混频时差技术，对PTP时间戳8ns内的皮秒部分进行测量，获得主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差；

基于参考时钟的时间戳、主时钟节点恢复时钟与主时钟节点本地时钟的相位差和从时钟节点恢复时钟与从时钟节点本地时钟的相位差，对主时钟节点和从时钟节点的接收时间戳进行校准；其中，若接收时钟与参考时钟的相位差ΔΦ的值大小在正负四分之一脉冲周期内，则所述参考时钟的时间戳为下降沿时间戳，反之，所述参考时钟的时间戳为上升沿时间戳；

所述接收时钟与参考时钟的相位差ΔΦ＝phase_MM(phase_s)-Φ_trans，

其中，phase_MM(phase_s)为往返相移，Φ_trans为参考时钟上升时钟戳跳变相位；

根据校准后的接收时间戳，重新计算主从时钟的往返路径延时，获得主从时钟的亚纳秒级时间同步。

2.根据权利要求1所述的时间同步方法，其特征在于，所述基于PTP协议，测量主从时钟的往返路径延迟，获得8ns误差的主从时钟时间同步的步骤包括：

根据主从时钟的链路总延时、主时钟到从时钟的传输延时、以及从时钟到主时钟的传输延时，获得主从时钟偏差的理论值；

根据主从时钟偏差的理论值，调整从时钟，以使主从时钟实现ns误差的主从时钟时间同步。

3.根据权利要求2所述的时间同步方法，其特征在于，所述基于数字双混频时差技术，对PTP时间戳8ns内的皮秒部分进行测量，获得主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差的步骤包括：

分别将恢复时钟频率和本地时钟频率与偏置时钟进行混频，获得第一混频信号和第二混频信号；

分别对第一混频信号和第二混频信号进行处理，获得恢复时钟频率和本地时钟频率的相位差；

基于上述步骤，分别获取主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差。

4.根据权利要求3所述的时间同步方法，其特征在于，所述根据校准后的接收时间戳，重新计算主从时钟的往返路径延时，获得主从时钟的亚纳秒级时间同步的步骤包括：

根据主时钟节点和从时钟节点的校准后的接收时间戳，主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差，获得新的往返总延时；

根据新的往返总延时，计算出实际主从时钟偏差；

根据实际主从时钟偏差，对从时钟进行相位补偿，以使主从时钟实现亚纳秒级时间同步。

5.一种时间同步系统，其特征在于，该系统包括：

标记单元，基于PTP报文交换，同时在参考时钟上升沿和下降沿标记时间戳；

延时测量单元，基于PTP协议，测量主从时钟的往返路径延迟，获得8ns误差的主从时钟时间同步；

数字双混频时差器，基于数字双混频时差技术，对PTP时间戳8ns内的皮秒部分进行测量，获得主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差；

校准单元，基于参考时钟的时间戳、主时钟节点恢复时钟与主时钟节点本地时钟的相位差和从时钟节点恢复时钟与从时钟节点本地时钟的相位差，对主时钟节点和从时钟节点的接收时间戳进行校准，其中，若接收时钟与参考时钟的相位差ΔΦ的值大小在正负四分之一脉冲周期内，则所述参考时钟的时间戳为下降沿时间戳，反之，所述参考时钟的时间戳为上升沿时间戳；

所述接收时钟与参考时钟的相位差ΔΦ＝phase_MM(phase_s)-Φ_trans，

其中，phase_MM(phase_s)为往返相移，Φ_trans为参考时钟上升时钟戳跳变相位；

补偿单元，根据校准后的接收时间戳，重新计算主从时钟的往返路径延时，获得主从时钟的亚纳秒级时间同步。

6.根据权利要求5所述的时间同步系统，其特征在于，所述延时测量单元，具体执行如下步骤：

根据主从时钟的链路总延时、主时钟到从时钟的传输延时、以及从时钟到主时钟的传输延时，获得主从时钟偏差的理论值；

根据主从时钟偏差的理论值，调整从时钟，以使主从时钟实现ns误差的主从时钟时间同步。

7.根据权利要求5所述的时间同步系统，其特征在于，所述数字双混频时差器包括：

第一频率信号输入端，输入主时钟恢复时钟频率或从时钟恢复时钟频率，作为第一频率信号；

第二频率信号输入端，输入主时钟本地时钟频率或从时钟本地时钟频率，作为第二频率信号；

辅助锁相环，用于提供锁相时钟频率；

第一D触发器，将第一频率信号和锁相时钟频率进行混频，获得第一混频信号；

第二D触发器，将第二频率信号和锁相时钟频率进行混频，获得第二混频信号；

滤波与脉冲产生模块，分别对第一混频信号和第二混频信号进行滤波，并对应产生脉冲信号；

相位差测量模块，基于第一混频信号对应的脉冲信号和第二混频信号对应的脉冲信号进行相位差测量，获得主时钟节点恢复时钟和主时钟节点本地时钟的相位差，或者，从时钟节点恢复时钟和从时钟节点本地时钟的相位差。

8.根据权利要求7所述的时间同步系统，其特征在于，所述补偿单元具体执行如下步骤：

根据主时钟节点和从时钟节点的校准后的接收时间戳，主时钟节点恢复时钟和主时钟节点本地时钟的相位差，以及从时钟节点恢复时钟和从时钟节点本地时钟的相位差，获得新的往返总延时；

根据新的往返总延时，计算出实际主从时钟偏差；

根据实际主从时钟偏差，对从时钟进行相位补偿，以使主从时钟实现亚纳秒级时间同步。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1至4任一项所述方法的步骤。

10.一种电子设备，其特征在于，包括：存储器，一个或多个处理器；存储器与处理器通过通信总线相连；处理器被配置为执行存储器中的指令；所述存储器中存储有用于执行如权利要求1至4任一项所述方法中各个步骤的指令。

Images