JP2006129452A - 周波数ロック検出器 - Google Patents

周波数ロック検出器 Download PDF

Info

Publication number
JP2006129452A
JP2006129452A JP2005244790A JP2005244790A JP2006129452A JP 2006129452 A JP2006129452 A JP 2006129452A JP 2005244790 A JP2005244790 A JP 2005244790A JP 2005244790 A JP2005244790 A JP 2005244790A JP 2006129452 A JP2006129452 A JP 2006129452A
Authority
JP
Japan
Prior art keywords
clock signal
counter
lock
frequency
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005244790A
Other languages
English (en)
Other versions
JP4122017B2 (ja
Inventor
Sang-Jin Byun
ビョン、サン、ジン
Hyun-Kyu Yu
ユ、ヒョン、ギュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2006129452A publication Critical patent/JP2006129452A/ja
Application granted granted Critical
Publication of JP4122017B2 publication Critical patent/JP4122017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】 １つのカウンタとクロック個数差検出部とを利用して、位相が同期されない２クロック信号の周波数を比較して、周波数ロックを判別(所望の周波数精度内にあるか否かを判別)することにより、集積化が容易な周波数ロック検出器を提供すること。
【解決手段】 本発明は、周波数ロック検出器において、外部から基準クロック信号を受け取って、基準クロック信号のクロック個数をカウントするためのカウンタと、前記外部から受け取った基準クロック信号と、前記基準クロック信号と互いに位相が同期されない復元されたクロック信号とのクロック個数の差を検出するためのクロック個数差検出部と、前記カウンタと前記クロック個数差検出部の結果値とを利用して、周波数ロックを判別するためのロック判別部とを備える。
【選択図】 図３

Description

本発明は、周波数ロック検出器(Ｆｒｅｑｕｅｎｃｙ ｌｏｃｋ ｄｅｔｅｃｔｏｒ)に関し、さらに詳細には高速直列通信などのためのクロックデータ復元回路(Ｃｌｏｃｋ ｄａｔａ ｒｅｃｏｖｅｒｙ)などにおいて、互いに位相が同期されない基準クロック信号(外部から受信した基準クロック信号)の周波数と、受信された直列（シリアル）データから復元されたクロック信号(クロックデータ復元回路内で復元したクロック信号)の周波数とを相互比較することにより、両信号の周波数の差が所望の周波数精度内にあるか否かを判別するための周波数ロック検出器に関する。
一般に、位相が同期されない基準クロック信号と復元されたクロック信号との周波数を正確に比較する従来の技術には、韓国公開特許第１０-２００３-００５８３９１号(２００３年７月７日公開、所望の周波数精度を有する周波数比較器)がある。
従来の技術は、所望の周波数精度を有する周波数比較器に関し、ユーザにより所定の値にプログラムされた２つのカウンタを使用して、基準信号及び比較する対象信号のクロック数を各々カウントし、カウントが完了した時点で両カウントの回数を相互比較することによって、基準信号及び対象信号の位相が同期されていないとしても、両信号の周波数比較を可能にする周波数比較器に関する。
しかし、従来の技術は、所望の周波数精度が極めて高まる場合、カウンタのカウント回数がそれに応じて増加するので、２つのカウンタの複雑度が増加するという問題がある。
以下では、従来の技術を図１及び図２を参照しさらに詳細に述べる。
図１は、従来の２つのカウンタを利用した周波数ロック検出器の例示図である。
図１に示すように、従来の２つのカウンタを利用した周波数ロック検出器は、２つのカウンタ１０１、１０２と、各々のカウンタ１０１、１０２の出力値ｍとｎから２つの信号の周波数が所望の周波数精度内にあるか否かを判別するためのロック判別部１０３を含んでなる。
カウンタ１０１は、基準クロック信号のクロック個数を所定のカウント回数Ｎ、カウントし、カウンタ１０２は、復元されたクロック信号のクロック個数を所定のカウント回数Ｎ、カウントする。
この場合、第１カウンタ１０１と第２カウンタ１０２の中で、いずれかが先に所定のカウント回数Ｎに到達した場合、ロック判別部１０３は、２つのカウンタ１０１、１０２のカウント回数ｍ、ｎの差を所望の周波数精度に該当する所定の値と比較して、基準クロック信号と復元されたクロック信号の周波数の差が所望の周波数精度内にあるか否かを判別して、ロック信号を出力する。
具体的な例として、所望の周波数精度が３０％(すなわち、３０００００ｐｐｍに該当する)である場合、第１カウンタ１０１と第２カウンタ１０２の所定のカウント回数Ｎが各々１０回であり、所望の周波数精度に該当する所定のカウント回数の差を３回にして、周波数ロック検出器を設計できる。
ここで、基準クロック信号の周波数が復元されたクロック信号の周波数より２０％大きい場合、第１カウンタ１０１が１０回をカウントした時、第２カウンタ１０２は、８回をカウントするようになる。この時、２つのカウンタ１０１、１０２のカウント回数の差は２回であって、所望の周波数精度が３０％である場合の所定のカウント回数の差である３回より小さくなるため、ロック判別部１０３は、ロック信号としてハイ(Ｈｉｇｈ)信号、すなわち１を出力させる。同様に、基準クロック信号の周波数が復元されたクロック信号の周波数より２０％小さい場合、第２カウンタ１０２が１０回をカウントした時、第１カウンタ１０１は、８回をカウントするようになる、この時、２つのカウンタ１０１、１０２のカウント回数の差は２回であって、所望の周波数精度が３０％である場合の所定のカウント回数の差である３回より小さくなるため、ロック判別部１０３は、ロック信号として１を出力させる。
もし、これと反対に基準クロック信号の周波数が復元されたクロック信号の周波数より４０％大きい場合、第１カウンタ１０１が１０回をカウントした時、第２カウンタ１０２は、６回をカウントするようになる。この時、２カウンタ１０１、１０２のカウント回数の差は４回であって、所望の周波数精度が３０％である場合の所定のカウント回数の差である３回より大きくなるため、ロック判別部１０３はロック信号としてロー(Ｌｏｗ)信号、すなわち０を出力させる。
図２は、図１に示す従来の周波数ロック検出器の主要部分における波形を示すタイミング図であって、明確な理解のため、所望の周波数精度が３０％である場合に対して示した。
図１で上述したように、第１カウンタ１０１と第２カウンタ１０２のいずれかが先に１０回をカウントした場合、リセット信号がイネーブルされ、その時カウンタ１０１、１０２のカウント回数の差をロック判別部１０３で所定のカウント回数と比較して、ロック信号を１と出力することが分かる。
さらに具体的で現実的な例として、高速直列通信のクロックデータ復元回路のように、もし所望の周波数精度が２００ｐｐｍのように極めて高い場合、第１カウンタ１０１と第２カウンタ１０２がカウントしなければならない所定のカウント回数(Ｎ)は、各々１００００回であり、２つのカウンタ１０１、１０２の所定のカウント回数の差は、２回となる。この時、カウント回数(Ｎ)が１００００回であるカウンタを集積化するためには、ｌｏｇ２Ｎのようにハードウェアの複雑度が増加するので、所望の周波数精度が高まるほどカウンタを集積化して実現するのが困難となるという問題点があった。
すなわち、従来には、周波数ロック検出のために、２つのカウンタを使用して各々の２クロック信号のクロック個数をカウントした後、そのカウント回数を比較するため、高い周波数精度で周波数を比較するためには、カウンタの大きさが所望の周波数精度が増加するに連れて大きくなり、これに伴い回路複雑度、面積、及び消費電流が大きくなるため、集積化が容易でないという問題点があった。
韓国公開特許第１０-２００３-００５８３９１号
本発明は、上述した問題点を解決するためになされたものであって、その目的は、１つのカウンタとクロック個数差検出部とを利用して、位相が同期されない２クロック信号の周波数を比較して、周波数ロックを判別(所望の周波数精度内にあるか否かを判別)することにより、集積化が容易な周波数ロック検出器を提供することにある。
すなわち、本発明は、位相が同期されない２クロック信号の周波数を比較して周波数ロックを判別するにおいて、所望の周波数精度が極めて高い場合、複雑度がカウント回数(Ｎ)に応じて増加する２つのカウンタを使用する従来の技術とは異なり、１つのカウンタと複雑度がカウント回数(Ｎ)に応じて増加しないクロック個数の差を検出するクロック個数差検出部とを利用して、集積化が容易な周波数ロック検出器を提供することにその目的がある。
上記目的を達成するための本発明の装置は、周波数ロック検出器において、外部から基準クロック信号を受け取って、基準クロック信号のクロック個数をカウントするためのカウンタと、前記外部から受け取った基準クロック信号と、前記基準クロック信号と互いに位相が同期されない復元されたクロック信号とのクロック個数の差を検出するためのクロック個数差検出部と、前記カウンタと前記クロック個数差検出部の結果値とを利用して、周波数ロックを判別するためのロック判別部とを備えることを特徴とする。
上記のような本発明は、１つのカウンタとクロック個数差検出部とを利用して、位相が同期されない２クロック信号の周波数を比較して、周波数ロックを判別(所望の周波数精度内にあるか否かを判別)することによって、集積化が容易な周波数ロック検出器を実現できる。
すなわち、本発明は位相が同期されない２クロック信号の周波数を比較して、周波数ロックを判別するにおいて、所望の周波数精度が極めて高い場合、複雑度がカウント回数(Ｎ)に応じて増加する２つのカウンタを使用する従来の技術とは異なり、１つのカウンタと複雑度がカウント回数(Ｎ)に応じて増加しないクロック個数の差を検出するクロック個数差検出部とを利用して、周波数ロック検出器を実現することによって、所望の周波数精度が極めて高まる場合にも、１つのカウンタの複雑度だけ増加するため、従来の技術と比べて、１/２程度の複雑度、電力消費、及び面積で実現可能であり、それによって容易に集積化できるという効果がある。
以下、本発明の最も好ましい実施の形態を、図面を参照しながら説明する。
図３は、本発明に係る１つのカウンタとクロック個数差検出部とを利用した周波数ロック検出器の一実施の形態の構成図である。
図３に示されているように、本発明に係る１つのカウンタとクロック個数差検出部とを利用した周波数ロック検出器は、外部から基準クロック信号を受け取って基準クロック信号のクロック個数をカウントするためのカウンタ３１０、外部から受け取った基準クロック信号と復元されたクロック信号とのクロック個数の差を検出するためのクロック個数差検出部３２０、及びカウンタ３１０とクロック個数差検出部３２０の結果値を利用して、周波数ロックを判別するためのロック判別部３３０とを含む。
ここで、基準クロック信号(外部から受信した基準クロック信号)と受信された直列データから復元されたクロック信号(一例でクロックデータ復元回路内で復元したクロック信号)は、互いに位相が同期されないクロック信号である。
カウンタ３１０は、外部から入力される基準クロック信号のクロック個数を所定のカウント回数(Ｎ)カウントして、その結果値ｍをロック判別部３３０に出力し、ロック判別部３３０から発生するリセット信号によりリセットされて、再び１からカウントするようになる。
クロック個数差検出部３２０は、外部から受け取った基準クロック信号と復元されたクロック信号とのクロック個数の差を検出して、その結果値ｄをロック判別部３３０に出力し、ロック判別部３３０から発生するリセット信号によりリセットされる。
ロック判別部３３０は、カウンタ３１０から結果値ｍを受け取り、クロック個数差検出部３２０から結果値ｄを受け取る。この場合、ロック判別部３３０は、カウンタ３１０から出力される結果値ｍが所定のカウント回数(Ｎ)になった時、あるいは、結果値ｍが所定のカウント回数(Ｎ)になる前にクロック個数の差ｄが所望の周波数精度に該当する所定のクロック個数の差Ｋ以上になった時、リセット信号を発生して、カウンタ３１０とクロック個数差検出部３２０とに出力する。そして、ロック判別部３３０は、カウンタ３１０から出力される結果値ｍが所定のカウント回数(Ｎ)になった時、基準クロック信号と復元されたクロック信号とのクロック個数差ｄを所望の周波数精度に該当する所定のクロック個数の差Ｋと比較して、基準クロック信号と復元されたクロック信号の周波数の差が所望の周波数精度内にあるか否かを判別して、ロック信号を出力する。
具体的な例として、所望の周波数精度が３０％（すなわち、３０００００ｐｐｍに該当する)と仮定し、基準クロックと復元されたクロックとの周波数の差が２０％である場合の主要波形を図４、７、９に示した。この場合、カウンタ３１０の所定のカウント回数(Ｎ)が１０回であり、所望の周波数精度に該当する所定のクロック個数の差Ｋを３回にして、周波数ロック検出器を設計できる。
図４は、図３に示されている本発明に係る周波数ロック検出器の主要部分における波形を示すタイミング図である。
図４に示されているように、カウンタ信号ｍは、基準クロックの立ち上がりエッジによってＮ回(一例として、１０回)までカウントされ、ロック判別部３３０から発生するリセット信号によって、再び１回からカウントされる。そして、クロック個数の差信号ｄは、基準クロックに対しては１を増加させ、復元されたクロックに対しては１を減少させて、検出した基準クロック信号と復元されたクロック信号とのクロック個数の差を示す。
一方、ロック判別部３３０は、ロック信号とリセット信号を発生する。この時、ロック信号は、カウンタ信号ｍが１０である時、クロック個数の差が３以下である場合に１となる。図４において、ｍが１０である時、ｄが２であるから、ロック信号が１となったことが分かる。そして、リセット信号はカウンタ信号ｍが１０である場合に発生し、あるいは、カウンタ信号ｍが１０となる前にクロック個数の差が３以上である場合に発生する。すなわち、ｍが１０になった場合には、カウンタ３１０が再び１からカウントするようにリセットされ、ｍが１０となる前に、ｄの絶対値が３以上であれば、カウンタ３１０が１０までカウントしなくても２つの信号の周波数の差が既に所望の周波数精度を外れたことを意味するので、カウンタ３１０が再び１からカウントするようにリセットされる。
もし、所望の周波数精度が２００ｐｐｍのように極めて高い場合には、下記の式１のように、カウンタ３１０の所定のカウント回数(Ｎ)が１００００回であり、所定のクロック個数の差Ｋを２回にして設計できる。したがって、カウンタ３１０のハードウェア複雑度は、所定のカウント回数(Ｎ)が大きくなるに連れて、ｌｏｇ２Ｎのように増加するが、所定のクロック個数の差Ｋは、所望の周波数精度に関係なく小さな数に維持できる。
所望の周波数精度＝所定のクロック個数の差Ｋ/所定のカウント回数(Ｎ)・・・式１
後述する図５、６、８は、基準クロック信号と復元されたクロック信号のクロック個数の差を検出するためのクロック個数差検出部３２０の実際的な具体例を各々示している。
図５は、図３に示されているクロック個数差検出部の一実施の形態の構成図である。
図５に示されているように、クロック個数差検出部３２０は、外部からの基準クロック信号をアップ端子で受け取り、復元されたクロック信号をダウン端子で受け取って、０から±Ｋまでカウントできる１つのＫアップ/ダウンカウンタ(ＵＰ／ＤＯＷＮ Ｃｏｕｎｔｅｒ)３２１で実現できる。この時、基準クロック信号をアップ信号として使用し、復元されたクロック信号をダウン信号として使用する場合、周波数ロック検出器の主要部分における波形は、図４で説明したものと同一である。
図６は、図３に示されているクロック個数差検出部の他の実施の形態の構成図である。
図６に示されているように、クロック個数差検出部３２０は、外部から入力される基準クロック信号のクロック個数をＫから２Ｋまでカウントした後、再び１からカウント(すなわち、Ｋ、Ｋ＋１、...、２Ｋ、１、２、、Ｋ−１のような方式でカウント)して、その結果値ａを第１ロジック部３２４に出力するための第１の２Ｋカウンタ３２２、復元されたクロック信号の個数を１から２Ｋまでカウントして、その結果値ｂを第１ロジック部３２４に出力するための第２の２Ｋカウンタ３２３、及び第１及び第２の２Ｋカウンタ３２２、３２３の結果値ａ、ｂの差を検出して、ロック判別部３３０に出力するための第１ロジック部３２４を含む。
この時、第１及び第２の２Ｋカウンタ３２２、３２３の結果値ａとｂは、下記の式２及び式３のようなモジューロ(Ｍｏｄｕｌｏ)演算で表現されることができる。参考に、「数式 １０≡３(ｍｏｄ ７）は、１０と３とは７で除算した時、余りが同じである」ということを表す数式である。
ａ≡Ｋ＋ｍ(ｍｏｄ ２Ｋ) ・・・式２
ｂ≡ｎ(ｍｏｄ ２Ｋ) ・・・式３
図７は、図６に示されているクロック個数差検出部を、図３に示す周波数ロック検出器に適用した場合の主要部分における波形を示すタイミング図である。
ここで、第１ロジック部３２４は、下記の式４のように表すことができるので、ｍ−ｎが±Ｋである時、結果値ｄとして０を出力し、ｍ−ｎの絶対値がＫより小さい時、０でない値を出力する。この場合、周波数ロック検出器のロック信号は、カウンタ信号ｍが１０である時、クロック個数の差信号ｄが０でない場合、１となる。図７に示されているように、ｍが１０である時、ａ≠ｂとなって、ｄが０でないので、ロック信号が１となることが分かる。リセット信号は、カウンタ信号ｍが１０である時に発生し、あるいは、カウンタ信号ｍが１０となる前にクロック個数の差信号ｄが０となる時に発生する。すなわち、ｍが１０となった場合は、カウンタ３１０が再び１からカウントするようにリセットされる。また、ｍが１０となる前にｄが０となれば、カウンタ３１０が１０までカウントしなくても、２つの信号の周波数の差が既に所望の周波数精度を外れたことを意味するので、カウンタ３１０が再び１からカウントするようにリセットされる。
ｄ＝ａ−ｂ≡Ｋ＋ｍ−ｎ(ｍｏｄ ２Ｋ) ・・・式４
図８は、図３に示されているクロック個数差検出部のさらに他の実施の形態の構成図であって、循環シフトレジスタ(Ｃｉｒｃｕｌａｒ ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ)を利用して、基準クロックと復元されたクロックとのクロック個数の差を検出する場合を示している。
図８に示されているように、クロック個数差検出部３２０は、２Ｋ個のセット/リセットフリップフロップ(ＳＲ ＦｌｉｐＦｌｏｐ)３２５ないし３２８、４Ｋ個の論理積ゲート(ＡＮＤ ｇate)、及び第２ロジック部３２９を備えて、循環シフトレジスタ(Ｃｉｒｃｕｌａｒ ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ)のような形態で実現される。
この時、クロック個数差検出部３２０は、周波数ロック検出器のロック判別部３３０からリセット信号を伝達されて、２Ｋ個のセット/リセットフリップフロップ３２５ないし３２８の中でＫ個のセット/リセットフリップフロップを１に初期化し、残りのＫ個のセット/リセットフリップフロップを０に初期化する。そして、基準クロック信号の立ち上がりエッジに同期化されて、１の個数を右側に１つ増やし、復元されたクロック信号の立ち上がりエッジに同期化されて、０の個数を右側に１つ増やす方式で動作する。したがって、基準クロック信号の周波数が復元されたクロック信号の周波数より大きければ、セット/リセットフリップフロップの結果値のうち、１の個数が増加し、小さければ０の個数が増加するようになる。
そして、第２ロジック部３２４は、下記の式５のように動作し、それにともない基準クロック信号と復元されたクロック信号とのクロック個数の差がＫである場合には、結果値ｄが１となり、Ｋより小さい場合には、結果値ｄが０となる。この時、周波数ロック検出器のカウンタ３１０がＮ回をカウントした時、第２ロジック部３２４の結果値ｄが０である場合には、ロック判別部３３０は、ロック信号として１を出力する。これに対し、周波数ロック検出器のカウンタ３１０がＮ回をカウントする前、またはカウントした時、第２ロジック部３２４の結果値が１である場合、ロック判別部３３０は、ロック信号として０を出力し、リセット信号として１を出力する。
Figure 2006129452
図９は、図８に示されているように、クロック個数差検出部を図３に示されている周波数ロック検出器に適用した場合の主要部分における波形を示すタイミング図である。
具体的な例として、２Ｋ＝６とする場合、各セット/リセットフリップフロップ(３２５ないし３２８)の各出力値は、Ｑ１、Ｑ２、...、Ｑ６である。初期化値として、Ｑ１、Ｑ２、Ｑ３は１となって、Ｑ４、Ｑ５、Ｑ６は０となる。復元されたクロックに同期化されて、１の結果値を有していたセット/リセットフリップフロップのいずれかが０の結果値を出力し、基準クロックに同期化されて、０の結果値を有していたセット/リセットフリップフロップのいずれかが１の結果値を出力することが分かる。この時、周波数ロック検出器のカウンタ３１０が１０回をカウントした時、２Ｋ個(すなわち、６個)のセット/リセットフリップフロップの結果値が０、１、１、１、１、１であって、第２ロジック部３２９の結果値ｄが０であるから、ロック判別部３３０から出力されるロック信号は１となる。
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の２つのカウンタを利用した周波数ロック検出器の例示図である。 図１に示す従来の周波数ロック検出器の主要部分における波形を示すタイミング図である。 本発明に係る１つのカウンタとクロック個数差検出部とを利用した、周波数ロック検出器の一実施の形態の構成図である。 図３に示されている本発明に係る周波数ロック検出器の主要部分における波形を示すタイミング図である。 図３に示されているクロック個数差検出部の一実施の形態を示す構成図である。 図３に示されているクロック個数差検出部の他の実施の形態を示す構成図である。 図６に示されているクロック個数差検出部を、図３に示す周波数ロック検出器に適用した場合の主要部分における波形を示すタイミング図である。 図３に示されているクロック個数差検出部のもう一つの実施の形態を示す構成図である。 図８に示されているクロック個数差検出部を、図３に示す周波数ロック検出器に適用した場合の主要部分における波形を示すタイミング図である。
符号の説明
１０１ 従来の周波数ロック検出器の第１カウンタ
１０２ 従来の周波数ロック検出器の第２カウンタ
１０３ 従来の周波数ロック検出器のロック判別部
３１０ 本発明に係る周波数ロック検出器のカウンタ
３２０ 本発明に係る周波数ロック検出器のクロック個数差検出部
３３０ 本発明に係る周波数ロック検出器のロック判別部

Claims (8)

  1. 周波数ロック検出器において、
    外部から基準クロック信号を受け取って、基準クロック信号のクロック個数をカウントするためのカウンタと、
    前記外部から受け取った基準クロック信号と、前記基準クロック信号と互いに位相が同期されない復元されたクロック信号とのクロック個数の差を検出するためのクロック個数差検出部と、
    前記カウンタと前記クロック個数差検出部の結果値とを利用して、周波数ロックを判別するためのロック判別部と
    を備えることを特徴とする周波数ロック検出器。
  2. 前記ロック判別部は、
    前記カウンタから結果値(ｍ)を受け取り、前記クロック個数差検出部から結果値(ｄ)を受け取って、前記カウンタから出力される結果値(ｍ)が所定のカウント回数(Ｎ)になった場合、あるいは、前記所定のカウント回数(Ｎ)になる前に、クロック個数の差(ｄ)が所望の周波数精度に該当する所定の値以上になった場合、リセット(ｒｅｓｅｔ)信号を発生して前記カウンタと前記クロック個数差検出部とに出力し、基準クロック信号と復元されたクロック信号とのクロック個数の差(ｄ)を前記所望の周波数精度に該当する所定の値と比較して、基準クロック信号と復元されたクロック信号の周波数が所望の周波数精度内にあるか否かを判別し、判別結果に基づきロック信号(ＬＯＣＫ)を出力することを特徴とする請求項１に記載の周波数ロック検出器。
  3. 前記クロック個数差検出部は、
    外部から受け取った基準クロック信号に対しては１を増加させ、復元されたクロック信号に対しては１を減少させることによって、基準クロック信号と復元されたクロック信号とのクロック個数の差を検出し、その結果値(ｄ)を前記ロック判別部に出力し、前記ロック判別部から発生されるリセット信号によってリセットされることを特徴とする請求項１または請求項２に記載の周波数ロック検出器。
  4. 前記クロック個数差検出部は、
    外部からの基準クロック信号をアップ端子で受け取り、復元されたクロック信号をダウン端子で受け取って、０から±Ｋ(Ｋは、所定の自然数)までカウントするための一つのＫアップ/ダウンカウンタ(Ｕｐ／Ｄｏｗｎ Ｃｏｕｎｔｅｒ)を含むことを特徴とする請求項１または請求項２に記載の周波数ロック検出器。
  5. 前記クロック個数差検出部は、
    外部から入力される基準クロック信号のクロック個数をＫ(Ｋは、所定の自然数)から２Ｋまでカウントした後、再び１からカウントして、その結果値(ａ)を出力するための第１の２Ｋカウンタと、
    復元されたクロック信号のクロック個数を１から２Ｋまでカウントして、その結果値(ｂ）を出力するための第２の２Ｋカウンタと、
    前記第１及び第２の２Ｋカウンタの結果値(ａ、ｂ)の差を検出して、前記ロック判別部に出力するためのロジック部と
    を含むことを特徴とする請求項１または請求項２に記載の周波数ロック検出器。
  6. 前記クロック個数差検出部は、
    循環シフトレジスタ(ｃｉｒｃｕｌａｒ ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ)を利用して、基準クロックと復元されたクロックのクロック個数の差を検出することを特徴とする請求項１または請求項２に記載の周波数ロック検出器。
  7. 前記クロック個数差検出部は、
    ２Ｋ個のセット/リセットフリップフロップ(ＳＲ ＦｌｉｐＦｌｏｐ)、４Ｋ個の論理積ゲート(ＡＮＤ ｇａｔｅ)、及びロジック部を備え、循環シフトレジスタ(ｃｉｒｃｕｌａｒ ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ)の形態で構成されたことを特徴とする請求項６に記載の周波数ロック検出器。
  8. 前記クロック個数差検出部は、
    前記ロック判別部からリセット信号を伝達されて、前記２Ｋ個のセット/リセットフリップフロップの中で、Ｋ個のセット/リセットフリップフロップを１に初期化し、余りのＫ個のセット/リセットフリップフロップを０に初期化し、基準クロック信号の立ち上がりエッジに同期化されることにより、１の個数を右側に１つ増やし、復元されたクロック信号の立ち上がりエッジに同期化されることにより、０の個数を右側に１つ増やし、前記ロジック部が
    Figure 2006129452
     のように動作して、基準クロック信号と復元されたクロック信号とのクロック個数の差がＫである場合には、結果値(ｄ)として１を出力し、Ｋより小さな場合には、結果値(ｄ)として０を出力することを特徴とする請求項７に記載の周波数ロック検出器。
JP2005244790A 2004-10-26 2005-08-25 周波数ロック検出器 Expired - Fee Related JP4122017B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085772A KR100667154B1 (ko) 2004-10-26 2004-10-26 주파수 락 검출기

Publications (2)

Publication Number Publication Date
JP2006129452A true JP2006129452A (ja) 2006-05-18
JP4122017B2 JP4122017B2 (ja) 2008-07-23

Family

ID=36205674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005244790A Expired - Fee Related JP4122017B2 (ja) 2004-10-26 2005-08-25 周波数ロック検出器

Country Status (3)

Country Link
US (1) US7643598B2 (ja)
JP (1) JP4122017B2 (ja)
KR (1) KR100667154B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114640375A (zh) * 2022-03-18 2022-06-17 北京无线电计量测试研究所 一种确定时钟相位调制解调器系统及使用方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076979B2 (en) * 2008-04-04 2011-12-13 Freescale Semiconductor, Inc. Lock detection circuit for phase locked loop
GB0807625D0 (en) * 2008-04-25 2008-06-04 Glonav Ltd Method and system for detecting timing characteristics in a communications system
US8415997B2 (en) * 2011-06-10 2013-04-09 02Micro Inc. Signal synchronizing systems
KR102368864B1 (ko) 2015-10-22 2022-03-03 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로
CN107612547B (zh) * 2016-07-11 2020-10-02 创意电子股份有限公司 失锁侦测装置、失锁侦测方法及时脉数据回复电路
TWI668962B (zh) * 2018-10-02 2019-08-11 新唐科技股份有限公司 時脈調整裝置及其傳輸系統和方法
JP7280587B2 (ja) * 2018-10-24 2023-05-24 ザインエレクトロニクス株式会社 受信装置および送受信システム
CN114172493A (zh) * 2021-11-26 2022-03-11 烽火通信科技股份有限公司 一种频率锁定的判断方法及电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8600405A (nl) * 1986-02-18 1987-09-16 Philips Nv Versterker met automatische regeling van de versterking.
JPH02296411A (ja) 1989-05-11 1990-12-07 Nec Corp 受信クロック断検出回路
JPH04260238A (ja) 1991-02-15 1992-09-16 Fujitsu Ltd クロックの周波数ずれ検出装置
KR0175395B1 (ko) 1995-10-24 1999-03-20 김광호 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로
KR100246326B1 (ko) 1997-02-27 2000-03-15 김영환 주파수고정신호 검출기
KR100271636B1 (ko) 1997-12-05 2000-12-01 김영환 저전력용주파수검출기
JP2000249732A (ja) 1999-02-26 2000-09-14 Sanyo Electric Co Ltd 位相比較回路
JP2000269797A (ja) 1999-03-17 2000-09-29 Mitsubishi Electric Corp サイクルスリップ検出回路
KR20030058391A (ko) 2001-12-31 2003-07-07 삼성전자주식회사 원하는 주파수 정확도를 가지는 주파수 비교기
US7336752B2 (en) * 2002-12-31 2008-02-26 Mosaid Technologies Inc. Wide frequency range delay locked loop
US7630468B2 (en) * 2003-12-19 2009-12-08 Broadcom Corporation Dual-PLL signaling for maintaining synchronization in a communications system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114640375A (zh) * 2022-03-18 2022-06-17 北京无线电计量测试研究所 一种确定时钟相位调制解调器系统及使用方法
CN114640375B (zh) * 2022-03-18 2023-12-26 北京无线电计量测试研究所 一种确定时钟相位调制解调器系统及使用方法

Also Published As

Publication number Publication date
US7643598B2 (en) 2010-01-05
JP4122017B2 (ja) 2008-07-23
US20060087352A1 (en) 2006-04-27
KR20060036700A (ko) 2006-05-02
KR100667154B1 (ko) 2007-01-12

Similar Documents

Publication Publication Date Title
JP4122017B2 (ja) 周波数ロック検出器
US8934591B2 (en) Clock and data recovery circuit and parallel output circuit
US8605912B2 (en) Biphase mark code decoder and method of operation
JP5896602B2 (ja) 通信回路及びサンプリング調整方法
US9425781B2 (en) Syncless unit interval variation tolerant PWM receiver circuit, system and method
US8000051B2 (en) Method for recovering a position and clock period from an input digital signal
WO2006063485A1 (en) System and method for clock signal synchronization
US9461811B1 (en) Clock and data recovery circuit and clock and data recovery method
US20130010909A1 (en) Clock regeneration method, reference-less receiver, and crystal-less system
TWI475353B (zh) 時脈產生方法、無參考頻率接收器、以及無晶體振盪器系統
US20120110365A1 (en) Method for locking frequency of usb device and usb frequency locking device
JP2010251821A (ja) Ｆｓｋ受信装置、ｆｓｋ受信方法、及びプログラム
JP2003134098A (ja) シリアル受信装置
JP2018042032A (ja) 受信装置
CN108023588B (zh) 基于fpga的时钟恢复电路
JP2010273185A (ja) デジタルフェーズロックドループ回路
JP6163895B2 (ja) 受信クロック抽出回路
JPH10313301A (ja) 位相同期回路
CN101326470A (zh) 电子计数器电路
US7956649B1 (en) Frequency pattern detector
JPH08204692A (ja) 伝送信号のクロックタイミング抽出方法
JP2019129476A (ja) クロック再生回路
JP2008035048A (ja) 周波数比較回路、ｐｌｌ周波数シンセサイザテスト回路及びそのテスト方法
EP1331750A1 (en) Method and circuit arrangement for clock recovery
CN102468830A (zh) 一种利用多相位信号提高频率比较器精度的方法和电路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees