CN114172493A - 一种频率锁定的判断方法及电路 - Google Patents

一种频率锁定的判断方法及电路 Download PDF

Info

Publication number
CN114172493A
CN114172493A CN202111421100.8A CN202111421100A CN114172493A CN 114172493 A CN114172493 A CN 114172493A CN 202111421100 A CN202111421100 A CN 202111421100A CN 114172493 A CN114172493 A CN 114172493A
Authority
CN
China
Prior art keywords
clock signal
frequency
counting
reference clock
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111421100.8A
Other languages
English (en)
Inventor
杨虎林
钟永波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fiberhome Telecommunication Technologies Co Ltd
Original Assignee
Fiberhome Telecommunication Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fiberhome Telecommunication Technologies Co Ltd filed Critical Fiberhome Telecommunication Technologies Co Ltd
Priority to CN202111421100.8A priority Critical patent/CN114172493A/zh
Publication of CN114172493A publication Critical patent/CN114172493A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种频率锁定的判断方法及电路，涉及电子电路技术领域，所述判断方法包括：步骤S10，根据参考时钟信号和待测时钟信号分别生成计数信号和分频时钟信号；步骤S20，根据参考时钟信号、计数信号和分频时钟信号生成具有相位差的两个再生时钟信号；步骤S30，根据参考时钟信号分别对两个再生时钟信号进行计数；步骤S40，根据计数结果判断待测时钟信号是否锁定参考时钟信号。本发明根据计数信号和分频时钟信号生成具有相位差的两个再生时钟信号，再根据参考时钟信号分别对两个再生时钟信号进行计数，最后根据计数结果判断待测时钟信号是否锁定参考时钟信号，规避参考时钟信号采样待测时钟信号的分频时钟信号存在亚稳态而导致计数异常的问题。

Description

一种频率锁定的判断方法及电路
技术领域
本发明涉及电子电路技术领域，特别涉及一种频率锁定的判断方法及电路。
背景技术
目前，在通信网络设备的时间同步功能的调测过程中，经常需要确认1588时钟信号有没有锁定到系统参考时钟信号，确认两个时钟信号是否同步。
现有技术中，常用的时钟信号频率锁定判断方法为：用参考时钟信号检测待测时钟信号分频之后信号的间隔，可以测算待测时钟信号的频率，该方法能确定频率是否一致。但是对于频率一致而相位差较小的情况，由于待测时钟信号亚稳态容易导致判断结果错误。
发明内容
本发明实施例提供一种频率锁定的判断方法及电路，以解决相关技术因待测时钟信号亚稳态易导致判断结果错误的技术问题。
第一方面，提供了一种频率锁定的判断方法，所述判断方法包括：
根据参考时钟信号和待测时钟信号分别生成计数信号和分频时钟信号；
根据参考时钟信号、计数信号和分频时钟信号生成具有相位差的两个再生时钟信号；
根据参考时钟信号分别对两个再生时钟信号进行计数；
根据计数结果判断待测时钟信号是否锁定参考时钟信号。
一些实施例中，所述根据参考时钟信号分别对两个再生时钟信号进行计数的步骤，包括：
根据参考时钟信号分别对两个再生时钟信号的上升沿或下降沿的周期进行并行计数。
一些实施例中，所述根据计数结果判断待测时钟信号和参考时钟信号是否频率锁定的步骤，包括：
若两个再生时钟信号的计数结果均不等于分频时钟信号的分频值，则判断待测时钟信号没有锁定参考时钟信号；反之，则判断待测时钟信号锁定参考时钟信号。
一些实施例中，根据公式N＝(1000000*f2)/(P*f1)确定分频时钟信号的分频值N；其中，f1为参考时钟信号的频率，f2为待测时钟信号的频率，P为待测时钟信号的抖动值，单位ppm。
一些实施例中，所述根据参考时钟信号、计数信号和分频时钟信号生成具有相位差的两个再生时钟信号的步骤，包括：
当计数信号取不同计数值时，将分频时钟信号同步化生成具有相位差的两个再生时钟信号。
第二方面，提供了一种频率锁定的判断电路，所述判断电路包括：
生成单元，所述生成单元用于根据参考时钟信号和待测时钟信号分别生成计数信号和分频时钟信号；
再生单元，所述再生单元用于根据参考时钟信号、计数信号和分频时钟信号生成具有相位差的两个再生时钟信号；
计数单元，所述计数单元用于根据参考时钟信号分别对两个再生时钟信号进行计数；
判断单元，所述判断单元用于根据计数结果判断待测时钟信号是否锁定参考时钟信号。
一些实施例中，所述计数单元用于根据参考时钟信号分别对两个再生时钟信号的上升沿或下降沿的周期进行并行计数。
一些实施例中，所述判断单元用于若两个再生时钟信号的计数结果均不等于分频时钟信号的分频值，则判断待测时钟信号没有锁定参考时钟信号；反之，则判断待测时钟信号锁定参考时钟信号。
一些实施例中，所述再生单元用于当计数信号取不同计数值时，将分频时钟信号同步化生成具有相位差的两个再生时钟信号。
一些实施例中，所述生成单元包括第一计数器和第二计数器，所述第一计数器用于根据参考时钟信号生成计数信号，所述第二计数器用于生成分频时钟信号。
本发明提供的技术方案带来的有益效果包括：
本发明实施例提供了一种频率锁定的判断方法及电路，其根据计数信号和分频时钟信号生成具有相位差的两个再生时钟信号，再根据参考时钟信号分别对两个再生时钟信号进行计数，最后根据计数结果判断待测时钟信号是否锁定参考时钟信号，可以规避参考时钟信号采样待测时钟信号的分频时钟信号可能存在亚稳态而导致计数异常的问题，判断结果可靠性高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种频率锁定的判断方法的流程示意图；
图2为本发明实施例提供的一种频率锁定的判断方法工作时的时序示意图；
图3为本发明实施例提供的一种频率锁定的判断电路的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种频率锁定的判断方法，其能解决相关技术因待测时钟信号亚稳态易导致判断结果错误的技术问题。
参见图1所示，本发明实施例提供了一种频率锁定的判断方法，所述判断方法包括：
步骤S10，根据参考时钟信号和待测时钟信号分别生成计数信号和分频时钟信号。
具体地，参见图2所示，根据参考时钟信号clk_ref生成计数信号cnt1，根据待测时钟信号clk_in生成分频时钟信号clk_div_n。
步骤S20，根据参考时钟信号、计数信号和分频时钟信号生成具有相位差的两个再生时钟信号。
具体地，参见图2所示，根据计数信号cnt1和分频时钟信号clk_div_n生成具有相位差的两个再生时钟信号clk_div_n_0和clk_div_n_1。
步骤S30，根据参考时钟信号分别对两个再生时钟信号进行计数。
步骤S40，根据计数结果判断待测时钟信号是否锁定参考时钟信号。
具体地，因为根据计数信号cnt1和分频时钟信号clk_div_n生成的具有相位差的两个再生分频信号clk_div_n_0和clk_div_n_1，只可能有一个再生分频信号存在亚稳态，可以规避参考时钟信号clk_ref采样待测时钟信号clk_in时钟域的分频时钟信号clk_div_n时，可能存在亚稳态而导致计数异常的问题，两个再生时钟信号进行后续计数，必定有一个计数结果可以真实反映待测时钟信号clk_in的频率。
本发明实施例提供了一种频率锁定的判断方法，根据计数信号和分频时钟信号生成具有相位差的两个再生时钟信号，再根据参考时钟信号分别对两个再生时钟信号进行计数，最后根据计数结果判断待测时钟信号是否锁定参考时钟信号，可以规避参考时钟信号采样待测时钟信号的分频时钟信号可能存在亚稳态而导致计数异常的问题，判断结果可靠性高。
更进一步地，在一个发明实施例中，所述根据参考时钟信号分别对两个再生时钟信号进行计数的步骤，包括：
根据参考时钟信号分别对两个再生时钟信号的上升沿或下降沿的周期进行并行计数。
具体地，参见图2所示，使用参考时钟信号clk_ref分别采样clk_div_n_0和clk_div_n_1，获取它们的上升沿pos_div_n_0和pos_div_n_1，并分别对pos_div_n_0和pos_div_n_1的周期进行计数，计数值分别为cnt_div_n_0和cnt_div_n_1。
更进一步地，在一个发明实施例中，所述根据计数结果判断待测时钟信号和参考时钟信号是否频率锁定的步骤，还包括：
若两个再生时钟信号的计数结果均不等于分频时钟信号的分频值，则判断待测时钟信号没有锁定参考时钟信号；反之，则判断待测时钟信号锁定参考时钟信号。
具体地，参见图2所示，两个再生时钟信号cnt_div_n_0和cnt_div_n_1，使用参考时钟信号clk_ref在pos_div_n_0和pos_div_n_1等于1时，分别比较cnt_div_n_0和cnt_div_n_1是否等于分频时钟信号的分频值，如果cnt_div_n_0等于分频时钟信号的分频值，则返回比较值err_detect_0＝0，否则返回比较值err_detect_0＝1；如果cnt_div_n_1等于分频时钟信号的分频值，则返回比较值err_detect_1＝0，否则返回比较值err_detect_1＝1。若err_detect_0和err_detect_1均取值1时，则判断待测时钟信号没有锁定参考时钟信号；若err_detect_0和err_detect_1任一取值不为1时，则判断待测时钟信号锁定参考时钟信号。
具体地，根据公式N＝(1000000*f2)/(P*f1)确定所述分频时钟信号的分频值N；其中，f1为参考时钟信号的频率，f2为待测时钟信号的频率，P为待测时钟信号的抖动值，单位ppm。
更进一步地，在一个发明实施例中，所述根据参考时钟信号、计数信号和分频时钟信号生成具有相位差的两个再生时钟信号的步骤，包括：
当计数信号依次等于第一数值和第二数值时，将分频时钟信号同步化生成具有相位差的两个再生时钟信号。
具体地，参见图2所示，使用参考时钟信号clk_ref分别在计数信号cnt1＝0和cnt1＝1时同步化分频时钟信号clk_div_n生成具有相位差的两个再生时钟信号clk_div_n_0和clk_div_n_1。其中，分频时钟信号clk_div_n的高电平至少大于1个参考时钟信号clk_ref的时钟周期，避免同步化之后的clk_div_n_0和clk_div_n_1的频率失真。
本发明实施例提供了一种频率锁定的判断电路，所述判断电路包括：
生成单元，所述生成单元用于根据参考时钟信号和待测时钟信号分别生成计数信号和分频时钟信号。
具体地，参见图2所示，根据参考时钟信号clk_ref生成计数信号cnt1，根据待测时钟信号clk_in生成分频时钟信号clk_div_n，其中分频时钟信号clk_div_n的高电平至少大于1个参考时钟信号clk_ref的时钟周期。
再生单元，所述再生单元用于根据参考时钟信号、计数信号和分频时钟信号生成具有相位差的两个再生时钟信号。
具体地，参见图2所示，根据计数信号cnt1和分频时钟信号clk_div_n生成具有相位差的两个再生时钟信号clk_div_n_0和clk_div_n_1。
计数单元，所述计数单元用于根据参考时钟信号分别对两个再生时钟信号进行计数。
判断单元，所述判断单元用于根据计数结果判断待测时钟信号是否锁定参考时钟信号。
本发明实施例提供了一种频率锁定的判断电路，根据计数信号和分频时钟信号生成具有相位差的两个再生时钟信号，再根据参考时钟信号分别对两个再生时钟信号进行计数，最后根据计数结果判断待测时钟信号是否锁定参考时钟信号，可以规避参考时钟信号采样待测时钟信号的分频时钟信号可能存在亚稳态而导致计数异常的问题，判断结果可靠性高。
更进一步地，在一个发明实施例中，所述计数单元用于根据参考时钟信号分别对两个再生时钟信号的上升沿或下降沿的周期进行并行计数。
具体地，参见图2所示，使用参考时钟信号clk_ref分别采样clk_div_n_0和clk_div_n_1，获取它们的上升沿pos_div_n_0和pos_div_n_1，并分别对pos_div_n_0和pos_div_n_1的周期进行计数，计数值分别为cnt_div_n_0和cnt_div_n_1。
更进一步地，在一个发明实施例中，所述判断单元用于若两个再生时钟信号的计数结果均不等于分频时钟信号的分频值，则判断待测时钟信号没有锁定参考时钟信号；反之，则判断待测时钟信号锁定参考时钟信号。
具体地，参见图2所示，两个再生时钟信号cnt_div_n_0和cnt_div_n_1，使用参考时钟信号clk_ref在pos_div_n_0和pos_div_n_1等于1时，分别比较cnt_div_n_0和cnt_div_n_1是否等于分频时钟信号的分频值，如果cnt_div_n_0等于分频时钟信号的分频值，则返回比较值err_detect_0＝0，否则返回比较值err_detect_0＝1；如果cnt_div_n_1等于分频时钟信号的分频值，则返回比较值err_detect_1＝0，否则返回比较值err_detect_1＝1。若err_detect_0和err_detect_1均取值1时，则判断待测时钟信号没有锁定参考时钟信号；若err_detect_0和err_detect_1任一取值不为1时，则判断待测时钟信号锁定参考时钟信号。
具体地，根据公式N＝(1000000*f2)/(P*f1)确定所述分频时钟信号的分频值N；其中，f1为参考时钟信号的频率，f2为待测时钟信号的频率，P为待测时钟信号的抖动值，单位ppm。
更进一步地，在一个发明实施例中，所述再生单元用于当计数信号依等于第一数值和第二数值时，将分频时钟信号同步化生成具有相位差的两个再生时钟信号。
具体地，参见图2所示，使用参考时钟信号clk_ref分别在计数信号cnt1＝0和cnt1＝1时同步化分频时钟信号clk_div_n生成具有相位差的两个再生时钟信号clk_div_n_0和clk_div_n_1。其中，分频时钟信号clk_div_n的高电平至少大于1个参考时钟信号clk_ref的时钟周期，避免同步化之后的clk_div_n_0和clk_div_n_1的频率失真。
更进一步地，在一个发明实施例中，所述生成单元包括第一计数器和第二计数器，所述第一计数器用于根据参考时钟信号生成计数信号，所述第二计数器用于生成分频时钟信号。优选地，所述第一计数器为模M计数器，M可以取2，第二计数器为模N计数器，N根据公式N＝(1000000*f2)/(P*f1)确定，其中，f1为参考时钟信号的频率，f2为待测时钟信号的频率，P为待测时钟信号的抖动值，单位为ppm。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
需要说明的是，在本发明中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文发明的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种频率锁定的判断方法，其特征在于，所述判断方法包括：
根据参考时钟信号和待测时钟信号分别生成计数信号和分频时钟信号；
根据参考时钟信号、计数信号和分频时钟信号生成具有相位差的两个再生时钟信号；
根据参考时钟信号分别对两个再生时钟信号进行计数；
根据计数结果判断待测时钟信号是否锁定参考时钟信号。
2.如权利要求1所述的频率锁定的判断方法，其特征在于，所述根据参考时钟信号分别对两个再生时钟信号进行计数的步骤，包括：
根据参考时钟信号分别对两个再生时钟信号的上升沿或下降沿的周期进行并行计数。
3.如权利要求2所述的频率锁定的判断方法，其特征在于，所述根据计数结果判断待测时钟信号和参考时钟信号是否频率锁定的步骤，包括：
若两个再生时钟信号的计数结果均不等于分频时钟信号的分频值，则判断待测时钟信号没有锁定参考时钟信号；反之，则判断待测时钟信号锁定参考时钟信号。
4.如权利要求3所述的频率锁定的判断方法，其特征在于：
根据公式N＝(1000000*f2)/(P*f1)确定分频时钟信号的分频值N；其中，f1为参考时钟信号的频率，f2为待测时钟信号的频率，P为待测时钟信号的抖动值，单位为ppm。
5.如权利要求1所述的频率锁定的判断方法，其特征在于，所述根据参考时钟信号、计数信号和分频时钟信号生成具有相位差的两个再生时钟信号的步骤，包括：
当计数信号取不同计数值时，将分频时钟信号同步化生成具有相位差的两个再生时钟信号。
6.一种频率锁定的判断电路，其特征在于，所述判断电路包括：
生成单元，所述生成单元用于根据参考时钟信号和待测时钟信号分别生成计数信号和分频时钟信号；
再生单元，所述再生单元用于根据参考时钟信号、计数信号和分频时钟信号生成具有相位差的两个再生时钟信号；
计数单元，所述计数单元用于根据参考时钟信号分别对两个再生时钟信号进行计数；
判断单元，所述判断单元用于根据计数结果判断待测时钟信号是否锁定参考时钟信号。
7.如权利要求6所述的频率锁定的判断电路，其特征在于：
所述计数单元用于根据参考时钟信号分别对两个再生时钟信号的上升沿或下降沿的周期进行并行计数。
8.如权利要求6所述的频率锁定的判断电路，其特征在于：
所述判断单元用于若两个再生时钟信号的计数结果均不等于分频时钟信号的分频值，则判断待测时钟信号没有锁定参考时钟信号；反之，则判断待测时钟信号锁定参考时钟信号。
9.如权利要求6所述的频率锁定的判断电路，其特征在于：
所述再生单元用于当计数信号取不同计数值时，将分频时钟信号同步化生成具有相位差的两个再生时钟信号。
10.如权利要求6所述的频率锁定的判断电路，其特征在于：
所述生成单元包括第一计数器和第二计数器，所述第一计数器用于根据参考时钟信号生成计数信号，所述第二计数器用于生成分频时钟信号。
CN202111421100.8A 2021-11-26 2021-11-26 一种频率锁定的判断方法及电路 Pending CN114172493A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111421100.8A CN114172493A (zh) 2021-11-26 2021-11-26 一种频率锁定的判断方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111421100.8A CN114172493A (zh) 2021-11-26 2021-11-26 一种频率锁定的判断方法及电路

Publications (1)

Publication Number Publication Date
CN114172493A true CN114172493A (zh) 2022-03-11

Family

ID=80480971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111421100.8A Pending CN114172493A (zh) 2021-11-26 2021-11-26 一种频率锁定的判断方法及电路

Country Status (1)

Country Link
CN (1) CN114172493A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522130A (ja) * 1991-08-09 1993-01-29 Hitachi Ltd Ｐｌｌロツク検出回路
JPH10170564A (ja) * 1996-12-13 1998-06-26 Nec Eng Ltd クロック周波数測定回路及びその方法
US20060087352A1 (en) * 2004-10-26 2006-04-27 Sang-Jin Byun Frequency lock detector
US20100039151A1 (en) * 2008-08-18 2010-02-18 Semiconductor Manufacturing International (Shanghai) Corporation Phase Locked Loop, Lock Detector and Lock Detection Method
CN101741380A (zh) * 2009-12-22 2010-06-16 北京中星微电子有限公司 用于锁相环锁定检测的方法、系统和锁相环电路
CN102291130A (zh) * 2011-04-02 2011-12-21 长沙景嘉微电子有限公司 一种锁定精度和锁定频率均可编程的锁定检测电路
CN102692563A (zh) * 2012-05-18 2012-09-26 大唐微电子技术有限公司 时钟频率检测器
CN104378106A (zh) * 2014-10-15 2015-02-25 灿芯半导体(上海)有限公司 可编程锁相环锁定检测器及其锁相环电路
US20150222283A1 (en) * 2014-02-05 2015-08-06 Megachips Corporation Clock operation method and circuit
CN106712768A (zh) * 2016-12-12 2017-05-24 深圳市紫光同创电子有限公司 一种去毛刺频率锁定电路
CN110887992A (zh) * 2019-11-11 2020-03-17 上海华虹集成电路有限责任公司 一种时钟频率检测电路
CN113225072A (zh) * 2021-05-19 2021-08-06 西安博瑞集信电子科技有限公司 一种基于过采样算法的锁定检测电路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522130A (ja) * 1991-08-09 1993-01-29 Hitachi Ltd Ｐｌｌロツク検出回路
JPH10170564A (ja) * 1996-12-13 1998-06-26 Nec Eng Ltd クロック周波数測定回路及びその方法
US20060087352A1 (en) * 2004-10-26 2006-04-27 Sang-Jin Byun Frequency lock detector
US20100039151A1 (en) * 2008-08-18 2010-02-18 Semiconductor Manufacturing International (Shanghai) Corporation Phase Locked Loop, Lock Detector and Lock Detection Method
CN101741380A (zh) * 2009-12-22 2010-06-16 北京中星微电子有限公司 用于锁相环锁定检测的方法、系统和锁相环电路
CN102291130A (zh) * 2011-04-02 2011-12-21 长沙景嘉微电子有限公司 一种锁定精度和锁定频率均可编程的锁定检测电路
CN102692563A (zh) * 2012-05-18 2012-09-26 大唐微电子技术有限公司 时钟频率检测器
US20150222283A1 (en) * 2014-02-05 2015-08-06 Megachips Corporation Clock operation method and circuit
CN104378106A (zh) * 2014-10-15 2015-02-25 灿芯半导体(上海)有限公司 可编程锁相环锁定检测器及其锁相环电路
CN106712768A (zh) * 2016-12-12 2017-05-24 深圳市紫光同创电子有限公司 一种去毛刺频率锁定电路
CN110887992A (zh) * 2019-11-11 2020-03-17 上海华虹集成电路有限责任公司 一种时钟频率检测电路
CN113225072A (zh) * 2021-05-19 2021-08-06 西安博瑞集信电子科技有限公司 一种基于过采样算法的锁定检测电路

Similar Documents

Publication Publication Date Title
US6765444B2 (en) Cross clocked lock detector circuit for phase locked loop
US6320469B1 (en) Lock detector for phase-locked loop
KR101017546B1 (ko) 반도체 디바이스와, 반도체 디바이스를 테스트하는 테스트회로 및 테스트 방법
US7595672B2 (en) Adjustable digital lock detector
CA2195175A1 (en) Loss of lock detector for master timing generator
CN117559992B (zh) 时钟数据恢复电路及芯片
US7474721B2 (en) Sliding-window based signal monitoring
JP3028955B1 (ja) Ｐｌｌロック回路におけるロック検出方法及びその装置
WO2006057779A1 (en) Frequency to digital conversion
US5680076A (en) Phase-lock indicator circuit with phase-only detection
US8754714B2 (en) Signal pattern and dispersion tolerant statistical reference oscillator
CN114172493A (zh) 一种频率锁定的判断方法及电路
US6954510B2 (en) Phase-locked loop lock detector circuit and method of lock detection
JP2002124937A (ja) 同期はずれ検出回路
CN113541915B (zh) 一种宽动态范围的快速时钟恢复实现方法及装置
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases
TWI475353B (zh) 時脈產生方法、無參考頻率接收器、以及無晶體振盪器系統
US20120110365A1 (en) Method for locking frequency of usb device and usb frequency locking device
JP4718388B2 (ja) 周波数比較回路、ｐｌｌ周波数シンセサイザテスト回路及びそのテスト方法
CN100446422C (zh) 锁相环失效检测方法
JPH10336024A (ja) 位相差検出装置及びこれを備える半導体装置
US8184685B2 (en) System and method for identifying a non-predetermined input data rate
JP3380380B2 (ja) 位相周波数比較器
JP4718387B2 (ja) 周波数比較回路、ｐｌｌ周波数シンセサイザテスト回路及びそのテスト方法
TW202240188A (zh) 晶片線性度測試方法與系統以及線性度訊號提供裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination