CN101741380A - 用于锁相环锁定检测的方法、系统和锁相环电路 - Google Patents
用于锁相环锁定检测的方法、系统和锁相环电路 Download PDFInfo
- Publication number
- CN101741380A CN101741380A CN200910243394A CN200910243394A CN101741380A CN 101741380 A CN101741380 A CN 101741380A CN 200910243394 A CN200910243394 A CN 200910243394A CN 200910243394 A CN200910243394 A CN 200910243394A CN 101741380 A CN101741380 A CN 101741380A
- Authority
- CN
- China
- Prior art keywords
- phase
- reference signal
- rising edge
- input signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000001514 detection method Methods 0.000 title abstract description 6
- 230000000630 rising effect Effects 0.000 claims abstract description 83
- 230000014509 gene expression Effects 0.000 claims description 17
- 230000003111 delayed effect Effects 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 abstract description 4
- 230000009977 dual effect Effects 0.000 description 6
- 230000001186 cumulative effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种用于锁相环锁定检测的方法、系统和锁相环电路，该方法包括：获得输入信号和反馈信号；对输入信号和反馈信号延时，输入信号和反馈信号对应延时链分别为第一参考信号和第二参考信号；判断第二参考信号与输入信号和第一参考信号的相位关系，第二参考信号上升沿位于输入信号上升沿和第一参考信号上升沿之前时为超前相位，位于输入信号上升沿和第一参考信号上升沿之后时为滞后相位；累计预定计数周期内的超前相位和滞后相位，超前相位或滞后相位连续出现次数超过预定数值时，判定锁相环链路未锁定。本发明通过采用反馈时钟延时链相对于输入时钟延时链双输出的相位关系，累积次数确定大的输入抖动，使得锁相环对输入抖动容忍的性能增强。
Description
技术领域
本发明涉及锁相环电路技术，尤其是指一种用于锁相环锁定检测的方法、系统和锁相环电路。
背景技术
锁相环(PLL，Phase Locked Loop)，是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，会检测到这种变化，并且通过内部的反馈系统来调节输出频率，直到两者重新同步。
现有技术中，锁相环电路包括输入分频器、相位检测器、电荷泵、低通滤波器、压控振荡器、反馈分频器和锁定检测器。其中当锁相环电路接通后，在具有稳定频率的状态上振动时，该锁相环电路则称之为被锁定的。该锁定检测器则用于监测输入时钟的频率变化，判断锁相环电路的锁定状态。
现有技术的锁定检测器是通过计算一预设时间周期内输入时钟频率的平均数值，来判断该预设时间周期内的输入时钟频率是否具有较大抖动，而跳出锁定状态。然而，锁定检测器的该种检测方式，当有偶发的大的输入时钟抖动时，该大的时钟抖动，使得预设时间周期内计算的输入时钟频率的平均数值增大，产生锁相环跳出锁定状态的结果，然而却忽略了在该大的输入时钟抖动后，仍然输出一稳定频率时钟的情况，因此锁相环的锁定检测器不能容忍这种抖动，影响了电路的正常工作。
发明内容
本发明技术方案的目的是提供一种用于锁相环锁定检测的方法、系统和锁相环电路，通过采用反馈时钟延时链相对于输入时钟延时链双输出的相位关系，累积次数确定大的输入抖动，使得锁相环对输入抖动容忍的性能增强。
为现上述目的，本发明提供一种用于锁相环锁定检测的方法，所述方法包括：
步骤一，获得锁相环链路的输入信号和与所述输入信号对应的反馈信号；
步骤二，对所述输入信号和所述反馈信号分别进行延时，所述输入信号对应的延时链为第一参考信号，所述反馈信号对应的延时链为第二参考信号；
步骤三，判断所述第二参考信号分别与所述输入信号和所述第一参考信号的相位关系，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之前时为超前相位，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之后时为滞后相位；
步骤四，重复执行所述步骤一至所述步骤三至预定计数周期，累计所述预定计数周期内的所述超前相位和所述滞后相位，所述超前相位或所述滞后相位连续出现的次数超过一预定数值时，判定所述锁相环链路未锁定。
优选地，上述所述的方法，在所述步骤三中，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之间时为锁定相位。
优选地，上述所述的方法，所述步骤三中的所述相位关系以状态码表示，其中所述锁定相位的所述状态码以10表示，所述超前相位的所述状态码以00或01表示，所述滞后相位的所述状态码以11表示。
优选地，上述所述的方法，在所述步骤四中，所述预定计数周期内，通过M位移位计数的方式累计所述超前相位和所述滞后相位。
优选地，上述所述的方法，在累计计数的初始状态，M位数值的中间一位数值被置为“1”，其余数值被置为“0”；累计所述预定计数周期内的所述超前相位和所述滞后相位，所述超前相位出现时，所述M位数值中的“1”数值前移一位，所述滞后相位出现时，所述M位数值中的“1”后移一位。
优选地，上述所述的方法，所述M位数值中的“1”位于M位的最左端一位，或者位于M位的最右端一位时，判定所述锁相环链路未锁定。
本发明另一方面提供一种用于锁相环锁定检测的系统，所述系统包括：
信号获取单元，用于获得锁相环链路的输入信号和与所述输入信号对应的反馈信号；
延时单元，用于对所述输入信号和所述反馈信号分别进行延时，所述输入信号对应的延时链为第一参考信号，所述反馈信号对应的延时链为第二参考信号；
相位判定单元，用于判断所述第二参考信号分别与所述输入信号和所述第一参考信号的相位关系，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之前时为超前相位，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之后时为滞后相位；
状态判定单元，所述锁相环链路中输入预定计数周期的所述输入信号时，所述状态判定单元用于累计所述预定计数周期内获得的所述超前相位和所述滞后相位，当所述超前相位或所述滞后相位连续出现的次数超过一预定数值时，判定所述锁相环链路为未锁定。
优选地，上述所述的系统，所述系统还包括计数单元，用于统计所述输入信号在所述锁相环链路的输入次数。
优选地，上述所述的系统，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之间时为锁定相位，且在所述相位判定单元中，所述相位关系以状态码表示，其中所述锁定相位的所述状态码以10表示，所述超前相位的所述状态码以00或01表示，所述滞后相位的所述状态码以11表示。
优选地，上述所述的系统，所述系统还包括一移位计数单元，在所述预定计数周期内，通过M位移位计数的方式累计所述超前相位和所述滞后相位。
优选地，上述所述的系统，所述移位计数单元在累计计数的初始状态，M位数值的中间一位数值被置为“1”，其余数值被置为“0”；累计所述预定计数周期内的所述超前相位和所述滞后相位时，所述超前相位出现时，所述M位数值中的“1”数值前移一位，所述滞后相位出现时，所述M位数值中的“1”后移一位。
优选地，上述所述的系统，所述M位数值中的“1”位于M位的最左端一位，或者位于M位的最右端一位时，判定所述锁相环链路未锁定。
本发明再一方面提供一种锁相环电路，包括输入分频器、相位检测器、电荷泵、低通滤波器、压控振荡器、反馈分频器和锁定检测器，所述锁定检测器包括：
信号获取单元，用于获得锁相环链路的输入信号和与所述输入信号对应的反馈信号；
延时单元，用于对所述输入信号和所述反馈信号分别进行延时，所述输入信号对应的延时链为第一参考信号，所述反馈信号对应的延时链为第二参考信号；
相位判定单元，用于判断所述第二参考信号分别与所述输入信号和所述第一参考信号的相位关系，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之前时为超前相位，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之后时为滞后相位；
状态判定单元，所述锁相环链路中输入预定计数周期的所述输入信号时，所述状态判定单元用于累计所述预定计数周期内获得的所述超前相位和所述滞后相位，当所述超前相位或所述滞后相位连续出现的次数超过一预定数值时，判定所述锁相环链路为未锁定。
本发明上述技术方案中的所述方法、系统和锁相环电路，具有以下有益效果：
通过反馈信号的延时链相对于输入信号和输入信号延时链的双输出的相位关系来确定大的输入抖动，相反方向的抖动相互抵消，只有当超前或滞后的累积次数达到预设数值时，才判定锁相环未锁定的状态，因此能够滤出偶发的大输入时钟抖动，对单一输入抖动的容忍性能增强，能够保持输出时钟的稳定，使得锁相环电路可以用于输入时钟信号很差的环境中。
附图说明
图1为本发明具体实施例所述方法和系统中，锁相环链路的结构示意图；
图2为本发明具体实施例所述方法的流程示意图；
图3为所述输入信号、所述第一参考信号和所述第二参考信号所形成的相位结构示意图；
图4为本发明具体实施例所述系统的结构示意图；
图5为本发明具体实施例所述锁相环电路的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
本发明具体实施例所述用于锁相环锁定检测的方法和系统，通过累计一预定计数周期内，反馈时钟的延时链相对于输入时钟、输入时钟延时链的双输出相位关系来确定大的输入抖动，且只有单方向抖动的累计出现次数超过一预定数值时，才会判定锁相环链路为未锁定状态，因此使得锁相环链路对单一输入抖动的容忍性能增强，能够保持输出时钟的稳定。
以下将对本发明具体实施例的方法和系统进行详细描述。
图1为本发明具体实施例所述方法和系统中，锁相环链路的结构示意图。参阅图1，该锁相环链路包括输入分频器10、相位检测器20、电荷泵30、低通滤波器40、压控振荡器50、反馈分频器60和锁定检测器70。
参考信号经输入分频器10采集并分频之后，随同经反馈分频器60从压控振荡器50输出的反馈信号输入至相位检测器20，相位检测器20通过比较参考信号和反馈信号的频率差，输出一直流脉冲电压，控制压控振荡器50，使输出频率改变，这样经过一个很短的时间，使得压控振荡器50的输出信号频率稳定至一个固定值。而所述锁定检测器70则用于跟踪输入参考信号和反馈信号的频率变化，判断锁相环链路是否处于锁定状态，也即使得压控振荡器50的输出信号与锁相环链路的输入参考信号之间保持固定的稳态相位差。
本发明具体实施例中，利用上述输入信号(即锁相环链路的输入参考信号)和压控振荡器的输出信号(经过反馈分频器后为反馈信号)，对锁相环锁定状态进行检测的方法流程如图2所示，从步骤S201开始，包括：
步骤S202，获得锁相环链路的输入信号和与所述输入信号对应的反馈信号；
步骤S203，对所述输入信号和所述反馈信号分别进行延时，所述输入信号对应的延时链为第一参考信号，所述反馈信号对应的延时链为第二参考信号；其中所述延时时间是根据锁相环链路希望容许的输入抖动范围来确定，通常是等于锁相环链路希望容许的输入抖动的峰值；
步骤S204，判断所述第二参考信号分别与所述输入信号和所述第一参考信号的相位关系，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之前时为超前相位，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之后时为滞后相位；
步骤S205，重复执行所述步骤S201至所述步骤S203至预定计数周期N，也即输入至所述锁定检测器70的输入信号与反馈信号的组数达到该预定计数周期N时，累计所述预定计数周期N内的所述超前相位和所述滞后相位，所述超前相位或所述滞后相位连续出现的次数超过一预定数值时，判定所述锁相环链路未锁定；
步骤S206，输出所述锁相环链路未锁定的状态，之后返回执行步骤S202，重复上述的步骤S202至步骤S206；
步骤S207，结束。
如图3为所述输入信号、所述第一参考信号和所述第二参考信号所形成的相位结构示意图。在所述步骤S203，通过对所述输入信号和所述反馈信号分别进行延时，产生反馈信号的超前和滞后的参考信号(第一参考信号和第二参考信号)。所述第二参考信号相对于输入信号和第一参考信号的相位关系，如图3，包括：
所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之前时，设定为超前相位，说明信号存在抖动；
所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之后时，设定为滞后相位，说明信号存在抖动；
所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之间时，设定为锁定相位，说明信号未抖动。
另外，本发明具体实施例所述方法中，为方便读取步骤S204判定的所述第二参考信号与所述输入信号和所述第一参考信号之间的相位关系，将所述锁定相位的状态码以10表示，超前相位的状态码以00或01表示，所述滞后相位的状态码以11表示。
此外，本发明具体实施例所述方法，在所述步骤四中，所述预定计数周期N内，通过M位移位计数的方式累计所述超前相位和所述滞后相位，也即利用M位移位寄存器累计记录预定计数周期N内的频率抖动情况。在累计计数的初始状态，M位数值的中间一位数据被置为“1”，其余数值被置为“0”。如移位寄存器为7位时，该移位寄存器的原始输出数值即为“0001000”。
利用M位移位寄存器累计预定计数周期N内的相位抖动情况时，当通过读取状态码数值，判断当前为超前相位时，则M位数值中的“1”数值前移一位；当读取状态码数值，判断当前为滞后相位时，M位数值中的“1”后移一位(超前和滞后的次数相同时会互相抵消)；当读取状态码数值，判断当前为锁定相位时，M位数值中的“1”则保持原位。而当移位寄存器所输出M位数值中的“1”位于M位的最左端一位，或者位于M位的最右端一位时，即为“1000000”或“0000001”时，说明当前输入存在连续的超前抖动或连续的滞后抖动，即有超过(M-1)/2次的超前或滞后的累积状态时，判定锁相环不在锁定状态，则输出信号使锁定检测器触发。
本发明具体实施例所述方法，通过反馈信号的延时链相对于输入信号和输入信号延时链的双输出的相位关系来确定大的输入抖动，相反方向的抖动相互抵消，只有当超前或滞后的累积次数达到预设数值时，才判定锁相环未锁定的状态，因此能够滤出偶发的大输入时钟抖动，对单一输入抖动的容忍性能增强，能够保持输出时钟的稳定。
本发明具体实施例另一方面还提供一种用于锁相环锁定检测的系统，图4为本发明具体实施例所述系统的结构示意图，如图4所述系统包括：
信号获取单元71，用于获得锁相环链路的输入信号和与所述输入信号对应的反馈信号；
延时单元72，用于对所述输入信号和所述反馈信号分别进行延时，所述输入信号对应的延时链为第一参考信号，所述反馈信号对应的延时链为第二参考信号；
相位判定单元73，用于判断所述第二参考信号分别与所述输入信号和所述第一参考信号的相位关系，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之前时为超前相位，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之后时为滞后相位；
状态判定单元74，所述锁相环链路中输入预定计数周期N的所述输入信号时，所述状态判定单元用于累计所述预定计数周期N内获得的所述超前相位和所述滞后相位，当所述超前相位或所述滞后相位连续出现的次数超过一预定数值时，判定所述锁相环链路为未锁定；
状态输出单元75，用于输出所述锁相环链路为未锁定的状态。
其中，所述相位判定单元73判断所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之间时，设定该相位关系为锁定相位。所述输入信号、所述第一参考信号和所述第二参考信号所形成的相位结构示意图参阅图3所示，且在该相位判定单元73中，所述相位关系以状态码表示，其中所述锁定相位的所述状态码以10表示，所述超前相位的所述状态码以00或01表示，所述滞后相位的所述状态码以11表示。
另外，如图4，所述系统还包括一移位计数单元76，在所述预定计数周期N内，通过M位移位计数的方式累计所述超前相位和所述滞后相位。具体地，该移位计数单元以M位计数器实现累计计数。所述移位计数单元76通过读取相位判定单元73输出的相位状态码，对预定计数周期N内的频率抖动情况进行累计计数。
在累计计数的初始状态(即整个锁相环链路的复位脉冲结束时)，M位数值的中间一位数据被置为“1”，其余数值被置为“0”。如移位寄存器为7位时，该移位寄存器的原始输出数值即为“0001000”。
利用M位移位寄存器累计预定计数周期N内的相位抖动情况时，当通过读取状态码数值，判断当前为超前相位时，则M位数值中的“1”数值前移一位；当读取状态码数值，判断当前为滞后相位时，M位数值中的“1”后移一位(超前和滞后的次数相同时会互相抵消)；当读取状态码数值，判断当前为锁定相位时，M位数值中的“1”则保持原位。而当移位寄存器所输出M位数值中的“1”位于M位的最左端一位，或者位于M位的最右端一位时，即为“1000000”或“0000001”时，说明当前输入存在连续的超前抖动或连续的滞后抖动，即有超过(M-1)/2次的超前或滞后的累积状态时，判定锁相环不在锁定状态，则输出信号使锁定检测器触发。
最佳地，如图4，所述系统还包括一计数单元77，用于统计所述输入信号在所述锁相环链路的输入次数，具体地为一N周期计数器，当锁相环链路的锁定检测器采集一输入信号和与该输入信号对应的反馈信号，对该输入信号和反馈信号分别进行延时操作时，该计数单元77则在原计数基础上累计加1，直至计数达到预定计数周期N为止。
本发明具体实施例所述系统中，所述状态输出单元75为一D触发器，所述计数单元77的计数值达到预定计数周期N时，产生一个时钟宽度的同步脉冲，该同步脉冲和状态判定单元74的判定结果均输入至该D触发器中，这样在累计采集数值达到预定计数周期N时，通过该D触发器将当前锁相环链路的频率抖动情况传输出去。
本发明具体实施例所述系统，通过设置延时单元、相位判定单元和状态判定单元，使反馈信号的延时链相对于输入信号和输入信号延时链的双输出的相位关系来确定大的输入抖动，相反方向的抖动相互抵消，只有当超前或滞后的累积次数达到预设数值时，才判定锁相环未锁定的状态，因此通过很小的硬件改变实现了对输入抖动的容忍，使得本发明所述用于锁定检测的系统可以用于输入时钟信号很差的环境，从而防止了对锁相环电路正常工作的干扰。
本发明具体实施例另一方面还提供一种锁相环电路，如图5，包括：
输入分频器10、相位检测器20、电荷泵30、低通滤波器40、压控振荡器50、反馈分频器60和锁定检测器70，其特征在于，所述锁定检测器70包括：
信号获取单元71，用于获得锁相环链路的输入信号和与所述输入信号对应的反馈信号；
延时单元72，用于对所述输入信号和所述反馈信号分别进行延时，所述输入信号对应的延时链为第一参考信号，所述反馈信号对应的延时链为第二参考信号；
相位判定单元73，用于判断所述第二参考信号分别与所述输入信号和所述第一参考信号的相位关系，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之前时为超前相位，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之后时为滞后相位；
状态判定单元74，所述锁相环链路中输入预定计数周期的所述输入信号时，所述状态判定单元用于累计所述预定计数周期内获得的所述超前相位和所述滞后相位，当所述超前相位或所述滞后相位连续出现的次数超过一预定数值时，判定所述锁相环链路为未锁定；
状态输出单元75，用于输出所述锁相环链路为未锁定的状态；其中该状态输出单元75为一D触发器；
移位计数单元76，在所述预定计数周期N内，通过M位移位计数的方式累计所述超前相位和所述滞后相位。具体地，该移位计数单元以M位计数器实现累计计数。所述移位计数单元76通过读取相位判定单元73输出的相位状态码，对预定计数周期N内的频率抖动情况进行累计计数。
计数单元77，用于统计所述输入信号在所述锁相环链路的输入次数，具体地为一N周期计数器，当锁相环链路的锁定检测器采集一输入信号和与该输入信号对应的反馈信号，对该输入信号和反馈信号分别进行延时操作时，该计数单元77则在原计数基础上累计加1，直至计数达到预定计数周期N为止。
所述移位计数单元76在预定计数周期内，从相位判定单元73获取当前反馈信号相对于参考信号的相位状态，当通过读取状态码数值，判断当前为超前相位时，则M位数值中的“1”数值前移一位；当读取状态码数值，判断当前为滞后相位时，M位数值中的“1”后移一位(超前和滞后的次数相同时会互相抵消)；当读取状态码数值，判断当前为锁定相位时，M位数值中的“1”则保持原位。而当移位寄存器所输出M位数值中的“1”位于M位的最左端一位，或者位于M位的最右端一位时，即为“1000000”或“0000001”时，说明当前输入存在连续的超前抖动或连续的滞后抖动，即有超过(M-1)/2次的超前或滞后的累积状态时，判定锁相环不在锁定状态，则输出信号使锁定检测器触发。
本发明具体实施例所述用于锁相环锁定检测的方法、系统和锁相环电路，通过采用反馈时钟延时链相对于输入时钟延时链双输出的相位关系，累积次数确定大的输入抖动，使得锁相环对输入抖动容忍的性能增强。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (13)
1.一种用于锁相环锁定检测的方法，其特征在于，所述方法包括：
步骤一，获得锁相环链路的输入信号和与所述输入信号对应的反馈信号；
步骤二，对所述输入信号和所述反馈信号分别进行延时，所述输入信号对应的延时链为第一参考信号，所述反馈信号对应的延时链为第二参考信号；
步骤三，判断所述第二参考信号分别与所述输入信号和所述第一参考信号的相位关系，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之前时为超前相位，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之后时为滞后相位；
步骤四，重复执行所述步骤一至所述步骤三至预定计数周期，累计所述预定计数周期内的所述超前相位和所述滞后相位，所述超前相位或所述滞后相位连续出现的次数超过一预定数值时，判定所述锁相环链路未锁定。
2.如权利要求1所述的方法，其特征在于，在所述步骤三中，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之间时为锁定相位。
3.如权利要求2所述的方法，其特征在于，所述步骤三中的所述相位关系以状态码表示，其中所述锁定相位的所述状态码以10表示，所述超前相位的所述状态码以00或01表示，所述滞后相位的所述状态码以11表示。
4.如权利要求2或3所述的方法，其特征在于，在所述步骤四中，所述预定计数周期内，通过M位移位计数的方式累计所述超前相位和所述滞后相位。
5.如权利要求4所述的方法，其特征在于，在累计计数的初始状态，M位数值的中间一位数值被置为“1”，其余数值被置为“0”；累计所述预定计数周期内的所述超前相位和所述滞后相位，所述超前相位出现时，所述M位数值中的“1”数值前移一位，所述滞后相位出现时，所述M位数值中的“1”后移一位。
6.如权利要求5所述的方法，其特征在于，所述M位数值中的“1”位于M位的最左端一位，或者位于M位的最右端一位时，判定所述锁相环链路未锁定。
7.一种用于锁相环锁定检测的系统，其特征在于，所述系统包括：
信号获取单元，用于获得锁相环链路的输入信号和与所述输入信号对应的反馈信号；
延时单元，用于对所述输入信号和所述反馈信号分别进行延时，所述输入信号对应的延时链为第一参考信号，所述反馈信号对应的延时链为第二参考信号；
相位判定单元，用于判断所述第二参考信号分别与所述输入信号和所述第一参考信号的相位关系，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之前时为超前相位，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之后时为滞后相位；
状态判定单元，所述锁相环链路中输入预定计数周期的所述输入信号时，所述状态判定单元用于累计所述预定计数周期内获得的所述超前相位和所述滞后相位，当所述超前相位或所述滞后相位连续出现的次数超过一预定数值时，判定所述锁相环链路为未锁定。
8.如权利要求7所述的系统，其特征在于，所述系统还包括计数单元，用于统计所述输入信号在所述锁相环链路的输入次数。
9.如权利要求7所述的系统，其特征在于，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之间时为锁定相位，且在所述相位判定单元中，所述相位关系以状态码表示，其中所述锁定相位的所述状态码以10表示，所述超前相位的所述状态码以00或01表示，所述滞后相位的所述状态码以11表示。
10.如权利要求7至9任一项所述的系统，其特征在于，所述系统还包括一移位计数单元，在所述预定计数周期内，通过M位移位计数的方式累计所述超前相位和所述滞后相位。
11.如权利要求10所述的系统，其特征在于，所述移位计数单元在累计计数的初始状态，M位数值的中间一位数值被置为“1”，其余数值被置为“0”；累计所述预定计数周期内的所述超前相位和所述滞后相位时，所述超前相位出现时，所述M位数值中的“1”数值前移一位，所述滞后相位出现时，所述M位数值中的“1”后移一位。
12.如权利要求11所述的系统，其特征在于，所述M位数值中的“1”位于M位的最左端一位，或者位于M位的最右端一位时，判定所述锁相环链路未锁定。
13.一种锁相环电路，包括输入分频器、相位检测器、电荷泵、低通滤波器、压控振荡器、反馈分频器和锁定检测器，其特征在于，所述锁定检测器包括：
信号获取单元，用于获得锁相环链路的输入信号和与所述输入信号对应的反馈信号；
延时单元，用于对所述输入信号和所述反馈信号分别进行延时，所述输入信号对应的延时链为第一参考信号，所述反馈信号对应的延时链为第二参考信号；
相位判定单元，用于判断所述第二参考信号分别与所述输入信号和所述第一参考信号的相位关系，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之前时为超前相位，所述第二参考信号的上升沿位于所述输入信号的上升沿和所述第一参考信号的上升沿之后时为滞后相位；
状态判定单元，所述锁相环链路中输入预定计数周期的所述输入信号时，所述状态判定单元用于累计所述预定计数周期内获得的所述超前相位和所述滞后相位，当所述超前相位或所述滞后相位连续出现的次数超过一预定数值时，判定所述锁相环链路为未锁定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910243394.2A CN101741380B (zh) | 2009-12-22 | 2009-12-22 | 用于锁相环锁定检测的方法、系统和锁相环电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910243394.2A CN101741380B (zh) | 2009-12-22 | 2009-12-22 | 用于锁相环锁定检测的方法、系统和锁相环电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101741380A true CN101741380A (zh) | 2010-06-16 |
| CN101741380B CN101741380B (zh) | 2014-07-30 |
Family
ID=42464356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910243394.2A Active CN101741380B (zh) | 2009-12-22 | 2009-12-22 | 用于锁相环锁定检测的方法、系统和锁相环电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101741380B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102594338A (zh) * | 2012-02-16 | 2012-07-18 | 中国电子科技集团公司第五十八研究所 | 具有错误锁定纠正机制的计数器控制型延迟锁相环电路 |
| CN103187970A (zh) * | 2011-12-29 | 2013-07-03 | 国民技术股份有限公司 | 一种自动频率控制查找电路及其查找方法 |
| CN103199858A (zh) * | 2012-01-06 | 2013-07-10 | 瑞士优北罗股份有限公司 | 确定fractional-n pll合成器信号偏移项的方法，实现该方法的合成器，信号处理装置及gnss接收机 |
| CN104467821A (zh) * | 2013-09-18 | 2015-03-25 | 美国亚德诺半导体公司 | 锁相环的锁定检测器 |
| CN104967447A (zh) * | 2015-07-22 | 2015-10-07 | 福州大学 | 一种可实现连续调制的锁相环频率调制电路 |
| CN106357266A (zh) * | 2016-08-26 | 2017-01-25 | 华为技术有限公司 | 锁定检测电路、方法及锁相电路 |
| CN107612547A (zh) * | 2016-07-11 | 2018-01-19 | 创意电子股份有限公司 | 失锁侦测装置、失锁侦测方法及时脉数据回复电路 |
| WO2019062224A1 (zh) * | 2017-09-27 | 2019-04-04 | 格力电器（武汉）有限公司 | 基于mcu的锁相环锁定检测方法和mcu |
| CN109787925A (zh) * | 2019-03-08 | 2019-05-21 | 北京集创北方科技股份有限公司 | 检测电路、时钟数据恢复电路和信号检测方法 |
| CN110750048A (zh) * | 2019-12-04 | 2020-02-04 | 电子科技大学 | 一种基于逐步逼近式pid控制算法的dll系统 |
| CN111123083A (zh) * | 2019-12-06 | 2020-05-08 | 国家电网有限公司 | 一种针对fpga pll ip核的测试系统及方法 |
| CN114172493A (zh) * | 2021-11-26 | 2022-03-11 | 烽火通信科技股份有限公司 | 一种频率锁定的判断方法及电路 |
-
2009
- 2009-12-22 CN CN200910243394.2A patent/CN101741380B/zh active Active
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187970A (zh) * | 2011-12-29 | 2013-07-03 | 国民技术股份有限公司 | 一种自动频率控制查找电路及其查找方法 |
| CN103199858B (zh) * | 2012-01-06 | 2017-05-31 | 瑞士优北罗股份有限公司 | 确定fractional‑n pll合成器信号偏移项的方法，实现该方法的合成器，信号处理装置及gnss接收机 |
| CN103199858A (zh) * | 2012-01-06 | 2013-07-10 | 瑞士优北罗股份有限公司 | 确定fractional-n pll合成器信号偏移项的方法，实现该方法的合成器，信号处理装置及gnss接收机 |
| CN102594338B (zh) * | 2012-02-16 | 2014-01-01 | 中国电子科技集团公司第五十八研究所 | 具有错误锁定纠正机制的计数器控制型延迟锁相环电路 |
| CN102594338A (zh) * | 2012-02-16 | 2012-07-18 | 中国电子科技集团公司第五十八研究所 | 具有错误锁定纠正机制的计数器控制型延迟锁相环电路 |
| CN104467821A (zh) * | 2013-09-18 | 2015-03-25 | 美国亚德诺半导体公司 | 锁相环的锁定检测器 |
| CN104467821B (zh) * | 2013-09-18 | 2017-10-17 | 美国亚德诺半导体公司 | 锁相环的锁定检测器 |
| CN104967447B (zh) * | 2015-07-22 | 2018-06-15 | 福州大学 | 一种可实现连续调制的锁相环频率调制电路 |
| CN104967447A (zh) * | 2015-07-22 | 2015-10-07 | 福州大学 | 一种可实现连续调制的锁相环频率调制电路 |
| CN107612547A (zh) * | 2016-07-11 | 2018-01-19 | 创意电子股份有限公司 | 失锁侦测装置、失锁侦测方法及时脉数据回复电路 |
| CN107612547B (zh) * | 2016-07-11 | 2020-10-02 | 创意电子股份有限公司 | 失锁侦测装置、失锁侦测方法及时脉数据回复电路 |
| CN106357266A (zh) * | 2016-08-26 | 2017-01-25 | 华为技术有限公司 | 锁定检测电路、方法及锁相电路 |
| CN106357266B (zh) * | 2016-08-26 | 2019-07-23 | 华为技术有限公司 | 锁定检测电路、方法及锁相电路 |
| WO2019062224A1 (zh) * | 2017-09-27 | 2019-04-04 | 格力电器（武汉）有限公司 | 基于mcu的锁相环锁定检测方法和mcu |
| CN109787925A (zh) * | 2019-03-08 | 2019-05-21 | 北京集创北方科技股份有限公司 | 检测电路、时钟数据恢复电路和信号检测方法 |
| CN110750048A (zh) * | 2019-12-04 | 2020-02-04 | 电子科技大学 | 一种基于逐步逼近式pid控制算法的dll系统 |
| CN110750048B (zh) * | 2019-12-04 | 2021-10-26 | 电子科技大学 | 一种基于逐步逼近式pid控制算法的dll系统 |
| CN111123083A (zh) * | 2019-12-06 | 2020-05-08 | 国家电网有限公司 | 一种针对fpga pll ip核的测试系统及方法 |
| CN111123083B (zh) * | 2019-12-06 | 2022-04-29 | 国家电网有限公司 | 一种针对fpga pll ip核的测试系统及方法 |
| CN114172493A (zh) * | 2021-11-26 | 2022-03-11 | 烽火通信科技股份有限公司 | 一种频率锁定的判断方法及电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101741380B (zh) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101741380A (zh) | 用于锁相环锁定检测的方法、系统和锁相环电路 | |
| CN109639271B (zh) | 锁定指示电路及其构成的锁相环 | |
| CN1815892B (zh) | 一种检测相位误差并产生控制信号的电路 | |
| EP2602936B1 (en) | Analog phase-locked loop with enhanced acquisition | |
| CN103378858B (zh) | Pll电路 | |
| US6466058B1 (en) | PLL lock detection using a cycle slip detector with clock presence detection | |
| CN101183867B (zh) | 具可变延迟时钟的时钟产生装置及其方法 | |
| CN102594338B (zh) | 具有错误锁定纠正机制的计数器控制型延迟锁相环电路 | |
| US20070273410A1 (en) | Clock switching circuit | |
| US8169242B2 (en) | Programmable fine lock/unlock detection circuit | |
| CN101621297B (zh) | 锁相环频率锁定的检测方法及电路 | |
| US10516402B2 (en) | Corrupted clock detection circuit for a phase-locked loop | |
| CN101599763A (zh) | 时间误差检测装置与其方法 | |
| CN101977053A (zh) | 应用于动态可重配分频比的pll的锁定检测电路 | |
| CN104620532A (zh) | 时钟生成装置以及时钟数据恢复装置 | |
| CN104426537B (zh) | 用于评估控制环中的系统的性能的装置和方法 | |
| CN101110590B (zh) | 一种时序余量检测过程中相位调整的方法及装置 | |
| CN111464180B (zh) | 一种具有锁定检测功能的锁相环电路 | |
| CN103329440B (zh) | 相位频率检测方法 | |
| US20200177192A1 (en) | Cycle slip detection and correction in phase-locked loop | |
| CN102195643B (zh) | Pll装置 | |
| CN109450441B (zh) | 锁定检测电路及其构成的锁相环 | |
| CN103795408A (zh) | 用于数字pll的环路滤波器中的位宽减小 | |
| CN101350620B (zh) | 数字相位鉴别器 | |
| CN103368566A (zh) | 时钟控制电路及时钟控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210302 Address after: No. 607, 6th floor, shining building, 35 Xueyuan Road, Haidian District, Beijing 100083 Patentee after: BEIJING VIMICRO ARTIFICIAL INTELLIGENCE CHIP TECHNOLOGY Co.,Ltd. Address before: 100083, Haidian District, Xueyuan Road, Beijing No. 35, Nanjing Ning building, 15 Floor Patentee before: Vimicro Corp. |
|
| TR01 | Transfer of patent right |