CN106712768A - 一种去毛刺频率锁定电路 - Google Patents

一种去毛刺频率锁定电路 Download PDF

Info

Publication number
CN106712768A
CN106712768A CN201611142338.6A CN201611142338A CN106712768A CN 106712768 A CN106712768 A CN 106712768A CN 201611142338 A CN201611142338 A CN 201611142338A CN 106712768 A CN106712768 A CN 106712768A
Authority
CN
China
Prior art keywords
circuit
phase
locking
deburring
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611142338.6A
Other languages
English (en)
Inventor
何文明
廖英豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN201611142338.6A priority Critical patent/CN106712768A/zh
Publication of CN106712768A publication Critical patent/CN106712768A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种去毛刺频率锁定电路，该电路包括频率锁定电路、相位锁定电路、锁定去毛刺电路，频率锁定电路和相位锁定电路分别与锁定去毛刺电路连接；频率锁定电路对输入时钟和反馈时钟的频率进行比较得到频率锁定信号输出到锁定去毛刺电路，相位锁定电路对输入时钟和反馈时钟的相位进行比较得到相位锁定信号输出到锁定去毛刺电路；锁定去毛刺电路在相位锁定信号和频率锁定信号均为高电平时，对输入时钟进行计数，当计数值达到预设计数值后，锁定输入时钟的频率和相位。本发明完成输入时钟和反馈时钟的频率比较和相位比较，并且对比较后的锁定信号进行高脉冲滤除，去除不正确的锁定信号，提高了系统的稳定。

Description

一种去毛刺频率锁定电路
技术领域
本发明涉及可编程集成电路设计领域，具体涉及一种去毛刺频率锁定电路。
背景技术
随着信息与数据科技的发展需求，可编程芯片，特别是现场可编程门阵列(FPGA)凭借其编程灵活、系统稳定、资源丰富、集成度高等优点，其应用领域已经从原来通信领域扩展到航天、消费电子、工业控制、测试测量等广泛的领域，并且还有不断扩大的趋势。
目前国内的FPGA的应用主要是依赖于Xilinx、Altera等几大国际FPGA巨头公司的进口，国内对于FPGA的设计存在设计难度大、研发周期长、以及设计难度大等技术壁垒。随着工艺节点的不断攀升，使得对于可编程电路的系统集成度、可编程资源以及器件规模提出了更高的要求。
这样使得对FPGA内部的各模块提出更高要求，针对PLL锁相环而言，要求频率范围越来越宽，输出的时钟越来越稳定，如何正确稳定检测锁相环的频率相位一直变得越来越重要。并且，现在电子产品中，外部干扰毛刺越来越多，导致系统的稳定性变差。
发明内容
本发明实施例要解决的主要技术问题是，提供一种去毛刺频率锁定电路，解决现有技术中锁相环电路的干扰毛刺多、系统不稳定的问题。
为解决上述技术问题，本发明实施例提供一种去毛刺频率锁定电路，包括：频率锁定检测电路、相位锁定检测电路、锁定去毛刺电路，频率锁定检测电路和相位锁定检测电路分别与锁定去毛刺电路连接；频率锁定检测电路对输入时钟和反馈时钟的频率进行比较得到频率锁定信号输出到锁定去毛刺电路，相位锁定检测电路对输入时钟和反馈时钟的相位进行比较得到相位锁定信号输出到锁定去毛刺电路；锁定去毛刺电路在相位锁定信号和频率锁定信号均为高电平时，对输入时钟进行计数，当计数值达到预设计数值后，锁定输入时钟的频率和相位。
进一步地，频率锁定检测电路包括检测电路包括分别用于检测反馈时钟和输入时钟的频率的第一可编程计数器和第二可编程计数器，以及与第一可编程计数器和第二可编程计数器连接的控制状态逻辑电路；控制状态逻辑电路对第一可编程计数器和第二可编程计数器的检测结果进行比较，相同时，控制状态逻辑电路输出高电平的频率锁定信号，否则输出低电平的频率锁定信号。
进一步地，相位锁定检测电路包括相位检测电路和连接相位检测电路的锁定信号输出电路，相位检测电路检测输入时钟和反馈时钟的相位，当两者的相位相同时，锁定信号输出电路输出的相位锁定信号为高电平，否则为低电平。
进一步地，锁定信号输出电路包括充放电电路，充放电电路包括电容，当相位检测电路检测到输入时钟和反馈时钟的相位相同时，充放电电路对电容进行充电，充电时间达到预设时间，相位锁定信号输出为高电平，当相位检测电路检测到输入时钟和反馈时钟的相位不同时，充放电电路对电容进行放电，相位锁定信号输出为低电平。
进一步地，锁定去毛刺电路包括计数电路和与计数电路连接的锁定电路；计数电路接收频率锁定信号、相位锁定信号、输入时钟以及锁定电路反馈的锁定标志位；当频率锁定信号、相位锁定信号和锁定标志位为高电平时，计数电路对输入时钟进行计数，锁定电路对计数值与预设计数值进行比较，当计数值达到预设计数值，锁定电路输出高电平的锁定输出信号。
进一步地，锁定去毛刺电路包括计数电路和与计数电路连接的锁定电路；计数电路接收频率锁定信号、相位锁定信号、输入时钟以及锁定电路反馈的锁定标志位；当频率锁定信号、相位锁定信号和锁定标志位为高电平时，计数电路对输入时钟进行计数，锁定电路对计数值与预设计数值进行比较，当计数值达到预设计数值，锁定电路输出高电平的锁定输出信号。
进一步地，第三计数器是十二位计数器。
进一步地，锁定电路包括与第三计数器连接的状态控制器以及与状态控制器连接的触发器；状态控制器接收计数器的对输入时钟的计数值，当计数值达到预设计数值，状态控制器输出高电平的锁定控制信号到触发器以及输出低电平的锁定标志位，触发器对锁定控制信号进行采样，输出高电平的锁定输出信号，第三与门关闭，第三计数器停止计数。
进一步地，状态控制器为可编程状态控制器。
进一步地，当频率锁定信号和相位锁定信号出现低电平，第三计数器与触发器复位，触发器输出低电平解除锁定。
本发明公开了一种去毛刺频率锁定电路，该电路包括频率锁定电路、相位锁定电路、锁定去毛刺电路，频率锁定电路和相位锁定电路分别与锁定去毛刺电路连接；频率锁定电路对输入时钟和反馈时钟的频率进行比较得到频率锁定信号输出到锁定去毛刺电路，相位锁定电路对输入时钟和反馈时钟的相位进行比较得到相位锁定信号输出到锁定去毛刺电路；锁定去毛刺电路在相位锁定信号和频率锁定信号均为高电平时，对输入时钟进行计数，当计数值达到预设计数值后，锁定输入时钟的频率和相位。本发明完成输入时钟和反馈时钟的频率比较和相位比较，并且对比较后的锁定信号进行高脉冲滤除，去除不正确的锁定信号。
进一步地，同时可以通过FPGA的内部资源进行相应的设置，对频率锁定电路中的计数器的模进行静态和动态设置，改变频率锁定的判断条件，满足不同的用户的设计需求。
进一步地，可以通过FPGA的内部资源进行相应的设置，可以对锁定信号的高毛刺的判定条件进行设定，满足用户的不同需求。
附图说明
图1为本发明实施例提供的一种去毛刺频率锁定电路的示意图；
图2为本发明实施例提供的去毛刺频率锁定电路中的频率锁定检测电路的示意图；
图3为本发明实施例提供的去毛刺频率锁定电路中的相位锁定检测电路的示意图；
图4为本发明实施例提供的去毛刺频率锁定电路中的相位锁定检测电路的示意图；
图5为本发明实施例提供的去毛刺频率锁定电路中的控制逻辑电路的示意图；
图6为本发明实施例提供的去毛刺频率锁定电路中的控制逻辑电路的示意图；
图7为本发明实施例提供的去毛刺频率锁定电路中的控制逻辑电路的示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
参见图1，本实施例示出了一种去毛刺频率锁定电路的结构，该电路包括：频率锁定检测电路102、相位锁定检测电路104、锁定去毛刺电路103，频率锁定检测电路102和相位锁定检测电路104分别与锁定去毛刺电路连接103；频率锁定检测电路102对输入时钟和反馈时钟的频率进行比较得到频率锁定信号freq_lock输出到锁定去毛刺电路，相位锁定检测电路104对输入时钟和反馈时钟的相位进行比较得到相位锁定信号phase_lock输出到锁定去毛刺电路；锁定去毛刺电路103在相位锁定信号和频率锁定信号均为高电平时，对输入时钟进行计数，当计数值达到预设计数值后，锁定输入时钟的频率和相位。
其中，参见图2，本实施例的频率锁定检测电路102中包括第一可编程计数器201和第二可编程计数器202以及与两计数器连接的控制逻辑电路，该第一可编程计数器输入有反馈时钟fbclk、复位信号rst以及freq_det_adj<7:0>，第一可编程计数器对反馈时钟的频率进行检测，输出计数结果cunter_f到控制逻辑电路，该第二可编程计数器输入有输入时钟refclk、复位信号rst以及freq_det_adj<7:0>，第二可编程计数器对输入时钟的频率进行检测，输出计数结果cunter_p到控制逻辑电路，控制逻辑电路对第一可编程计数器和第二可编程计数器的检测结果cunter_f和cunter_p进行比较，当cunter_f和cunter_p相同，控制状态逻辑电路输出高电平的频率锁定信号freq_lock，否则输出低电平的频率锁定信号。
由于第一可编程计数器和第二可编程计数器的模可以进行静态和动态设置，所以本实施例的频率锁定的判断条件可以进行改变，由此本实施例的使用性得到了提高，能满足了用户的不同需求。
进一步地，参见图3，本实施例的相位锁定检测电路104包括相位检测电路301和连接相位检测电路的锁定信号输出电路302。其中，相位检测电路301的输入包括反馈时钟fbclk和输入时钟refclk以及复位信号rst，当相位检测电路检测到输入时钟和反馈时钟的相位相同时，相位检测电路检测输入时钟和反馈时钟的相位，当反馈时钟fbclk和输入时钟refclk的相位相同时，锁定信号输出电路输出的相位锁定信号为高电平，否则为低电平。
进一步地，参见图4，锁定信号输出电路包括充放电电路3021，充放电电路与相位检测电路连接，包括电容，当相位检测电路检测到输入时钟和反馈时钟的相位相同时，相位检测电路输出的up_switch信号为高电平，控制充放电电路对电容进行充电，充电时间达到预设时间，相位锁定信号输出为高电平，其中，该预设时间可以由phase_det_adj<7:0>控制，当相位检测电路检测到输入时钟和反馈时钟的相位不同时，相位检测电路输出的dn_switch信号为高电平，控制充放电电路对电容进行放电，相位锁定信号输出为低电平。
进一步地，参见图5，本实施例的锁定去毛刺电路包括计数电路501和与计数电路连接的锁定电路502；计数电路接收频率锁定信号freq_lock、相位锁定信号phase_lock、输入时钟refclk以及锁定电路反馈的锁定标志位lock_flag。其中，在初始状态时，freq_lock，phase_lock,为低电平，lock_flag为高电平，lock_cut为低电平。当频率锁定信号、相位锁定信号和锁定标志位为高电平时，计数电路501对输入时钟refclk进行计数，锁定电路502对计数值与预设计数值进行比较，当计数值达到预设计数值，锁定电路输出高电平的锁定输出信号lock_out。其中，预设计数值由输入锁定电路的Deglitch_adj<5:0>决定。其中，本实施例的预设计数值不固定，可以随用户的实际需要设定，满足用户的不同需求。
其中，参见图6，本实施例的计数电路501包括依次连接的第一与门601、第二与门602、第三计数器604，第三计数器604上还连接有第三与门603，第三与门603的输出与第三计数器604的时钟输入端连接，控制第三计数器604的时钟输入，第二与门602的输出与该第三计数器604的复位端连接，控制计数器的复位；第一与门601的输入包括频率锁定检测电路和相位锁定检测电路分别输出的频率锁定信号freq_lock与相位锁定信号phase_lock，对freq_lock以及phase_lock进行逻辑与运算后，输出运算结果lock_in到第二与门602，第三与门603的输入包括第一与门601的逻辑与运算的结果lock_in、输入时钟refclk以及锁定电路反馈的锁定标志位lock_flag。进一步地，本实施例的第三计数器优选为十二位计数器。
可以预见，当freq_lock以及phase_lock为高电平，初始状态lock_flag为高电平，第三与门603有时钟输出，且输出的时钟是输入时钟refclk，第三计数器开始计数，并将计数结果输出到后端的锁定电路502。
参见图7，本实施例的锁定电路502包括与第三计数器604连接的状态控制器701以及与状态控制器连接的触发器702；状态控制器701接收计数器的对输入时钟的计数值，当计数值达到预设计数值，状态控制器输出高电平的锁定控制信号lock_ctrl到触发器702以及输出低电平的锁定标志位lock_flag，触发器702对锁定控制信号lock_ctrl进行采样，输出高电平的锁定输出信号lock_out，第三与门603关闭，第三计数器604停止计数。其中，可以理解的是，当rst为低电平时，对第三计数器604和触发器702进行复位，触发器702输出lock_out为低电平。
进一步地，考虑到用户对于锁定信号的高毛刺的判定条件有不同的需求也，所以本实施例的状态控制器优选为可编程状态控制器，采用该可编程的状态控制器，可以通过FPGA的内部资源进行相应的设置，实现对该高毛刺的判定条件的设定。其中，可编程状态控制器使用的预设计数值可以由Deglitch_adj<5:0>决定。
可以想到的是，在本实施例中，在信号锁定后，可能也会出现输入时钟与反馈时钟不一致的情况，此时，当频率锁定信号和相位锁定信号中会出现低电平，为了滤掉信号的毛刺，保持系统的稳定。当频率锁定信号和相位锁定信号中会出现低电平时，第三计数器与触发器复位，触发器输出低电平解除锁定。
本发明公开了一种去毛刺频率锁定电路，该电路包括频率锁定电路、相位锁定电路、锁定去毛刺电路，频率锁定电路和相位锁定电路分别与锁定去毛刺电路连接；频率锁定电路对输入时钟和反馈时钟的频率进行比较得到频率锁定信号输出到锁定去毛刺电路，相位锁定电路对输入时钟和反馈时钟的相位进行比较得到相位锁定信号输出到锁定去毛刺电路；锁定去毛刺电路在相位锁定信号和频率锁定信号均为高电平时，对输入时钟进行计数，当计数值达到预设计数值后，锁定输入时钟的频率和相位。本发明完成输入时钟和反馈时钟的频率比较和相位比较，并且对比较后的锁定信号进行高脉冲滤除，去除不正确的锁定信号。
显然，本领域的技术人员应该明白，上述本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储介质(ROM/RAM、磁碟、光盘)中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。所以，本发明不限制于任何特定的硬件和软件结合。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种去毛刺频率锁定电路，包括：频率锁定检测电路、相位锁定检测电路、锁定去毛刺电路，所述频率锁定检测电路和所述相位锁定检测电路分别与所述锁定去毛刺电路连接；所述频率锁定检测电路对输入时钟和反馈时钟的频率进行比较得到频率锁定信号输出到所述锁定去毛刺电路，所述相位锁定检测电路对输入时钟和反馈时钟的相位进行比较得到相位锁定信号输出到所述锁定去毛刺电路；所述锁定去毛刺电路在所述相位锁定信号和所述频率锁定信号均为高电平时，对所述输入时钟进行计数，当计数值达到预设计数值后，锁定所述输入时钟的频率和相位。
2.如权利要求1所述的去毛刺频率锁定电路，其特征在于，所述频率锁定检测电路包括检测电路包括分别用于检测反馈时钟和输入时钟的频率的第一可编程计数器和第二可编程计数器，以及与所述第一可编程计数器和第二可编程计数器连接的控制状态逻辑电路；所述控制状态逻辑电路对第一可编程计数器和第二可编程计数器的检测结果进行比较，相同时，所述控制状态逻辑电路输出高电平的频率锁定信号，否则输出低电平的频率锁定信号。
3.如权利要求1所述的去毛刺频率锁定电路，其特征在于，所述相位锁定检测电路包括相位检测电路和连接所述相位检测电路的锁定信号输出电路，所述相位检测电路检测所述输入时钟和反馈时钟的相位，当两者的相位相同时，所述锁定信号输出电路输出的相位锁定信号为高电平，否则为低电平。
4.如权利要求3所述的去毛刺频率锁定电路，其特征在于，所述锁定信号输出电路包括充放电电路，所述充放电电路包括电容，当所述相位检测电路检测到所述输入时钟和反馈时钟的相位相同时，所述充放电电路对所述电容进行充电，充电时间达到预设时间，相位锁定信号输出为高电平，当所述相位检测电路检测到所述输入时钟和反馈时钟的相位不同时，所述充放电电路对所述电容进行放电，相位锁定信号输出为低电平。
5.如权利要求1-4任一项所述的去毛刺频率锁定电路，其特征在于，所述锁定去毛刺电路包括计数电路和与所述计数电路连接的锁定电路；所述计数电路接收所述频率锁定信号、所述相位锁定信号、所述输入时钟以及所述锁定电路反馈的锁定标志位；当所述频率锁定信号、所述相位锁定信号和所述锁定标志位为高电平时，所述计数电路对所述输入时钟进行计数，所述锁定电路对计数值与所述预设计数值进行比较，当计数值达到所述预设计数值，所述锁定电路输出高电平的锁定输出信号。
6.如权利要求5所述的去毛刺频率锁定电路，其特征在于，所述计数电路包括依次连接的第一与门、第二与门、第三计数器，所述第三计数器上还连接有第三与门，所述第三与门控制所述第三计数器的时钟输入端，所述第二与门控制所述第三计数器的复位端；所述第一与门的输入包括所述频率锁定检测电路和所述相位锁定检测电路分别输出的所述频率锁定信号与所述相位锁定信号，所述第三与门的输入包括所述第一与门的逻辑计算结果、所述输入时钟以及所述锁定电路反馈的锁定标志位。
7.如权利要求6所述的去毛刺频率锁定电路，其特征在于，所述第三计数器是十二位计数器。
8.如权利要求5所述的去毛刺频率锁定电路，其特征在于，所述锁定电路包括与所述第三计数器连接的状态控制器以及与所述状态控制器连接的触发器；所述状态控制器接收所述计数器的对所述输入时钟的计数值，当所述计数值达到所述预设计数值，所述状态控制器输出高电平的锁定控制信号到所述触发器以及输出低电平的锁定标志位，所述触发器对所述锁定控制信号进行采样，输出高电平的锁定输出信号，所述第三与门关闭，所述第三计数器停止计数。
9.如权利要求8所述的去毛刺频率锁定电路，其特征在于，所述状态控制器为可编程状态控制器。
10.如权利要求8所述的去毛刺频率锁定电路，其特征在于，当所述频率锁定信号和所述相位锁定信号出现低电平，所述第三计数器与所述触发器复位，所述触发器输出低电平解除锁定。
CN201611142338.6A 2016-12-12 2016-12-12 一种去毛刺频率锁定电路 Pending CN106712768A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611142338.6A CN106712768A (zh) 2016-12-12 2016-12-12 一种去毛刺频率锁定电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611142338.6A CN106712768A (zh) 2016-12-12 2016-12-12 一种去毛刺频率锁定电路

Publications (1)

Publication Number Publication Date
CN106712768A true CN106712768A (zh) 2017-05-24

Family

ID=58937137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611142338.6A Pending CN106712768A (zh) 2016-12-12 2016-12-12 一种去毛刺频率锁定电路

Country Status (1)

Country Link
CN (1) CN106712768A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188889A (zh) * 2018-10-24 2019-01-11 北京无线电计量测试研究所 一种原子钟1pps时间同步方法和系统
CN109213130A (zh) * 2018-11-14 2019-01-15 苏州绿控传动科技股份有限公司 一种对故障信号中的毛刺信号进行滤波的方法
CN110763974A (zh) * 2018-07-27 2020-02-07 创意电子股份有限公司 突波量测装置与突波量测方法
CN114172493A (zh) * 2021-11-26 2022-03-11 烽火通信科技股份有限公司 一种频率锁定的判断方法及电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297565A (zh) * 1999-03-29 2001-05-30 松下电器产业株式会社 锁相环装置
CN101621297A (zh) * 2009-08-03 2010-01-06 和芯微电子(四川)有限公司 锁相环频率锁定的检测方法及电路
KR20100019602A (ko) * 2008-08-11 2010-02-19 (주)카이로넷 주파수 차이 검출 기반 고정 상태 검출기 및 이를 포함하는위상동기루프 회로
CN101656536A (zh) * 2008-08-18 2010-02-24 中芯国际集成电路制造(上海)有限公司 锁相环及其锁定检测装置和方法
CN103187971A (zh) * 2013-02-03 2013-07-03 南京邮电大学 一种电荷泵锁相环频率综合器用锁定检测电路
CN105262483A (zh) * 2014-07-14 2016-01-20 辛纳普蒂克斯显像装置合同会社 Cdr电路和半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297565A (zh) * 1999-03-29 2001-05-30 松下电器产业株式会社 锁相环装置
KR20100019602A (ko) * 2008-08-11 2010-02-19 (주)카이로넷 주파수 차이 검출 기반 고정 상태 검출기 및 이를 포함하는위상동기루프 회로
CN101656536A (zh) * 2008-08-18 2010-02-24 中芯国际集成电路制造(上海)有限公司 锁相环及其锁定检测装置和方法
CN101621297A (zh) * 2009-08-03 2010-01-06 和芯微电子(四川)有限公司 锁相环频率锁定的检测方法及电路
CN103187971A (zh) * 2013-02-03 2013-07-03 南京邮电大学 一种电荷泵锁相环频率综合器用锁定检测电路
CN105262483A (zh) * 2014-07-14 2016-01-20 辛纳普蒂克斯显像装置合同会社 Cdr电路和半导体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110763974A (zh) * 2018-07-27 2020-02-07 创意电子股份有限公司 突波量测装置与突波量测方法
CN110763974B (zh) * 2018-07-27 2022-02-18 创意电子股份有限公司 突波量测装置与突波量测方法
CN109188889A (zh) * 2018-10-24 2019-01-11 北京无线电计量测试研究所 一种原子钟1pps时间同步方法和系统
CN109188889B (zh) * 2018-10-24 2021-02-12 北京无线电计量测试研究所 一种原子钟1pps时间同步方法和系统
CN109213130A (zh) * 2018-11-14 2019-01-15 苏州绿控传动科技股份有限公司 一种对故障信号中的毛刺信号进行滤波的方法
CN109213130B (zh) * 2018-11-14 2020-11-03 苏州绿控传动科技股份有限公司 一种对故障信号中的毛刺信号进行滤波的方法
CN114172493A (zh) * 2021-11-26 2022-03-11 烽火通信科技股份有限公司 一种频率锁定的判断方法及电路

Similar Documents

Publication Publication Date Title
CN106712768A (zh) 一种去毛刺频率锁定电路
CN103168424B (zh) 用于基于数据速率的变化来改变周期信号的技术
KR100431485B1 (ko) 로크 검출 회로
CN104485946B (zh) 一种锁相环锁定状态检测电路
CN109639271B (zh) 锁定指示电路及其构成的锁相环
CN102684686A (zh) 一种降低带内相位噪声的锁相环及其相应的工作方法
CN104620532B (zh) 时钟生成装置以及时钟数据恢复装置
CN102868395A (zh) 锁相环频率综合器及开环频率粗调方法
CN103187971A (zh) 一种电荷泵锁相环频率综合器用锁定检测电路
CN111953339B (zh) 一种锁相环快速锁定鉴频电路
CN106603071A (zh) Pll双边沿锁定检测器
CN106655844A (zh) 一种基于全数字锁相环的谐振电流相位控制器及方法
CN108471309A (zh) 一种用于锁相环的锁定检测电路
CN104378106A (zh) 可编程锁相环锁定检测器及其锁相环电路
CN104242920A (zh) 用于锁相环电路的锁定检测电路
CN106788424A (zh) 一种基于频率比较的锁定指示器
CN102223147A (zh) 一种用于频率综合器的在线快速自动频率校准电路和方法
CN103338041B (zh) 同步采样时钟发生方法及电能质量分析仪
CN101621297A (zh) 锁相环频率锁定的检测方法及电路
CN103746689A (zh) 一种用于pll频率综合器中的锁定检测器
CN107528586A (zh) 具有锁定/解锁检测器的锁相回路
CN104426537B (zh) 用于评估控制环中的系统的性能的装置和方法
CN109450441A (zh) 锁定检测电路及其构成的锁相环
CN104967445A (zh) 相位检测装置以及相位调整方法
CN1697325B (zh) 用于锁相环的数字锁定检测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524

RJ01 Rejection of invention patent application after publication